JP4426739B2 - 光モジュールおよびその製造方法 - Google Patents
光モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP4426739B2 JP4426739B2 JP2001192704A JP2001192704A JP4426739B2 JP 4426739 B2 JP4426739 B2 JP 4426739B2 JP 2001192704 A JP2001192704 A JP 2001192704A JP 2001192704 A JP2001192704 A JP 2001192704A JP 4426739 B2 JP4426739 B2 JP 4426739B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- phase
- optical
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003287 optical effect Effects 0.000 title claims description 107
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000012546 transfer Methods 0.000 claims description 31
- 230000005540 biological transmission Effects 0.000 claims description 24
- 238000011084 recovery Methods 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 239000013307 optical fiber Substances 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims 2
- 230000001172 regenerating effect Effects 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 19
- 238000012360 testing method Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 11
- 230000035945 sensitivity Effects 0.000 description 7
- 238000009966 trimming Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Optical Communication System (AREA)
- Light Receiving Elements (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の属する技術分野】
本発明は、光モジュールおよびその製造方法、または光モジュールを用いた電子機器および光モジュールを用いた光通信システムに関する。
【0002】
【従来の技術】
第13図は従来の光モジュールのジッタ伝達帯域調整時の構成を示す構成図、第14図は従来の光モジュールの組立から出荷までの手順の一例を示すフロチャートである。
第13図に示すように、光受信モジュール65は、光信号から電気信号に変換するPDまたはAPD66と、電流/電圧変換を行うトランスインピーダンス増幅器67と、電圧増幅器68と、CDR IC27を有する。さらに、CDR IC27は、位相比較器4と、フィルタ回路7と、VCO12とからなるPLL13と、識別器14と、データ出力バッファ15と、クロック出力バッファ16を有する。
光モジュール(CDR IC27)のジッタ帯域の調整は、パルスパターンジェネレータ76の出力信号を標準光送信モジュール75により光信号に変換し、光ファイバー64を通して光受信モジュール65に入力し、光受信モジュール65のクロック出力65bをジッタアナライザ77で測定する。
【0003】
従来の光モジュールの製造は、第14図に示すように、光モジュールの組立工程(CDR IC27の組込みを含む)、調整工程(光モジュールのジッタ伝達帯域調整工程)、試験工程に分かれていた。
すなわち、光受信モジュールは組立後、APDの感度調整を行い、ジッタ伝達帯域の測定を行う。ジッタ伝達帯域が規格を満足していた場合は受信モジュールの動作試験を行い出荷されるが、ジッタ伝達帯域の規格を満足していない場合は抵抗R1を載せ換え再度ジッタ伝達帯域の測定を行い、これをジッタ伝達帯域の規格を満足するまで繰り返していた。
【0004】
例えば、アンリツMP1777Aのカタログ(MP1777A−J−A−1−(4.00)、2000年11月22日)p.3には、パルスパターン発生器とジッタアナライザを用いたジッタ伝達帯域の調整について記載されている。なお、従来のジッタ伝達帯域の調整では、CDR ICを実速度で動作させていた。
【0005】
【発明が解決しようとする課題】
しかしながら、従来の光モジュールの製造においては、高価なパルスパターンジェネレータ76やジッタアナライザ77が必要であり、かつモジュール組立後人手で抵抗を載せ換えながら行うため、10分程度の時間がかかっていた。
すなわち、パルスパターン発生器やジッタアナライザは特に動作周波数が高くなるにつれ高価なもので、測定時間も数分かかるため、調整コストが高くなっていた。
【0006】
また、実速度で動作させるために実動作時と同じ速度の信号をICに入力する必要がある。このため2.5Gbpsや10Gbps等の高速なCDR ICでは、通常のプローブでは2.5Gbpsや10Gbps等の高速な信号を通すことができないため、ジッタ伝達帯域の調整をICのDCテスト時にIC内の抵抗をトリミングする等で調整することが困難で、基板に搭載後、外付けの抵抗、容量等を用い調整する必要があった。
【0007】
本発明の目的は、光モジュール製造の調整コストを低減することで安価な光モジュールを提供することにある。
また、本発明の他の目的は、光モジュールのジッタ伝達帯域調整方法を安価に提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
光信号から電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器と、クロック・データ リカバリICを有する光モジュールであって、該クロック・データ リカバリICは、該光モジュールに搭載する前に、ジッタ伝達帯域が調整されたクロック・データ リカバリICである。
【0009】
前記記載の光モジュールであって、該クロック・データ リカバリICは、電圧制御発振器と、該電圧制御発振器の出力信号の位相を変化させる移相器と、データ入力パッドからのデータと該電圧制御発振器の出力を選択するセレクタセレクタと、位相比較器と、該位相比較器の出力を入力し該電圧制御発振器に出力するフィルタ回路を含む位相同期ループを有するものである。
【0010】
また、光信号を電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器と、クロック・データ リカバリICを有する光モジュールであって、該クロック・データ リカバリICの位相同期ループは、電圧制御発振器と、該電圧制御発振器の分岐された一方の出力信号の位相を45度進ませる+45移相器と、該電圧制御発振器の分岐された他方の出力信号の位相を45度遅らせる−45移相器と、データ入力パッドからのデータと該−45移相器の出力を選択するセレクタと、該セレクタで選択された出力と該+45度の移相器の出力の位相を比較する位相比較器と、該位相比較器の出力を入力し、該電圧制御発振器に出力するフィルタ回路を有するものである。
【0011】
また、光モジュールの製造方法であって、クロック・データ リカバリICのジッタ伝達帯域を調整する工程と、該調整されたクロック・データ リカバリICを光モジュールに搭載する工程と、光信号から電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器を搭載する工程を有するものである。
なお、調整されたクロック・データ リカバリICを搭載後に、ジッタ伝達帯域の微調整をしてもよいことはいうまでもない。
【0012】
また、前記クロック・データ リカバリICのジッタ伝達帯域を調整する工程において、該クロック・データ リカバリICは、データ入力パッドと、データ出力パッドと、クロック出力パッドと、位相比較器と、電圧制御発振器と、該電圧制御発振器の出力波形の位相を変化させる移相器を有し、該電圧制御発振器から出力され、互いに位相が約90度ずれた少なくとも2つの出力波形が該位相比較器に入力されるものである。
【0013】
また、信号を時間多重するマルチプレクサと、光送信モジュールと、該光送信モジュールから出力された光信号を伝送する光ファイバと、該光ファイバからの光信号を受け該光信号から電気信号に変換し、かつクロックを再生する光受信モジュールと、該電気信号を分離するデマルチプレクサを有する光通信システムであって、該光受信モジュールは、請求項1から9のいずれか1項に記載の光モジュールであるものである。
【0014】
【発明の実施の形態】
本発明に係る光モジュールおよびその製造方法、特にジッタ伝達帯域調整方法について、図面を用いて説明する。
まず本実施例に係る光モジュールが用いられる光通信システムの1例を図11を用いて説明する。図11において光通信システムはスイッチングなどの処理が行われた信号を時間多重するマルチプレクサ60と、光送信モジュール61と、光送信モジュール61から出力された光信号を伝送する光ファイバ64と、光ファイバ64からの信号を受け光信号から電気信号に変換し、かつクロックを再生する光受信モジュール65と、デジタル処理が行いやすいよう信号を分離するデマルチプレクサ70を有する。
【0015】
光送信モジュール61はマルチプレクサからのデータ信号61aとクロック信号61bを受け、レーザダイオード63とレーザダイオード63を駆動するドライバIC62を有する。
光受信モジュール65は光信号から電気信号に変換するフォトダイオード(以下PD)またはアバランシフォトダイオード(以下APD)66と、電流/電圧変換を行うトランスインピーダンス増幅器67と、電圧増幅器68と、CDR IC69を有する。
通常、光ファイバーにはデータ信号のみが伝送される。
デジタルシステムで処理を行うにはデータ信号とクロック信号が必要となるため、光受信モジュールはCDR ICにおいて、データ信号からクロック信号を抽出し、そのクロックで波形を成形し直している。
【0016】
光ファイバーで伝送される信号64aには、ドライバIC62が持つ波形歪みやレーザダイオード63での電気/光変換時における波形歪み、光ファイバ64の分散特性による波形歪み等によりジッタtjが生じる。ジッタは図11に示すような光通信システムが従属接続されると加算され、正しい信号伝送が不可能となる。このため、CDR ICは図12に示すようにある周波数ft以上のジッタを抑圧する必要がある。この周波数ftおよびジッタの抑圧量は規格で決められており、光受信モジュールはその規格を遵守しなければならない。
【0017】
次に、本実施例に係る光モジュールに用いられるCDR ICを図1、図2および図3を用いて説明する。即ち、図1は本発明に係る光モジュールに用いられるCDR ICの第1の実施例を示す回路図である。
図1において、CDR IC27は、+45度の移相器1と−45度の移相器2と、データ入力パッド20と−45移相器2の出力を選択するセレクタ3と、セレクタ3の出力と+45度の移相器1の出力の位相を比較するサンプル&ホールド形の位相比較部5および回路内の抵抗値をトリミングすることにより増幅率を可変することのでき、テストパッド21の信号により出力をハイインピーダンスとすることが可能な可変ゲイン部6からなる位相比較器4と、テストパッド22の信号により出力をハイインピーダンスとすることが可能な増幅回路部8とIC内の抵抗9とパッド24を通して接続した外付けの容量10と抵抗11で構成した図2に示すようなラグリード特性を持つフィルタ回路7と、VCO(電圧制御発振器)12からなるPLL(位相同期ループ)13と、識別器14と、データ出力バッファ15と、クロック出力バッファ16で構成される。
【0018】
本実施例では、CDR IC27は、テストパッド21、テストパッド22により切り替えることのできる2つの動作状態がある。1つは、光モジュールに搭載され、入力データ信号からクロック信号を再生している状態(以下、通常動作時)、他方は、光モジュールに搭載される前のICのDCテスト時にジッタ伝達帯域を測定し、調整するための状態(以下、ジッタ伝達帯域調整時)である。
【0019】
通常動作時には位相比較器4にVCO12の出力を45度進ませた信号とデータ入力パッド20からの信号が入力されるようセレクタ3をセットし、ジッタ伝達調整時には位相比較器4にVCO12の出力を45度進ませた信号とVCO12の出力を45度遅らせた信号が入力されるようセレクタ3をセットする。
【0020】
CDR IC27の通常動作時を図3を用いて説明する。
図3はVCO12の出力を45度進ませた位相比較器4の入力4aの波形40と、データパッド20から位相比較器4への入力波形4bと、位相比較器4の位相比較部5の出力波形4cの関係を示す図である。
データ入力パッド20からの波形4bは本来ランダムパターンであるが、説明しやすいようHi、Low交互の波形で示している。
【0021】
位相比較器4の位相比較部5はデータ入力パッド20からの波形4bの立上りエッジでVCO12の出力を45度進ませた波形4aをサンプリングし、ホールドする。したがって時間t1での位相比較器4の位相比較部5の出力4cはVCO12の出力波形の振幅となる。この電圧が位相比較器4の可変ゲイン部6および電圧がフィルタ7を通してVCO12に入力され、VCO12の発振周波数を低くし、データ入力パッド20からくる波形4bに対するVCO12の出力を45度進ませた波形4aの位相をずらす。このようにしてPLL13はデータ入力パッド20の波形4bとVCO12の出力を45度進ませた波形4aの位相が合うように動作する。
【0022】
次にCDR IC27のジッタ伝達帯域調整時の動作を図4、図5および図6を用いて説明する。
図4はCDR IC27のジッタ伝達帯域調整時の回路図を示す。図4において、CDR IC27の位相比較器4の出力に設けたパッド23には可変電圧源52と電圧計50を選択することのできるスイッチ51を接続し、フィルタ回路7に設けたパッド24には容量10、抵抗11の代わりに可変電圧源54と抵抗11と同じ抵抗値を持つ抵抗55を選択することのできるスイッチ53を接続する。
【0023】
ジッタ伝達帯域ωjtは式1のように表される。
ωjt=Kd×Ad×Kh×Ko 式1
ここでKdは位相比較器4の位相比較部5の検出感度、Adは位相比較器4の可変ゲイン部6の増幅率、Khは図2に示すようなラグリード特性を持つフィルタ回路7の周波数f2以上での増幅率、KoはVCO12の変調感度を示す。
ジッタ伝達帯域の調整は、まずKh×Koを測定し、次に所望のジッタ伝達帯域となるよう位相比較器4の可変ゲイン部6の増幅率を抵抗値をトリミングする。
【0024】
Kh×Koの測定は図4において、テストパッド22を位相比較器4の可変ゲイン部6の出力がハイインピーダンスとなるよう設定し、スイッチ51を可変電圧源52が接続されるよう設定し、スイッチ53を抵抗55が接続されるよう設定する。そして図4に示すように可変電圧源をクロック出力パッド26から出力される信号の周波数がCDR IC27のロック周波数f0となる電圧V0近傍の電圧V1および電圧V2に設定し、クロック出力パッド26から出力される信号の周波数を測定する。電圧V1でのクロック出力パッド26から出力される信号の周波数をf1、電圧V2でのクロック出力パッド26から出力される信号の周波数をf2とするとKh×Koは式2のように表される。
Kh×Ko≒(f2―f1)/(V2―V1) 式2
次に図4において、テストパッド21を位相比較器4にVCO12の出力を45度進ませた信号とVCO12の出力を45度遅らせた信号が入力されるようセレクタ3がセットされてかつフィルタ回路7の増幅部8の出力がハイインピーダンスとなるよう設定し、テストパッド22を位相比較器4の可変ゲイン部6が増幅回路として動作するよう設定し、スイッチ51を電圧計50が接続されるよう設定し、スイッチ53を電圧源54が接続されるよう設定し、電圧源54をクロック出力パッド26から出力される信号の周波数がf0となるよう設定する。電圧計50の値はKd×Adに等しいので、所望のジッタ伝達帯域ωjtに調整するには、電圧計50の値をωjt/(Kh×Ko)となるよう位相比較器4の可変ゲイン部6の増幅率を抵抗値をトリミングするなどして調整する。
【0025】
電圧計50の値がKd×Adに等しい理由を図6を用いて説明する。
位相比較器4には、VCO12の出力を45度進ませた信号4aとVCO12の出力を45度遅らせた信号4bが入力される。位相比較器4の位相比較部5はサンプル&ホールド形を用いており、VCO12の出力信号が正弦波の場合、VCO12の出力を45度進ませた信号40とVCO12の出力を45度遅らせた信号4bは90度ずれているため、位相比較部5の出力はVCO12の出力信号の振幅Vpと同じ値を示す。また、VCO12の出力の出力信号が正弦波の場合、図3に示すt5のようにCDR IC27が位相ロックした時の位相比較器4の位相比較部5の検出感度は、VCO12の出力の出力信号のt5での傾きであるから、その値はVCO12の出力信号の振幅Vpと等しくなる。
【0026】
なぜならVCO12の出力が正弦波である場合、VCO12の出力4aは式3のように表される。
4a=Vpsin(ωt) 式3
波形4aの傾きΔは式3の微分で表されるから式4となる。
Δ=Vpcos(wt) 式4
位相ロック時のt5はt=0の点に等しいことから
Δ=Vp 式5
したがって、位相比較器4の位相比較部5の検出感度はVCO12の出力信号の振幅Vpと等しい。
よって電圧計50の値はKd×Adに等しくなり、またAdの値をトリミングにより調整することで、CDR IC27のジッタ伝達帯域を所望の値に調整することが可能となる。
【0027】
第1図では、フィルタ回路7を増幅回路部8とIC内の抵抗9と外付けの容量10および外付けの抵抗11で構成しているが、図2に示すようなラグリードの特性が得られればこのような構成をとらなくてもよい。
また、ジッタ伝達帯域調整時では位相比較器4の位相比較部5に90度ずれたVCO12の出力が入力されればよいので、図7に示すようにVCO12と位相比較器4の間に+90度の位相器17を接続してもよい。また図8に示すようにVCO12とセレクタ3の間に−90度の位相器18を接続してもよい。
【0028】
なお、+45度移相器と−45度移相器を用いた場合、各位相器の回路特性から生じる位相のずれは、互いに打ち消し合うので、常に90度の位相差を生じさせることができる。
【0029】
本実施例によれば、ICのDCテスト時に、位相比較器4の可変ゲイン部6のゲインを抵抗トリミングにより変えることでジッタ伝達帯域を調整することができるため、モジュール組立時での調整が不要となる。従って、光受信モジュールの低コスト化が可能となる。
また、図4に示すように、ジッタ伝達帯域の調整は、高価なパルスパターンジェネレータ76やジッタアナライザ77を用いず、電圧源52,54と、電圧計50と、周波数計90を用いて行うことができるため、光受信モジュールの低コスト化が可能となる。
【0030】
第9図は光モジュールのCDR ICの他の実施例を示す回路図である。
第9図においてCDR IC27は、+45度の移相器1と−45度の移相器2と、−45度の移相器2の出力に接続した分周器19と、データ入力パッド20と分周器19の出力を選択するセレクタ3と、セレクタ3の出力と+45度の移相器1の出力の位相を比較するサンプル&ホールド形の位相比較部5および回路内の抵抗値をトリミングすることにより増幅率を可変することのでき、テストパッド21の信号により出力をハイインピーダンスとすることが可能な可変ゲイン部6からなる位相比較器4と、テストパッド22の信号により出力をハイインピーダンスとすることが可能な増幅回路部8とIC内の抵抗9とパッド24を通して接続した外付けの容量10と抵抗11で構成した図2に示すようなラグリード特性を持つフィルタ回路7と、VCO(電圧制御発振器)12からなるPLL(位相同期ループ)13と、識別器14と、データバッファ15と、クロックバッファ16で構成される。
【0031】
図9において、テストパッド21を位相比較器4にVCO12の出力を45度進ませた信号とVCO12の出力を45度遅らせて分周した信号が入力されるようセレクタ3がセットされて、かつフィルタ回路7の増幅部8の出力がハイインピーダンスとなるよう設定し、テストパッド22を位相比較器4の可変ゲイン部6が増幅回路として動作するよう設定し、スイッチ51を電圧計50が接続されるよう設定し、スイッチ53を電圧源54が接続されるよう設定し、電圧源54をクロック出力パッド26から出力される信号の周波数がf0となるよう設定した場合の波形を図10に示す。
【0032】
図10において波形40はVCO12の出力を45度進ませた位相比較器4の入力4aの波形、波形43はVCO12の出力を45度遅らせた移相器2の出力2aの波形、波形44は分周器19により波形43が1/2に分周された分周器19の出力19aの波形、波形42は位相比較器4の位相比較部5の出力4cの波形を示す。
【0033】
位相比較器4の位相比較部5のサンプルする点t1、t2は、波形40のピーク点となるため、位相比較器4の位相比較部5の出力はVCO12の出力信号の振幅Vpと同じ値を示し、位相比較器4の位相比較部5の検出感度を求めることができる。
【0034】
図1の構成では通常動作時の信号4bの周波数はデータ信号のため、クロック信号であるジッタ伝達帯域調整時の信号4bの半分以下となる。すなわち位相比較器4の位相比較部5の信号4bが入力される回路は、通常動作時の2倍の動作周波数が必要となり、電流を多く流して高速動作できるようにするなど回路に無駄な部分が生じる。
【0035】
図9の構成では、位相比較器4の位相比較部5は図1の構成の半分の周期でサンプル&ホールドすればよく、CDR ICが高速な信号を扱う場合に回路設計が楽になる。また同じ回路を用いた場合、2倍の周波数まで用いることができる。
【0036】
図9では+45度、−45度の移相器を用いたが、図7、図8と同様に+90度または−90度の移相器を用いてもよい。
【0037】
第図15はCDR ICを用いた他の実施例を示す構成図である。
第15図において、サーバやルータ88は、複数のマルチプレクサ80と伝送線路ドライバ81が搭載された基板86と、複数の受信増幅器82とCDR IC83とデマルチプレクサ84が搭載された基板87と、それらの間を結ぶ複数の伝送線路85で構成される。
基板86、基板87には他にサーバの場合CPUが、ルータの場合スイッチングICが搭載される。
伝送路85は同軸、ツイストペア等のケーブルや、基板上で構成された配線である。
【0038】
サーバやルータでは基板間のデータ伝送量を大きくし、かつ製造コストを下げるためケーブルや基板上の信号線数を少なくするために伝送路85に1GHzを超える信号を流す。1GHzを超える信号では、データ、クロックの位相を合わせることが困難となるためデータ信号のみを伝送し、CDR IC83でクロックを再生する。
CDR IC83は光受信モジュールの場合同様ジッタの規格が決められており、その規格を遵守するためジッタ伝達帯域の調整が必要となる。
基板には複数のCDR ICが搭載されるため調整時間に数十分から数時間が必要となるが、本発明によりICを搭載するだけでよくなりサーバやルータの低コスト化が可能となる。
【0039】
【発明の効果】
本発明によれば、光モジュールの組立時の調整コストを低減することで安価な光モジュールを提供することが可能となる。
【図面の簡単な説明】
【図1】CDR ICの第1の実施例を示す回路図である。
【図2】第1図に示すCDR ICのフィルタ回路の特性を示す図である。
【図3】第1図に示すCDR ICの通常動作時の各部の波形を示す図である。
【図4】第1図に示すCDR ICのジッタ伝達帯域調整時の回路を示す回路図である。
【図5】第1図に示すCDR ICのジッタ調整時のVCO変調感度測定方法を示す図である。
【図6】第1図に示すCDR ICのジッタ調整時の各部の波形を示す図である。
【図7】CDR ICの他の実施例を示す回路図である。
【図8】CDR ICの他の実施例を示す回路図である。
【図9】CDR ICの他の実施例を示す回路図である。
【図10】第9図に示すCDR ICのジッタ調整時の各部の波形を示す図である。
【図11】光通信システムの構成を示す図である。
【図12】光受信モジュールおよびCDR ICのジッタ伝達特性を示す図である。
【図13】従来の光モジュールのジッタ伝達帯域調整時の構成を示す構成図である。
【図14】従来の光モジュールの組立から出荷までの手順の一例を示すフロチャート図である。
【図15】CDR ICを用いた他の実施例を示す図である。
【符号の説明】
1…+45度移相器
2…―45度移相器
3…セレクタ
4…位相比較器
5…位相比較器の位相比較部
6…位相比較器の可変ゲイン部
7…フィルタ回路
8…フィルタ回路のゲイン部
9…フィルタ回路のIC内抵抗
10…フィルタ回路の外付け容量
11…フィルタ回路の外付け抵抗
12…VCO(電圧制御発振器)
13…PLL(位相同期ループ)
14…識別器
15…データ出力バッファ
16…クロック出力バッファ
17…+90度移相器
18…―90度移相器
19…分周器
20…データ入力パッド
21、22…テストパッド
23…位相比較器出力電圧測定パッド
24…フィルタパッド
25…データ出力パッド
26…クロック出力パッド
27…CDR IC
30…VCOの入力電圧に対する出力周波数の特性
31…VCOの入力電圧に対する出力周波数の特性のロック周波数f0における傾き
50…電圧計
51…スイッチ
52…可変電圧源
53…スイッチ
54…電圧源
55…抵抗
60…マルチプレクサ
61…光送信モジュール
62…ドライバIC
63…レーザダイオード
64…光ファイバ
65…光受信モジュール
66…フォトダイオードまたはアバランシフォトダイオード
67…トランスインピーダンス増幅器
68…電圧増幅器
69…CDR IC
70…デマルチプレクサ
75…標準光送信モジュール
76…パルスパターンジェネレータ
77…ジッタアナライザ
80…マルチプレクサ
81…伝送線路ドライバ
82…受信増幅器
83…CDR IC
84…デマルチプレクサ
85…伝送線路
86、87…基板
88…サーバまたはルータ
Claims (10)
- 光信号を電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器と、クロック・データ リカバリICを有する光モジュールであって、
該クロック・データ リカバリICの位相同期ループは、電圧制御発振器と、該電圧制御発振器の分岐された一方の出力信号の位相を45度進ませる+45移相器と、該電圧制御発振器の分岐された他方の出力信号の位相を45度遅らせる−45移相器と、データ入力パッドからのデータと該−45移相器の出力を選択するセレクタと、該セレクタで選択された出力と該+45度の移相器の出力の位相を比較する位相比較器と、該位相比較器の出力を入力し、該電圧制御発振器に出力するフィルタ回路を有することを特徴とする光モジュール。 - 請求項1に記載の光モジュールであって、
前記データ入力パッドから入力されたデータ信号を用いてクロック信号を再生している時には、前記位相比較器に前記+45移相器の出力信号と前記データ入力パッドからの信号が入力されることを特徴とする光モジュール。 - 光信号を電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器と、クロック・データ リカバリICを有する光モジュールであって、
該クロック・データ リカバリICの位相同期ループは、電圧制御発振器と、該電圧制御発振器の分岐された一方の出力信号の位相を90度進ませる+90移相器と、該電圧制御発振器の分岐された他方の出力信号とデータ入力パッドからのデータを選択するセレクタと、該セレクタで選択された出力と該+90度の移相器の出力の位相を比較する位相比較器と、該位相比較器の出力を入力し、該電圧制御発振器に出力するフィルタ回路を有することを特徴とする光モジュール。 - 請求項3に記載の光モジュールであって、
前記データ入力パッドから入力されたデータ信号を用いてクロック信号を再生している時には、前記位相比較器に該+90移相器の出力信号と前記データ入力パッドからの信号が入力されることを特徴とする光モジュール。 - 光信号を電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器と、クロック・データ リカバリICを有する光モジュールであって、
該クロック・データ リカバリICの位相同期ループは、電圧制御発振器と、該電圧制御発振器の分岐された一方の出力信号の位相を90度遅らせるー90移相器と、データ入力パッドからのデータと該―90移相器の出力を選択するセレクタと、該セレクタで選択された出力と該電圧制御発振器の分岐された他方の出力信号の位相を比較する位相比較器と、該位相比較器の出力を入力し、該電圧制御発振器に出力するフィルタ回路を有することを特徴とする光モジュール。 - 請求項5に記載の光モジュールであって、
前記データ入力パッドから入力されたデータ信号を用いてクロック信号を再生している時には、前記位相比較器に前記電圧制御発振器の分岐された他方の出力信号と前記データ入力パッドからの信号が入力されることを特徴とする光モジュール。 - 請求項1、3または5のいずれか1項に記載の光モジュールであって、
前記電圧制御発振器と前記セレクタの間に分周器を設けたことを特徴とする光モジュール。 - 光信号から電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器と、クロック・データ リカバリICを有する光モジュールであって、
該クロック・データ リカバリICは、電圧制御発振器と、該電圧制御発振器の出力信号の位相を変化させる移相器と、データ入力パッドからのデータと該電圧制御発振器の出力を選択するセレクタと、該電圧制御発信器から出力され、互いに位相が約90度ずれた2つの出力波形が入力される位相比較器と、該位相比較器の出力を入力し該電圧制御発振器に出力するフィルタ回路を含む位相同期ループを有し、該光モジュールに搭載する前に、ジッタ伝達帯域が調整されたクロック・データ リカバリICであることを特徴とする光モジュール。 - 光モジュールの製造方法であって、
クロック・データ リカバリICのジッタ伝達帯域を調整する工程と、該調整されたクロック・データ リカバリICを光モジュールに搭載する工程と、光信号から電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器を搭載する工程を有し、
前記クロック・データ リカバリICの位相同期ループは、電圧制御発振器と、該電圧制御発振器の分岐された一方の出力信号の位相を45度進ませる+45移相器と、該電圧制御発振器の分岐された他方の出力信号の位相を45度遅らせる−45移相器と、データ入力パッドからのデータと該−45移相器の出力を選択するセレクタと、該セレクタで選択された出力と該+45度の移相器の出力の位相を比較する位相比較器と、該位相比較器の出力を入力し、該電圧制御発振器に出力するフィルタ回路を有し、
前記クロック・データリカバリICのジッタ伝達帯域を調整する工程において、
前記位相比較器の可変ゲイン部では、所望のジッタ伝達帯域に基づき増幅率を調整することによりジッタ伝達帯域を調整することを特徴とする光モジュールの製造方法。 - 信号を時間多重するマルチプレクサと、光送信モジュールと、該光送信モジュールから出力された光信号を伝送する光ファイバと、該光ファイバからの光信号を受け該光信号から電気信号に変換し、かつクロックを再生する光受信モジュールと、該電気信号を分離するデマルチプレクサを有する光通信システムであって、
該光受信モジュールは、請求項1から請求項8のいずれか1項に記載の光モジュールであることを特徴とする光通信システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001192704A JP4426739B2 (ja) | 2001-06-26 | 2001-06-26 | 光モジュールおよびその製造方法 |
EP01306830A EP1271838B1 (en) | 2001-06-26 | 2001-08-10 | Devices and methods for improving jitter transfer in optical modules |
DE60130875T DE60130875T2 (de) | 2001-06-26 | 2001-08-10 | Verfahren und Vorrichtungen zum Verbessern der Jitter-Übertragung in optischen Modulen |
US09/930,806 US6979810B2 (en) | 2001-06-26 | 2001-08-15 | Optical modules and methods of making the optical modules |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001192704A JP4426739B2 (ja) | 2001-06-26 | 2001-06-26 | 光モジュールおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003008049A JP2003008049A (ja) | 2003-01-10 |
JP4426739B2 true JP4426739B2 (ja) | 2010-03-03 |
Family
ID=19031119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001192704A Expired - Lifetime JP4426739B2 (ja) | 2001-06-26 | 2001-06-26 | 光モジュールおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6979810B2 (ja) |
EP (1) | EP1271838B1 (ja) |
JP (1) | JP4426739B2 (ja) |
DE (1) | DE60130875T2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7343535B2 (en) | 2002-02-06 | 2008-03-11 | Avago Technologies General Ip Dte Ltd | Embedded testing capability for integrated serializer/deserializers |
US20050063431A1 (en) * | 2003-09-19 | 2005-03-24 | Gallup Kendra J. | Integrated optics and electronics |
US6982437B2 (en) | 2003-09-19 | 2006-01-03 | Agilent Technologies, Inc. | Surface emitting laser package having integrated optical element and alignment post |
US7520679B2 (en) | 2003-09-19 | 2009-04-21 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Optical device package with turning mirror and alignment post |
US6953990B2 (en) | 2003-09-19 | 2005-10-11 | Agilent Technologies, Inc. | Wafer-level packaging of optoelectronic devices |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19740957C2 (de) * | 1997-09-17 | 1999-08-19 | Fraunhofer Ges Forschung | Vorrichtung und Verfahren zur Takt- und Trägerrückgewinnung |
CA2220622C (en) * | 1997-11-03 | 2004-03-30 | Aubin P. J. Roy | Method and circuit for built in self test of phase locked loops |
US6298103B1 (en) * | 1998-06-16 | 2001-10-02 | Sorrento Networks Corporation | Flexible clock and data recovery module for a DWDM optical communication system with multiple clock rates |
JP3573975B2 (ja) * | 1998-10-23 | 2004-10-06 | 日本オプネクスト株式会社 | 光受信器、位相同期ループ回路、電圧制御発振器および周波数応答可変増幅器 |
EP1153331A4 (en) * | 1999-01-28 | 2004-05-12 | California Inst Of Techn | OPTOELECTRONIC TECHNIQUES FOR REDUCING PHASE NOISE BY MEANS OF SUPPORT SUPPORT |
US6631144B1 (en) * | 1999-12-21 | 2003-10-07 | Intel Corporation | Multi-rate transponder system and chip set |
JP2002016493A (ja) * | 2000-06-30 | 2002-01-18 | Hitachi Ltd | 半導体集積回路および光伝送用送信回路 |
DE60231266D1 (de) * | 2001-03-07 | 2009-04-09 | Nippon Telegraph & Telephone | Schaltung zur Daten-und Taktrückgewinnung |
-
2001
- 2001-06-26 JP JP2001192704A patent/JP4426739B2/ja not_active Expired - Lifetime
- 2001-08-10 EP EP01306830A patent/EP1271838B1/en not_active Expired - Lifetime
- 2001-08-10 DE DE60130875T patent/DE60130875T2/de not_active Expired - Lifetime
- 2001-08-15 US US09/930,806 patent/US6979810B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003008049A (ja) | 2003-01-10 |
EP1271838A2 (en) | 2003-01-02 |
DE60130875D1 (de) | 2007-11-22 |
EP1271838B1 (en) | 2007-10-10 |
US20040067068A1 (en) | 2004-04-08 |
US6979810B2 (en) | 2005-12-27 |
EP1271838A3 (en) | 2005-03-16 |
DE60130875T2 (de) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7853836B2 (en) | Semiconductor integrated circuit | |
US6463109B1 (en) | Multiple channel adaptive data recovery system | |
US7173993B2 (en) | Method for sampling phase control | |
US6307411B1 (en) | Wide tracking range, auto ranging, low jitter phase lock loop for swept and fixed frequency systems | |
JP4690854B2 (ja) | ソース同期サンプリング方法 | |
US9112655B1 (en) | Clock data recovery circuitry with programmable clock phase selection | |
US5870211A (en) | Error rate measurement system for high speed optical pulse signals | |
JP4426739B2 (ja) | 光モジュールおよびその製造方法 | |
US20060294410A1 (en) | PVT drift compensation | |
EP0115445A2 (en) | Optical heterodyne detection pulse receiving system and method | |
US7027741B2 (en) | Phase lock loop circuit and optical repeating apparatus, optical terminal apparatus, and optical communication system having the same | |
US7688927B2 (en) | Method and apparatus for clock recovery | |
US6801592B1 (en) | Method and a circuit for retiming a digital data signal | |
CN107769778B (zh) | 信号采样装置及信号采样校准方法 | |
JPH10150417A (ja) | 光受信器及びそれに用いられる自動周波数検知型クロック抽出回路 | |
JP2003008431A (ja) | クロック・データリカバリicおよびそのジッタ伝達帯域調整方法 | |
EP1445880B1 (en) | Electrical signal regenerator | |
KR101101050B1 (ko) | 지연이 정밀하게 제어되는 지연-동기 루프 | |
JP7010916B2 (ja) | クロック再生回路を備えた波形観測装置及びクロック再生方法 | |
EP1131915B1 (en) | A method and a circuit for recovering a digital data signal and a clock from a received data signal | |
US20030231707A1 (en) | Method and apparatus for jitter creation and testing | |
JP2000101464A (ja) | 信号受信装置 | |
Noguchi et al. | A 35-to-46-Gb/s ultra-low jitter clock and data recovery circuit for optical fiber transmission systems | |
Enning et al. | Signal generation and regeneration | |
DAIRI et al. | AP9945 AND AQ2200-601 10-GBIT/S COMPACT BIT ERROR RATE TESTERS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4426739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |