JP4426739B2 - 光モジュールおよびその製造方法 - Google Patents
光モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP4426739B2 JP4426739B2 JP2001192704A JP2001192704A JP4426739B2 JP 4426739 B2 JP4426739 B2 JP 4426739B2 JP 2001192704 A JP2001192704 A JP 2001192704A JP 2001192704 A JP2001192704 A JP 2001192704A JP 4426739 B2 JP4426739 B2 JP 4426739B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- phase
- optical
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003287 optical effect Effects 0.000 title claims description 107
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000012546 transfer Methods 0.000 claims description 31
- 230000005540 biological transmission Effects 0.000 claims description 24
- 238000011084 recovery Methods 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 239000013307 optical fiber Substances 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims 2
- 230000001172 regenerating effect Effects 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 19
- 238000012360 testing method Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 11
- 230000035945 sensitivity Effects 0.000 description 7
- 238000009966 trimming Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Optical Communication System (AREA)
- Light Receiving Elements (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光モジュールおよびその製造方法、または光モジュールを用いた電子機器および光モジュールを用いた光通信システムに関する。
【０００２】
【従来の技術】
第１３図は従来の光モジュールのジッタ伝達帯域調整時の構成を示す構成図、第１４図は従来の光モジュールの組立から出荷までの手順の一例を示すフロチャートである。
第１３図に示すように、光受信モジュール６５は、光信号から電気信号に変換するＰＤまたはＡＰＤ６６と、電流／電圧変換を行うトランスインピーダンス増幅器６７と、電圧増幅器６８と、ＣＤＲ ＩＣ２７を有する。さらに、ＣＤＲ ＩＣ２７は、位相比較器４と、フィルタ回路７と、ＶＣＯ１２とからなるＰＬＬ１３と、識別器１４と、データ出力バッファ１５と、クロック出力バッファ１６を有する。
光モジュール（ＣＤＲ ＩＣ２７）のジッタ帯域の調整は、パルスパターンジェネレータ７６の出力信号を標準光送信モジュール７５により光信号に変換し、光ファイバー６４を通して光受信モジュール６５に入力し、光受信モジュール６５のクロック出力６５ｂをジッタアナライザ７７で測定する。
【０００３】
従来の光モジュールの製造は、第１４図に示すように、光モジュールの組立工程（ＣＤＲ ＩＣ２７の組込みを含む）、調整工程（光モジュールのジッタ伝達帯域調整工程）、試験工程に分かれていた。
すなわち、光受信モジュールは組立後、ＡＰＤの感度調整を行い、ジッタ伝達帯域の測定を行う。ジッタ伝達帯域が規格を満足していた場合は受信モジュールの動作試験を行い出荷されるが、ジッタ伝達帯域の規格を満足していない場合は抵抗Ｒ１を載せ換え再度ジッタ伝達帯域の測定を行い、これをジッタ伝達帯域の規格を満足するまで繰り返していた。
【０００４】
例えば、アンリツＭＰ１７７７Ａのカタログ（ＭＰ１７７７Ａ−Ｊ−Ａ−１−（４．００）、２０００年１１月２２日）ｐ．３には、パルスパターン発生器とジッタアナライザを用いたジッタ伝達帯域の調整について記載されている。なお、従来のジッタ伝達帯域の調整では、ＣＤＲ ＩＣを実速度で動作させていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の光モジュールの製造においては、高価なパルスパターンジェネレータ７６やジッタアナライザ７７が必要であり、かつモジュール組立後人手で抵抗を載せ換えながら行うため、１０分程度の時間がかかっていた。
すなわち、パルスパターン発生器やジッタアナライザは特に動作周波数が高くなるにつれ高価なもので、測定時間も数分かかるため、調整コストが高くなっていた。
【０００６】
また、実速度で動作させるために実動作時と同じ速度の信号をＩＣに入力する必要がある。このため２．５Ｇｂｐｓや１０Ｇｂｐｓ等の高速なＣＤＲ ＩＣでは、通常のプローブでは２．５Ｇｂｐｓや１０Ｇｂｐｓ等の高速な信号を通すことができないため、ジッタ伝達帯域の調整をＩＣのＤＣテスト時にＩＣ内の抵抗をトリミングする等で調整することが困難で、基板に搭載後、外付けの抵抗、容量等を用い調整する必要があった。
【０００７】
本発明の目的は、光モジュール製造の調整コストを低減することで安価な光モジュールを提供することにある。
また、本発明の他の目的は、光モジュールのジッタ伝達帯域調整方法を安価に提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
光信号から電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器と、クロック・データ リカバリＩＣを有する光モジュールであって、該クロック・データ リカバリＩＣは、該光モジュールに搭載する前に、ジッタ伝達帯域が調整されたクロック・データ リカバリＩＣである。
【０００９】
前記記載の光モジュールであって、該クロック・データ リカバリＩＣは、電圧制御発振器と、該電圧制御発振器の出力信号の位相を変化させる移相器と、データ入力パッドからのデータと該電圧制御発振器の出力を選択するセレクタセレクタと、位相比較器と、該位相比較器の出力を入力し該電圧制御発振器に出力するフィルタ回路を含む位相同期ループを有するものである。
【００１０】
また、光信号を電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器と、クロック・データ リカバリＩＣを有する光モジュールであって、該クロック・データ リカバリＩＣの位相同期ループは、電圧制御発振器と、該電圧制御発振器の分岐された一方の出力信号の位相を４５度進ませる＋４５移相器と、該電圧制御発振器の分岐された他方の出力信号の位相を４５度遅らせる−４５移相器と、データ入力パッドからのデータと該−４５移相器の出力を選択するセレクタと、該セレクタで選択された出力と該＋４５度の移相器の出力の位相を比較する位相比較器と、該位相比較器の出力を入力し、該電圧制御発振器に出力するフィルタ回路を有するものである。
【００１１】
また、光モジュールの製造方法であって、クロック・データ リカバリＩＣのジッタ伝達帯域を調整する工程と、該調整されたクロック・データ リカバリＩＣを光モジュールに搭載する工程と、光信号から電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器を搭載する工程を有するものである。
なお、調整されたクロック・データ リカバリＩＣを搭載後に、ジッタ伝達帯域の微調整をしてもよいことはいうまでもない。
【００１２】
また、前記クロック・データ リカバリＩＣのジッタ伝達帯域を調整する工程において、該クロック・データ リカバリＩＣは、データ入力パッドと、データ出力パッドと、クロック出力パッドと、位相比較器と、電圧制御発振器と、該電圧制御発振器の出力波形の位相を変化させる移相器を有し、該電圧制御発振器から出力され、互いに位相が約９０度ずれた少なくとも２つの出力波形が該位相比較器に入力されるものである。
【００１３】
また、信号を時間多重するマルチプレクサと、光送信モジュールと、該光送信モジュールから出力された光信号を伝送する光ファイバと、該光ファイバからの光信号を受け該光信号から電気信号に変換し、かつクロックを再生する光受信モジュールと、該電気信号を分離するデマルチプレクサを有する光通信システムであって、該光受信モジュールは、請求項１から９のいずれか１項に記載の光モジュールであるものである。
【００１４】
【発明の実施の形態】
本発明に係る光モジュールおよびその製造方法、特にジッタ伝達帯域調整方法について、図面を用いて説明する。
まず本実施例に係る光モジュールが用いられる光通信システムの１例を図１１を用いて説明する。図１１において光通信システムはスイッチングなどの処理が行われた信号を時間多重するマルチプレクサ６０と、光送信モジュール６１と、光送信モジュール６１から出力された光信号を伝送する光ファイバ６４と、光ファイバ６４からの信号を受け光信号から電気信号に変換し、かつクロックを再生する光受信モジュール６５と、デジタル処理が行いやすいよう信号を分離するデマルチプレクサ７０を有する。
【００１５】
光送信モジュール６１はマルチプレクサからのデータ信号６１ａとクロック信号６１ｂを受け、レーザダイオード６３とレーザダイオード６３を駆動するドライバＩＣ６２を有する。
光受信モジュール６５は光信号から電気信号に変換するフォトダイオード（以下ＰＤ）またはアバランシフォトダイオード（以下ＡＰＤ）６６と、電流／電圧変換を行うトランスインピーダンス増幅器６７と、電圧増幅器６８と、ＣＤＲ ＩＣ６９を有する。
通常、光ファイバーにはデータ信号のみが伝送される。
デジタルシステムで処理を行うにはデータ信号とクロック信号が必要となるため、光受信モジュールはＣＤＲ ＩＣにおいて、データ信号からクロック信号を抽出し、そのクロックで波形を成形し直している。
【００１６】
光ファイバーで伝送される信号６４ａには、ドライバＩＣ６２が持つ波形歪みやレーザダイオード６３での電気／光変換時における波形歪み、光ファイバ６４の分散特性による波形歪み等によりジッタｔｊが生じる。ジッタは図１１に示すような光通信システムが従属接続されると加算され、正しい信号伝送が不可能となる。このため、ＣＤＲ ＩＣは図１２に示すようにある周波数ｆｔ以上のジッタを抑圧する必要がある。この周波数ｆｔおよびジッタの抑圧量は規格で決められており、光受信モジュールはその規格を遵守しなければならない。
【００１７】
次に、本実施例に係る光モジュールに用いられるＣＤＲ ＩＣを図１、図２および図３を用いて説明する。即ち、図１は本発明に係る光モジュールに用いられるＣＤＲ ＩＣの第１の実施例を示す回路図である。
図１において、ＣＤＲ ＩＣ２７は、＋４５度の移相器１と−４５度の移相器２と、データ入力パッド２０と−４５移相器２の出力を選択するセレクタ３と、セレクタ３の出力と＋４５度の移相器１の出力の位相を比較するサンプル＆ホールド形の位相比較部５および回路内の抵抗値をトリミングすることにより増幅率を可変することのでき、テストパッド２１の信号により出力をハイインピーダンスとすることが可能な可変ゲイン部６からなる位相比較器４と、テストパッド２２の信号により出力をハイインピーダンスとすることが可能な増幅回路部８とＩＣ内の抵抗９とパッド２４を通して接続した外付けの容量１０と抵抗１１で構成した図２に示すようなラグリード特性を持つフィルタ回路７と、ＶＣＯ（電圧制御発振器）１２からなるＰＬＬ（位相同期ループ）１３と、識別器１４と、データ出力バッファ１５と、クロック出力バッファ１６で構成される。
【００１８】
本実施例では、ＣＤＲ ＩＣ２７は、テストパッド２１、テストパッド２２により切り替えることのできる２つの動作状態がある。１つは、光モジュールに搭載され、入力データ信号からクロック信号を再生している状態（以下、通常動作時）、他方は、光モジュールに搭載される前のＩＣのＤＣテスト時にジッタ伝達帯域を測定し、調整するための状態（以下、ジッタ伝達帯域調整時）である。
【００１９】
通常動作時には位相比較器４にＶＣＯ１２の出力を４５度進ませた信号とデータ入力パッド２０からの信号が入力されるようセレクタ３をセットし、ジッタ伝達調整時には位相比較器４にＶＣＯ１２の出力を４５度進ませた信号とＶＣＯ１２の出力を４５度遅らせた信号が入力されるようセレクタ３をセットする。
【００２０】
ＣＤＲ ＩＣ２７の通常動作時を図３を用いて説明する。
図３はＶＣＯ１２の出力を４５度進ませた位相比較器４の入力４ａの波形４０と、データパッド２０から位相比較器４への入力波形４bと、位相比較器４の位相比較部５の出力波形４ｃの関係を示す図である。
データ入力パッド２０からの波形４ｂは本来ランダムパターンであるが、説明しやすいようＨｉ、Ｌｏｗ交互の波形で示している。
【００２１】
位相比較器４の位相比較部５はデータ入力パッド２０からの波形４ｂの立上りエッジでＶＣＯ１２の出力を４５度進ませた波形４ａをサンプリングし、ホールドする。したがって時間ｔ１での位相比較器４の位相比較部５の出力４ｃはＶＣＯ１２の出力波形の振幅となる。この電圧が位相比較器４の可変ゲイン部６および電圧がフィルタ７を通してＶＣＯ１２に入力され、ＶＣＯ１２の発振周波数を低くし、データ入力パッド２０からくる波形４ｂに対するＶＣＯ１２の出力を４５度進ませた波形４ａの位相をずらす。このようにしてＰＬＬ１３はデータ入力パッド２０の波形４ｂとＶＣＯ１２の出力を４５度進ませた波形４ａの位相が合うように動作する。
【００２２】
次にＣＤＲ ＩＣ２７のジッタ伝達帯域調整時の動作を図４、図５および図６を用いて説明する。
図４はＣＤＲ ＩＣ２７のジッタ伝達帯域調整時の回路図を示す。図４において、ＣＤＲ ＩＣ２７の位相比較器４の出力に設けたパッド２３には可変電圧源５２と電圧計５０を選択することのできるスイッチ５１を接続し、フィルタ回路７に設けたパッド２４には容量１０、抵抗１１の代わりに可変電圧源５４と抵抗１１と同じ抵抗値を持つ抵抗５５を選択することのできるスイッチ５３を接続する。
【００２３】
ジッタ伝達帯域ωｊｔは式１のように表される。
ωｊｔ＝Ｋｄ×Ａｄ×Ｋｈ×Ｋｏ 式１
ここでＫｄは位相比較器４の位相比較部５の検出感度、Ａｄは位相比較器４の可変ゲイン部６の増幅率、Ｋｈは図２に示すようなラグリード特性を持つフィルタ回路７の周波数ｆ２以上での増幅率、ＫｏはＶＣＯ１２の変調感度を示す。
ジッタ伝達帯域の調整は、まずＫｈ×Ｋｏを測定し、次に所望のジッタ伝達帯域となるよう位相比較器４の可変ゲイン部６の増幅率を抵抗値をトリミングする。
【００２４】
Ｋｈ×Ｋｏの測定は図４において、テストパッド２２を位相比較器４の可変ゲイン部６の出力がハイインピーダンスとなるよう設定し、スイッチ５１を可変電圧源５２が接続されるよう設定し、スイッチ５３を抵抗５５が接続されるよう設定する。そして図４に示すように可変電圧源をクロック出力パッド２６から出力される信号の周波数がＣＤＲ ＩＣ２７のロック周波数ｆ０となる電圧Ｖ０近傍の電圧Ｖ１および電圧Ｖ２に設定し、クロック出力パッド２６から出力される信号の周波数を測定する。電圧Ｖ１でのクロック出力パッド２６から出力される信号の周波数をｆ１、電圧Ｖ２でのクロック出力パッド２６から出力される信号の周波数をｆ２とするとＫｈ×Ｋｏは式２のように表される。
Ｋｈ×Ｋｏ≒（ｆ２―ｆ１）／（Ｖ２―Ｖ１） 式２
次に図４において、テストパッド２１を位相比較器４にＶＣＯ１２の出力を４５度進ませた信号とＶＣＯ１２の出力を４５度遅らせた信号が入力されるようセレクタ３がセットされてかつフィルタ回路７の増幅部８の出力がハイインピーダンスとなるよう設定し、テストパッド２２を位相比較器４の可変ゲイン部６が増幅回路として動作するよう設定し、スイッチ５１を電圧計５０が接続されるよう設定し、スイッチ５３を電圧源５４が接続されるよう設定し、電圧源５４をクロック出力パッド２６から出力される信号の周波数がｆ０となるよう設定する。電圧計５０の値はＫｄ×Ａｄに等しいので、所望のジッタ伝達帯域ωｊｔに調整するには、電圧計５０の値をωｊｔ／（Ｋｈ×Ｋｏ）となるよう位相比較器４の可変ゲイン部６の増幅率を抵抗値をトリミングするなどして調整する。
【００２５】
電圧計５０の値がＫｄ×Ａｄに等しい理由を図６を用いて説明する。
位相比較器４には、ＶＣＯ１２の出力を４５度進ませた信号４ａとＶＣＯ１２の出力を４５度遅らせた信号４ｂが入力される。位相比較器４の位相比較部５はサンプル＆ホールド形を用いており、ＶＣＯ１２の出力信号が正弦波の場合、ＶＣＯ１２の出力を４５度進ませた信号４０とＶＣＯ１２の出力を４５度遅らせた信号４ｂは９０度ずれているため、位相比較部５の出力はＶＣＯ１２の出力信号の振幅Ｖｐと同じ値を示す。また、ＶＣＯ１２の出力の出力信号が正弦波の場合、図３に示すｔ５のようにＣＤＲ ＩＣ２７が位相ロックした時の位相比較器４の位相比較部５の検出感度は、ＶＣＯ１２の出力の出力信号のｔ５での傾きであるから、その値はＶＣＯ１２の出力信号の振幅Ｖｐと等しくなる。
【００２６】
なぜならＶＣＯ１２の出力が正弦波である場合、ＶＣＯ１２の出力４ａは式３のように表される。
４ａ＝Ｖｐｓｉｎ（ωｔ） 式３
波形４ａの傾きΔは式３の微分で表されるから式４となる。
Δ＝Ｖｐｃｏｓ（ｗｔ） 式４
位相ロック時のｔ５はｔ＝０の点に等しいことから
Δ＝Ｖｐ 式５
したがって、位相比較器４の位相比較部５の検出感度はＶＣＯ１２の出力信号の振幅Ｖｐと等しい。
よって電圧計５０の値はＫｄ×Ａｄに等しくなり、またＡｄの値をトリミングにより調整することで、ＣＤＲ ＩＣ２７のジッタ伝達帯域を所望の値に調整することが可能となる。
【００２７】
第１図では、フィルタ回路７を増幅回路部８とＩＣ内の抵抗９と外付けの容量１０および外付けの抵抗１１で構成しているが、図２に示すようなラグリードの特性が得られればこのような構成をとらなくてもよい。
また、ジッタ伝達帯域調整時では位相比較器４の位相比較部５に９０度ずれたＶＣＯ１２の出力が入力されればよいので、図７に示すようにＶＣＯ１２と位相比較器４の間に＋９０度の位相器１７を接続してもよい。また図８に示すようにＶＣＯ１２とセレクタ３の間に−９０度の位相器１８を接続してもよい。
【００２８】
なお、＋４５度移相器と−４５度移相器を用いた場合、各位相器の回路特性から生じる位相のずれは、互いに打ち消し合うので、常に９０度の位相差を生じさせることができる。
【００２９】
本実施例によれば、ＩＣのＤＣテスト時に、位相比較器４の可変ゲイン部６のゲインを抵抗トリミングにより変えることでジッタ伝達帯域を調整することができるため、モジュール組立時での調整が不要となる。従って、光受信モジュールの低コスト化が可能となる。
また、図４に示すように、ジッタ伝達帯域の調整は、高価なパルスパターンジェネレータ７６やジッタアナライザ７７を用いず、電圧源５２，５４と、電圧計５０と、周波数計９０を用いて行うことができるため、光受信モジュールの低コスト化が可能となる。
【００３０】
第９図は光モジュールのＣＤＲ ＩＣの他の実施例を示す回路図である。
第９図においてＣＤＲ ＩＣ２７は、＋４５度の移相器１と−４５度の移相器２と、−４５度の移相器２の出力に接続した分周器１９と、データ入力パッド２０と分周器１９の出力を選択するセレクタ３と、セレクタ３の出力と＋４５度の移相器１の出力の位相を比較するサンプル＆ホールド形の位相比較部５および回路内の抵抗値をトリミングすることにより増幅率を可変することのでき、テストパッド２１の信号により出力をハイインピーダンスとすることが可能な可変ゲイン部６からなる位相比較器４と、テストパッド２２の信号により出力をハイインピーダンスとすることが可能な増幅回路部８とＩＣ内の抵抗９とパッド２４を通して接続した外付けの容量１０と抵抗１１で構成した図２に示すようなラグリード特性を持つフィルタ回路７と、ＶＣＯ（電圧制御発振器）１２からなるＰＬＬ（位相同期ループ）１３と、識別器１４と、データバッファ１５と、クロックバッファ１６で構成される。
【００３１】
図９において、テストパッド２１を位相比較器４にＶＣＯ１２の出力を４５度進ませた信号とＶＣＯ１２の出力を４５度遅らせて分周した信号が入力されるようセレクタ３がセットされて、かつフィルタ回路７の増幅部８の出力がハイインピーダンスとなるよう設定し、テストパッド２２を位相比較器４の可変ゲイン部６が増幅回路として動作するよう設定し、スイッチ５１を電圧計５０が接続されるよう設定し、スイッチ５３を電圧源５４が接続されるよう設定し、電圧源５４をクロック出力パッド２６から出力される信号の周波数がｆ０となるよう設定した場合の波形を図１０に示す。
【００３２】
図１０において波形４０はＶＣＯ１２の出力を４５度進ませた位相比較器４の入力４ａの波形、波形４３はＶＣＯ１２の出力を４５度遅らせた移相器２の出力２ａの波形、波形４４は分周器１９により波形４３が１／２に分周された分周器１９の出力１９ａの波形、波形４２は位相比較器４の位相比較部５の出力４ｃの波形を示す。
【００３３】
位相比較器４の位相比較部５のサンプルする点ｔ１、ｔ２は、波形４０のピーク点となるため、位相比較器４の位相比較部５の出力はＶＣＯ１２の出力信号の振幅Ｖｐと同じ値を示し、位相比較器４の位相比較部５の検出感度を求めることができる。
【００３４】
図１の構成では通常動作時の信号４ｂの周波数はデータ信号のため、クロック信号であるジッタ伝達帯域調整時の信号４ｂの半分以下となる。すなわち位相比較器４の位相比較部５の信号４ｂが入力される回路は、通常動作時の２倍の動作周波数が必要となり、電流を多く流して高速動作できるようにするなど回路に無駄な部分が生じる。
【００３５】
図９の構成では、位相比較器４の位相比較部５は図１の構成の半分の周期でサンプル＆ホールドすればよく、ＣＤＲ ＩＣが高速な信号を扱う場合に回路設計が楽になる。また同じ回路を用いた場合、２倍の周波数まで用いることができる。
【００３６】
図９では＋４５度、−４５度の移相器を用いたが、図７、図８と同様に＋９０度または−９０度の移相器を用いてもよい。
【００３７】
第図１５はＣＤＲ ＩＣを用いた他の実施例を示す構成図である。
第１５図において、サーバやルータ８８は、複数のマルチプレクサ８０と伝送線路ドライバ８１が搭載された基板８６と、複数の受信増幅器８２とＣＤＲ ＩＣ８３とデマルチプレクサ８４が搭載された基板８７と、それらの間を結ぶ複数の伝送線路８５で構成される。
基板８６、基板８７には他にサーバの場合ＣＰＵが、ルータの場合スイッチングＩＣが搭載される。
伝送路８５は同軸、ツイストペア等のケーブルや、基板上で構成された配線である。
【００３８】
サーバやルータでは基板間のデータ伝送量を大きくし、かつ製造コストを下げるためケーブルや基板上の信号線数を少なくするために伝送路８５に１ＧＨｚを超える信号を流す。１ＧＨｚを超える信号では、データ、クロックの位相を合わせることが困難となるためデータ信号のみを伝送し、ＣＤＲ ＩＣ８３でクロックを再生する。
ＣＤＲ ＩＣ８３は光受信モジュールの場合同様ジッタの規格が決められており、その規格を遵守するためジッタ伝達帯域の調整が必要となる。
基板には複数のＣＤＲ ＩＣが搭載されるため調整時間に数十分から数時間が必要となるが、本発明によりＩＣを搭載するだけでよくなりサーバやルータの低コスト化が可能となる。
【００３９】
【発明の効果】
本発明によれば、光モジュールの組立時の調整コストを低減することで安価な光モジュールを提供することが可能となる。
【図面の簡単な説明】
【図１】ＣＤＲ ＩＣの第１の実施例を示す回路図である。
【図２】第１図に示すＣＤＲ ＩＣのフィルタ回路の特性を示す図である。
【図３】第１図に示すＣＤＲ ＩＣの通常動作時の各部の波形を示す図である。
【図４】第１図に示すＣＤＲ ＩＣのジッタ伝達帯域調整時の回路を示す回路図である。
【図５】第１図に示すＣＤＲ ＩＣのジッタ調整時のＶＣＯ変調感度測定方法を示す図である。
【図６】第１図に示すＣＤＲ ＩＣのジッタ調整時の各部の波形を示す図である。
【図７】ＣＤＲ ＩＣの他の実施例を示す回路図である。
【図８】ＣＤＲ ＩＣの他の実施例を示す回路図である。
【図９】ＣＤＲ ＩＣの他の実施例を示す回路図である。
【図１０】第９図に示すＣＤＲ ＩＣのジッタ調整時の各部の波形を示す図である。
【図１１】光通信システムの構成を示す図である。
【図１２】光受信モジュールおよびＣＤＲ ＩＣのジッタ伝達特性を示す図である。
【図１３】従来の光モジュールのジッタ伝達帯域調整時の構成を示す構成図である。
【図１４】従来の光モジュールの組立から出荷までの手順の一例を示すフロチャート図である。
【図１５】ＣＤＲ ＩＣを用いた他の実施例を示す図である。
【符号の説明】
１…＋４５度移相器
２…―４５度移相器
３…セレクタ
４…位相比較器
５…位相比較器の位相比較部
６…位相比較器の可変ゲイン部
７…フィルタ回路
８…フィルタ回路のゲイン部
９…フィルタ回路のＩＣ内抵抗
１０…フィルタ回路の外付け容量
１１…フィルタ回路の外付け抵抗
１２…ＶＣＯ（電圧制御発振器）
１３…ＰＬＬ（位相同期ループ）
１４…識別器
１５…データ出力バッファ
１６…クロック出力バッファ
１７…＋９０度移相器
１８…―９０度移相器
１９…分周器
２０…データ入力パッド
２１、２２…テストパッド
２３…位相比較器出力電圧測定パッド
２４…フィルタパッド
２５…データ出力パッド
２６…クロック出力パッド
２７…ＣＤＲ ＩＣ
３０…ＶＣＯの入力電圧に対する出力周波数の特性
３１…ＶＣＯの入力電圧に対する出力周波数の特性のロック周波数ｆ０における傾き
５０…電圧計
５１…スイッチ
５２…可変電圧源
５３…スイッチ
５４…電圧源
５５…抵抗
６０…マルチプレクサ
６１…光送信モジュール
６２…ドライバＩＣ
６３…レーザダイオード
６４…光ファイバ
６５…光受信モジュール
６６…フォトダイオードまたはアバランシフォトダイオード
６７…トランスインピーダンス増幅器
６８…電圧増幅器
６９…ＣＤＲ ＩＣ
７０…デマルチプレクサ
７５…標準光送信モジュール
７６…パルスパターンジェネレータ
７７…ジッタアナライザ
８０…マルチプレクサ
８１…伝送線路ドライバ
８２…受信増幅器
８３…ＣＤＲ ＩＣ
８４…デマルチプレクサ
８５…伝送線路
８６、８７…基板
８８…サーバまたはルータ
【発明の属する技術分野】
本発明は、光モジュールおよびその製造方法、または光モジュールを用いた電子機器および光モジュールを用いた光通信システムに関する。
【０００２】
【従来の技術】
第１３図は従来の光モジュールのジッタ伝達帯域調整時の構成を示す構成図、第１４図は従来の光モジュールの組立から出荷までの手順の一例を示すフロチャートである。
第１３図に示すように、光受信モジュール６５は、光信号から電気信号に変換するＰＤまたはＡＰＤ６６と、電流／電圧変換を行うトランスインピーダンス増幅器６７と、電圧増幅器６８と、ＣＤＲ ＩＣ２７を有する。さらに、ＣＤＲ ＩＣ２７は、位相比較器４と、フィルタ回路７と、ＶＣＯ１２とからなるＰＬＬ１３と、識別器１４と、データ出力バッファ１５と、クロック出力バッファ１６を有する。
光モジュール（ＣＤＲ ＩＣ２７）のジッタ帯域の調整は、パルスパターンジェネレータ７６の出力信号を標準光送信モジュール７５により光信号に変換し、光ファイバー６４を通して光受信モジュール６５に入力し、光受信モジュール６５のクロック出力６５ｂをジッタアナライザ７７で測定する。
【０００３】
従来の光モジュールの製造は、第１４図に示すように、光モジュールの組立工程（ＣＤＲ ＩＣ２７の組込みを含む）、調整工程（光モジュールのジッタ伝達帯域調整工程）、試験工程に分かれていた。
すなわち、光受信モジュールは組立後、ＡＰＤの感度調整を行い、ジッタ伝達帯域の測定を行う。ジッタ伝達帯域が規格を満足していた場合は受信モジュールの動作試験を行い出荷されるが、ジッタ伝達帯域の規格を満足していない場合は抵抗Ｒ１を載せ換え再度ジッタ伝達帯域の測定を行い、これをジッタ伝達帯域の規格を満足するまで繰り返していた。
【０００４】
例えば、アンリツＭＰ１７７７Ａのカタログ（ＭＰ１７７７Ａ−Ｊ−Ａ−１−（４．００）、２０００年１１月２２日）ｐ．３には、パルスパターン発生器とジッタアナライザを用いたジッタ伝達帯域の調整について記載されている。なお、従来のジッタ伝達帯域の調整では、ＣＤＲ ＩＣを実速度で動作させていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の光モジュールの製造においては、高価なパルスパターンジェネレータ７６やジッタアナライザ７７が必要であり、かつモジュール組立後人手で抵抗を載せ換えながら行うため、１０分程度の時間がかかっていた。
すなわち、パルスパターン発生器やジッタアナライザは特に動作周波数が高くなるにつれ高価なもので、測定時間も数分かかるため、調整コストが高くなっていた。
【０００６】
また、実速度で動作させるために実動作時と同じ速度の信号をＩＣに入力する必要がある。このため２．５Ｇｂｐｓや１０Ｇｂｐｓ等の高速なＣＤＲ ＩＣでは、通常のプローブでは２．５Ｇｂｐｓや１０Ｇｂｐｓ等の高速な信号を通すことができないため、ジッタ伝達帯域の調整をＩＣのＤＣテスト時にＩＣ内の抵抗をトリミングする等で調整することが困難で、基板に搭載後、外付けの抵抗、容量等を用い調整する必要があった。
【０００７】
本発明の目的は、光モジュール製造の調整コストを低減することで安価な光モジュールを提供することにある。
また、本発明の他の目的は、光モジュールのジッタ伝達帯域調整方法を安価に提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
光信号から電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器と、クロック・データ リカバリＩＣを有する光モジュールであって、該クロック・データ リカバリＩＣは、該光モジュールに搭載する前に、ジッタ伝達帯域が調整されたクロック・データ リカバリＩＣである。
【０００９】
前記記載の光モジュールであって、該クロック・データ リカバリＩＣは、電圧制御発振器と、該電圧制御発振器の出力信号の位相を変化させる移相器と、データ入力パッドからのデータと該電圧制御発振器の出力を選択するセレクタセレクタと、位相比較器と、該位相比較器の出力を入力し該電圧制御発振器に出力するフィルタ回路を含む位相同期ループを有するものである。
【００１０】
また、光信号を電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器と、クロック・データ リカバリＩＣを有する光モジュールであって、該クロック・データ リカバリＩＣの位相同期ループは、電圧制御発振器と、該電圧制御発振器の分岐された一方の出力信号の位相を４５度進ませる＋４５移相器と、該電圧制御発振器の分岐された他方の出力信号の位相を４５度遅らせる−４５移相器と、データ入力パッドからのデータと該−４５移相器の出力を選択するセレクタと、該セレクタで選択された出力と該＋４５度の移相器の出力の位相を比較する位相比較器と、該位相比較器の出力を入力し、該電圧制御発振器に出力するフィルタ回路を有するものである。
【００１１】
また、光モジュールの製造方法であって、クロック・データ リカバリＩＣのジッタ伝達帯域を調整する工程と、該調整されたクロック・データ リカバリＩＣを光モジュールに搭載する工程と、光信号から電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器を搭載する工程を有するものである。
なお、調整されたクロック・データ リカバリＩＣを搭載後に、ジッタ伝達帯域の微調整をしてもよいことはいうまでもない。
【００１２】
また、前記クロック・データ リカバリＩＣのジッタ伝達帯域を調整する工程において、該クロック・データ リカバリＩＣは、データ入力パッドと、データ出力パッドと、クロック出力パッドと、位相比較器と、電圧制御発振器と、該電圧制御発振器の出力波形の位相を変化させる移相器を有し、該電圧制御発振器から出力され、互いに位相が約９０度ずれた少なくとも２つの出力波形が該位相比較器に入力されるものである。
【００１３】
また、信号を時間多重するマルチプレクサと、光送信モジュールと、該光送信モジュールから出力された光信号を伝送する光ファイバと、該光ファイバからの光信号を受け該光信号から電気信号に変換し、かつクロックを再生する光受信モジュールと、該電気信号を分離するデマルチプレクサを有する光通信システムであって、該光受信モジュールは、請求項１から９のいずれか１項に記載の光モジュールであるものである。
【００１４】
【発明の実施の形態】
本発明に係る光モジュールおよびその製造方法、特にジッタ伝達帯域調整方法について、図面を用いて説明する。
まず本実施例に係る光モジュールが用いられる光通信システムの１例を図１１を用いて説明する。図１１において光通信システムはスイッチングなどの処理が行われた信号を時間多重するマルチプレクサ６０と、光送信モジュール６１と、光送信モジュール６１から出力された光信号を伝送する光ファイバ６４と、光ファイバ６４からの信号を受け光信号から電気信号に変換し、かつクロックを再生する光受信モジュール６５と、デジタル処理が行いやすいよう信号を分離するデマルチプレクサ７０を有する。
【００１５】
光送信モジュール６１はマルチプレクサからのデータ信号６１ａとクロック信号６１ｂを受け、レーザダイオード６３とレーザダイオード６３を駆動するドライバＩＣ６２を有する。
光受信モジュール６５は光信号から電気信号に変換するフォトダイオード（以下ＰＤ）またはアバランシフォトダイオード（以下ＡＰＤ）６６と、電流／電圧変換を行うトランスインピーダンス増幅器６７と、電圧増幅器６８と、ＣＤＲ ＩＣ６９を有する。
通常、光ファイバーにはデータ信号のみが伝送される。
デジタルシステムで処理を行うにはデータ信号とクロック信号が必要となるため、光受信モジュールはＣＤＲ ＩＣにおいて、データ信号からクロック信号を抽出し、そのクロックで波形を成形し直している。
【００１６】
光ファイバーで伝送される信号６４ａには、ドライバＩＣ６２が持つ波形歪みやレーザダイオード６３での電気／光変換時における波形歪み、光ファイバ６４の分散特性による波形歪み等によりジッタｔｊが生じる。ジッタは図１１に示すような光通信システムが従属接続されると加算され、正しい信号伝送が不可能となる。このため、ＣＤＲ ＩＣは図１２に示すようにある周波数ｆｔ以上のジッタを抑圧する必要がある。この周波数ｆｔおよびジッタの抑圧量は規格で決められており、光受信モジュールはその規格を遵守しなければならない。
【００１７】
次に、本実施例に係る光モジュールに用いられるＣＤＲ ＩＣを図１、図２および図３を用いて説明する。即ち、図１は本発明に係る光モジュールに用いられるＣＤＲ ＩＣの第１の実施例を示す回路図である。
図１において、ＣＤＲ ＩＣ２７は、＋４５度の移相器１と−４５度の移相器２と、データ入力パッド２０と−４５移相器２の出力を選択するセレクタ３と、セレクタ３の出力と＋４５度の移相器１の出力の位相を比較するサンプル＆ホールド形の位相比較部５および回路内の抵抗値をトリミングすることにより増幅率を可変することのでき、テストパッド２１の信号により出力をハイインピーダンスとすることが可能な可変ゲイン部６からなる位相比較器４と、テストパッド２２の信号により出力をハイインピーダンスとすることが可能な増幅回路部８とＩＣ内の抵抗９とパッド２４を通して接続した外付けの容量１０と抵抗１１で構成した図２に示すようなラグリード特性を持つフィルタ回路７と、ＶＣＯ（電圧制御発振器）１２からなるＰＬＬ（位相同期ループ）１３と、識別器１４と、データ出力バッファ１５と、クロック出力バッファ１６で構成される。
【００１８】
本実施例では、ＣＤＲ ＩＣ２７は、テストパッド２１、テストパッド２２により切り替えることのできる２つの動作状態がある。１つは、光モジュールに搭載され、入力データ信号からクロック信号を再生している状態（以下、通常動作時）、他方は、光モジュールに搭載される前のＩＣのＤＣテスト時にジッタ伝達帯域を測定し、調整するための状態（以下、ジッタ伝達帯域調整時）である。
【００１９】
通常動作時には位相比較器４にＶＣＯ１２の出力を４５度進ませた信号とデータ入力パッド２０からの信号が入力されるようセレクタ３をセットし、ジッタ伝達調整時には位相比較器４にＶＣＯ１２の出力を４５度進ませた信号とＶＣＯ１２の出力を４５度遅らせた信号が入力されるようセレクタ３をセットする。
【００２０】
ＣＤＲ ＩＣ２７の通常動作時を図３を用いて説明する。
図３はＶＣＯ１２の出力を４５度進ませた位相比較器４の入力４ａの波形４０と、データパッド２０から位相比較器４への入力波形４bと、位相比較器４の位相比較部５の出力波形４ｃの関係を示す図である。
データ入力パッド２０からの波形４ｂは本来ランダムパターンであるが、説明しやすいようＨｉ、Ｌｏｗ交互の波形で示している。
【００２１】
位相比較器４の位相比較部５はデータ入力パッド２０からの波形４ｂの立上りエッジでＶＣＯ１２の出力を４５度進ませた波形４ａをサンプリングし、ホールドする。したがって時間ｔ１での位相比較器４の位相比較部５の出力４ｃはＶＣＯ１２の出力波形の振幅となる。この電圧が位相比較器４の可変ゲイン部６および電圧がフィルタ７を通してＶＣＯ１２に入力され、ＶＣＯ１２の発振周波数を低くし、データ入力パッド２０からくる波形４ｂに対するＶＣＯ１２の出力を４５度進ませた波形４ａの位相をずらす。このようにしてＰＬＬ１３はデータ入力パッド２０の波形４ｂとＶＣＯ１２の出力を４５度進ませた波形４ａの位相が合うように動作する。
【００２２】
次にＣＤＲ ＩＣ２７のジッタ伝達帯域調整時の動作を図４、図５および図６を用いて説明する。
図４はＣＤＲ ＩＣ２７のジッタ伝達帯域調整時の回路図を示す。図４において、ＣＤＲ ＩＣ２７の位相比較器４の出力に設けたパッド２３には可変電圧源５２と電圧計５０を選択することのできるスイッチ５１を接続し、フィルタ回路７に設けたパッド２４には容量１０、抵抗１１の代わりに可変電圧源５４と抵抗１１と同じ抵抗値を持つ抵抗５５を選択することのできるスイッチ５３を接続する。
【００２３】
ジッタ伝達帯域ωｊｔは式１のように表される。
ωｊｔ＝Ｋｄ×Ａｄ×Ｋｈ×Ｋｏ 式１
ここでＫｄは位相比較器４の位相比較部５の検出感度、Ａｄは位相比較器４の可変ゲイン部６の増幅率、Ｋｈは図２に示すようなラグリード特性を持つフィルタ回路７の周波数ｆ２以上での増幅率、ＫｏはＶＣＯ１２の変調感度を示す。
ジッタ伝達帯域の調整は、まずＫｈ×Ｋｏを測定し、次に所望のジッタ伝達帯域となるよう位相比較器４の可変ゲイン部６の増幅率を抵抗値をトリミングする。
【００２４】
Ｋｈ×Ｋｏの測定は図４において、テストパッド２２を位相比較器４の可変ゲイン部６の出力がハイインピーダンスとなるよう設定し、スイッチ５１を可変電圧源５２が接続されるよう設定し、スイッチ５３を抵抗５５が接続されるよう設定する。そして図４に示すように可変電圧源をクロック出力パッド２６から出力される信号の周波数がＣＤＲ ＩＣ２７のロック周波数ｆ０となる電圧Ｖ０近傍の電圧Ｖ１および電圧Ｖ２に設定し、クロック出力パッド２６から出力される信号の周波数を測定する。電圧Ｖ１でのクロック出力パッド２６から出力される信号の周波数をｆ１、電圧Ｖ２でのクロック出力パッド２６から出力される信号の周波数をｆ２とするとＫｈ×Ｋｏは式２のように表される。
Ｋｈ×Ｋｏ≒（ｆ２―ｆ１）／（Ｖ２―Ｖ１） 式２
次に図４において、テストパッド２１を位相比較器４にＶＣＯ１２の出力を４５度進ませた信号とＶＣＯ１２の出力を４５度遅らせた信号が入力されるようセレクタ３がセットされてかつフィルタ回路７の増幅部８の出力がハイインピーダンスとなるよう設定し、テストパッド２２を位相比較器４の可変ゲイン部６が増幅回路として動作するよう設定し、スイッチ５１を電圧計５０が接続されるよう設定し、スイッチ５３を電圧源５４が接続されるよう設定し、電圧源５４をクロック出力パッド２６から出力される信号の周波数がｆ０となるよう設定する。電圧計５０の値はＫｄ×Ａｄに等しいので、所望のジッタ伝達帯域ωｊｔに調整するには、電圧計５０の値をωｊｔ／（Ｋｈ×Ｋｏ）となるよう位相比較器４の可変ゲイン部６の増幅率を抵抗値をトリミングするなどして調整する。
【００２５】
電圧計５０の値がＫｄ×Ａｄに等しい理由を図６を用いて説明する。
位相比較器４には、ＶＣＯ１２の出力を４５度進ませた信号４ａとＶＣＯ１２の出力を４５度遅らせた信号４ｂが入力される。位相比較器４の位相比較部５はサンプル＆ホールド形を用いており、ＶＣＯ１２の出力信号が正弦波の場合、ＶＣＯ１２の出力を４５度進ませた信号４０とＶＣＯ１２の出力を４５度遅らせた信号４ｂは９０度ずれているため、位相比較部５の出力はＶＣＯ１２の出力信号の振幅Ｖｐと同じ値を示す。また、ＶＣＯ１２の出力の出力信号が正弦波の場合、図３に示すｔ５のようにＣＤＲ ＩＣ２７が位相ロックした時の位相比較器４の位相比較部５の検出感度は、ＶＣＯ１２の出力の出力信号のｔ５での傾きであるから、その値はＶＣＯ１２の出力信号の振幅Ｖｐと等しくなる。
【００２６】
なぜならＶＣＯ１２の出力が正弦波である場合、ＶＣＯ１２の出力４ａは式３のように表される。
４ａ＝Ｖｐｓｉｎ（ωｔ） 式３
波形４ａの傾きΔは式３の微分で表されるから式４となる。
Δ＝Ｖｐｃｏｓ（ｗｔ） 式４
位相ロック時のｔ５はｔ＝０の点に等しいことから
Δ＝Ｖｐ 式５
したがって、位相比較器４の位相比較部５の検出感度はＶＣＯ１２の出力信号の振幅Ｖｐと等しい。
よって電圧計５０の値はＫｄ×Ａｄに等しくなり、またＡｄの値をトリミングにより調整することで、ＣＤＲ ＩＣ２７のジッタ伝達帯域を所望の値に調整することが可能となる。
【００２７】
第１図では、フィルタ回路７を増幅回路部８とＩＣ内の抵抗９と外付けの容量１０および外付けの抵抗１１で構成しているが、図２に示すようなラグリードの特性が得られればこのような構成をとらなくてもよい。
また、ジッタ伝達帯域調整時では位相比較器４の位相比較部５に９０度ずれたＶＣＯ１２の出力が入力されればよいので、図７に示すようにＶＣＯ１２と位相比較器４の間に＋９０度の位相器１７を接続してもよい。また図８に示すようにＶＣＯ１２とセレクタ３の間に−９０度の位相器１８を接続してもよい。
【００２８】
なお、＋４５度移相器と−４５度移相器を用いた場合、各位相器の回路特性から生じる位相のずれは、互いに打ち消し合うので、常に９０度の位相差を生じさせることができる。
【００２９】
本実施例によれば、ＩＣのＤＣテスト時に、位相比較器４の可変ゲイン部６のゲインを抵抗トリミングにより変えることでジッタ伝達帯域を調整することができるため、モジュール組立時での調整が不要となる。従って、光受信モジュールの低コスト化が可能となる。
また、図４に示すように、ジッタ伝達帯域の調整は、高価なパルスパターンジェネレータ７６やジッタアナライザ７７を用いず、電圧源５２，５４と、電圧計５０と、周波数計９０を用いて行うことができるため、光受信モジュールの低コスト化が可能となる。
【００３０】
第９図は光モジュールのＣＤＲ ＩＣの他の実施例を示す回路図である。
第９図においてＣＤＲ ＩＣ２７は、＋４５度の移相器１と−４５度の移相器２と、−４５度の移相器２の出力に接続した分周器１９と、データ入力パッド２０と分周器１９の出力を選択するセレクタ３と、セレクタ３の出力と＋４５度の移相器１の出力の位相を比較するサンプル＆ホールド形の位相比較部５および回路内の抵抗値をトリミングすることにより増幅率を可変することのでき、テストパッド２１の信号により出力をハイインピーダンスとすることが可能な可変ゲイン部６からなる位相比較器４と、テストパッド２２の信号により出力をハイインピーダンスとすることが可能な増幅回路部８とＩＣ内の抵抗９とパッド２４を通して接続した外付けの容量１０と抵抗１１で構成した図２に示すようなラグリード特性を持つフィルタ回路７と、ＶＣＯ（電圧制御発振器）１２からなるＰＬＬ（位相同期ループ）１３と、識別器１４と、データバッファ１５と、クロックバッファ１６で構成される。
【００３１】
図９において、テストパッド２１を位相比較器４にＶＣＯ１２の出力を４５度進ませた信号とＶＣＯ１２の出力を４５度遅らせて分周した信号が入力されるようセレクタ３がセットされて、かつフィルタ回路７の増幅部８の出力がハイインピーダンスとなるよう設定し、テストパッド２２を位相比較器４の可変ゲイン部６が増幅回路として動作するよう設定し、スイッチ５１を電圧計５０が接続されるよう設定し、スイッチ５３を電圧源５４が接続されるよう設定し、電圧源５４をクロック出力パッド２６から出力される信号の周波数がｆ０となるよう設定した場合の波形を図１０に示す。
【００３２】
図１０において波形４０はＶＣＯ１２の出力を４５度進ませた位相比較器４の入力４ａの波形、波形４３はＶＣＯ１２の出力を４５度遅らせた移相器２の出力２ａの波形、波形４４は分周器１９により波形４３が１／２に分周された分周器１９の出力１９ａの波形、波形４２は位相比較器４の位相比較部５の出力４ｃの波形を示す。
【００３３】
位相比較器４の位相比較部５のサンプルする点ｔ１、ｔ２は、波形４０のピーク点となるため、位相比較器４の位相比較部５の出力はＶＣＯ１２の出力信号の振幅Ｖｐと同じ値を示し、位相比較器４の位相比較部５の検出感度を求めることができる。
【００３４】
図１の構成では通常動作時の信号４ｂの周波数はデータ信号のため、クロック信号であるジッタ伝達帯域調整時の信号４ｂの半分以下となる。すなわち位相比較器４の位相比較部５の信号４ｂが入力される回路は、通常動作時の２倍の動作周波数が必要となり、電流を多く流して高速動作できるようにするなど回路に無駄な部分が生じる。
【００３５】
図９の構成では、位相比較器４の位相比較部５は図１の構成の半分の周期でサンプル＆ホールドすればよく、ＣＤＲ ＩＣが高速な信号を扱う場合に回路設計が楽になる。また同じ回路を用いた場合、２倍の周波数まで用いることができる。
【００３６】
図９では＋４５度、−４５度の移相器を用いたが、図７、図８と同様に＋９０度または−９０度の移相器を用いてもよい。
【００３７】
第図１５はＣＤＲ ＩＣを用いた他の実施例を示す構成図である。
第１５図において、サーバやルータ８８は、複数のマルチプレクサ８０と伝送線路ドライバ８１が搭載された基板８６と、複数の受信増幅器８２とＣＤＲ ＩＣ８３とデマルチプレクサ８４が搭載された基板８７と、それらの間を結ぶ複数の伝送線路８５で構成される。
基板８６、基板８７には他にサーバの場合ＣＰＵが、ルータの場合スイッチングＩＣが搭載される。
伝送路８５は同軸、ツイストペア等のケーブルや、基板上で構成された配線である。
【００３８】
サーバやルータでは基板間のデータ伝送量を大きくし、かつ製造コストを下げるためケーブルや基板上の信号線数を少なくするために伝送路８５に１ＧＨｚを超える信号を流す。１ＧＨｚを超える信号では、データ、クロックの位相を合わせることが困難となるためデータ信号のみを伝送し、ＣＤＲ ＩＣ８３でクロックを再生する。
ＣＤＲ ＩＣ８３は光受信モジュールの場合同様ジッタの規格が決められており、その規格を遵守するためジッタ伝達帯域の調整が必要となる。
基板には複数のＣＤＲ ＩＣが搭載されるため調整時間に数十分から数時間が必要となるが、本発明によりＩＣを搭載するだけでよくなりサーバやルータの低コスト化が可能となる。
【００３９】
【発明の効果】
本発明によれば、光モジュールの組立時の調整コストを低減することで安価な光モジュールを提供することが可能となる。
【図面の簡単な説明】
【図１】ＣＤＲ ＩＣの第１の実施例を示す回路図である。
【図２】第１図に示すＣＤＲ ＩＣのフィルタ回路の特性を示す図である。
【図３】第１図に示すＣＤＲ ＩＣの通常動作時の各部の波形を示す図である。
【図４】第１図に示すＣＤＲ ＩＣのジッタ伝達帯域調整時の回路を示す回路図である。
【図５】第１図に示すＣＤＲ ＩＣのジッタ調整時のＶＣＯ変調感度測定方法を示す図である。
【図６】第１図に示すＣＤＲ ＩＣのジッタ調整時の各部の波形を示す図である。
【図７】ＣＤＲ ＩＣの他の実施例を示す回路図である。
【図８】ＣＤＲ ＩＣの他の実施例を示す回路図である。
【図９】ＣＤＲ ＩＣの他の実施例を示す回路図である。
【図１０】第９図に示すＣＤＲ ＩＣのジッタ調整時の各部の波形を示す図である。
【図１１】光通信システムの構成を示す図である。
【図１２】光受信モジュールおよびＣＤＲ ＩＣのジッタ伝達特性を示す図である。
【図１３】従来の光モジュールのジッタ伝達帯域調整時の構成を示す構成図である。
【図１４】従来の光モジュールの組立から出荷までの手順の一例を示すフロチャート図である。
【図１５】ＣＤＲ ＩＣを用いた他の実施例を示す図である。
【符号の説明】
１…＋４５度移相器
２…―４５度移相器
３…セレクタ
４…位相比較器
５…位相比較器の位相比較部
６…位相比較器の可変ゲイン部
７…フィルタ回路
８…フィルタ回路のゲイン部
９…フィルタ回路のＩＣ内抵抗
１０…フィルタ回路の外付け容量
１１…フィルタ回路の外付け抵抗
１２…ＶＣＯ（電圧制御発振器）
１３…ＰＬＬ（位相同期ループ）
１４…識別器
１５…データ出力バッファ
１６…クロック出力バッファ
１７…＋９０度移相器
１８…―９０度移相器
１９…分周器
２０…データ入力パッド
２１、２２…テストパッド
２３…位相比較器出力電圧測定パッド
２４…フィルタパッド
２５…データ出力パッド
２６…クロック出力パッド
２７…ＣＤＲ ＩＣ
３０…ＶＣＯの入力電圧に対する出力周波数の特性
３１…ＶＣＯの入力電圧に対する出力周波数の特性のロック周波数ｆ０における傾き
５０…電圧計
５１…スイッチ
５２…可変電圧源
５３…スイッチ
５４…電圧源
５５…抵抗
６０…マルチプレクサ
６１…光送信モジュール
６２…ドライバＩＣ
６３…レーザダイオード
６４…光ファイバ
６５…光受信モジュール
６６…フォトダイオードまたはアバランシフォトダイオード
６７…トランスインピーダンス増幅器
６８…電圧増幅器
６９…ＣＤＲ ＩＣ
７０…デマルチプレクサ
７５…標準光送信モジュール
７６…パルスパターンジェネレータ
７７…ジッタアナライザ
８０…マルチプレクサ
８１…伝送線路ドライバ
８２…受信増幅器
８３…ＣＤＲ ＩＣ
８４…デマルチプレクサ
８５…伝送線路
８６、８７…基板
８８…サーバまたはルータ
Claims (10)
- 光信号を電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器と、クロック・データ リカバリＩＣを有する光モジュールであって、
該クロック・データ リカバリＩＣの位相同期ループは、電圧制御発振器と、該電圧制御発振器の分岐された一方の出力信号の位相を４５度進ませる＋４５移相器と、該電圧制御発振器の分岐された他方の出力信号の位相を４５度遅らせる−４５移相器と、データ入力パッドからのデータと該−４５移相器の出力を選択するセレクタと、該セレクタで選択された出力と該＋４５度の移相器の出力の位相を比較する位相比較器と、該位相比較器の出力を入力し、該電圧制御発振器に出力するフィルタ回路を有することを特徴とする光モジュール。 - 請求項１に記載の光モジュールであって、
前記データ入力パッドから入力されたデータ信号を用いてクロック信号を再生している時には、前記位相比較器に前記＋４５移相器の出力信号と前記データ入力パッドからの信号が入力されることを特徴とする光モジュール。 - 光信号を電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器と、クロック・データ リカバリＩＣを有する光モジュールであって、
該クロック・データ リカバリＩＣの位相同期ループは、電圧制御発振器と、該電圧制御発振器の分岐された一方の出力信号の位相を９０度進ませる＋９０移相器と、該電圧制御発振器の分岐された他方の出力信号とデータ入力パッドからのデータを選択するセレクタと、該セレクタで選択された出力と該＋９０度の移相器の出力の位相を比較する位相比較器と、該位相比較器の出力を入力し、該電圧制御発振器に出力するフィルタ回路を有することを特徴とする光モジュール。 - 請求項３に記載の光モジュールであって、
前記データ入力パッドから入力されたデータ信号を用いてクロック信号を再生している時には、前記位相比較器に該＋９０移相器の出力信号と前記データ入力パッドからの信号が入力されることを特徴とする光モジュール。 - 光信号を電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器と、クロック・データ リカバリＩＣを有する光モジュールであって、
該クロック・データ リカバリＩＣの位相同期ループは、電圧制御発振器と、該電圧制御発振器の分岐された一方の出力信号の位相を９０度遅らせるー９０移相器と、データ入力パッドからのデータと該―９０移相器の出力を選択するセレクタと、該セレクタで選択された出力と該電圧制御発振器の分岐された他方の出力信号の位相を比較する位相比較器と、該位相比較器の出力を入力し、該電圧制御発振器に出力するフィルタ回路を有することを特徴とする光モジュール。 - 請求項５に記載の光モジュールであって、
前記データ入力パッドから入力されたデータ信号を用いてクロック信号を再生している時には、前記位相比較器に前記電圧制御発振器の分岐された他方の出力信号と前記データ入力パッドからの信号が入力されることを特徴とする光モジュール。 - 請求項１、３または５のいずれか１項に記載の光モジュールであって、
前記電圧制御発振器と前記セレクタの間に分周器を設けたことを特徴とする光モジュール。 - 光信号から電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器と、クロック・データ リカバリＩＣを有する光モジュールであって、
該クロック・データ リカバリＩＣは、電圧制御発振器と、該電圧制御発振器の出力信号の位相を変化させる移相器と、データ入力パッドからのデータと該電圧制御発振器の出力を選択するセレクタと、該電圧制御発信器から出力され、互いに位相が約９０度ずれた２つの出力波形が入力される位相比較器と、該位相比較器の出力を入力し該電圧制御発振器に出力するフィルタ回路を含む位相同期ループを有し、該光モジュールに搭載する前に、ジッタ伝達帯域が調整されたクロック・データ リカバリＩＣであることを特徴とする光モジュール。 - 光モジュールの製造方法であって、
クロック・データ リカバリＩＣのジッタ伝達帯域を調整する工程と、該調整されたクロック・データ リカバリＩＣを光モジュールに搭載する工程と、光信号から電気信号に変換するフォトダイオードまたはアバランシフォトダイオードと、電流電圧変換を行うトランスインピーダンス増幅器と、電圧増幅器を搭載する工程を有し、
前記クロック・データ リカバリＩＣの位相同期ループは、電圧制御発振器と、該電圧制御発振器の分岐された一方の出力信号の位相を４５度進ませる＋４５移相器と、該電圧制御発振器の分岐された他方の出力信号の位相を４５度遅らせる−４５移相器と、データ入力パッドからのデータと該−４５移相器の出力を選択するセレクタと、該セレクタで選択された出力と該＋４５度の移相器の出力の位相を比較する位相比較器と、該位相比較器の出力を入力し、該電圧制御発振器に出力するフィルタ回路を有し、
前記クロック・データリカバリＩＣのジッタ伝達帯域を調整する工程において、
前記位相比較器の可変ゲイン部では、所望のジッタ伝達帯域に基づき増幅率を調整することによりジッタ伝達帯域を調整することを特徴とする光モジュールの製造方法。 - 信号を時間多重するマルチプレクサと、光送信モジュールと、該光送信モジュールから出力された光信号を伝送する光ファイバと、該光ファイバからの光信号を受け該光信号から電気信号に変換し、かつクロックを再生する光受信モジュールと、該電気信号を分離するデマルチプレクサを有する光通信システムであって、
該光受信モジュールは、請求項１から請求項８のいずれか１項に記載の光モジュールであることを特徴とする光通信システム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001192704A JP4426739B2 (ja) | 2001-06-26 | 2001-06-26 | 光モジュールおよびその製造方法 |
| EP01306830A EP1271838B1 (en) | 2001-06-26 | 2001-08-10 | Devices and methods for improving jitter transfer in optical modules |
| DE60130875T DE60130875T2 (de) | 2001-06-26 | 2001-08-10 | Verfahren und Vorrichtungen zum Verbessern der Jitter-Übertragung in optischen Modulen |
| US09/930,806 US6979810B2 (en) | 2001-06-26 | 2001-08-15 | Optical modules and methods of making the optical modules |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001192704A JP4426739B2 (ja) | 2001-06-26 | 2001-06-26 | 光モジュールおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008049A JP2003008049A (ja) | 2003-01-10 |
| JP4426739B2 true JP4426739B2 (ja) | 2010-03-03 |
Family
ID=19031119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001192704A Expired - Lifetime JP4426739B2 (ja) | 2001-06-26 | 2001-06-26 | 光モジュールおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6979810B2 (ja) |
| EP (1) | EP1271838B1 (ja) |
| JP (1) | JP4426739B2 (ja) |
| DE (1) | DE60130875T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7343535B2 (en) | 2002-02-06 | 2008-03-11 | Avago Technologies General Ip Dte Ltd | Embedded testing capability for integrated serializer/deserializers |
| US20050063431A1 (en) * | 2003-09-19 | 2005-03-24 | Gallup Kendra J. | Integrated optics and electronics |
| US6982437B2 (en) | 2003-09-19 | 2006-01-03 | Agilent Technologies, Inc. | Surface emitting laser package having integrated optical element and alignment post |
| US7520679B2 (en) | 2003-09-19 | 2009-04-21 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Optical device package with turning mirror and alignment post |
| US6953990B2 (en) | 2003-09-19 | 2005-10-11 | Agilent Technologies, Inc. | Wafer-level packaging of optoelectronic devices |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19740957C2 (de) * | 1997-09-17 | 1999-08-19 | Fraunhofer Ges Forschung | Vorrichtung und Verfahren zur Takt- und Trägerrückgewinnung |
| CA2220622C (en) * | 1997-11-03 | 2004-03-30 | Aubin P. J. Roy | Method and circuit for built in self test of phase locked loops |
| US6298103B1 (en) * | 1998-06-16 | 2001-10-02 | Sorrento Networks Corporation | Flexible clock and data recovery module for a DWDM optical communication system with multiple clock rates |
| JP3573975B2 (ja) * | 1998-10-23 | 2004-10-06 | 日本オプネクスト株式会社 | 光受信器、位相同期ループ回路、電圧制御発振器および周波数応答可変増幅器 |
| EP1153331A4 (en) * | 1999-01-28 | 2004-05-12 | California Inst Of Techn | OPTOELECTRONIC TECHNIQUES FOR REDUCING PHASE NOISE BY MEANS OF SUPPORT SUPPORT |
| US6631144B1 (en) * | 1999-12-21 | 2003-10-07 | Intel Corporation | Multi-rate transponder system and chip set |
| JP2002016493A (ja) * | 2000-06-30 | 2002-01-18 | Hitachi Ltd | 半導体集積回路および光伝送用送信回路 |
| DE60231266D1 (de) * | 2001-03-07 | 2009-04-09 | Nippon Telegraph & Telephone | Schaltung zur Daten-und Taktrückgewinnung |
-
2001
- 2001-06-26 JP JP2001192704A patent/JP4426739B2/ja not_active Expired - Lifetime
- 2001-08-10 EP EP01306830A patent/EP1271838B1/en not_active Expired - Lifetime
- 2001-08-10 DE DE60130875T patent/DE60130875T2/de not_active Expired - Lifetime
- 2001-08-15 US US09/930,806 patent/US6979810B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003008049A (ja) | 2003-01-10 |
| EP1271838A2 (en) | 2003-01-02 |
| DE60130875D1 (de) | 2007-11-22 |
| EP1271838B1 (en) | 2007-10-10 |
| US20040067068A1 (en) | 2004-04-08 |
| US6979810B2 (en) | 2005-12-27 |
| EP1271838A3 (en) | 2005-03-16 |
| DE60130875T2 (de) | 2008-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7853836B2 (en) | Semiconductor integrated circuit | |
| US6463109B1 (en) | Multiple channel adaptive data recovery system | |
| US7173993B2 (en) | Method for sampling phase control | |
| US6307411B1 (en) | Wide tracking range, auto ranging, low jitter phase lock loop for swept and fixed frequency systems | |
| JP4690854B2 (ja) | ソース同期サンプリング方法 | |
| US9112655B1 (en) | Clock data recovery circuitry with programmable clock phase selection | |
| US5870211A (en) | Error rate measurement system for high speed optical pulse signals | |
| JP4426739B2 (ja) | 光モジュールおよびその製造方法 | |
| US20060294410A1 (en) | PVT drift compensation | |
| EP0115445A2 (en) | Optical heterodyne detection pulse receiving system and method | |
| US7027741B2 (en) | Phase lock loop circuit and optical repeating apparatus, optical terminal apparatus, and optical communication system having the same | |
| US7688927B2 (en) | Method and apparatus for clock recovery | |
| US6801592B1 (en) | Method and a circuit for retiming a digital data signal | |
| CN107769778B (zh) | 信号采样装置及信号采样校准方法 | |
| JPH10150417A (ja) | 光受信器及びそれに用いられる自動周波数検知型クロック抽出回路 | |
| JP2003008431A (ja) | クロック・データリカバリｉｃおよびそのジッタ伝達帯域調整方法 | |
| EP1445880B1 (en) | Electrical signal regenerator | |
| KR101101050B1 (ko) | 지연이 정밀하게 제어되는 지연-동기 루프 | |
| JP7010916B2 (ja) | クロック再生回路を備えた波形観測装置及びクロック再生方法 | |
| EP1131915B1 (en) | A method and a circuit for recovering a digital data signal and a clock from a received data signal | |
| US20030231707A1 (en) | Method and apparatus for jitter creation and testing | |
| JP2000101464A (ja) | 信号受信装置 | |
| Noguchi et al. | A 35-to-46-Gb/s ultra-low jitter clock and data recovery circuit for optical fiber transmission systems | |
| Enning et al. | Signal generation and regeneration | |
| DAIRI et al. | AP9945 AND AQ2200-601 10-GBIT/S COMPACT BIT ERROR RATE TESTERS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4426739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |