JP4421722B2 - 液晶表示装置、駆動方法及び駆動回路 - Google Patents
液晶表示装置、駆動方法及び駆動回路 Download PDFInfo
- Publication number
- JP4421722B2 JP4421722B2 JP35420699A JP35420699A JP4421722B2 JP 4421722 B2 JP4421722 B2 JP 4421722B2 JP 35420699 A JP35420699 A JP 35420699A JP 35420699 A JP35420699 A JP 35420699A JP 4421722 B2 JP4421722 B2 JP 4421722B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- pixels
- liquid crystal
- polarity
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示パネルの画素電極に印加する画像データの極性を一定の時間毎に反転させて画像を表示する液晶表示装置、その駆動回路及び駆動方法に関し、特に画素毎にスイッチング素子を設けたアクティブマトリクス型液晶表示装置、その駆動回路及び駆動方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示パネルは、２枚のガラス基板の間に液晶を封入した構造を有している。一方のガラス基板の上には水平方向及び垂直方向に配列した複数の画素電極と、各画素電極に印加する電圧をオンーオフするための複数のスイッチング素子とが形成されている。スイッチング素子としては、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴという）が使用されることが多い。
【０００３】
また、他方のガラス基板の上には、カラーフィルタ及び対向電極が形成されている。これら２枚のガラス基板は、画素電極が形成された面と対向電極が形成された面とを対向させて配置される。カラーフィルタには、赤（Ｒ）・緑（Ｇ）・青（Ｂ）の３色があり、各画素電極に対応してＲ・Ｇ・Ｂのカラーフィルタが一定の順番で配置される。以下、画素電極及びＴＦＴを有する基板をＴＦＴ基板と呼び、カラーフィルタ及び対向電極を有する基板を対向基板と呼ぶ。
【０００４】
また、液晶を封入したＴＦＴ基板及び対向基板を挟むようにして、１対の偏光板が配置される。この一対の偏光板は、一般的に、偏光軸を直交させて配置される。
アクティブマトリクス型液晶表示パネルは交流電圧で駆動される。すなわち、対向電極に印加する電圧を基準電圧（コモン電圧）として、画素電極には一定時間毎に正極性（＋）及び負極性（−）に変化する電圧が供給される。液晶に印加される電圧は正の電圧波形と負の電圧波形とが対称形であることが好ましい。しかし、画素電極に正の電圧波形と負の電圧波形とが対称の交流電圧を印加しても、実際に液晶に印加される正の電圧波形と負の電圧波形とは対称形とはならない。このため、正の電圧を印加したときの光透過率と負の電圧を印加したときの光透過率が異なり、画素電極に印加する交流電圧の周期で輝度が変動してちらつきが発生する。この現象はフリッカといわれている。
【０００５】
従来、フリッカを抑制する方法として、対向電極の電圧を変化させる方法、横方向又は縦方向に隣り合う画素電極に印加する電圧の極性が異なるようにする方法、及び極性反転の周波数を高くする方法が知られている。これらの技術は、例えば、特開昭６２−１１３１２９号公報、特開平２−３４８１８号公報、特開平６−１４９１７４号公報、特開平７−１７５４４８号公報、特開平９−２０４１５９号公報に開示されている。
【０００６】
隣り合う画素電極に極性が異なる電圧を印加する場合、▲１▼垂直方向に並ぶ各画素電極に同一極性の電圧を印加し、水平方向に隣り合う画素電極に逆極性の電圧を印加する方法、▲２▼水平方向に並ぶ各画素電極に同一極性の電圧を印加し、垂直方向に隣り合う画素電極に逆極性の電圧を印加する方法、▲３▼垂直方向及び水平方向に隣り合う画素電極に逆極性の電圧を印加する方法などがある。液晶表示パネルの各画素電極に印加する電圧の極性を示すパターンを極性パターンという。
【０００７】
しかしながら、上述した▲１▼の極性パターンでは縦縞の模様を表示したときに、▲２▼の極性パターンでは横縞の模様を表示したときに、▲３▼の極性パターンではモザイク状の模様（チェッカーパターン）を表示したときにフリッカが目立ってしまう。
特開平５−２９７８３１号、特開平８−６９２６４号及び特開平１１−９５７２５号には、隣接する画素に供給される画像データに応じて極性パターンを切替えることが提案されている。これらの公報に記載されている方法では、複数の異なる極性パターンを用意しておき、隣接する２つの画素に供給される画像データがある特定の関係を有するときに、極性パターンを切替えている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来の極性パターンを切替える方法では、表示画面のごく一部に所定のパターンが存在するときにも極性パターンを切替えてしまうため、極性パターンの切替えが頻繁に発生し、却って表示品質の低下を招いてしまう。
【０００９】
本発明の目的は、フリッカの発生をより確実に低減又は防止でき、かつ、不必要に極性パターンを切替えて表示品質の低下を招くことのない液晶表示装置、駆動方法及び駆動回路を提供することである。
【００１０】
【課題を解決するための手段】
本発明の液晶表示装置は、図８に例示するように、水平方向及び垂直方向に並んだ複数の画素を有する液晶表示パネル（１３）と、画像データ（RGB ）を出力する画像データ出力部（１１）と、水平方向に隣接する２つのピクセルの同色画素に供給する前記画像データ（RGB ）の階調差が一定の範囲を超えているか否かを判定し、前記一定の範囲を超えているときに、前記２つのピクセルの画像データの大小関係を検出し、その検出結果に基づいてフリッカの有無を判定して極性パターン切替え信号（FLK ）を出力するフリッカ判定部（１２）と、前記コントローラ（１１）から出力される画像データ（RGB ）を、前記極性パターン切替え信号（FLK ）に応じた極性パターンに基づく極性で前記液晶表示パネル（１３）に供給する極性画像データ供給部（１４）とを有することを特徴とする。
【００１１】
本発明の液晶表示装置はフリッカ判定部を有し、そのフリッカ判定部で、水平方向に隣接する２つのピクセルの画像データの階調差を、同色画素毎に検出する。水平方向に隣接する２つのピクセルの同色画素の画像データの階調差が大きい場合は、その２つのピクセルの画像データの大小関係を調べ、同一の大小関係が水平方向のピクセルについて連続している場合は、フリッカ発生のおそれがあるとする。但し、垂直方向に連続する複数ラインで大小関係を調べ、その結果、あるラインと次のラインとで輝度の差を平均化するパターンであれば、フリッカパターンから除外する。垂直方向に連続する複数ラインで大小関係を調べた結果フリッカ発生のおそれがあると判定したときは、極性パターン切替え信号を変化させて、極性画像データ供給部（ドライバ回路）から各画素に供給する画像データの極性を決める極性パターンを変化させる。
【００１２】
このように、本発明の液晶表示装置においては、画像データに応じて極性パターンを変化させるので、フリッカの発生を確実に防止することができる。また、水平方向の大小関係と垂直方向の大小関係でフリッカの発生を判定するので、不必要に極性パターンを切替えることが回避される。
フリッカ判定部には、前記２つのピクセルの同色画素の画像データの階調差が前記一定の範囲を超えているときに，前記２つのピクセルの画像データの大小関係を検出する大小関係検出部を有することが好ましい。
【００１３】
また、前記フリッカ判定部には、前記大小関係検出部で検出した大小関係が１ラインに一定数以上連続するか否かを検出する大小関係同一パターン検出部を有することが好ましい。
更に、前記フリッカ判定部には、前記大小関係同一パターン検出部で前記一定数以上連続する大小関係を検出したときに、その大小関係を記憶する横方向大小関係記憶部を有することが好ましい。
【００１４】
更にまた、前記フリッカ判定部は、前記大小関係記憶部に記憶した大小関係を垂直方向に連続する複数ラインで比較し、フリッカ発生のおそれの有無を判定して、その判定結果に基づいて前記極性パターン切替え信号を出力する極性パターン切替え信号出力部を有することが好ましい。
前記極性パターン切替え信号出力部は、例えば、複数フレームにわたってフリッカの発生のおそれありと判定したときに、前記極性パターンを変化させる。
【００１５】
また、極性パターン切替え信号を変化させるときと元に戻すときとで、画像データの階調差のしきい値を変化させてもよい。これにより、ノイズの影響による誤動作が回避される。極性パターンを変化させるときと元に戻すときとで、大小関係が反転するライン数のしきい値を変化させてもよい。
本発明の液晶表示装置の駆動方法は、図１２に例示するように、液晶表示装置の各画素に第１の極性パターンにより決まる極性の画像データをそれぞれ供給し、水平方向に隣り合う２つのピクセルの同色画素の画像データの階調差が一定の範囲を超えているか否かを判定し（Ｓ１２ａ）、前記一定の範囲を超えているときに前記２つのピクセルの画像データの大小関係を調べ、その大小関係が同一のパターンが１ラインに一定数以上連続するか否かを判定し（Ｓ１４）、前記大小関係が同一のパターンが一定数以上連続していると判定したときに前記大小関係を記憶し（Ｓ１５）、垂直方向に連続する複数ラインの前記大小関係を検出し、前記複数ラインで前記大小関係が交互に反転しているときにそのライン数を計数し（Ｓ１８）、その計数結果に応じて前記液晶表示装置の各画素に供給する画像データの極性を第２の極性パターンにより決まる極性に切替える（Ｓ２０）ことを特徴とする。
【００１６】
本発明の液晶表示装置の駆動方法においては、上記のように横方向及び縦方向に連続する画素に供給する画像データに応じてフリッカ発生の有無を判定するので、不必要に頻繁に極性パターンを切替えることが回避される。これにより、表示品質が良好な画像を表示することができる。
本発明の液晶表示装置の駆動回路は、図８及び図１１に例示するように、水平方向及び垂直方向に並んだ複数の画素を有する液晶表示パネルに極性パターンに応じた極性の画像データを供給する液晶表示装置の駆動回路において、画像データを出力する画像データ出力部（１１）と、水平方向に隣接する２つのピクセルの同色画素に供給する前記画像データの階調差が一定の範囲を超えているか否かを判定し、前記一定の範囲を超えているときに、前記２つのピクセルの画像データの大小関係を検出して、その結果に基づいてフリッカの有無を判定して極性パターン切替え信号（FLK ）を出力するフリッカ判定部（１２）と、前記画像データ出力部（１１）から出力される画像データ（RGB ）を、前記極性パターン切替え信号（FLK ）に応じた極性パターンに基づく極性で前記複数の画素に供給するドライバ回路（１４）とを有することを特徴とする。
【００１７】
本発明においては、フリッカ判定部において、水平方向に隣接する２つのピクセルの画像データの階調差を検出し、その結果に基づいてフリッカの有無を判定して極性パターン切替え信号を出力する。例えば、フリッカ判定部は、横方向フリッカ判定部及び極性パターン切替え信号出力部を有している。横方向フリッカ判定部は２つのピクセルの同色画素の画像データの階調差を検出し、その階調差が一定の範囲を超えるときに、２つのピクセルの画像データの大小関係を検出して１ラインに連続する同一の大小関係の数を検出する。また、極性パターン切替え信号出力部は、垂直方向に連続する複数ラインで大小関係を比較し、複数ラインにわたって大小関係が交互に反転しているときに、極性パターン切替え信号を変化させる。
【００１８】
このようにして、本発明においては、水平方向の画像データの関係だけでなく、垂直方向の画像データの関係を調べてフリッカの有無を判定し、その結果に応じて極性パターンを切替えるので、フリッカを確実に回避できるとともに、不必要な極性パターンの切替えを回避することができる。
【００１９】
【発明の実施の形態】
以下、本発明についてより詳細に説明する。
液晶表示装置の画素電極には、図１（ａ）に示すように、対向電極に印加されるコモン電圧を中心電圧として正極性の電圧と負極性の電圧とを交互に印加する。しかし、コモン電圧は表示画面全体で均一でないため、実際には正極性の印加電圧と負極性の印加電圧では、図１（ｂ）に示すように、中心電圧がΔＶだけずれて、正極性の印加電圧がＶ−ΔＶ、負極性の印加電圧がＶ＋ΔＶとなる。図２は、横軸に印加電圧をとり、縦軸に光透過率をとって、印加電圧と光透過率との関係を示す図である。印加電圧がＶ＋ΔＶのときとＶ−ΔＶのときとで光透過率が大きく変化し、フリッカの原因となる。
【００２０】
図３は本発明の実施の形態で使用する２つの極性パターンを示す模式図であり、図３（ａ）は縦１ライン反転極性パターン、図３（ｂ）は縦２ライン反転極性パターンを示している。図３（ａ）に示す縦１ライン反転極性パターンでは、水平方向及び垂直方向に隣り合う画素に印加する電圧が逆極性となる。また、図３（ｂ）に示す縦２ライン反転極性パターンでは、水平方向に並ぶ画素には１画素毎に逆極性の電圧が印加され、垂直方向に並ぶ画素には２画素毎に逆極性の電圧が印加される。各画素に印加される電圧の極性は、１フレーム毎に反転する。
【００２１】
図４は縦１ライン反転極性パターンによる液晶表示装置の駆動方法を示す模式図である。画素電極には階調に応じた電圧が印加され、ノーマリーブラックの液晶表示装置では画素電極に印加する電圧が高いほど光の透過率が高くなる。ここでは、ある電圧（ある階調に対応する電圧）以上の電圧が印加される画素を点灯画素と呼び、それよりも低い電圧が印加される画素を消灯画素と呼ぶ。
【００２２】
図４（ａ）に示すように、全ての画素が点灯画素であるとすると、正極性のときの光の透過率と負極性のときの光の透過率との差が隣り合う画素で平均化される。このため、各画素では１フレーム毎に光透過率は変化するが、全体的に見ると光の透過率はフレーム毎に変化しない。従って、この場合はフリッカは発生しない。
【００２３】
一方、図４（ｂ）に示すように、一方の極性の画素が点灯し、他方の極性の画素が消灯しているとすると、全体的に見た場合の光の透過率が１フレーム毎に変化するので、フリッカの原因となる。
図５（ａ）に示すように縦１ライン反転極性パターンで駆動するとフリッカが発生する表示パターンであっても、図５（ｂ）に示すように縦２ライン反転極性パターンとすることにより、正極性の点灯画素と負極性の点灯画素とが混在することになり、フリッカの発生を防止することができる。但し、図６（ａ）に示すように縦１ライン反転極性パターンでフリッカが発生しない表示パターンであっても、図６（ｂ）に示すように縦２ライン反転極性パターンでは点灯画素の極性がそろってしまい、フリッカが発生することがある。
【００２４】
このように、液晶表示装置では、正極性の点灯画素と負極性の点灯画素が一定の割合で混在している場合はフリッカは発生しないが、点灯画素の極性の偏りが大きければフリッカが発生する。また、どのような極性パターンであっても、フリッカが発生する模様（表示パターン）が必ず存在する。一般的に、透過率はＧ（緑）、Ｒ（赤）、Ｂ（青）の順番で大きいので、Ｇ画素の点灯画素に極性の偏りがあれば、フリッカが発生しやすい。縦１ライン反転極性パターのときにフリッカが発生しやすい表示パターンの例を図７に示す。但し、この図７においては水平方向に並んだ２ピクセル分の画素（６画素）を示しており、ＯＲ、ＯＧ及びＯＢはそれぞれ奇数番目のピクセル（以下、奇数ピクセルという）のＲ画素、Ｇ画素及びＢ画素であり、ＥＲ、ＥＧ及びＥＢはそれぞれ偶数番目のピクセル（以下、偶数ピクセルという）のＲ画素、Ｇ画素及びＢ画素である。
【００２５】
本発明では、通常は第１の極性パターン（例えば、縦１ライン反転極性パターン）で液晶表示パネルを駆動し、同時に画像データから表示パターンを調べて、その結果に基づいてフリッカが発生するか否かを判定し、フリッカが発生すると判定したときに，第２の極性パターン（例えば、縦２ライン反転極性パターン）に切替える。また、第２の極性パターンで液晶表示パネルを駆動しているときに、第１の極性パターンでフリッカが発生するか否かを判定し、フリッカが発生しないと判定したときに、第１の極性パターンに戻す。このように、本発明においては表示パターンに応じて極性パターンを切替えることにより、フリッカの発生を防止する。
【００２６】
ところで、フリッカの有無を判定する場合、一定のしきい値を設定し、そのしきい値を超える電圧が印加される画素を点灯画素、しきい値以下の電圧が印加される画素を非点灯画素としてフリッカの有無を判定することが考えられる。例えば、図３３（ａ）に示すように、しきい値を３２階調（固定値）とした場合、２０階調に相当する電圧が印加される画素は非点灯画素となり、１２５階調に相当する電圧が印加される画素は点灯画素となるので、フリッカの発生のおそれありと適切な判定がなされる。しかし、隣接する画素の階調差が大きくても各画素に印加される電圧がしきい値を超えていればいずれも点灯画素とするので、図３３（ｂ）に示すように隣接する画素の一方に３３階調に相当する電圧が印加され、他方に２５０階調に相当する電圧が印加された場合、フリッカ発生のおそれなしと不適切な判定をしてしまう。
【００２７】
一方、隣接する画素の階調差により点灯画素及び非点灯画素を決めることにより、フリッカ発生の有無をより一層適切に判定することができる。例えば、図３４では、隣接する画素の階調差が３２以上ある場合、階調値が小さいほうの画素を非点灯画素とし、階調値が大きいほうの画素を点灯画素としている。この場合、図３４（ａ）に示すように、隣接する画素の一方に２０階調に相当する電圧が印加され、他方に１２５階調に相当する電圧が印加されるとすると、一方の画素を非点灯画素、他方の画素を点灯画素とするので、フリッカ発生のおそれありと適切な判定がなされる。また、図３４（ｂ）に示すように、一方の画素に３３階調に相当する電圧が印加され、他方の画素に２５０階調に相当する電圧が印加される場合も、一方の画素を非点灯画素、他方の画素を点灯画素とするので、フリッカ発生のおそれありと適切な判定がなされる。
【００２８】
このように本発明において、隣接する画素の画像データの階調差を検出してフリッカの発生の有無を判定することにより、より一層適切な判定が可能となる。以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
（１）液晶表示装置の構成
図８は第１の実施の形態の液晶表示装置を示すブロック図である。この液晶表示装置１０は、コントローラ１１と、液晶表示パネル１３と、データドライバ１４と、走査ドライバ１５とにより構成されている。また、コントローラ１１にはフリッカ判定部１２が設けられている。
【００２９】
コントローラ１１はパーソナルコンピュータ（又は、その他の画像信号RGB を出力する装置）１９に接続され、パーソナルコンピュータ１９から水平同期信号Ｈ-sync 、垂直同期信号Ｖ-sync 、データクロックDCLK及び画像信号RGB を入力する。
画像信号RGB は、赤色の輝度を示すＲ信号、緑色の輝度を示すＧ信号及び青色の輝度を示すＢ信号の３つのデジタル信号（以下、Ｒ・Ｇ・Ｂ信号という）からなる。これらのＲ・Ｇ・Ｂ信号はデータクロックDCLKに同期したタイミングで送られてくる。
【００３０】
コントローラ１１は、Ｒ・Ｇ・Ｂ信号をシリアル−パラレル変換してＲ（赤）画像データ、Ｇ（緑）画像データ及びＢ（青）画像データを生成し、これらの画像データを所定のタイミングで出力する。また、コントローラ１１は、水平同期信号Ｈ-sync 、垂直同期信号Ｖ-sync 及びデータクロックDCLKを入力して、これらの信号から、１水平同期期間の始まりを示すデータスタート信号DSTIN 、１垂直同期期間の始まりを示すゲートスタート信号GSTR及び水平同期信号Ｈ-sync に同期したゲートシフトクロックGCLK等の各種タイミング信号を生成する。
【００３１】
フリッカ判定部１２はＲ・Ｇ・Ｂ画像データを監視して、フリッカ発生の有無を判定し、その判定結果に応じて極性パターン切替え信号FLK を“Ｈ”又は“Ｌ”とする。フリッカ判定部１２の詳細は後述する。
データドライバ１４は、コントローラ１１からＲ・Ｇ・Ｂ画像データと、データスタート信号DSTIN 及びデータクロックDCLK等のタイミング信号とを入力し、所定のタイミングで正極性又は負極性のＲ・Ｇ・Ｂ画像データを液晶表示パネル１３に供給する。このとき、データドライバ１４はフリッカ判定部１２から出力される極性パターン切替え信号FLK に応じた極性パターンでＲ・Ｇ・Ｂ画像データの極性を設定する。データドライバ１４の詳細についても後述する。
【００３２】
走査ドライバ１５は、コントローラ１１からゲートスタート信号GSTR及びゲートシフトクロックGCLK等のタイミング信号を入力し、液晶表示パネル１３に設けられた複数のゲートバスラインに走査信号を供給する。
なお、ＴＦＴ型液晶表示パネルの駆動回路の場合、データドライバ１４及び走査ドライバ１５は、液晶表示パネル１３のＴＦＴ基板上に形成することも可能である。
【００３３】
また、上記の例では液晶表示装置１０をコンピュータ３７に接続する場合について説明したが、本発明の液晶表示パネルの駆動回路は、ＴＶチューナ等のようにビデオ信号を出力する装置に接続することも可能である。その場合、ビデオ信号からＲ・Ｇ・Ｂ信号、水平同期信号Ｈ-sync 、垂直同期信号Ｖ-sync を生成する回路が必要であるが、これらの回路は公知のものを使用することができる。
【００３４】
（２）液晶表示パネルの構造
図９は本発明の実施の形態の液晶表示パネルの構造を示す断面図、図１０は同じくそのＴＦＴ基板の平面図である。
液晶表示パネル１３は、対向して配置されたＴＦＴ基板２０及び対向基板３０と、これらのＴＦＴ基板２０と対向基板３０との間に封入された液晶３９とにより構成されている。
【００３５】
ＴＦＴ基板２０は、ガラス基板２１と、ガラス基板２１上に形成されたゲートバスライン２２、データバスライン２３、画素電極２４及びＴＦＴ２５等により構成される。ゲートバスライン２２及びデータバスライン２３は直角に交差しており、両者の間に形成された絶縁膜（図示せず）により電気的に絶縁されている。これらのゲートバスライン２２及びデータバスライン２３は、アルミニウム等の金属により形成されている。
【００３６】
ゲートバスライン２２とデータバスライン２３とにより区画された各矩形領域が画素である。各画素にはそれぞれインジウム酸化スズ（indium-tin oxide：以下、ＩＴＯという）からなる透明の画素電極２４が形成されている。また、ＴＦＴ２５は、ゲートバスライン２２に接続したゲート電極２２ａと、ゲート電極２２ａの上方にゲート絶縁膜（図示せず）を介して形成されたシリコン膜２６と、シリコン膜２６の上方に形成されたドレイン電極２３ａ及びソース電極２３ｂとにより構成されている。ドレイン電極２３ａはデータバスライン２３と接続しており、ソース電極２３ｂは画素電極２４に接続している。また、画素電極２４の一部にオーバーラップして、図示しない蓄積容量電極が形成されている。
【００３７】
これらの画素電極２４の上には、例えばポリイミドからなる配向膜２７が形成されている。この配向膜２７の表面には、電圧を印加していないときの液晶分子の配向方向を決定するために、配向処理が施されている。配向処理の代表的な方法としては、布製のローラーにより配向膜の表面を一方向に擦るラビング法が知られている。
【００３８】
一方、対向基板３０は、ガラス基板３１と、ガラス基板３１の下面側に形成されたカラーフィルタ３２、ブラックマトリクス３３、対向電極３４及び配向膜３５等により構成されている。カラーフィルタ３２には、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３種類あり、１つの画素電極２４に１つのカラーフィルタ３２が対向している。本実施の形態では、カラーフィルタ３２は水平方向にＲ・Ｇ・Ｂの順番で並んでいる。これらのカラーフィルタ３２の間にはブラックマトリクス３３が形成されている。このブラックマトリクス３３は、例えばクロム（Ｃｒ）のように光が透過しない金属薄膜からなる。
【００３９】
カラーフィルタ３２及びブラックマトリクス３３の下には、ＩＴＯからなる透明の対向電極３４が形成されている。この対向電極３４の下には配向膜３５が形成されている。この配向膜３５の表面にも配向処理が施されている。
ＴＦＴ基板２０と対向基板３０との間には、球形のスペーサ（図示せず）が配置され、これによりＴＦＴ基板２０と対向基板３０との間隔が一定に維持される。また、ＴＦＴ基板２０の下及び対向基板３０の上にはそれぞれ偏光板（図示せず）が配置される。これらの偏光板は、偏光軸が相互に直交するように配置される。
【００４０】
データバスライン２３に画像データを供給し、ゲートバスライン２２に走査信号を供給すると、ＴＦＴ２５がオンになって画素電極２４に画像データが供給される。これにより、画素電極２４と対向電極３４との間に電界が発生する。この電界によって液晶３９中の液晶分子の向きが変化し、画素の光透過率が変化する。各画素毎に画素電極２４に印加する電圧を制御することにより、液晶表示パネル１３に所望の画像を表示することができる。
【００４１】
（３）フリッカ判定部
図１１はフリッカ判定部１２の構成を示すブロック図である。
フリッカ判定部１２は、横方向フリッカパターン検出部４０、縦方向フリッカパターン検出部４６及び駆動切替え判定部４９により構成されている。また、横方向フリッカパターン検出部４０は、階調差判定部４１、大小関係検出部４２、大小関係同一パターン検出部４３、横方向パターン数カウント部４４、横方向パターン情報格納部４５により構成される。縦方向フリッカパターン判定部４６は、縦方向パターン比較部４７及び縦方向パターン数カウント部４８により構成される。
【００４２】
図１２はフリッカ判定部１２の動作を示すフローチャートである。この図１２を参照して、フリッカ判定部１２の各部の動作について説明する。
階調差判定部４１及び大小関係検出部４２には、水平方向に連続する２ピクセル分（奇数ピクセル及び偶数ピクセル）の画像データ（ＲＧＢＲＧＢ）が順次入力される（ステップＳ１１）。階調差判定部４１は、これらの２ピクセル分の画像データを同じ色の画像データ毎に比較し、階調差を検出する（ステップＳ１２ａ）。そして、これらの画像データがある階調差以上のときに“Ｈ”となる信号を出力する。
【００４３】
例えば、ＲＧＢの各画像データがいずれも６ビットのデータ（６４階調のデータ）であるとする。この場合、図１３に示すように、上位３ビットの値により階調を８つのグループ（（ａ）〜（ｈ））に分類し、一方のピクセルの画像データと、他方のピクセルの画像データとの階調差が２グループ以上あるときに“Ｈ”となる信号を出力する。階調差の判定はＲ・Ｇ・Ｂの各色毎に行われるが、いずれか１色の画像データの階調差が２グループ以上のときに、階調差判定部４１の出力は“Ｈ”になる。
【００４４】
大小関係検出部４２は、奇数ピクセル及び偶数ピクセルの各Ｒ画像データの大小関係、奇数ピクセル及び偶数ピクセルの各Ｇ画像データの大小関係、奇数ピクセル及び偶数ピクセルの各Ｂ画像データの大小関係をそれぞれ検出し、その結果を大小関係同一パターン検出部４３に出力する（ステップＳ１２ｂ）。
例えば、図１４に示すように、奇数ピクセルのＲ画像データ（ＯＲ）、Ｇ画像データ（ＯＧ）及びＢ画像データ（ＯＢ）がそれぞれ４８、１６及び５６であり、偶数ピクセルのＲ画像データ（ＥＲ）、Ｇ画像データ（ＥＧ）及びＢ画像データ（ＥＢ）がそれぞれ８、３２及び０であるとする。この場合、本実施の形態においては、図１４に示すように、各画素毎に大小関係を示す信号、すなわちＯＲ＝“Ｈ”、ＥＲ＝“Ｌ”、ＯＧ＝“Ｌ”、ＥＧ＝“Ｈ”、ＯＢ＝“Ｈ”、ＥＢ＝“Ｌ”が大小関係検出部４２から出力される。
【００４５】
大小関係同一パターン検出部４３は、階調差判定部４１及び大小関係検出部４２から出力された信号に基づいて、大小関係が同一のパターンを検出する（ステップＳ１３）。すなわち、階調差判定部４１の出力が“Ｈ”ときに、図１５に示すように、大小関係が連続するか否かを検出する。
横方向パターン数カウント部４４は、大小関係同一パターン検出部４３で検出した同一パターンの繰り返し数をカウントする（ステップＳ１４）。そして、同一のパターンが一定数以上続いたときに、横方向パターン情報格納部４５はそのときの大小関係のパターンをシフトレジスタに記憶する（ステップＳ１５）。図１５の例では、大小関係のパターンとして、ＯＲ＝“Ｌ”、ＯＧ＝“Ｈ”、ＯＢ＝“Ｈ”、ＥＲ＝“Ｈ”、ＥＧ＝“Ｌ”、ＥＢ＝“Ｌ”を記憶する。例えば、ＯＲに“Ｌ”、ＥＲに“Ｈ”が格納されたとすると、奇数ピクセルのＲ画像データと偶数ピクセルのＲ画像データがある階調差以上あり、かつ、そのパターンが１ライン（１水平同期期間内）に一定数以上連続していることを意味する。
【００４６】
縦方向パターン比較部４７は、縦方向に並ぶ画素のパターンを比較する（ステップＳ１６，Ｓ１７）。すなわち、図１６に示すように、Ｎライン目の画像データとＮ＋１ライン目の画像データとをＲＧＢ毎に比較し、ＯＲ，ＯＧ，ＯＢ，ＥＲ，ＥＧ，ＥＢのいずれか１つでも大小関係が入れ替わっていれば、“Ｈ”を出力する。縦方向パターン比較部４７の出力が“Ｈ”のときは、図５に示すようなチェッカー状の表示パターンであることを示している。
【００４７】
縦方向パターン数カウント部４８は、縦方向パターン比較部４７の出力に基づいて、図１７に示すように、縦方向で大小関係が入れ替わっているラインの数をカウントする（ステップＳ１８）。そして、縦方向で大小関係が入れ替わっているラインの数が所定の値に到達すると、出力信号を“Ｈ”とする（ステップＳ１９）。
【００４８】
駆動切替え判定部４９は、連続する数フレーム分（例えば、８フレーム分）の期間にわたって縦方向パターン数カウント部４８の出力信号が“Ｈ”であるときに極性パターン切替え信号FLK を“Ｈ”とし、連続する数フレーム分（例えば、８フレーム分）の期間にわたって縦方向パターン数カウント部４８の出力信号が“Ｌ”であるときに極性パターン切替え信号FLK を“Ｌ”とする（ステップＳ２０）。
【００４９】
以下、フリッカ判定部１２のより具体的な回路を示し、本実施の形態を説明する。なお、以下の例では、Ｒ画像データ、Ｇ画像データ及びＢ画像データはいずれもは６ビットのデータであるとする。
（ｉ）階調差判定部
図１８は、階調差判定部４１の構成を示す回路図である。但し、この図１８では、青（Ｂ）の画像データの階調を判定する回路についてのみ図示している。
【００５０】
この回路は、ＸＯＲ（exclusive ＯＲ）ゲートＵ１１，Ｕ１６と、ＡＮＤゲートＵ１２，Ｕ１３，Ｕ１５，Ｕ１７，Ｕ１８，Ｕ２０とＮＯＲゲートＵ１４，Ｕ１９と、ＯＲゲートＵ２１とにより構成されている。そして、ＸＯＲゲートＵ１１には奇数ピクセルのＢ画像データの第５ビット（ＤＯＢ５）と偶数ピクセルのＢ画像データの第５ビット（ＤＥＢ５）が入力され、それらのＢ画像データの一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００５１】
ＡＮＤゲートＵ１２には、奇数ピクセルのＢ画像データの第５ビットの反転信号（ＸＤＯＢ５）、奇数ピクセルのＢ画像データの第４ビット（ＤＯＢ４）、奇数ピクセルの青画像の第３ビット（ＤＯＢ３）、偶数ピクセルのＢ画像データの第５ビット（ＤＥＢ５）、偶数ピクセルのＢ画像データの第４ビットの反転信号（ＸＤＥＢ４）及び偶数ピクセルのＢ画像データの第３ビットの反転信号（ＸＤＢ３）が入力され、これらがいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときは“Ｌ”を出力する。
【００５２】
ＡＮＤゲートＵ１３には、奇数ピクセルのＢ画像データの第５ビット（ＤＯＢ５）、奇数ピクセルのＢ画像データの第４ビットの反転信号（ＸＤＯＢ４）、奇数ピクセルの青画像の第３ビットの反転信号（ＸＤＯＢ３）、偶数ピクセルのＢ画像データの第５ビットの反転信号（ＸＤＥＢ５）、偶数ピクセルのＢ画像データの第４ビット（ＤＥＢ４）及び偶数ピクセルのＢ画像データの第３ビット（ＤＢ３）が入力され、これらがいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときは“Ｌ”を出力する。
【００５３】
ＮＯＲゲートＵ１４は、ＡＮＤゲートＵ１２，Ｕ１３の出力の少なくとも一方が“Ｈ”のとき“Ｌ”を出力し、両方の出力がいずれも“Ｌ”のときには“Ｈ”を出力する。ＡＮＤゲートＵ１５は、ＸＯＲゲートＵ１１及びＮＯＲゲートＵ１４の出力がいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときは“Ｌ”を出力する。
【００５４】
ＸＯＲゲートＵ１６には奇数ピクセルのＢ画像データの第４ビット（ＤＯＢ４）と偶数ピクセルのＢ画像データの第４ビット（ＤＥＢ４）とが入力され、それらの一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
ＡＮＤゲートＵ１７には、奇数ピクセルのＢ画像データの第４ビットの反転信号（ＸＤＯＢ４）、奇数ピクセルの青画像の第３ビット（ＤＯＢ３）、偶数ピクセルの青画像の第４ビット（ＤＥＢ４）及び奇数ピクセルの青画像の第３ビットの反転信号（ＸＤＥＢ３）が入力され、これらがいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００５５】
ＡＮＤゲートＵ１８には、奇数ピクセルのＢ画像データの第４ビット（ＤＯＢ４）、奇数ピクセルのＢ画像データの第３ビットの反転信号（ＸＤＥＢ３）、偶数ピクセルのＢ画像データの第４ビットの反転信号（ＸＤＥＢ４）及び偶数ピクセルのＢ画像データの第３ビット（ＤＥＢ３）が入力され、これらがいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００５６】
ＮＯＲゲートＵ１９は、ＡＮＤゲートＵ１７，Ｕ１８の出力の少なくとも一方が“Ｈ”のときに“Ｌ”を出力し、両方の出力がいずれも“Ｌ”のときには“Ｈ”を出力する。
ＡＮＤゲートＵ２０は、ＮＯＲゲートＵ１４、ＸＯＲゲートＵ１６及びＮＯＲゲートＵ１９の出力がいずれも“Ｈ”のときに“Ｈ”を出力し、その他のときには“Ｌ”を出力する。ＯＲゲートＵ２１は、ＡＮＤゲートＵ１５，Ｕ２０の出力の少なくとも一方が“Ｈ”のときに“Ｈ”を出力し、両方の出力がいずれも“Ｌ”のときに“Ｌ”となる信号ＨＢを出力する。
【００５７】
この階調差判定部４１は、図１３に示すように階調に応じて８つのグループ（ａ）〜（ｈ）に分けて、グループが２以上異なる場合に“Ｈ”を出力する。例えば、奇数ピクセルのＢ画像データが（ａ）グループに属し、偶数ピクセルのＢ画像データが（ｃ）〜（ｈ）のいずれか１つのグループに属しているときに信号ＨＢを“Ｈ”とする。また、奇数ピクセルのＢ画像データが（ｅ）グループに属し、偶数ピクセルのＢ画像データが（ａ）〜（ｃ）又は（ｇ），（ｈ）のいずれか１つのグループに属しているときにも、信号ＨＢを“Ｈ”とする。
【００５８】
同様の回路により、奇数ピクセル及び偶数ピクセルの各Ｒ画像データの階調差に応じた信号ＨＲ、各Ｇ画像データのの階調差に応じた信号ＨＧとが生成される。ＯＲゲートＵ２２は、これらの信号ＨＲ，ＨＧ，ＨＢの少なくとも１つが“Ｈ”のときに“Ｈ”、いずれも“Ｌ”のときに“Ｌ”となる信号Ｂを出力する。
（ii）大小関係検出部
図１９，図２０は大小関係検出部の構成を示す回路図である。図１９に示す回路は、偶数ピクセルのＢ画像データが奇数ピクセルのＢ画像データよりも大きいときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＯＢを出力する。図２０の回路は、奇数ピクセルのＢ画像データが偶数ピクセルのＢ画像データよりも大きいときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＥＢを出力する。また、大小関係検出部４２には、偶数ピクセルのＲ画像データが奇数ピクセルのＲ画像データよりも大きいときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＯＲを出力する回路、奇数ピクセルのＲ画像データが偶数ピクセルのＲ画像データよりも大きいときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＥＲを出力する回路、偶数ピクセルのＧ画像データが奇数ピクセルのＧ画像データよりも大きいときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＯＧを出力する回路、奇数ピクセルのＧ画像データが偶数ピクセルのＧ画像データよりも大きいときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＥＧを出力する回路が設けられている。これらの回路はいずれも入出力される信号が異なること以外は図１９，図２０に示す回路と同一の構成であるので、ここではこれらの回路の図示及び説明を省略する。
【００５９】
図１９の回路は、６個のＸＯＲゲートＵ２５〜Ｕ３０と、６個のＡＮＤゲートＵ３１〜Ｕ３６と、５個のインバータＵ３８〜Ｕ４１と、ＯＲゲートＵ４２とにより構成されている。
ＸＯＲゲートＵ２５には奇数ピクセルＢ画像データの第５ビット（ＤＯＢ５）と偶数ピクセルのＢ画像データの第５ビット（ＤＥＢ５）が入力され、これらのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。ＡＮＤゲートＵ３１は、ＸＯＲゲートＵ２５の出力と奇数ピクセルのＢ画像データの第５ビット（ＤＯＢ５）の両方が“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００６０】
ＸＯＲゲートＵ２６には奇数ピクセルのＢ画像データの第４ビット（ＤＯＢ４）と偶数ピクセルのＢ画像データの第４ビット（ＤＥＢ４）が入力され、これらのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。ＡＮＤゲートＵ３２は、ＸＯＲゲートＵ２６の出力と、奇数ピクセルのＢ画像データの第４ビット（ＤＯＢ４）及びインバータＵ３７で反転されたＸＯＲゲートＵ２５の出力がいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００６１】
ＸＯＲゲートＵ２７には奇数ピクセルのＢ画像データの第３ビット（ＤＯＢ３）と偶数ピクセルのＢ画像データの第３ビット（ＤＥＢ３）が入力され、これらのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。ＡＮＤゲートＵ３３は、ＸＯＲゲートＵ２７の出力と、奇数ピクセルのＢ画像データの第３ビット（ＤＯＢ３）、インバータＵ３８で反転されたＸＯＲゲートＵ２６の出力及びインバータＵ３７の出力がいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００６２】
ＸＯＲゲートＵ２８には奇数ピクセルのＢ画像データの第２ビット（ＤＯＢ２）と偶数ピクセルのＢ画像データの第２ビット（ＤＥＢ２）が入力され、これらのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。ＡＮＤゲートＵ３４は、ＸＯＲゲートＵ２８の出力と、奇数ピクセルのＢ画像データの第２ビット（ＤＯＢ２）、インバータＵ３９で反転されたＸＯＲゲートＵ２７の出力、インバータＵ３８の出力及びインバータＵ３７の出力がいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００６３】
ＸＯＲゲートＵ２９には奇数ピクセルのＢ画像データの第１ビット（ＤＯＢ１）と偶数ピクセルのＢ画像データの第１ビット（ＤＥＢ１）が入力され、これらのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。ＡＮＤゲートＵ３５は、ＸＯＲゲートＵ２９の出力と、奇数ピクセルのＢ画像データの第１ビット（ＤＯＢ１）、インバータＵ４０で反転されたＸＯＲゲートＵ２８の出力、インバータ３９の出力、インバータＵ３８の出力及びインバータＵ３７の出力がいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００６４】
ＸＯＲゲートＵ３０には奇数ピクセルのＢ画像データの第０ビット（ＤＯＢ０）と偶数ピクセルのＢ画像データの第０ビット（ＤＥＢ０）が入力され、これらのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。ＡＮＤゲートＵ３６は、ＸＯＲゲートＵ３０の出力と、奇数ピクセルのＢ画像データの第０ビット（ＤＯＢ０）、インバータＵ４１で反転されたＸＯＲゲートＵ２９の出力、インバータＵ４０の出力、インバータＵ３９の出力、インバータＵ３８の出力及びインバータＵ３７の出力がいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００６５】
ＯＲゲートＵ４２は、ＡＮＤゲートＵ３１〜Ｕ３６の少なくとも１つの出力が“Ｈ”のときに“Ｈ”となり、その他のときは“Ｌ”となる信号ＯＢを出力する。この信号ＯＢが“Ｈ”のときは、奇数ピクセルのＢ画像データが偶数ピクセルのＢ画像データよりも大きいことを示す。
図２０に示す回路は、ＸＯＲ回路Ｕ２５〜Ｕ３０に入力される奇数ピクセルのＢ画像データと偶数ピクセルのＢ画像データの順番が逆になっていること以外は図１９と同じであるので、ここでは説明を省略する。この図２０に示す回路では、偶数ピクセルのＢ画像データが奇数ピクセルのＢ画像データよりも大きいときに“Ｈ”となる信号ＥＢが出力される。
【００６６】
例えば、図１４に示すように、奇数ピクセルのＲＧＢの階調がそれぞれ４８、１６、５６であり、偶数ピクセルのＲＧＢの階調がそれぞれ８、３２、０であるとすると、大小関係検出部からは、ＯＲ＝“Ｈ”、ＥＲ＝“Ｌ”、ＯＧ＝“Ｌ”、ＥＧ＝“Ｈ”、ＯＢ＝“Ｈ”、ＥＢ＝“Ｌ”が出力される。
（iii ）大小関係同一パターン検出部及び横方向パターン数カウント部
図２１〜図２４は大小関係同一パターン検出部４３及び横方向パターン数検出部４４の構成を示す回路図である。但し、 図２１には奇数ピクセルのＢ画像データのパターン数を検出する回路のみを記載しているが、実際には奇数ピクセルのＲ画像データのパターンを検出する回路、奇数ピクセルのＧ画像データのパターンを検出する回路、偶数ピクセルのＢ画像データのパターンを検出する回路、偶数ピクセルのＲ画像データのパターンを検出する回路、偶数ピクセルのＧ画像データのパターンを検出する回路が含まれている。
【００６７】
図２１に示す回路は、シフトレジスタＵ４５と、ＸＮＯＲゲートＵ４６，Ｕ４７と、ＡＮＤゲートＵ４８とにより構成されている。シフトレジスタＵ４５には図１９に示す回路から出力される信号ＯＢが入力される。
シフトレジスタＵ４５は、信号ＯＢを信号X ＿SYSCK に同期したタイミングでシフトする。この信号X ＿SYSCK は、画像データの出力タイミングに同期した信号である。また、シフトレジスタＵ４５は、水平同期信号Ｈ-sync に同期した信号H ＿CLR によりクリアされる。
【００６８】
ＸＮＯＲゲートＵ４６は、シフトレジスタＵ４５の第１ビット（ＯＡ）及び第２ビット（ＯＢ）から出力される信号のいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｌ”を出力し、第１ビット（ＯＡ）及び第２ビット（ＯＢ）から出力される信号の論理値が同じときは“Ｈ”を出力する。また、ＸＮＯＲゲートＵ４７は、シフトレジスタＵ４５の第２ビット（ＯＢ）及び第３ビット（ＯＣ）から出力される信号のいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｌ”を出力し、第２ビット（ＯＢ）及び第３ビット（ＯＣ）から出力される信号の論理値が同じときは“Ｈ”を出力する。ＡＮＤゲートＵ４８は、ＸＮＯＲゲートＵ４６，Ｕ４７の出力の両方が“Ｈ”のときに“Ｈ”、それ以外のときに“Ｌ”となる信号Ａ３を出力する。
【００６９】
すなわち、図１９に示した回路から出力される信号ＯＢの値が３回連続して同じ場合に、ＡＮＤゲートＵ４８の出力信号Ａ３が“Ｈ”となる。
同様の回路により、奇数ピクセルのＲ画像データが偶数ピクセルのＲ画像データよりも大きいときに“Ｈ”となる信号ＯＲの値が３回連続して同じ場合に“Ｈ”となる信号Ａ１、奇数ピクセルのＧ画像データが偶数ピクセルのＧ画像データよりも大きいときに“Ｈ”となる信号ＯＧの値が３回連続して同じ場合に“Ｈ”となる信号Ａ２、偶数ピクセルのＲ画像データが奇数ピクセルのＲ画像データよりも大きいときに“Ｈ”となる信号ＥＲの値が３回連続して同じ場合に“Ｈ”となる信号Ａ４、偶数ピクセルのＧ画像データが奇数ピクセルのＧ画像データよりも大きいときに“Ｈ”となる信号ＥＧの値が３回連続して同じ場合に“Ｈ”となる信号Ａ５、偶数ピクセルのＢ画像データが奇数ピクセルのＢ画像データよりも大きいときに“Ｈ”となる信号ＥＢの値が３回連続して同じ場合に“Ｈ”となる信号Ａ６が生成される。
【００７０】
ＡＮＤゲートＵ５０は、これらの信号Ａ１〜Ａ６がいずれも“Ｈ”のときに“Ｈ”となる信号YOKOを出力する。この信号YOKOは、図１４に示すように、横方向に相互に隣接する２つのピクセルの各ＲＧＢの画像データの大小関係が３回連続して同じ場合に“Ｈ”となる。
ＯＲゲートＵ４９は、シフトレジスタＵ４５の第１〜第３ビットの出力の少なくとも１つが“Ｈ”のときに“Ｈ”、いずれも“Ｌ”のときに“Ｌ”となる信号TATE＿OBを出力する。また、同様の回路により、TATE＿OR、TATE＿OG、TATE＿ER、TATE＿EG、TATE＿TBが生成される。これらの信号は、縦方向フリッカパターン検出部４６で使用される。
【００７１】
図２２に示す回路は、シフトレジスタＵ５１、ＡＮＤゲートＵ５２、ＤフリップフロップＵ５３、カウンタＵ５４，Ｕ５５、ＪＫフリップフロップＵ５６、バッファＵ５７により構成されている。バッファＵ５７は、これらのシフトレジスタＵ５１、ＤフリップフロップＵ５３、カウンタＵ５４，Ｕ５５及びＪＫフリップフロップＵ５６に、クロック信号として信号X ＿SYSCK を供給する。また、シフトレジスタＵ５１、ＤフリップフロップＵ５３、カウンタＵ５４，Ｕ５５及びＪＫフリップフロップＵ５６は、いずれも信号H ＿CLR によりクリアされる。
【００７２】
シフトレジスタＵ５１は、図１９に示すＡＮＤゲートＵ２２から出力される信号Ｂを入力し、信号X ＿SYSCLKに同期したタイミングでデータをシフトする。ＡＮＤゲートＵ５２には、図２１のＡＮＤゲートＵ５０から出力される信号YOKOと、シフトレジスタＵ５１の第１〜第３ビットの出力（ＯＡ，ＯＢ，ＯＣ）が入力され、これらの信号がいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときは“Ｌ”を出力する。ＤフリップフロップＵ５３はＡＮＤゲートＵ５２の出力を，信号X ＿SYSCK に同期したタイミングで保持する。カウンタＵ５４，Ｕ５５は、ＤフリップフロップＵ５３の出力を信号X ＿SYSCK に同期したタイミングでカウントする。
【００７３】
ＪＫフリップフロップＵ５６は、信号X ＿SYSCK に同期したタイミングでカウンタＵ５５の第２ビット（ＯＢ）の出力を取り込んで保持し、出力信号Ｆとして出力する。この出力信号Ｆは、１ラインにフリッカパターンが３２個あるときに“Ｈ”となる信号である。
図２３に示す回路は、ＤフリップフロップＵ６０，Ｕ６１、インバータＵ６２、ＡＮＤゲートＵ６３及びバッファＵ６４により構成されている。ＤフリップフロップＵ６０は、信号X ＿SYSCK に同期したタイミングでＪＫフリップフロップＵ５６から出力された信号Ｆを取り込んで保持する。ＤフリップフロップＵ６１は、信号X ＿SYSCK に同期したタイミングでＤフリップフロップＵ６１の出力を保持する。信号X ＿SYSCK は、バッファＵ６４を介してＤフリップフロップＵ６０，Ｕ６１に供給される。
【００７４】
ＡＮＤゲートＵ６３は、ＤフリップフロップＵ６０の出力と、インバータＵ６２で反転されたＤフリップフロップＵ６１の出力とがいずれも“Ｈ”のときに“Ｈ”となり、それ以外のときは“Ｌ”となる信号F ＿CLK を出力する。なお、ＤフリップフロップＵ６１，Ｕ６２は、信号STCLR よりクリアされる。この信号STCLR は電源オン時又はシステムリセット時に一定時間だけ“Ｌ”となる信号である。
【００７５】
（iv）横方向パターン情報格納部及び縦方向パターン比較部
図２４は縦方向パターン比較部４７の構成を示す回路図である。
この回路は、シフトレジスタＵ６５、ＸＯＲゲートＵ６６，Ｕ６７，Ｕ６８及びＡＮＤゲートＵ６９により構成されている。
シフトレジスタＵ６５は、図２１に示すＯＲゲート４９から出力される信号TATE＿OBを、図２３に示す回路から出力される信号F ＿CLK に同期したタイミングでシフトする。また、シフトレジスタＵ６５は、垂直同期信号に同期した信号信号V ＿CLR によりクリアされる。このシフトレジスタＵ６５には、信号F ＿CLK に同期したタイミングで横方向のパターン情報が格納される。
【００７６】
ＸＯＲゲートＵ６６は、シフトレジスタＵ６５の第１ビット（ＯＡ）及び第２ビット（ＯＢ）の出力のいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、第１ビット（ＯＡ）及び第２ビット（ＯＢ）の出力が同じときは“Ｌ”を出力する。ＸＯＲゲートＵ６７は、シフトレジスタＵ６５の第２ビット（ＯＢ）及び第３ビット（ＯＣ）の出力のいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、第２ビット（ＯＢ）及び第３ビット（ＯＣ）の出力が同じときは“Ｌ”を出力する。ＸＯＲゲートＵ６８は、シフトレジスタＵ６５の第３ビット（ＯＣ）及び第４ビット（ＯＤ）のいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、第３ビット（ＯＣ）及び第４ビット（ＯＤ）が同じときには“Ｌ”を出力する。
【００７７】
ＡＮＤゲートＵ６９は、ＸＯＲゲートＵ６６，Ｕ６７，Ｕ６８の出力がいずれも“Ｈ”のときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＴＯＢを出力する。
この信号ＴＯＢは、４回分（４ライン分）の信号TATE＿OBが交互に反転する場合に“Ｈ”となる。これにより、奇数ピクセルのＢ画像データによる縦方向の１ドット反転パターンを検出する。
【００７８】
同様の回路により、奇数ピクセルのＲ画像データによる縦方向の１ドット反転パターン検出信号ＴＯＲ、奇数ピクセルのＧ画像データによる縦方向の１ドット反転パターン検出信号ＴＯＧ信号、奇数ピクセルのＢ画像データによる縦方向の１ドット反転パターン検出信号ＴＯＢ信号、偶数ピクセルのＲ画像データによる縦方向の１ドット反転パターン検出信号ＴＥＲ、偶数ピクセルのＧ画像データによる縦方向の１ドット反転パターン検出信号ＴＥＧが生成される。
【００７９】
（ｖ）縦方向パターン数カウント部
図２５は縦方向パターン数カウント部４８の構成を示す回路図である。この回路は、ＯＲゲートＵ７０、カウンタＵ７１，Ｕ７２及びＪＫフリップフロップ回路Ｕ７３により構成されている。ＯＲゲートＵ７０には図２３及びそれと同様の回路から出力される信号ＴＯＲ，ＴＯＧ，ＴＯＢ，ＴＥＲ，ＴＥＧ，ＴＥＢが入力される。ＯＲゲートＵ７０は、これらの信号の少なくとも１つが“Ｈ”のときに“Ｈ”、いずれも“Ｌ”のときに“Ｌ”となる信号を出力する。
【００８０】
カウンタＵ７１，Ｕ７２は、ＯＲゲートＵ７０から出力される信号を信号V ＿CLK に同期したタイミングでカウントし、カウンタＵ７２の第２ビットから出力される信号が、ＪＫフリップフロップＵ７３に入力される。ＪＫフリップフロップＵ７３は、カウンタＵ７２の出力を信号V ＿CLK に同期したタイミングで取り込んで保持し、極性パターン切替え信号FLK1として出力する。
【００８１】
このＪＫフリップフロップＵ３３から出力される信号FLK1は、縦方向にフリッカパターンが３２個以上あるときに“Ｈ”となる。
駆動切替え判定部４９は、数フレームにわたって信号FLK1の変化を監視し、その結果に応じて極性パターン切替え信号FLK の論理値を決定する。すなわち、駆動切替え判定部４９は、縦方向フリッカパターン検出部４６から出力される信号FLK1が数フレーム（例えば８フレーム）にわたって“Ｈ”のときに極性パターン切替え信号FLK を“Ｈ”とし、数フレームにわたって“Ｌ”のときに極性パターン切替え信号FLK を“Ｌ”とする。
【００８２】
（４）データドライバの構成
図２６はデータドライバ１４の一例を示すブロック図である。
データドライバ１４は、極性パターン設定部５１と、シフトレジスタ回路部５２と、データレジスタ回路部５３と、ラッチ回路部５４と、レベルシフト回路部５５と、Ｄ／Ａ変換回路部５６と、ボルテージホロワ部５７とにより構成されている。
【００８３】
極性パターン設定部５１は、駆動切替え判定部４９から出力された極性パターン切替え信号FLK に応じて、水平同期信号Ｈ-sync に同期したタイミングで極性信号Ｐ1 〜Ｐn を出力する。すなわち、極性パターン切替え信号FLK が“Ｌ”のときは極性信号Ｐ1 〜Ｐn の論理値１水平期間毎に反転させて、図３（ａ）に示す縦１ライン反転極性パターンを生成し、極性パターン切替え信号FLK が“Ｈ”のときは極性信号Ｐ1 〜Ｐn の論理値を２水平同期期間毎に反転させて、図３（ｂ）に示す縦２ライン反転極性パターンを生成する。
【００８４】
データレジスタ回路部５３はｎ個のレジスタ５３ａにより構成されている。シフトレジスタ回路部５２は、データスタート信号DSTIN 、データクロックDCLK及びストローブ信号STB を入力して、データレジスタ回路部５３のレジスタ５３ａのアドレスを設定する。すなわち、データレジスタ回路部５３はデータスタート信号DATIN を入力するとレジスタ５３ａの先頭アドレスを設定し、データクロックDCLKに同期してアドレスをインクリメントする。データレジスタ回路部５３は画像信号RGB を入力し、シフトレジスタ回路部５２により指定されたアドレスのレジスタ５３ａにＲ画像データ、Ｇ画像データ又はＢ画像データを記憶する。
【００８５】
ラッチ回路部５４はｎ個のラッチ回路５４ａにより構成されている。各ラッチ回路５４ａはストローブ信号STB に同期してデータレジスタ回路部５３の出力及びシフトレジスタ回路部５１の出力をラッチする。このとき、各ラッチ回路５４ａは、Ｒ画像データ、Ｇ画像データ又はＢ画像データの最上位ビットに極性信号Ｐ1 〜Ｐn を付加する。
【００８６】
レベルシフト回路部５５は、ラッチ回路部５４から出力される信号のレベルを変換する。例えば、レベルシフト回路部５５はラッチ回路部５４から出力される波高値が例えば３．３Ｖの信号を、波高値が例えば１２Ｖの信号に変換してＤ／Ａ変換回路部５６に出力する。
Ｄ／Ａ変換回路部５６はｎ個のＤ／Ａ変換器５６ａにより構成されている。これらのＤ／Ａ変換器５６ａは、極性信号Ｐ1 〜Ｐn が付加されたＲ画像データ、Ｇ画像データ及びＢ画像データを入力して、最上位のビットの論理値が“Ｈ”か“Ｌ”かに応じて、正極性（＋）又は負極性（−）のアナログの画像データＯ1 〜Ｏn を出力する。ボルテージホロワ部５７はｎ個のボルテージホロワ５７ａにより構成されている。これらのボルテージホロワ５７ａは、Ｄ／Ａ変換回路部５６から出力された画像データＯ1 〜Ｏn を、ストローブ信号STB に同期して液晶表示パネル１３の各データバスライン２３に供給する（図１０参照）。
【００８７】
本実施の形態においては、上述したように、隣接する２つのピクセルの画像データを比較し、水平方向及び垂直方向のフリッカパターンを検出してフリッカパターンが一定数以上存在し、更にその状態が数フレーム続いたときに極性パターンを切替える。これにより、フリッカの発生を防止できる。また、不必要に極性パターンを切替えることがないので、極性パターンを頻繁に切替えることによる表示品質の低下が回避される。
【００８８】
なお、上記の実施の形態では第１の極性パターンとして１ライン反転極性パターンを使用し、第２の極性パターンとして２ライン反転極性パターンを使用した場合について説明したが、これにより第１の極性パターン及び第２の極性パターンが１ライン反転極性パターン及び２ライン反転極性パターンに限定されるものではない。
【００８９】
（第２の実施の形態）
以下、本発明の第２の実施の形態について説明する。なお、本実施の形態が第１の実施の形態と異なる点は、図１１に示す階調差判定部４１及び大小関係検出部４２の構成が異なることにあり、その他の構成は基本的に第１の実施の形態と同様であるので、重複する部分の説明は省略する。また、本実施の形態においても、図１１を参照して説明する。
【００９０】
第１の実施の形態では、図１３に示すように画像データの値に応じて画像データを８つのグループに分けており、このグループに基づいて階調差を判定していた。一方、本実施の形態では、奇数ピクセルの画像データと偶数ピクセルの画像データとが９階調以上離れているか否かにより階調差を判定する。
例えば、図２７に示すように、奇数ピクセルのＧ画像データＯＧの階調が２０、偶数ピクセルのＧ画像データＥＧの階調が２９であるとする。この場合、ＯＧの値から８（階調）を減算した値ＯＧ’（１２）とＥＧの値（２９）とを比較するとともに、ＥＧの値から８（階調）を減算した値ＥＧ’（２１）と元のＯＧの値（２０）とを比較する。その結果、ＯＧ’の値がよりも元のＥＧの値よりも小さく、かつ、ＥＧ’が元のＯＧの値よりも大きいときは、ＥＧの値がＯＧの値よりも９階調以上大きいことを示している。また、ＯＧ’の値が元のＥＧの値よりも大きく、かつ、ＥＧ’の値が元のＯＧの値よりも小さいときは、ＯＧの値がＥＧの値よりも９階調以上大きいことを示している。更に、ＯＧ’の値が元のＥＧの値よりも小さく、かつ、ＥＧ’の値が元のＯＧの値よりも小さいときは、ＯＧとＥＧとの差が９階調未満であることを示している。なお、ＯＧ’の値が元のＥＧの値よりも大きく、かつ、ＥＧ’の値が元のＯＧの値よりも大きいことはありえない。
【００９１】
図２８は、本実施の形態の液晶表示装置の階調判定部４１の８階調減算回路を示す回路図である。なお、ここでは奇数ビットのＢ画像データの値を８階調分減算する回路を示しているが、本実施の形態の階調判定部４１には、奇数ビットのＲ画像データの値を８階調分減算する回路、奇数ビットのＧ画像データの値を８階調分減算する回路、偶数ビットのＢ画像データの値を８階調分減算する回路、偶数ビットのＲ画像データの値を８階調分減算する回路、偶数ビットのＧ画像データの値を８階調分減算する回路が含まれている。
【００９２】
この回路は、ＯＲゲートＵ７５，Ｕ７６、ＡＮＤゲートＵ７７、インバータＵ７８及びＸＯＲゲートＵ７９により構成されている。ＯＲゲートＵ７５には奇数ピクセルのＢ画像データの第５ビット（ＤＯＢ５）、第４ビット（ＤＯＢ４）及び第３ビット（ＤＯＢ３）が入力され、これらのビットのうちの少なくとも１つが“Ｈ”のときに“Ｈ”、いずれも“Ｌ”のときの“Ｌ”となる信号FOB ＿DMY を出力する。
【００９３】
ＯＲゲートＵ７６は、奇数ピクセルの第４ビットのＢ画像データ（ＤＯＢ４）と第３ビットのＢ画像データ（ＤＯＢ３）とが入力され、これらのうちの少なくとも一方のビットが“Ｈ”のときに“Ｈ”、両方のビットがいずれも“Ｌ”のときに“Ｌ”を出力する。ＡＮＤゲートＵ７７は、奇数ピクセルのＢ画像データの第５ビットとＯＲゲートＵ７６の出力とを入力し、これらがいずれも“Ｈ”のときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＦＯＢ５を出力する。
【００９４】
インバータＵ７８は、奇数ピクセルのＢ画像データの第３ビットの値を反転し、信号ＦＯＢ３として出力する。ＸＯＲゲートＵ７９は、インバータＵ７８の出力と、奇数ピクセルのＢ画像データの第４ビットとのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”となり、両方が同じ論理値のときに“Ｌ”となる信号ＦＯＢ４を出力する。
【００９５】
この８階調減算回路から出力される信号ＦＯＢ５，ＦＯＢ４，ＦＯＢ３を上位３ビットとし、元のＢ画像データの下位３ビットとを組み合わせることにより、元のＢ画像データから８階調減算した値が得られる。
同様の回路により、奇数ピクセルのＲ画像データから８階調減算した値、奇数ピクセルのＧ画像データから８階調減算した値、偶数ピクセルのＢ画像データから８階調減算した値、偶数ピクセルのＲ画像データから８階調減算した値、偶数ピクセルのＧ画像データから８階調減算した値が得られる。これらの値と元の画像データとを比較して、９階調以上の階調差の有無を判定し、その結果を大小関係同一パターン検出部４３に出力する。
【００９６】
図２９は、本実施の形態の大小関係検出部４２の構成を示す回路図である。図２９において、図１９と同一物には同一符号を付している。また、図２９において、ＨＯＢ５，ＨＯＢ４，ＨＯＢ３，ＨＯＢ２，ＨＯＢ１はそれぞれ、８ビット減算後の奇数ピクセルの第５ビット〜第１ビットを示している。
この回路は、８ビット減算後の奇数ピクセルのＢ画像データと、偶数ピクセルの元のＢ画像データとの大小関係を検出する。そして、ＡＮＤゲートＵ８０からは、８ビット減算後の奇数ピクセルのＢ画像データが元の偶数ピクセルのＢ画像データよりも大きいときに“Ｈ”、それ以外のときの“Ｌ”となる信号ＯＢが出力される。
【００９７】
同様の回路により、８ビット減算後の奇数ピクセルのＲ画像データが偶数ピクセルの元のＲ画像データよりも“Ｈ”となる信号ＯＲ、８ビット減算後の奇数ピクセルのＧ画像データが偶数ピクセルの元のＧ画像データよりも“Ｈ”となる信号ＯＧ、８ビット減算後の偶数ピクセルのＢ画像データが奇数ピクセルの元のＢ画像データよりも“Ｈ”となる信号ＥＢ、８ビット減算後の偶数ピクセルのＲ画像データが奇数ピクセルの元のＲ画像データよりも“Ｈ”となる信号ＥＲ、８ビット減算後の偶数ピクセルのＧ画像データが奇数ピクセルの元のＧ画像データよりも“Ｈ”となる信号ＥＧが生成される。
【００９８】
第１の実施の形態では階調をグループに分けて階調差を検出しているので、階調差があると判定したときであっても、８から１５のばらつきがある。これに対し、本実施の形態では８階調以上の階調差を検出しているので、より詳細な判定が可能である。
（第３の実施の形態）
以下、本発明の第３の実施の形態について説明する。
【００９９】
第１の実施の形態では、第１の極性パターンから第２の極性パターンに変更するときの階調差と、第２の極性パターンから第１の極性パターンに変更するときの階調差の条件を同じ（２グループ以上異なるとき）としている。一方、本実施の形態においては、第１の極性パターンから第２の極性パターンに変更するときの階調差を９階調以上とし、第２の極性パターンから第１の極性パターンに戻すときの階調差を６階調以上として、いわゆるヒステリシス特性を実現する。
【０１００】
従って、本実施の形態においては、８階調減算と６階調減算とを行うことが必要であるが、８階調減算回路は図２８に示すものを使用することができる。
図３０は６階調減算回路を示す回路図である。この回路は、ＡＮＤゲートＵ８１，Ｕ８４，Ｕ８５，Ｕ８９、ＯＲゲートＵ８２，Ｕ８３、ＸＯＲゲートＵ８６，Ｕ９１，Ｕ９３、ＮＯＲゲートＵ８７、ＮＡＮＤゲートＵ９０及びインバータＵ９２、Ｕ９４により構成されている。
【０１０１】
ＡＮＤゲートＵ８１には、奇数ピクセルのＢ画像データの第２ビット（ＤＯＢ２）及び第１ビット（ＤＯＢ１）が入力される。ＡＮＤゲートＵ８１は、これらのビットがいずれも“Ｈ”のときに“Ｈ”、その他のときの“Ｌ”を出力する。ＯＲゲートＵ８２は、ＡＮＤゲートＵ８１の出力と、奇数ピクセルのＢ画像データの第５ビット（ＤＯＢ５）、第４ビット（ＤＯＢ４）及び第３ビット（ＤＯＢ３）が入力され、これらのうちの少なくとも１つが“Ｈ”とのときに“Ｈ”、いずれも“Ｌ”のときに“Ｌ”となる信号SOB ＿DMY を出力する。
【０１０２】
ＡＮＤゲートＵ８５には、奇数ピクセルのＢ画像データの第２ビット（ＤＯＢ２）及び第１ビット（ＤＯＢ１）が入力され、これらのビットがいずれも“Ｈ”のときに“Ｈ”、その他のときに“Ｌ”を出力する。ＯＲゲートＵ８３は、ＡＮＤゲートＵ８５の出力と、奇数ピクセルのＢ画像データの第４ビット（ＤＯＢ４）及び第３ビット（ＤＯＢ３）が入力され、これらのうちの少なくとも１つが“Ｈ”のときに“Ｈ”、いずれも“Ｌ”のときに“Ｌ”を出力する。ＡＮＤゲートＵ８４は、ＯＲゲートＵ８３の出力と、奇数ピクセルのＢ画像データの第５ビット（ＤＯＢ５）が入力され、これらがいずれも“Ｈ”のときに“Ｈ”、その他のときに“Ｌ”となる信号SOB5を出力する。
【０１０３】
ＡＮＤゲートＵ８９には、奇数ピクセルのＢ画像データの第２ビット（ＤＯＢ２）及び第１ビット（ＤＯＢ１）が入力され、これらのビットがいずれも“Ｈ”のときに“Ｈ”、その他のときに“Ｌ”を出力する。ＮＯＲゲートＵ８７は、ＡＮＤゲートＵ８９の出力と、奇数ピクセルのＢ画像データの第３ビット（ＤＯＢ３）が入力され、これらのうちの少なくとも１つが“Ｈ”のときに“Ｌ”、いずれも“Ｈ”のときに“Ｌ”を出力する。ＮＯＲゲートＵ８６は、ＮＯＲゲートＵ８７の出力と、奇数ピクセルのＢ画像データの第４ビット（ＤＯＢ４）が入力され、これらのうちの一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”、両方とも“Ｈ”又は“Ｌ”のときに“Ｌ”となる信号SOB4を出力する。
【０１０４】
ＮＯＲゲートＵ９０は奇数ピクセルのＢ画像データの第２ビット（ＤＯＢ２）及び第１ビット（ＤＯＢ１）が入力され、これらがいずれも“Ｈ”のとき“Ｌ”、その他のときに“Ｈ”を出力する。ＸＯＲゲートＵ９１は、ＮＡＮＤゲートＵ９０の出力と奇数ピクセルのＢ画像データの第３ビット（ＤＯＢ３）が入力され、これらのうちのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”となり、両方とも“Ｈ”又は“Ｌ”のときに“Ｌ”となる信号SOB3を出力する。
【０１０５】
インバータＵ９２には奇数ピクセルのＢ画像データの第２ビット（ＤＯＢ２）が入力され、インバータＵ９４には奇数ピクセルのＢ画像データの第１ビット（ＤＯＢ１）が入力される。ＸＯＲゲートＵ９３には、インバータＵ９２の出力とインバータＵ９４の出力とが入力され、これらのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”、両方とも“Ｈ”又は“Ｌ”のときに“Ｌ”となる信号SOB2を出力する。また、インバータＵ９４から出力された信号は、信号DOB1として出力される。
【０１０６】
なお、ここでは奇数ピクセルのＢ画像データを６階調減算する回路のみについて説明したが、奇数ピクセルのＲ画像データを６階調減算する回路、奇数ピクセルのＧ画像データを６階調減算する回路、偶数ピクセルのＢ画像データを６階調減算する回路、偶数ピクセルのＲ画像データを６階調減算する回路及び偶数ピクセルのＧ画像データを６階調減算する回路が設けられている。
【０１０７】
図３１は切替え回路を示す図である。この切替え回路Ｕ９４は、８ビットの入力ポートを２つもち、一方のポートの端子Ａ０〜Ａ５には６ビット減算回路の出力SOB ＿DMY 、SOB5〜SOB1が入力され、他方のポートの端子Ｂ０〜Ｂ５には８ビット減算回路の出力FOB ＿DMY 、FOB5〜FOB1が入力される。切替え回路Ｕ９４は、極性パターン切替え信号FLK が“Ｌ”のとき、すなわち縦１ライン反転極性パターンで駆動しているときは、端子Ｂ０〜Ｂ５に入力された信号を出力端子Ｙ０〜Ｙ５から信号HOB ＿DMY 、HOB5〜HOB1として出力する。また、切替え回路９４は、極性パターン切替え信号FLK が“Ｈ”のとき、すなわち縦２ライン反転極性パターンで駆動しているときは、端子Ａ０〜Ａ５に入力された信号を出力端子Ｙ０〜Ｙ５から信号HOB ＿DMY 、HOB5〜HOB1として出力する。
【０１０８】
切替え回路９４から出力された信号は、図２９に示す大小関係を検出する回路に入力される。
本実施の形態においては、縦１ライン反転極性パターンから縦２ライン反転極性パターンに切替えるときには９階調以上の階調差があり、縦２ライン反転極性パターンから縦１ライン反転極性パターンに切替えるときには６階調以下の階調差としている。例えば、９階調差以下で縦２ライン反転極性パターンから縦１ライン反転極性パターンに戻すとすると、ノイズの影響によりデータが８階調差となって、極性パターンが変更されてしまうことがある。しかし、この実施の形態のように極性パターンと判定するときの階調差と判定を解除するときの階調差とを異なるものとすることにより、ノイズの影響による誤動作が回避される。
【０１０９】
（第４の実施の形態）
図３２は本発明の第４の実施の形態の液晶表示装置の縦方向パターン数カウント部の構成を示す回路図である。なお、本実施の形態においては、縦方向パターン数にヒステリシスを持たせること以外は第１の実施の形態と基本的に同じであるので、重複する部分の説明は省略する。
【０１１０】
図３２に示す回路では、ＡＮＤゲートＵ９５に、カウンタＵ７１の第４ビット（ＱＤ）とカウンタＵ７２の第３ビット（ＱＣ）とが供給される。ＡＮＤゲートＵ９５は、これらのビットの両方が“Ｈ”のときに“Ｈ”となり、その他のときには“Ｌ”となる信号を切替え回路Ｕ９６の入力端子Ｂに供給する。また、切替え回路Ｕ９６の入力端子Ａには、カウンタＵ７２の第３ビット（ＱＣ）の出力が供給される。切替え回路Ｕ９６は、極性パターン切替え信号FLK が“Ｌ”のときはＡＮＤゲートＵ９５の出力を次段（図２５のＪＫフリップフロップＵ７３）に伝達する。
【０１１１】
本実施の形態では、フリッカ判定開始条件が７２カウント以上、フリッカ判定解除条件が６３カウント以下となる。例えば、パターン数が７２カウントで縦２ライン反転極性パターンで液晶表示パネルを駆動しているときに、ノイズの影響により７０カウントしたできなかったとしても、本実施の形態では判定解除条件を６３カウント以下としているので、フリッカ判定が解除されてしまうことを防止できる。これにより、ノイズによる誤動作が防止される。
【０１１２】
（付記）
請求項５に記載の液晶表示装置において、前記極性パターン切替え信号出力部は、複数フレームにわたってフリッカ発生のおそれ有りと判定したときに、前記極性パターン切替え信号を変化させることが好ましい。
【０１１３】
【発明の効果】
以上説明したように、本発明によれば、水平方向に隣接する２つのピクセルの同色画素に供給する画像データの階調差を検出し、その結果に基づいてフリッカの有無を判定して極性パターン切替え信号を出力し、その極性パターンに応じた極性で画像データを液晶表示パネルに供給するので、フリッカの発生をより確実に防止することができる。また、フリッカの有無の判定の際に垂直方向に連続する複数ラインで画素データの階調の大小関係を調べることにより、不必要な極性パターンの切替えが回避される。
【図面の簡単な説明】
【図１】図１は、コモン電圧と正極性画素電圧、及び負極性画素電圧との関係を示す模式図である。
【図２】図２は、液晶表示パネルの駆動電圧−透過率特性を示す図である。
【図３】図３（ａ）は縦１ライン反転極性パターンを示す図、図３（ｂ）は縦２ライン反転極性パターンを示す図である。
【図４】図４（ａ）は縦１ライン反転極性パターンでフリッカが発生しない表示パターンを示す図、図４（ｂ）は縦１ライン反転極性パターンでフリッカが発生する表示パターンを示す図である。
【図５】図５（ａ），（ｂ）は縦１ライン反転極性パターンでフリッカが発生し、縦２ライン反転極性パターンでフリッカが発生しない表示パターンを示す図である。
【図６】図６（ａ），（ｂ）は縦２ライン反転極性パターンでフリッカが発生し、縦２ライン反転極性パターンでフリッカが発生しない表示パターンを示す図である。
【図７】図７は、いずれも縦１ライン反転極性パターンでフリッカが発生しやすい表示パターンを示す図である。
【図８】図８は、本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。
【図９】図９は、液晶表示パネルの断面図である。
【図１０】図１０は、液晶表示パネルの平面図である。
【図１１】図１１は、フリッカ判定部の構成を示すブロック図である。
【図１２】図１２は、フリッカ判定部の動作を示すフローチャートである。
【図１３】図１３は、画像データの上位３ビットによって分類した階調グループを示す図である。
【図１４】図１４は、２つのピクセルの各画像データの大小関係の一例を示す図である。
【図１５】図１５は、同一パターンの連続の一例を示す図である。
【図１６】図１６は、縦方向のパターンの検出を示す図である。
【図１７】図１７は、縦方向のパターンの連続の一例を示す図である。
【図１８】図１８は、階調差判定部の回路図である。
【図１９】図１９は、大小関係検出部（ＯＢ）の回路図である。
【図２０】図２０は、大小関係検出部（ＥＢ）の回路図である。
【図２１】図２１は、大小関係同一パターン検出部の一部の回路図である。
【図２２】図２２は、大小関係同一パターン検出部の一部及び横方向パターン数カウント部の一部の回路図である。
【図２３】図２３は、横方向パターン数カウント部の一部の回路図である。
【図２４】図２４は、横方向パターン情報格納部及び縦方向パターン比較部の回路図である。
【図２５】図２５は、縦方向パターン数カウント部の回路図である。
【図２６】図２６はデータドライバの構成を示すブロック図である。
【図２７】図２７は、９階調差の検出方法を示す図である（第２の実施の形態）。
【図２８】図２８は、８階調差減算回路を示す回路図である。
【図２９】図２９は、大小関係検出部を示す回路図である。
【図３０】図３０は、６階調減算回路を示す回路図である（第３の実施の形態）。
【図３１】図３１は、切替え回路を示す図である。
【図３２】図３２は、縦方向パターン数カウント部の構成を示す図である（第４の実施の形態）。
【図３３】図３３は、しきい値（固定値）による点灯・非点灯の判定を示す図である。
【図３４】図３４は、階調差による点灯・非点灯の判定を示す図である。
【符号の説明】
１０ 液晶表示装置、
１１ コントローラ、
１２ フリッカ判定部、
１３ 液晶表示パネル、
１４ データドライバ、
１５ 走査ドライバ、
２０ ＴＦＴ基板、
２１，３１ ガラス基板、
２２ ゲートバスライン、
２３ データバスライン、
２４ 画素電極、
２５ ＴＦＴ、
３０ 対向基板、
３２ カラーフィルタ、
３４ 対向電極、
４０ 横方向フリッカパターン検出部、
４１ 階調差判定部、
４２ 大小関係検出部、
４３ 大小関係同一パターン検出部、
４４ 横方向パターン数カウント部、
４５ 横方向パターン情報格納部、
４６ 縦方向フリッカパターン検出部、
４７ 横方向パターン比較部、
４８ 横方向パターン数カウント部、
４９ 駆動切替え判定部、
５１ 極性パターン切替え部、
５２ シフトレジスタ回路部、
５３ データレジスタ回路部、
５４ ラッチ回路部、
５５ レベルシフト回路部、
５６ Ｄ／Ａ変換回路部、
５７ ボルテージホロワ部。
【発明の属する技術分野】
本発明は、液晶表示パネルの画素電極に印加する画像データの極性を一定の時間毎に反転させて画像を表示する液晶表示装置、その駆動回路及び駆動方法に関し、特に画素毎にスイッチング素子を設けたアクティブマトリクス型液晶表示装置、その駆動回路及び駆動方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示パネルは、２枚のガラス基板の間に液晶を封入した構造を有している。一方のガラス基板の上には水平方向及び垂直方向に配列した複数の画素電極と、各画素電極に印加する電圧をオンーオフするための複数のスイッチング素子とが形成されている。スイッチング素子としては、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴという）が使用されることが多い。
【０００３】
また、他方のガラス基板の上には、カラーフィルタ及び対向電極が形成されている。これら２枚のガラス基板は、画素電極が形成された面と対向電極が形成された面とを対向させて配置される。カラーフィルタには、赤（Ｒ）・緑（Ｇ）・青（Ｂ）の３色があり、各画素電極に対応してＲ・Ｇ・Ｂのカラーフィルタが一定の順番で配置される。以下、画素電極及びＴＦＴを有する基板をＴＦＴ基板と呼び、カラーフィルタ及び対向電極を有する基板を対向基板と呼ぶ。
【０００４】
また、液晶を封入したＴＦＴ基板及び対向基板を挟むようにして、１対の偏光板が配置される。この一対の偏光板は、一般的に、偏光軸を直交させて配置される。
アクティブマトリクス型液晶表示パネルは交流電圧で駆動される。すなわち、対向電極に印加する電圧を基準電圧（コモン電圧）として、画素電極には一定時間毎に正極性（＋）及び負極性（−）に変化する電圧が供給される。液晶に印加される電圧は正の電圧波形と負の電圧波形とが対称形であることが好ましい。しかし、画素電極に正の電圧波形と負の電圧波形とが対称の交流電圧を印加しても、実際に液晶に印加される正の電圧波形と負の電圧波形とは対称形とはならない。このため、正の電圧を印加したときの光透過率と負の電圧を印加したときの光透過率が異なり、画素電極に印加する交流電圧の周期で輝度が変動してちらつきが発生する。この現象はフリッカといわれている。
【０００５】
従来、フリッカを抑制する方法として、対向電極の電圧を変化させる方法、横方向又は縦方向に隣り合う画素電極に印加する電圧の極性が異なるようにする方法、及び極性反転の周波数を高くする方法が知られている。これらの技術は、例えば、特開昭６２−１１３１２９号公報、特開平２−３４８１８号公報、特開平６−１４９１７４号公報、特開平７−１７５４４８号公報、特開平９−２０４１５９号公報に開示されている。
【０００６】
隣り合う画素電極に極性が異なる電圧を印加する場合、▲１▼垂直方向に並ぶ各画素電極に同一極性の電圧を印加し、水平方向に隣り合う画素電極に逆極性の電圧を印加する方法、▲２▼水平方向に並ぶ各画素電極に同一極性の電圧を印加し、垂直方向に隣り合う画素電極に逆極性の電圧を印加する方法、▲３▼垂直方向及び水平方向に隣り合う画素電極に逆極性の電圧を印加する方法などがある。液晶表示パネルの各画素電極に印加する電圧の極性を示すパターンを極性パターンという。
【０００７】
しかしながら、上述した▲１▼の極性パターンでは縦縞の模様を表示したときに、▲２▼の極性パターンでは横縞の模様を表示したときに、▲３▼の極性パターンではモザイク状の模様（チェッカーパターン）を表示したときにフリッカが目立ってしまう。
特開平５−２９７８３１号、特開平８−６９２６４号及び特開平１１−９５７２５号には、隣接する画素に供給される画像データに応じて極性パターンを切替えることが提案されている。これらの公報に記載されている方法では、複数の異なる極性パターンを用意しておき、隣接する２つの画素に供給される画像データがある特定の関係を有するときに、極性パターンを切替えている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来の極性パターンを切替える方法では、表示画面のごく一部に所定のパターンが存在するときにも極性パターンを切替えてしまうため、極性パターンの切替えが頻繁に発生し、却って表示品質の低下を招いてしまう。
【０００９】
本発明の目的は、フリッカの発生をより確実に低減又は防止でき、かつ、不必要に極性パターンを切替えて表示品質の低下を招くことのない液晶表示装置、駆動方法及び駆動回路を提供することである。
【００１０】
【課題を解決するための手段】
本発明の液晶表示装置は、図８に例示するように、水平方向及び垂直方向に並んだ複数の画素を有する液晶表示パネル（１３）と、画像データ（RGB ）を出力する画像データ出力部（１１）と、水平方向に隣接する２つのピクセルの同色画素に供給する前記画像データ（RGB ）の階調差が一定の範囲を超えているか否かを判定し、前記一定の範囲を超えているときに、前記２つのピクセルの画像データの大小関係を検出し、その検出結果に基づいてフリッカの有無を判定して極性パターン切替え信号（FLK ）を出力するフリッカ判定部（１２）と、前記コントローラ（１１）から出力される画像データ（RGB ）を、前記極性パターン切替え信号（FLK ）に応じた極性パターンに基づく極性で前記液晶表示パネル（１３）に供給する極性画像データ供給部（１４）とを有することを特徴とする。
【００１１】
本発明の液晶表示装置はフリッカ判定部を有し、そのフリッカ判定部で、水平方向に隣接する２つのピクセルの画像データの階調差を、同色画素毎に検出する。水平方向に隣接する２つのピクセルの同色画素の画像データの階調差が大きい場合は、その２つのピクセルの画像データの大小関係を調べ、同一の大小関係が水平方向のピクセルについて連続している場合は、フリッカ発生のおそれがあるとする。但し、垂直方向に連続する複数ラインで大小関係を調べ、その結果、あるラインと次のラインとで輝度の差を平均化するパターンであれば、フリッカパターンから除外する。垂直方向に連続する複数ラインで大小関係を調べた結果フリッカ発生のおそれがあると判定したときは、極性パターン切替え信号を変化させて、極性画像データ供給部（ドライバ回路）から各画素に供給する画像データの極性を決める極性パターンを変化させる。
【００１２】
このように、本発明の液晶表示装置においては、画像データに応じて極性パターンを変化させるので、フリッカの発生を確実に防止することができる。また、水平方向の大小関係と垂直方向の大小関係でフリッカの発生を判定するので、不必要に極性パターンを切替えることが回避される。
フリッカ判定部には、前記２つのピクセルの同色画素の画像データの階調差が前記一定の範囲を超えているときに，前記２つのピクセルの画像データの大小関係を検出する大小関係検出部を有することが好ましい。
【００１３】
また、前記フリッカ判定部には、前記大小関係検出部で検出した大小関係が１ラインに一定数以上連続するか否かを検出する大小関係同一パターン検出部を有することが好ましい。
更に、前記フリッカ判定部には、前記大小関係同一パターン検出部で前記一定数以上連続する大小関係を検出したときに、その大小関係を記憶する横方向大小関係記憶部を有することが好ましい。
【００１４】
更にまた、前記フリッカ判定部は、前記大小関係記憶部に記憶した大小関係を垂直方向に連続する複数ラインで比較し、フリッカ発生のおそれの有無を判定して、その判定結果に基づいて前記極性パターン切替え信号を出力する極性パターン切替え信号出力部を有することが好ましい。
前記極性パターン切替え信号出力部は、例えば、複数フレームにわたってフリッカの発生のおそれありと判定したときに、前記極性パターンを変化させる。
【００１５】
また、極性パターン切替え信号を変化させるときと元に戻すときとで、画像データの階調差のしきい値を変化させてもよい。これにより、ノイズの影響による誤動作が回避される。極性パターンを変化させるときと元に戻すときとで、大小関係が反転するライン数のしきい値を変化させてもよい。
本発明の液晶表示装置の駆動方法は、図１２に例示するように、液晶表示装置の各画素に第１の極性パターンにより決まる極性の画像データをそれぞれ供給し、水平方向に隣り合う２つのピクセルの同色画素の画像データの階調差が一定の範囲を超えているか否かを判定し（Ｓ１２ａ）、前記一定の範囲を超えているときに前記２つのピクセルの画像データの大小関係を調べ、その大小関係が同一のパターンが１ラインに一定数以上連続するか否かを判定し（Ｓ１４）、前記大小関係が同一のパターンが一定数以上連続していると判定したときに前記大小関係を記憶し（Ｓ１５）、垂直方向に連続する複数ラインの前記大小関係を検出し、前記複数ラインで前記大小関係が交互に反転しているときにそのライン数を計数し（Ｓ１８）、その計数結果に応じて前記液晶表示装置の各画素に供給する画像データの極性を第２の極性パターンにより決まる極性に切替える（Ｓ２０）ことを特徴とする。
【００１６】
本発明の液晶表示装置の駆動方法においては、上記のように横方向及び縦方向に連続する画素に供給する画像データに応じてフリッカ発生の有無を判定するので、不必要に頻繁に極性パターンを切替えることが回避される。これにより、表示品質が良好な画像を表示することができる。
本発明の液晶表示装置の駆動回路は、図８及び図１１に例示するように、水平方向及び垂直方向に並んだ複数の画素を有する液晶表示パネルに極性パターンに応じた極性の画像データを供給する液晶表示装置の駆動回路において、画像データを出力する画像データ出力部（１１）と、水平方向に隣接する２つのピクセルの同色画素に供給する前記画像データの階調差が一定の範囲を超えているか否かを判定し、前記一定の範囲を超えているときに、前記２つのピクセルの画像データの大小関係を検出して、その結果に基づいてフリッカの有無を判定して極性パターン切替え信号（FLK ）を出力するフリッカ判定部（１２）と、前記画像データ出力部（１１）から出力される画像データ（RGB ）を、前記極性パターン切替え信号（FLK ）に応じた極性パターンに基づく極性で前記複数の画素に供給するドライバ回路（１４）とを有することを特徴とする。
【００１７】
本発明においては、フリッカ判定部において、水平方向に隣接する２つのピクセルの画像データの階調差を検出し、その結果に基づいてフリッカの有無を判定して極性パターン切替え信号を出力する。例えば、フリッカ判定部は、横方向フリッカ判定部及び極性パターン切替え信号出力部を有している。横方向フリッカ判定部は２つのピクセルの同色画素の画像データの階調差を検出し、その階調差が一定の範囲を超えるときに、２つのピクセルの画像データの大小関係を検出して１ラインに連続する同一の大小関係の数を検出する。また、極性パターン切替え信号出力部は、垂直方向に連続する複数ラインで大小関係を比較し、複数ラインにわたって大小関係が交互に反転しているときに、極性パターン切替え信号を変化させる。
【００１８】
このようにして、本発明においては、水平方向の画像データの関係だけでなく、垂直方向の画像データの関係を調べてフリッカの有無を判定し、その結果に応じて極性パターンを切替えるので、フリッカを確実に回避できるとともに、不必要な極性パターンの切替えを回避することができる。
【００１９】
【発明の実施の形態】
以下、本発明についてより詳細に説明する。
液晶表示装置の画素電極には、図１（ａ）に示すように、対向電極に印加されるコモン電圧を中心電圧として正極性の電圧と負極性の電圧とを交互に印加する。しかし、コモン電圧は表示画面全体で均一でないため、実際には正極性の印加電圧と負極性の印加電圧では、図１（ｂ）に示すように、中心電圧がΔＶだけずれて、正極性の印加電圧がＶ−ΔＶ、負極性の印加電圧がＶ＋ΔＶとなる。図２は、横軸に印加電圧をとり、縦軸に光透過率をとって、印加電圧と光透過率との関係を示す図である。印加電圧がＶ＋ΔＶのときとＶ−ΔＶのときとで光透過率が大きく変化し、フリッカの原因となる。
【００２０】
図３は本発明の実施の形態で使用する２つの極性パターンを示す模式図であり、図３（ａ）は縦１ライン反転極性パターン、図３（ｂ）は縦２ライン反転極性パターンを示している。図３（ａ）に示す縦１ライン反転極性パターンでは、水平方向及び垂直方向に隣り合う画素に印加する電圧が逆極性となる。また、図３（ｂ）に示す縦２ライン反転極性パターンでは、水平方向に並ぶ画素には１画素毎に逆極性の電圧が印加され、垂直方向に並ぶ画素には２画素毎に逆極性の電圧が印加される。各画素に印加される電圧の極性は、１フレーム毎に反転する。
【００２１】
図４は縦１ライン反転極性パターンによる液晶表示装置の駆動方法を示す模式図である。画素電極には階調に応じた電圧が印加され、ノーマリーブラックの液晶表示装置では画素電極に印加する電圧が高いほど光の透過率が高くなる。ここでは、ある電圧（ある階調に対応する電圧）以上の電圧が印加される画素を点灯画素と呼び、それよりも低い電圧が印加される画素を消灯画素と呼ぶ。
【００２２】
図４（ａ）に示すように、全ての画素が点灯画素であるとすると、正極性のときの光の透過率と負極性のときの光の透過率との差が隣り合う画素で平均化される。このため、各画素では１フレーム毎に光透過率は変化するが、全体的に見ると光の透過率はフレーム毎に変化しない。従って、この場合はフリッカは発生しない。
【００２３】
一方、図４（ｂ）に示すように、一方の極性の画素が点灯し、他方の極性の画素が消灯しているとすると、全体的に見た場合の光の透過率が１フレーム毎に変化するので、フリッカの原因となる。
図５（ａ）に示すように縦１ライン反転極性パターンで駆動するとフリッカが発生する表示パターンであっても、図５（ｂ）に示すように縦２ライン反転極性パターンとすることにより、正極性の点灯画素と負極性の点灯画素とが混在することになり、フリッカの発生を防止することができる。但し、図６（ａ）に示すように縦１ライン反転極性パターンでフリッカが発生しない表示パターンであっても、図６（ｂ）に示すように縦２ライン反転極性パターンでは点灯画素の極性がそろってしまい、フリッカが発生することがある。
【００２４】
このように、液晶表示装置では、正極性の点灯画素と負極性の点灯画素が一定の割合で混在している場合はフリッカは発生しないが、点灯画素の極性の偏りが大きければフリッカが発生する。また、どのような極性パターンであっても、フリッカが発生する模様（表示パターン）が必ず存在する。一般的に、透過率はＧ（緑）、Ｒ（赤）、Ｂ（青）の順番で大きいので、Ｇ画素の点灯画素に極性の偏りがあれば、フリッカが発生しやすい。縦１ライン反転極性パターのときにフリッカが発生しやすい表示パターンの例を図７に示す。但し、この図７においては水平方向に並んだ２ピクセル分の画素（６画素）を示しており、ＯＲ、ＯＧ及びＯＢはそれぞれ奇数番目のピクセル（以下、奇数ピクセルという）のＲ画素、Ｇ画素及びＢ画素であり、ＥＲ、ＥＧ及びＥＢはそれぞれ偶数番目のピクセル（以下、偶数ピクセルという）のＲ画素、Ｇ画素及びＢ画素である。
【００２５】
本発明では、通常は第１の極性パターン（例えば、縦１ライン反転極性パターン）で液晶表示パネルを駆動し、同時に画像データから表示パターンを調べて、その結果に基づいてフリッカが発生するか否かを判定し、フリッカが発生すると判定したときに，第２の極性パターン（例えば、縦２ライン反転極性パターン）に切替える。また、第２の極性パターンで液晶表示パネルを駆動しているときに、第１の極性パターンでフリッカが発生するか否かを判定し、フリッカが発生しないと判定したときに、第１の極性パターンに戻す。このように、本発明においては表示パターンに応じて極性パターンを切替えることにより、フリッカの発生を防止する。
【００２６】
ところで、フリッカの有無を判定する場合、一定のしきい値を設定し、そのしきい値を超える電圧が印加される画素を点灯画素、しきい値以下の電圧が印加される画素を非点灯画素としてフリッカの有無を判定することが考えられる。例えば、図３３（ａ）に示すように、しきい値を３２階調（固定値）とした場合、２０階調に相当する電圧が印加される画素は非点灯画素となり、１２５階調に相当する電圧が印加される画素は点灯画素となるので、フリッカの発生のおそれありと適切な判定がなされる。しかし、隣接する画素の階調差が大きくても各画素に印加される電圧がしきい値を超えていればいずれも点灯画素とするので、図３３（ｂ）に示すように隣接する画素の一方に３３階調に相当する電圧が印加され、他方に２５０階調に相当する電圧が印加された場合、フリッカ発生のおそれなしと不適切な判定をしてしまう。
【００２７】
一方、隣接する画素の階調差により点灯画素及び非点灯画素を決めることにより、フリッカ発生の有無をより一層適切に判定することができる。例えば、図３４では、隣接する画素の階調差が３２以上ある場合、階調値が小さいほうの画素を非点灯画素とし、階調値が大きいほうの画素を点灯画素としている。この場合、図３４（ａ）に示すように、隣接する画素の一方に２０階調に相当する電圧が印加され、他方に１２５階調に相当する電圧が印加されるとすると、一方の画素を非点灯画素、他方の画素を点灯画素とするので、フリッカ発生のおそれありと適切な判定がなされる。また、図３４（ｂ）に示すように、一方の画素に３３階調に相当する電圧が印加され、他方の画素に２５０階調に相当する電圧が印加される場合も、一方の画素を非点灯画素、他方の画素を点灯画素とするので、フリッカ発生のおそれありと適切な判定がなされる。
【００２８】
このように本発明において、隣接する画素の画像データの階調差を検出してフリッカの発生の有無を判定することにより、より一層適切な判定が可能となる。以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
（１）液晶表示装置の構成
図８は第１の実施の形態の液晶表示装置を示すブロック図である。この液晶表示装置１０は、コントローラ１１と、液晶表示パネル１３と、データドライバ１４と、走査ドライバ１５とにより構成されている。また、コントローラ１１にはフリッカ判定部１２が設けられている。
【００２９】
コントローラ１１はパーソナルコンピュータ（又は、その他の画像信号RGB を出力する装置）１９に接続され、パーソナルコンピュータ１９から水平同期信号Ｈ-sync 、垂直同期信号Ｖ-sync 、データクロックDCLK及び画像信号RGB を入力する。
画像信号RGB は、赤色の輝度を示すＲ信号、緑色の輝度を示すＧ信号及び青色の輝度を示すＢ信号の３つのデジタル信号（以下、Ｒ・Ｇ・Ｂ信号という）からなる。これらのＲ・Ｇ・Ｂ信号はデータクロックDCLKに同期したタイミングで送られてくる。
【００３０】
コントローラ１１は、Ｒ・Ｇ・Ｂ信号をシリアル−パラレル変換してＲ（赤）画像データ、Ｇ（緑）画像データ及びＢ（青）画像データを生成し、これらの画像データを所定のタイミングで出力する。また、コントローラ１１は、水平同期信号Ｈ-sync 、垂直同期信号Ｖ-sync 及びデータクロックDCLKを入力して、これらの信号から、１水平同期期間の始まりを示すデータスタート信号DSTIN 、１垂直同期期間の始まりを示すゲートスタート信号GSTR及び水平同期信号Ｈ-sync に同期したゲートシフトクロックGCLK等の各種タイミング信号を生成する。
【００３１】
フリッカ判定部１２はＲ・Ｇ・Ｂ画像データを監視して、フリッカ発生の有無を判定し、その判定結果に応じて極性パターン切替え信号FLK を“Ｈ”又は“Ｌ”とする。フリッカ判定部１２の詳細は後述する。
データドライバ１４は、コントローラ１１からＲ・Ｇ・Ｂ画像データと、データスタート信号DSTIN 及びデータクロックDCLK等のタイミング信号とを入力し、所定のタイミングで正極性又は負極性のＲ・Ｇ・Ｂ画像データを液晶表示パネル１３に供給する。このとき、データドライバ１４はフリッカ判定部１２から出力される極性パターン切替え信号FLK に応じた極性パターンでＲ・Ｇ・Ｂ画像データの極性を設定する。データドライバ１４の詳細についても後述する。
【００３２】
走査ドライバ１５は、コントローラ１１からゲートスタート信号GSTR及びゲートシフトクロックGCLK等のタイミング信号を入力し、液晶表示パネル１３に設けられた複数のゲートバスラインに走査信号を供給する。
なお、ＴＦＴ型液晶表示パネルの駆動回路の場合、データドライバ１４及び走査ドライバ１５は、液晶表示パネル１３のＴＦＴ基板上に形成することも可能である。
【００３３】
また、上記の例では液晶表示装置１０をコンピュータ３７に接続する場合について説明したが、本発明の液晶表示パネルの駆動回路は、ＴＶチューナ等のようにビデオ信号を出力する装置に接続することも可能である。その場合、ビデオ信号からＲ・Ｇ・Ｂ信号、水平同期信号Ｈ-sync 、垂直同期信号Ｖ-sync を生成する回路が必要であるが、これらの回路は公知のものを使用することができる。
【００３４】
（２）液晶表示パネルの構造
図９は本発明の実施の形態の液晶表示パネルの構造を示す断面図、図１０は同じくそのＴＦＴ基板の平面図である。
液晶表示パネル１３は、対向して配置されたＴＦＴ基板２０及び対向基板３０と、これらのＴＦＴ基板２０と対向基板３０との間に封入された液晶３９とにより構成されている。
【００３５】
ＴＦＴ基板２０は、ガラス基板２１と、ガラス基板２１上に形成されたゲートバスライン２２、データバスライン２３、画素電極２４及びＴＦＴ２５等により構成される。ゲートバスライン２２及びデータバスライン２３は直角に交差しており、両者の間に形成された絶縁膜（図示せず）により電気的に絶縁されている。これらのゲートバスライン２２及びデータバスライン２３は、アルミニウム等の金属により形成されている。
【００３６】
ゲートバスライン２２とデータバスライン２３とにより区画された各矩形領域が画素である。各画素にはそれぞれインジウム酸化スズ（indium-tin oxide：以下、ＩＴＯという）からなる透明の画素電極２４が形成されている。また、ＴＦＴ２５は、ゲートバスライン２２に接続したゲート電極２２ａと、ゲート電極２２ａの上方にゲート絶縁膜（図示せず）を介して形成されたシリコン膜２６と、シリコン膜２６の上方に形成されたドレイン電極２３ａ及びソース電極２３ｂとにより構成されている。ドレイン電極２３ａはデータバスライン２３と接続しており、ソース電極２３ｂは画素電極２４に接続している。また、画素電極２４の一部にオーバーラップして、図示しない蓄積容量電極が形成されている。
【００３７】
これらの画素電極２４の上には、例えばポリイミドからなる配向膜２７が形成されている。この配向膜２７の表面には、電圧を印加していないときの液晶分子の配向方向を決定するために、配向処理が施されている。配向処理の代表的な方法としては、布製のローラーにより配向膜の表面を一方向に擦るラビング法が知られている。
【００３８】
一方、対向基板３０は、ガラス基板３１と、ガラス基板３１の下面側に形成されたカラーフィルタ３２、ブラックマトリクス３３、対向電極３４及び配向膜３５等により構成されている。カラーフィルタ３２には、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３種類あり、１つの画素電極２４に１つのカラーフィルタ３２が対向している。本実施の形態では、カラーフィルタ３２は水平方向にＲ・Ｇ・Ｂの順番で並んでいる。これらのカラーフィルタ３２の間にはブラックマトリクス３３が形成されている。このブラックマトリクス３３は、例えばクロム（Ｃｒ）のように光が透過しない金属薄膜からなる。
【００３９】
カラーフィルタ３２及びブラックマトリクス３３の下には、ＩＴＯからなる透明の対向電極３４が形成されている。この対向電極３４の下には配向膜３５が形成されている。この配向膜３５の表面にも配向処理が施されている。
ＴＦＴ基板２０と対向基板３０との間には、球形のスペーサ（図示せず）が配置され、これによりＴＦＴ基板２０と対向基板３０との間隔が一定に維持される。また、ＴＦＴ基板２０の下及び対向基板３０の上にはそれぞれ偏光板（図示せず）が配置される。これらの偏光板は、偏光軸が相互に直交するように配置される。
【００４０】
データバスライン２３に画像データを供給し、ゲートバスライン２２に走査信号を供給すると、ＴＦＴ２５がオンになって画素電極２４に画像データが供給される。これにより、画素電極２４と対向電極３４との間に電界が発生する。この電界によって液晶３９中の液晶分子の向きが変化し、画素の光透過率が変化する。各画素毎に画素電極２４に印加する電圧を制御することにより、液晶表示パネル１３に所望の画像を表示することができる。
【００４１】
（３）フリッカ判定部
図１１はフリッカ判定部１２の構成を示すブロック図である。
フリッカ判定部１２は、横方向フリッカパターン検出部４０、縦方向フリッカパターン検出部４６及び駆動切替え判定部４９により構成されている。また、横方向フリッカパターン検出部４０は、階調差判定部４１、大小関係検出部４２、大小関係同一パターン検出部４３、横方向パターン数カウント部４４、横方向パターン情報格納部４５により構成される。縦方向フリッカパターン判定部４６は、縦方向パターン比較部４７及び縦方向パターン数カウント部４８により構成される。
【００４２】
図１２はフリッカ判定部１２の動作を示すフローチャートである。この図１２を参照して、フリッカ判定部１２の各部の動作について説明する。
階調差判定部４１及び大小関係検出部４２には、水平方向に連続する２ピクセル分（奇数ピクセル及び偶数ピクセル）の画像データ（ＲＧＢＲＧＢ）が順次入力される（ステップＳ１１）。階調差判定部４１は、これらの２ピクセル分の画像データを同じ色の画像データ毎に比較し、階調差を検出する（ステップＳ１２ａ）。そして、これらの画像データがある階調差以上のときに“Ｈ”となる信号を出力する。
【００４３】
例えば、ＲＧＢの各画像データがいずれも６ビットのデータ（６４階調のデータ）であるとする。この場合、図１３に示すように、上位３ビットの値により階調を８つのグループ（（ａ）〜（ｈ））に分類し、一方のピクセルの画像データと、他方のピクセルの画像データとの階調差が２グループ以上あるときに“Ｈ”となる信号を出力する。階調差の判定はＲ・Ｇ・Ｂの各色毎に行われるが、いずれか１色の画像データの階調差が２グループ以上のときに、階調差判定部４１の出力は“Ｈ”になる。
【００４４】
大小関係検出部４２は、奇数ピクセル及び偶数ピクセルの各Ｒ画像データの大小関係、奇数ピクセル及び偶数ピクセルの各Ｇ画像データの大小関係、奇数ピクセル及び偶数ピクセルの各Ｂ画像データの大小関係をそれぞれ検出し、その結果を大小関係同一パターン検出部４３に出力する（ステップＳ１２ｂ）。
例えば、図１４に示すように、奇数ピクセルのＲ画像データ（ＯＲ）、Ｇ画像データ（ＯＧ）及びＢ画像データ（ＯＢ）がそれぞれ４８、１６及び５６であり、偶数ピクセルのＲ画像データ（ＥＲ）、Ｇ画像データ（ＥＧ）及びＢ画像データ（ＥＢ）がそれぞれ８、３２及び０であるとする。この場合、本実施の形態においては、図１４に示すように、各画素毎に大小関係を示す信号、すなわちＯＲ＝“Ｈ”、ＥＲ＝“Ｌ”、ＯＧ＝“Ｌ”、ＥＧ＝“Ｈ”、ＯＢ＝“Ｈ”、ＥＢ＝“Ｌ”が大小関係検出部４２から出力される。
【００４５】
大小関係同一パターン検出部４３は、階調差判定部４１及び大小関係検出部４２から出力された信号に基づいて、大小関係が同一のパターンを検出する（ステップＳ１３）。すなわち、階調差判定部４１の出力が“Ｈ”ときに、図１５に示すように、大小関係が連続するか否かを検出する。
横方向パターン数カウント部４４は、大小関係同一パターン検出部４３で検出した同一パターンの繰り返し数をカウントする（ステップＳ１４）。そして、同一のパターンが一定数以上続いたときに、横方向パターン情報格納部４５はそのときの大小関係のパターンをシフトレジスタに記憶する（ステップＳ１５）。図１５の例では、大小関係のパターンとして、ＯＲ＝“Ｌ”、ＯＧ＝“Ｈ”、ＯＢ＝“Ｈ”、ＥＲ＝“Ｈ”、ＥＧ＝“Ｌ”、ＥＢ＝“Ｌ”を記憶する。例えば、ＯＲに“Ｌ”、ＥＲに“Ｈ”が格納されたとすると、奇数ピクセルのＲ画像データと偶数ピクセルのＲ画像データがある階調差以上あり、かつ、そのパターンが１ライン（１水平同期期間内）に一定数以上連続していることを意味する。
【００４６】
縦方向パターン比較部４７は、縦方向に並ぶ画素のパターンを比較する（ステップＳ１６，Ｓ１７）。すなわち、図１６に示すように、Ｎライン目の画像データとＮ＋１ライン目の画像データとをＲＧＢ毎に比較し、ＯＲ，ＯＧ，ＯＢ，ＥＲ，ＥＧ，ＥＢのいずれか１つでも大小関係が入れ替わっていれば、“Ｈ”を出力する。縦方向パターン比較部４７の出力が“Ｈ”のときは、図５に示すようなチェッカー状の表示パターンであることを示している。
【００４７】
縦方向パターン数カウント部４８は、縦方向パターン比較部４７の出力に基づいて、図１７に示すように、縦方向で大小関係が入れ替わっているラインの数をカウントする（ステップＳ１８）。そして、縦方向で大小関係が入れ替わっているラインの数が所定の値に到達すると、出力信号を“Ｈ”とする（ステップＳ１９）。
【００４８】
駆動切替え判定部４９は、連続する数フレーム分（例えば、８フレーム分）の期間にわたって縦方向パターン数カウント部４８の出力信号が“Ｈ”であるときに極性パターン切替え信号FLK を“Ｈ”とし、連続する数フレーム分（例えば、８フレーム分）の期間にわたって縦方向パターン数カウント部４８の出力信号が“Ｌ”であるときに極性パターン切替え信号FLK を“Ｌ”とする（ステップＳ２０）。
【００４９】
以下、フリッカ判定部１２のより具体的な回路を示し、本実施の形態を説明する。なお、以下の例では、Ｒ画像データ、Ｇ画像データ及びＢ画像データはいずれもは６ビットのデータであるとする。
（ｉ）階調差判定部
図１８は、階調差判定部４１の構成を示す回路図である。但し、この図１８では、青（Ｂ）の画像データの階調を判定する回路についてのみ図示している。
【００５０】
この回路は、ＸＯＲ（exclusive ＯＲ）ゲートＵ１１，Ｕ１６と、ＡＮＤゲートＵ１２，Ｕ１３，Ｕ１５，Ｕ１７，Ｕ１８，Ｕ２０とＮＯＲゲートＵ１４，Ｕ１９と、ＯＲゲートＵ２１とにより構成されている。そして、ＸＯＲゲートＵ１１には奇数ピクセルのＢ画像データの第５ビット（ＤＯＢ５）と偶数ピクセルのＢ画像データの第５ビット（ＤＥＢ５）が入力され、それらのＢ画像データの一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００５１】
ＡＮＤゲートＵ１２には、奇数ピクセルのＢ画像データの第５ビットの反転信号（ＸＤＯＢ５）、奇数ピクセルのＢ画像データの第４ビット（ＤＯＢ４）、奇数ピクセルの青画像の第３ビット（ＤＯＢ３）、偶数ピクセルのＢ画像データの第５ビット（ＤＥＢ５）、偶数ピクセルのＢ画像データの第４ビットの反転信号（ＸＤＥＢ４）及び偶数ピクセルのＢ画像データの第３ビットの反転信号（ＸＤＢ３）が入力され、これらがいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときは“Ｌ”を出力する。
【００５２】
ＡＮＤゲートＵ１３には、奇数ピクセルのＢ画像データの第５ビット（ＤＯＢ５）、奇数ピクセルのＢ画像データの第４ビットの反転信号（ＸＤＯＢ４）、奇数ピクセルの青画像の第３ビットの反転信号（ＸＤＯＢ３）、偶数ピクセルのＢ画像データの第５ビットの反転信号（ＸＤＥＢ５）、偶数ピクセルのＢ画像データの第４ビット（ＤＥＢ４）及び偶数ピクセルのＢ画像データの第３ビット（ＤＢ３）が入力され、これらがいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときは“Ｌ”を出力する。
【００５３】
ＮＯＲゲートＵ１４は、ＡＮＤゲートＵ１２，Ｕ１３の出力の少なくとも一方が“Ｈ”のとき“Ｌ”を出力し、両方の出力がいずれも“Ｌ”のときには“Ｈ”を出力する。ＡＮＤゲートＵ１５は、ＸＯＲゲートＵ１１及びＮＯＲゲートＵ１４の出力がいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときは“Ｌ”を出力する。
【００５４】
ＸＯＲゲートＵ１６には奇数ピクセルのＢ画像データの第４ビット（ＤＯＢ４）と偶数ピクセルのＢ画像データの第４ビット（ＤＥＢ４）とが入力され、それらの一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
ＡＮＤゲートＵ１７には、奇数ピクセルのＢ画像データの第４ビットの反転信号（ＸＤＯＢ４）、奇数ピクセルの青画像の第３ビット（ＤＯＢ３）、偶数ピクセルの青画像の第４ビット（ＤＥＢ４）及び奇数ピクセルの青画像の第３ビットの反転信号（ＸＤＥＢ３）が入力され、これらがいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００５５】
ＡＮＤゲートＵ１８には、奇数ピクセルのＢ画像データの第４ビット（ＤＯＢ４）、奇数ピクセルのＢ画像データの第３ビットの反転信号（ＸＤＥＢ３）、偶数ピクセルのＢ画像データの第４ビットの反転信号（ＸＤＥＢ４）及び偶数ピクセルのＢ画像データの第３ビット（ＤＥＢ３）が入力され、これらがいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００５６】
ＮＯＲゲートＵ１９は、ＡＮＤゲートＵ１７，Ｕ１８の出力の少なくとも一方が“Ｈ”のときに“Ｌ”を出力し、両方の出力がいずれも“Ｌ”のときには“Ｈ”を出力する。
ＡＮＤゲートＵ２０は、ＮＯＲゲートＵ１４、ＸＯＲゲートＵ１６及びＮＯＲゲートＵ１９の出力がいずれも“Ｈ”のときに“Ｈ”を出力し、その他のときには“Ｌ”を出力する。ＯＲゲートＵ２１は、ＡＮＤゲートＵ１５，Ｕ２０の出力の少なくとも一方が“Ｈ”のときに“Ｈ”を出力し、両方の出力がいずれも“Ｌ”のときに“Ｌ”となる信号ＨＢを出力する。
【００５７】
この階調差判定部４１は、図１３に示すように階調に応じて８つのグループ（ａ）〜（ｈ）に分けて、グループが２以上異なる場合に“Ｈ”を出力する。例えば、奇数ピクセルのＢ画像データが（ａ）グループに属し、偶数ピクセルのＢ画像データが（ｃ）〜（ｈ）のいずれか１つのグループに属しているときに信号ＨＢを“Ｈ”とする。また、奇数ピクセルのＢ画像データが（ｅ）グループに属し、偶数ピクセルのＢ画像データが（ａ）〜（ｃ）又は（ｇ），（ｈ）のいずれか１つのグループに属しているときにも、信号ＨＢを“Ｈ”とする。
【００５８】
同様の回路により、奇数ピクセル及び偶数ピクセルの各Ｒ画像データの階調差に応じた信号ＨＲ、各Ｇ画像データのの階調差に応じた信号ＨＧとが生成される。ＯＲゲートＵ２２は、これらの信号ＨＲ，ＨＧ，ＨＢの少なくとも１つが“Ｈ”のときに“Ｈ”、いずれも“Ｌ”のときに“Ｌ”となる信号Ｂを出力する。
（ii）大小関係検出部
図１９，図２０は大小関係検出部の構成を示す回路図である。図１９に示す回路は、偶数ピクセルのＢ画像データが奇数ピクセルのＢ画像データよりも大きいときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＯＢを出力する。図２０の回路は、奇数ピクセルのＢ画像データが偶数ピクセルのＢ画像データよりも大きいときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＥＢを出力する。また、大小関係検出部４２には、偶数ピクセルのＲ画像データが奇数ピクセルのＲ画像データよりも大きいときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＯＲを出力する回路、奇数ピクセルのＲ画像データが偶数ピクセルのＲ画像データよりも大きいときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＥＲを出力する回路、偶数ピクセルのＧ画像データが奇数ピクセルのＧ画像データよりも大きいときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＯＧを出力する回路、奇数ピクセルのＧ画像データが偶数ピクセルのＧ画像データよりも大きいときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＥＧを出力する回路が設けられている。これらの回路はいずれも入出力される信号が異なること以外は図１９，図２０に示す回路と同一の構成であるので、ここではこれらの回路の図示及び説明を省略する。
【００５９】
図１９の回路は、６個のＸＯＲゲートＵ２５〜Ｕ３０と、６個のＡＮＤゲートＵ３１〜Ｕ３６と、５個のインバータＵ３８〜Ｕ４１と、ＯＲゲートＵ４２とにより構成されている。
ＸＯＲゲートＵ２５には奇数ピクセルＢ画像データの第５ビット（ＤＯＢ５）と偶数ピクセルのＢ画像データの第５ビット（ＤＥＢ５）が入力され、これらのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。ＡＮＤゲートＵ３１は、ＸＯＲゲートＵ２５の出力と奇数ピクセルのＢ画像データの第５ビット（ＤＯＢ５）の両方が“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００６０】
ＸＯＲゲートＵ２６には奇数ピクセルのＢ画像データの第４ビット（ＤＯＢ４）と偶数ピクセルのＢ画像データの第４ビット（ＤＥＢ４）が入力され、これらのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。ＡＮＤゲートＵ３２は、ＸＯＲゲートＵ２６の出力と、奇数ピクセルのＢ画像データの第４ビット（ＤＯＢ４）及びインバータＵ３７で反転されたＸＯＲゲートＵ２５の出力がいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００６１】
ＸＯＲゲートＵ２７には奇数ピクセルのＢ画像データの第３ビット（ＤＯＢ３）と偶数ピクセルのＢ画像データの第３ビット（ＤＥＢ３）が入力され、これらのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。ＡＮＤゲートＵ３３は、ＸＯＲゲートＵ２７の出力と、奇数ピクセルのＢ画像データの第３ビット（ＤＯＢ３）、インバータＵ３８で反転されたＸＯＲゲートＵ２６の出力及びインバータＵ３７の出力がいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００６２】
ＸＯＲゲートＵ２８には奇数ピクセルのＢ画像データの第２ビット（ＤＯＢ２）と偶数ピクセルのＢ画像データの第２ビット（ＤＥＢ２）が入力され、これらのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。ＡＮＤゲートＵ３４は、ＸＯＲゲートＵ２８の出力と、奇数ピクセルのＢ画像データの第２ビット（ＤＯＢ２）、インバータＵ３９で反転されたＸＯＲゲートＵ２７の出力、インバータＵ３８の出力及びインバータＵ３７の出力がいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００６３】
ＸＯＲゲートＵ２９には奇数ピクセルのＢ画像データの第１ビット（ＤＯＢ１）と偶数ピクセルのＢ画像データの第１ビット（ＤＥＢ１）が入力され、これらのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。ＡＮＤゲートＵ３５は、ＸＯＲゲートＵ２９の出力と、奇数ピクセルのＢ画像データの第１ビット（ＤＯＢ１）、インバータＵ４０で反転されたＸＯＲゲートＵ２８の出力、インバータ３９の出力、インバータＵ３８の出力及びインバータＵ３７の出力がいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００６４】
ＸＯＲゲートＵ３０には奇数ピクセルのＢ画像データの第０ビット（ＤＯＢ０）と偶数ピクセルのＢ画像データの第０ビット（ＤＥＢ０）が入力され、これらのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。ＡＮＤゲートＵ３６は、ＸＯＲゲートＵ３０の出力と、奇数ピクセルのＢ画像データの第０ビット（ＤＯＢ０）、インバータＵ４１で反転されたＸＯＲゲートＵ２９の出力、インバータＵ４０の出力、インバータＵ３９の出力、インバータＵ３８の出力及びインバータＵ３７の出力がいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときには“Ｌ”を出力する。
【００６５】
ＯＲゲートＵ４２は、ＡＮＤゲートＵ３１〜Ｕ３６の少なくとも１つの出力が“Ｈ”のときに“Ｈ”となり、その他のときは“Ｌ”となる信号ＯＢを出力する。この信号ＯＢが“Ｈ”のときは、奇数ピクセルのＢ画像データが偶数ピクセルのＢ画像データよりも大きいことを示す。
図２０に示す回路は、ＸＯＲ回路Ｕ２５〜Ｕ３０に入力される奇数ピクセルのＢ画像データと偶数ピクセルのＢ画像データの順番が逆になっていること以外は図１９と同じであるので、ここでは説明を省略する。この図２０に示す回路では、偶数ピクセルのＢ画像データが奇数ピクセルのＢ画像データよりも大きいときに“Ｈ”となる信号ＥＢが出力される。
【００６６】
例えば、図１４に示すように、奇数ピクセルのＲＧＢの階調がそれぞれ４８、１６、５６であり、偶数ピクセルのＲＧＢの階調がそれぞれ８、３２、０であるとすると、大小関係検出部からは、ＯＲ＝“Ｈ”、ＥＲ＝“Ｌ”、ＯＧ＝“Ｌ”、ＥＧ＝“Ｈ”、ＯＢ＝“Ｈ”、ＥＢ＝“Ｌ”が出力される。
（iii ）大小関係同一パターン検出部及び横方向パターン数カウント部
図２１〜図２４は大小関係同一パターン検出部４３及び横方向パターン数検出部４４の構成を示す回路図である。但し、 図２１には奇数ピクセルのＢ画像データのパターン数を検出する回路のみを記載しているが、実際には奇数ピクセルのＲ画像データのパターンを検出する回路、奇数ピクセルのＧ画像データのパターンを検出する回路、偶数ピクセルのＢ画像データのパターンを検出する回路、偶数ピクセルのＲ画像データのパターンを検出する回路、偶数ピクセルのＧ画像データのパターンを検出する回路が含まれている。
【００６７】
図２１に示す回路は、シフトレジスタＵ４５と、ＸＮＯＲゲートＵ４６，Ｕ４７と、ＡＮＤゲートＵ４８とにより構成されている。シフトレジスタＵ４５には図１９に示す回路から出力される信号ＯＢが入力される。
シフトレジスタＵ４５は、信号ＯＢを信号X ＿SYSCK に同期したタイミングでシフトする。この信号X ＿SYSCK は、画像データの出力タイミングに同期した信号である。また、シフトレジスタＵ４５は、水平同期信号Ｈ-sync に同期した信号H ＿CLR によりクリアされる。
【００６８】
ＸＮＯＲゲートＵ４６は、シフトレジスタＵ４５の第１ビット（ＯＡ）及び第２ビット（ＯＢ）から出力される信号のいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｌ”を出力し、第１ビット（ＯＡ）及び第２ビット（ＯＢ）から出力される信号の論理値が同じときは“Ｈ”を出力する。また、ＸＮＯＲゲートＵ４７は、シフトレジスタＵ４５の第２ビット（ＯＢ）及び第３ビット（ＯＣ）から出力される信号のいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｌ”を出力し、第２ビット（ＯＢ）及び第３ビット（ＯＣ）から出力される信号の論理値が同じときは“Ｈ”を出力する。ＡＮＤゲートＵ４８は、ＸＮＯＲゲートＵ４６，Ｕ４７の出力の両方が“Ｈ”のときに“Ｈ”、それ以外のときに“Ｌ”となる信号Ａ３を出力する。
【００６９】
すなわち、図１９に示した回路から出力される信号ＯＢの値が３回連続して同じ場合に、ＡＮＤゲートＵ４８の出力信号Ａ３が“Ｈ”となる。
同様の回路により、奇数ピクセルのＲ画像データが偶数ピクセルのＲ画像データよりも大きいときに“Ｈ”となる信号ＯＲの値が３回連続して同じ場合に“Ｈ”となる信号Ａ１、奇数ピクセルのＧ画像データが偶数ピクセルのＧ画像データよりも大きいときに“Ｈ”となる信号ＯＧの値が３回連続して同じ場合に“Ｈ”となる信号Ａ２、偶数ピクセルのＲ画像データが奇数ピクセルのＲ画像データよりも大きいときに“Ｈ”となる信号ＥＲの値が３回連続して同じ場合に“Ｈ”となる信号Ａ４、偶数ピクセルのＧ画像データが奇数ピクセルのＧ画像データよりも大きいときに“Ｈ”となる信号ＥＧの値が３回連続して同じ場合に“Ｈ”となる信号Ａ５、偶数ピクセルのＢ画像データが奇数ピクセルのＢ画像データよりも大きいときに“Ｈ”となる信号ＥＢの値が３回連続して同じ場合に“Ｈ”となる信号Ａ６が生成される。
【００７０】
ＡＮＤゲートＵ５０は、これらの信号Ａ１〜Ａ６がいずれも“Ｈ”のときに“Ｈ”となる信号YOKOを出力する。この信号YOKOは、図１４に示すように、横方向に相互に隣接する２つのピクセルの各ＲＧＢの画像データの大小関係が３回連続して同じ場合に“Ｈ”となる。
ＯＲゲートＵ４９は、シフトレジスタＵ４５の第１〜第３ビットの出力の少なくとも１つが“Ｈ”のときに“Ｈ”、いずれも“Ｌ”のときに“Ｌ”となる信号TATE＿OBを出力する。また、同様の回路により、TATE＿OR、TATE＿OG、TATE＿ER、TATE＿EG、TATE＿TBが生成される。これらの信号は、縦方向フリッカパターン検出部４６で使用される。
【００７１】
図２２に示す回路は、シフトレジスタＵ５１、ＡＮＤゲートＵ５２、ＤフリップフロップＵ５３、カウンタＵ５４，Ｕ５５、ＪＫフリップフロップＵ５６、バッファＵ５７により構成されている。バッファＵ５７は、これらのシフトレジスタＵ５１、ＤフリップフロップＵ５３、カウンタＵ５４，Ｕ５５及びＪＫフリップフロップＵ５６に、クロック信号として信号X ＿SYSCK を供給する。また、シフトレジスタＵ５１、ＤフリップフロップＵ５３、カウンタＵ５４，Ｕ５５及びＪＫフリップフロップＵ５６は、いずれも信号H ＿CLR によりクリアされる。
【００７２】
シフトレジスタＵ５１は、図１９に示すＡＮＤゲートＵ２２から出力される信号Ｂを入力し、信号X ＿SYSCLKに同期したタイミングでデータをシフトする。ＡＮＤゲートＵ５２には、図２１のＡＮＤゲートＵ５０から出力される信号YOKOと、シフトレジスタＵ５１の第１〜第３ビットの出力（ＯＡ，ＯＢ，ＯＣ）が入力され、これらの信号がいずれも“Ｈ”のときに“Ｈ”を出力し、それ以外のときは“Ｌ”を出力する。ＤフリップフロップＵ５３はＡＮＤゲートＵ５２の出力を，信号X ＿SYSCK に同期したタイミングで保持する。カウンタＵ５４，Ｕ５５は、ＤフリップフロップＵ５３の出力を信号X ＿SYSCK に同期したタイミングでカウントする。
【００７３】
ＪＫフリップフロップＵ５６は、信号X ＿SYSCK に同期したタイミングでカウンタＵ５５の第２ビット（ＯＢ）の出力を取り込んで保持し、出力信号Ｆとして出力する。この出力信号Ｆは、１ラインにフリッカパターンが３２個あるときに“Ｈ”となる信号である。
図２３に示す回路は、ＤフリップフロップＵ６０，Ｕ６１、インバータＵ６２、ＡＮＤゲートＵ６３及びバッファＵ６４により構成されている。ＤフリップフロップＵ６０は、信号X ＿SYSCK に同期したタイミングでＪＫフリップフロップＵ５６から出力された信号Ｆを取り込んで保持する。ＤフリップフロップＵ６１は、信号X ＿SYSCK に同期したタイミングでＤフリップフロップＵ６１の出力を保持する。信号X ＿SYSCK は、バッファＵ６４を介してＤフリップフロップＵ６０，Ｕ６１に供給される。
【００７４】
ＡＮＤゲートＵ６３は、ＤフリップフロップＵ６０の出力と、インバータＵ６２で反転されたＤフリップフロップＵ６１の出力とがいずれも“Ｈ”のときに“Ｈ”となり、それ以外のときは“Ｌ”となる信号F ＿CLK を出力する。なお、ＤフリップフロップＵ６１，Ｕ６２は、信号STCLR よりクリアされる。この信号STCLR は電源オン時又はシステムリセット時に一定時間だけ“Ｌ”となる信号である。
【００７５】
（iv）横方向パターン情報格納部及び縦方向パターン比較部
図２４は縦方向パターン比較部４７の構成を示す回路図である。
この回路は、シフトレジスタＵ６５、ＸＯＲゲートＵ６６，Ｕ６７，Ｕ６８及びＡＮＤゲートＵ６９により構成されている。
シフトレジスタＵ６５は、図２１に示すＯＲゲート４９から出力される信号TATE＿OBを、図２３に示す回路から出力される信号F ＿CLK に同期したタイミングでシフトする。また、シフトレジスタＵ６５は、垂直同期信号に同期した信号信号V ＿CLR によりクリアされる。このシフトレジスタＵ６５には、信号F ＿CLK に同期したタイミングで横方向のパターン情報が格納される。
【００７６】
ＸＯＲゲートＵ６６は、シフトレジスタＵ６５の第１ビット（ＯＡ）及び第２ビット（ＯＢ）の出力のいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、第１ビット（ＯＡ）及び第２ビット（ＯＢ）の出力が同じときは“Ｌ”を出力する。ＸＯＲゲートＵ６７は、シフトレジスタＵ６５の第２ビット（ＯＢ）及び第３ビット（ＯＣ）の出力のいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、第２ビット（ＯＢ）及び第３ビット（ＯＣ）の出力が同じときは“Ｌ”を出力する。ＸＯＲゲートＵ６８は、シフトレジスタＵ６５の第３ビット（ＯＣ）及び第４ビット（ＯＤ）のいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”を出力し、第３ビット（ＯＣ）及び第４ビット（ＯＤ）が同じときには“Ｌ”を出力する。
【００７７】
ＡＮＤゲートＵ６９は、ＸＯＲゲートＵ６６，Ｕ６７，Ｕ６８の出力がいずれも“Ｈ”のときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＴＯＢを出力する。
この信号ＴＯＢは、４回分（４ライン分）の信号TATE＿OBが交互に反転する場合に“Ｈ”となる。これにより、奇数ピクセルのＢ画像データによる縦方向の１ドット反転パターンを検出する。
【００７８】
同様の回路により、奇数ピクセルのＲ画像データによる縦方向の１ドット反転パターン検出信号ＴＯＲ、奇数ピクセルのＧ画像データによる縦方向の１ドット反転パターン検出信号ＴＯＧ信号、奇数ピクセルのＢ画像データによる縦方向の１ドット反転パターン検出信号ＴＯＢ信号、偶数ピクセルのＲ画像データによる縦方向の１ドット反転パターン検出信号ＴＥＲ、偶数ピクセルのＧ画像データによる縦方向の１ドット反転パターン検出信号ＴＥＧが生成される。
【００７９】
（ｖ）縦方向パターン数カウント部
図２５は縦方向パターン数カウント部４８の構成を示す回路図である。この回路は、ＯＲゲートＵ７０、カウンタＵ７１，Ｕ７２及びＪＫフリップフロップ回路Ｕ７３により構成されている。ＯＲゲートＵ７０には図２３及びそれと同様の回路から出力される信号ＴＯＲ，ＴＯＧ，ＴＯＢ，ＴＥＲ，ＴＥＧ，ＴＥＢが入力される。ＯＲゲートＵ７０は、これらの信号の少なくとも１つが“Ｈ”のときに“Ｈ”、いずれも“Ｌ”のときに“Ｌ”となる信号を出力する。
【００８０】
カウンタＵ７１，Ｕ７２は、ＯＲゲートＵ７０から出力される信号を信号V ＿CLK に同期したタイミングでカウントし、カウンタＵ７２の第２ビットから出力される信号が、ＪＫフリップフロップＵ７３に入力される。ＪＫフリップフロップＵ７３は、カウンタＵ７２の出力を信号V ＿CLK に同期したタイミングで取り込んで保持し、極性パターン切替え信号FLK1として出力する。
【００８１】
このＪＫフリップフロップＵ３３から出力される信号FLK1は、縦方向にフリッカパターンが３２個以上あるときに“Ｈ”となる。
駆動切替え判定部４９は、数フレームにわたって信号FLK1の変化を監視し、その結果に応じて極性パターン切替え信号FLK の論理値を決定する。すなわち、駆動切替え判定部４９は、縦方向フリッカパターン検出部４６から出力される信号FLK1が数フレーム（例えば８フレーム）にわたって“Ｈ”のときに極性パターン切替え信号FLK を“Ｈ”とし、数フレームにわたって“Ｌ”のときに極性パターン切替え信号FLK を“Ｌ”とする。
【００８２】
（４）データドライバの構成
図２６はデータドライバ１４の一例を示すブロック図である。
データドライバ１４は、極性パターン設定部５１と、シフトレジスタ回路部５２と、データレジスタ回路部５３と、ラッチ回路部５４と、レベルシフト回路部５５と、Ｄ／Ａ変換回路部５６と、ボルテージホロワ部５７とにより構成されている。
【００８３】
極性パターン設定部５１は、駆動切替え判定部４９から出力された極性パターン切替え信号FLK に応じて、水平同期信号Ｈ-sync に同期したタイミングで極性信号Ｐ1 〜Ｐn を出力する。すなわち、極性パターン切替え信号FLK が“Ｌ”のときは極性信号Ｐ1 〜Ｐn の論理値１水平期間毎に反転させて、図３（ａ）に示す縦１ライン反転極性パターンを生成し、極性パターン切替え信号FLK が“Ｈ”のときは極性信号Ｐ1 〜Ｐn の論理値を２水平同期期間毎に反転させて、図３（ｂ）に示す縦２ライン反転極性パターンを生成する。
【００８４】
データレジスタ回路部５３はｎ個のレジスタ５３ａにより構成されている。シフトレジスタ回路部５２は、データスタート信号DSTIN 、データクロックDCLK及びストローブ信号STB を入力して、データレジスタ回路部５３のレジスタ５３ａのアドレスを設定する。すなわち、データレジスタ回路部５３はデータスタート信号DATIN を入力するとレジスタ５３ａの先頭アドレスを設定し、データクロックDCLKに同期してアドレスをインクリメントする。データレジスタ回路部５３は画像信号RGB を入力し、シフトレジスタ回路部５２により指定されたアドレスのレジスタ５３ａにＲ画像データ、Ｇ画像データ又はＢ画像データを記憶する。
【００８５】
ラッチ回路部５４はｎ個のラッチ回路５４ａにより構成されている。各ラッチ回路５４ａはストローブ信号STB に同期してデータレジスタ回路部５３の出力及びシフトレジスタ回路部５１の出力をラッチする。このとき、各ラッチ回路５４ａは、Ｒ画像データ、Ｇ画像データ又はＢ画像データの最上位ビットに極性信号Ｐ1 〜Ｐn を付加する。
【００８６】
レベルシフト回路部５５は、ラッチ回路部５４から出力される信号のレベルを変換する。例えば、レベルシフト回路部５５はラッチ回路部５４から出力される波高値が例えば３．３Ｖの信号を、波高値が例えば１２Ｖの信号に変換してＤ／Ａ変換回路部５６に出力する。
Ｄ／Ａ変換回路部５６はｎ個のＤ／Ａ変換器５６ａにより構成されている。これらのＤ／Ａ変換器５６ａは、極性信号Ｐ1 〜Ｐn が付加されたＲ画像データ、Ｇ画像データ及びＢ画像データを入力して、最上位のビットの論理値が“Ｈ”か“Ｌ”かに応じて、正極性（＋）又は負極性（−）のアナログの画像データＯ1 〜Ｏn を出力する。ボルテージホロワ部５７はｎ個のボルテージホロワ５７ａにより構成されている。これらのボルテージホロワ５７ａは、Ｄ／Ａ変換回路部５６から出力された画像データＯ1 〜Ｏn を、ストローブ信号STB に同期して液晶表示パネル１３の各データバスライン２３に供給する（図１０参照）。
【００８７】
本実施の形態においては、上述したように、隣接する２つのピクセルの画像データを比較し、水平方向及び垂直方向のフリッカパターンを検出してフリッカパターンが一定数以上存在し、更にその状態が数フレーム続いたときに極性パターンを切替える。これにより、フリッカの発生を防止できる。また、不必要に極性パターンを切替えることがないので、極性パターンを頻繁に切替えることによる表示品質の低下が回避される。
【００８８】
なお、上記の実施の形態では第１の極性パターンとして１ライン反転極性パターンを使用し、第２の極性パターンとして２ライン反転極性パターンを使用した場合について説明したが、これにより第１の極性パターン及び第２の極性パターンが１ライン反転極性パターン及び２ライン反転極性パターンに限定されるものではない。
【００８９】
（第２の実施の形態）
以下、本発明の第２の実施の形態について説明する。なお、本実施の形態が第１の実施の形態と異なる点は、図１１に示す階調差判定部４１及び大小関係検出部４２の構成が異なることにあり、その他の構成は基本的に第１の実施の形態と同様であるので、重複する部分の説明は省略する。また、本実施の形態においても、図１１を参照して説明する。
【００９０】
第１の実施の形態では、図１３に示すように画像データの値に応じて画像データを８つのグループに分けており、このグループに基づいて階調差を判定していた。一方、本実施の形態では、奇数ピクセルの画像データと偶数ピクセルの画像データとが９階調以上離れているか否かにより階調差を判定する。
例えば、図２７に示すように、奇数ピクセルのＧ画像データＯＧの階調が２０、偶数ピクセルのＧ画像データＥＧの階調が２９であるとする。この場合、ＯＧの値から８（階調）を減算した値ＯＧ’（１２）とＥＧの値（２９）とを比較するとともに、ＥＧの値から８（階調）を減算した値ＥＧ’（２１）と元のＯＧの値（２０）とを比較する。その結果、ＯＧ’の値がよりも元のＥＧの値よりも小さく、かつ、ＥＧ’が元のＯＧの値よりも大きいときは、ＥＧの値がＯＧの値よりも９階調以上大きいことを示している。また、ＯＧ’の値が元のＥＧの値よりも大きく、かつ、ＥＧ’の値が元のＯＧの値よりも小さいときは、ＯＧの値がＥＧの値よりも９階調以上大きいことを示している。更に、ＯＧ’の値が元のＥＧの値よりも小さく、かつ、ＥＧ’の値が元のＯＧの値よりも小さいときは、ＯＧとＥＧとの差が９階調未満であることを示している。なお、ＯＧ’の値が元のＥＧの値よりも大きく、かつ、ＥＧ’の値が元のＯＧの値よりも大きいことはありえない。
【００９１】
図２８は、本実施の形態の液晶表示装置の階調判定部４１の８階調減算回路を示す回路図である。なお、ここでは奇数ビットのＢ画像データの値を８階調分減算する回路を示しているが、本実施の形態の階調判定部４１には、奇数ビットのＲ画像データの値を８階調分減算する回路、奇数ビットのＧ画像データの値を８階調分減算する回路、偶数ビットのＢ画像データの値を８階調分減算する回路、偶数ビットのＲ画像データの値を８階調分減算する回路、偶数ビットのＧ画像データの値を８階調分減算する回路が含まれている。
【００９２】
この回路は、ＯＲゲートＵ７５，Ｕ７６、ＡＮＤゲートＵ７７、インバータＵ７８及びＸＯＲゲートＵ７９により構成されている。ＯＲゲートＵ７５には奇数ピクセルのＢ画像データの第５ビット（ＤＯＢ５）、第４ビット（ＤＯＢ４）及び第３ビット（ＤＯＢ３）が入力され、これらのビットのうちの少なくとも１つが“Ｈ”のときに“Ｈ”、いずれも“Ｌ”のときの“Ｌ”となる信号FOB ＿DMY を出力する。
【００９３】
ＯＲゲートＵ７６は、奇数ピクセルの第４ビットのＢ画像データ（ＤＯＢ４）と第３ビットのＢ画像データ（ＤＯＢ３）とが入力され、これらのうちの少なくとも一方のビットが“Ｈ”のときに“Ｈ”、両方のビットがいずれも“Ｌ”のときに“Ｌ”を出力する。ＡＮＤゲートＵ７７は、奇数ピクセルのＢ画像データの第５ビットとＯＲゲートＵ７６の出力とを入力し、これらがいずれも“Ｈ”のときに“Ｈ”、それ以外のときに“Ｌ”となる信号ＦＯＢ５を出力する。
【００９４】
インバータＵ７８は、奇数ピクセルのＢ画像データの第３ビットの値を反転し、信号ＦＯＢ３として出力する。ＸＯＲゲートＵ７９は、インバータＵ７８の出力と、奇数ピクセルのＢ画像データの第４ビットとのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”となり、両方が同じ論理値のときに“Ｌ”となる信号ＦＯＢ４を出力する。
【００９５】
この８階調減算回路から出力される信号ＦＯＢ５，ＦＯＢ４，ＦＯＢ３を上位３ビットとし、元のＢ画像データの下位３ビットとを組み合わせることにより、元のＢ画像データから８階調減算した値が得られる。
同様の回路により、奇数ピクセルのＲ画像データから８階調減算した値、奇数ピクセルのＧ画像データから８階調減算した値、偶数ピクセルのＢ画像データから８階調減算した値、偶数ピクセルのＲ画像データから８階調減算した値、偶数ピクセルのＧ画像データから８階調減算した値が得られる。これらの値と元の画像データとを比較して、９階調以上の階調差の有無を判定し、その結果を大小関係同一パターン検出部４３に出力する。
【００９６】
図２９は、本実施の形態の大小関係検出部４２の構成を示す回路図である。図２９において、図１９と同一物には同一符号を付している。また、図２９において、ＨＯＢ５，ＨＯＢ４，ＨＯＢ３，ＨＯＢ２，ＨＯＢ１はそれぞれ、８ビット減算後の奇数ピクセルの第５ビット〜第１ビットを示している。
この回路は、８ビット減算後の奇数ピクセルのＢ画像データと、偶数ピクセルの元のＢ画像データとの大小関係を検出する。そして、ＡＮＤゲートＵ８０からは、８ビット減算後の奇数ピクセルのＢ画像データが元の偶数ピクセルのＢ画像データよりも大きいときに“Ｈ”、それ以外のときの“Ｌ”となる信号ＯＢが出力される。
【００９７】
同様の回路により、８ビット減算後の奇数ピクセルのＲ画像データが偶数ピクセルの元のＲ画像データよりも“Ｈ”となる信号ＯＲ、８ビット減算後の奇数ピクセルのＧ画像データが偶数ピクセルの元のＧ画像データよりも“Ｈ”となる信号ＯＧ、８ビット減算後の偶数ピクセルのＢ画像データが奇数ピクセルの元のＢ画像データよりも“Ｈ”となる信号ＥＢ、８ビット減算後の偶数ピクセルのＲ画像データが奇数ピクセルの元のＲ画像データよりも“Ｈ”となる信号ＥＲ、８ビット減算後の偶数ピクセルのＧ画像データが奇数ピクセルの元のＧ画像データよりも“Ｈ”となる信号ＥＧが生成される。
【００９８】
第１の実施の形態では階調をグループに分けて階調差を検出しているので、階調差があると判定したときであっても、８から１５のばらつきがある。これに対し、本実施の形態では８階調以上の階調差を検出しているので、より詳細な判定が可能である。
（第３の実施の形態）
以下、本発明の第３の実施の形態について説明する。
【００９９】
第１の実施の形態では、第１の極性パターンから第２の極性パターンに変更するときの階調差と、第２の極性パターンから第１の極性パターンに変更するときの階調差の条件を同じ（２グループ以上異なるとき）としている。一方、本実施の形態においては、第１の極性パターンから第２の極性パターンに変更するときの階調差を９階調以上とし、第２の極性パターンから第１の極性パターンに戻すときの階調差を６階調以上として、いわゆるヒステリシス特性を実現する。
【０１００】
従って、本実施の形態においては、８階調減算と６階調減算とを行うことが必要であるが、８階調減算回路は図２８に示すものを使用することができる。
図３０は６階調減算回路を示す回路図である。この回路は、ＡＮＤゲートＵ８１，Ｕ８４，Ｕ８５，Ｕ８９、ＯＲゲートＵ８２，Ｕ８３、ＸＯＲゲートＵ８６，Ｕ９１，Ｕ９３、ＮＯＲゲートＵ８７、ＮＡＮＤゲートＵ９０及びインバータＵ９２、Ｕ９４により構成されている。
【０１０１】
ＡＮＤゲートＵ８１には、奇数ピクセルのＢ画像データの第２ビット（ＤＯＢ２）及び第１ビット（ＤＯＢ１）が入力される。ＡＮＤゲートＵ８１は、これらのビットがいずれも“Ｈ”のときに“Ｈ”、その他のときの“Ｌ”を出力する。ＯＲゲートＵ８２は、ＡＮＤゲートＵ８１の出力と、奇数ピクセルのＢ画像データの第５ビット（ＤＯＢ５）、第４ビット（ＤＯＢ４）及び第３ビット（ＤＯＢ３）が入力され、これらのうちの少なくとも１つが“Ｈ”とのときに“Ｈ”、いずれも“Ｌ”のときに“Ｌ”となる信号SOB ＿DMY を出力する。
【０１０２】
ＡＮＤゲートＵ８５には、奇数ピクセルのＢ画像データの第２ビット（ＤＯＢ２）及び第１ビット（ＤＯＢ１）が入力され、これらのビットがいずれも“Ｈ”のときに“Ｈ”、その他のときに“Ｌ”を出力する。ＯＲゲートＵ８３は、ＡＮＤゲートＵ８５の出力と、奇数ピクセルのＢ画像データの第４ビット（ＤＯＢ４）及び第３ビット（ＤＯＢ３）が入力され、これらのうちの少なくとも１つが“Ｈ”のときに“Ｈ”、いずれも“Ｌ”のときに“Ｌ”を出力する。ＡＮＤゲートＵ８４は、ＯＲゲートＵ８３の出力と、奇数ピクセルのＢ画像データの第５ビット（ＤＯＢ５）が入力され、これらがいずれも“Ｈ”のときに“Ｈ”、その他のときに“Ｌ”となる信号SOB5を出力する。
【０１０３】
ＡＮＤゲートＵ８９には、奇数ピクセルのＢ画像データの第２ビット（ＤＯＢ２）及び第１ビット（ＤＯＢ１）が入力され、これらのビットがいずれも“Ｈ”のときに“Ｈ”、その他のときに“Ｌ”を出力する。ＮＯＲゲートＵ８７は、ＡＮＤゲートＵ８９の出力と、奇数ピクセルのＢ画像データの第３ビット（ＤＯＢ３）が入力され、これらのうちの少なくとも１つが“Ｈ”のときに“Ｌ”、いずれも“Ｈ”のときに“Ｌ”を出力する。ＮＯＲゲートＵ８６は、ＮＯＲゲートＵ８７の出力と、奇数ピクセルのＢ画像データの第４ビット（ＤＯＢ４）が入力され、これらのうちの一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”、両方とも“Ｈ”又は“Ｌ”のときに“Ｌ”となる信号SOB4を出力する。
【０１０４】
ＮＯＲゲートＵ９０は奇数ピクセルのＢ画像データの第２ビット（ＤＯＢ２）及び第１ビット（ＤＯＢ１）が入力され、これらがいずれも“Ｈ”のとき“Ｌ”、その他のときに“Ｈ”を出力する。ＸＯＲゲートＵ９１は、ＮＡＮＤゲートＵ９０の出力と奇数ピクセルのＢ画像データの第３ビット（ＤＯＢ３）が入力され、これらのうちのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”となり、両方とも“Ｈ”又は“Ｌ”のときに“Ｌ”となる信号SOB3を出力する。
【０１０５】
インバータＵ９２には奇数ピクセルのＢ画像データの第２ビット（ＤＯＢ２）が入力され、インバータＵ９４には奇数ピクセルのＢ画像データの第１ビット（ＤＯＢ１）が入力される。ＸＯＲゲートＵ９３には、インバータＵ９２の出力とインバータＵ９４の出力とが入力され、これらのいずれか一方が“Ｈ”、他方が“Ｌ”のときに“Ｈ”、両方とも“Ｈ”又は“Ｌ”のときに“Ｌ”となる信号SOB2を出力する。また、インバータＵ９４から出力された信号は、信号DOB1として出力される。
【０１０６】
なお、ここでは奇数ピクセルのＢ画像データを６階調減算する回路のみについて説明したが、奇数ピクセルのＲ画像データを６階調減算する回路、奇数ピクセルのＧ画像データを６階調減算する回路、偶数ピクセルのＢ画像データを６階調減算する回路、偶数ピクセルのＲ画像データを６階調減算する回路及び偶数ピクセルのＧ画像データを６階調減算する回路が設けられている。
【０１０７】
図３１は切替え回路を示す図である。この切替え回路Ｕ９４は、８ビットの入力ポートを２つもち、一方のポートの端子Ａ０〜Ａ５には６ビット減算回路の出力SOB ＿DMY 、SOB5〜SOB1が入力され、他方のポートの端子Ｂ０〜Ｂ５には８ビット減算回路の出力FOB ＿DMY 、FOB5〜FOB1が入力される。切替え回路Ｕ９４は、極性パターン切替え信号FLK が“Ｌ”のとき、すなわち縦１ライン反転極性パターンで駆動しているときは、端子Ｂ０〜Ｂ５に入力された信号を出力端子Ｙ０〜Ｙ５から信号HOB ＿DMY 、HOB5〜HOB1として出力する。また、切替え回路９４は、極性パターン切替え信号FLK が“Ｈ”のとき、すなわち縦２ライン反転極性パターンで駆動しているときは、端子Ａ０〜Ａ５に入力された信号を出力端子Ｙ０〜Ｙ５から信号HOB ＿DMY 、HOB5〜HOB1として出力する。
【０１０８】
切替え回路９４から出力された信号は、図２９に示す大小関係を検出する回路に入力される。
本実施の形態においては、縦１ライン反転極性パターンから縦２ライン反転極性パターンに切替えるときには９階調以上の階調差があり、縦２ライン反転極性パターンから縦１ライン反転極性パターンに切替えるときには６階調以下の階調差としている。例えば、９階調差以下で縦２ライン反転極性パターンから縦１ライン反転極性パターンに戻すとすると、ノイズの影響によりデータが８階調差となって、極性パターンが変更されてしまうことがある。しかし、この実施の形態のように極性パターンと判定するときの階調差と判定を解除するときの階調差とを異なるものとすることにより、ノイズの影響による誤動作が回避される。
【０１０９】
（第４の実施の形態）
図３２は本発明の第４の実施の形態の液晶表示装置の縦方向パターン数カウント部の構成を示す回路図である。なお、本実施の形態においては、縦方向パターン数にヒステリシスを持たせること以外は第１の実施の形態と基本的に同じであるので、重複する部分の説明は省略する。
【０１１０】
図３２に示す回路では、ＡＮＤゲートＵ９５に、カウンタＵ７１の第４ビット（ＱＤ）とカウンタＵ７２の第３ビット（ＱＣ）とが供給される。ＡＮＤゲートＵ９５は、これらのビットの両方が“Ｈ”のときに“Ｈ”となり、その他のときには“Ｌ”となる信号を切替え回路Ｕ９６の入力端子Ｂに供給する。また、切替え回路Ｕ９６の入力端子Ａには、カウンタＵ７２の第３ビット（ＱＣ）の出力が供給される。切替え回路Ｕ９６は、極性パターン切替え信号FLK が“Ｌ”のときはＡＮＤゲートＵ９５の出力を次段（図２５のＪＫフリップフロップＵ７３）に伝達する。
【０１１１】
本実施の形態では、フリッカ判定開始条件が７２カウント以上、フリッカ判定解除条件が６３カウント以下となる。例えば、パターン数が７２カウントで縦２ライン反転極性パターンで液晶表示パネルを駆動しているときに、ノイズの影響により７０カウントしたできなかったとしても、本実施の形態では判定解除条件を６３カウント以下としているので、フリッカ判定が解除されてしまうことを防止できる。これにより、ノイズによる誤動作が防止される。
【０１１２】
（付記）
請求項５に記載の液晶表示装置において、前記極性パターン切替え信号出力部は、複数フレームにわたってフリッカ発生のおそれ有りと判定したときに、前記極性パターン切替え信号を変化させることが好ましい。
【０１１３】
【発明の効果】
以上説明したように、本発明によれば、水平方向に隣接する２つのピクセルの同色画素に供給する画像データの階調差を検出し、その結果に基づいてフリッカの有無を判定して極性パターン切替え信号を出力し、その極性パターンに応じた極性で画像データを液晶表示パネルに供給するので、フリッカの発生をより確実に防止することができる。また、フリッカの有無の判定の際に垂直方向に連続する複数ラインで画素データの階調の大小関係を調べることにより、不必要な極性パターンの切替えが回避される。
【図面の簡単な説明】
【図１】図１は、コモン電圧と正極性画素電圧、及び負極性画素電圧との関係を示す模式図である。
【図２】図２は、液晶表示パネルの駆動電圧−透過率特性を示す図である。
【図３】図３（ａ）は縦１ライン反転極性パターンを示す図、図３（ｂ）は縦２ライン反転極性パターンを示す図である。
【図４】図４（ａ）は縦１ライン反転極性パターンでフリッカが発生しない表示パターンを示す図、図４（ｂ）は縦１ライン反転極性パターンでフリッカが発生する表示パターンを示す図である。
【図５】図５（ａ），（ｂ）は縦１ライン反転極性パターンでフリッカが発生し、縦２ライン反転極性パターンでフリッカが発生しない表示パターンを示す図である。
【図６】図６（ａ），（ｂ）は縦２ライン反転極性パターンでフリッカが発生し、縦２ライン反転極性パターンでフリッカが発生しない表示パターンを示す図である。
【図７】図７は、いずれも縦１ライン反転極性パターンでフリッカが発生しやすい表示パターンを示す図である。
【図８】図８は、本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。
【図９】図９は、液晶表示パネルの断面図である。
【図１０】図１０は、液晶表示パネルの平面図である。
【図１１】図１１は、フリッカ判定部の構成を示すブロック図である。
【図１２】図１２は、フリッカ判定部の動作を示すフローチャートである。
【図１３】図１３は、画像データの上位３ビットによって分類した階調グループを示す図である。
【図１４】図１４は、２つのピクセルの各画像データの大小関係の一例を示す図である。
【図１５】図１５は、同一パターンの連続の一例を示す図である。
【図１６】図１６は、縦方向のパターンの検出を示す図である。
【図１７】図１７は、縦方向のパターンの連続の一例を示す図である。
【図１８】図１８は、階調差判定部の回路図である。
【図１９】図１９は、大小関係検出部（ＯＢ）の回路図である。
【図２０】図２０は、大小関係検出部（ＥＢ）の回路図である。
【図２１】図２１は、大小関係同一パターン検出部の一部の回路図である。
【図２２】図２２は、大小関係同一パターン検出部の一部及び横方向パターン数カウント部の一部の回路図である。
【図２３】図２３は、横方向パターン数カウント部の一部の回路図である。
【図２４】図２４は、横方向パターン情報格納部及び縦方向パターン比較部の回路図である。
【図２５】図２５は、縦方向パターン数カウント部の回路図である。
【図２６】図２６はデータドライバの構成を示すブロック図である。
【図２７】図２７は、９階調差の検出方法を示す図である（第２の実施の形態）。
【図２８】図２８は、８階調差減算回路を示す回路図である。
【図２９】図２９は、大小関係検出部を示す回路図である。
【図３０】図３０は、６階調減算回路を示す回路図である（第３の実施の形態）。
【図３１】図３１は、切替え回路を示す図である。
【図３２】図３２は、縦方向パターン数カウント部の構成を示す図である（第４の実施の形態）。
【図３３】図３３は、しきい値（固定値）による点灯・非点灯の判定を示す図である。
【図３４】図３４は、階調差による点灯・非点灯の判定を示す図である。
【符号の説明】
１０ 液晶表示装置、
１１ コントローラ、
１２ フリッカ判定部、
１３ 液晶表示パネル、
１４ データドライバ、
１５ 走査ドライバ、
２０ ＴＦＴ基板、
２１，３１ ガラス基板、
２２ ゲートバスライン、
２３ データバスライン、
２４ 画素電極、
２５ ＴＦＴ、
３０ 対向基板、
３２ カラーフィルタ、
３４ 対向電極、
４０ 横方向フリッカパターン検出部、
４１ 階調差判定部、
４２ 大小関係検出部、
４３ 大小関係同一パターン検出部、
４４ 横方向パターン数カウント部、
４５ 横方向パターン情報格納部、
４６ 縦方向フリッカパターン検出部、
４７ 横方向パターン比較部、
４８ 横方向パターン数カウント部、
４９ 駆動切替え判定部、
５１ 極性パターン切替え部、
５２ シフトレジスタ回路部、
５３ データレジスタ回路部、
５４ ラッチ回路部、
５５ レベルシフト回路部、
５６ Ｄ／Ａ変換回路部、
５７ ボルテージホロワ部。
Claims (15)
- 水平方向及び垂直方向に並んだ複数の画素を有する液晶表示パネルと、
画像データを出力する画像データ出力部と、
水平方向に隣接する２つのピクセルの同色画素に供給する前記画像データの階調差が一定の範囲を超えているか否かを判定し、前記一定の範囲を超えているときに、前記２つのピクセルの画像データの大小関係を検出し、その検出結果に基づいてフリッカの有無を判定して極性パターン切替え信号を出力するフリッカ判定部と、
前記コントローラから出力される画像データを、前記極性パターン切替え信号に応じた極性パターンに基づく極性で前記液晶表示パネルに供給する極性画像データ供給部と
を有することを特徴とする液晶表示装置。 - 前記フリッカ判定部は、前記２つのピクセルの前記同色画素の画像データの階調差が前記一定の範囲を超えているときに、前記２つのピクセルの画像データの大小関係を検出する大小関係検出部を有することを特徴とする請求項１に記載の液晶表示装置。
- 前記フリッカ判定部は、１ラインに前記大小関係検出部で検出した大小関係が一定数以上連続するか否かを検出する大小関係同一パターン検出部を有することを特徴とする請求項２に記載の液晶表示装置。
- 前記フリッカ判定部は、前記大小関係同一パターン検出部で前記一定数以上連続する大小関係を検出したときに、その大小関係を記憶する横方向大小関係記憶部を有することを特徴とする請求項３に記載の液晶表示装置。
- 前記フリッカ判定部は、前記大小関係記憶部に記憶した大小関係を、垂直方向に連続する複数ラインで比較し、その比較結果に基づいて前記極性パターン切替え信号を出力する極性パターン切替え信号出力部を有することを特徴とする請求項４に記載の液晶表示装置。
- 前記フリッカ判定部は、前記極性パターン切替え信号を変化させるときと元に戻すときとで、前記画像データの階調差のしきい値が異なることを特徴とする請求項５に記載の液晶表示装置。
- 前記フリッカ判定部は、前記極性パターン切替え信号を変化させるときと元に戻すときとで、大小関係が反転するライン数のしきい値が異なることを特徴とする請求項５に記載の液晶表示装置。
- 液晶表示装置の各画素に第１の極性パターンにより決まる極性の画像データをそれぞれ供給し、
水平方向に隣り合う２つのピクセルの同色画素の画像データの階調差が一定の範囲を超えているか否かを判定し、
前記一定の範囲を超えているときに前記２つのピクセルの画像データの大小関係を調べ、その大小関係が同一のパターンが１ラインに一定数以上連続するか否かを判定し、
前記大小関係が同一のパターンが一定数以上連続していると判定したときに前記大小関係を記憶し、
垂直方向に連続する複数ラインの前記大小関係を検出し、前記複数ラインで前記大小関係が交互に反転しているときにそのライン数を計数し、
その計数結果に応じて前記液晶表示装置の各画素に供給する画像データの極性を第２の極性パターンにより決まる極性に切替えることを特徴とする液晶表示装置の駆動方法。 - 前記第１の極性パターンから前記第２の極性パターンに変化させるときの前記画像データの階調差と、前記第２の極性パターンから前記第１の極性パターンに戻すときの前記画像データの階調差が異なることを特徴とする請求項８に記載の液晶表示装置の駆動方法。
- 前記第１の極性パターンから前記第２の極性パターンに変化させるときの前記大小関係の反転数と、前記第２の極性パターンから前記第１の極性パターンに戻すときの前記大小関係の反転数とが異なることを特徴とする請求項８に記載の液晶表示装置の駆動方法。
- 水平方向及び垂直方向に並んだ複数の画素を有する液晶表示パネルに極性パターンに応じた極性の画像データを供給する液晶表示装置の駆動回路において、
画像データを出力する画像データ出力部と、
水平方向に隣接する２つのピクセルの同色画素に供給する前記画像データの階調差が一定の範囲を超えているか否かを判定し、前記一定の範囲を超えているときに、前記２つのピクセルの画像データの大小関係を検出して、その検出結果に基づいてフリッカの有無を判定して極性パターン切替え信号を出力するフリッカ判定部と、
前記画像データ出力部から出力される画像データを、前記極性パターン切替え信号に応じた極性パターンに基づく極性で前記複数の画素に供給するドライバ回路と
を有することを特徴とする液晶表示装置の駆動回路。 - 前記フリッカ判定部は、
前記２つのピクセルの同色画素の画像データの階調差が一定の範囲を超えているか否かを判定し、前記一定の範囲を超えるときに前記２つのピクセルの画像データの大小関係を検出して、１ラインに連続する同一の大小関係の数を検出する横方向フリッカパターン検出部と、
垂直方向に連続する複数ラインで前記大小関係を比較し、前記複数ラインにわたって前記大小関係が交互に反転しているときに前記極性パターン切替え信号を変化させる極性パターン切替え信号出力部と
を有することを特徴とする請求項１１に記載の液晶表示装置の駆動回路。 - 前記極性パターン切替え信号出力部は、
前記複数ラインにわたる前記大小関係の反転数を係数する縦方向フリッカパターン検出部と、前記大小関係の反転数が一定の値以上のフレームが複数連続したときに前記極性パターン切替え信号を変化させる切替え判定部とを有することを特徴とする請求項１１に記載の液晶表示装置の駆動回路。 - 前記フリッカ判定部は、前記極性パターン切替え信号を変化させるときの前記画像データの階調差のしきい値と、前記極性パターン切替え信号を戻すときの前記画像データの階調差のしきい値とが異なることを特徴とする請求項１１に記載の液晶表示装置の駆動回路。
- 前記フリッカ判定部は、前記極性パターン切替え信号を変化させるときの前記大小関係の反転数と、前記切替え信号を戻すときの前記大小関係の反転数とが異なることを特徴とする請求項１１に記載の液晶表示装置の駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35420699A JP4421722B2 (ja) | 1999-12-14 | 1999-12-14 | 液晶表示装置、駆動方法及び駆動回路 |
| US09/735,136 US6734840B2 (en) | 1999-12-14 | 2000-12-12 | Liquid crystal display device with judging section |
| KR1020000075606A KR100718170B1 (ko) | 1999-12-14 | 2000-12-12 | 액정 표시 장치, 구동 방법 및 구동 회로 |
| TW089126632A TW486683B (en) | 1999-12-14 | 2000-12-13 | Liquid crystal display device, and method and circuit for driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35420699A JP4421722B2 (ja) | 1999-12-14 | 1999-12-14 | 液晶表示装置、駆動方法及び駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001174783A JP2001174783A (ja) | 2001-06-29 |
| JP4421722B2 true JP4421722B2 (ja) | 2010-02-24 |
Family
ID=18436006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35420699A Expired - Fee Related JP4421722B2 (ja) | 1999-12-14 | 1999-12-14 | 液晶表示装置、駆動方法及び駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6734840B2 (ja) |
| JP (1) | JP4421722B2 (ja) |
| KR (1) | KR100718170B1 (ja) |
| TW (1) | TW486683B (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3608613B2 (ja) * | 2001-03-28 | 2005-01-12 | 株式会社日立製作所 | 表示装置 |
| JP4230682B2 (ja) * | 2001-08-14 | 2009-02-25 | 株式会社日立製作所 | 液晶表示装置 |
| KR100431000B1 (ko) * | 2001-10-23 | 2004-05-12 | 삼성전자주식회사 | 영상블록화현상 보상장치 및 방법 |
| KR100519367B1 (ko) * | 2001-12-29 | 2005-10-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 플리커 제거방법 |
| TWI221540B (en) * | 2002-04-10 | 2004-10-01 | Toshiba Corp | Method of testing liquid crystal display cells and apparatus for the same |
| KR20030084020A (ko) * | 2002-04-24 | 2003-11-01 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| JP2004012872A (ja) * | 2002-06-07 | 2004-01-15 | Nec Electronics Corp | 表示装置及びその駆動方法 |
| KR100870018B1 (ko) * | 2002-06-28 | 2008-11-21 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| JP3799307B2 (ja) * | 2002-07-25 | 2006-07-19 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置及びその駆動方法 |
| KR100900543B1 (ko) * | 2002-11-14 | 2009-06-02 | 삼성전자주식회사 | 박막 트랜지스터 기판의 다결정 규소 박막 트랜지스터 및그의 형성 방법 |
| WO2004064030A1 (ja) | 2003-01-08 | 2004-07-29 | Toshiba Matsushita Display Technology Co., Ltd. | 表示装置及びその制御方法 |
| TW591600B (en) * | 2003-06-05 | 2004-06-11 | Himax Tech Inc | Method to detect whether to switch the display mode or not |
| TWI220243B (en) * | 2003-07-15 | 2004-08-11 | Sunplus Technology Co Ltd | Clock generator of flat panel display and generation method of polarity distribution control signal |
| TWI251189B (en) * | 2004-03-18 | 2006-03-11 | Novatek Microelectronics Corp | Driving method of liquid crystal display panel |
| JP2008511855A (ja) * | 2004-09-03 | 2008-04-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 表示画素の反転方法 |
| US7633550B1 (en) * | 2004-09-13 | 2009-12-15 | Intermec Ip Corp. | Apparatus and method for display screen flicker detection and correction |
| JP2006084860A (ja) * | 2004-09-16 | 2006-03-30 | Sharp Corp | 液晶表示装置の駆動方法及び液晶表示装置 |
| JP2006126475A (ja) * | 2004-10-28 | 2006-05-18 | Nec Electronics Corp | 液晶表示装置及び液晶表示装置の駆動方法 |
| US8384856B2 (en) * | 2005-04-05 | 2013-02-26 | Sharp Kabushiki Kaisha | Color filter substrate and display device |
| CN101315503B (zh) * | 2007-06-01 | 2010-05-26 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
| KR101411692B1 (ko) * | 2007-06-01 | 2014-06-25 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
| CN101320544B (zh) * | 2007-06-08 | 2010-09-08 | 群康科技(深圳)有限公司 | 数据处理电路、液晶显示装置及其驱动方法 |
| US8610705B2 (en) * | 2007-11-12 | 2013-12-17 | Lg Display Co., Ltd. | Apparatus and method for driving liquid crystal display device |
| KR101415064B1 (ko) | 2007-12-11 | 2014-07-04 | 엘지디스플레이 주식회사 | 액정표시장치의 구동 제어 장치 및 방법 |
| EP2105915B1 (en) * | 2008-03-24 | 2012-11-21 | Sony Corporation | Liquid crystal display device and display control device |
| EP2109094A1 (en) * | 2008-04-09 | 2009-10-14 | Barco NV | LCD inversion control |
| KR100870022B1 (ko) * | 2008-04-11 | 2008-11-21 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| JP2010039250A (ja) * | 2008-08-06 | 2010-02-18 | Sony Corp | 液晶表示装置 |
| KR101534203B1 (ko) * | 2008-10-14 | 2015-07-07 | 삼성디스플레이 주식회사 | 데이터 구동 장치 및 이를 이용한 표시 장치 |
| KR101329438B1 (ko) | 2008-12-17 | 2013-11-14 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR101389205B1 (ko) * | 2008-12-26 | 2014-04-25 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
| KR101337130B1 (ko) * | 2009-02-18 | 2013-12-05 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
| KR101341904B1 (ko) * | 2009-02-20 | 2013-12-13 | 엘지디스플레이 주식회사 | 액정 표시장치의 구동장치와 그 구동방법 |
| JP5073712B2 (ja) * | 2009-06-16 | 2012-11-14 | シャープ株式会社 | データ信号線駆動回路、液晶表示装置、および液晶表示装置の駆動方法 |
| KR101459409B1 (ko) * | 2009-12-11 | 2014-11-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| KR101329505B1 (ko) * | 2010-05-28 | 2013-11-13 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
| JP5633279B2 (ja) * | 2010-09-28 | 2014-12-03 | カシオ計算機株式会社 | 共通電圧調整方法及び液晶表示装置 |
| TWI433098B (zh) * | 2011-01-31 | 2014-04-01 | Au Optronics Corp | 液晶顯示面板之驅動單元及其驅動方法 |
| KR101842064B1 (ko) * | 2011-05-18 | 2018-03-27 | 삼성디스플레이 주식회사 | 액정 표시 장치의 구동 장치 및 방법 |
| KR102037688B1 (ko) | 2013-02-18 | 2019-10-30 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102205610B1 (ko) | 2014-04-17 | 2021-01-22 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
| KR102315192B1 (ko) * | 2014-12-16 | 2021-10-21 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| KR20170030717A (ko) * | 2015-09-09 | 2017-03-20 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
| KR102465372B1 (ko) * | 2015-09-30 | 2022-11-09 | 삼성디스플레이 주식회사 | 타이밍 컨트롤러, 이를 포함하는 표시 장치 및 이 표시 장치의 구동 방법 |
| CN106847213B (zh) * | 2017-02-24 | 2019-05-28 | 京东方科技集团股份有限公司 | 显示面板闪烁的调节方法及装置、显示装置 |
| CN106920500B (zh) * | 2017-05-02 | 2020-09-11 | 惠科股份有限公司 | 显示驱动方法及显示驱动装置 |
| US10777155B1 (en) * | 2019-07-16 | 2020-09-15 | Himax Technologies Limited | Method for controlling polarity of each subpixels of display panel by using pattern detection manner |
| CN114937430B (zh) * | 2022-05-30 | 2023-06-16 | 惠科股份有限公司 | 显示装置驱动模式的动态切换方法和显示装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758893A (en) * | 1985-09-23 | 1988-07-19 | Quanticon Inc. | Cinematic dithering for television systems |
| JPS62113129A (ja) | 1985-11-13 | 1987-05-25 | Sanyo Electric Co Ltd | 液晶表示装置の駆動方法 |
| US4723163A (en) * | 1985-12-26 | 1988-02-02 | North American Philips Consumer Electronics Corp. | Adaptive line interpolation for progressive scan displays |
| US5062001A (en) * | 1988-07-21 | 1991-10-29 | Proxima Corporation | Gray scale system for visual displays |
| JPH079507B2 (ja) | 1988-07-25 | 1995-02-01 | 松下電器産業株式会社 | 液晶表示装置 |
| JP3349527B2 (ja) * | 1991-10-01 | 2002-11-25 | 株式会社日立製作所 | 液晶中間調表示装置 |
| JPH05297831A (ja) | 1992-04-20 | 1993-11-12 | Hitachi Ltd | 液晶表示装置および表示切替装置 |
| JPH06149174A (ja) | 1992-11-12 | 1994-05-27 | Fujitsu Ltd | 液晶表示装置 |
| JP3231530B2 (ja) | 1993-12-17 | 2001-11-26 | キヤノン株式会社 | 液晶表示装置 |
| US6222512B1 (en) * | 1994-02-08 | 2001-04-24 | Fujitsu Limited | Intraframe time-division multiplexing type display device and a method of displaying gray-scales in an intraframe time-division multiplexing type display device |
| JP3426723B2 (ja) | 1994-08-30 | 2003-07-14 | 富士通ディスプレイテクノロジーズ株式会社 | 液晶表示装置及びその駆動方式 |
| US5956014A (en) * | 1994-10-19 | 1999-09-21 | Fujitsu Limited | Brightness control and power control of display device |
| JP3586023B2 (ja) * | 1995-12-13 | 2004-11-10 | 株式会社東芝 | 液晶表示装置およびその駆動方法 |
| US6100859A (en) * | 1995-09-01 | 2000-08-08 | Fujitsu Limited | Panel display adjusting number of sustaining discharge pulses according to the quantity of display data |
| JPH09204159A (ja) | 1996-01-29 | 1997-08-05 | Canon Inc | 表示装置の駆動回路と駆動方法 |
| MY119560A (en) * | 1996-05-27 | 2005-06-30 | Nippon Telegraph & Telephone | Scheme for detecting captions in coded video data without decoding coded video data |
| JPH1195725A (ja) | 1997-09-18 | 1999-04-09 | Fujitsu Ltd | 液晶表示装置の駆動方法及びその回路 |
| US6130723A (en) * | 1998-01-15 | 2000-10-10 | Innovision Corporation | Method and system for improving image quality on an interlaced video display |
| KR100537885B1 (ko) * | 1998-03-12 | 2006-02-28 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| US6496172B1 (en) * | 1998-03-27 | 2002-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, active matrix type liquid crystal display device, and method of driving the same |
-
1999
- 1999-12-14 JP JP35420699A patent/JP4421722B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-12 US US09/735,136 patent/US6734840B2/en not_active Expired - Lifetime
- 2000-12-12 KR KR1020000075606A patent/KR100718170B1/ko not_active IP Right Cessation
- 2000-12-13 TW TW089126632A patent/TW486683B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100718170B1 (ko) | 2007-05-15 |
| TW486683B (en) | 2002-05-11 |
| US6734840B2 (en) | 2004-05-11 |
| JP2001174783A (ja) | 2001-06-29 |
| US20010004253A1 (en) | 2001-06-21 |
| KR20010062355A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4421722B2 (ja) | 液晶表示装置、駆動方法及び駆動回路 | |
| KR100653754B1 (ko) | 표시 패널의 구동 회로 및 액정 표시 장치 | |
| US9293095B2 (en) | Method and source driver for driving liquid crystal display | |
| US8049698B2 (en) | Liquid crystal display and driving method thereof | |
| JP5362755B2 (ja) | 液晶ディスプレイ及び画像の輝度減少又は輝度増加を訂正する方法 | |
| US20100315402A1 (en) | Display panel driving method, gate driver, and display apparatus | |
| US8508449B2 (en) | Adaptive image processing method and apparatus for reduced colour shift in LCDs | |
| KR100652215B1 (ko) | 액정표시장치 | |
| JP4989621B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP4816031B2 (ja) | 表示装置および表示装置の駆動方法 | |
| WO2011004538A1 (ja) | 液晶駆動回路および液晶表示装置 | |
| JP2008504565A (ja) | 極性反転パターンにより液晶ディスプレイを駆動する方法 | |
| JP2000235375A (ja) | 表示パネルの駆動方法、表示パネルの駆動回路及び液晶表示装置 | |
| JP3902031B2 (ja) | 液晶表示装置の駆動方法 | |
| JP2007225861A (ja) | 液晶表示装置 | |
| JP4267873B2 (ja) | 画像表示装置及び画像表示方法 | |
| JP2004004857A (ja) | 能動行列型液晶表示器及びその駆動方法 | |
| KR20020095065A (ko) | 디스플레이 장치의 극성을 인터리빙하여 깜박임을저감하는 방법 및 시스템 | |
| US20130169618A1 (en) | Liquid crystal display device | |
| JP3586023B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP2003216124A (ja) | 画像表示装置の駆動方法 | |
| JP3767127B2 (ja) | 液晶表示パネルの駆動装置、液晶表示装置及び電子機器 | |
| JP2004013120A (ja) | 液晶素子、及び該液晶素子の駆動方法 | |
| CN115050337A (zh) | 液晶显示装置 | |
| KR100531480B1 (ko) | 액정 패널의 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050721 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4421722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |