JP4409056B2 - Ｌｓｉ，ｌｓｉを搭載した電子装置、デバッグ方法、ｌｓｉのデバッグ装置 - Google Patents
Ｌｓｉ，ｌｓｉを搭載した電子装置、デバッグ方法、ｌｓｉのデバッグ装置 Download PDFInfo
- Publication number
- JP4409056B2 JP4409056B2 JP2000199266A JP2000199266A JP4409056B2 JP 4409056 B2 JP4409056 B2 JP 4409056B2 JP 2000199266 A JP2000199266 A JP 2000199266A JP 2000199266 A JP2000199266 A JP 2000199266A JP 4409056 B2 JP4409056 B2 JP 4409056B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- debug
- authentication
- key
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3656—Software debugging using additional hardware using a specific debug interface
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩの内部回路の挙動の不正取得を防止するためのセキュリテイ機能を有するＬＳＩ，電子装置、ＬＳＩのデバッグ方法、電子装置のデバッグ方法及びデバッグ装置に関する。
【０００２】
電子商取引等あらゆる分野で、よりセキュリティーの高い装置が求められている。このため、あらゆる方法で装置の逆解析（リバースエンジニアリング）を防ぐ方法が考案されてきた。しかし、これらの試みにもかかわらず、裏ＲＯＭ等が作成され、装置の開発者の不本意な用途に悪用される事が絶えない。このため、装置の動作そのものが、第三者に解析不能なシステムが求められている。
【０００３】
【従来の技術】
図９は、従来技術の説明図である。図９に示すように、ＬＳＩ１１０には、ＣＰＵ２００と周辺回路３００と、これらを接続するバス６００とが設けられている。このＬＳＩ１１０では、ＣＰＵ２００が、周辺回路３００からデータ、プログラムを取得し、データ処理して、データを周辺回路３００に出力する。
【０００４】
一方、このＬＳＩ１１０を使用して、装置を開発する場合には、ＣＰＵ２００の処理状況を、直接モニタし、プログラム等の検証を行う。周辺回路３００の出力データをモニタする検証方法も行われるが、出力に到るＣＰＵ２００の挙動は、出力データからは解明できない。
【０００５】
このため、ＣＰＵ２００に別のバス５００を介しデバッグＩ／Ｆ（インタフェイス）回路４００が設けられている。ＬＳＩ１１０外部のデバッグコントローラ１００は、このデバッグＩ／Ｆ４００に接続し、クロックＣＬＫを供給し、信号ＳＩＮを入力し、出力ＳＯＵＴを得る。
【０００６】
このデバッグＩ／Ｆ回路４００は、装置の開発時に、ＣＰＵ２００の挙動（プログラムカウンタ、レジスタ等の内容）を取得するのに、利用され、装置がフィールドに出荷された場合には、障害発生時、装置の診断時に、同様に利用される。
【０００７】
このような、デバッグＩ／Ｆ４００からのアクセスに対しては、従来は、セキュリテイ機能を設けていない。
【０００８】
【発明が解決しようとする課題】
従来の通常のセキュリティを要しない装置では、デバッグＩ／Ｆ端子は未使用時／使用時にかかわらず、外部から見えており第3者による利用に対して全く無防備である。このため、フィールドへ出荷された装置場合には、第3者がデバッグＩ／Ｆ端子を用いる事で，中央処理装置（CPU）の挙動を正確に逆解析する事が容易にでき、セキュリティー上無防備であるという問題がある。
【０００９】
従って、従来の装置では、デバッグＩ／Ｆ機能を設けたCPUを装置が用いている場合には、第三者に分析の手がかりを与える事になる。例えば、デバッグＩ／Ｆ機能付きのCPUを用いたPOSレジスタの場合には、デバッグＩ／Ｆのデバッグユニットとパソコン等を接続する事で，パスワードや暗号鍵等のデータですら容易に探し出す事が可能である。
【００１０】
従って、本発明の目的は、デバッグＩ／Ｆの利用を制限して、第３者の不正な逆解析を防止するためのＬＳＩ，電子装置、デバッグ方法及びデバッグ装置を提供するにある。
【００１１】
本発明の他の目的は、ＬＳＩ内のデバッグＩ／Ｆ回路と外部端子との間に認証ロジックを設け、デバッグＩ／Ｆの利用に制限を設けるためのＬＳＩ，電子装置、デバッグ方法及びデバッグ装置を提供するにある。
【００１２】
更に、本発明の他の目的は、ＬＳＩ内のデバッグＩ／Ｆ回路と外部端子との間に認証ロジックを解析することを防止するためのＬＳＩ，電子装置、デバッグ方法及びデバッグ装置を提供することにある。
【００１３】
更に、本発明の他の目的は、デバッグＩ／Ｆの利用を制限した第３者の不正な逆解析を、検出するためのＬＳＩ，電子装置、デバッグ方法、デバッグ方法及びデバッグ装置を提供するにある。
【００１４】
【課題を解決するための手段】
この目的の達成のため、本発明のＬＳＩは、ＣＰＵと周辺回路とを内部バスで接続して構成した内部回路と、前記ＣＰＵにデバッグバスで接続され、外部から前記内部回路をデバッグするためのデバッグＩ／Ｆ回路と、前記デバッグＩ／Ｆ回路とデバッグ端子との間に設けられ、前記デバッグＩ／Ｆ回路の起動時に、前記デバッグ端子から外部に送信鍵を送信し、前記デバッグ端子から受信した信号と前記送信鍵とから認証を行い、前記デバッグＩ／Ｆ回路の動作を許可する認証回路とを有し、前記認証回路は、前記ＣＰＵから前記内部バスを介し、前記送信鍵を受信し、前記デバッグ端子から受信したクロックに同期して、前記デバッグ端子から前記外部に送信する送信回路と、前記ＣＰＵから前記内部バスを介し、前記送信鍵を所定のキーで暗号化した認証鍵を受信し、前記デバッグ端子から受信した信号と前記認証鍵とを比較して、認証を行い、前記デバッグＩ／Ｆ回路の動作を許可するデバッグ認証回路とを有する。
【００１５】
本発明の電子装置は、ＣＰＵと周辺回路とを内部バスで接続して構成した内部回路と、前記ＣＰＵにデバッグバスで接続され、外部から前記内部回路をデバッグするためのデバッグＩ／Ｆ回路と、前記デバッグＩ／Ｆ回路とデバッグ端子との間に設けられ、前記デバッグＩ／Ｆ回路の起動時に、前記デバッグ端子から外部に送信鍵を送信し、前記デバッグ端子から受信した信号と前記送信鍵とから認証を行い、前記デバッグＩ／Ｆ回路の動作を許可する認証回路とを有し、前記認証回路は、前記ＣＰＵから前記内部バスを介し、前記送信鍵を受信し、前記デバッグ端子から受信したクロックに同期して、前記デバッグ端子から前記外部に送信する送信回路と、前記ＣＰＵから前記内部バスを介し、前記送信鍵を所定のキーで暗号化した認証鍵を受信し、前記デバッグ端子から受信した信号と前記認証鍵とを比較して、認証を行い、前記デバッグＩ／Ｆ回路の動作を許可するデバッグ認証回路とを有するＬＳＩを搭載した。
【００１６】
本発明のデバッグ方法は、デバッグＩ／Ｆ回路の起動時に、前記外部に送信鍵を送信するステップと、前記外部から受信した信号と前記送信鍵とから認証を行い、前記デバッグＩ／Ｆ回路の動作を許可するステップとを有し、前記送信ステップは、ＣＰＵと周辺回路とを内部バスで接続して構成した前記内部回路の前記ＣＰＵから前記内部バスを介し、前記送信鍵を送信回路に書き込むステップと、前記デバッグ端子から受信したクロックに同期して、前記送信回路が、前記デバッグ端子から前記外部に前記送信鍵を送信するステップとを有し、前記動作を許可するステップは、前記ＣＰＵから前記内部バスを介し、前記送信鍵を所定のキーで暗号化した認証鍵を受信回路に書き込むステップと、前記受信回路が、前記デバッグ端子から受信した信号と前記認証鍵とを比較して、認証を行い、前記ＣＰＵとデバッグバスで接続された前記デバッグＩ／Ｆ回路の動作を許可するステップとを有する。
【００１７】
本発明のデバッグ装置は、ＣＰＵと周辺回路とを内部バスで接続して構成した内部回路と、前記ＣＰＵにデバッグバスで接続され、外部から前記内部回路をデバッグするためのデバッグＩ／Ｆ回路と、前記デバッグＩ／Ｆ回路とデバッグ端子との間に設けられ、前記デバッグＩ／Ｆ回路の起動時に、前記デバッグ端子から外部に送信鍵を送信し、前記デバッグ端子から受信した信号と前記送信鍵とから認証を行い、前記デバッグＩ／Ｆ回路の動作を許可する認証回路とを有し、前記認証回路は、前記ＣＰＵから前記内部バスを介し、前記送信鍵を受信し、前記デバッグ端子から受信したクロックに同期して、前記デバッグ端子から前記外部に送信する送信回路と、前記ＣＰＵから前記内部バスを介し、前記送信鍵を所定のキーで暗号化した認証鍵を受信し、前記デバッグ端子から受信した信号と前記認証鍵とを比較して、認証を行い、前記デバッグＩ／Ｆ回路の動作を許可するデバッグ認証回路とを有するＬＳＩをデバッグするデバッグ装置であって、デバッグユニットと前記デバッグＩ／Ｆ回路の間に設けられ、前記送信鍵を受信し、所定のキーで暗号化して、前記受信信号を送信する識別装置を有する。
【００１８】
デバッグＩ／Ｆ回路とデバッグ端子の間に認証回路を設けたため、第３者のデバッグＩ／Ｆを利用して、内部回路の動きをリバースエンジニアリングする等の不正行為から内部回路を守る事ができ，従来の装置よりもより高いセキュリティを保つ事ができる。
【００１９】
又、識別装置３とＬＳＩ２とのセットでセキュリテイを実現するため、物理的接続と認証アルゴリズムにより、セキュリテイを行うため、高いセキュリテイが可能となる。また、ＰＣ５による不正解析も困難である。
【００２０】
又、本発明のデバッグ方法では、前記認証ステップは、前記動作の許可のため、前記デバッグＩ／Ｆ回路へのリセット信号を解除するステップを有する。本発明のＬＳＩでは、前記認証回路は、前記動作の許可のため、前記デバッグＩ／Ｆ回路へのリセット信号を解除する。このため、認証しても、既存のリセットの解除により、実現できる。
【００２１】
更に、本発明のＬＳＩでは、前記認証回路は、前記送信鍵を所定のキーで暗号化した認証鍵を生成し、前記受信信号と前記認証鍵とを照合する。本発明のデバッグ方法では、前記認証ステップは、前記送信鍵を所定のキーで暗号化した認証鍵を生成し、前記受信信号と前記認証鍵とを照合するステップを有する。暗号化するため、より高いセキュリテイが可能となる。
【００２２】
本発明のＬＳＩでは、前記認証回路は、前記動作許可の時間待ちを行う。本発明のデバッグ方法では、前記認証ステップは、前記動作許可の時間待ちを行うステップを有する。シリアルデータ鍵の判定前後に、タイマーを用いて、一致判定終了後の時間待ちをする。このため、第３者が、何らかの暗号鍵データを入力しても、認証結果（リセット）を得るまで時間がかかる。これにより、第３者による不正なデバッグＩ／Ｆ利用を防ぎ、また何度もリトライする際に莫大な時間がかかる。
【００２３】
本発明のＬＳＩでは、前記認証回路は、前記送信鍵を乱数により生成することにより、送信するシリアルデータ（送信鍵）を起動の毎に、乱数をベースにすることで、毎回異なる送受信データとして、解析を困難としている。
【００２４】
【発明の実施の形態】
以下、本発明を、ＬＳＩ，電子装置、他の実施の形態に分けて、説明する。
【００２５】
［ＬＳＩ］
図１は、本発明の一実施の形態のＬＳＩ及びデバッグ機構のブロック図であり、図２は、その認証処理の説明図、図３は、正当使用時の動作説明図、図４は、不正使用時の動作説明図である。
【００２６】
図１において、２はＣＰＵ付きシステムＬＳＩであり、本発明によるデバッグＩ／Ｆ利用認証回路が設けられている。１はＬＳＩ２内部のデバッグＩ／Ｆを利用するための外部デバッグコントローラである。３は識別装置であり、ＬＳＩ２とデバッグコントローラ１の間に挿入して用いられ、ＬＳＩ２内部の認証回路と連動し、認証を行う。
【００２７】
ＬＳＩ２は、デバッグＩ／Ｆ回路２−１と、ＣＰＵ２−２と、Ｉ／Ｆ回路２−１とＣＰＵ２−２を接続するデバッグバス４−１と、ＣＰＵバス４−２に接続された周辺回路２−１２とを有する。周辺回路２−１２は、ＬＳＩの用途により異なるが、例えば、図６以下で説明する電子マネー決済用回路である。
【００２８】
本発明の実施の形態では、このＣＰＵバス４−２に認証回路が設けられている。認証回路の構成を説明する。
【００２９】
ポート４−２は、バス４−２からＣＰＵ２−２の書き込みデータを受ける。レジスタ２−５は、ＣＰＵ２−２の生成したデバッグＩ／Ｆ利用送信鍵を格納する。レジスタ２−８は、ＣＰＵ２−２の生成した認証鍵を格納する。送信回路２−４は、識別装置３によって供給されているクロックに同期してレジスタ２−５の送信鍵を送信する。シフトレジスタ２−６は、識別装置２からの返送された暗号鍵を受信する。
【００３０】
一致検出回路２−９は、シフトレジスタ２−６の暗号鍵とレジスタ２−８の認証鍵と比較して、一致を検出する。タイマー回路２−７は、一致検出回路２−９の一致検出出力に応じて、クロックの計数を開始し、一定時間後、内部のデバッグＩ／Ｆ回路２−１へのリセット信号を解除する信号を生成する。リセットゲート２−１１は、リセット解除信号により、リセット信号のデバッグＩ／Ｆ回路２−１への入力を解除する。受信許可ゲート２−１０は、送信回路２−４からの受信許可信号に応じて、信号入力端子ＳＩＮからのデータを取り込むシフトレジスタ２−６をイネーブルにする。
【００３１】
次に、識別装置３には、鍵送受信回路３−１が設けられている。鍵送受信回路３−１は、識別装置３の電源が投入された時に、クロックを送信し、前述の送信鍵を受信して、あらかじめ決めておいたキーで暗号化して、暗号鍵を送信する。
【００３２】
次に、デバッグＩ／Ｆが利用可能となる動作手順を図１、図２により説明する。図１に示すように、デバッグＩ／Ｆを利用するデバッグコントローラ１を、識別装置３を介しＬＳＩ２に接続する。
【００３３】
▲１▼まず，ＬＳＩ２と識別装置３の電源を投入し起動する。すると、識別装置３よりＬＳＩ２のデバッグＩ／Ｆ２−１へクロックが供給される。同時にＬＳＩ２内では，ＣＰＵ２−２が起動し，ファームウェアによりデバッグＩ／Ｆ利用送信鍵と認証鍵を生成し、バス４−２、ポート２−３を介しレジスタ２−５、２−８に書き込む。この時、送信鍵は乱数をベースに生成し、認証鍵は送信鍵をあらかじめ決めておいたキーを用いて暗号化して生成する。
【００３４】
▲２▼鍵が書き込まれると、識別装置３によって供給されているクロックに同期して、送信回路２−４が送信鍵を送信する。
【００３５】
▲３▼送信鍵を識別装置３内の鍵送受信回路３−１が受信して、あらかじめ決めておいたキーで暗号化して、暗号鍵を送信する。この時のキーは、先程ＬＳＩ２内のファームウェアによって用いたキーと同一のものである。
【００３６】
▲４▼ＬＳＩ２では、返送された暗号鍵をシフトレジスタ２−６にて受信し、一致検出回路２−９にて、レジスタ２−８の認証鍵と比較して、一致していた場合のみ、タイマー回路２−７へ一致検出を伝える。タイマー回路２−７では、一定時間待ってから、ゲート２−１１による内部のデバッグＩ／Ｆ２−１へのリセット信号を解除する。
【００３７】
こうして初めて、ＬＳＩ２のデバッグＩ／Ｆ回路２−１が利用可能となる。即ち、デバッグコントローラ１からリセット信号をＬＳＩ２に送信し、デバッグＩ／Ｆ回路２−１をリセットし、デバッグＩ／Ｆ回路２−１を利用して、ＣＰＵ２−２にアクセスできる。
【００３８】
図３に示すように、ＬＳＩ提供メーカーは、装置開発メーカーに、ＬＳＩ２と識別装置３とを提供する。ＬＳＩ２の暗号化キーと、識別装置３の暗号化キーとは、同一のものである。装置開発メーカーは、ＬＳＩ２をターゲットボード７に搭載し、装置の開発を行う。
【００３９】
デバッグを行う場合には、ＬＳＩ２に識別装置３を接続し、識別装置３にデバッグコントローラ１、ＰＣインタフェイスボード６、パーソナルコンピュータ５を接続する。識別装置３を間に入れると、前述の認証シーケンスが働き、リセットが解除されることで、ＰＣ５上のデバッガーが，デバッグＩ／Ｆ回路２−１を利用できるようになる。又、装置をフィールドに出荷した後も、識別装置３を接続することにより、ＰＣ５上のデバッガーが利用できるようになる。
【００４０】
一方、図４に示すように、識別装置３をつながない場合には、ＬＳＩ２のデバッグＩ／F回路２−１はリセットを解除されず、ＰＣ５のデバッガーは、ＬＳＩ２のＣＰＵ２−２をアクセス出来ない。例えば、装置のフィールドへの出荷後、第３者のデバッグＩ／Ｆを利用して、ＣＰＵ２−２内部の動きをリバースエンジニアリングする等の不正行為からＣＰＵ２−２を守る事ができ，従来の装置よりもより高いセキュリティを保つ事ができる。
【００４１】
即ち、従来のパスワードの認証等のセキュリテイ手法では、パスワードが漏れると、機能を発揮しなし、リトライにより、パスワードを解明しやすい。従って、多数のユーザーに提供されるＬＳＩ２のセキュリテイ機構として、不向きである。この実施の形態では、識別装置３とＬＳＩ２とのセットでセキュリテイを実現するため、物理的接続と認証アルゴリズムにより、セキュリテイを行うため、高いセキュリテイが可能となる。また、ＰＣ５による不正解析も困難である。
【００４２】
又、前述の利用認証機能は、暗号化アルゴリズムのため、巧妙な不正者は、認証機構の存在を知り、暗号化鍵（データ）のリトライにより解析を試みる場合がある。この実施の形態では、この解析を困難にするため、次の手法を採用している。
【００４３】
第１に、シリアルデータ鍵の判定後に、タイマー２−７を用いて、一致判定終了後の時間待ちをする。このため、第３者が、図４の接続で、何らかの暗号鍵データを入力しても、認証結果（リセット）を得るまで時間がかかる。これにより、第３者による不正なデバッグＩ／Ｆ利用を防ぎ、また何度もリトライする際に莫大な時間がかかる。
【００４４】
第２に、送信するシリアルデータ（送信鍵）を起動の毎に、乱数をベースにすることで、毎回異なる送受信データとして、解析を困難としている。
【００４５】
第３に、シフトレジスタの受信動作を、送信鍵の送信後、一定時間とし、１回の起動時に、１回の受信しかしないようにし、繰り返しデータを入力しても受け付けないため、解析を困難としている。
【００４６】
次に、図５により、本発明の他の実施の形態の認証処理を説明する。
【００４７】
▲１▼まず，ＬＳＩ２と識別装置３の電源を投入し起動すると、識別装置３よりＬＳＩ２のデバッグＩ／Ｆ２−１へクロックが供給される。同時にＬＳＩ２内では，ＣＰＵ２−２が起動し，前述のように、ファームウェアによりデバッグＩ／Ｆ利用送信鍵と認証鍵を生成し、バス４−２、ポート２−３を介しレジスタ２−５、２−８に書き込む。
【００４８】
▲２▼鍵が書き込まれると、識別装置３によって供給されているクロックに同期して、送信回路２−４が送信鍵を送信する。
【００４９】
▲３▼送信鍵を識別装置３内の鍵送受信回路３−１が受信して、あらかじめ決めておいたキーで暗号化して、暗号鍵を送信する。この時のキーは、先程ＬＳＩ２内のファームウェアによって用いたキーと同一のものである。識別装置３では、暗号鍵にユーザーＩＤを付加し、ＬＳＩ２に送信する。
【００５０】
▲４▼ＬＳＩ２では、返送された暗号鍵をシフトレジスタ２−６にて受信し、一致検出回路２−９にて、レジスタ２−８の認証鍵と比較して、一致していた場合のみ、タイマー回路２−７へ一致検出を伝える。タイマー回路２−７では、一定時間待ってから、ゲート２−１１の内部のデバッグＩ／Ｆ２−１へのリセット信号の入力を解除する。又、ユーザーＩＤは、ログされる。このため、万一、送信鍵の情報が漏れた際に、ログされたユーザーＩＤから、どのユーザーから漏れたかを特定できる。
【００５１】
この実施の形態において、識別装置３で、受信した送信鍵とユーザーＩＤとをキーで暗号化する方法を採用することにより、ユーザーＩＤが容易に変更されることを防止できる。
［電子装置］
次に、前述のシステムＬＳＩ２を搭載した電子装置を説明する。図６は、システムＬＳＩ２の適用例の説明図であり、図７は、この適用例でのＬＳＩ２の周辺回路の構成図、図８は、電子装置の説明図である。
【００５２】
図６に示すものでは、システムＬＳＩ２は、カード決済用ＬＳＩであり、デビットカード決済機能４０、クレジットカード決済機能４１、電子マネー決済機能４２、その他のサービス機能４３を有する。このため、ＬＳＩ２には、ＩＣカードリーダ／ライタ３０と、磁気カードリーダ３１と、表示及びキー３２とが接続される。又、必要に応じて、レシートプリンタ３３が接続される。これらの決済機能４０〜４３は、ＬＳＩ２のＣＰＵ２−２のプログラムの実行により、実現される。
【００５３】
従って、このＬＳＩ２を搭載することにより、各種の電子装置５０〜５７に、カード決済機能を付与できる。これらの電子装置は、例えば、ＰＯＳ用リーダ／ライタ５０、統合端末５１、モバイル端末５２、ＡＴＭ（自動テラーマシン）５３、自動販売機５４、ＰＤＡ（パーソナル機器）５５、携帯電話５６、ＰＣ（パーソナルコンピュータ）５７である。
【００５４】
このカード決済のためのＬＳＩ２の周辺回路２−１２を、図７により、説明する。周辺回路２−１２は、スマートカードコントローラ６０と、ＭＳ制御回路６１と、ＬＣＤ制御回路６２と、マトリクスＫＢ制御回路６３と、メモリコントローラ６４と、シリアル入出力ポート６９〜７２とを有する。図７では、前述のＬＳＩ２は、ターゲットボード７に搭載された状態を示し、ＬＳＩ２を説明の簡単のため、ＣＰＵ２−２と周辺回路２−１２（６０−６４、６９−７２）のみ示してある。勿論、デバッグＩ／Ｆ２−１，認証回路を有する。
【００５５】
スマートカードコントローラ６０は、ＩＣカードリーダ／ライタ３０を介しＩＣカード（スマートカードという）のデータのリード／ライトを行う。ＭＳ制御回路６１は、ＭＳ（磁気ストライプ）リーダ３１の制御を行う。ＬＣＤ制御回路６２は、ＬＣＤ（液晶デイスプレイ）３２−１の表示制御を行う。マトリクスＫＢ制御回路６３は、テンキー３２−２の入力を認識する。メモリコントローラ６４は、ボード７上の各種メモリ（ＲＯＭ６５、ＳＲＡＭ６６、ＦＬＡＳＨ６７、ＳＤＲＡＭ６８）との入出力制御を行う。シリアルポート６９〜７２は、シリアルデータの入出力を行うため、ボード７のドライバ７３〜７５に接続される。これらは、いずれもＣＰＵバス４−２に接続される。
【００５６】
図８は、決済用ＬＳＩが搭載された電子装置のシステム構成図であり、ＰＯＳシステムを示している。ネットワーク３５に、ストアコントローラ２０と、複数のＰＯＳ１０が接続されている。ＰＯＳ１０には、ＩＣカードリーダ／ライタ３０が接続されている。ストアコントローラ２０と、複数のＰＯＳ１０とには、前述の決済用ＬＳＩ（ＩＦＤという）２が設けられ、決済データを直接やりとりする。
【００５７】
顧客のＩＣカード３４−１は、ＩＦＤ２を介しＰＯＳ用ＩＣカード３４−２と交信し、ＰＯＳ用ＩＣカード３４−２は、ＩＦＤ２，ターミナルコントローラ１１、ネットワーク３５、ターミナルコントローラ１１、ＩＦＤ２を介しストアコントローラ２０のＩＣカード３４−２と交信する。
【００５８】
例えば、ＩＣカードで電子決済を行う場合には、顧客のＩＣカード３４−１のデータは、ＩＦＤ２を介しＰＯＳ用ＩＣカード３４−２に格納される。その後、ＰＯＳ用ＩＣカード３４−２の格納データは、ＩＦＤ２，ターミナルコントローラ１１、ネットワーク３５、ターミナルコントローラ１１、ＩＦＤ２を介しストアコントローラ２０のＩＣカード３４−２に格納される。
【００５９】
このシステムでは、ＩＦＤ２により、電子決済データのルートがクローズしているため、決済データ（パスワード、口座番号、残高等）が漏れるおそれがないため、安全性が高い。
【００６０】
しかし、前述のように、デバッグＩ／Ｆを利用して、ＣＰＵ２−２にアクセスすれば、決済データ（パスワード、口座番号、残高等）を不正取得でき、悪用されるおそれがある。従って、本発明の認証機構は、このような用途に特に有効である。
【００６１】
［他の実施の形態］
上述の実施の態様の他に、本発明は、次のような変形が可能である。
（１）前述の実施の形態では、認証により、リセット信号を解除しているが、デバッグＩ／Ｆ２−１のクロック入力側に、ゲートを設け、認証により、クロック入力を許可するようにしても良い。
（２）前述の実施の形態では、一致判定後、タイマーで時間待ちしたが、一致判定前に、タイマーで判定の時間待ちをおこなうこともできる。
（３）一致判定により、不一致を検出した場合には、これを周辺回路に通知すると良い。これにより、周辺回路は、不正アクセスと判定し、例えば、セキュリテイの必要なデータを消去する等の処置をとることができる。
（４）システムＬＳＩをカード決済用で説明したが、他の用途のものに用いても良い。
（５）ＣＰＵのデバッグＩ／Ｆで説明したが、他の回路のデバッグＩ／Ｆに適用できる。
【００６２】
以上、本発明を実施の形態により説明したが、本発明の主旨の範囲内で種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００６３】
（付記）
（付記１）内部回路と、外部から前記内部回路をデバッグするためのデバッグＩ／Ｆ回路と、前記デバッグＩ／Ｆ回路とデバッグ端子との間に設けられ、前記デバッグＩ／Ｆ回路の起動時に、前記デバッグ端子から外部に送信鍵を送信し、前記デバッグ端子から受信した信号と前記送信鍵とから認証を行い、前記デバッグＩ／Ｆ回路の動作を許可する認証回路とを有することを特徴とするＬＳＩ。
【００６４】
（付記２）前記認証回路は、前記動作の許可のため、前記デバッグＩ／Ｆ回路へのリセット信号を解除することを特徴とする付記１のＬＳＩ。
【００６５】
（付記３）前記認証回路は、前記送信鍵を所定のキーで暗号化した認証鍵を生成し、前記受信信号と前記認証鍵とを照合することを特徴とする付記１のＬＳＩ。
【００６６】
（付記４）前記認証回路は、前記動作許可の時間待ちを行うことを特徴とする付記１のＬＳＩ。
【００６７】
（付記５）前記認証回路は、前記送信鍵を乱数により生成することを特徴とする付記１のＬＳＩ。
【００６８】
（付記６）内部回路と、外部から前記内部回路をデバッグするためのデバッグＩ／Ｆ回路と、前記デバッグＩ／Ｆ回路とデバッグ端子との間に設けられ、前記デバッグＩ／Ｆ回路の起動時に、前記デバッグ端子から外部に送信鍵を送信し、前記デバッグ端子から受信した信号と照合し、前記デバッグＩ／Ｆ回路の動作を許可する認証回路とを有するＬＳＩを搭載したことを特徴とする電子装置。
【００６９】
（付記７）前記認証回路は、前記動作の許可のため、前記デバッグＩ／Ｆ回路へのリセット信号を解除することを特徴とする付記６の電子装置。
【００７０】
（付記８）前記認証回路は、前記送信鍵を所定のキーで暗号化した認証鍵を生成し、前記受信信号と前記認証鍵とを照合することを特徴とする付記６の電子装置。
【００７１】
（付記９）前記認証回路は、前記動作許可の時間待ちを行うことを特徴とする付記６の電子装置。
【００７２】
（付記１０）前記認証回路は、前記送信鍵を乱数により生成することを特徴とする付記６の電子装置。
【００７３】
（付記１１）デバッグＩ／Ｆ回路を利用して、外部から内部回路をデバッグするデバッグ方法において、前記デバッグＩ／Ｆ回路の起動時に、前記外部に送信鍵を送信するステップと、前記外部から受信した信号と前記送信鍵とから認証を行い、前記デバッグＩ／Ｆ回路の動作を許可するステップとを有することを特徴とするデバッグ方法。
【００７４】
（付記１２）前記認証ステップは、前記動作の許可のため、前記デバッグＩ／Ｆ回路へのリセット信号を解除するステップを有することを特徴とする付記１１のデバッグ方法。
【００７５】
（付記１３）前記認証ステップは、前記送信鍵を所定のキーで暗号化した認証鍵を生成し、前記受信信号と前記認証鍵とを照合するステップを有することを特徴とする付記１１のデバッグ方法。
【００７６】
（付記１４）前記認証ステップは、前記動作許可の時間待ちを行うステップを有することを特徴とする付記１１のデバッグ方法。
【００７７】
（付記１５）前記送信ステップは、前記送信鍵を乱数により生成するステップを有することを特徴とする付記１１のデバッグ方法。
【００７８】
（付記１６）デバッグ装置と前記デバッグＩ／Ｆ回路の間に設けられた識別装置が、前記送信鍵を受信し、所定のキーで暗号化して、前記受信信号を送信するステップを、更に有することを特徴とする付記１１のデバッグ方法。
【００７９】
（付記１７）内部回路と、外部から前記内部回路をデバッグするためのデバッグＩ／Ｆ回路と、前記デバッグＩ／Ｆ回路とデバッグ端子との間に設けられ、前記デバッグＩ／Ｆ回路の起動時に、前記デバッグ端子から外部に送信鍵を送信し、前記デバッグ端子から受信した信号と照合し、前記デバッグＩ／Ｆ回路の動作を許可する認証回路とを有するＬＳＩをデバッグするデバッグ装置であって、デバッグユニットと前記デバッグＩ／Ｆ回路の間に設けられ、前記送信鍵を受信し、所定のキーで暗号化して、前記受信信号を送信する識別装置を有することを特徴とするデバッグ装置。
【００８０】
【発明の効果】
以上説明したように、本発明によれば、次の効果を奏する。
【００８１】
デバッグＩ／Ｆ回路とデバッグ端子の間に認証回路を設けたため、第３者のデバッグＩ／Ｆを利用して、内部回路の動きをリバースエンジニアリングする等の不正行為から内部回路を守る事ができ、従来の装置よりも高いセキュリテイを保つ事ができる。又、ＣＰＵを含む内部回路の保護のため、ＣＰＵが送信鍵、認証鍵を生成し、認証回路にセットするだけで、内部回路との接続なく、認証回路が、自動動作するため、かかる認証動作時に、ＣＰＵ等への不正なアクセスを防止できる。
【００８２】
又、識別装置３とＬＳＩ２とのセットでセキュリテイを実現するため、物理的接続と認証アルゴリズムにより、セキュリテイを行うため、高いセキュリテイが可能となる。また、ＰＣ５による不正解析も困難である。
【図面の簡単な説明】
【図１】本発明の一実施の形態のＬＳＩのブロック図である。
【図２】図１の認証処理の説明図である。
【図３】図１のＬＳＩのデバッグ方法の説明図である。
【図４】図１のＬＳＩの不正アクセス防止の説明図である。
【図５】図１の他の認証処理の説明図である。
【図６】図１のＬＳＩを搭載した電子装置の説明図である。
【図７】図１の周辺回路のブロック図である。
【図８】図６のＬＳＩを搭載したＰＯＳシステムの構成図である。
【図９】従来技術の説明図である。
【符号の説明】
１ デバッグコントローラ
２ ＬＳＩ
３ 識別装置
２−１ デバッグＩ／Ｆ回路
２−２ ＣＰＵ
２−３〜２−１１ 認証回路
２−１２ 周辺回路
【発明の属する技術分野】
本発明は、ＬＳＩの内部回路の挙動の不正取得を防止するためのセキュリテイ機能を有するＬＳＩ，電子装置、ＬＳＩのデバッグ方法、電子装置のデバッグ方法及びデバッグ装置に関する。
【０００２】
電子商取引等あらゆる分野で、よりセキュリティーの高い装置が求められている。このため、あらゆる方法で装置の逆解析（リバースエンジニアリング）を防ぐ方法が考案されてきた。しかし、これらの試みにもかかわらず、裏ＲＯＭ等が作成され、装置の開発者の不本意な用途に悪用される事が絶えない。このため、装置の動作そのものが、第三者に解析不能なシステムが求められている。
【０００３】
【従来の技術】
図９は、従来技術の説明図である。図９に示すように、ＬＳＩ１１０には、ＣＰＵ２００と周辺回路３００と、これらを接続するバス６００とが設けられている。このＬＳＩ１１０では、ＣＰＵ２００が、周辺回路３００からデータ、プログラムを取得し、データ処理して、データを周辺回路３００に出力する。
【０００４】
一方、このＬＳＩ１１０を使用して、装置を開発する場合には、ＣＰＵ２００の処理状況を、直接モニタし、プログラム等の検証を行う。周辺回路３００の出力データをモニタする検証方法も行われるが、出力に到るＣＰＵ２００の挙動は、出力データからは解明できない。
【０００５】
このため、ＣＰＵ２００に別のバス５００を介しデバッグＩ／Ｆ（インタフェイス）回路４００が設けられている。ＬＳＩ１１０外部のデバッグコントローラ１００は、このデバッグＩ／Ｆ４００に接続し、クロックＣＬＫを供給し、信号ＳＩＮを入力し、出力ＳＯＵＴを得る。
【０００６】
このデバッグＩ／Ｆ回路４００は、装置の開発時に、ＣＰＵ２００の挙動（プログラムカウンタ、レジスタ等の内容）を取得するのに、利用され、装置がフィールドに出荷された場合には、障害発生時、装置の診断時に、同様に利用される。
【０００７】
このような、デバッグＩ／Ｆ４００からのアクセスに対しては、従来は、セキュリテイ機能を設けていない。
【０００８】
【発明が解決しようとする課題】
従来の通常のセキュリティを要しない装置では、デバッグＩ／Ｆ端子は未使用時／使用時にかかわらず、外部から見えており第3者による利用に対して全く無防備である。このため、フィールドへ出荷された装置場合には、第3者がデバッグＩ／Ｆ端子を用いる事で，中央処理装置（CPU）の挙動を正確に逆解析する事が容易にでき、セキュリティー上無防備であるという問題がある。
【０００９】
従って、従来の装置では、デバッグＩ／Ｆ機能を設けたCPUを装置が用いている場合には、第三者に分析の手がかりを与える事になる。例えば、デバッグＩ／Ｆ機能付きのCPUを用いたPOSレジスタの場合には、デバッグＩ／Ｆのデバッグユニットとパソコン等を接続する事で，パスワードや暗号鍵等のデータですら容易に探し出す事が可能である。
【００１０】
従って、本発明の目的は、デバッグＩ／Ｆの利用を制限して、第３者の不正な逆解析を防止するためのＬＳＩ，電子装置、デバッグ方法及びデバッグ装置を提供するにある。
【００１１】
本発明の他の目的は、ＬＳＩ内のデバッグＩ／Ｆ回路と外部端子との間に認証ロジックを設け、デバッグＩ／Ｆの利用に制限を設けるためのＬＳＩ，電子装置、デバッグ方法及びデバッグ装置を提供するにある。
【００１２】
更に、本発明の他の目的は、ＬＳＩ内のデバッグＩ／Ｆ回路と外部端子との間に認証ロジックを解析することを防止するためのＬＳＩ，電子装置、デバッグ方法及びデバッグ装置を提供することにある。
【００１３】
更に、本発明の他の目的は、デバッグＩ／Ｆの利用を制限した第３者の不正な逆解析を、検出するためのＬＳＩ，電子装置、デバッグ方法、デバッグ方法及びデバッグ装置を提供するにある。
【００１４】
【課題を解決するための手段】
この目的の達成のため、本発明のＬＳＩは、ＣＰＵと周辺回路とを内部バスで接続して構成した内部回路と、前記ＣＰＵにデバッグバスで接続され、外部から前記内部回路をデバッグするためのデバッグＩ／Ｆ回路と、前記デバッグＩ／Ｆ回路とデバッグ端子との間に設けられ、前記デバッグＩ／Ｆ回路の起動時に、前記デバッグ端子から外部に送信鍵を送信し、前記デバッグ端子から受信した信号と前記送信鍵とから認証を行い、前記デバッグＩ／Ｆ回路の動作を許可する認証回路とを有し、前記認証回路は、前記ＣＰＵから前記内部バスを介し、前記送信鍵を受信し、前記デバッグ端子から受信したクロックに同期して、前記デバッグ端子から前記外部に送信する送信回路と、前記ＣＰＵから前記内部バスを介し、前記送信鍵を所定のキーで暗号化した認証鍵を受信し、前記デバッグ端子から受信した信号と前記認証鍵とを比較して、認証を行い、前記デバッグＩ／Ｆ回路の動作を許可するデバッグ認証回路とを有する。
【００１５】
本発明の電子装置は、ＣＰＵと周辺回路とを内部バスで接続して構成した内部回路と、前記ＣＰＵにデバッグバスで接続され、外部から前記内部回路をデバッグするためのデバッグＩ／Ｆ回路と、前記デバッグＩ／Ｆ回路とデバッグ端子との間に設けられ、前記デバッグＩ／Ｆ回路の起動時に、前記デバッグ端子から外部に送信鍵を送信し、前記デバッグ端子から受信した信号と前記送信鍵とから認証を行い、前記デバッグＩ／Ｆ回路の動作を許可する認証回路とを有し、前記認証回路は、前記ＣＰＵから前記内部バスを介し、前記送信鍵を受信し、前記デバッグ端子から受信したクロックに同期して、前記デバッグ端子から前記外部に送信する送信回路と、前記ＣＰＵから前記内部バスを介し、前記送信鍵を所定のキーで暗号化した認証鍵を受信し、前記デバッグ端子から受信した信号と前記認証鍵とを比較して、認証を行い、前記デバッグＩ／Ｆ回路の動作を許可するデバッグ認証回路とを有するＬＳＩを搭載した。
【００１６】
本発明のデバッグ方法は、デバッグＩ／Ｆ回路の起動時に、前記外部に送信鍵を送信するステップと、前記外部から受信した信号と前記送信鍵とから認証を行い、前記デバッグＩ／Ｆ回路の動作を許可するステップとを有し、前記送信ステップは、ＣＰＵと周辺回路とを内部バスで接続して構成した前記内部回路の前記ＣＰＵから前記内部バスを介し、前記送信鍵を送信回路に書き込むステップと、前記デバッグ端子から受信したクロックに同期して、前記送信回路が、前記デバッグ端子から前記外部に前記送信鍵を送信するステップとを有し、前記動作を許可するステップは、前記ＣＰＵから前記内部バスを介し、前記送信鍵を所定のキーで暗号化した認証鍵を受信回路に書き込むステップと、前記受信回路が、前記デバッグ端子から受信した信号と前記認証鍵とを比較して、認証を行い、前記ＣＰＵとデバッグバスで接続された前記デバッグＩ／Ｆ回路の動作を許可するステップとを有する。
【００１７】
本発明のデバッグ装置は、ＣＰＵと周辺回路とを内部バスで接続して構成した内部回路と、前記ＣＰＵにデバッグバスで接続され、外部から前記内部回路をデバッグするためのデバッグＩ／Ｆ回路と、前記デバッグＩ／Ｆ回路とデバッグ端子との間に設けられ、前記デバッグＩ／Ｆ回路の起動時に、前記デバッグ端子から外部に送信鍵を送信し、前記デバッグ端子から受信した信号と前記送信鍵とから認証を行い、前記デバッグＩ／Ｆ回路の動作を許可する認証回路とを有し、前記認証回路は、前記ＣＰＵから前記内部バスを介し、前記送信鍵を受信し、前記デバッグ端子から受信したクロックに同期して、前記デバッグ端子から前記外部に送信する送信回路と、前記ＣＰＵから前記内部バスを介し、前記送信鍵を所定のキーで暗号化した認証鍵を受信し、前記デバッグ端子から受信した信号と前記認証鍵とを比較して、認証を行い、前記デバッグＩ／Ｆ回路の動作を許可するデバッグ認証回路とを有するＬＳＩをデバッグするデバッグ装置であって、デバッグユニットと前記デバッグＩ／Ｆ回路の間に設けられ、前記送信鍵を受信し、所定のキーで暗号化して、前記受信信号を送信する識別装置を有する。
【００１８】
デバッグＩ／Ｆ回路とデバッグ端子の間に認証回路を設けたため、第３者のデバッグＩ／Ｆを利用して、内部回路の動きをリバースエンジニアリングする等の不正行為から内部回路を守る事ができ，従来の装置よりもより高いセキュリティを保つ事ができる。
【００１９】
又、識別装置３とＬＳＩ２とのセットでセキュリテイを実現するため、物理的接続と認証アルゴリズムにより、セキュリテイを行うため、高いセキュリテイが可能となる。また、ＰＣ５による不正解析も困難である。
【００２０】
又、本発明のデバッグ方法では、前記認証ステップは、前記動作の許可のため、前記デバッグＩ／Ｆ回路へのリセット信号を解除するステップを有する。本発明のＬＳＩでは、前記認証回路は、前記動作の許可のため、前記デバッグＩ／Ｆ回路へのリセット信号を解除する。このため、認証しても、既存のリセットの解除により、実現できる。
【００２１】
更に、本発明のＬＳＩでは、前記認証回路は、前記送信鍵を所定のキーで暗号化した認証鍵を生成し、前記受信信号と前記認証鍵とを照合する。本発明のデバッグ方法では、前記認証ステップは、前記送信鍵を所定のキーで暗号化した認証鍵を生成し、前記受信信号と前記認証鍵とを照合するステップを有する。暗号化するため、より高いセキュリテイが可能となる。
【００２２】
本発明のＬＳＩでは、前記認証回路は、前記動作許可の時間待ちを行う。本発明のデバッグ方法では、前記認証ステップは、前記動作許可の時間待ちを行うステップを有する。シリアルデータ鍵の判定前後に、タイマーを用いて、一致判定終了後の時間待ちをする。このため、第３者が、何らかの暗号鍵データを入力しても、認証結果（リセット）を得るまで時間がかかる。これにより、第３者による不正なデバッグＩ／Ｆ利用を防ぎ、また何度もリトライする際に莫大な時間がかかる。
【００２３】
本発明のＬＳＩでは、前記認証回路は、前記送信鍵を乱数により生成することにより、送信するシリアルデータ（送信鍵）を起動の毎に、乱数をベースにすることで、毎回異なる送受信データとして、解析を困難としている。
【００２４】
【発明の実施の形態】
以下、本発明を、ＬＳＩ，電子装置、他の実施の形態に分けて、説明する。
【００２５】
［ＬＳＩ］
図１は、本発明の一実施の形態のＬＳＩ及びデバッグ機構のブロック図であり、図２は、その認証処理の説明図、図３は、正当使用時の動作説明図、図４は、不正使用時の動作説明図である。
【００２６】
図１において、２はＣＰＵ付きシステムＬＳＩであり、本発明によるデバッグＩ／Ｆ利用認証回路が設けられている。１はＬＳＩ２内部のデバッグＩ／Ｆを利用するための外部デバッグコントローラである。３は識別装置であり、ＬＳＩ２とデバッグコントローラ１の間に挿入して用いられ、ＬＳＩ２内部の認証回路と連動し、認証を行う。
【００２７】
ＬＳＩ２は、デバッグＩ／Ｆ回路２−１と、ＣＰＵ２−２と、Ｉ／Ｆ回路２−１とＣＰＵ２−２を接続するデバッグバス４−１と、ＣＰＵバス４−２に接続された周辺回路２−１２とを有する。周辺回路２−１２は、ＬＳＩの用途により異なるが、例えば、図６以下で説明する電子マネー決済用回路である。
【００２８】
本発明の実施の形態では、このＣＰＵバス４−２に認証回路が設けられている。認証回路の構成を説明する。
【００２９】
ポート４−２は、バス４−２からＣＰＵ２−２の書き込みデータを受ける。レジスタ２−５は、ＣＰＵ２−２の生成したデバッグＩ／Ｆ利用送信鍵を格納する。レジスタ２−８は、ＣＰＵ２−２の生成した認証鍵を格納する。送信回路２−４は、識別装置３によって供給されているクロックに同期してレジスタ２−５の送信鍵を送信する。シフトレジスタ２−６は、識別装置２からの返送された暗号鍵を受信する。
【００３０】
一致検出回路２−９は、シフトレジスタ２−６の暗号鍵とレジスタ２−８の認証鍵と比較して、一致を検出する。タイマー回路２−７は、一致検出回路２−９の一致検出出力に応じて、クロックの計数を開始し、一定時間後、内部のデバッグＩ／Ｆ回路２−１へのリセット信号を解除する信号を生成する。リセットゲート２−１１は、リセット解除信号により、リセット信号のデバッグＩ／Ｆ回路２−１への入力を解除する。受信許可ゲート２−１０は、送信回路２−４からの受信許可信号に応じて、信号入力端子ＳＩＮからのデータを取り込むシフトレジスタ２−６をイネーブルにする。
【００３１】
次に、識別装置３には、鍵送受信回路３−１が設けられている。鍵送受信回路３−１は、識別装置３の電源が投入された時に、クロックを送信し、前述の送信鍵を受信して、あらかじめ決めておいたキーで暗号化して、暗号鍵を送信する。
【００３２】
次に、デバッグＩ／Ｆが利用可能となる動作手順を図１、図２により説明する。図１に示すように、デバッグＩ／Ｆを利用するデバッグコントローラ１を、識別装置３を介しＬＳＩ２に接続する。
【００３３】
▲１▼まず，ＬＳＩ２と識別装置３の電源を投入し起動する。すると、識別装置３よりＬＳＩ２のデバッグＩ／Ｆ２−１へクロックが供給される。同時にＬＳＩ２内では，ＣＰＵ２−２が起動し，ファームウェアによりデバッグＩ／Ｆ利用送信鍵と認証鍵を生成し、バス４−２、ポート２−３を介しレジスタ２−５、２−８に書き込む。この時、送信鍵は乱数をベースに生成し、認証鍵は送信鍵をあらかじめ決めておいたキーを用いて暗号化して生成する。
【００３４】
▲２▼鍵が書き込まれると、識別装置３によって供給されているクロックに同期して、送信回路２−４が送信鍵を送信する。
【００３５】
▲３▼送信鍵を識別装置３内の鍵送受信回路３−１が受信して、あらかじめ決めておいたキーで暗号化して、暗号鍵を送信する。この時のキーは、先程ＬＳＩ２内のファームウェアによって用いたキーと同一のものである。
【００３６】
▲４▼ＬＳＩ２では、返送された暗号鍵をシフトレジスタ２−６にて受信し、一致検出回路２−９にて、レジスタ２−８の認証鍵と比較して、一致していた場合のみ、タイマー回路２−７へ一致検出を伝える。タイマー回路２−７では、一定時間待ってから、ゲート２−１１による内部のデバッグＩ／Ｆ２−１へのリセット信号を解除する。
【００３７】
こうして初めて、ＬＳＩ２のデバッグＩ／Ｆ回路２−１が利用可能となる。即ち、デバッグコントローラ１からリセット信号をＬＳＩ２に送信し、デバッグＩ／Ｆ回路２−１をリセットし、デバッグＩ／Ｆ回路２−１を利用して、ＣＰＵ２−２にアクセスできる。
【００３８】
図３に示すように、ＬＳＩ提供メーカーは、装置開発メーカーに、ＬＳＩ２と識別装置３とを提供する。ＬＳＩ２の暗号化キーと、識別装置３の暗号化キーとは、同一のものである。装置開発メーカーは、ＬＳＩ２をターゲットボード７に搭載し、装置の開発を行う。
【００３９】
デバッグを行う場合には、ＬＳＩ２に識別装置３を接続し、識別装置３にデバッグコントローラ１、ＰＣインタフェイスボード６、パーソナルコンピュータ５を接続する。識別装置３を間に入れると、前述の認証シーケンスが働き、リセットが解除されることで、ＰＣ５上のデバッガーが，デバッグＩ／Ｆ回路２−１を利用できるようになる。又、装置をフィールドに出荷した後も、識別装置３を接続することにより、ＰＣ５上のデバッガーが利用できるようになる。
【００４０】
一方、図４に示すように、識別装置３をつながない場合には、ＬＳＩ２のデバッグＩ／F回路２−１はリセットを解除されず、ＰＣ５のデバッガーは、ＬＳＩ２のＣＰＵ２−２をアクセス出来ない。例えば、装置のフィールドへの出荷後、第３者のデバッグＩ／Ｆを利用して、ＣＰＵ２−２内部の動きをリバースエンジニアリングする等の不正行為からＣＰＵ２−２を守る事ができ，従来の装置よりもより高いセキュリティを保つ事ができる。
【００４１】
即ち、従来のパスワードの認証等のセキュリテイ手法では、パスワードが漏れると、機能を発揮しなし、リトライにより、パスワードを解明しやすい。従って、多数のユーザーに提供されるＬＳＩ２のセキュリテイ機構として、不向きである。この実施の形態では、識別装置３とＬＳＩ２とのセットでセキュリテイを実現するため、物理的接続と認証アルゴリズムにより、セキュリテイを行うため、高いセキュリテイが可能となる。また、ＰＣ５による不正解析も困難である。
【００４２】
又、前述の利用認証機能は、暗号化アルゴリズムのため、巧妙な不正者は、認証機構の存在を知り、暗号化鍵（データ）のリトライにより解析を試みる場合がある。この実施の形態では、この解析を困難にするため、次の手法を採用している。
【００４３】
第１に、シリアルデータ鍵の判定後に、タイマー２−７を用いて、一致判定終了後の時間待ちをする。このため、第３者が、図４の接続で、何らかの暗号鍵データを入力しても、認証結果（リセット）を得るまで時間がかかる。これにより、第３者による不正なデバッグＩ／Ｆ利用を防ぎ、また何度もリトライする際に莫大な時間がかかる。
【００４４】
第２に、送信するシリアルデータ（送信鍵）を起動の毎に、乱数をベースにすることで、毎回異なる送受信データとして、解析を困難としている。
【００４５】
第３に、シフトレジスタの受信動作を、送信鍵の送信後、一定時間とし、１回の起動時に、１回の受信しかしないようにし、繰り返しデータを入力しても受け付けないため、解析を困難としている。
【００４６】
次に、図５により、本発明の他の実施の形態の認証処理を説明する。
【００４７】
▲１▼まず，ＬＳＩ２と識別装置３の電源を投入し起動すると、識別装置３よりＬＳＩ２のデバッグＩ／Ｆ２−１へクロックが供給される。同時にＬＳＩ２内では，ＣＰＵ２−２が起動し，前述のように、ファームウェアによりデバッグＩ／Ｆ利用送信鍵と認証鍵を生成し、バス４−２、ポート２−３を介しレジスタ２−５、２−８に書き込む。
【００４８】
▲２▼鍵が書き込まれると、識別装置３によって供給されているクロックに同期して、送信回路２−４が送信鍵を送信する。
【００４９】
▲３▼送信鍵を識別装置３内の鍵送受信回路３−１が受信して、あらかじめ決めておいたキーで暗号化して、暗号鍵を送信する。この時のキーは、先程ＬＳＩ２内のファームウェアによって用いたキーと同一のものである。識別装置３では、暗号鍵にユーザーＩＤを付加し、ＬＳＩ２に送信する。
【００５０】
▲４▼ＬＳＩ２では、返送された暗号鍵をシフトレジスタ２−６にて受信し、一致検出回路２−９にて、レジスタ２−８の認証鍵と比較して、一致していた場合のみ、タイマー回路２−７へ一致検出を伝える。タイマー回路２−７では、一定時間待ってから、ゲート２−１１の内部のデバッグＩ／Ｆ２−１へのリセット信号の入力を解除する。又、ユーザーＩＤは、ログされる。このため、万一、送信鍵の情報が漏れた際に、ログされたユーザーＩＤから、どのユーザーから漏れたかを特定できる。
【００５１】
この実施の形態において、識別装置３で、受信した送信鍵とユーザーＩＤとをキーで暗号化する方法を採用することにより、ユーザーＩＤが容易に変更されることを防止できる。
［電子装置］
次に、前述のシステムＬＳＩ２を搭載した電子装置を説明する。図６は、システムＬＳＩ２の適用例の説明図であり、図７は、この適用例でのＬＳＩ２の周辺回路の構成図、図８は、電子装置の説明図である。
【００５２】
図６に示すものでは、システムＬＳＩ２は、カード決済用ＬＳＩであり、デビットカード決済機能４０、クレジットカード決済機能４１、電子マネー決済機能４２、その他のサービス機能４３を有する。このため、ＬＳＩ２には、ＩＣカードリーダ／ライタ３０と、磁気カードリーダ３１と、表示及びキー３２とが接続される。又、必要に応じて、レシートプリンタ３３が接続される。これらの決済機能４０〜４３は、ＬＳＩ２のＣＰＵ２−２のプログラムの実行により、実現される。
【００５３】
従って、このＬＳＩ２を搭載することにより、各種の電子装置５０〜５７に、カード決済機能を付与できる。これらの電子装置は、例えば、ＰＯＳ用リーダ／ライタ５０、統合端末５１、モバイル端末５２、ＡＴＭ（自動テラーマシン）５３、自動販売機５４、ＰＤＡ（パーソナル機器）５５、携帯電話５６、ＰＣ（パーソナルコンピュータ）５７である。
【００５４】
このカード決済のためのＬＳＩ２の周辺回路２−１２を、図７により、説明する。周辺回路２−１２は、スマートカードコントローラ６０と、ＭＳ制御回路６１と、ＬＣＤ制御回路６２と、マトリクスＫＢ制御回路６３と、メモリコントローラ６４と、シリアル入出力ポート６９〜７２とを有する。図７では、前述のＬＳＩ２は、ターゲットボード７に搭載された状態を示し、ＬＳＩ２を説明の簡単のため、ＣＰＵ２−２と周辺回路２−１２（６０−６４、６９−７２）のみ示してある。勿論、デバッグＩ／Ｆ２−１，認証回路を有する。
【００５５】
スマートカードコントローラ６０は、ＩＣカードリーダ／ライタ３０を介しＩＣカード（スマートカードという）のデータのリード／ライトを行う。ＭＳ制御回路６１は、ＭＳ（磁気ストライプ）リーダ３１の制御を行う。ＬＣＤ制御回路６２は、ＬＣＤ（液晶デイスプレイ）３２−１の表示制御を行う。マトリクスＫＢ制御回路６３は、テンキー３２−２の入力を認識する。メモリコントローラ６４は、ボード７上の各種メモリ（ＲＯＭ６５、ＳＲＡＭ６６、ＦＬＡＳＨ６７、ＳＤＲＡＭ６８）との入出力制御を行う。シリアルポート６９〜７２は、シリアルデータの入出力を行うため、ボード７のドライバ７３〜７５に接続される。これらは、いずれもＣＰＵバス４−２に接続される。
【００５６】
図８は、決済用ＬＳＩが搭載された電子装置のシステム構成図であり、ＰＯＳシステムを示している。ネットワーク３５に、ストアコントローラ２０と、複数のＰＯＳ１０が接続されている。ＰＯＳ１０には、ＩＣカードリーダ／ライタ３０が接続されている。ストアコントローラ２０と、複数のＰＯＳ１０とには、前述の決済用ＬＳＩ（ＩＦＤという）２が設けられ、決済データを直接やりとりする。
【００５７】
顧客のＩＣカード３４−１は、ＩＦＤ２を介しＰＯＳ用ＩＣカード３４−２と交信し、ＰＯＳ用ＩＣカード３４−２は、ＩＦＤ２，ターミナルコントローラ１１、ネットワーク３５、ターミナルコントローラ１１、ＩＦＤ２を介しストアコントローラ２０のＩＣカード３４−２と交信する。
【００５８】
例えば、ＩＣカードで電子決済を行う場合には、顧客のＩＣカード３４−１のデータは、ＩＦＤ２を介しＰＯＳ用ＩＣカード３４−２に格納される。その後、ＰＯＳ用ＩＣカード３４−２の格納データは、ＩＦＤ２，ターミナルコントローラ１１、ネットワーク３５、ターミナルコントローラ１１、ＩＦＤ２を介しストアコントローラ２０のＩＣカード３４−２に格納される。
【００５９】
このシステムでは、ＩＦＤ２により、電子決済データのルートがクローズしているため、決済データ（パスワード、口座番号、残高等）が漏れるおそれがないため、安全性が高い。
【００６０】
しかし、前述のように、デバッグＩ／Ｆを利用して、ＣＰＵ２−２にアクセスすれば、決済データ（パスワード、口座番号、残高等）を不正取得でき、悪用されるおそれがある。従って、本発明の認証機構は、このような用途に特に有効である。
【００６１】
［他の実施の形態］
上述の実施の態様の他に、本発明は、次のような変形が可能である。
（１）前述の実施の形態では、認証により、リセット信号を解除しているが、デバッグＩ／Ｆ２−１のクロック入力側に、ゲートを設け、認証により、クロック入力を許可するようにしても良い。
（２）前述の実施の形態では、一致判定後、タイマーで時間待ちしたが、一致判定前に、タイマーで判定の時間待ちをおこなうこともできる。
（３）一致判定により、不一致を検出した場合には、これを周辺回路に通知すると良い。これにより、周辺回路は、不正アクセスと判定し、例えば、セキュリテイの必要なデータを消去する等の処置をとることができる。
（４）システムＬＳＩをカード決済用で説明したが、他の用途のものに用いても良い。
（５）ＣＰＵのデバッグＩ／Ｆで説明したが、他の回路のデバッグＩ／Ｆに適用できる。
【００６２】
以上、本発明を実施の形態により説明したが、本発明の主旨の範囲内で種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００６３】
（付記）
（付記１）内部回路と、外部から前記内部回路をデバッグするためのデバッグＩ／Ｆ回路と、前記デバッグＩ／Ｆ回路とデバッグ端子との間に設けられ、前記デバッグＩ／Ｆ回路の起動時に、前記デバッグ端子から外部に送信鍵を送信し、前記デバッグ端子から受信した信号と前記送信鍵とから認証を行い、前記デバッグＩ／Ｆ回路の動作を許可する認証回路とを有することを特徴とするＬＳＩ。
【００６４】
（付記２）前記認証回路は、前記動作の許可のため、前記デバッグＩ／Ｆ回路へのリセット信号を解除することを特徴とする付記１のＬＳＩ。
【００６５】
（付記３）前記認証回路は、前記送信鍵を所定のキーで暗号化した認証鍵を生成し、前記受信信号と前記認証鍵とを照合することを特徴とする付記１のＬＳＩ。
【００６６】
（付記４）前記認証回路は、前記動作許可の時間待ちを行うことを特徴とする付記１のＬＳＩ。
【００６７】
（付記５）前記認証回路は、前記送信鍵を乱数により生成することを特徴とする付記１のＬＳＩ。
【００６８】
（付記６）内部回路と、外部から前記内部回路をデバッグするためのデバッグＩ／Ｆ回路と、前記デバッグＩ／Ｆ回路とデバッグ端子との間に設けられ、前記デバッグＩ／Ｆ回路の起動時に、前記デバッグ端子から外部に送信鍵を送信し、前記デバッグ端子から受信した信号と照合し、前記デバッグＩ／Ｆ回路の動作を許可する認証回路とを有するＬＳＩを搭載したことを特徴とする電子装置。
【００６９】
（付記７）前記認証回路は、前記動作の許可のため、前記デバッグＩ／Ｆ回路へのリセット信号を解除することを特徴とする付記６の電子装置。
【００７０】
（付記８）前記認証回路は、前記送信鍵を所定のキーで暗号化した認証鍵を生成し、前記受信信号と前記認証鍵とを照合することを特徴とする付記６の電子装置。
【００７１】
（付記９）前記認証回路は、前記動作許可の時間待ちを行うことを特徴とする付記６の電子装置。
【００７２】
（付記１０）前記認証回路は、前記送信鍵を乱数により生成することを特徴とする付記６の電子装置。
【００７３】
（付記１１）デバッグＩ／Ｆ回路を利用して、外部から内部回路をデバッグするデバッグ方法において、前記デバッグＩ／Ｆ回路の起動時に、前記外部に送信鍵を送信するステップと、前記外部から受信した信号と前記送信鍵とから認証を行い、前記デバッグＩ／Ｆ回路の動作を許可するステップとを有することを特徴とするデバッグ方法。
【００７４】
（付記１２）前記認証ステップは、前記動作の許可のため、前記デバッグＩ／Ｆ回路へのリセット信号を解除するステップを有することを特徴とする付記１１のデバッグ方法。
【００７５】
（付記１３）前記認証ステップは、前記送信鍵を所定のキーで暗号化した認証鍵を生成し、前記受信信号と前記認証鍵とを照合するステップを有することを特徴とする付記１１のデバッグ方法。
【００７６】
（付記１４）前記認証ステップは、前記動作許可の時間待ちを行うステップを有することを特徴とする付記１１のデバッグ方法。
【００７７】
（付記１５）前記送信ステップは、前記送信鍵を乱数により生成するステップを有することを特徴とする付記１１のデバッグ方法。
【００７８】
（付記１６）デバッグ装置と前記デバッグＩ／Ｆ回路の間に設けられた識別装置が、前記送信鍵を受信し、所定のキーで暗号化して、前記受信信号を送信するステップを、更に有することを特徴とする付記１１のデバッグ方法。
【００７９】
（付記１７）内部回路と、外部から前記内部回路をデバッグするためのデバッグＩ／Ｆ回路と、前記デバッグＩ／Ｆ回路とデバッグ端子との間に設けられ、前記デバッグＩ／Ｆ回路の起動時に、前記デバッグ端子から外部に送信鍵を送信し、前記デバッグ端子から受信した信号と照合し、前記デバッグＩ／Ｆ回路の動作を許可する認証回路とを有するＬＳＩをデバッグするデバッグ装置であって、デバッグユニットと前記デバッグＩ／Ｆ回路の間に設けられ、前記送信鍵を受信し、所定のキーで暗号化して、前記受信信号を送信する識別装置を有することを特徴とするデバッグ装置。
【００８０】
【発明の効果】
以上説明したように、本発明によれば、次の効果を奏する。
【００８１】
デバッグＩ／Ｆ回路とデバッグ端子の間に認証回路を設けたため、第３者のデバッグＩ／Ｆを利用して、内部回路の動きをリバースエンジニアリングする等の不正行為から内部回路を守る事ができ、従来の装置よりも高いセキュリテイを保つ事ができる。又、ＣＰＵを含む内部回路の保護のため、ＣＰＵが送信鍵、認証鍵を生成し、認証回路にセットするだけで、内部回路との接続なく、認証回路が、自動動作するため、かかる認証動作時に、ＣＰＵ等への不正なアクセスを防止できる。
【００８２】
又、識別装置３とＬＳＩ２とのセットでセキュリテイを実現するため、物理的接続と認証アルゴリズムにより、セキュリテイを行うため、高いセキュリテイが可能となる。また、ＰＣ５による不正解析も困難である。
【図面の簡単な説明】
【図１】本発明の一実施の形態のＬＳＩのブロック図である。
【図２】図１の認証処理の説明図である。
【図３】図１のＬＳＩのデバッグ方法の説明図である。
【図４】図１のＬＳＩの不正アクセス防止の説明図である。
【図５】図１の他の認証処理の説明図である。
【図６】図１のＬＳＩを搭載した電子装置の説明図である。
【図７】図１の周辺回路のブロック図である。
【図８】図６のＬＳＩを搭載したＰＯＳシステムの構成図である。
【図９】従来技術の説明図である。
【符号の説明】
１ デバッグコントローラ
２ ＬＳＩ
３ 識別装置
２−１ デバッグＩ／Ｆ回路
２−２ ＣＰＵ
２−３〜２−１１ 認証回路
２−１２ 周辺回路
Claims (10)
- ＣＰＵと周辺回路とを内部バスで接続して構成した内部回路と、
前記ＣＰＵにデバッグバスで接続され、外部から前記内部回路をデバッグするためのデバッグＩ／Ｆ回路と、
前記デバッグＩ／Ｆ回路とデバッグ端子との間に設けられ、前記デバッグＩ／Ｆ回路の起動時に、前記デバッグ端子から外部に送信鍵を送信し、前記デバッグ端子から受信した信号と前記送信鍵とから認証を行い、前記デバッグＩ／Ｆ回路の動作を許可する認証回路とを有し、
前記認証回路は、
前記ＣＰＵから前記内部バスを介し、前記送信鍵を受信し、前記デバッグ端子から受信したクロックに同期して、前記デバッグ端子から前記外部に送信する送信回路と、
前記ＣＰＵから前記内部バスを介し、前記送信鍵を所定のキーで暗号化した認証鍵を受信し、前記デバッグ端子から受信した信号と前記認証鍵とを比較して、認証を行い、前記デバッグＩ／Ｆ回路の動作を許可するデバッグ認証回路とを有することを
特徴とするＬＳＩ。 - 前記認証回路は、前記動作の許可のため、前記デバッグＩ／Ｆ回路へのリセット信号を解除する
ことを特徴とする請求項１のＬＳＩ。 - 前記認証回路は、前記比較動作後、前記動作許可の時間待ちを行う
ことを特徴とする請求項１のＬＳＩ。 - 前記認証回路は、前記受信信号の受信動作を、前記送信鍵送信後、一定時間内で且つ一回のみとする
ことを特徴とする請求項１のＬＳＩ。 - ＣＰＵと周辺回路とを内部バスで接続して構成した内部回路と、
前記ＣＰＵにデバッグバスで接続され、外部から前記内部回路をデバッグするためのデバッグＩ／Ｆ回路と、
前記デバッグＩ／Ｆ回路とデバッグ端子との間に設けられ、前記デバッグＩ／Ｆ回路の起動時に、前記デバッグ端子から外部に送信鍵を送信し、前記デバッグ端子から受信した信号と前記送信鍵とから認証を行い、前記デバッグＩ／Ｆ回路の動作を許可する認証回路とを有し、
前記認証回路は、
前記ＣＰＵから前記内部バスを介し、前記送信鍵を受信し、前記デバッグ端子から受信したクロックに同期して、前記デバッグ端子から前記外部に送信する送信回路と、
前記ＣＰＵから前記内部バスを介し、前記送信鍵を所定のキーで暗号化した認証鍵を受信し、前記デバッグ端子から受信した信号と前記認証鍵とを比較して、認証を行い、前記デバッグＩ／Ｆ回路の動作を許可するデバッグ認証回路とを有するＬＳＩを搭載したことを
特徴とする電子装置。 - デバッグＩ／Ｆ回路を利用して、外部から内部回路をデバッグするデバッグ方法において、
前記デバッグＩ／Ｆ回路の起動時に、前記外部に送信鍵を送信するステップと、
前記外部から受信した信号と前記送信鍵とから認証を行い、前記デバッグＩ／Ｆ回路の動作を許可するステップとを有し、
前記送信ステップは、
ＣＰＵと周辺回路とを内部バスで接続して構成した前記内部回路の前記ＣＰＵから前記内部バスを介し、前記送信鍵を送信回路に書き込むステップと、
前記デバッグ端子から受信したクロックに同期して、前記送信回路が、前記デバッグ端子から前記外部に前記送信鍵を送信するステップとを有し、
前記動作を許可するステップは、
前記ＣＰＵから前記内部バスを介し、前記送信鍵を所定のキーで暗号化した認証鍵を受信回路に書き込むステップと、
前記受信回路が、前記デバッグ端子から受信した信号と前記認証鍵とを比較して、認証を行い、前記ＣＰＵとデバッグバスで接続された前記デバッグＩ／Ｆ回路の動作を許可するステップとを有する
ことを特徴とするデバッグ方法。 - 前記認証ステップは、前記動作の許可のため、前記デバッグＩ／Ｆ回路へのリセット信号を解除するステップを有する
ことを特徴とする請求項６のデバッグ方法。 - 前記認証ステップは、前記比較動作後、前記動作許可の時間待ちを行うステップを有する
ことを特徴とする請求項６のデバッグ方法。 - 前記認証ステップは、前記受信信号の受信動作を、前記送信鍵送信後、一定時間内で且つ一回のみとする
ことを特徴とする請求項６のデバッグ方法。 - デバッグ装置と前記デバッグＩ／Ｆ回路の間に設けられた識別装置が、前記送信鍵を受信し、所定のキーで暗号化して、前記受信信号を送信するステップを、更に有する
ことを特徴とする請求項６のデバッグ方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000199266A JP4409056B2 (ja) | 2000-06-30 | 2000-06-30 | Ｌｓｉ，ｌｓｉを搭載した電子装置、デバッグ方法、ｌｓｉのデバッグ装置 |
| US09/784,151 US7080258B2 (en) | 2000-06-30 | 2001-02-16 | IC, IC-mounted electronic device, debugging method and IC debugger |
| EP01401743A EP1168181A3 (en) | 2000-06-30 | 2001-06-29 | IC, IC-mounted electronic device, debugging method and IC debugger |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000199266A JP4409056B2 (ja) | 2000-06-30 | 2000-06-30 | Ｌｓｉ，ｌｓｉを搭載した電子装置、デバッグ方法、ｌｓｉのデバッグ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002014838A JP2002014838A (ja) | 2002-01-18 |
| JP4409056B2 true JP4409056B2 (ja) | 2010-02-03 |
Family
ID=18697312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000199266A Expired - Fee Related JP4409056B2 (ja) | 2000-06-30 | 2000-06-30 | Ｌｓｉ，ｌｓｉを搭載した電子装置、デバッグ方法、ｌｓｉのデバッグ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7080258B2 (ja) |
| EP (1) | EP1168181A3 (ja) |
| JP (1) | JP4409056B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4409056B2 (ja) * | 2000-06-30 | 2010-02-03 | 富士通株式会社 | Ｌｓｉ，ｌｓｉを搭載した電子装置、デバッグ方法、ｌｓｉのデバッグ装置 |
| US20030005335A1 (en) * | 2001-06-28 | 2003-01-02 | Hidekazu Watanabe | Protecting secured codes and circuits in an integrated circuit |
| JP4552366B2 (ja) | 2001-07-09 | 2010-09-29 | 日本電気株式会社 | 移動携帯端末、位置検索システム及びその位置検索方法並びにそのプログラム |
| EP1443338A1 (en) * | 2003-02-03 | 2004-08-04 | STMicroelectronics Limited | Secure test arrangement |
| US7444546B2 (en) | 2003-04-17 | 2008-10-28 | Arm Limited | On-board diagnostic circuit for an integrated circuit |
| JP2007226276A (ja) * | 2004-03-24 | 2007-09-06 | Matsushita Electric Ind Co Ltd | デバッグ許可装置システム |
| JP3804670B2 (ja) * | 2004-04-21 | 2006-08-02 | セイコーエプソン株式会社 | 半導体装置、電子機器及び半導体装置のアクセス制御方法 |
| JP4559794B2 (ja) | 2004-06-24 | 2010-10-13 | 株式会社東芝 | マイクロプロセッサ |
| JP4612461B2 (ja) * | 2004-06-24 | 2011-01-12 | 株式会社東芝 | マイクロプロセッサ |
| DE112005002949T5 (de) * | 2004-11-24 | 2007-12-27 | Discretix Technologies Ltd. | System, Verfahren und Vorrichtung zur Sicherung eines Betriebssystems |
| JP4302078B2 (ja) * | 2005-04-28 | 2009-07-22 | 株式会社東芝 | 電子機器 |
| JP2007026051A (ja) * | 2005-07-15 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 情報処理装置および情報処理システム |
| CN101169809A (zh) * | 2006-10-24 | 2008-04-30 | 展讯通信（上海）有限公司 | 一种安全的jtag连接认证***及其认证方法 |
| JP4814993B2 (ja) * | 2007-03-27 | 2011-11-16 | 富士通株式会社 | デバッグ対象機器、該認証プログラム、及びデバッグ認証方法 |
| US9141776B2 (en) | 2008-04-30 | 2015-09-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for secure hardware analysis |
| JP2010067089A (ja) * | 2008-09-11 | 2010-03-25 | Toshiba Corp | システムｌｓｉ |
| US8266684B2 (en) * | 2008-09-30 | 2012-09-11 | General Instrument Corporation | Tokenized resource access |
| KR101554326B1 (ko) * | 2009-05-21 | 2015-09-18 | 삼성전자주식회사 | 저장 장치 및 그것의 동작 방법 |
| US8484451B2 (en) * | 2010-03-11 | 2013-07-09 | St-Ericsson Sa | Method and apparatus for software boot revocation |
| WO2012129546A2 (en) * | 2011-03-23 | 2012-09-27 | Selerity, Inc. | Securely enabling access to information over a network across multiple protocols |
| EP2746952B1 (en) | 2012-12-18 | 2017-02-08 | Neopost Technologies | Secured management of traces in a mail processing device |
| EP3013913B1 (en) * | 2013-06-24 | 2019-09-25 | 3M Innovative Properties Company | Pressure-sensitive adhesive layers with surface-enriched stripes and methods of making |
| CA2949944A1 (en) * | 2014-05-23 | 2015-11-26 | 3M Innovative Properties Company | A discontinuous silicone adhesive article |
| JP6700665B2 (ja) * | 2015-03-10 | 2020-05-27 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、及びプログラム |
| WO2017072664A1 (en) * | 2015-10-27 | 2017-05-04 | Marvell World Trade Ltd. | System and method for establishing a trusted diagnosis/debugging agent over a closed commodity device |
| FR3072195B1 (fr) | 2017-10-11 | 2019-10-18 | Stmicroelectronics (Rousset) Sas | Procede de gestion d'un retour de produit pour analyse et produit correspondant |
| US11665002B2 (en) | 2020-12-11 | 2023-05-30 | International Business Machines Corporation | Authenticated elevated access request |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01114995A (ja) * | 1987-10-29 | 1989-05-08 | Toppan Printing Co Ltd | Ｉｃカード |
| JPH0855023A (ja) * | 1994-07-25 | 1996-02-27 | Motorola Inc | データ処理システムおよびその方法 |
| CN1279449C (zh) * | 1994-12-28 | 2006-10-11 | 株式会社东芝 | 微处理器 |
| JPH08305662A (ja) * | 1995-05-02 | 1996-11-22 | Fujitsu Ltd | クライアント認証システムおよび方法 |
| US6073176A (en) * | 1996-07-29 | 2000-06-06 | Cisco Technology, Inc. | Dynamic bidding protocol for conducting multilink sessions through different physical termination points |
| AUPO799197A0 (en) * | 1997-07-15 | 1997-08-07 | Silverbrook Research Pty Ltd | Image processing method and apparatus (ART01) |
| US6757829B1 (en) * | 1998-05-29 | 2004-06-29 | Texas Instruments Incorporated | Program debugging system for secure computing device having secure and non-secure modes |
| DE19835609C2 (de) * | 1998-08-06 | 2000-06-08 | Siemens Ag | Programmgesteuerte Einheit |
| JP4260984B2 (ja) * | 1999-06-04 | 2009-04-30 | 株式会社東芝 | 情報処理装置および情報処理方法 |
| JP4409056B2 (ja) * | 2000-06-30 | 2010-02-03 | 富士通株式会社 | Ｌｓｉ，ｌｓｉを搭載した電子装置、デバッグ方法、ｌｓｉのデバッグ装置 |
-
2000
- 2000-06-30 JP JP2000199266A patent/JP4409056B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-16 US US09/784,151 patent/US7080258B2/en not_active Expired - Fee Related
- 2001-06-29 EP EP01401743A patent/EP1168181A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US7080258B2 (en) | 2006-07-18 |
| US20020010856A1 (en) | 2002-01-24 |
| JP2002014838A (ja) | 2002-01-18 |
| EP1168181A3 (en) | 2006-03-01 |
| EP1168181A2 (en) | 2002-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4409056B2 (ja) | Ｌｓｉ，ｌｓｉを搭載した電子装置、デバッグ方法、ｌｓｉのデバッグ装置 | |
| USRE47621E1 (en) | Secure transaction microcontroller with secure boot loader | |
| EP1318456B1 (en) | Electronic apparatus and debug authorization method | |
| US6957338B1 (en) | Individual authentication system performing authentication in multiple steps | |
| JPH0844805A (ja) | カード型記憶媒体用セキュリティ管理方法，カード型記憶媒体およびカード型記憶媒体用取引装置 | |
| US20010037450A1 (en) | System and method for process protection | |
| US7246375B1 (en) | Method for managing a secure terminal | |
| JPH0682405B2 (ja) | テストプログラム起動方式 | |
| MX2013006157A (es) | Dispositivo y metodo de gestion de datos sensibles. | |
| US20050222958A1 (en) | Information processing terminal and information security and protection method therefor | |
| WO2009149715A1 (en) | Secure link module and transaction system | |
| JP4744674B2 (ja) | プログラムインストール方法、プログラムインストールシステム、プログラム実行装置及び記憶媒体 | |
| KR101160391B1 (ko) | 토큰 이용 가능한 컴퓨터 시스템을 평가하는 메카니즘 | |
| US20060289656A1 (en) | Portable electronic apparatus and data output method therefor | |
| JPH02165290A (ja) | Ｉｃカード及びその動作方法 | |
| JP5923727B2 (ja) | 情報処理システム | |
| JP4303768B2 (ja) | カード型記憶装置用セキュリティ管理方法，カード型記憶装置およびカード型記憶装置用取引装置 | |
| JPH0822517A (ja) | ハイブリッドカードの改ざん防止方式 | |
| JP3792808B2 (ja) | 認証方法及び認証システム | |
| JPWO2002075676A1 (ja) | 自動取引装置及びそれにおける取引方法 | |
| JP2004145500A (ja) | ロック解除方法およびシステム | |
| KR100232086B1 (ko) | 보안성 메모리 카드 | |
| JP2938832B2 (ja) | カード認証システムおよび方法および記録媒体 | |
| JP4156100B2 (ja) | Ｉｃカード | |
| KR19980065912A (ko) | 원격 하드웨어 보안모듈(sam)을 이용한 전자상거래 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070319 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091006 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |