JPH0682405B2 - テストプログラム起動方式 - Google Patents
テストプログラム起動方式Info
- Publication number
- JPH0682405B2 JPH0682405B2 JP61005722A JP572286A JPH0682405B2 JP H0682405 B2 JPH0682405 B2 JP H0682405B2 JP 61005722 A JP61005722 A JP 61005722A JP 572286 A JP572286 A JP 572286A JP H0682405 B2 JPH0682405 B2 JP H0682405B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- terminal
- data
- test program
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0833—Card having specific functional components
- G07F7/084—Additional components relating to data transfer and storing, e.g. error detection, self-diagnosis
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Business, Economics & Management (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Quality & Reliability (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Credit Cards Or The Like (AREA)
- Storage Device Security (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ この発明はICカード内に格納されたテストプログラムを
起動するためのテストプログラム起動方式に関する。
起動するためのテストプログラム起動方式に関する。
［従来技術とその問題点］ 近年、キャッシュレス時代と呼ばれており、クレジット
カード会社などにより発行されたカードを使用すること
により現金の取扱いをせずに商品の購入が可能になって
いる。
カード会社などにより発行されたカードを使用すること
により現金の取扱いをせずに商品の購入が可能になって
いる。
従来、使用されているカードとしては、プラスチックカ
ード、エンボスカード、磁気ストライプカードなどがあ
るが、これらカードは構造上偽造が容易であるため、不
正使用が問題になっている。
ード、エンボスカード、磁気ストライプカードなどがあ
るが、これらカードは構造上偽造が容易であるため、不
正使用が問題になっている。
そこで、このような問題を解決するため、カード内部に
認証番号などを記憶したIC回路を組込み、認証番号が外
部から容易に読出せないようにした情報カード、いわゆ
るICカードが考えられている。
認証番号などを記憶したIC回路を組込み、認証番号が外
部から容易に読出せないようにした情報カード、いわゆ
るICカードが考えられている。
ところで、このようなICカードにはデータメモリおよび
システムプログラムROMなど各種のLSIが収納されている
が、特にデータメモリのアドレス指定、書込み／読出し
動作およびシステムプログラムROMのビットパターン状
態などは常に正常に保たれていなければならず、このた
めカードの完成時あるいはカード使用中であっても、こ
れらの状態をテストできることが必要である。
システムプログラムROMなど各種のLSIが収納されている
が、特にデータメモリのアドレス指定、書込み／読出し
動作およびシステムプログラムROMのビットパターン状
態などは常に正常に保たれていなければならず、このた
めカードの完成時あるいはカード使用中であっても、こ
れらの状態をテストできることが必要である。
そこで、従来のICカードではテストプログラムを記憶さ
せておき、このプログラムをカードに設けたテスト端子
を利用してカード外部より実行せしめ所定のテストを可
能にしている。
せておき、このプログラムをカードに設けたテスト端子
を利用してカード外部より実行せしめ所定のテストを可
能にしている。
ところが、このようにテスト端子を使用してカード外部
から簡単にテストを行なえることはシステムプログラム
ROMのビットパターンを始め、データメモリのビットパ
ターンなど秘密性の高い情報が簡単に外部に取出せるこ
とになる。このことは、これらの情報を基にカードの偽
造が可能となり、安全性を著しく低下させるだけでな
く、最悪の場合はICカードを使用するシステム全体の技
術が分析され、大掛りに悪用されるおそれがあった。
から簡単にテストを行なえることはシステムプログラム
ROMのビットパターンを始め、データメモリのビットパ
ターンなど秘密性の高い情報が簡単に外部に取出せるこ
とになる。このことは、これらの情報を基にカードの偽
造が可能となり、安全性を著しく低下させるだけでな
く、最悪の場合はICカードを使用するシステム全体の技
術が分析され、大掛りに悪用されるおそれがあった。
［発明の目的］ この発明は上記の事情に鑑みてなされたもので、ICカー
ド内のテストプログラムの不正な起動を確実に防止でき
るテストプログラム起動方式を提供することを目的とす
る。
ド内のテストプログラムの不正な起動を確実に防止でき
るテストプログラム起動方式を提供することを目的とす
る。
［発明の要点］ この発明にかかるテストプログラム起動方式はICカード
に設けられるReset端子およびI/O端子を利用し、これら
端子に夫々レベルの異なる多値信号を直列に入力すると
ともに、これら直列入力に基づく２組の直列レベル情報
の組合わせと、予めカード内に記憶された２組の直列レ
ベル情報の組合わせとを比較し、これらが一致したとき
のみテストプログラムの起動を許容するような構成とな
っている。
に設けられるReset端子およびI/O端子を利用し、これら
端子に夫々レベルの異なる多値信号を直列に入力すると
ともに、これら直列入力に基づく２組の直列レベル情報
の組合わせと、予めカード内に記憶された２組の直列レ
ベル情報の組合わせとを比較し、これらが一致したとき
のみテストプログラムの起動を許容するような構成とな
っている。
［発明の実施例］ 以下、この発明の一実施例を図面にしたがい説明する。
この実施例では、I/O端子およびReset端子を利用してテ
ストプログラムの起動要請を行なうものについて述べ
る。
ストプログラムの起動要請を行なうものについて述べ
る。
第１図は同実施例の回路構成を示すものである。図にお
いて、11はシステムバスで、このシステムバス11にはデ
ータROM12、アプリケーションデータROM13、ワーキング
RAM14、システムプログラムROM15、テストプログラムRO
M16、メインコントローラ17、データメモリコントロー
ラ18、暗号比較器19、USART回路20が夫々接続されてい
る。
いて、11はシステムバスで、このシステムバス11にはデ
ータROM12、アプリケーションデータROM13、ワーキング
RAM14、システムプログラムROM15、テストプログラムRO
M16、メインコントローラ17、データメモリコントロー
ラ18、暗号比較器19、USART回路20が夫々接続されてい
る。
ここで、データROM12はICカード自身に対するあらゆる
動作条件を記憶するもので、これらの条件データはカー
ド自身の内部イニシャルが終了すると、予め定められた
フォーマットにのっとりアンサ・ツー・リセット・デー
タとして図示しないターミナル側に送信されるようにな
っている。
動作条件を記憶するもので、これらの条件データはカー
ド自身の内部イニシャルが終了すると、予め定められた
フォーマットにのっとりアンサ・ツー・リセット・デー
タとして図示しないターミナル側に送信されるようにな
っている。
アプリケーションデータROM13は、このカードがいかな
る種類のものかを示すカード種別データ「APN」を記憶
するもので、このデータは上記のアンサ・ツー・リセッ
ト・データにもとずくイニシャルパラメータ設定後、タ
ーミナルとの属***換の際に所定のデータフォーマット
にのせられ送出される。
る種類のものかを示すカード種別データ「APN」を記憶
するもので、このデータは上記のアンサ・ツー・リセッ
ト・データにもとずくイニシャルパラメータ設定後、タ
ーミナルとの属***換の際に所定のデータフォーマット
にのせられ送出される。
ワーキングRAM14はカード内での演算データなどが記憶
される。
される。
システムプログラムROM15は各種システムプログラムと
ともにターミナル側より伝送供給される信号が正しいか
否かを表わすコード信号「ACK」または「NAC」を備えて
いる。また、このシステムプログラムROM15にはターミ
ナルからのテストプログラム起動指令を最終的にチェッ
クするための特定コードが書込まれている。
ともにターミナル側より伝送供給される信号が正しいか
否かを表わすコード信号「ACK」または「NAC」を備えて
いる。また、このシステムプログラムROM15にはターミ
ナルからのテストプログラム起動指令を最終的にチェッ
クするための特定コードが書込まれている。
テストプログラムROM16はカード内部のテストとしてシ
ステムプログラムROM15でのビットパターンのチェッ
ク、あるいはデータメモリのアクセスなどを実行するた
めのテストプログラムを記憶している。
ステムプログラムROM15でのビットパターンのチェッ
ク、あるいはデータメモリのアクセスなどを実行するた
めのテストプログラムを記憶している。
メインコントローラ17はターミナル側から伝送供給され
るデータ信号および動作状態に応じて各回路に動作指令
を出力するものである。
るデータ信号および動作状態に応じて各回路に動作指令
を出力するものである。
データメモリコントローラ18はメインコントローラ17か
らの指令に応じてデータメモリ21に対するアドレス指定
およびデータの書込み／読出しを行ない、さらにはこれ
らアドレス指定およびデータの書込み／読出しを一切停
止させることができるようにもなっている。
らの指令に応じてデータメモリ21に対するアドレス指定
およびデータの書込み／読出しを行ない、さらにはこれ
らアドレス指定およびデータの書込み／読出しを一切停
止させることができるようにもなっている。
データメモリ21は例えばEEP−ROMが使用されている。こ
の場合、かかるデータメモリ25は「CA」、「IPIN」、
「PAN」、「CHN」、「EPD」、「PRK」の各コード、ステ
イタスデータ「ST」などの情報を記憶している。ここ
で、「CA」（Card Authenticator）はランダムなコー
ドで、メッセージの暗号化および解読に使用される。
の場合、かかるデータメモリ25は「CA」、「IPIN」、
「PAN」、「CHN」、「EPD」、「PRK」の各コード、ステ
イタスデータ「ST」などの情報を記憶している。ここ
で、「CA」（Card Authenticator）はランダムなコー
ドで、メッセージの暗号化および解読に使用される。
「IPIN」（Initialzation Personal Identification
Number）はランダムな例えば６ビットのコードで、自
己の照合番号「PIN」が使用されるまでの番号で有る。
「PAN」（Primary Account Number）は口座番号を表
わしている。「CHN」（Card holder′ｓ Name）はカ
ード所有者の名前を表わしている。「EPD」（Expiratio
n Date）は有効期限を表わしている。
Number）はランダムな例えば６ビットのコードで、自
己の照合番号「PIN」が使用されるまでの番号で有る。
「PAN」（Primary Account Number）は口座番号を表
わしている。「CHN」（Card holder′ｓ Name）はカ
ード所有者の名前を表わしている。「EPD」（Expiratio
n Date）は有効期限を表わしている。
「PRK」（Private Key Code）は暗号解読用コードで
ある。「ST」は現在のカード状態を表わす為のもので、
データフォーマットでターミナル側に送信される。
ある。「ST」は現在のカード状態を表わす為のもので、
データフォーマットでターミナル側に送信される。
暗号比較器19はターミナル側から伝送された入力データ
を「RSA」アルゴリズムに基づき暗号解読するととも
に、必要によりシステムプログラムROM15から読出され
る特定コードとの比較を行なうようになっている。そし
て、この暗号比較器19の出力はメインコントローラ17に
送られる。
を「RSA」アルゴリズムに基づき暗号解読するととも
に、必要によりシステムプログラムROM15から読出され
る特定コードとの比較を行なうようになっている。そし
て、この暗号比較器19の出力はメインコントローラ17に
送られる。
USART回路20はターミナルとの間のデータ伝送を制御す
るようなものである。
るようなものである。
一方、22はカードのテストプログラム起動要請の可否を
チェックするチェック回路で、このチェック回路22はカ
ードをターミナルに装着した状態でターミナルとのデー
タのやりとりを行なうためのI/O端子およびリセット信
号が与えられるReset端子を有している。そして、これ
らI/O端子およびReset端子にはレベル検出器23、24を接
続している。この場合、これらI/O端子およびReset端子
には夫々正規のリセット信号の他にレベルの異なる複数
のアナログ信号が、Clock端子のクロックΦに同期して
直列的に入力される。具体的には第３図に示すようにレ
ベルの異なる多値信号として、例えば電位の異なる３値
の電圧Vcc、V1、V2が用いられ、これら３値の信号がク
ロック信号Φに同期して所定の順序でI/O端子およびRes
et端子に与えられるようになる。そして、この状態でレ
ベル検出器23、24より上記の３値信号に対応してVccで
は「０」、V1では「１」、V2では「２」のレベル情報が
得られる。
チェックするチェック回路で、このチェック回路22はカ
ードをターミナルに装着した状態でターミナルとのデー
タのやりとりを行なうためのI/O端子およびリセット信
号が与えられるReset端子を有している。そして、これ
らI/O端子およびReset端子にはレベル検出器23、24を接
続している。この場合、これらI/O端子およびReset端子
には夫々正規のリセット信号の他にレベルの異なる複数
のアナログ信号が、Clock端子のクロックΦに同期して
直列的に入力される。具体的には第３図に示すようにレ
ベルの異なる多値信号として、例えば電位の異なる３値
の電圧Vcc、V1、V2が用いられ、これら３値の信号がク
ロック信号Φに同期して所定の順序でI/O端子およびRes
et端子に与えられるようになる。そして、この状態でレ
ベル検出器23、24より上記の３値信号に対応してVccで
は「０」、V1では「１」、V2では「２」のレベル情報が
得られる。
このレベル検出器23、24の出力は比較部25に与えられ
る。この比較部25にはレベルマトリクス26の出力が与え
られている。このレベルマトリクス26は上記レベル検出
器23、24からのレベル情報に対応するカード固有のレベ
ル情報を有している。また、レベルマトリクス26には上
記クロック信号Φが与えられる。
る。この比較部25にはレベルマトリクス26の出力が与え
られている。このレベルマトリクス26は上記レベル検出
器23、24からのレベル情報に対応するカード固有のレベ
ル情報を有している。また、レベルマトリクス26には上
記クロック信号Φが与えられる。
そして、比較部25の比較結果はメインコントローラ17に
送られる。
送られる。
ここで、このようなチェック回路22を第２図に基づいて
更に具体的に述べると、レベル検出器23、24は出力端子
o1、o2を有し、レベル情報「０」の時「00」、レベル情
報「１」の時「01」、レベル情報「２」の時「10」を出
力する。また、これらのレベル検出器23、24の出力が与
えられる比較部25はレベル検出器23、24の出力が各別に
与えられる２個の一致回路251、252と論理回路253を有
し、これら一致回路251、252にて同時に一致出力が得ら
れると、論理回路253より「１」出力が得られるように
なっている。
更に具体的に述べると、レベル検出器23、24は出力端子
o1、o2を有し、レベル情報「０」の時「00」、レベル情
報「１」の時「01」、レベル情報「２」の時「10」を出
力する。また、これらのレベル検出器23、24の出力が与
えられる比較部25はレベル検出器23、24の出力が各別に
与えられる２個の一致回路251、252と論理回路253を有
し、これら一致回路251、252にて同時に一致出力が得ら
れると、論理回路253より「１」出力が得られるように
なっている。
一方、レベルマトリクス26はクロック信号Φをカウント
するカウンタ261、該カウンタ261のカウント内容に応じ
て読出しアドレス１〜10を出力するマトリクス部262お
よび該マトリクス部262にて指定されたアドレスに応じ
て予め記憶された３値のレベル情報「０」、「１」、
「２」を出力する記憶部263、264を有している。この場
合、レベル情報「０」は「00」、レベル情報「１」は
「01」、レベル情報「２」は「10」のコードデータとし
て出力される。
するカウンタ261、該カウンタ261のカウント内容に応じ
て読出しアドレス１〜10を出力するマトリクス部262お
よび該マトリクス部262にて指定されたアドレスに応じ
て予め記憶された３値のレベル情報「０」、「１」、
「２」を出力する記憶部263、264を有している。この場
合、レベル情報「０」は「00」、レベル情報「１」は
「01」、レベル情報「２」は「10」のコードデータとし
て出力される。
そして、記憶部263の出力は一致回路251、記憶部264の
出力は一致回路252に与えられる。
出力は一致回路252に与えられる。
一方、第１図に戻ってターミナル側よりVcc端子にカー
ド駆動用電源、Vpp端子にデータメモリ25に対する書込
み用電源が印加される。この時の電源電圧はデータROM1
2にて記憶されるアンサ・ツー・リセット・データに基
づきターミナル側にて設定される。また、GND端子にタ
ーミナル側のGNDラインが接続される。さらに、clock端
子のクロック信号は分周器27を介してΦ′として各回路
に供給される。
ド駆動用電源、Vpp端子にデータメモリ25に対する書込
み用電源が印加される。この時の電源電圧はデータROM1
2にて記憶されるアンサ・ツー・リセット・データに基
づきターミナル側にて設定される。また、GND端子にタ
ーミナル側のGNDラインが接続される。さらに、clock端
子のクロック信号は分周器27を介してΦ′として各回路
に供給される。
ここで、このようなICカードと、該カードが装着される
ターミナルとの関係を簡単に述べると、次のようにな
る。いま、ICカードをターミナルに装着すると、予めタ
ーミナル側にて設定された初期設定信号が送信されてく
る。すると、この信号に基づく動作条件にてICカードが
動作される。つまり、メインコントローラ17の制御によ
りデータROM12に記憶されていたアンサ・ツー・リセッ
ト・データが読出され、ターミナル側に送出される。そ
して、ターミナル側にてこのデータが正しいものと判定
されると、カード専用の動作条件が設定されるとともに
「ENQ」（問合わせ）コードが返送されてくる。このコ
ードはワーキングRAM14に書込まれる。この状態で、メ
インコントローラ17にて「ENQ」コードを正常の動作で
正規に受けることができるか否かが判断され、システム
プログラムROM15よりYESの場合「ACK」、NOの場合「NA
C」の夫々の信号が取出されターミナル側に送出され
る。そして、ターミナル側にて「ACK」信号が確認され
ると、ターミナルの種類に応じて異なるターミナルコー
ド「TC」が返送されてくる。一方、「NAC」信号が確認
されると、ターミナルとの接続関係が断たれる。ターミ
ナル側よりターミナルコード「TC」が送られてくると、
ICカードではメインコントローラ17にてアプリケーショ
ンデータROM13に記憶されているカードの種類に応じて
異なるアプリケーションネーム「APN」が取出されター
ミナル側に返送する。その後、ターミナル側にて「AP
N」を基にその用途種別が対応関係にあるか否かが判断
されると、命令コードが返送されてくる。一方、一致し
ないと判断されると、ターミナルとの接続関係が断たれ
る。こうして命令コードが得られるとターミナルがら入
力される自己の認証番号「PIN」とICカードに予め記憶
されている認証番号との比較が行なわれ、両者が一致す
るのをまって、その後の金銭取引などの情報交換が実行
されるようになる。
ターミナルとの関係を簡単に述べると、次のようにな
る。いま、ICカードをターミナルに装着すると、予めタ
ーミナル側にて設定された初期設定信号が送信されてく
る。すると、この信号に基づく動作条件にてICカードが
動作される。つまり、メインコントローラ17の制御によ
りデータROM12に記憶されていたアンサ・ツー・リセッ
ト・データが読出され、ターミナル側に送出される。そ
して、ターミナル側にてこのデータが正しいものと判定
されると、カード専用の動作条件が設定されるとともに
「ENQ」（問合わせ）コードが返送されてくる。このコ
ードはワーキングRAM14に書込まれる。この状態で、メ
インコントローラ17にて「ENQ」コードを正常の動作で
正規に受けることができるか否かが判断され、システム
プログラムROM15よりYESの場合「ACK」、NOの場合「NA
C」の夫々の信号が取出されターミナル側に送出され
る。そして、ターミナル側にて「ACK」信号が確認され
ると、ターミナルの種類に応じて異なるターミナルコー
ド「TC」が返送されてくる。一方、「NAC」信号が確認
されると、ターミナルとの接続関係が断たれる。ターミ
ナル側よりターミナルコード「TC」が送られてくると、
ICカードではメインコントローラ17にてアプリケーショ
ンデータROM13に記憶されているカードの種類に応じて
異なるアプリケーションネーム「APN」が取出されター
ミナル側に返送する。その後、ターミナル側にて「AP
N」を基にその用途種別が対応関係にあるか否かが判断
されると、命令コードが返送されてくる。一方、一致し
ないと判断されると、ターミナルとの接続関係が断たれ
る。こうして命令コードが得られるとターミナルがら入
力される自己の認証番号「PIN」とICカードに予め記憶
されている認証番号との比較が行なわれ、両者が一致す
るのをまって、その後の金銭取引などの情報交換が実行
されるようになる。
次に、このように構成される実施例の動作を第４図のフ
ローチャートにしたがい説明する。
ローチャートにしたがい説明する。
まず、テストを行なうべくICカードをテスト用のターミ
ナルに装着する。するとICカードのI/O端子、Reset端
子、clock端子、Vcc端子、Vpp端子、GND端子がターミナ
ル側の対応する端子に接続される。
ナルに装着する。するとICカードのI/O端子、Reset端
子、clock端子、Vcc端子、Vpp端子、GND端子がターミナ
ル側の対応する端子に接続される。
これによりステップA1に進む。このステップA1では、テ
ストプログラムの起動要請に対する可否が判断される。
これには、まずターミナル側よりI/O端子およびReset端
子にレベルの異なる多値信号が与えられる。具体的には
ターミナル側でのテスト指令により、第３図に示すよう
にクロック信号Φと同期して２組のレベルの異なる３値
電圧Vcc、V1、V2が直列的に出力され、これがI/O端子お
よびReset端子に与えられる。この場合、図示例ではI/O
端子にV2−Vcc−V1−Vcc…−V2の順に10個の３値信号が
与えられ、Reset端子にV1−V2−Vcc…−V1の順に10個の
３値信号が与えられている。すると、これら３値信号に
対応する直列レベル情報がレベル検出器23、24の出力端
子o1、o2より順に発生され、比較部24の一致回路251、2
52に与えられる。
ストプログラムの起動要請に対する可否が判断される。
これには、まずターミナル側よりI/O端子およびReset端
子にレベルの異なる多値信号が与えられる。具体的には
ターミナル側でのテスト指令により、第３図に示すよう
にクロック信号Φと同期して２組のレベルの異なる３値
電圧Vcc、V1、V2が直列的に出力され、これがI/O端子お
よびReset端子に与えられる。この場合、図示例ではI/O
端子にV2−Vcc−V1−Vcc…−V2の順に10個の３値信号が
与えられ、Reset端子にV1−V2−Vcc…−V1の順に10個の
３値信号が与えられている。すると、これら３値信号に
対応する直列レベル情報がレベル検出器23、24の出力端
子o1、o2より順に発生され、比較部24の一致回路251、2
52に与えられる。
一方、レベルマトリクス26では、ターミナルからのクロ
ック信号Φがカウンタ261にてカウントされる。する
と、このカウンタ261のカウント内容に応じてマトリク
ス部262より読出しアドレスが１から10まで出力され
る。これにより、記憶部263、264はアドレス１から10ま
で順に予め記憶されている直列レベル情報が読出され
る。この場合、記憶部253より読出されるレベル情報は
「２」「０」「１」…「２」の順で出力され、記憶部25
4より読出されるレベル情報は「１」「２」「０」…
「１」の順で出力される。そして、これらの出力は夫々
比較部25の一致回路251、252に与えられる。
ック信号Φがカウンタ261にてカウントされる。する
と、このカウンタ261のカウント内容に応じてマトリク
ス部262より読出しアドレスが１から10まで出力され
る。これにより、記憶部263、264はアドレス１から10ま
で順に予め記憶されている直列レベル情報が読出され
る。この場合、記憶部253より読出されるレベル情報は
「２」「０」「１」…「２」の順で出力され、記憶部25
4より読出されるレベル情報は「１」「２」「０」…
「１」の順で出力される。そして、これらの出力は夫々
比較部25の一致回路251、252に与えられる。
これにより一致回路251、252では、レベル検出器23、24
からのレベル情報とレベルマトリクス26からのレベル情
報の一致を調べる。この場合、一致結果が得られたとす
ると、論理回路253より「１」出力が発生されるが、仮
に不正なプログラム起動要請でターミナルからの３値信
号の組合わせが、予め記憶部263、264に記憶されたもの
と異なると、不一致結果として「０」出力のままとな
る。
からのレベル情報とレベルマトリクス26からのレベル情
報の一致を調べる。この場合、一致結果が得られたとす
ると、論理回路253より「１」出力が発生されるが、仮
に不正なプログラム起動要請でターミナルからの３値信
号の組合わせが、予め記憶部263、264に記憶されたもの
と異なると、不一致結果として「０」出力のままとな
る。
この状態での論理回路253の出力はメインコントローラ1
7に送られる。
7に送られる。
この場合、第３図に示す３値信号がI/O端子およびReset
端子に入力されていれば一致回路251、252は総て一致結
果が得られるので、論理回路253より「１」出力が発生
される。すると、正規なプログラム起動要請と判断さ
れ、ステップA2に進む。
端子に入力されていれば一致回路251、252は総て一致結
果が得られるので、論理回路253より「１」出力が発生
される。すると、正規なプログラム起動要請と判断さ
れ、ステップA2に進む。
このステップA2では、メインコントローラ17の指令によ
りターミナル側に対し正規なプログラム起動要請として
受付けられた旨が知らされる。この状態で、ターミナル
側からプログラム起動のための特定コードが送られ、暗
号比較器19に与えられる。
りターミナル側に対し正規なプログラム起動要請として
受付けられた旨が知らされる。この状態で、ターミナル
側からプログラム起動のための特定コードが送られ、暗
号比較器19に与えられる。
一方、メインコントローラ17の指令によりシステムプロ
グラムROM15に書込まれた特定コードが読出され、これ
が暗号比較器19に与えられる。これにより、ステップA3
にてターミナルからの特定コードはカード自身の特定コ
ードと比較される。そして、この比較結果が不一致なら
ばステップA5に進み、カード無効処理が実行される。こ
の場合のカード無効処理はメインコントローラ17の指令
をまってデータメモリコントローラ18によるデータメモ
リ21に対するアドレス指定およびデータの書込み／読出
しが一切停止されるようになる。一方、一致していれ
ば、ステップA4に進み、テストプログラムROM16の内容
が読出され、ターミナル側にてカード内のシステムプロ
グラムROM15のビットパターンのチェック、あるいはデ
ータメモリ21のアクセスなどが可能となる。
グラムROM15に書込まれた特定コードが読出され、これ
が暗号比較器19に与えられる。これにより、ステップA3
にてターミナルからの特定コードはカード自身の特定コ
ードと比較される。そして、この比較結果が不一致なら
ばステップA5に進み、カード無効処理が実行される。こ
の場合のカード無効処理はメインコントローラ17の指令
をまってデータメモリコントローラ18によるデータメモ
リ21に対するアドレス指定およびデータの書込み／読出
しが一切停止されるようになる。一方、一致していれ
ば、ステップA4に進み、テストプログラムROM16の内容
が読出され、ターミナル側にてカード内のシステムプロ
グラムROM15のビットパターンのチェック、あるいはデ
ータメモリ21のアクセスなどが可能となる。
ところが、いま仮に、不正なプログラム起動要請でター
ミナルからの３値信号の組合わせが正規のものと異なる
と、一致回路251、252のいずれかに一致しないものが生
じる。これにより論理回路253の出力は「０」のまま
で、不正起動要請と判断され、ステップA5に進む。した
がって、上述と同様にしてデータメモリコントローラ18
によるデータメモリ21に対するアドレス指定およびデー
タの書込み／読出しが一切停止されるようになり、カー
ドは無効処理される。
ミナルからの３値信号の組合わせが正規のものと異なる
と、一致回路251、252のいずれかに一致しないものが生
じる。これにより論理回路253の出力は「０」のまま
で、不正起動要請と判断され、ステップA5に進む。した
がって、上述と同様にしてデータメモリコントローラ18
によるデータメモリ21に対するアドレス指定およびデー
タの書込み／読出しが一切停止されるようになり、カー
ドは無効処理される。
したがって、このようにすれば、ICカードのI/O端子お
よびReset端子を利用し、これら端子にターミナル側よ
り夫々３値信号を直列的に与え、このとき３値信号に基
づく２組の直列レベル情報の組合わせが、予めカード内
部に記憶された２組の直列レベル情報の組合わせと一致
したときのみカード内のテストプログラムの起動を許す
ようにしているので、従来のようにテスト端子を使用し
てカード外部からの簡単にテストを行なえるものと比
べ、不正にテストプログラムが起動されるのを防止し
て、秘密性の高い情報を外部に取出そうとする試みを未
然に阻止できる。これによりカードの偽造行為を始めと
してシステム全体の技術的分析行為などを確実に防止で
き、カードの安全性を飛躍的に向上させることができ
る。
よびReset端子を利用し、これら端子にターミナル側よ
り夫々３値信号を直列的に与え、このとき３値信号に基
づく２組の直列レベル情報の組合わせが、予めカード内
部に記憶された２組の直列レベル情報の組合わせと一致
したときのみカード内のテストプログラムの起動を許す
ようにしているので、従来のようにテスト端子を使用し
てカード外部からの簡単にテストを行なえるものと比
べ、不正にテストプログラムが起動されるのを防止し
て、秘密性の高い情報を外部に取出そうとする試みを未
然に阻止できる。これによりカードの偽造行為を始めと
してシステム全体の技術的分析行為などを確実に防止で
き、カードの安全性を飛躍的に向上させることができ
る。
なお、この発明は上記実施例にのみ限定されず、要旨を
変更しない範囲で適宜変形して実施できる。上述のレベ
ルマトリクス26の記憶部263、264でのレベル情報の組合
わせは一例であり、これ以外の組合わせのものを用いる
こともできる。こうすれば、同じIC回路を使用したカー
ドでも異なるIC回路を使用したものとして用いることが
できる。また、上述では一貫して３値信号を使用した
が、４値以上の信号でもよく、アナログ的な信号を用い
てもよく、さらには用いる端子の種類数に限定されるも
のでもない。
変更しない範囲で適宜変形して実施できる。上述のレベ
ルマトリクス26の記憶部263、264でのレベル情報の組合
わせは一例であり、これ以外の組合わせのものを用いる
こともできる。こうすれば、同じIC回路を使用したカー
ドでも異なるIC回路を使用したものとして用いることが
できる。また、上述では一貫して３値信号を使用した
が、４値以上の信号でもよく、アナログ的な信号を用い
てもよく、さらには用いる端子の種類数に限定されるも
のでもない。
［発明の効果］ この発明によればICカード内のテストプログラムの不正
な起動を確実に防止し、秘密性の高い情報が不用意に外
部に取出されるおそれをなくしたので、カードの偽造行
為などを確実に防止でき、カードの安全性を飛躍的に向
上させることができる。
な起動を確実に防止し、秘密性の高い情報が不用意に外
部に取出されるおそれをなくしたので、カードの偽造行
為などを確実に防止でき、カードの安全性を飛躍的に向
上させることができる。
第１図はこの発明の一実施例の回路構成を示すブロック
図、第２図は同実施例に用いられるチェック回路を示す
回路構成図、第３図は同実施例に使用される３値信号を
説明するためのタイムチャート、第４図は同実施例の動
作を説明するためのフローチャートである。 15……システムプログラムROM、16……テストプログラ
ムROM、17……メインコントローラ、18……データメモ
リコントローラ、21……データメモリ、22……チェック
回路、23、24……レベル検出器、25……比較部、251、2
52……一致回路、253……論理回路、26……レベルマト
リクス、261……カウンタ、262……マトリクス部、26
3、264……記憶部。
図、第２図は同実施例に用いられるチェック回路を示す
回路構成図、第３図は同実施例に使用される３値信号を
説明するためのタイムチャート、第４図は同実施例の動
作を説明するためのフローチャートである。 15……システムプログラムROM、16……テストプログラ
ムROM、17……メインコントローラ、18……データメモ
リコントローラ、21……データメモリ、22……チェック
回路、23、24……レベル検出器、25……比較部、251、2
52……一致回路、253……論理回路、26……レベルマト
リクス、261……カウンタ、262……マトリクス部、26
3、264……記憶部。
Claims (2)
- 【請求項１】ICカードに設けられる複数の端子に夫々レ
ベルの異なる複数の信号を直列的に入力し、これら入力
信号に基づく複数組の直列レベル情報の組合わせと、予
めカード内に記憶された複数組の直列レベル情報の組合
わせとを比較し、これらが一致したときのみテストプロ
グラムの起動を可能としたことを特徴とするテストプロ
グラム起動方式。 - 【請求項２】上記ICカードはReset端子およびI/O端子を
用い、これらの端子にレベルの異なる３値の電圧を与え
るようにしたことを特徴とする特許請求の範囲第１項記
載のテストプログラム起動方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61005722A JPH0682405B2 (ja) | 1986-01-14 | 1986-01-14 | テストプログラム起動方式 |
| DE19873700663 DE3700663A1 (de) | 1986-01-14 | 1987-01-12 | System fuer integrierte schaltungen tragende karten |
| FR878700340A FR2592974B1 (fr) | 1986-01-14 | 1987-01-14 | Systeme a carte a circuit integre |
| US07/207,021 US4816656A (en) | 1986-01-14 | 1988-06-14 | IC card system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61005722A JPH0682405B2 (ja) | 1986-01-14 | 1986-01-14 | テストプログラム起動方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62164187A JPS62164187A (ja) | 1987-07-20 |
| JPH0682405B2 true JPH0682405B2 (ja) | 1994-10-19 |
Family
ID=11619011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61005722A Expired - Fee Related JPH0682405B2 (ja) | 1986-01-14 | 1986-01-14 | テストプログラム起動方式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4816656A (ja) |
| JP (1) | JPH0682405B2 (ja) |
| DE (1) | DE3700663A1 (ja) |
| FR (1) | FR2592974B1 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939353A (en) * | 1987-01-22 | 1990-07-03 | Kabushiki Kaisha Toshiba | Processing system for enabling data communication with a self-diagnose device |
| JP2501874B2 (ja) * | 1988-06-30 | 1996-05-29 | 三菱電機株式会社 | Ｉｃカ―ド |
| JPH0758502B2 (ja) * | 1988-06-30 | 1995-06-21 | 三菱電機株式会社 | Ｉｃカード |
| JPH0758503B2 (ja) * | 1989-02-17 | 1995-06-21 | 三菱電機株式会社 | Ｉｃカード |
| JP2682700B2 (ja) * | 1989-05-09 | 1997-11-26 | 三菱電機株式会社 | Ｉｃカード |
| US6036101A (en) * | 1990-05-15 | 2000-03-14 | Dallas Semiconductor Corporation | Electronic labeling systems and methods and electronic card systems and methods |
| JP2650124B2 (ja) * | 1989-07-11 | 1997-09-03 | 三菱電機株式会社 | 半導体集積回路 |
| JP2645163B2 (ja) * | 1990-03-13 | 1997-08-25 | 三菱電機株式会社 | 非接触型ｉｃカード |
| US5619066A (en) * | 1990-05-15 | 1997-04-08 | Dallas Semiconductor Corporation | Memory for an electronic token |
| JPH0452890A (ja) * | 1990-06-15 | 1992-02-20 | Mitsubishi Electric Corp | Ｉｃカード |
| JP2549189B2 (ja) * | 1990-07-17 | 1996-10-30 | 三菱電機株式会社 | Ｉｃカード |
| US5638418A (en) * | 1993-02-05 | 1997-06-10 | Dallas Semiconductor Corporation | Temperature detector systems and methods |
| US5994770A (en) * | 1991-07-09 | 1999-11-30 | Dallas Semiconductor Corporation | Portable electronic data carrier |
| US5552999A (en) * | 1991-07-09 | 1996-09-03 | Dallas Semiconductor Corp | Digital histogram generator systems and methods |
| GB2263348B (en) * | 1992-01-14 | 1995-08-09 | Rohm Co Ltd | Microcomputer and card having the same |
| DE4202726A1 (de) * | 1992-01-31 | 1993-08-05 | Bosch Gmbh Robert | Verfahren und vorrichtung zum pruefen einer einrichtung, die wenigstens einen mikrorechner enthaelt |
| FR2694093B1 (fr) * | 1992-07-24 | 1996-08-02 | Point Pacific | Procede et dispositif pour controler a distance la conformite d'un produit integrant un circuit electronique. |
| JPH06236447A (ja) * | 1993-02-09 | 1994-08-23 | Mitsubishi Electric Corp | Ｉｃカード用マイクロコンピュータ |
| US5848541A (en) * | 1994-03-30 | 1998-12-15 | Dallas Semiconductor Corporation | Electrical/mechanical access control systems |
| US5831827A (en) * | 1994-04-28 | 1998-11-03 | Dallas Semiconductor Corporation | Token shaped module for housing an electronic circuit |
| US5604343A (en) * | 1994-05-24 | 1997-02-18 | Dallas Semiconductor Corporation | Secure storage of monetary equivalent data systems and processes |
| US5679944A (en) * | 1994-06-15 | 1997-10-21 | Dallas Semiconductor Corporation | Portable electronic module having EPROM memory, systems and processes |
| JPH0830749A (ja) * | 1994-07-13 | 1996-02-02 | Mitsubishi Electric Corp | 非接触ｉｃカード |
| US5615130A (en) * | 1994-12-14 | 1997-03-25 | Dallas Semiconductor Corp. | Systems and methods to gather, store and transfer information from electro/mechanical tools and instruments |
| DE69500346T2 (de) * | 1995-01-23 | 1997-12-11 | Ibm | Verbesserte Speicherselbstprüfung |
| US5526364A (en) * | 1995-02-10 | 1996-06-11 | Micron Quantum Devices, Inc. | Apparatus for entering and executing test mode operations for memory |
| DE19620550C1 (de) * | 1996-05-22 | 1997-10-16 | Orga Kartensysteme Gmbh | Verfahren zum Testen der elektrischen Funktionstüchtigkeit einer kontaktbehafteten Chipkarte und Vorrichtung zum Durchführen des Verfahrens |
| JPH10214314A (ja) * | 1997-01-30 | 1998-08-11 | Toshiba Corp | Ｉｃカード用携帯端末装置およびその制御方法 |
| JP3173438B2 (ja) * | 1997-06-04 | 2001-06-04 | ソニー株式会社 | メモリカード及び装着装置 |
| FR2764413B1 (fr) * | 1997-06-10 | 1999-07-09 | Sgs Thomson Microelectronics | Procede d'authentification de circuit integre |
| JP3822768B2 (ja) * | 1999-12-03 | 2006-09-20 | 株式会社ルネサステクノロジ | Ｉｃカードの製造方法 |
| JP3815936B2 (ja) * | 2000-01-25 | 2006-08-30 | 株式会社ルネサステクノロジ | Ｉｃカード |
| JP3929887B2 (ja) * | 2002-12-25 | 2007-06-13 | 株式会社東芝 | 半導体集積回路、半導体集積回路モジュール、および、情報機器 |
| WO2008029206A2 (en) * | 2006-09-05 | 2008-03-13 | Nokia Corporation | Device interface |
| JP5148251B2 (ja) * | 2007-11-19 | 2013-02-20 | フェリカネットワークス株式会社 | Ｉｃカード、情報処理装置、通信方式の判別方法、及びプログラム |
| GB2514505B (en) | 2012-02-07 | 2016-07-06 | Arthrocare Corp | Surgical instrument for manipulating and passing suture |
| CN114648842B (zh) * | 2022-02-11 | 2024-01-19 | 中金金融认证中心有限公司 | 一种用于获取支付终端的pin码的方法及相关产品 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3940744A (en) * | 1973-12-17 | 1976-02-24 | Xerox Corporation | Self contained program loading apparatus |
| GB1540923A (en) * | 1975-12-01 | 1979-02-21 | Intel Corp | Programmable single chip mos computer |
| US4105156A (en) * | 1976-09-06 | 1978-08-08 | Dethloff Juergen | Identification system safeguarded against misuse |
| FR2417141A1 (fr) * | 1978-02-09 | 1979-09-07 | Travaux Indls Pour Electricite | Systeme de controle par reconnaissance automatique d'un objet marque |
| SE425704B (sv) * | 1981-03-18 | 1982-10-25 | Loefberg Bo | Databerare |
| DE3232215A1 (de) * | 1982-08-30 | 1984-03-01 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierte digitale halbleiterschaltung |
| US4650975A (en) * | 1984-08-30 | 1987-03-17 | Casio Computer Co., Ltd. | IC card and an identification system thereof |
| AU7129487A (en) * | 1986-03-10 | 1987-09-28 | Data Card Corporation | Smart card apparatus and method of programming same |
-
1986
- 1986-01-14 JP JP61005722A patent/JPH0682405B2/ja not_active Expired - Fee Related
-
1987
- 1987-01-12 DE DE19873700663 patent/DE3700663A1/de active Granted
- 1987-01-14 FR FR878700340A patent/FR2592974B1/fr not_active Expired - Lifetime
-
1988
- 1988-06-14 US US07/207,021 patent/US4816656A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4816656A (en) | 1989-03-28 |
| FR2592974B1 (fr) | 1991-08-30 |
| DE3700663A1 (de) | 1987-07-16 |
| JPS62164187A (ja) | 1987-07-20 |
| DE3700663C2 (ja) | 1991-06-13 |
| FR2592974A1 (fr) | 1987-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0682405B2 (ja) | テストプログラム起動方式 | |
| US4839506A (en) | IC card identification system including pin-check time means | |
| US5379344A (en) | Smart card validation device and method | |
| US4780602A (en) | IC card | |
| KR900005212B1 (ko) | 패스워어드를 변경할 수 있는 ic 카아드 | |
| EP0973125B1 (en) | Method for managing security for card-type storage medium, and a card-type storage medium and a transaction apparatus therefor | |
| US4734569A (en) | IC card | |
| JPH0762854B2 (ja) | Ｉｃカードシステム | |
| JPH0762862B2 (ja) | Ｉｃカ−ドシステムにおける認証方式 | |
| JP2001524723A (ja) | 傍受排除機能を備えた保護メモリ | |
| AU8545398A (en) | Method for managing a secure terminal | |
| JPH02165290A (ja) | Ｉｃカード及びその動作方法 | |
| JPH0822517A (ja) | ハイブリッドカードの改ざん防止方式 | |
| US20030140236A1 (en) | Method and arrangement for preventing unauthorized execution of computer programs and a corresponding software product and a corresponding computer-legible storage medium | |
| JP2712149B2 (ja) | テストプログラム起動方法及びテストプログラム起動装置 | |
| JP2712148B2 (ja) | テストプログラム起動方法及びテストプログラム起動装置 | |
| JPH057651Y2 (ja) | ||
| AU651584B2 (en) | Smart card validation device and method | |
| JPS62211756A (ja) | Ｉｃカ−ドのテスト方式 | |
| JP2629184B2 (ja) | Ｉｃカード認証システム | |
| JPH0760452B2 (ja) | Ｉｃカ−ドシステム | |
| JPH0734216B2 (ja) | Ｉｃカ−ド | |
| JPS63259785A (ja) | Ｉｃカ−ド認証方式 | |
| JPS62249249A (ja) | Ｉｃカ−ドの認証方式 | |
| JPH08171517A (ja) | 情報記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |