JP2007026051A - 情報処理装置および情報処理システム - Google Patents
情報処理装置および情報処理システム Download PDFInfo
- Publication number
- JP2007026051A JP2007026051A JP2005206839A JP2005206839A JP2007026051A JP 2007026051 A JP2007026051 A JP 2007026051A JP 2005206839 A JP2005206839 A JP 2005206839A JP 2005206839 A JP2005206839 A JP 2005206839A JP 2007026051 A JP2007026051 A JP 2007026051A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- access
- communication
- target device
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 103
- 238000004891 communication Methods 0.000 claims abstract description 260
- 230000000903 blocking effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 4
- 230000005764 inhibitory process Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 25
- 230000006870 function Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000009466 transformation Effects 0.000 description 6
- 238000011161 development Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/31—User authentication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
- H04L63/0853—Network architectures or network communication protocols for network security for authentication of entities using an additional device, e.g. smartcard, SIM or a different communication terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2129—Authenticate client device independently of the user
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Storage Device Security (AREA)
Abstract
【課題】セキュアなプログラムやデータ等を内蔵する半導体チップ等の情報処理装置に対して、認証コードを知らない第三者が次々に通信対象装置を取り替えて繰り返し認証コードを発行して不正アクセスを試行しようとすることに対するセキュリティ性を高める。
【解決手段】通信対象装置400に対して出力するアクセス許可要求信号Saを生成するアクセス許可要求信号生成手段Aと、アクセス許可要求信号を含む第1の通信信号群の通信対象装置に対する出力を制御するもので、アクセス禁止信号Scを入力したときに第1の通信信号群の何れかまたは全ての出力を遮断する出力制御手段Bと、通信対象装置から入力するアクセス拒否信号Sbの有効・無効を判別し、有効と判別したときに出力制御手段にアクセス禁止信号を出力するアクセス拒否信号判別手段Dとを備える。
【選択図】図1
【解決手段】通信対象装置400に対して出力するアクセス許可要求信号Saを生成するアクセス許可要求信号生成手段Aと、アクセス許可要求信号を含む第1の通信信号群の通信対象装置に対する出力を制御するもので、アクセス禁止信号Scを入力したときに第1の通信信号群の何れかまたは全ての出力を遮断する出力制御手段Bと、通信対象装置から入力するアクセス拒否信号Sbの有効・無効を判別し、有効と判別したときに出力制御手段にアクセス禁止信号を出力するアクセス拒否信号判別手段Dとを備える。
【選択図】図1
Description
本発明は、データアクセス時にアクセス許可要求信号による認証を伴う情報処理装置および情報処理システムにかかわり、特には、認証が失敗した場合のデータアクセスの禁止を実現するための技術に関する。
高度なセキュリティ性が要求されるプログラムやデータを含む半導体チップに対してデバッガを用いてアクセスを行う場合、まず、半導体チップに対してアクセス許可要求信号による認証コードを発行する。そして、認証コードが正当でアクセスが許可された場合にのみ各種データの通信が行われる。しかし、認証コードを知らない第三者でも、認証コードを変えながら繰り返してアクセスを試みれば、セキュアなプログラムやデータに到達することが起こり得ると考えられる。このような不正アクセスに対しては、半導体チップ内での認証コードの照合の結果が不正であった場合は半導体チップに対する入出力を無効化し、それ以降アクセスができないようにするといった対策がある(例えば特許文献1参照)。
特開2002−341956号公報(第3−4頁、第2−3図)
ここで、一般的化して、デバッガを情報処理装置とし、半導体チップを通信対象装置とすると、情報処理装置を用いての通信対象装置に対する不正アクセスの問題となる。上述のような方法の場合、ある通信対象装置(半導体チップ)に対してのアクセスが不可能となっても、同じ情報処理装置(デバッガ等)を用いて別の通信対象装置に対し認証コードの発行を試みることができる。このように通信対象装置にのみセキュリティ機構を備えていても、通信対象装置を多数用意しておき、次々に通信対象装置を取り替えて繰り返し認証コード発行が試行されることによって、セキュリティが破られてしまう危険性が高まる。
本発明は、このような事情に鑑みて創作したものであり、セキュアなプログラムやデータ等を内蔵する半導体チップ等の通信対象装置に対して、認証コードを知らない正当権利保有者でない第三者が次々に通信対象装置を取り替えて繰り返し認証コードを発行する不正アクセスに対してのセキュリティ性を高めたデバッガ等の情報処理装置を提供することを目的としている。
本発明による情報処理装置は、
外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
前記アクセス許可要求信号を含む前記第1の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第1の通信信号群の何れかまたは全ての出力を遮断する出力制御手段と、
前記通信対象装置から入力するアクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
前記アクセス許可要求信号を含む前記第1の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第1の通信信号群の何れかまたは全ての出力を遮断する出力制御手段と、
前記通信対象装置から入力するアクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
この構成において、アクセス許可要求信号生成手段が生成したアクセス許可要求信号が出力制御手段を介して通信対象装置(半導体チップ等)に送出される。通信対象装置ではアクセス許可要求信号による認証コードをチェックし、正常であれば、情報処理装置に対するアクセス拒否信号は無効状態(アクセス許可状態)である。一方、認証コードが不正であれば、通信対象装置はアクセス拒否信号を有効にして情報処理装置に送出する。通信対象装置からのアクセス拒否信号を入力した情報処理装置は、アクセス拒否信号判別手段において、そのアクセス拒否信号の有効性を認証し、出力制御手段に対してアクセス禁止信号を出力する。これによって、出力制御手段は第1の通信信号群の何れかまたは全ての出力を遮断する。その結果として、情報処理装置は、通信対象装置に対する自身の通信機能を、その出力側で遮断することになる。
また、本発明による情報処理装置は、
外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
前記通信対象装置からのアクセス拒否信号を含む前記第2の通信信号群の入力を制御するもので、アクセス禁止信号を入力したときに前記第2の通信信号群の何れかまたは全ての入力を遮断する入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
前記通信対象装置からのアクセス拒否信号を含む前記第2の通信信号群の入力を制御するもので、アクセス禁止信号を入力したときに前記第2の通信信号群の何れかまたは全ての入力を遮断する入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
この構成において、アクセス許可要求信号による認証コードが不正のときは、通信対象装置から有効のアクセス拒否信号が送出され、それを受けた情報処理装置のアクセス拒否信号判別手段は入力制御手段に対してアクセス禁止信号を出力する。これによって、入力制御手段は第2の通信信号群の何れかまたは全ての入力を遮断する。その結果として、情報処理装置は、通信対象装置に対する自身の通信機能を、その入力側で遮断することになる。
以上のように、本発明によれば、認証コードを知らない第三者が当該の情報処理装置を用いて通信対象装置に行う不正なアクセスを、その初回において禁止することができ、次々に通信対象装置を取り替えての繰り返しの認証コード発行による不正アクセスを効果的に防止することができ、内容を保護したいデータを含む通信対象装置のセキュリティ性の向上を図ることができる。
また、本発明による情報処理装置は、
外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
前記アクセス許可要求信号を含む前記第1の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第1の通信信号群の何れかまたは全ての出力を遮断する出力制御手段と、
前記アクセス拒否信号を含む前記第2の通信信号群の入力を制御するもので、前記アクセス禁止信号を入力したときに前記第2の通信信号群の何れかまたは全ての入力を遮断する入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段および前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
前記アクセス許可要求信号を含む前記第1の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第1の通信信号群の何れかまたは全ての出力を遮断する出力制御手段と、
前記アクセス拒否信号を含む前記第2の通信信号群の入力を制御するもので、前記アクセス禁止信号を入力したときに前記第2の通信信号群の何れかまたは全ての入力を遮断する入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段および前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
これは、上記2つの技術内容を併せたものに相当し、不正アクセス時には、情報処理装置は、通信対象装置に対する自身の通信機能をその出力側と入力側の双方で遮断してしまうことになる。
上記において、前記アクセス拒否信号判別手段は、前記アクセス拒否信号の値を保持するレジスタを備えているという態様がある。これによれば、通信対象装置との接続を切断した状態であっても、出力または入力の遮断状態を保つことができる。
また、上記において、前記アクセス拒否信号判別手段と前記出力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に出力遮断状態にホールドするヒューズ手段が介挿されているという態様もある。
また、上記において、前記アクセス拒否信号判別手段と前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に入力遮断状態にホールドするヒューズ手段が介挿されているという態様もある。
さらには、上記において、前記アクセス拒否信号判別手段と前記出力制御手段および前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に出力遮断状態にホールドするヒューズ手段が介挿されているという態様もある。
ヒューズ手段が動作すると、出力遮断状態または入力遮断状態が恒久的にホールドされるため、1回でも不正アクセスがあれば、直ちに情報処理装置の通信機能を遮断するとともに、それ以降も恒久的に遮断状態を継続し情報処理装置そのものの使用を不可能とし、不正アクセスを確実に防止することができる。
また、本発明による情報処理装置は、
外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
ランダム信号を発生する乱数発生手段と、
前記アクセス許可要求信号を含む前記第1の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第1の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の出力に切り替える出力制御手段と、
前記通信対象装置から入力するアクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
ランダム信号を発生する乱数発生手段と、
前記アクセス許可要求信号を含む前記第1の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第1の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の出力に切り替える出力制御手段と、
前記通信対象装置から入力するアクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
この構成において、アクセス許可要求信号による認証コードが不正のときは、通信対象装置から有効のアクセス拒否信号が送出され、それを受けた情報処理装置のアクセス拒否信号判別手段は出力制御手段に対してアクセス禁止信号を出力する。これによって、出力制御手段は第1の通信信号群に代えて乱数発生手段からのランダム信号の出力に切り替える。出力されるのがランダム信号であるため、意図したアクセスが行えず不正なアクセスを防止することができる。また、出力信号が変動することで通信機能の不具合の原因究明が難しくなり、セキュリティ性をさらに向上することができる。
また、本発明による情報処理装置は、
外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
ランダム信号を発生する乱数発生手段と、
前記通信対象装置からのアクセス拒否信号を含む前記第2の通信信号群の入力を制御するもので、アクセス禁止信号を入力したときに前記第2の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の入力に切り替える入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
ランダム信号を発生する乱数発生手段と、
前記通信対象装置からのアクセス拒否信号を含む前記第2の通信信号群の入力を制御するもので、アクセス禁止信号を入力したときに前記第2の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の入力に切り替える入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
この構成において、アクセス許可要求信号による認証コードが不正のときは、通信対象装置から有効のアクセス拒否信号が送出され、それを受けた情報処理装置のアクセス拒否信号判別手段は入力制御手段に対してアクセス禁止信号を出力する。これによって、入力制御手段は第2の通信信号群に代えて乱数発生手段からのランダム信号の入力に切り替える。入力されるのがランダム信号であるため、意図したアクセスが行えず不正なアクセスを防止することができる。また入力信号が変動することで通信機能の不具合の原因究明が難しくなり、セキュリティ性をさらに向上することができる。
また、本発明による情報処理装置は、
外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
ランダム信号を発生する乱数発生手段と、
前記アクセス許可要求信号を含む前記第1の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第1の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の出力に切り替える出力制御手段と、
前記アクセス拒否信号を含む前記第2の通信信号群の入力を制御するもので、前記アクセス禁止信号を入力したときに前記第2の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の入力に切り替える入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段および前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
ランダム信号を発生する乱数発生手段と、
前記アクセス許可要求信号を含む前記第1の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第1の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の出力に切り替える出力制御手段と、
前記アクセス拒否信号を含む前記第2の通信信号群の入力を制御するもので、前記アクセス禁止信号を入力したときに前記第2の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の入力に切り替える入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段および前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
これは、上記2つの技術内容を併せたものに相当し、不正アクセス時には、出力信号も入力信号もランダム信号となるため、通信機能の不具合の原因究明が一層難しくなり、セキュリティ性を大幅に向上することができる。
上記において、前記アクセス拒否信号判別手段と前記出力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に出力切替状態にホールドするヒューズ手段が介挿されているという態様もある。
また、上記において、前記アクセス拒否信号判別手段と前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に入力切替状態にホールドするヒューズ手段が介挿されているという態様もある。
また、上記において、前記アクセス拒否信号判別手段と前記出力制御手段および前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に切替状態にホールドするヒューズ手段が介挿されているという態様もある。
ヒューズ手段が動作すると、ランダム信号の出力状態または入力状態が恒久的にホールドされるため、1回でも不正アクセスがあれば、それ以降も恒久的にランダム信号状態を継続し、不正アクセスを確実に防止することができる。
上記において、前記第1の通信信号群は、前記通信対象装置のデバッグに必要となるアドレスやデータ等を含み、前記第2の通信信号群は、前記通信対象装置が出力するトレース情報やデータ等を含むという態様がある。
本発明は、情報処理システムとして、次のように展開することも可能である。
それは、上記のいずれかの情報処理装置と前記通信対象装置との組み合わせからなり、前記アクセス許可要求信号を含む前記第1の通信信号群と前記アクセス拒否信号を含む前記第2の通信信号群の通信が行われる情報処理システムであって、前記通信対象装置は、前記アクセス許可要求信号を入力し、前記アクセス許可要求信号が適正と判断したときに前記アクセス拒否信号を無効にして前記情報処理装置に出力し、前記アクセス許可要求信号が不正と判定したときに前記アクセス拒否信号を有効にして前記情報処理装置に出力するというものである。
本発明によれば、認証コードを知らない第三者が当該の情報処理装置を用いて通信対象装置に不正アクセスを行った場合は、自身の通信機能を機能不全にしてしまうことにより、不正アクセスを、その初回において確実に禁止することができる。すなわち、次々に通信対象装置を取り替えての繰り返しの認証コード発行による不正アクセスを効果的に防止することができ、内容を保護したいデータを含む通信対象装置のセキュリティ性の向上を図ることができる。
以下、本発明にかかわる情報処理装置および情報処理システムの実施の形態を図面に基づいて詳細に説明する。
(実施の形態1)
図1は本発明の実施の形態1における情報処理装置の概略構成を示すブロック図である。本実施の形態の情報処理装置100は、通信対象装置400をデバッグする機能を持つもの(デバッガ)とする。また、通信対象装置400は半導体チップであるとする。
図1は本発明の実施の形態1における情報処理装置の概略構成を示すブロック図である。本実施の形態の情報処理装置100は、通信対象装置400をデバッグする機能を持つもの(デバッガ)とする。また、通信対象装置400は半導体チップであるとする。
図1において、Aは通信対象装置400に対するアクセス許可要求信号Saを生成するアクセス許可要求信号生成手段、Bは通信対象装置400に対してアクセス許可を要求するためのアクセス許可要求信号Saを含む第1の通信信号群S1の出力を制御するもので、アクセス禁止信号Scを入力したときに第1の通信信号群S1の何れかまたは全ての出力を遮断する出力制御手段である。Dは通信対象装置400から入力する第2の通信信号群S2に含まれるアクセス拒否信号Sbの有効・無効を判別し、有効と判別したときに出力制御手段Bにアクセス禁止信号Scを出力するアクセス拒否信号判別手段である。
図2は図1の構成をより具体的レベルで展開したものである。図2において、11は通信対象装置400への第1の通信信号S1-1〜S1-iを生成し、通信対象装置400から入力される第2の通信信号S2-1〜S2-jを解析して後続の制御信号等を生成する制御回路、12は通信対象装置400に対するアクセス許可要求信号Saを生成するアクセス許可要求信号生成器、13はアクセス許可要求信号Saまたは固定値を選択し出力するセレクタ、13-1〜13-iは第1の通信信号S1-1〜S1-iまたは固定値を選択し出力するセレクタ、14はセレクタ13を介してアクセス許可要求信号Saまたは固定値を出力する出力端子、14-1〜14-iはセレクタ13-1〜13-iを介して第1の通信信号S1-1〜S1-iまたは固定値を出力する出力端子、15は通信対象装置400が出力するアクセス拒否信号Sbを入力する入力端子、15-1〜15-jは通信対象装置400が出力する第2の通信信号S2-1〜S2-jを入力する入力端子、16は入力端子15から入力したアクセス拒否信号Sbを保持するデータ保持回路、17はリセット信号RSTを生成するリセット生成器、18はクロックCKを生成するクロックジェネレータである。ここで、第1の通信信号S1-1〜S1-iは、テストデータやテストクロックを含み、通信対象装置400に対してデバッグを行う機能を有する。テストデータは、デバッグのために通信対象装置400のレジスタやメモリに書き込むためのアドレスやデータから構成されている。第2の通信信号S2-1〜S2-jは、第1の通信信号S1-1〜S1-iによってアクセスされた結果となるリードデータ(トレース情報やデータ等)を含む。
クロックジェネレータ18はある規定された周期でクロックCKを生成して、制御回路11、アクセス許可要求信号生成器12、データ保持回路16、リセット生成器17にクロックを供給する。情報処理装置100は、このクロックCKに同期して動作するものとする。
制御回路11はアクセス許可要求信号Saの生成を指示する生成指示信号S3を生成し、アクセス許可要求信号生成器12へ出力する。また、第1の通信信号としてアクセス許可要求信号Saの受信を許可する受信イネーブル信号S1-1を生成する。受信イネーブル信号S1-1はセレクタ13-1を介して出力端子14-1から通信対象装置400へ出力される。また、アクセス拒否信号Sbの保持を許可する保持イネーブル信号S4を生成しデータ保持回路16へ出力する。
アクセス許可要求信号生成器12は制御回路11から生成指示信号S3を受けると、クロックジェネレータ18から供給されるクロックCKに従ってアクセス許可要求信号Saを生成する。アクセス許可要求信号Saはセレクタ13を介して出力端子14から通信対象装置400へ出力される。リセット生成器17はリセット信号RSTを生成し、データ保持回路16へ出力する。
図1と図2の対応関係を説明すると、アクセス許可要求信号生成器12がアクセス許可要求信号生成手段Aに対応し、セレクタ13およびセレクタ13-1〜13-iが出力制御手段Bに対応し、データ保持回路16およびリセット生成器17がアクセス拒否信号判別手段Dに対応している。
図3はデータ保持回路16の構成を示す図である。データ保持回路16はレジスタ19を備えており、クロックジェネレータ18から供給されるクロックCKと、リセット生成器17から供給されるリセット信号RSTと、制御回路11が生成する保持イネーブル信号S4と、入力端子15から入力されるアクセス拒否信号Sbとが入力されている。
レジスタ19は、リセット信号RSTが入力されると、データを“0”に初期化する。また、保持イネーブル信号S4が有効である場合のみ、クロックCKに従ってアクセス拒否信号Sbの値を保持し、セレクタ13および13-1〜13-iを固定値選択側に切り替えて通信対象装置400へのアクセスを禁止するアクセス禁止信号Scとして出力する。
図4はセレクタ13および13-1〜13-iの構成を示した図である。セレクタ13は、アクセス禁止信号Scが“0”の場合はアクセス許可要求信号Saを選択して出力端子14へ出力し、アクセス禁止信号Scが“1”の場合は固定値を選択して出力端子14へ出力する。同様に、セレクタ13-1〜13-iは、アクセス禁止信号Scが“0”の場合は制御回路11が生成する第1の通信信号S1-1〜S1-iを選択して出力端子14-1〜14-iへ出力し、アクセス禁止信号Scが“1”の場合は固定値を選択して出力端子14-1〜14-iへ出力する。固定値の選択は、通信対象装置400へのアクセスを実質的に禁止する。
次に、上記のように構成された本実施の形態の情報処理装置100の動作を図5のタイミングチャート(アクセス許可要求信号Saの生成からアクセス拒否信号Sbの保持までのシーケンス)を用いて説明する。
まず、初期化時にリセット生成器17がリセット信号RSTを生成し、データ保持回路16へ出力する(タイミングa〜b間)。データ保持回路16はリセット信号RSTが入力されると、セレクタ13および13-1〜13-iへアクセス禁止信号Scとして“0”を出力する(タイミングb)。したがって、初期化後は、セレクタ13および13-1〜13-iは、アクセス許可要求信号Saおよび制御回路11が生成する第1の通信信号S1-1〜S1-iを選択して出力端子14および14-1〜14-iへ出力する。
次に、制御回路11はアクセス許可要求信号生成器12に生成指示信号S3を出力する(タイミングd)。アクセス許可要求信号生成器12は生成指示信号S3を受けると、クロックジェネレータ18により供給されるクロックCKに従ってアクセス許可要求信号Saを生成する(タイミングe〜g間)。また、制御回路11は、アクセス許可要求信号Saの生成開始と同じタイミングで受信イネーブル信号S1-1を生成する(タイミングe〜g間)。
アクセス許可要求信号生成器12により生成されたアクセス許可要求信号Saおよび制御回路11により生成された受信イネーブル信号S1-1は、出力端子14および14-1から通信対象装置400へ入力される。
通信対象装置400は受信イネーブル信号S1-1が有効である場合に、アクセス許可要求信号Saを取り込み、認証する(タイミングe〜g間)。通信対象装置400は正当なアクセスであると判定した場合は、アクセス拒否信号Sbの値を“0”として出力し、不正なアクセスであると判定した場合はアクセス拒否信号Sbの値を“1”として出力する(タイミングg)。通信対象装置400から出力されたアクセス拒否信号Sbは入力端子15を介して情報処理装置100に入力される。
制御回路11は、アクセス拒否信号Sbが確定するタイミングで保持イネーブル信号S4を生成し、データ保持回路16へ出力する(タイミングg〜i間)。データ保持回路16は保持イネーブル信号S4が有効になるためアクセス拒否信号Sbを保持する(タイミングh)。
ここでアクセス拒否信号Sbが“0”すなわち正当なアクセスであると判定された場合は、データ保持回路16はセレクタ13および13-1〜13-iに対するアクセス禁止信号Scとして“0”を出力する。したがって、セレクタ13および13-1〜13-iはアクセス許可要求信号Saおよび制御回路11が出力する第1の通信信号S1-1〜S1-iを選択して出力端子14および14-1〜14-iに出力する。これにより、以降の動作において制御回路11が生成する第1の通信信号S1-1〜S1-iにより通信対象装置400をデバッグすることができる。
一方、アクセス拒否信号Sbが“1”すなわち不正なアクセスであると判定された場合は、データ保持回路16はセレクタ13および13-1〜13-iに対するアクセス禁止信号Scとして“1”を出力する。したがって、セレクタ13および13-1〜13-iは固定値を選択して出力端子14および14-1〜14-iに出力する。これにより、以降の動作において制御回路11が生成する第1の通信信号S1-1〜S1-iおよびアクセス許可要求信号生成器12が生成するアクセス許可要求信号Saはマスクされ、通信対象装置400へ伝わらないため、通信が遮断される。
以上の構成により、通信対象装置400へ出力したアクセス許可要求信号Saが不正であると判定された場合、自身の通信機能を遮断することにより、以後、不正なアクセスを防止することが可能となる。
図6は本発明の実施の形態1の変形の態様1における情報処理装置の概略構成を示すブロック図である。図6において、図1との対比では、出力制御手段Bがなく、代わりに入力制御手段Cが設けられている。入力制御手段Cは、アクセス拒否信号Sbを含む第2の通信信号群S2の入力を制御するもので、アクセス禁止信号Scを入力したときに第2の通信信号群S2の何れかまたは全ての入力を遮断するようになっている。ここで、アクセス拒否信号判別手段Dは、入力制御手段Cから入力するアクセス拒否信号Sbの有効・無効を判別し、有効と判別したときに入力制御手段Cにアクセス禁止信号Scを出力するようになっている。入力制御手段Cは、図2の出力制御手段Bと同様の構成(固定値を選択するセレクタ)をとることができる。
図7は本発明の実施の形態1の変形の態様2における情報処理装置の概略構成を示すブロック図である。図7において、図1との対比では、図6と同様の入力制御手段Cが追加されている。出力制御手段Bもある。ここで、アクセス拒否信号判別手段Dは、入力制御手段Cから入力するアクセス拒否信号Sbの有効・無効を判別し、有効と判別したときに、出力制御手段Bおよび入力制御手段Cにアクセス禁止信号Scを出力するようになっている。
(実施の形態2)
図8は本発明の実施の形態2における情報処理装置の概略構成を示すブロック図である。図8において、実施の形態1の図1におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。
図8は本発明の実施の形態2における情報処理装置の概略構成を示すブロック図である。図8において、実施の形態1の図1におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。
本実施の形態の情報処理装置200においては、アクセス拒否信号判別手段Dと出力制御手段Bとの間に、アクセス拒否信号Sbを有効と判別したときにアクセス禁止信号Scを恒久的に出力遮断状態にホールドするヒューズ手段Eが介挿されている。
図9は図8の構成をより具体的レベルで展開したものである。情報処理装置200は、実施の形態1の場合の図2の構成に加えて、さらに、パルス発生器20と、ヒューズ回路21を備えている。図8と図9の対応関係を説明すると、パルス発生器20とヒューズ回路21がヒューズ手段Eに対応している。
図10はデータ保持回路16の構成を示す図である。レジスタ19は、保持イネーブル信号S4が有効である場合のみ、クロックCKに従ってアクセス拒否信号Sbの値を保持し、パルス発生器20に対するパルス発生トリガ信号S5として出力する。パルス発生器20は、パルス発生トリガ信号S5が立ち上がりエッジであった場合にパルス信号S6を発生し、ヒューズ回路21へ出力する。パルス発生器20はパルス発生トリガ信号S5が立ち上がらない場合は動作しない。ヒューズ回路21は、通常動作時の出力は“0”である。パルス信号S6が入力されると、出力が“1”に切り替わり、セレクタ13および13-1〜13-iに対するアクセス禁止信号Scとして出力される。ヒューズ回路21は、そのヒューズ効果により、一度、その出力であるアクセス禁止信号Scが“1”に切り替わると、以降は“0”に切り替わることはない。図11にパルス発生器20とヒューズ回路21の動作について示す。
次に、上記のように構成された本実施の形態の情報処理装置200の動作を説明する。
まず、初期化時にリセット生成器17がリセット信号RSTを生成し、データ保持回路16へ出力する。データ保持回路16はリセット信号RSTが入力されると、パルス発生器20へパルス発生トリガ信号S5として“0”を出力する。パルス発生器20は動作せず、何も出力しない。したがって、ヒューズ回路21も動作せず、出力は“0”のままであり、セレクタ13および13-1〜13-iに対するアクセス禁止信号Scは“0”となる。したがって、初期化後はセレクタ13および13-1〜13-iは、アクセス許可要求信号Saおよび制御回路11が生成する第1の通信信号S1-1〜S1-iを選択して出力端子14および14-1〜14-iへ出力する。
アクセス許可要求信号Saの生成からアクセス拒否信号Sbの保持までのシーケンスは実施の形態1において図5で説明したものと同様であり、ここでは省略する。
ここでアクセス拒否信号Sbが“0”すなわち正当なアクセスであると判定された場合は、データ保持回路16からのパルス発生トリガ信号S5は“0”のままであり、パルス発生器20およびヒューズ回路21は動作せず、アクセス禁止信号Scは“0”のままである。したがって、セレクタ13および13-1〜13-iはアクセス許可要求信号Saおよび制御回路11が出力する第1の通信信号S1-1〜S1-iを選択して出力端子14および14-1〜14-iに出力する。これにより、以降の動作において制御回路11が生成する第1の通信信号S1-1〜S1-iにより通信対象装置400の動作を解析することができる。
一方、アクセス拒否信号Sbが“1”すなわち不正なアクセスであると判定された場合は、データ保持回路16はパルス発生器20へパルス発生トリガ信号S5として“1”を出力する。パルス発生器20は立ち上がりエッジが入力されることによりパルス信号S6を発生し、ヒューズ回路21へ出力する。ヒューズ回路21はパルス信号S6が入力されるので出力が“1”に切り替わり、セレクタ13および13-1〜13-iに対するアクセス禁止信号Scとして“1”を出力する。したがって、セレクタ13および13-1〜13-iは固定値を選択して出力端子14および14-1〜14-iに出力する。これにより、以降の動作において制御回路11が生成する第1の通信信号S1-1〜S1-iおよびアクセス許可要求信号生成器12が生成するアクセス許可要求信号Saはマスクされ、通信対象装置400へ伝わらないため、通信が遮断される。また、それ以降はヒューズ回路21の出力は“0”に切り替わることはなく、恒久的に“1”に固定されるため、リセット等により再び通信が可能となることはない。
以上の構成により、通信対象装置400へ出力したアクセス許可要求信号Saが不正であると判定された場合、自身の通信機能を恒久的に遮断することにより、以後、不正なアクセスを防止することが可能となる。
図12は本発明の実施の形態2の変形の態様1における情報処理装置の概略構成を示すブロック図である。図8との対比では、出力制御手段Bがなく、代わりに入力制御手段Cとヒューズ手段Eが設けられている。すなわち、アクセス拒否信号判別手段Dと入力制御手段Cとの間に、アクセス拒否信号Sbを有効と判別したときにアクセス禁止信号Scを恒久的に入力遮断状態にホールドするヒューズ手段Eが介挿されている。
図13は本発明の実施の形態2の変形の態様2における情報処理装置の概略構成を示すブロック図である。図8との対比では、図12と同様の入力制御手段Cが追加されている。出力制御手段Bもある。そして、アクセス拒否信号判別手段Dと出力制御手段Bおよび入力制御手段Cとの間に、アクセス拒否信号Sbを有効と判別したときにアクセス禁止信号Scを恒久的に遮断状態にホールドするヒューズ手段Eが介挿されている。
(実施の形態3)
図14は本発明の実施の形態3における情報処理装置の概略構成を示すブロック図である。図14において、実施の形態2の図8におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。
図14は本発明の実施の形態3における情報処理装置の概略構成を示すブロック図である。図14において、実施の形態2の図8におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。
本実施の形態の情報処理装置300においては、出力制御手段Bの入力側に乱数発生手段Fが設けられている。
図15は図14の構成をより具体的レベルで展開したものである。図15において、実施の形態2の図9におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。本実施の形態の情報処理装置300においては、セレクタ13,13-1〜13-iに入力する固定値に代えて、乱数発生器22の出力するランダム信号Srを入力するように構成してある。乱数発生器22はランダム信号Srを生成し、セレクタ13および13-1〜13-iに出力する。
図16はセレクタ13および13-1〜13-iの構成を示した図である。セレクタ13は、アクセス禁止信号Scが“0”の場合にアクセス許可要求信号Saを選択して出力端子14へ出力し、アクセス禁止信号Scが“1”の場合にランダム信号Srを選択して出力端子14へ出力する。同様に、セレクタ13-1〜13-iは、アクセス禁止信号Scが“0”の場合に制御回路11が生成する第1の通信信号S1-1〜S1-iを選択して出力端子14-1〜14-iへ出力し、アクセス禁止信号Scが“1”の場合にランダム信号Srを選択して出力端子14-1〜14-iへ出力する。
次に、上記のように構成された本実施の形態の情報処理装置300の動作を説明する。
アクセス拒否信号Sbが“1”すなわち不正なアクセスであると判定された場合は、前述同様にして、ヒューズ回路21はセレクタ13および13-1〜13-iに対するアクセス禁止信号Scとして“1”を出力し、セレクタ13および13-1〜13-iは乱数発生器22の出力するランダム信号Srを選択して出力端子14および14-1〜14-iに出力する。これにより、以降の動作において制御回路11が生成する第1の通信信号S1-1〜S1-iおよびアクセス許可要求信号生成器12が生成するアクセス許可要求信号Saはマスクされ、通信対象装置400へ伝わらないため、通信が遮断される。
以上の構成により、通信対象装置400へ出力したアクセス許可要求信号Saが不正であると判定された場合、自身の出力信号を恒久的に乱数発生器22の出力するランダム信号Srに置き換えることにより、以後、不正なアクセスを防止することが可能となる。また出力信号が変動しているため通信不具合の原因が特定されにくく、セキュリティ度を高めることができる。
図17は本発明の実施の形態3の変形の態様1における情報処理装置の概略構成を示すブロック図である。図14との対比では、出力制御手段Bがなく、代わりに入力制御手段Cが設けられており、その入力側に乱数発生手段Fが設けられている。
図18は本発明の実施の形態3の変形の態様2における情報処理装置の概略構成を示すブロック図である。出力制御手段Bおよび入力制御手段Cの入力側に乱数発生手段Fが設けられている。
なお、本実施の形態の技術を、ヒューズ手段Eをもたない実施の形態1に適用してもよい。
以上で基本的な実施の形態の説明を行ったが、本発明は次のような形態で実施することも可能である。
本実施の形態における情報処理装置において、通信対象装置400のデバッガとして説明したが、特にこれに機能を限定するものではない。
また、アクセス許可要求信号生成器12を制御回路11から分離し独立して設けたが、制御回路11の一機能としてアクセス許可要求信号Saを発生させてもよい。
また、クロックジェネレータ18を備え、各回路にクロックCKを供給するものとしたが、外部に備えたクロックジェネレータからクロック入力端子を介して各回路にクロック供給をしてもよい。
また、リセット生成器17を備え、内部でリセット信号RSTを生成するものとしたが、外部に備えたリセット生成器からリセット入力端子を介してリセット供給をしてもよい。
また、パルス発生器20は立ち上がりエッジによりパルスを発生するものとしたが、特にこれに動作を限定するものではない。
また、ヒューズ回路21はパルス入力により出力を“0”から“1”に切り替えるものとしたが、特にこれに動作を限定するものではない。
また、通信を恒久的に遮断するヒューズ手段Eとしてヒューズ回路21を用いた実施例を示したが、例えばワンタイムROMのようなもので実現してもよい。
また、アクセス許可要求信号Saに対してもセレクタを設け、アクセスが拒否されると再びアクセス許可要求信号Saを通信対象装置400へ送ることを禁止しているが、カウンタなどを用いて制御することで、複数回、アクセス許可要求信号Saを送ることを許可してもよい。
また、アクセス許可要求信号Saの出力端子と第1の通信信号S1の出力端子を別々に備えているが、同一端子を用いて出力してもよい。
本発明の情報処理装置は、高度なセキュリティ性が要求されるセキュアなプログラムやデータを含む半導体チップ等の通信対象装置へアクセスを行うデバッガ等において、不正アクセスを確実に防止する技術として有用である。
A アクセス許可要求信号生成手段
B 出力制御手段
C 入力制御手段
D アクセス拒否信号判別手段
E ヒューズ手段
F 乱数発生手段
CK クロック
Sa アクセス許可要求信号
Sb アクセス拒否信号
Sc アクセス禁止信号
Sr ランダム信号
S1 第1の通信信号群
S1-1〜S1-i 第1の通信信号(アクセス許可要求信号の受信イネーブル信号を含む)
S2 第2の通信信号群
S2-1〜S2-j 第2の通信信号
S3 アクセス許可要求信号Saの生成指示信号
S4 アクセス拒否信号Sbの保持イネーブル信号
S5 パルス発生トリガ信号
S6 パルス信号
RST リセット信号
11 制御回路
12 アクセス許可要求信号生成器
13,13-1〜13-i セレクタ
14,14-1〜14-i 出力端子
15,15-1〜15-j 入力端子
16 データ保持回路
17 リセット生成器
18 クロックジェネレータ
19 レジスタ
20 パルス発生器
21 ヒューズ回路
22 乱数発生器
100,200,300 情報処理装置(デバッガ)
400 通信対象装置(半導体チップ)
B 出力制御手段
C 入力制御手段
D アクセス拒否信号判別手段
E ヒューズ手段
F 乱数発生手段
CK クロック
Sa アクセス許可要求信号
Sb アクセス拒否信号
Sc アクセス禁止信号
Sr ランダム信号
S1 第1の通信信号群
S1-1〜S1-i 第1の通信信号(アクセス許可要求信号の受信イネーブル信号を含む)
S2 第2の通信信号群
S2-1〜S2-j 第2の通信信号
S3 アクセス許可要求信号Saの生成指示信号
S4 アクセス拒否信号Sbの保持イネーブル信号
S5 パルス発生トリガ信号
S6 パルス信号
RST リセット信号
11 制御回路
12 アクセス許可要求信号生成器
13,13-1〜13-i セレクタ
14,14-1〜14-i 出力端子
15,15-1〜15-j 入力端子
16 データ保持回路
17 リセット生成器
18 クロックジェネレータ
19 レジスタ
20 パルス発生器
21 ヒューズ回路
22 乱数発生器
100,200,300 情報処理装置(デバッガ)
400 通信対象装置(半導体チップ)
Claims (15)
- 外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
前記アクセス許可要求信号を含む前記第1の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第1の通信信号群の何れかまたは全ての出力を遮断する出力制御手段と、
前記通信対象装置から入力するアクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えた情報処理装置。 - 外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
前記通信対象装置からのアクセス拒否信号を含む前記第2の通信信号群の入力を制御するもので、アクセス禁止信号を入力したときに前記第2の通信信号群の何れかまたは全ての入力を遮断する入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えた情報処理装置。 - 外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
前記アクセス許可要求信号を含む前記第1の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第1の通信信号群の何れかまたは全ての出力を遮断する出力制御手段と、
前記アクセス拒否信号を含む前記第2の通信信号群の入力を制御するもので、前記アクセス禁止信号を入力したときに前記第2の通信信号群の何れかまたは全ての入力を遮断する入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段および前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えた情報処理装置。 - 前記アクセス拒否信号判別手段は、前記アクセス拒否信号の値を保持するレジスタを備えている請求項1から請求項3までのいずれかに記載の情報処理装置。
- 前記アクセス拒否信号判別手段と前記出力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に出力遮断状態にホールドするヒューズ手段が介挿されている請求項1に記載の情報処理装置。
- 前記アクセス拒否信号判別手段と前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に入力遮断状態にホールドするヒューズ手段が介挿されている請求項2に記載の情報処理装置。
- 前記アクセス拒否信号判別手段と前記出力制御手段および前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に遮断状態にホールドするヒューズ手段が介挿されている請求項3に記載の情報処理装置。
- 外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
ランダム信号を発生する乱数発生手段と、
前記アクセス許可要求信号を含む前記第1の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第1の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の出力に切り替える出力制御手段と、
前記通信対象装置から入力するアクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えた情報処理装置。 - 外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
ランダム信号を発生する乱数発生手段と、
前記通信対象装置からのアクセス拒否信号を含む前記第2の通信信号群の入力を制御するもので、アクセス禁止信号を入力したときに前記第2の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の入力に切り替える入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えた情報処理装置。 - 外部の通信対象装置に対して第1の通信信号群を出力し前記通信対象装置からの第2の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
ランダム信号を発生する乱数発生手段と、
前記アクセス許可要求信号を含む前記第1の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第1の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の出力に切り替える出力制御手段と、
前記アクセス拒否信号を含む前記第2の通信信号群の入力を制御するもので、前記アクセス禁止信号を入力したときに前記第2の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の入力に切り替える入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段および前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えた情報処理装置。 - 前記アクセス拒否信号判別手段と前記出力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に出力切替状態にホールドするヒューズ手段が介挿されている請求項8に記載の情報処理装置。
- 前記アクセス拒否信号判別手段と前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に入力切替状態にホールドするヒューズ手段が介挿されている請求項9に記載の情報処理装置。
- 前記アクセス拒否信号判別手段と前記出力制御手段および前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に切替状態にホールドするヒューズ手段が介挿されている請求項10に記載の情報処理装置。
- 前記第1の通信信号群は、前記通信対象装置のデバッグに必要となるアドレスやデータ等を含み、
前記第2の通信信号群は、前記通信対象装置が出力するトレース情報やデータ等を含む請求項1から13までのいずれかに記載の情報処理装置。 - 請求項1から請求項14までのいずれかに記載の情報処理装置と前記通信対象装置との組み合わせからなり、前記アクセス許可要求信号を含む前記第1の通信信号群と前記アクセス拒否信号を含む前記第2の通信信号群の通信が行われる情報処理システムであって、
前記通信対象装置は、前記アクセス許可要求信号を入力し、前記アクセス許可要求信号が適正と判断したときに前記アクセス拒否信号を無効にして前記情報処理装置に出力し、前記アクセス許可要求信号が不正と判定したときに前記アクセス拒否信号を有効にして前記情報処理装置に出力する情報処理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005206839A JP2007026051A (ja) | 2005-07-15 | 2005-07-15 | 情報処理装置および情報処理システム |
US11/486,000 US20070016959A1 (en) | 2005-07-15 | 2006-07-14 | Information processing device and information processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005206839A JP2007026051A (ja) | 2005-07-15 | 2005-07-15 | 情報処理装置および情報処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007026051A true JP2007026051A (ja) | 2007-02-01 |
Family
ID=37663072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005206839A Pending JP2007026051A (ja) | 2005-07-15 | 2005-07-15 | 情報処理装置および情報処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070016959A1 (ja) |
JP (1) | JP2007026051A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8380966B2 (en) | 2006-11-15 | 2013-02-19 | Qualcomm Incorporated | Method and system for instruction stuffing operations during non-intrusive digital signal processor debugging |
US7657791B2 (en) | 2006-11-15 | 2010-02-02 | Qualcomm Incorporated | Method and system for a digital signal processor debugging during power transitions |
US8533530B2 (en) * | 2006-11-15 | 2013-09-10 | Qualcomm Incorporated | Method and system for trusted/untrusted digital signal processor debugging operations |
US8370806B2 (en) * | 2006-11-15 | 2013-02-05 | Qualcomm Incorporated | Non-intrusive, thread-selective, debugging method and system for a multi-thread digital signal processor |
US8341604B2 (en) | 2006-11-15 | 2012-12-25 | Qualcomm Incorporated | Embedded trace macrocell for enhanced digital signal processor debugging operations |
US8484516B2 (en) * | 2007-04-11 | 2013-07-09 | Qualcomm Incorporated | Inter-thread trace alignment method and system for a multi-threaded processor |
EP3920165A4 (en) * | 2019-01-30 | 2022-02-23 | Sony Group Corporation | SENSOR DEVICE AND ENCRYPTION METHOD |
US10691581B1 (en) * | 2019-08-16 | 2020-06-23 | Sas Institute Inc. | Distributed software debugging system |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4562306A (en) * | 1983-09-14 | 1985-12-31 | Chou Wayne W | Method and apparatus for protecting computer software utilizing an active coded hardware device |
US6108785A (en) * | 1997-03-31 | 2000-08-22 | Intel Corporation | Method and apparatus for preventing unauthorized usage of a computer system |
DE19835609C2 (de) * | 1998-08-06 | 2000-06-08 | Siemens Ag | Programmgesteuerte Einheit |
JP4409056B2 (ja) * | 2000-06-30 | 2010-02-03 | 富士通株式会社 | Lsi,lsiを搭載した電子装置、デバッグ方法、lsiのデバッグ装置 |
US7266848B2 (en) * | 2002-03-18 | 2007-09-04 | Freescale Semiconductor, Inc. | Integrated circuit security and method therefor |
US7248069B2 (en) * | 2003-08-11 | 2007-07-24 | Freescale Semiconductor, Inc. | Method and apparatus for providing security for debug circuitry |
US7343496B1 (en) * | 2004-08-13 | 2008-03-11 | Zilog, Inc. | Secure transaction microcontroller with secure boot loader |
US7730545B2 (en) * | 2005-05-23 | 2010-06-01 | Arm Limited | Test access control for secure integrated circuits |
-
2005
- 2005-07-15 JP JP2005206839A patent/JP2007026051A/ja active Pending
-
2006
- 2006-07-14 US US11/486,000 patent/US20070016959A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20070016959A1 (en) | 2007-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007026051A (ja) | 情報処理装置および情報処理システム | |
CN102301375B (zh) | 用于市场返修的认证调试访问 | |
US8489888B2 (en) | Processor apparatus having a security function | |
US11093600B2 (en) | Chip accessing method, security controlling module, chip and debugging device | |
US4525599A (en) | Software protection methods and apparatus | |
US6622184B1 (en) | Information processing system | |
US7814396B2 (en) | Apparatus and method for checking an error recognition functionality of a memory circuit | |
US9418250B2 (en) | Tamper detector with hardware-based random number generator | |
KR100607016B1 (ko) | 메모리 장치 | |
US11119769B2 (en) | Enhanced protection of processors from a buffer overflow attack | |
US8185934B2 (en) | Programmable data protection device, secure programming manager system and process for controlling access to an interconnect network for an integrated circuit | |
US20080244749A1 (en) | Integrated circuits including reverse engineering detection using differences in signals | |
US7770219B2 (en) | Method and system for using shared secrets to protect access to testing keys for set-top box | |
KR20110034631A (ko) | 테스트 동작모드 동안 집적회로 상의 디지털 정보를 보호하기 위한 장치 및 방법 | |
CN112395654A (zh) | 存储装置 | |
US6962294B2 (en) | Integrated circuit having an active shield | |
JP2017102853A (ja) | 機能デバイス、制御装置 | |
US11675587B2 (en) | Enhanced protection of processors from a buffer overflow attack | |
US7512761B2 (en) | Programmable processor and methods thereof having memory access locking | |
CN101615160B (zh) | 用于码转储保护的安全***及安全方法 | |
EP1465038B1 (en) | Memory security device for flexible software environment | |
JP2007004456A (ja) | 携帯可能電子装置及び携帯可能電子装置のデータ出力方法 | |
JP2007066021A (ja) | 外部データ改ざん検出装置、および外部データ改ざん検出方法 | |
US11509461B2 (en) | System and method for obfuscating opcode commands in a semiconductor device | |
JP4915779B2 (ja) | 装置間の接続方式および接続装置 |