JP4400978B2 - Vertical deflection processing device - Google Patents
Vertical deflection processing device Download PDFInfo
- Publication number
- JP4400978B2 JP4400978B2 JP2000015488A JP2000015488A JP4400978B2 JP 4400978 B2 JP4400978 B2 JP 4400978B2 JP 2000015488 A JP2000015488 A JP 2000015488A JP 2000015488 A JP2000015488 A JP 2000015488A JP 4400978 B2 JP4400978 B2 JP 4400978B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- converter
- vertical
- multiplying
- arithmetic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Details Of Television Scanning (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、テレビジョン受像機内に用いられる垂直偏向処理装置に関するものである。
【0002】
【従来の技術】
従来、垂直偏向にはアナログ技術による充放電回路によって得られるランプ波形を使用していた。
図4に、従来技術による垂直変更処理の回路例を示す。
これは、精度の高い抵抗と大容量のコンデンサを用いた積分回路によって構成されている。
【0003】
垂直同期パルスが入力されるとNPNトランジスタTR1がオンし、コンデンサC1が放電を開始する。
NPNトランジスタTR1がオフするとコンデンサC1が抵抗R1を通じて充電され始め、差動増幅器A1の非反転入力端子の電圧は徐々に上昇しIC出力端子P1の出力電圧を上昇する。
上昇した非反転入力端子の電圧は、次の垂直同期パルスによりNPNトランジスタTR1がオンすると、充電開始時の電圧に下降して戻る。
これを繰り返すことにより、IC出力端子P1は垂直同期パルスに同期したランプ波形となる。
また、このランプ波形の斜辺の直線性を得るために直線性補正回路が挿入され、IC入力端子P2を介して差動増幅器A1の非反転入力端子へフィードバックをかけている。
【0004】
従来のアナログ技術による垂直偏向回路は前述のように構成されているが、垂直同期の周波数が低いために、大容量のコンデンサを必要とし、ICへの内蔵が困難であった。
また、直線性補正をするために精度の高い抵抗及び差動増幅器へのフィードバック電圧入力端子が必要であり、少なくとも2端子必要であった。
【0005】
【発明が解決しようとする課題】
この発明は、前述のような問題点を解決するためになされたものであり、大容量コンデンサおよび高精度抵抗を用いずに安定した任意な垂直出力を簡易に提供できる垂直偏向処理装置を得ようとするものである。
【0006】
【課題を解決するための手段】
第1の発明に係る垂直偏向処理装置では、垂直同期信号を受けIC内部において任意に設定可能なレジスタを有する演算回路と、垂直同期信号を所定の水平周波数でカウントアップした入力信号を受けその出力部を垂直出力端子に接続した第1の乗算型D/Aコンバータと、前記演算回路の第1の出力を入力として受け、その出力を前記第1の乗算型D/Aコンバータの第1の基準電圧として供給する第2の乗算型D/Aコンバータと、前記演算回路の第2の出力を入力として受け、その出力を前記第1の乗算型D/Aコンバータの第2の基準電圧として供給する第2の乗算型D/Aコンバータとを備え、前記第1の乗算型D/Aコンバータの出力を垂直出力として導出するようにしたものである。
【0007】
第2の発明に係る垂直偏向処理装置では、垂直同期信号を受けIICバスコントロールにより任意に設定可能な垂直出力振幅調整用レジスタ,垂直位置調整用レジスタおよびS字補正調整用レジスタを有する演算回路と、垂直同期信号を2倍の水平周波数でカウントアップするカウンタと、前記カウンタの出力信号を入力信号として受けその出力部を垂直出力端子に接続した第1の乗算型D/Aコンバータと、前記演算回路の第1の出力を入力として受け、その出力を前記第1の乗算型D/Aコンバータの第1の基準電圧として供給する第2の乗算型D/Aコンバータと、前記演算回路の第2の出力を入力として受け、その出力を前記第1の乗算型D/Aコンバータの第2の基準電圧として供給する第2の乗算型D/Aコンバータとを備え、前記第1の乗算型D/Aコンバータの出力を垂直出力として導出するようにしたものである。
【0008】
第3の発明に係る垂直偏向処理装置では、前記演算回路に直線性補正用レジスタを設けたものである。
【0009】
【発明の実施の形態】
実施の形態1.
この発明による実施の形態1を、図1ないし図3について説明する。
図1に、この発明における垂直偏向回路構成を示す。
図において、1は演算回路であり、IICバスコントロールにより、任意の演算を行う。2は垂直同期信号を入力とし、2倍の水平周波数にてカウントアップするカウンタである。
3は高レベル側基準電圧生成用D/Aコンバータ、4は低レベル側基準電圧生成用D/Aコンバータ、5はカウンタ2からの出力データを最終垂直出力へと変換するD/Aコンバータ、6は垂直波形を出力するIC端子である。
演算回路1,カウンタ2およびD/Aコンバータ3,4,5は、それぞれIC内部に設けられている。
【0010】
演算回路1は、高レベル側基準電圧生成用D/Aコンバータ3および低レベル側基準電圧生成用D/Aコンバータ4のコントロールを行う。
また、高レベル側基準電圧生成用D/Aコンバータ3はD/Aコンバータ5の高レベル側基準電圧を生成し、低レベル側基準電圧生成用D/Aコンバータ4はD/Aコンバータ5の低レベル側基準電圧を生成する。
【0011】
演算回路1は、ICバスコントロールにて任意に設定可能なレジスタRAMP(垂直出力振幅調整),POSI(垂直位置調整),SCORE(S字補正調整)を持ち、その演算は次式により行われる。
R1n =R1n −1+64 (R11 =constant:NTSCの場合−16384)
R2n =R2n-1 −1+R1n /128 (R21 =constant:NTSCの場合 16384)
V1n =RAMP+POSI+64+SCORE×(R21 −R2n )/64/512
V2n =POSI−RAMP+128−SCORE×(R21 −R2n )/64/512
【0012】
得られた演算結果V1,V2データは、それぞれD/Aコンバータ3,4に入力され、D/Aコンバータ5の基準電圧となる、電圧信号Vrto,Vrboを生成する。
カウンタ2は垂直同期信号をリセット信号として2fHレートでカウントアップし、その出力は最終垂直出力を出力するD/Aコンバータ5に入力される。
すなわち、D/Aコンバータ5に入力されるデジタルデータは、0,2,4,6…510あるいは1,3,5,7…511(NTSCの場合)の2LSB毎となる。
この偶数データ,奇数データを繰り返すことによりインターレースを実現している(図2)。
【0013】
図3に、この発明における3つのD/Aコンバータ3,4,5のそれぞれの出力イメージを示す。
ここで、D/Aコンバータ3,4の基準電圧Vrt1,Vrb1,Vrt2,Vrb2には、任意のDCレベルを与える。
D/Aコンバータ5は、カウンタにより単純にインクリメントされたデータと基準電圧T,BをDCから任意波形に変化させることにより、最終出力を単純ランプ波形からS字補正された波形へと変形させることができる。
【0014】
以上のように、この発明によれば、ICへの内蔵化が困難である大容量のコンデンサおよび高精度の抵抗を用いることなく、垂直偏向出力を提供することができる。
【0015】
刊行物による先行技術としては、特開平8−84269号公報があるが、この先行技術では、その演算結果をD/Aコンバータで出力しているものである。その演算回路は複雑であり、かつ使用されるD/Aコンバータも高分解能であるものが必要である。
これに対し、この発明のものでは、3つのD/Aコンバータ3,4,5にそれぞれ演算結果を与えるものであり、演算回路1の簡素化が可能であり、なおかつ使用されるD/Aコンバータも高分解能であるものを必要としない点で、上述した先行技術と明確に相違している。
【0016】
この発明による実施の形態1によれば、垂直同期信号を受けIICバスコントロールにより任意に設定可能な垂直出力振幅調整用レジスタ,垂直位置調整用レジスタおよびS字補正調整用レジスタを有する演算回路1と、垂直同期信号を2倍の水平周波数でカウントアップするカウンタ2と、カウンタ2の出力信号を入力信号として受けその出力部を垂直出力端子6に接続した第1の乗算型D/Aコンバータ5と、演算回路1の第1の出力V1を入力として受け、その出力を前記第1の乗算型D/Aコンバータ5の第1の基準電圧Vrt0として供給する第2の乗算型D/Aコンバータ3と、演算回路1の第2の出力V2を入力として受け、その出力を第1の乗算型D/Aコンバータ5の第2の基準電圧Vrb0として供給する第2の乗算型D/Aコンバータ4とを備え、第1の乗算型D/Aコンバータ5の出力を垂直出力として導出するようにしたので、大容量コンデンサおよび高精度抵抗を用いずに安定した任意な垂直出力を簡易に提供できる垂直偏向処理装置を得ることができる。
【0017】
実施の形態2.
実施の形態2を実施の形態と同様の図面について説明する。
実施の形態1の演算回路1に直線性補正用レジスタLINIを追加する。その他の構成および動作は実施の形態1のものと同様である。
演算式は次式の通りである。
R1n =R1n-1 −1+64
R2n =R2n-1 −1+R1n /128
V1n =RAMP+POSI+64+{SCORE×(R21 −R2n )/64+(LINI−32)×R1n /64}/512
V2n =POSI−RAMP+128−{SCORE×(R21 −R2n )/64+(LINI−32)×R1n /64}/512
【0018】
この実施の形態2では、ブラウン管からのフィードバック電圧入力を入力することなく1端子のみにて直線性補正された安定した垂直出力を提供することができる。
【0019】
この発明による実施の形態2によれば、演算回路1に直線性補正用レジスタを設けたので、負荷からのフィードバック電圧入力を入力することなく簡易に直線性補正された安定した垂直出力を提供できる垂直偏向処理装置を得ることができる。
【0020】
【発明の効果】
第1の発明によれば、垂直同期信号を受けIC内部において任意に設定可能なレジスタを有する演算回路と、垂直同期信号を所定の水平周波数でカウントアップした入力信号を受けその出力部を垂直出力端子に接続した第1の乗算型D/Aコンバータと、前記演算回路の第1の出力を入力として受け、その出力を前記第1の乗算型D/Aコンバータの第1の基準電圧として供給する第2の乗算型D/Aコンバータと、前記演算回路の第2の出力を入力として受け、その出力を前記第1の乗算型D/Aコンバータの第2の基準電圧として供給する第2の乗算型D/Aコンバータとを備え、前記第1の乗算型D/Aコンバータの出力を垂直出力として導出するようにしたので、大容量コンデンサおよび高精度抵抗を用いずに安定した任意な垂直出力を簡易に提供できる垂直偏向処理装置を得ることができる。
【0021】
第2の発明によれば、垂直同期信号を受けIICバスコントロールにより任意に設定可能な垂直出力振幅調整用レジスタ,垂直位置調整用レジスタおよびS字補正調整用レジスタを有する演算回路と、垂直同期信号を2倍の水平周波数でカウントアップするカウンタと、前記カウンタの出力信号を入力信号として受けその出力部を垂直出力端子に接続した第1の乗算型D/Aコンバータと、前記演算回路の第1の出力を入力として受け、その出力を前記第1の乗算型D/Aコンバータの第1の基準電圧として供給する第2の乗算型D/Aコンバータと、前記演算回路の第2の出力を入力として受け、その出力を前記第1の乗算型D/Aコンバータの第2の基準電圧として供給する第2の乗算型D/Aコンバータとを備え、前記第1の乗算型D/Aコンバータの出力を垂直出力として導出するようにしたので、大容量コンデンサおよび高精度抵抗を用いずに安定した任意な垂直出力を簡易に提供できる垂直偏向処理装置を得ることができる。
【0022】
第3の発明によれば、前記演算回路に直線性補正用レジスタを設けたので、負荷からのフィードバック電圧入力を入力することなく簡易に直線性補正された安定した垂直出力を提供できる垂直偏向処理装置を得ることができる。
【図面の簡単な説明】
【図1】 この発明による実施の形態における構成を示すブロック図。
【図2】 この発明による実施の形態における垂直出力と画面上の表示の関係図。
【図3】 この発明による実施の形態における3つのD/Aコンバータの出力イメージ図。
【図4】 従来技術における回路構成例を示す接続図。
【符号の説明】
1 演算回路、2 カウンタ、3,4,5 D/Aコンバータ、6 IC出力端子。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a vertical deflection processing apparatus used in a television receiver.
[0002]
[Prior art]
Conventionally, a ramp waveform obtained by a charge / discharge circuit using analog technology has been used for vertical deflection.
FIG. 4 shows a circuit example of vertical change processing according to the prior art.
This is constituted by an integrating circuit using a highly accurate resistor and a large capacity capacitor.
[0003]
When the vertical synchronization pulse is input, the NPN transistor TR1 is turned on, and the capacitor C1 starts discharging.
When the NPN transistor TR1 is turned off, the capacitor C1 starts to be charged through the resistor R1, and the voltage at the non-inverting input terminal of the differential amplifier A1 gradually increases to increase the output voltage at the IC output terminal P1.
When the NPN transistor TR1 is turned on by the next vertical synchronization pulse, the increased voltage at the non-inverting input terminal decreases to the voltage at the start of charging and returns.
By repeating this, the IC output terminal P1 has a ramp waveform synchronized with the vertical synchronization pulse.
Further, a linearity correction circuit is inserted to obtain the linearity of the oblique side of the ramp waveform, and feedback is applied to the non-inverting input terminal of the differential amplifier A1 via the IC input terminal P2.
[0004]
A conventional vertical deflection circuit based on analog technology is configured as described above. However, since the frequency of vertical synchronization is low, a large-capacitance capacitor is required and it is difficult to incorporate the IC in an IC.
Further, in order to correct the linearity, a highly accurate resistor and a feedback voltage input terminal to the differential amplifier are necessary, and at least two terminals are necessary.
[0005]
[Problems to be solved by the invention]
The present invention has been made to solve the above-described problems, and a vertical deflection processing apparatus that can easily provide a stable arbitrary vertical output without using a large-capacitance capacitor and a high-precision resistor is obtained. It is what.
[0006]
[Means for Solving the Problems]
In the vertical deflection processing apparatus according to the first aspect of the present invention, an arithmetic circuit having a register which can receive a vertical synchronization signal and can be arbitrarily set in the IC, and an input signal obtained by counting up the vertical synchronization signal at a predetermined horizontal frequency, and its output A first multiplication type D / A converter having a portion connected to a vertical output terminal, and a first output of the arithmetic circuit as an input, and the output as a first reference of the first multiplication type D / A converter A second multiplying D / A converter that supplies as a voltage and a second output of the arithmetic circuit are received as inputs, and the output is supplied as a second reference voltage of the first multiplying D / A converter. A second multiplication type D / A converter, and the output of the first multiplication type D / A converter is derived as a vertical output.
[0007]
In the vertical deflection processing apparatus according to the second invention, an arithmetic circuit having a vertical output amplitude adjustment register, a vertical position adjustment register, and an S-shaped correction adjustment register which can receive a vertical synchronization signal and can be arbitrarily set by IIC bus control; A counter that counts up a vertical synchronizing signal at a horizontal frequency doubled, a first multiplying D / A converter that receives an output signal of the counter as an input signal, and that has an output connected to a vertical output terminal; A second multiplying D / A converter that receives the first output of the circuit as an input and supplies the output as a first reference voltage of the first multiplying D / A converter; and a second of the arithmetic circuit And a second multiplying D / A converter that supplies the output as a second reference voltage of the first multiplying D / A converter, Serial is obtained so as to derive the output of the first multiplying D / A converter as a vertical output.
[0008]
In the vertical deflection processing apparatus according to the third aspect of the invention, the arithmetic circuit is provided with a linearity correction register.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
A first embodiment of the present invention will be described with reference to FIGS.
FIG. 1 shows a vertical deflection circuit configuration in the present invention.
In the figure, reference numeral 1 denotes an arithmetic circuit, which performs an arbitrary operation by IIC bus control.
3 is a D / A converter for generating a high level side reference voltage, 4 is a D / A converter for generating a low level side reference voltage, 5 is a D / A converter that converts output data from the
The arithmetic circuit 1, the
[0010]
The arithmetic circuit 1 controls the high-level reference voltage generating D /
The high-level reference voltage generating D /
[0011]
The arithmetic circuit 1 has registers RAMP (vertical output amplitude adjustment), POSI (vertical position adjustment), and SCORE (S-shaped correction adjustment) that can be arbitrarily set by IC bus control, and the calculation is performed by the following equation.
R1 n = R1 n -1 + 64 (R1 1 = constant: in the case of NTSC-16384)
R2 n = R2 n-1 -1 + R1 n / 128 (R2 1 = constant: in the case of NTSC 16384)
V1 n = RAMP + POSI + 64 + SCORE × (R2 1 −R2 n ) / 64/512
V2 n = POSI−RAMP + 128−SCORE × (R2 1 −R2 n ) / 64/512
[0012]
The obtained calculation results V1 and V2 data are respectively input to the D /
The
That is, the digital data input to the D /
Interlacing is realized by repeating this even data and odd data (FIG. 2).
[0013]
FIG. 3 shows output images of the three D /
Here, an arbitrary DC level is applied to the reference voltages Vrt1, Vrb1, Vrt2, and Vrb2 of the D /
The D /
[0014]
As described above, according to the present invention, it is possible to provide a vertical deflection output without using a large-capacitance capacitor and a high-precision resistor that are difficult to be incorporated in an IC.
[0015]
As a prior art based on a publication, there is JP-A-8-84269. In this prior art, the calculation result is output by a D / A converter. The arithmetic circuit is complicated, and the D / A converter used must have high resolution.
On the other hand, in the present invention, the operation results are given to the three D /
[0016]
According to the first embodiment of the present invention, an arithmetic circuit 1 having a vertical output amplitude adjustment register, a vertical position adjustment register, and an S-shaped correction adjustment register that can be arbitrarily set by IIC bus control upon receiving a vertical synchronization signal; A
[0017]
The second embodiment will be described with reference to the same drawings as the embodiment.
A linearity correction register LINI is added to the arithmetic circuit 1 of the first embodiment. Other configurations and operations are the same as those in the first embodiment.
The arithmetic expression is as follows.
R1 n = R1 n-1 -1 + 64
R2 n = R2 n-1 -1 + R1 n / 128
V1 n = RAMP + POSI + 64 + {SCORE × (R2 1 −R2 n ) / 64 + (LINI−32) × R1 n / 64} / 512
V2 n = POSI−RAMP + 128− {SCORE × (R2 1 −R2 n ) / 64 + (LINI−32) × R1 n / 64} / 512
[0018]
In the second embodiment, it is possible to provide a stable vertical output whose linearity is corrected by only one terminal without inputting a feedback voltage input from the cathode ray tube.
[0019]
According to the second embodiment of the present invention, since the linearity correction register is provided in the arithmetic circuit 1, it is possible to provide a stable vertical output that is easily corrected for linearity without inputting a feedback voltage input from the load. A vertical deflection processing apparatus can be obtained.
[0020]
【The invention's effect】
According to the first aspect of the present invention, an arithmetic circuit having a register which can receive a vertical synchronization signal and can be arbitrarily set in the IC, and an input signal which counts up the vertical synchronization signal at a predetermined horizontal frequency, and its output section is vertically output. The first multiplication D / A converter connected to the terminal and the first output of the arithmetic circuit are received as inputs, and the output is supplied as the first reference voltage of the first multiplication D / A converter. A second multiplication type D / A converter and a second multiplication which receives the second output of the arithmetic circuit as an input and supplies the output as a second reference voltage of the first multiplication type D / A converter Since the output of the first multiplying D / A converter is derived as a vertical output, a stable arbitrary vertical output can be achieved without using a large-capacitance capacitor and a high-precision resistor. It is possible to obtain vertical deflection processing apparatus capable of providing easily a.
[0021]
According to the second invention, the arithmetic circuit having the vertical output amplitude adjustment register, the vertical position adjustment register, and the S-shaped correction adjustment register which can be arbitrarily set by the IIC bus control upon receiving the vertical synchronization signal, Counter that counts up at twice the horizontal frequency, a first multiplying D / A converter that receives the output signal of the counter as an input signal and has its output connected to a vertical output terminal, and a first of the arithmetic circuit And a second multiplying D / A converter that supplies the output as a first reference voltage of the first multiplying D / A converter, and a second output of the arithmetic circuit is input. And a second multiplication type D / A converter for supplying the output as a second reference voltage of the first multiplication type D / A converter, and the first multiplication type D Since so as to derive the output of the A converter as a vertical output, it is possible to obtain a vertical deflection processing apparatus capable of providing a stable arbitrary vertical output without using a large-capacity capacitor and precision resistors easily.
[0022]
According to the third aspect of the present invention, since the linearity correction register is provided in the arithmetic circuit, the vertical deflection processing can provide a stable vertical output that is easily corrected for linearity without inputting a feedback voltage input from a load. A device can be obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration according to an embodiment of the present invention.
FIG. 2 is a relationship diagram between vertical output and display on a screen according to the embodiment of the present invention.
FIG. 3 is an output image diagram of three D / A converters according to the embodiment of the present invention.
FIG. 4 is a connection diagram showing a circuit configuration example in the prior art.
[Explanation of symbols]
1 arithmetic circuit, 2 counter, 3, 4, 5 D / A converter, 6 IC output terminal.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000015488A JP4400978B2 (en) | 2000-01-25 | 2000-01-25 | Vertical deflection processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000015488A JP4400978B2 (en) | 2000-01-25 | 2000-01-25 | Vertical deflection processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001211343A JP2001211343A (en) | 2001-08-03 |
JP4400978B2 true JP4400978B2 (en) | 2010-01-20 |
Family
ID=18542781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000015488A Expired - Fee Related JP4400978B2 (en) | 2000-01-25 | 2000-01-25 | Vertical deflection processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4400978B2 (en) |
-
2000
- 2000-01-25 JP JP2000015488A patent/JP4400978B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001211343A (en) | 2001-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11161220A (en) | Digital display device | |
JP4400978B2 (en) | Vertical deflection processing device | |
EP0291924A2 (en) | Convergence correction circuit | |
JP2726305B2 (en) | Image display device | |
US6617934B1 (en) | Phase locked loop circuits, systems, and methods | |
JP3684264B2 (en) | Video control signal generator for digital video signal processing | |
JP3089021B2 (en) | Sawtooth wave generator for vertical deflection | |
JP3431171B2 (en) | Digital convergence correction device and display device | |
JPS5837568A (en) | Dot connector circuit | |
JPH08237513A (en) | Vertical crt deflector | |
JP3179395B2 (en) | Video signal processing device | |
KR20010024438A (en) | Digital convergence correcting device and display device | |
US6327193B1 (en) | Mixed signal method for display deflection signal generation for low cost displays | |
JPH05275985A (en) | Ramp wave generating circuit | |
JP2508941B2 (en) | Video signal A-D converter | |
JPS6399675A (en) | Generating circuit for digital vertical deflection signal | |
JP3108834B2 (en) | Saw wave generation circuit | |
JPH0422604Y2 (en) | ||
JPH0638071A (en) | Pulse conversion circuit | |
JP3503848B2 (en) | Moiré cancel circuit | |
JPH0246145Y2 (en) | ||
JPH06250619A (en) | Multiscan type large screen display system with pointer function | |
JPS6150191A (en) | Linear image display unit | |
JP2000307885A (en) | Virtical deflection circuit | |
JPH07123286A (en) | Power supply voltage generating circuit for horizontal deflection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091027 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |