JPS6150191A - Linear image display unit - Google Patents
Linear image display unitInfo
- Publication number
- JPS6150191A JPS6150191A JP17164684A JP17164684A JPS6150191A JP S6150191 A JPS6150191 A JP S6150191A JP 17164684 A JP17164684 A JP 17164684A JP 17164684 A JP17164684 A JP 17164684A JP S6150191 A JPS6150191 A JP S6150191A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- deflection
- directions
- video ram
- clocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
ＣＲＴディスプレイの画像表示、特にラスタ方式の水平
・垂直方向の偏向機構の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to image display on a CRT display, particularly to improvement of raster type horizontal and vertical deflection mechanisms.
ＣＲＴディスプレイのＸ＠Ｙ方向の走査はのこぎり波状
の信号により電子ビームを偏向することで行なう。のこ
ぎシ波発生は通常ＣＲ回路によるコンデンサＣの充電電
圧を利用する。しかし単純なＣＲ回路では印加電圧に近
くなると時間的ニコンデンサＣの充電電圧は直線的に増
大しなくなる。これを防ぐために、印加電圧を細か鳴し
て小階段状電流により直線的傾斜信号を得る手段も特許
出願公告昭４８−６５０６において既に公知である。し
かし画面上のＸ方向・Ｙ方向の端の歪は、のこぎり波の
直線からのずればかりでなく、偏向コイル・ＣＲＴの影
響もあり、のこｌ波山体の特性改善だけでは不充分であ
る。特にＣＲＴディスプレイが文字あるいは精密図面を
表示する場合には上記が問題になる。現状では電子ビー
ム偏向の非直線のため管面の７０％程度しか利用されな
い。Scanning of the CRT display in the X@Y direction is performed by deflecting an electron beam using a sawtooth signal. Sawtooth wave generation normally utilizes the charging voltage of capacitor C by a CR circuit. However, in a simple CR circuit, the charging voltage of the temporal capacitor C does not increase linearly as it approaches the applied voltage. In order to prevent this, a means to obtain a linear slope signal by means of a small stepped current by changing the applied voltage slightly is already known in Patent Application Publication No. 48-6506. However, the distortion at the edges of the screen in the X and Y directions is caused not only by the deviation of the sawtooth wave from a straight line but also by the effects of the deflection coil and CRT, so improving the characteristics of the sawtooth waveform alone is not sufficient. This is particularly a problem when the CRT display displays characters or detailed drawings. Currently, only about 70% of the tube surface is utilized due to the non-linearity of electron beam deflection.
本発明の目的は、上記の欠点を除去し、偏向系の直線性
改良により、管面の表示エリアを拡大することのできる
画像表示装置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an image display device that can eliminate the above-mentioned drawbacks and expand the display area on the tube surface by improving the linearity of the deflection system.
本発明の画像表示装置は較正手順を行なった後、測定を
実施する。すなわちラスタ方式のＣＲＴディスプレイ装
置において、ＣＲＴの映像面に接して、Ｘ−Ｙ方向に複
数個のホトセンサを設け、先ず較正手順として、ビデオ
ＲＡＭＫ入力されたテストパターンを読みだし映像面に
表示し、前記ホトセンサによシ得られる信号から、Ｘ−
Ｙ方向の各ホトセンサ間のビデオＲＡＭの走査クロック
数をカウントした値をＣＰＵに入力し、映像面の各ホト
センサの位置からきまる前記ビデオｌζＡＭのアドレス
対応のクロック数との偏差数を計算し、前記ホトセンサ
によりＸ−Ｙ方向に区分される各区分につき、前記偏差
数から、直線化のためＸ−Ｙ方向の偏向走査クロック数
に与えるべき補正クロック値を求め、補正メモリに書き
こんでおく。The image display device of the present invention performs measurements after performing a calibration procedure. That is, in a raster type CRT display device, a plurality of photosensors are provided in the X-Y direction in contact with the image surface of the CRT, and as a calibration procedure, a test pattern inputted to the video RAMK is read out and displayed on the image surface. From the signal obtained by the photosensor, X-
A value obtained by counting the number of scanning clocks of the video RAM between each photosensor in the Y direction is input to the CPU, and the number of deviations from the number of clocks corresponding to the address of the video lζAM determined from the position of each photosensor on the image plane is calculated. For each section divided in the X-Y direction by the photosensor, a correction clock value to be given to the number of deflection scanning clocks in the X-Y direction for linearization is determined from the deviation number and written in the correction memory.
次に前記ビデオＲＡＭに測定パターンが入力される測定
時には、前記ビデオＲＡＭよ）Ｘ・Ｙ方向に走査クロッ
クにより循環的に内容をよみだすとともに、同時に走査
クロックにより前記補正メモリをよみだし、補正メモリ
に記憶されている補正クロック値をＸ−Ｙ方向の電子ビ
ーム偏向補正に用いることで直線化補正をすることがで
きる。Next, during measurement when a measurement pattern is input to the video RAM, the contents of the video RAM are read out cyclically in the X and Y directions using a scanning clock, and at the same time, the correction memory is read out using a scanning clock. By using the correction clock value stored in the correction clock value for correcting the electron beam deflection in the X-Y direction, linearization correction can be performed.
Ｘ−Ｙ方向の偏向補正はディジタル偏向回路でなす場合
と、アナログ偏向回路でなす場合とがある。後者の場合
は、また振幅調整・発振周波数調整によるものとにわか
れる。補正の具体的事項については実施例で詳しく述べ
る。Deflection correction in the X-Y direction may be performed by a digital deflection circuit or by an analog deflection circuit. The latter case can also be divided into amplitude adjustment and oscillation frequency adjustment. Specific matters of correction will be described in detail in Examples.
ビデオＲＡＭを利用したＣＲＴディスプレイにおいては
、映像面のドツトとビデオＲＡＭのピットとは１：１の
対応をなし、ビデオＲＡＭの内容をＸ−Ｙ方向に循環的
によみだしビデオ信号としてＣＲＴに入力し、ＣＲＴの
偏向はＸ・Ｙ方向の同期信号によシのこぎｐ波により走
査を行なっている。従ってＸ−Ｙ方向の（７ｆｉ向が正
しく行なわれていれば、ホトセンサが受信信号をうける
時間的関係はビデオＲＡＭを走査するクロックによりき
まる。しかし実際はＣＲＴの偏向が、Ｘ−Ｙ方向の同期
信号により偏向開始点をきめていても、のこぎり波が予
定した傾斜をもたないか、あるいは歪んでいると、上記
のホトセンサの受信信号とビデオＲＡＭの走査クロック
との関係がずれる。本発明では、ホトセンサを映像面の
Ｘ−Ｙ方向の２つの線上に複数個配設しておいて、各ホ
トセンサの受信信号を利用して、各ホトセンサ間のビデ
オＲＡＭの走査クロック数を測定する。In a CRT display using video RAM, there is a 1:1 correspondence between dots on the image surface and pits in the video RAM, and the contents of the video RAM are read out cyclically in the X-Y direction and input to the CRT as a video signal. However, the CRT is deflected by scanning using sawtooth p-waves based on synchronizing signals in the X and Y directions. Therefore, if the X-Y direction (7fi direction) is performed correctly, the time relationship in which the photosensor receives the received signal is determined by the clock that scans the video RAM.However, in reality, the deflection of the CRT is determined by the synchronization signal in the X-Y direction. Even if the deflection start point is determined by , if the sawtooth wave does not have the expected slope or is distorted, the relationship between the received signal of the photosensor and the scanning clock of the video RAM will deviate.In the present invention, A plurality of photosensors are arranged on two lines in the X-Y direction of the image plane, and the number of scanning clocks of the video RAM between each photosensor is measured using the received signal of each photosensor.
この走査クロック数は、理想的にはホトセンサの位置よ
りきまるビデオＲＡＭ上でのドツト数（静的なりロック
数）と等しい筈であるが、上述の偏向系の非直線性によ
り異なる。本発明でＶｉテストパターンによって、ホト
センサにより区分された各区間の実際のクロック数を求
め、静的なりロック数との差からＸ方向（水平方向）。Ideally, the number of scanning clocks should be equal to the number of dots (static or lock number) on the video RAM determined by the position of the photosensor, but it differs due to the nonlinearity of the deflection system described above. In the present invention, the actual number of clocks in each section divided by the photo sensor is determined using the Vi test pattern, and the difference between the static clock number and the number of locks is determined in the X direction (horizontal direction).
Ｙ方向（垂直方向）の補正を、各方向線上で区間ごとに
行ない重縁化する。Ｘ−Ｙ方向の偏向の直線からのずれ
を補正する値を、クロック数として把握することができ
る。Correction in the Y direction (vertical direction) is performed for each section on each direction line to create multiple edges. The value for correcting the deviation of the deflection from the straight line in the XY direction can be understood as the number of clocks.
通常Ｘ−Ｙ方向の偏向は同期回路、発振回路、ドライブ
回路、出力回路よりなるアナログ偏向回路により行なわ
れ、発振周波数・振幅の調整によりのこぎり波の特性を
変更できる。従って、Ｘ・Ｙ方向の偏向の直線からのず
れは補正メモリにストアされている補正クロック値を利
用して、発振周波数・振幅の補正を行なうことができる
。また、Ｘ−Ｙ方向の偏向として、すべてディジタル的
にのこぎ９波を発生する方法も周知で、この場合は補正
クロックをディジタル的に合算することで補正を行なう
ことができる。Deflection in the X-Y directions is normally performed by an analog deflection circuit consisting of a synchronization circuit, an oscillation circuit, a drive circuit, and an output circuit, and the characteristics of the sawtooth wave can be changed by adjusting the oscillation frequency and amplitude. Therefore, deviations from the straight line in the deflection in the X and Y directions can be corrected by using the correction clock values stored in the correction memory to correct the oscillation frequency and amplitude. Furthermore, a method of generating nine sawtooth waves entirely digitally as the deflection in the XY direction is also well known, and in this case, correction can be performed by digitally summing the correction clocks.
本発明は、先ずテストパターンについてＣＰＵにより水
平・垂直偏向系の補正値を求め、補正メモリ（ＲＡＭ又
はＲＯＭ）にかきこむ較正手順を行なう。以上の手順後
には、ＣＰＵを切離し、画像が前記補正メモリによシ動
作される偏向系により表示される。In the present invention, a calibration procedure is first performed in which correction values for the horizontal and vertical deflection systems are obtained for a test pattern by the CPU and written into a correction memory (RAM or ROM). After the above steps, the CPU is disconnected and the image is displayed by the deflection system operated by the correction memory.
最初にディジタル偏向回路に本発明を適用した場合を説
明する。第１図が概略ブロック図である。ＣＲＴ（カソ
ードレイチューブ）１の映像面にホトセンサ２をおく。First, a case will be described in which the present invention is applied to a digital deflection circuit. FIG. 1 is a schematic block diagram. A photo sensor 2 is placed on the image surface of a CRT (cathode ray tube) 1.
ホトセンサ２は第２図に示すようにＸおよびＹ方向の画
面縁端に間隔をおいて複数個設ける。較正手順において
は押しボタンスイッチ塾を押すと、ＣＰＵ２１゜ＲＯＭ
／ＲＡＭ２２の共通ノ（スルにホトセンサ２からの出力
およびタイミングジェネレータ８の出力が入力する。較
正時においてはテストパターンをビデオＲＡＭ４０入力
信号５として入力し、タイミングジェネレータ８の発生
するクロックパルスなＸアドレスカウンタ６、Ｙアドレ
スカランタフによってカウントし、ビデオＲＡＭ４より
循環的にビデオＲＡＭ４のデータをよみ出し、並直変換
回路３によってビデオ信号としてＣＲＴＩにおくる。As shown in FIG. 2, a plurality of photosensors 2 are provided at intervals at the edges of the screen in the X and Y directions. In the calibration procedure, when the push button switch is pressed, the CPU21°ROM
The output from the photo sensor 2 and the output from the timing generator 8 are input to the common node (through) of the /RAM 22. During calibration, the test pattern is input as the input signal 5 to the video RAM 40, and the X address, which is the clock pulse generated by the timing generator 8, is The data is counted by the counter 6 and the Y address counter, and the data in the video RAM 4 is read out cyclically from the video RAM 4, and sent to the CRTI as a video signal by the parallel-to-serial conversion circuit 3.
第３図はホトセンサ２の出力回路で、第１図の出力回路
２１０の詳細図である。センサ″Ｏ”〜センサ＠４ｍま
で例えば５個のセンサを用意したとすると、カウンタ２
１１ 、２１２ 、・・・を４個設ける。FIG. 3 shows the output circuit of the photosensor 2, and is a detailed diagram of the output circuit 210 in FIG. For example, if we prepare 5 sensors from sensor "O" to sensor @4m, counter 2
Four numbers 11, 212, . . . are provided.
カウンタ２１１について説明すると、センサ″０”より
入力が入るとクリアされカウントを始める。To explain the counter 211, when an input is input from sensor "0", it is cleared and starts counting.
このときＤフリップフロップ２１１ （Ａ）は出力Ｑ＝
”Ｏ”である。水平または垂直走査がセンサｌ′１”の
位置までくると、センサ″１°の出力によりＤフリップ
フロップ２１１ （Ａ）のＱが１１になりカウンタ２１
１をホールド状態にしセンサ＠ＯＩ′。At this time, the D flip-flop 211 (A) outputs Q=
It is "O". When horizontal or vertical scanning reaches the position of sensor l'1'', Q of D flip-flop 211 (A) becomes 11 due to the output of sensor l'1'', and counter 21
1 to hold state and sensor @OI'.
センサ“１”間のクロック数を示す。そしてこのＱ出力
はフラグ＠１Ｍとして、カウンタ２１１の出力２１１ａ
とともにデータバス加に出力される。センサ“１”の出
力は同時にカウンタ２１２をクリアし、カウンタ２１２
はセンサ＠１”とセンサ″２″との間のクロック数を示
す。各フラグにより、各区間のカウントが終了したこと
をＣＰＵ２０に指示する。Indicates the number of clocks between sensors “1”. Then, this Q output is used as a flag @1M and output 211a of the counter 211.
It is also output to the data bus. The output of sensor “1” simultaneously clears the counter 212;
indicates the number of clocks between sensor @1" and sensor "2". Each flag instructs the CPU 20 that counting for each section has ended.
第４図はＣＰＵ２０の概略フローチャートである。最初
水平センサについてのカウント値をメモＩＪ ２２に記
憶して、次に垂直センサについて同様に記憶するＯＰ？
はＰ４〜Ｐｓと同様の工程である。測定はＮｏ回行ない
、平均値をとり、補正カウント値を計算（Ｐｌｏ） Ｌ
、補正メモリ９に書きこむ（Ｐｓｚ）。こへでＰｔｔは
補正を行なう較正手順を数回行なうことを予定している
からである。FIG. 4 is a schematic flowchart of the CPU 20. OP to first store the count value for the horizontal sensor in the memo IJ 22 and then similarly for the vertical sensor?
is the same process as P4 to Ps. Measurement is carried out No. of times, average value is taken, and corrected count value is calculated (Plo) L
, and write it into the correction memory 9 (Psz). This is because Ptt is planning to perform a calibration procedure several times to make corrections.
補正は次のように行なう。センサ１０″とセンサ６１”
とのアドレス間隔がクロック数１００とし、カウンタ２
１１の平均値が例えば８４であれば、偏同速度カ早く、
１１６であれば偏向速度が遅いことになる。Ｘ・Ｙのア
ドレスカウンタ６．７でアドレスされる補正メモリ９に
センサの各区間に相当するアドレスの内容として補正値
をかきこむ。補正値は区間の最後でのカウント差が８４
、１１６となるのであるから、区間内のアドレスに対
して直線的に補正値を計算すればよい。The correction is made as follows. Sensor 10″ and sensor 61″
Assuming that the address interval between
For example, if the average value of 11 is 84, the partial speed is faster,
If it is 116, the deflection speed is slow. A correction value is written into the correction memory 9 addressed by the X/Y address counter 6.7 as the content of the address corresponding to each section of the sensor. The correction value is the count difference at the end of the section is 84
, 116, it is sufficient to calculate the correction value linearly for the addresses within the interval.
しかしそれ程細かくする必要はなく、区間を４分割、あ
るいは２分割程度にして、その分割区間では一定の補正
値として充分である。例えば４分割でいえばアドレス１
〜２５．２６〜５０．５１〜７５．７５〜１００の場合
に補正値をそれぞれ４゜８ 、１２ 、１６とする。こ
のように階段的に補正値が変っても、パワー増幅器１４
、１５および偏向コイルが低域フィルタ特性を有する
ので、アナログ信号としての偏向電流は殆ど連続的にな
る。However, it is not necessary to make it so fine, and it is sufficient to divide the section into four or two sections and use a fixed correction value in the divided section. For example, if it is divided into 4 parts, address 1
-25.26-50.51-75.75-100, the correction values are set to 4°8, 12, and 16, respectively. Even if the correction value changes stepwise in this way, the power amplifier 14
, 15 and the deflection coil have low-pass filter characteristics, the deflection current as an analog signal is almost continuous.
なお、Ｘ、Ｙアドレスをそれぞれ下位・上位ビットで表
わせば、補正メモリ９の補正値は下位・上位ビット別に
書きこめばよく、メモリ容量は少なくてすむ。Note that if the X and Y addresses are represented by lower and upper bits, respectively, the correction value in the correction memory 9 can be written separately for lower and upper bits, and the memory capacity can be reduced.
一次補正が終了後、再び押しボタンスイッチｎを押し２
次補正を行なう。この場合、補正メモリ９から出力信号
が加算回路１０ 、１１に入り、補正された数値がＤＡ
変換器（Ｄ Ａ Ｃ） １２ 、１３で、アナログ電圧
に変化し、この電圧がパワー増幅器１４ 、１５で増幅
さａｘ−ｙ方向の偏向コイルに印加される。上記２回目
の較正手順のフローチャートは第４図と同様である。た
だ２回目にはＰ！１で前回補正値に２回目の補正値を加
算することを実際に行なう。較正手順を数回性なえば略
々収斂する。どの種度、直線化されたかは、テストパタ
ーンを映像面で観察することでわかる。較正手順は、別
に設けたスイッチ（図示していない）からの較正終了信
号が入力することで終了（Ｐｌｓ） Ｌ、それ以降ＣＰ
Ｕ２１はＸ−Ｙ方向の偏向系に無関係になり、ビデオＲ
ＡＭ４に測定パターンを入力する制御のみに関係する。After the primary correction is completed, press push button switch n again.
Perform the following corrections. In this case, the output signal from the correction memory 9 enters the adder circuits 10 and 11, and the corrected value is added to the DA
Converters (DACs) 12 and 13 convert the voltage into an analog voltage, which is amplified by power amplifiers 14 and 15 and applied to the deflection coils in the ax and y directions. The flowchart of the second calibration procedure is similar to that shown in FIG. However, the second time it was P! 1, the second correction value is actually added to the previous correction value. Repeating the calibration procedure several times will approximately converge. The degree of linearization can be determined by observing the test pattern on the video screen. The calibration procedure ends when a calibration end signal is input from a separately provided switch (not shown) (Pls) L, and thereafter CP
U21 becomes unrelated to the deflection system in the X-Y direction, and the video R
It is related only to the control of inputting the measurement pattern to AM4.
次にアナログ偏向回路に本発明を適用する場合につき説
明する。偏向をアナログ的手段で行なう場合には、前記
のようにホトセンサ区間を４分割、２分割する必要はな
く、最大補正値をその区間中の一定の補正値とすること
ができる。Next, a case where the present invention is applied to an analog deflection circuit will be explained. When deflection is performed by analog means, it is not necessary to divide the photosensor section into four or two sections as described above, and the maximum correction value can be set to a constant correction value within the section.
例えばテレビの水平偏向回路中の出力回路では、第５図
（ａ）に示すような回路で水平偏向コイルに電流を流す
。この回路はトランジスタあとダンパーダイオード３３
がスイッチ作用をなし、のこぎり波傾斜は直流電圧Ｅで
きまるから、この直流電圧Ｅに直列にｐ、ｑ間に補正電
圧として第１図のパワー増幅器１４の出力を加えるよう
にすればよい。アナログ的手段の場合、第１図の加算回
路１０ 、１１は不要であり、補正メモリ９の出力信号
を直接ＤＡ変換器１２ 、１３でＤＡ変換する。For example, in an output circuit in a horizontal deflection circuit of a television, a current is passed through a horizontal deflection coil using a circuit as shown in FIG. 5(a). This circuit consists of a transistor and a damper diode 33
acts as a switch, and the slope of the sawtooth wave is determined by the DC voltage E. Therefore, the output of the power amplifier 14 shown in FIG. 1 may be added in series to this DC voltage E as a correction voltage between p and q. In the case of analog means, the adder circuits 10 and 11 shown in FIG. 1 are not necessary, and the output signal of the correction memory 9 is directly DA-converted by the DA converters 12 and 13.
回路としては第１図に異なる部分のみを第５図（ｂｌに
示しである。As for the circuit, only the parts that are different from those in FIG. 1 are shown in FIG. 5 (bl).
次にアナログ偏向回路内の発振器の周波数を変化して補
正することも可能である。例えば第６図はテレビ水平偏
向回路内の発振回路を示すものである。このブロッキン
グ発振器はＡＦＣ電圧によ−って発振周波数を調整する
が、図のようにｐ、ｑ端子間に補正電圧を入れればよい
。It is also possible to then correct by changing the frequency of the oscillator within the analog deflection circuit. For example, FIG. 6 shows an oscillation circuit in a television horizontal deflection circuit. The oscillation frequency of this blocking oscillator is adjusted by the AFC voltage, but it is sufficient to insert a correction voltage between the p and q terminals as shown in the figure.
パワー増幅器１４ 、１５はＤＡＣ１２，１３の出力値
をＡＦＣ電圧の値に整合するための可変増幅器の作用を
なしている。The power amplifiers 14 and 15 function as variable amplifiers for matching the output values of the DACs 12 and 13 to the AFC voltage value.
以上、詳記したように、本発明においては、偏向回路、
ＣＲＴ 、偏向コイルなどに起因する水平・垂直方向の
映像面における直線性からのすべてのずれ、歪に対し、
実測によって補正値をあらかじめ求めておき、これをＲ
ＡＭまたはＲＯＭにかきこんでおく。測定時に、自動的
に、前記ＲＡＭ、ＲＯＭの補正値をよみだし、正しく直
線的偏向をなすようにすることができる。As detailed above, in the present invention, the deflection circuit,
For all deviations and distortions from linearity in the horizontal and vertical image planes caused by CRTs, deflection coils, etc.
The correction value is determined in advance by actual measurement, and this value is calculated as R.
Write it to AM or ROM. At the time of measurement, the correction values in the RAM and ROM can be automatically read out to ensure correct linear deflection.
偏向系がアナログ偏向回路、ディジタル偏向回路のいず
れであっても、補正可能である。この偏向系の改善によ
シ管面の有効面積を広くすることができ、また地図など
の精密な映像について精度を向上することができる。Correction is possible regardless of whether the deflection system is an analog deflection circuit or a digital deflection circuit. By improving this deflection system, the effective area of the tube surface can be increased, and the accuracy of precise images such as maps can be improved.
図面は本発明の実施例を示し、第１図はディジタル偏向
回路に本発明を適用した場合のプロツク図、第２図はホ
トセンサの例、第３図はホトセンサにより、ホトセンサ
間の走査クロック数をカウントする回路、第４図は本発
明に用いるＣＰＵのフローチャート、第５図、第６図は
アナログ偏向回路の適用例を示す図である。
１・・・ＣＲＴ、 ２・・・ホトセンサ、３
・・・並直変換回路、 ４・・・ビデオＲＡＭ。
５・・・入力信号、
６．７・・・アドレスカウンタ、
８・・・タイミングジェネレータ、
９・・・補正メモＩＪ 、１０ 、１１・・・加算回路
、１２ 、１３・・・ＤＡ変換器（ＤＡＣ）、１４ 、
１５・・・パワー増幅器、
加・・・共通バス、 ２１・・・ＣＰＵ。
ｎ・・・ＲＯＭ／ＲＡＭ％ 乙・・・押ボタンスイッチ
。The drawings show embodiments of the present invention. Fig. 1 is a block diagram when the present invention is applied to a digital deflection circuit, Fig. 2 is an example of a photo sensor, and Fig. 3 is a photo sensor that controls the number of scanning clocks between the photo sensors. FIG. 4 is a flowchart of the CPU used in the present invention, and FIGS. 5 and 6 are diagrams showing examples of application of the analog deflection circuit. 1...CRT, 2...Photo sensor, 3
...Parallel-to-serial conversion circuit, 4...Video RAM. 5... Input signal, 6.7... Address counter, 8... Timing generator, 9... Correction memo IJ, 10, 11... Addition circuit, 12, 13... DA converter ( DAC), 14,
15...Power amplifier, Addition...Common bus, 21...CPU. n...ROM/RAM% B...Push button switch.
Claims (4)
ＲＴの映像面に接して、Ｘ・Ｙ方向に複数個のホトセン
サを設け、 較正手順として、ビデオＲＡＭに入力され たテストパターンを読みだし映像面に表示し、前記ホト
センサにより得られる信号から、Ｘ・Ｙ方向の各ホトセ
ンサ間のビデオＲＡＭの走査クロック数をカウントした
値をＣＰＵに入力し、映像面の各ホトセンサの位置から
きまる前記ビデオＲＡＭのアドレス相応のクロック数と
の偏差数を計算し、前記ホトセンサによりＸ・Ｙ方向に
区分される各区分につき、前記偏差数から、直線化のた
めＸ・Ｙ方向の偏向走査クロック数に与えるべき補正ク
ロック値を求め、補正メモリに書きこんでおき、前記ビ
デオＲＡＭに測定パターンが入力さ れた測定時に、前記ビデオＲＡＭよりＸ・Ｙ方向に走査
クロックにより循環的に内容をよみだすとともに、同時
に走査クロックにより前記補正メモリをよみだし、補正
メモリに記憶されている補正クロック値をＸ・Ｙ方向の
電子ビームの偏向補正に用いることを特徴とする画像歪
のない直線化画像表示装置。(1) In a raster type CRT display device, C
A plurality of photosensors are installed in the X and Y directions in contact with the video screen of the RT. As a calibration procedure, the test pattern input to the video RAM is read out and displayed on the video screen, and from the signals obtained by the photosensors, the - Input the counted number of scanning clocks of the video RAM between each photosensor in the Y direction to the CPU, and calculate the number of deviations from the number of clocks corresponding to the address of the video RAM determined from the position of each photosensor on the image plane; For each section divided in the X and Y directions by the photosensor, a correction clock value to be given to the number of deflection scanning clocks in the X and Y directions for linearization is determined from the deviation number and written in a correction memory, At the time of measurement when a measurement pattern is input to the video RAM, the contents are read out cyclically from the video RAM in the X and Y directions using a scanning clock, and at the same time, the content is read out from the correction memory using the scanning clock, and the data is stored in the correction memory. 1. A linearized image display device free from image distortion, characterized in that a corrected clock value is used to correct deflection of an electron beam in the X and Y directions.
正が、補正メモリに記憶されている補正クロック値とＸ
・Ｙ方向の走査クロックとをそれぞれ合算したクロック
をＤＡ変換してＸ・Ｙ方向の偏向信号とするディジタル
偏向回路にてなされる特許請求の範囲の第１項記載の直
線化画像表示装置。(2) The deflection correction in the X and Y directions during the measurement in the first term is based on the correction clock value stored in the correction memory
- The linearized image display device according to claim 1, which is implemented by a digital deflection circuit that converts clocks obtained by adding together scanning clocks in the Y direction and converts them into X and Y direction deflection signals.
正が補正メモリに記憶されている補正クロック値をＤＡ
変換した直流値を、それぞれ水平偏向回路、垂直偏向回
路の振幅調整用電圧としてアナログ偏向回路に用いる特
許請求の範囲の第１項記載の直線化画像表示装置。(3) The deflection correction in the X and Y directions at the time of measurement in the first term is performed using the correction clock value stored in the correction memory.
2. The linearized image display device according to claim 1, wherein the converted DC value is used in an analog deflection circuit as an amplitude adjustment voltage for a horizontal deflection circuit and a vertical deflection circuit, respectively.
正が補正メモリに記憶されている補正値をＤＡ変換した
直流値をそれぞれ水平偏向回路、垂直偏向回路の発振周
波数調整用電圧としてアナログ偏向回路に用いる特許請
求の範囲の第１項記載の直線化画像表示装置。(4) For the deflection correction in the X and Y directions during the measurement described in item 1 above, the DC value obtained by DA converting the correction value stored in the correction memory is used as the voltage for adjusting the oscillation frequency of the horizontal deflection circuit and the vertical deflection circuit, respectively. A linearized image display device according to claim 1, which is used in an analog deflection circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17164684A JPS6150191A (en) | 1984-08-20 | 1984-08-20 | Linear image display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17164684A JPS6150191A (en) | 1984-08-20 | 1984-08-20 | Linear image display unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6150191A true JPS6150191A (en) | 1986-03-12 |
Family
ID=15927068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17164684A Pending JPS6150191A (en) | 1984-08-20 | 1984-08-20 | Linear image display unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6150191A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63312795A (en) * | 1987-06-16 | 1988-12-21 | Mitsubishi Electric Corp | Video characteristic evaluation device |
| JPH0238769A (en) * | 1988-06-10 | 1990-02-08 | Kohler Co | Fluid control valve |
-
1984
- 1984-08-20 JP JP17164684A patent/JPS6150191A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63312795A (en) * | 1987-06-16 | 1988-12-21 | Mitsubishi Electric Corp | Video characteristic evaluation device |
| JPH0238769A (en) * | 1988-06-10 | 1990-02-08 | Kohler Co | Fluid control valve |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4422019A (en) | Apparatus for providing vertical as well as horizontal smoothing of convergence correction signals in a digital convergence system | |
| US4687973A (en) | Digital waveform generator | |
| EP0200116A2 (en) | Cathode ray tube display system and method having bidirectional line scanning | |
| JPS6227710B2 (en) | ||
| US4980614A (en) | Convergence correction circuit | |
| JP3308642B2 (en) | Vertical deflection waveform generator | |
| EP0291924B1 (en) | Convergence correction circuit | |
| US3449620A (en) | Device for reproducing information on the screen of a cathode-ray tube | |
| JPS6150191A (en) | Linear image display unit | |
| US4673986A (en) | Image distortion correction method and apparatus | |
| KR100205493B1 (en) | Convergence control system | |
| JPS642897B2 (en) | ||
| EP0110282A1 (en) | Image distortion correction method and apparatus | |
| US3757162A (en) | Cathode ray tube dynamic character correction circuit | |
| US4501996A (en) | Deflection distortion correcting circuit | |
| US4682086A (en) | Cathode ray tube display systems | |
| JP2542591B2 (en) | Convergence correction device | |
| KR100269755B1 (en) | Voltage generating method, voltage generating circuit and monitor device | |
| US4760313A (en) | Cathode ray tube display systems | |
| US6407519B1 (en) | Cathode-ray tube system capable of providing beam spots of a small diameter | |
| GB2101459A (en) | Television display correction | |
| JP2646762B2 (en) | Digital convergence device | |
| JPS61193574A (en) | Correction device for picture image distorsion | |
| SU798792A1 (en) | Device for displaying information on crt screen | |
| JPH0326548Y2 (en) |