JP4397401B2 - オペアンプ及びそれが用いられる液晶表示装置の駆動回路 - Google Patents
オペアンプ及びそれが用いられる液晶表示装置の駆動回路 Download PDFInfo
- Publication number
- JP4397401B2 JP4397401B2 JP2007085461A JP2007085461A JP4397401B2 JP 4397401 B2 JP4397401 B2 JP 4397401B2 JP 2007085461 A JP2007085461 A JP 2007085461A JP 2007085461 A JP2007085461 A JP 2007085461A JP 4397401 B2 JP4397401 B2 JP 4397401B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- differential amplifier
- operational amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
- H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45166—Only one input of the dif amp being used for an input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
図10に示される駆動回路に用いられることで本発明のオペアンプ100は、有する能力を発揮するものである。
20 第1の検出回路
30 第1の制御回路
40 第1のスイッチ部
C1 第1の補償容量
100 オペアンプ
900 駆動回路
910 階調電圧発生回路
920 シフトレジスタ
930 デコーダ
940 オペアンプ
Claims (9)
- 入力に応じた出力を行うオペアンプであって、
前記入力と前記出力との間に接続された第1の差動増幅回路と、
前記第1の差動増幅回路の出力端と前記出力との間に接続された第1の位相補償容量と、
前記第1の位相補償容量の一端と前記差動増幅回路の出力端との間に接続され、前記第1の位相補償容量の一端と前記差動増幅回路の出力端との接続をオンオフする第1のスイッチトランジスタと、
前記入力と前記出力の電位差を検出してオンオフする第1の検出トランジスタと、
前記第1の検出トランジスタのオンオフに応じて前記第1のスイッチトランジスタのオンオフを制御する第1の制御トランジスタと、
を備えたことを特徴とするオペアンプ。 - 前記第1の検出トランジスタは、前記入力がゲートに接続され、前記出力がソースに接続されていることを特徴とする請求項1に記載のオペアンプ。
- 前記第1の検出トランジスタは、前記入力と前記出力との間に電位差が生じた場合にオンし、電流を流すことによりドレインの電位を変化させることを特徴とする請求項1又は2に記載のオペアンプ。
- 前記第1の制御トランジスタは、前記検出トランジスタのドレインの電位の変化に応じてオンオフすることを特徴とする請求項3に記載のオペアンプ。
- 入力に応じた出力を行うオペアンプであって、
前記入力と前記出力との間に接続された第1及び第2の差動増幅回路と、
前記第1の差動増幅回路の出力端と前記出力との間に接続された第1の位相補償容量と、
前記第2の差動増幅回路の出力端と前記出力との間に接続された第2の位相補償容量と、
前記第1の位相補償容量の一端と前記第1の差動増幅回路の出力端との間に接続され、前記第1の位相補償容量の一端と前記第1の差動増幅回路の出力端との接続をオンオフする第1のスイッチトランジスタと、
前記第2の位相補償容量の一端と前記第2の差動増幅回路の出力端との間に接続され、前記第2の位相補償容量の一端と前記第2の差動増幅回路の出力端との接続をオンオフする第2のスイッチトランジスタと、
前記入力が前記出力より所定の電位低い場合を検出してオンする第1の検出トランジスタと、
前記入力が前記出力より所定の電位高い場合を検出してオンする第2の検出トランジスタと、
前記第1の検出トランジスタのオンオフに応じて前記第1のスイッチトランジスタのオンオフを制御する第1の制御トランジスタと、
前記第2の検出トランジスタのオンオフに応じて前記第2のスイッチトランジスタのオンオフを制御する第2の制御トランジスタと、
を備えたことを特徴とするオペアンプ。 - 前記所定の電位とは、前記第1或いは前記第2の検出トランジスタの閾値に相当する電位であることを特徴とする請求項5に記載のオペアンプ、
を有する液晶表示装置の駆動回路。 - 前記第1及び第2の検出トランジスタは、前記入力がゲートに接続され、前記出力がソースに接続されていることを特徴とする請求項5に記載のオペアンプ。
- デジタルデータに応じてアナログ電圧を選択するデコーダと、前記デコーダの出力に応じた電圧を液晶表示装置へ出力するオペアンプとを有する液晶表装置の駆動回路であって、
前記オペアンプは、
入力と出力との間に接続された第1の差動増幅回路と、
前記第1の差動増幅回路の出力端と前記出力との間に接続された第1の位相補償容量と、
前記第1の位相補償容量の一端と前記差動増幅回路の出力端との間に接続され、前記第1の位相補償容量の一端と前記差動増幅回路の出力端との接続をオンオフする第1のスイッチトランジスタと、
前記入力と前記出力の電位差を検出してオンオフする第1の検出トランジスタと、
前記第1の検出トランジスタのオンオフに応じて前記第1のスイッチトランジスタのオンオフを制御する第1の制御トランジスタと、
を備えたことを特徴とする液晶表示装置の駆動回路。 - デジタルデータに応じてアナログ電圧を選択するデコーダと、前記デコーダの出力に応じた電圧を液晶表示装置へ出力するオペアンプとを有する液晶表装置の駆動回路であって、
前記オペアンプは、
入力と出力との間に接続された第1及び第2の差動増幅回路と、
前記第1の差動増幅回路の出力端と前記出力との間に接続された第1の位相補償容量と、
前記第2の差動増幅回路の出力端と前記出力との間に接続された第2の位相補償容量と、
前記第1の位相補償容量の一端と前記第1の差動増幅回路の出力端との間に接続され、前記第1の位相補償容量の一端と前記第1の差動増幅回路の出力端との接続をオンオフする第1のスイッチトランジスタと、
前記第2の位相補償容量の一端と前記第2の差動増幅回路の出力端との間に接続され、前記第2の位相補償容量の一端と前記第2の差動増幅回路の出力端との接続をオンオフする第2のスイッチトランジスタと、
前記入力が前記出力より所定の電位低い場合を検出してオンする第1の検出トランジスタと、
前記入力が前記出力より所定の電位高い場合を検出してオンする第2の検出トランジスタと、
前記第1の検出トランジスタのオンオフに応じて前記第1のスイッチトランジスタのオンオフを制御する第1の制御トランジスタと、
前記第2の検出トランジスタのオンオフに応じて前記第2のスイッチトランジスタのオンオフを制御する第2の制御トランジスタと、
を備えたことを特徴とする液晶表示装置の駆動回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007085461A JP4397401B2 (ja) | 2007-03-28 | 2007-03-28 | オペアンプ及びそれが用いられる液晶表示装置の駆動回路 |
US12/042,567 US7619478B2 (en) | 2007-03-28 | 2008-03-05 | Operational amplifier having its compensator capacitance temporarily disabled |
TW097109118A TWI416867B (zh) | 2007-03-28 | 2008-03-14 | 運算放大器以及使用該放大器的液晶顯示裝置驅動電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007085461A JP4397401B2 (ja) | 2007-03-28 | 2007-03-28 | オペアンプ及びそれが用いられる液晶表示装置の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008245115A JP2008245115A (ja) | 2008-10-09 |
JP4397401B2 true JP4397401B2 (ja) | 2010-01-13 |
Family
ID=39793208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007085461A Expired - Fee Related JP4397401B2 (ja) | 2007-03-28 | 2007-03-28 | オペアンプ及びそれが用いられる液晶表示装置の駆動回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7619478B2 (ja) |
JP (1) | JP4397401B2 (ja) |
TW (1) | TWI416867B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4676507B2 (ja) * | 2008-02-21 | 2011-04-27 | Okiセミコンダクタ株式会社 | 負荷容量の駆動回路 |
JP5775284B2 (ja) * | 2010-10-12 | 2015-09-09 | ラピスセミコンダクタ株式会社 | 表示装置の駆動装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06164263A (ja) | 1992-11-17 | 1994-06-10 | Fuji Film Micro Device Kk | 演算増幅器 |
JP2000091857A (ja) | 1998-09-09 | 2000-03-31 | Nec Corp | オペアンプ及びそれを用いたボルテージフォロワ回路 |
US6522199B2 (en) * | 2001-05-18 | 2003-02-18 | Rambus, Inc. | Reconfigurable dual-mode multiple stage operational amplifiers |
JP3520418B2 (ja) * | 2002-02-04 | 2004-04-19 | セイコーエプソン株式会社 | 演算増幅回路、駆動回路及び演算増幅回路の制御方法 |
JP4290466B2 (ja) * | 2003-04-24 | 2009-07-08 | パナソニック株式会社 | オフセット補償装置 |
JP4291100B2 (ja) * | 2003-10-01 | 2009-07-08 | 日本電気株式会社 | 差動増幅回路及びそれを用いた液晶表示装置の駆動回路 |
KR100674912B1 (ko) * | 2004-09-24 | 2007-01-26 | 삼성전자주식회사 | 슬루 레이트(slew rate)를 개선시킨 차동 증폭회로 |
JP4579027B2 (ja) | 2005-03-29 | 2010-11-10 | 株式会社日出ハイテック | 負荷駆動回路 |
-
2007
- 2007-03-28 JP JP2007085461A patent/JP4397401B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-05 US US12/042,567 patent/US7619478B2/en active Active
- 2008-03-14 TW TW097109118A patent/TWI416867B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200901621A (en) | 2009-01-01 |
TWI416867B (zh) | 2013-11-21 |
US20080238497A1 (en) | 2008-10-02 |
JP2008245115A (ja) | 2008-10-09 |
US7619478B2 (en) | 2009-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8044950B2 (en) | Driver circuit usable for display panel | |
US7449917B2 (en) | Level shifting circuit for semiconductor device | |
JP5089775B2 (ja) | 容量負荷駆動回路およびこれを備えた表示装置 | |
JP5017032B2 (ja) | 電圧発生回路 | |
JP2008104063A (ja) | バッファ回路 | |
JP4237221B2 (ja) | 半導体装置 | |
US20050206466A1 (en) | Refresh oscillator | |
KR100752649B1 (ko) | 출력신호를 안정화하는 수단을 구비하는 라인구동회로 | |
JP4397401B2 (ja) | オペアンプ及びそれが用いられる液晶表示装置の駆動回路 | |
JP4360500B2 (ja) | 液晶表示装置の駆動回路及び駆動装置 | |
JP2006295322A (ja) | レベルシフタ回路 | |
JP4724575B2 (ja) | レベル変換回路 | |
JP2006108778A (ja) | 出力回路 | |
JP2008017566A (ja) | 電源発生回路 | |
KR20090090512A (ko) | 레벨 시프트 회로 | |
JP2004354518A (ja) | 駆動電圧発生回路およびそれを用いる液晶駆動装置 | |
JP2013104942A (ja) | 出力回路及びそれを備えた増幅器 | |
JP2004007831A (ja) | レベルシフト回路 | |
KR100757934B1 (ko) | 반도체 메모리의 테스트 모드 버퍼 | |
JP5086153B2 (ja) | 位相補償増幅回路 | |
JP2008053782A (ja) | 負荷駆動装置 | |
JP2006135384A (ja) | レベルシフタ | |
JP2008141302A (ja) | 増幅回路、液晶駆動装置、半導体装置、表示装置 | |
JP2011151711A (ja) | オペアンプ回路 | |
KR100427039B1 (ko) | 캐패시터 부하 구동 앰프 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080811 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091020 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4397401 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |