JP4395918B2 - Field emission type electron emission device and field emission type display device - Google Patents

Field emission type electron emission device and field emission type display device Download PDF

Info

Publication number
JP4395918B2
JP4395918B2 JP13228399A JP13228399A JP4395918B2 JP 4395918 B2 JP4395918 B2 JP 4395918B2 JP 13228399 A JP13228399 A JP 13228399A JP 13228399 A JP13228399 A JP 13228399A JP 4395918 B2 JP4395918 B2 JP 4395918B2
Authority
JP
Japan
Prior art keywords
electron
current
voltage
drain
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13228399A
Other languages
Japanese (ja)
Other versions
JP2000323014A (en
Inventor
守一 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13228399A priority Critical patent/JP4395918B2/en
Publication of JP2000323014A publication Critical patent/JP2000323014A/en
Application granted granted Critical
Publication of JP4395918B2 publication Critical patent/JP4395918B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電界放出によって電子の放出を行う電界放出型電子放出装置および電界放出によって放出された電子を利用して画像表示を行う電界放出型表示装置に関する。
【０００２】
【従来の技術】
針状の導体または半導体の先端部に高電圧が印加されると、常温においても電子がトンネル効果によりポテンシャル障壁を透過し、先端部から放出される。このような現象は、電界放出（Field Emission）または冷陰極放出（Cold-Cathode Emission）と呼ばれ、この現象によって電子を放出する素子（部材）は、エミッタまたは冷陰極等と呼ばれている。
【０００３】
このような現象によって電子を放出する素子（部材）（以下、「エミッタ」または「電子放出素子」という。）は、その構造上、常温においても電子を効果的に放出することができるので高温に加熱する必要がなく、また印加電圧に対する電子放出効果が高いことから、比較的低電圧で微少な電界に対応して電子放出を行うことができるという特質を備えている。また、このような電子放出素子は、半導体プロセスに対するプロセス整合性も良好で、平面的に多数のものをアレイ状に形成することが可能であるという特質をも備えている。
【０００４】
また、上述の電子放出素子の特質は、特に、フラットパネルディスプレイ装置に好適なものと考えられている。電子放出素子をフラットパネルディスプレイ装置として利用した装置は、電界放出型ディスプレイ（以下、単に「ＦＥＤ（Field Emission Display）」という。）と呼ばれている。ＦＥＤの一般的な構成は、電子の衝突によって発光する蛍光体が塗布されたアノード電極を、複数の電子放出素子に対して対向配置したものとなっている。このような構成のＦＥＤでは、表示しようとする画像に応じて、複数の電子放出素子に選択的に電流が供給されると共に、電流が供給された電子放出素子から電子が放出される。電子放出素子から放出された電子は、蛍光体に衝突して発光し、この発光により、所望とする画像が表示される。
【０００５】
このＦＥＤによれば、電子放出素子から放出された電子が蛍光体に衝突することで、蛍光体が励起されて発光するので、液晶表示装置のような非発光型の表示装置とは異なり、自発光によって画像を表示できるという利点を備えており、次世代の表示装置として大いに期待されている。
【０００６】
図１０および図１１は、それぞれ従来のＦＥＤの一構成例を示す平面図および断面図である。なお、これらの図においては、エミッタの構造の種類として、その形状が円錐形状であるスピント（Spindt：人名）型と呼ばれる構造のものを一例として示している。但し、エミッタの構造の種類としては、スピント型の他にも、外形がカップ状の構造に形成され、周縁（稜線）部分に電界を集中させることで、周縁部分から電子を放出させるようにした構造のいわゆるカップ型と呼ばれるエミッタ等も提案されている。このカップ型のエミッタも電界放出によって電子を放出する点でスピント型と同様に電界放出型の素子であるが、これらの図では説明の簡潔化のために、エミッタの構造としてスピント型についてを代表して取り上げて説明する。
【０００７】
このＦＥＤは、マトリクス状に配置された複数のエミッタ１と、この複数のエミッタ１に対して対向配置されたアノード電極２とを備えている。アノード電極２の上面または下面（図１１の例では上面）には、蛍光体が塗布されることにより蛍光体層４が形成されている。このＦＥＤは、更に、互いに直交配置されたカソード電極３およびゲート電極（引き出し電極）５を備えている。カソード電極３および引き出し電極５は、それぞれ等間隔に配置された複数の電極を有し、絶縁層６（図１１）を介して互いに対向するように直交配置されている。エミッタ１は、それぞれ引き出し電極５とカソード電極３とが交叉する位置に対応して横方向（図１０のＸ方向）および縦方向（図１０のＹ方向）にマトリクス状に配置されると共に、底面がカソード電極３に電気的に接続されている。引き出し電極５には、各エミッタ１に対応して孔７が設けられている。孔７の中心位置は、各エミッタ１の上部の頂点に対応するような位置関係となっている。引き出し電極５には、スキャンドライバ（走査駆動回路）８が接続されている。カソード電極３には、データドライバ（信号駆動回路）９が接続されている。
【０００８】
なお、図示は省略したが、上記のような従来の一般的なＦＥＤの各構成要素は、例えばガラス等からなる偏平状の管内に収納されて内部が真空に保たれるような構造に形成されている。
【０００９】
エミッタ１は、例えば、０．０１Ｖ／Å〜０．１Ｖ／Å程度の電界を選択的に与えることによって、トンネル効果により先端部から電子放出がなされるようになっている。なお、通常、ＦＥＤでは、所定数（例えば、１０００個）のエミッタ１の集まりが１画素に対応している。蛍光体層４は、モノクロ画像表示用であれば、全体が白色発光蛍光体によって形成される。また、蛍光体層４は、カラー画像表示用であれば、赤（Red＝Ｒ），緑（Green＝Ｇ）および青（Blue＝Ｂ）色発光用の蛍光体ストライプが各画素毎に配置される。
【００１０】
アノード電極２には、例えば、３ｋＶの直流電圧が固定的に印加されるようになっている。また、引き出し電極５には、例えば１００Ｖの直流電圧がスキャンドライバ８から印加されるようになっている。この直流電圧は、例えば、上側の引き出し電極５から下側の引き出し電極５へ（図１０のＹ方向）と循環的に順次印加される。一方、カソード電極３には、データドライバ９から、画像信号に応じた電圧（例えば、０Ｖ〜１０Ｖ程度の電圧）が選択的に印加される。
【００１１】
このような構成のＦＥＤでは、例えば１００Ｖの直流電圧が印加された引き出し電極５と、画像信号に応じて例えば０Ｖの電圧が選択的に印加されたカソード電極３との交点に位置するエミッタ１において、電界放出が起こり、電子がアノード電極２に向けて放出される。エミッタ１から放出された電子は、アノード電極２に塗布された蛍光体に衝突し、蛍光体を発光させる。この蛍光体の発光により、所望とする画像表示がなされる。なお、エミッタ１における１回の電子放出によって蛍光体が発光している時間は、例えば、数１０μ秒程度である。
【００１２】
電界放出型の電子放出素子は、特に、上述したような構造の表示装置に好適に利用可能なものとして考えられている。しかし、電子放出素子の利用分野は、表示装置にとどまるものではない。例えば、電子放出素子は、情報記録素子（メモリデバイス）としての利用も提案されている。
【００１３】
この電子放出素子を利用した情報記録素子は、例えば、エミッタと、エミッタから放出される電子を保持する保持手段とを組み合せたものを多数配列することで多数のビットを形成した構成となっている。このような情報記録素子では、各ビットの保持手段に電子が保持されているか否かによって、各ビットにおける１／０またはHigh／Low の状態を保持することが可能であり、この保持した状態に基づいて情報を記録することができる。すなわち、この情報記録素子は、上述のＦＥＤにおける蛍光体の代りに、エミッタから放出される電子を保持する保持手段を配設して、この保持手段に電子を保持させることで情報を記録するような記録素子である。このように電子放出素子は、情報記録素子に対しても好適に適用可能であるものと考えられている。
【００１４】
【発明が解決しようとする課題】
ところで、上述のＦＥＤは、エミッタが印加電圧に対する電子放出効果が高いために、発光効率が高いという物理的な特質を備えている。このため、ＦＥＤでは、輝度の高い自発光表示を行うことが期待される。また、ＦＥＤは、輝度の高さのみならず、輝度の安定性が高いことが要求される。ここで、輝度の安定性が高い状態とは、表示しようとする画像に必要とされるだけの充分な輝度が一定の状態に維持されることである。このようなＦＥＤの輝度の安定性を確保するためには、エミッタから電子の放出が安定的に行われることが必要である。また、エミッタからの電子の放出を安定的に行うためには、エミッタに供給する電流が安定していることが必要となる。
【００１５】
そこで、従来のＦＥＤでは、エミッタに供給する電流を安定化するために、例えば、１ＭΩ程度の電気抵抗体をカソード電極に接続し、その抵抗体による電流制御を行い、カソード電極に流す電流そのものの安定化を図るような方法を採っている。しかしながら、この抵抗体を用いる方法では、１ＭΩ程度の高抵抗を介してエミッタ１に電流が供給されることになり、この抵抗による電圧低下や電力損失が避け難くなるので、エミッタ１に対して高い電圧を印加することが必要となると共に、必要とされる電流量が大きくなり、消費電力の増大を招くという問題がある。
【００１６】
一方、従来のＦＥＤにおいては、抵抗体を用いる方法の他に、ＭＯＳ（Metal Oxide Semiconductor）トランジスタの整流作用を利用してエミッタに供給する電流を安定化する方法も提案されている。この方法では、例えば、ＭＯＳトランジスタを、カソード電極と、カソード電極に信号電圧を印加するデータドライバとの間に接続するようになっている。また、ＭＯＳトランジスタのソースはデータドライバに接続すると共に、ドレインはカソード電極に接続し、ゲートは、常時オン状態とする。そして、ＭＯＳトランジスタのソース側にデータドライバからの信号入力を行うと共に、引き出し電極にスキャンドライバからの信号を入力することで、ドレイン側に接続されたカソード電極に電流が流され、エミッタから電子の放出がなされる。このとき、ＭＯＳトランジスタのドレイン側に流れる電流は、常時オン状態とされたゲートにおけるあらかじめ設定されたゲート電圧によって制御される。
【００１７】
このようなＭＯＳトランジスタを利用した方法では、抵抗体を用いる必要がないので、消費電力の増大は抵抗体を用いた場合に比べて小さいという利点がある。しかし、このＭＯＳトランジスタの利用方法では、データドライバからエミッタに強電界を生じさせるための高電圧（例えば、５０Ｖ）を印加させなければならず、データドライバの負担が大きくなってしまうという問題がある。また、このＭＯＳトランジスタの利用方法では、エミッタに対する供給電流が完全には安定化されず、供給電流の低下が生じてしまうという問題がある。
【００１８】
なお、高電圧を印加しない方法として、０．１μｍ経の小さな孔に対応させて、曲率半径が０．０５μｍ以下の微小なテイラーコーンを持つスピント型のエミッタを、１画素に対応させて多数配列する方法がある。この方法では、エミッタが微小であるため、電子放出のために必要とされる電圧が比較的低電圧で済むという利点があるが、製造プロセスが難しくなるという問題や動作の安定性等が困難になるという問題がある。
【００１９】
次に、図面を参照して、従来のＦＥＤにおけるエミッタに対する供給電流の低下の問題についてより詳細に説明する。
【００２０】
図１２は、従来のＦＥＤにおける電子放出部の構造を模式化して示した図である。この図に示したＦＥＤは、エミッタに対する供給電流の低下の問題について考察するために実験用のサンプルとして用意したものである。このＦＥＤは、櫛歯型のエミッタ１と引き出し電極（またはアノード電極）２とが間隙を有して対向配置されている。引き出し電極２には、走査駆動回路３の高電圧側出力端が接続されている。また、走査駆動回路３の他端は接地されている。走査駆動回路３は、図１３（Ａ）に示すような矩形波状の引き出し電圧Ｖex（＝ 0〜 250Ｖ）を引き出し電極２側に印加するためのものであり、可変電圧電源を用いている。
【００２１】
このＦＥＤは、エミッタ１の電位がフローティング状態にあり、引き出し電極２に引き出し電圧Ｖex＝ 250Ｖが印加された場合に、エミッタ１と引き出し電極２との間の電位差がいわゆる画素選択時の電子放出効果を生じさせる電位差となるように構成されている。また、このＦＥＤは、引き出し電極２に引き出し電圧Ｖex＝ 0Ｖが印加された場合に、エミッタ１と引き出し電極２との間の電位差がいわゆる画素非選択時の電子放出しきい値未満の電位差となるように構成されている。なお、このＦＥＤでは、エミッタ１の電位Ｖｃを観察するために、エミッタ１に電圧計４が接続されている。
【００２２】
このような従来のＦＥＤ構造を模式化した実験用サンプルのＦＥＤを、図１３（Ａ）に示したような０．１秒周期のパルス状の印加電圧波形で駆動したところ、エミッタ１の電位Ｖｃは図１３（Ｂ）に示すように大きく変動するという結果となった。すなわち、エミッタ１の電位Ｖｃは、まず画素（エミッタ１）が選択状態となった瞬間（換言すれば引き出し電圧Ｖexが 250Ｖに立上がった瞬間）に急峻に約10Ｖにまで立ち上がるが、その後、急激に降下して約 1Ｖ程度の電位に落ち着くという結果となった。このようなエミッタ１の電位Ｖｃの低下は、エミッタ１に供給される電流の低下を招き、電子の放出量を低下させる。
【００２３】
図１４は、図１２に示したＦＥＤに対して、上述した整流用のＭＯＳトランジスタ利用したＦＥＤの構造を模式化して示した図である。同図に示したＦＥＤは、図１２に示したＦＥＤと同様に、エミッタ１に対する供給電流の低下の問題について考察するために実験用のサンプルとして用意したものである。このＦＥＤでは、ＭＯＳトランジスタ５のソース側を画素選択時に接地電位にすると共に、ドレインをエミッタ１に接続し、ゲートを常時オン状態にしている。このＦＥＤでは、ＭＯＳトランジスタ５のソース側に、例えば、図示しないデータドライバからの信号入力を行うと共に、引き出し電極に走査駆動回路３からの信号を入力することで、ドレイン側に接続されたエミッタ１に電流を供給し、エミッタ１から電子の放出を行うことが可能となる。また、このＦＥＤでは、ＭＯＳトランジスタ５のドレイン側に流れる電流を、常時オン状態とされたゲートにおけるあらかじめ設定されたゲート電圧によって制御することが可能となる。なお、ＭＯＳトランジスタ５の基本特性については、図１６に示した通りである。また、このＦＥＤでは、エミッタ１が直接接地されて電位差２５０Ｖが印加されている場合の電流（つまり最大エミッション電流）を図１６に示したように、20μＡと仮定している。
【００２４】
このＭＯＳトランジスタ５を用いたＦＥＤを、図１５（Ａ）に示したような０．１秒周期のパルス状の印加電圧波形で駆動したところ、エミッタ１の電位Ｖｃ（＝ドレイン電圧Ｖｄ）は、図１３に示した場合と同様に、図１５（Ｂ）に示すように大きく変動するという結果となった。しかもこのとき、整流効果を得るためにＭＯＳトランジスタ５を用いているにも関わらず、エミッタ１に流れるエミッタ電流（＝ドレイン電流Ｉｄ）は、エミッタ１の電位Ｖｃの変化につれて急激且つ大幅に低下した。すなわち、このＦＥＤでは、図１５（Ｃ）に示すように、エミッタ電流が、最初は十分な電子放出が可能な 1μＡ程度の電流量だったものの、電位Ｖｃの変化に対応して、時間ｔ＝20ｍｓの経過後には電子放出が実質的に不十分な電流量である 0.3μＡにまでも低下するという結果となった。
【００２５】
このようなエミッタ電流の低下について、図１６に示したＭＯＳトランジスタ５のドレイン電流−ドレイン電圧特性（Ｉｄ−Ｖｄ特性）を参照して考察すると以下のようになる。同図（Ａ）に示したように、最初（ｔ＝ 0）の時点ではドレイン電圧Ｖｄ＝10Ｖであるから、これに対応して飽和領域にある１μＡと十分なドレイン電流Ｉｄがエミッタ１に流れる。一方、時間ｔ＝20ｍｓが経過した時点では、前述のようにドレイン電圧Ｖｄ＝1 Ｖにまで電圧が低下するので、エミッタ１には、このドレイン電圧Ｖｄ＝1 Ｖに対応して、同図（Ｂ）に示したように、ＭＯＳトランジスタ５のＩｄ−Ｖｄ特性に従った非飽和領域にあるドレイン電流Ｉｄ＝ 0.3μＡ程度しか電流が流れないことになる。
【００２６】
このように、本来、ＭＯＳトランジスタ５の利用により、その整流作用によってエミッタ１に供給する電流を安定化することが効果的であるものと考えられるにも関わらず、従来のＦＥＤでは、結果的に、エミッタ１の電位Ｖｃの急激な変動に起因して、エミッタ１に供給される電流の低下がおき、電子の放出量が低下するという問題がある。更に、この電子の放出量の低下は、画像表示における発光輝度の低下につながるという問題がある。
【００２７】
このようなＭＯＳトランジスタ５を用いても電流が安定化できないという問題を解決するためには、例えば、図１７に示すように、非飽和領域における立ち上がり特性が極めて急峻で、低電圧で飽和するような（同図では０．１Ｖ）のＩｄ−Ｖｄ特性を持つＭＯＳトランジスタを用いるという対策が有効であるように考えられる。すなわち、このようなＭＯＳトランジスタを用いることができれば、エミッタ電圧Ｖｃ、つまりＭＯＳトランジスタのドレイン電圧Ｖｄが10Ｖから 0.1Ｖまで大幅に変動（低下）したとしても、電流量Ｉｄを常に電子の放出に最適な値（例えば、１μＡ）に保つことができるものと考えられる。
【００２８】
しかし実際には、図１７に示すような 0〜 0.1Ｖという低電圧の狭い領域で極めて急峻に立ち上がるＩｄ−Ｖｄ特性を有するＭＯＳトランジスタを実現することは、現在のＬＳＩ技術を大きく逸脱するものであって、その実現は極めて困難か、あるいは不可能に近い。従って、図１７に示すようなＩｄ−Ｖｄ特性を備えたＭＯＳトランジスタを利用することで電流Ｉｄの安定化を図ることは実際的には不可能である。
【００２９】
あるいは、最低でもエミッタ１の電位Ｖｃ＝ 1Ｖのときにドレイン電流Ｉｄ＝ 1μＡ程度の電流を流すことができるＩｄ−Ｖｄ特性を備えたＭＯＳトランジスタを用いれば、少なくとも時間ｔ＝20ｍｓ経過後においても必要とされる電流量を得ることができるものと考えられる。しかしこの場合にも、エミッタ１に流れる電流Ｉｄが電位Ｖｄに依存して大幅に変動するので、電流Ｉｄの安定化を図ることはできない。
【００３０】
また、ＭＯＳトランジスタとして、例えばＩｄ−Ｖｄ特性が−５Ｖのような逆電圧領域から立ち上がって、Ｖｄ＝ 0Ｖにおいては既に飽和領域に入っているといった特性を備えたＭＯＳトランジスタを用いることも考えられる。しかし、このような逆電圧の印加を許容するＭＯＳトランジスタを静電的な外乱や電気的な衝撃に対して脆く破壊されやすいデリケートなエミッタ１に直接に接続することは、このエミッタ１を備えた装置を実際に使用する際に、エミッタ１の静電破壊等を引き起こす原因となるので好ましくない。
【００３１】
以上で説明したようなエミッタに対する供給電流の低下は、ＦＥＤにおいては、画像表示における発光輝度の低下につながる。また、このようなエミッタに対する供給電流の低下は、例えば、上述の電子放出素子を利用した情報記録素子においても問題となる。すなわち、情報記録素子においては、ＦＥＤの場合と同様に、エミッタの電圧変動に起因したエミッタ電流の大幅な変動が生じることで、情報の記録動作不良が発生するという問題がある。
【００３２】
本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、電子放出素子に対して、電子の放出に必要とされる電流を安定して供給することができる電界放出型電子放出装置を提供することにある。
【００３３】
また、本発明の第２の目的は、画像表示に必要とされる発光輝度を十分且つ安定的に得ることができる電界放出型表示装置を提供することにある。
【００３４】
【課題を解決するための手段】
本発明による電界放出型電子放出装置は、固定電圧が印加される固定電圧印加電極と、固定電圧印加電極との間の電位差によって生じる電界に対応して、供給された電流量に応じた電子の放出を行う複数の電子放出素子と、ドレインを介して１または２以上の電子放出素子毎に電気的に接続され、ゲートに印加する電圧を変化させることにより、電子放出素子に対する電流の供給量の制御を行うことが可能であると共に、複数の電子放出素子から電子を放出させるために必要とされる充分な電流値が、ドレイン電流−ドレイン電圧特性によって規定される非飽和領域内にあるような半導体素子とを備えたものである。
【００３５】
また、本発明による電界放出型表示装置は、固定電圧が印加される固定電圧印加電極と、固定電圧印加電極との間の電位差によって生じる電界に対応して、供給された電流量に応じた電子の放出を行う複数の電子放出素子と、ドレインを介して１または２以上の電子放出素子毎に電子放出素子に電気的に接続され、ゲートに印加する電圧を変化させることにより、複数の電子放出素子に対する電流の供給量の制御を行うことが可能であると共に、複数の電子放出素子から電子を放出させるために必要とされる充分な電流値が、ドレイン電流−ドレイン電圧特性によって規定される非飽和領域内にあるような半導体素子と、電子放出素子から放出された電子の衝突に応じて発光する発光手段とを備えたものである。
【００３６】
本発明による電界放出型電子放出装置では、固定電圧印加電極によって、複数の電子放出素子に対して固定電圧が印加され、ドレインを介して１または２以上の電子放出素子毎に電気的に接続され、ゲートに印加する電圧を変化させることにより、複数の電子放出素子に対する電流の供給量の制御を行うことが可能であると共に、複数の電子放出素子から電子を放出させるために必要とされる充分な電流値が、ドレイン電流−ドレイン電圧特性によって規定される非飽和領域内にあるような半導体素子によって、複数の電子放出素子に対して、必要に応じて電子を放出させるための電流が供給される。
【００３７】
また、本発明による電界放出型表示装置では、固定電圧印加電極によって、複数の電子放出素子に対して固定電圧が印加され、ドレインを介して１または２以上の電子放出素子毎に電気的に接続され、ゲートに印加する電圧を変化させることにより、電子放出素子に対する電流の供給量の制御を行うことが可能であると共に、複数の電子放出素子から電子を放出させるために必要とされる充分な電流値が、ドレイン電流−ドレイン電圧特性によって規定される非飽和領域内にあるような半導体素子によって、複数の電子放出素子に対して、必要に応じて電子を放出させるための電流が供給され、電流が供給された電子放出素子から発光手段に向けて電子が放出される。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３９】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る電界放出型電子放出装置の主要部の構成を模式的に示す構成図である。また、図２は、本実施の形態に係る電界放出型電子放出装置の主要部の構成を模式的に示す他の構成図である。なお、これらの図においては、エミッタの構造の種類として、外形がカップ状の構造に形成され、周縁（稜線）部分に電界を集中させることで、周縁部分から電子を放出させるようにした構造のいわゆるカップ型と呼ばれる構造のものを一例として示している。但し、エミッタの構造の種類としては、カップ型の他にも、その形状が円錐形状であるスピント型と呼ばれる構造のエミッタ等も提案されている。本実施の形態に係る電界放出型電子放出装置に対して、このスピント型等のエミッタを利用することも可能である。しかし、以下では、説明の簡潔化のために、エミッタの構造としてカップ型についてを代表して取り上げて説明する。
【００４０】
この電界放出型電子放出装置は、その表面に、カップ型のエミッタ１０１が多数配列形成されたカソード電極１００と、このカソード電極１００に対して対向配置された引き出し電極１０３とを備えている。引き出し電極１０３は、エミッタ１０１に対して所定の間隙を有して対向配置されている。エミッタ１０１は、所定数の集まりが１構成単位となっており、各構成単位毎に電子の放出がなされる。図２において、符号１０２で示した部分が、エミッタ１０１の１構成単位に相当する。この電界放出型電子放出装置は、全体的には、エミッタ１０１の各構成単位が、マトリックス状に多数配設された構成となっている。なお、ここでいう１構成単位とは、例えば、この電界放出型電子放出装置をＦＥＤに適用した場合には、１画素に対応する構成単位である。また、ここでいう所定数とは、例えば、この電界放出型電子放出装置をＦＥＤに適用した場合には、１画素に対応するエミッタ１０１の数であり、例えば、１０００個である。なお、図２においては図示の簡潔化を図るために、引き出し電極１０３の図示は省略してある。
【００４１】
ここで、エミッタ１０１が、本発明における「電子放出素子」の一具体例に対応する。また、引き出し電極１０３が、本発明における「固定電圧印加電極」の一具体例に対応する。
【００４２】
この電界放出型電子放出装置は、更に、エミッタ１０１の各構成単位毎にカソード電極１００に対して電気的に接続された複数のＮＭＯＳ型トランジスタ２００と、ＮＭＯＳ型トランジスタ２００のゲート２０２に接続されたゲート駆動回路３００と、引き出し電極１０３に接続された固定電圧電源４００とを備えている。ＮＭＯＳ型トランジスタ２００のソース２０４は、接地されている。また、ＮＭＯＳ型トランジスタ２００のドレイン２０１は、カソード電極１００に接続されている。なお、ＮＭＯＳ型トランジスタ２００を、エミッタ１０１の各構成単位毎ではなく、各エミッタ１０１毎に配置するようにしてもよい。
【００４３】
ここで、ＮＭＯＳ型トランジスタ２００が、本発明における「半導体素子」の一具体例に対応する。
【００４４】
エミッタ１０１は、例えば、カーボン等の材料から構成され、引き出し電極１０３との間の電位差によって生じる電界に対応して、トンネル効果により、供給された電流量に応じた電子の放出が行われるようになっている。エミッタ１０１は、例えば、１μＡの電流が流れたときに充分な電子の放出が行われる。ここで、本実施の形態においては、常に引き出し電極１０３から、全てのエミッタ１０１に対して電子放出が可能となるような強電界を与えるようになっている。引き出し電極１０３には、エミッタ１０１に対してこの強電界を与えるために、固定電圧電源４００から、あらかじめ引き出し電圧Ｖｅｘとして、例えば、250Ｖの固定電圧が供給される。
【００４５】
ゲート駆動回路３００は、ＮＭＯＳ型トランジスタ２００のゲート２０２に印加するゲート電圧Ｖｇの制御を行うようになっている。ゲート駆動回路３００は、エミッタ１０１に対して電子の放出を行わせる場合には、ＮＭＯＳ型トランジスタ２００のゲート２０２にゲート電圧Ｖｇとして、例えば、5Ｖの電圧を印加するようになっている。また、ゲート駆動回路３００は、エミッタ１０１に対して電子の放出を行わせない場合には、ＮＭＯＳ型トランジスタ２００のゲート２０２にゲート電圧Ｖｇとして、例えば、０Ｖの電圧を印加するようになっている。
【００４６】
図３は、ＮＭＯＳ型トランジスタ２００のドレイン電流−ドレイン電圧特性（Ｉｄ−Ｖｄ特性）を示す説明図である。なお、同図に示した例では、エミッタ１０１が直接接地されて電位差２５０Ｖが印加されている場合の電流（つまり最大エミッション電流）を、20μＡと仮定している。また、同図において、符号Ｇ０で示した曲線が、ＮＭＯＳ型トランジスタ２００のＩｄ−Ｖｄ特性を示す曲線である。
【００４７】
ＮＭＯＳ型トランジスタ２００は、ゲート２０２に印加するゲート電圧Ｖｇを変化させることにより、エミッタ１０１に対する電流の供給量の制御を行うことが可能となっている。同図の例では、ＮＭＯＳ型トランジスタ２００の動作電圧は、5Ｖである。また、ＮＭＯＳ型トランジスタ２００は、同図の例では、ドレイン電圧Ｖｄが０〜４Ｖの領域がＩｄ−Ｖｄ特性によって規定される非飽和領域であり、４Ｖを超える領域が飽和領域となっている。ＮＭＯＳ型トランジスタ２００の飽和領域におけるドレイン電流Ｉｄは、１０μＡである。
【００４８】
ＮＭＯＳ型トランジスタ２００は、同図（Ａ）に示したように、ゲート２０２にゲート駆動回路３００から例えば、ゲート電圧Ｖｇとして０Ｖの信号が入力されたときに、オフ状態となり、ソース側からドレイン側に流れるドレイン電流Ｉｄがゼロとなる。また、ＮＭＯＳ型トランジスタ２００は、同図（Ｂ）に示したように、ゲート２０２にゲート駆動回路３００から例えば、ゲート電圧Ｖｇとして５Ｖの信号が入力されたときに、オン状態となり、ソース側からドレイン側に一定の値のドレイン電流Ｉｄが流れるようになっている。ここで、本実施の形態においては、エミッタ１０１は、１μＡの電流が流れたときに充分な電子の放出が行われるようになっているが、ＮＭＯＳ型トランジスタ２００において、１μＡのドレイン電流Ｉｄが得られる領域は、非飽和領域内に存在している。すなわち、本実施の形態では、ＮＭＯＳ型トランジスタ２００のＩｄ−Ｖｄ特性によって規定される非飽和領域内で、ドレイン電圧Ｖｄおよびドレイン電流Ｉｄがゲート２０２に印加されるゲート電圧Ｖｇに基づいて制御されるようになっている。なお、図３は、後述の図４に示したタイミングチャートに対応させた図となっており、時間ｔ＝−１秒に、ゲート電圧Ｖｇとして０Ｖの信号を入力し（同図（Ａ））、時間ｔ＝０秒に、ゲート電圧Ｖｇとして５Ｖの信号を入力（同図（Ｂ））した例を示している。
【００４９】
次に、上記のような構成の電界放出型電子放出装置の動作について説明する。
【００５０】
図４は、本実施の形態に係る電界放出型電子放出装置を駆動するための各種の駆動波形を示すタイミングチャートである。なお、同図では、動作の一例として、ゲート駆動回路３００から、ＮＭＯＳ型トランジスタ２００のゲート２０２に対して０．１秒周期で波高５Ｖのパルス状の印加電圧波形を印加する場合についてを示している。この電界放出型電子放出装置では、同図のタイミングチャートに示すように、引き出し電極１０３に、エミッタ１０１に対して電子の放出を可能にし得るような強電界を与えるために、常に250Ｖの固定電圧が引き出し電圧Ｖｅｘとして印加される（図４（Ａ））。このとき、エミッタ１０１側の電位Ｖｃは、引き出し電極１０３側の電位が固定電圧であることに対応して、常に0.1Ｖになる（図４（Ｂ））。
【００５１】
ここで、ゲート駆動回路３００から、ＮＭＯＳ型トランジスタ２００のゲート２０２に対して印加されたゲート電圧Ｖｇの状態が、ローレベル（０Ｖ）のときには、ＮＭＯＳ型トランジスタ２００のゲート２０２がオフ状態となり（図４（Ｃ）のＯＦＦ）、ドレイン電流Ｉｄはゼロとなる（図４（Ｄ）、図３（Ａ））。従って、このときには、ＮＭＯＳ型トランジスタ２００のドレイン２０１に接続されたエミッタ１０１に流れる電流はゼロであり、エミッタ１０１から電子放出はなされない。
【００５２】
一方、ゲート駆動回路３００から、ＮＭＯＳ型トランジスタ２００のゲート２０２に対して印加されたゲート電圧Ｖｇの状態が、ハイレベル（５Ｖ）のときには、ＮＭＯＳ型トランジスタ２００のゲート２０２がオン状態となる（図４（Ｃ）のＯＮ）。このとき、ドレイン電圧Ｖｄは、Ｖｄ＝Ｖｃ＝ 0.1Ｖの値に保たれている状態のままで、この 0.1Ｖのドレイン電圧Ｖｄに対応して、ＮＭＯＳ型トランジスタ２００のＩｄ−Ｖｄ特性に従ったドレイン電流Ｉｄとして1μＡが流れる（図４（Ｄ）および図３（Ｂ））。従って、このときには、ＮＭＯＳ型トランジスタ２００のドレイン２０１に接続されたエミッタ１０１に流れる電流は1μＡであり、エミッタ１０１から電子放出がなされる。ここで、本実施の形態では、同図に示したように、エミッタ１０１側の電位Ｖｃ（＝ドレイン電圧Ｖｄ）が、引き出し電極１０３側の電位が固定電圧であることに対応して、常に0.1Ｖとなっているため、電子放出がなされている間は、電子放出に必要とされる1μＡのドレイン電流Ｉｄが安定的に供給され、エミッタ１０１からの電子放出が安定的になされることになる。
【００５３】
なお、本実施の形態の電界放出型電子放出装置においては、エミッタ１０１に流れる電流が1 μＡであれば、エミッタ１０１から良好に電子の放出を行うことができるが、エミッタ１０１に対して1μＡとは異なる電流を流すことも可能である。例えば、引き出し電極１０３に印加する引き出し電圧Ｖｅｘを上記した250Ｖの固定電圧とは異なる電圧値に調節してエミッタ１０１の電位Ｖｃ、すなわちドレイン電圧Ｖｄを調節することで、そのドレイン電圧Ｖｄに対応したドレイン電流Ｉｄ、すなわちエミッタ１０１に流す所望の電流を得ることができる。
【００５４】
例えば、引き出し電圧Ｖｅｘを２５０Ｖよりも高い電圧にして電圧Ｖｃ＝Ｖｄを、０．１＜Ｖ１＜４ である電圧値Ｖ１とすることで、この電圧値Ｖｄ＝Ｖ１に対応して、図３（Ｂ）に示すようなＩｄ−Ｖｄ特性に従った非飽和領域内のドレイン電流Ｉｄ＝Ｉ１μＡ（１＜Ｉ１＜１０）を得ることができる。なお、エミッタ１０１に流す電流を、逆に、1 μＡよりも低い電流量に制御することが可能であることは言うまでもない。
【００５５】
［比較例］
次に、図１８〜図２０を参照して本実施の形態に係る電界放出型電子放出装置に対する比較例について説明する。
【００５６】
図１８は、比較例としての電界放出型電子放出装置における電子放出部の構造を模式化して示した図である。この図に示した比較例の装置は、本実施の形態に係る電界放出型電子放出装置に対する動作特性の比較を行うために、実験用のサンプルとして用意したものである。この比較例の装置は、その表面に、カップ型のエミッタ１が多数配列形成されたカソード電極３と、このカソード電極３に対して対向配置された引き出し電極２とを備えている。引き出し電極２は、エミッタ１に対して所定の間隙を有して対向配置されている。
【００５７】
この比較例の装置は、更に、カソード電極３に対して電気的に接続されたＮＭＯＳ型トランジスタ５と、ＮＭＯＳ型トランジスタ５のゲートに接続された図示しない信号駆動回路と、引き出し電極２に接続された図示しない走査駆動回路とを備えている。ＮＭＯＳ型トランジスタ５のソースは、接地されている。また、ＮＭＯＳ型トランジスタ５のドレインは、ドレイン電流Ｉｄを計測するための電流計２０を介してカソード電極３に接続されている。カソード電極３には、カソード電極３の電圧、すなわちエミッタ１の電圧Ｖｃを計測するための電圧計４が接続されている。引き出し電極２に接続された図示しない走査駆動回路からは、図１９（Ａ）に示すような矩形波状の引き出し電圧Ｖex（＝ 0〜 250Ｖ）が引き出し電極２側に印加されるようになっている。
【００５８】
この比較例の装置においては、ＮＭＯＳ型トランジスタ５のゲートを、常時オン状態にしている。また、この比較例の装置は、エミッタ１の電位がフローティング状態にあり、引き出し電極２に引き出し電圧Ｖexとして250Ｖの電圧が印加された場合に、エミッタ１と引き出し電極２との間の電位差がエミッタ１から電子放出効果を生じさせる電位差となるように構成されている。また、この比較例の装置は、引き出し電極２に引き出し電圧Ｖexとして 0Ｖの電圧が印加された場合に、エミッタ１と引き出し電極２との間の電位差が電子放出しきい値未満の電位差となるように構成されている。
【００５９】
このように、この比較例の装置においては、引き出し電極２に２５０Ｖという高電圧を印加するか否かを切り替えることにより、エミッタ１から電子放出を行わせるか否かを切り替えるようにしている。これに対し、図１に示した本実施の形態に係る電界放出型電子放出装置においては、引き出し電極１０３に、常時２５０Ｖの高電圧を印加しておき、エミッタ１０１から電子放出を行わせるか否かの選択は、ＮＭＯＳ型トランジスタ２００のゲートのオンオフ状態を切り替えることにより行っている。
【００６０】
次に、このような構成の比較例の装置の動作特性について説明する。
【００６１】
図１９は、この比較例の装置を駆動するための各種の駆動波形を示すタイミングチャートである。この比較例の装置を、引き出し電極２に図１９（Ａ）に示したような、０．１秒周期のパルス状の引き出し電圧Ｖexで駆動したところ、エミッタ１の電位Ｖｃ（＝ドレイン電圧Ｖｄ）は、図１９（Ｂ）に示すように大きく変動するという結果となった。しかもこのとき、エミッタ１に流れるエミッタ電流（＝ドレイン電流Ｉｄ）は、エミッタ１の電位Ｖｃの変化につれて急激且つ大幅に低下した。すなわち、この比較例の装置では、図１９（Ｃ）に示すように、エミッタ電流が、最初は十分な電子放出が可能な 1μＡ程度の電流量だったものの、電位Ｖｃの変化に対応して、時間ｔ＝20ｍｓの経過後には電子放出が実質的に不十分な電流量である 0.1μＡにまでも低下するという結果となった。
【００６２】
次に、このようなエミッタ電流の低下について、図２０に示したＭＯＳトランジスタ５のドレイン電流−ドレイン電圧特性（Ｉｄ−Ｖｄ特性）を参照して考察する。なお、同図に示した例では、エミッタ１が直接接地されて電位差２５０Ｖが印加されている場合の電流（つまり最大エミッション電流）を、20μＡと仮定している。また、ＮＭＯＳ型トランジスタ５は、同図の例では、ドレイン電圧Ｖｄが０〜１Ｖの領域がＩｄ−Ｖｄ特性によって規定される非飽和領域であり、１Ｖを超える領域が飽和領域となっている。ＮＭＯＳ型トランジスタ５の飽和領域におけるドレイン電流Ｉｄは、１μＡである。
【００６３】
この比較例の装置では、同図（Ａ）に示したように、最初（ｔ＝ 0）の時点ではドレイン電圧Ｖｄが1Ｖであるから、これに対応して飽和領域にある１μＡの十分なドレイン電流Ｉｄがエミッタ１に流れる。一方、時間ｔ＝20ｍｓが経過した時点では、ドレイン電圧Ｖｄが0.1Ｖにまで電圧が低下するので、エミッタ１には、この0.1Ｖのドレイン電圧Ｖｄに対応して、同図（Ｂ）に示したように、ＭＯＳトランジスタ５のＩｄ−Ｖｄ特性に従った非飽和領域にある0.1μＡ程度のドレイン電流Ｉｄしか電流が流れないことになる。
【００６４】
このように、この比較例の装置では、エミッタ１に流れる電流が急激に低下してしまい、電界放出型電子放出装置としての正確な（確実な）動作が可能な電流量（ここでは本実施の形態におけるエミッタ１０１と同様に１μＡ）を得ることができないことが確認された。
【００６５】
以上説明したように、本実施の形態によれば、引き出し電極１０３に印加する引き出し電圧Ｖｅｘを時間的に変化しない固定電圧にすると共に、エミッタ１０１から電子放出を行わせるか否かの選択を、ＮＭＯＳ型トランジスタ２００のゲート２０２のオンオフ状態を切り替えることにより、エミッタ１０１に対する電流の供給量の制御を行って切り替えるようにしたので、図１８に示した比較例のように、エミッタ１から電子放出を行わせるか否かの選択を、引き出し電極２に高電圧を印加するか否かを切り替えることにより行う場合に比べて、電子放出を行わせるための駆動電圧の低減を図ることができる。また、エミッタ１０１から電子放出を行わせるか否かの選択を、ＮＭＯＳ型トランジスタ２００のゲート２０２のオンオフ状態を切り替えることにより行うので、図１８に示した比較例のように、電子の放出動作に応じてエミッタ１０１の電位Ｖｃが大きく変動することがなく、ほぼ一定の状態に保つことが可能となり、ＮＭＯＳ型トランジスタ２００の整流作用を利用してエミッタ１０１に対して、電子の放出に必要とされる電流を安定して供給することができる。このように、本実施の形態によれば、エミッタ１０１に供給する電流量を安定に保つことができるので、エミッタ１０１の電子放出量を時間的に安定化させることができる。従って、本実施の形態に係る電界放出型電子放出装置を、例えば、ＦＥＤに適用した場合には、画像表示に必要とされる発光輝度を十分且つ安定的に得ることができる。
【００６６】
また、本実施の形態によれば、ＮＭＯＳ型トランジスタ２００として、エミッタ１０１から電子を放出させるために必要とされる充分な電流値（例えば、１μＡ）が、ドレイン電流−ドレイン電圧特性によって規定される非飽和領域内にあるような特性のものを用いるようにしたので、図１７で示したような非飽和領域における立ち上がり特性が極めて急峻で、低電圧で飽和するようなＩｄ−Ｖｄ特性を持つような実際上は実現不可能な特性の半導体素子を用いることなく、既存の一般的な電気的特性を持つ半導体素子を好適に用いてエミッタ１０１に供給する電流量を安定に保つことができる。
【００６７】
更に、本実施の形態によれば、ＮＭＯＳ型トランジスタ２００をその非飽和領域で用いているので、従来の技術では電流量を不安定化させる要因となっていた非飽和領域のＩｄ−Ｖｄ特性を積極的に利用して、エミッタ１０１に供給するドレイン電流Ｉｄの電流量を所望の電流量に調節することが可能となる。例えば、引き出し電極１０３に印加する引き出し電圧Ｖｅｘを、上記した250Ｖの固定電圧とは異なる電圧値に調節してエミッタ１０１の電位Ｖｃ（＝ドレイン電圧Ｖｄ）を調節することで、ドレイン電圧Ｖｄに対応したドレイン電流Ｉｄ、すなわちエミッタ１０１に流す電流を変化させることができる。
【００６８】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。なお、以下の説明では、上記第１の実施の形態における構成要素と同一の部分には同一の符号を付し、適宜説明を省略する。
【００６９】
上記第１の実施の形態では、図３を参照して説明したように、引き出し電極１０３に２５０Ｖの引き出し電圧Ｖｅｘが印加されていると共に、エミッタ１０１が直接接地されている状態の電流（最大エミッション電流）を20μＡとし、飽和領域におけるドレイン電流Ｉｄが、この最大エミッション電流（＝20μＡ）よりも低い１０μＡであるような特性のＮＭＯＳ型トランジスタ２００を使用するようにしたが、本実施の形態では、このような特性のＮＭＯＳ型トランジスタ２００の代わりに、飽和領域におけるドレイン電流Ｉｄが、最大エミッション電流よりも大きな値の特性のトランジスタを使用している。
【００７０】
図５は、本実施の形態に係る電界放出型電子放出装置におけるＮＭＯＳ型トランジスタのＩｄ−Ｖｄ特性を示す特性図である。なお、同図において、符号Ｇ０′で示した曲線が、本実施の形態におけるＮＭＯＳ型トランジスタのＩｄ−Ｖｄ特性を示す曲線である。同図に示した本実施の形態におけるＮＭＯＳ型トランジスタは、飽和領域におけるドレイン電流Ｉｄが、最大エミッション電流（図の例では２０μＡ）よりも高い１００μＡとなっている。なお、本実施の形態においては、飽和領域におけるドレイン電流Ｉｄの値は、エミッタ１０１の最大エミッション電流を超える値であればよく、１００μＡの値に限定されるものではない。このＮＭＯＳ型トランジスタは、図３の特性のＮＭＯＳ型トランジスタ２００と同様に、ゲートに印加するゲート電圧Ｖｇを変化させることにより、エミッタ１０１に対する電流の供給量の制御を行うことが可能となっている。同図の例では、ＮＭＯＳ型トランジスタの動作電圧は、5Ｖである。また、このＮＭＯＳ型トランジスタは、同図の例では、ドレイン電圧Ｖｄが０〜４Ｖの領域がＩｄ−Ｖｄ特性によって規定される非飽和領域であり、４Ｖを超える領域が飽和領域となっている。
【００７１】
図５に示した特性のＮＭＯＳ型トランジスタは、図３に示した特性のＮＭＯＳ型トランジスタ２００と同様に、ゲートにゲート駆動回路３００から例えば、ゲート電圧Ｖｇとして０Ｖの信号が入力されたときに、オフ状態となり、ソース側からドレイン側に流れるドレイン電流Ｉｄがゼロとなる（同図（Ａ））。また、このＮＭＯＳ型トランジスタは、同図（Ｂ）に示したように、ゲートにゲート駆動回路３００から例えば、ゲート電圧Ｖｇとして５Ｖの信号が入力されたときに、オン状態となり、ソース側からドレイン側に一定の値のドレイン電流Ｉｄが流れるようになっている。なお、図５は、図４に示したタイミングチャートに対応させた図となっており、時間ｔ＝−１秒に、ゲート電圧Ｖｇとして０Ｖの信号を入力し（同図（Ａ））、時間ｔ＝０秒に、ゲート電圧Ｖｇとして５Ｖの信号を入力（同図（Ｂ））した例を示している。
【００７２】
このような特性のＮＭＯＳ型トランジスタを使用することにより、エミッタ１０１の最大エミッション電流が、飽和領域におけるドレイン電流Ｉｄよりも小さい値となるので、ドレイン電圧Ｖｄがどのように変化しても、エミッタ１０１に流れるドレイン電流Ｉｄは、常に非飽和領域にあることになる。つまり、本実施の形態においては、ドレイン電圧Ｖｄを変化させても、ＮＭＯＳ型トランジスタによるドレイン電流Ｉｄの制御は、常に非飽和領域で行われることになる。
【００７３】
なお、本実施の形態におけるその他の構成、作用および効果は、上記第１の実施の形態と同様である。
【００７４】
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。なお、以下の説明では、上記第１および第２の実施の形態における構成要素と同一の部分には同一の符号を付し、適宜説明を省略する。
【００７５】
上記第１の実施の形態および第２の実施の形態では、図３および図５に示したように、最大動作電圧が５Ｖの特性のＮＭＯＳ型トランジスタを、その最大動作電圧と同じ電圧で駆動するようにしたが、本実施の形態では、図３および図５に示したＮＭＯＳ型トランジスタよりも高い最大動作電圧を持つＮＭＯＳ型トランジスタを、その最大動作電圧よりも低い電圧で駆動するようにしたものである。
【００７６】
図６は、本実施の形態に係る電界放出型電子放出装置におけるＮＭＯＳ型トランジスタのＩｄ−Ｖｄ特性を示す特性図である。なお、同図に示した例では、エミッタ１０１が直接接地されて電位差２５０Ｖが印加されている場合の電流（最大エミッション電流）を、20μＡと仮定している。同図に示した本実施の形態におけるＮＭＯＳ型トランジスタは、最大動作電圧が５０Ｖとなっている。このＮＭＯＳ型トランジスタを最大動作電圧である５０Ｖのゲート電圧Ｖｇで動作させたときの飽和領域におけるドレイン電流Ｉｄの値は、１ｍＡとなっている。このようなＮＭＯＳ型トランジスタを、最大動作電圧よりも低い動作電圧で駆動することによっても、図３および図５で示した特性のＮＭＯＳ型トランジスタと同様に、例えば、ドレイン電圧Ｖｄが 0.1Ｖであるときに、エミッタ１０１に対して電子放出を行わせるのに充分な1μＡのドレイン電流Ｉｄを供給することができる。なお、図６の例では、ゲート電圧Ｖｇを５Ｖとしたときに、0.1Ｖのドレイン電圧Ｖｄに対応して、1μＡのドレイン電流Ｉｄが流れるような特性となっている。
【００７７】
また、本実施の形態におけるＮＭＯＳ型トランジスタでは、ゲート電圧Ｖｇを０＜Ｖｇ≦50Ｖの範囲内で変化させることで、ゲート電圧Ｖｇの変化に対応して、Ｉｄ−Ｖｄ特性曲線に基づいた種々の電流値のドレイン電流Ｉｄを得ることも可能となる。例えば、50Ｖのゲート電圧Ｖｇを印加した場合に、ドレイン電圧Ｖｄが 0.1Ｖで、Ｉ２μＡのドレイン電流Ｉｄが得られるとすれば、ゲート電圧Ｖｇを０＜Ｖｇ≦50Ｖの範囲内で変化させることで、それに対応して、１＜Ｉｄ≦Ｉ２の範囲のドレイン電流Ｉｄを得ることができる。このように、ゲート電圧Ｖｇを変化させることで、種々のドレイン電流Ｉｄを得ることができ、この電流に対応して、エミッタ１０１から放出される電子の放出量を制御することが可能となる。
【００７８】
このように本実施の形態によれば、高い動作電圧を持つＮＭＯＳ型トランジスタを、最大動作電圧またはそれよりも低い電圧で駆動するようにしたので、ゲート電圧Ｖｇを変化させ、それに対応してドレイン電流Ｉｄを変化させて、エミッタ１０１からの電子放出量を変化させることができる。その結果、例えば、本実施の形態に係る電界放出型電子放出装置を、ＦＥＤに用いる場合などには、その電子放出量の変化に対応して発光量つまり画素の発光輝度を変化（制御）させることも可能となる。従って、このような作用を好適に利用して階調の制御を行うことも可能となる。
【００７９】
なお、本実施の形態におけるその他の構成、作用および効果は、上記第１および第２の実施の形態と同様である。
【００８０】
［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。なお、以下の説明では、上記第１の実施の形態における構成要素と同一の部分には同一の符号を付し、適宜説明を省略する。
【００８１】
図７は、本発明の第４の実施の形態に係る電界放出型電子放出装置としてのＦＥＤの主要部の構成を示す構成図である。また、図８は、本実施の形態に係るＦＥＤの主要部の構成を示す断面図である。本実施の形態に係るＦＥＤは、上記各実施の形態で説明したような電界放出型電子放出装置を表示装置として利用したものである。このＦＥＤは、マトリックス（行列）アレイ状に配列された複数の画素の集まりによって、１枚の画面が構成されるようになっている。また、このＦＥＤは、複数の画素に対応して、複数のエミッタ１０１の集まりがマトリックス状に配列されている。図７においては、符号７００で示した部分にある複数のエミッタ１０１が、１画素分のエミッタ１０１に相当する。なお、図示しないが、このＦＥＤの各構成要素は、例えば、ガラス等からなる偏平状の管内に収納され、内部が真空に保たれるようになっている。
【００８２】
このＦＥＤは、表面にエミッタ１０１が多数配列されたカソード電極１００と、このカソード電極１００に対して対向配置された引き出し電極１０３（図８）と、１画素毎にカソード電極１００に対して電気的に接続された複数のＮＭＯＳ型トランジスタ２００とを備えている。エミッタ１０１、カソード電極１００、引き出し電極１０３およびＮＭＯＳ型トランジスタ２００の構成は、図１に示したものと同様である。なお、各ＮＭＯＳ型トランジスタ２００のソース２０４は、各列毎に同一の信号配線７０１によってまとめられて接続されている。また、ＮＭＯＳ型トランジスタ２００のゲート２０２は、各行毎に同一の走査配線７０９によってまとめられて接続されている。
【００８３】
このＦＥＤは、更に、図８に示したように、カソード電極１００に対して対向配置されたアノード電極１０４を備えている。アノード電極１０４の上面または下面（図８の例では上面）には、蛍光体が塗布されることにより蛍光体層８００が形成されている。蛍光体層８００は、モノクロ画像表示用であれば、全体が白色発光蛍光体によって形成される。また、蛍光体層８００は、カラー画像表示用であれば、Ｒ，ＧおよびＢ色発光用の蛍光体ストライプが各画素毎に配置される。アノード電極１０４には、引き出し電極１０３と共に、エミッタ１０１に対して電界放出を行わせるような強電界を発生させるための固定電圧が常時印加されるようになっている。
【００８４】
ここで、蛍光体層８００が、本発明における「発光手段」の一具体例に対応する。また、本実施の形態においては、アノード電極１０４および引き出し電極１０３が、本発明における「固定電圧印加電極」の一具体例に対応する。
【００８５】
このＦＥＤは、更に、信号配線７０１によってドレイン７０３が各列毎のＮＭＯＳ型トランジスタ２００のソース２０４に接続された複数のＮＭＯＳ型トランジスタ７０２と、正極側（正電位側）が接地されると共に、負極側（負電位側）出力端がＮＭＯＳ型トランジスタ７０２のソース７０４に接続された定電圧電源７０５と、ＮＭＯＳ型トランジスタ７０２のゲート７０６に接続された信号駆動回路７０７と、走査配線７０９によって各行毎の各ＮＭＯＳ型トランジスタ２００のゲート２０２が接続された走査駆動回路７０８とを備えている。なお、ＮＭＯＳ型トランジスタ７０２は、各列毎に配置されている。
【００８６】
ここで、ＮＭＯＳ型トランジスタ７０２および信号駆動回路７０７が、本発明における「電流制御手段」の一具体例に対応する。また、ＮＭＯＳ型トランジスタ７０２が、本発明における「電流制御用の半導体素子」の一具体例に対応する。
【００８７】
ＮＭＯＳ型トランジスタ７０２は、複数のＮＭＯＳ型トランジスタ２００の電気的特性の違いを吸収して、ＮＭＯＳ型トランジスタ２００のドレイン２０１に流れる電流の値を所定の値に制御するために電流制御用として設けられたものである。なお、このＮＭＯＳ型トランジスタ７０２によるＮＭＯＳ型トランジスタ２００に対する電流制御作用については、後に図面を参照して詳述する。
【００８８】
信号駆動回路７０７は、ＮＭＯＳ型トランジスタ７０２のゲート７０６に対して必要に応じて信号電圧を印加し、ＮＭＯＳ型トランジスタ７０２のソース７０４とドレイン７０３との間の導通を制御するようになっている。走査駆動回路７０８は、１走査選択期間を１周期として、その１周期毎に１つの走査パルスをゲート電圧Ｖｇとして各行毎にＮＭＯＳ型トランジスタ２００に印加するようになっている。本実施の形態においては、走査駆動回路７０８からＮＭＯＳ型トランジスタ２００のゲート２０２をオン状態にする信号が印加されると共に、信号駆動回路７０７からＮＭＯＳ型トランジスタ７０２のゲート７０６をオン状態にする信号が印加されたときに、エミッタ１０１にＮＭＯＳ型トランジスタ２００およびＮＭＯＳ型トランジスタ７０２の特性に応じた電流が供給され、この電流に対応した電子放出がなされるようになっている。
【００８９】
次に、上記のような構成のＦＥＤの動作について説明する。
【００９０】
このＦＥＤでは、アノード電極１０４および引き出し電極１０３に常時固定電圧がされることにより、エミッタ１０１の表面に、あらかじめ電子の放出を可能にし得る強電界が固定的に与えられる。アノード電極１０４および引き出電極１０３に印加される固定電圧は、より詳しくは、ＮＭＯＳ型トランジスタ２００およびＮＭＯＳ型トランジスタ７０２が双方ともオン状態になったときに、エミッタ１０１における電位がエミッタ１０１から電子を放出可能となるような電圧である。
【００９１】
信号駆動回路７０７は、ＮＭＯＳ型トランジスタ７０２のゲート７０６に対して信号電圧を印加し、ＮＭＯＳ型トランジスタ７０２のソース７０４とドレイン７０３との間の導通を制御する。一方、走査駆動回路７０８は、１走査選択期間を１周期（例えば、０．１秒）として、その１周期毎に１つの走査パルスをゲート電圧Ｖｇとして各行毎にＮＭＯＳ型トランジスタ２００のゲート２０２に印加する。走査駆動回路７０８から、ＮＭＯＳ型トランジスタ２００のゲート２０２にハイレベルの電圧（例えば、５Ｖ）が印加されている間は、ＮＭＯＳ型トランジスタ２００がオン状態になり、ＮＭＯＳ型トランジスタ２００のソース２０４とドレイン２０１との間が導通状態となる。
【００９２】
ＮＭＯＳ型トランジスタ２００およびＮＭＯＳ型トランジスタ７０２がオン状態になると、ＮＭＯＳ型トランジスタ７０２のソースに接続された定電圧電源７０５から印加される電圧に対応した電流が、ＮＭＯＳ型トランジスタ７０２およびＮＭＯＳ型トランジスタ２００を介してエミッタ１０１に流れる。このとき、エミッタ１０１にはアノード電極１０４および引き出し電極１０３から、あらかじめ電子放出を可能にし得る強電界が与えられているため、エミッタ１０１に流れる電流に対応して、エミッタ１０１の表面で電界放出が起こり、電子がアノード電極１０４に向けて放出される。エミッタ１０１から放出された電子は、アノード電極１０４に塗布された蛍光体層８００（図８）の蛍光体に衝突し、蛍光体を発光させる。この蛍光体の発光により、所望とする画像表示がなされる。
【００９３】
ここで、本実施の形態に係るＦＥＤでは、上記第１〜第３の実施の形態に係る電界放出型電子放出装置を利用した構成となっているので、エミッタ１０１に供給する電流量が安定化されると共に、エミッタ１０１の電子放出量が時間的に安定化される。従って、本実施の形態に係るＦＥＤでは、画像表示に必要とされる発光輝度が十分且つ安定的に得られる。
【００９４】
次に、電流制御用のＮＭＯＳ型トランジスタ７０２による電流制御作用についてより詳しく説明する。
【００９５】
図９は、ＮＭＯＳ型トランジスタ７０２による電流制御の作用について説明するための図である。なお、同図（Ａ），（Ｂ）は、ＮＭＯＳ型トランジスタ２００のＩｄ−Ｖｄ特性を示しており、特に、図９（Ｂ）は、ＮＭＯＳ型トランジスタ２００の理想とされるＩｄ−Ｖｄ特性を示している。
【００９６】
例えば、複数のＮＭＯＳ型トランジスタ２００の各々で、Ｉｄ−Ｖｄ特性にばらつきがある場合には、同一条件で各ＮＭＯＳ型トランジスタ２００を駆動したとしても、ドレイン電流Ｉｄにばらつきが生じ、各エミッタ１０１に供給される電流にばらつきが生ずる。各エミッタ１０１に供給される電流のばらつきは、結果的に輝度のばらつきとなって現れることになり好ましくない。図９（Ａ）に示した曲線Ｇ1，Ｇ2は、それぞれＩｄ−Ｖｄ特性にばらつきのある２つのＮＭＯ
Ｓ型トランジスタ２００の特性例を示している。同図の例では、ドレイン電圧Ｖｄが０．１Ｖのときのドレイン電流Ｉｄが、曲線Ｇ1 と曲線Ｇ2 において、それぞれ 1μｍと 2μｍと、２倍の比率で異なっている。
【００９７】
本実施の形態では、このようなＮＭＯＳ型トランジスタ２００の電気的特性のばらつきに起因したドレイン電流Ｉｄのばらつきを、ＮＭＯＳ型トランジスタ７０２を用いることによって吸収し、各画素毎の電子放出量にばらつきが生じないようにしている。
【００９８】
図９（Ｃ）は、ＮＭＯＳ型トランジスタ７０２のＩｄ−Ｖｄ特性の一例を示している。ＮＭＯＳ型トランジスタ７０２は、同図に示したように、例えば、ゲート電圧Ｖｇが５Ｖで、ドレイン電圧Ｉｄが０Ｖのときに、ドレイン電流Ｉｄが１μＡとなって飽和するような特性を有している。このように、ＮＭＯＳ型トランジスタ７０２としては、例えば、制御対象となるＮＭＯＳ型トランジスタ２００に必要とされる電流値（例えば、１μＡ）が、その飽和領域にあるような特性のものを使用する。そして、ＮＭＯＳ型トランジスタ７０２をＩｄ−Ｖｄ特性によって規定される飽和領域内で動作させる（つまりそのＩｄ−Ｖｄ特性の飽和領域内でソース／ドレイン間の導通を制御させる）ようにする。このようにすることで、仮にＮＭＯＳ型トランジスタ２００の電気的特性に図９（Ａ）のようなばらつきがあったとしても、ＮＭＯＳ型トランジスタ２００のソース２０４に流される電流量は、常にＮＭＯＳ型トランジスタ７０２の飽和領域内で一定電流に制御されているので、ＮＭＯＳ型トランジスタ２００のドレイン電流Ｉｄは常に一定電流となる。
【００９９】
ここで、図９（Ｃ）に示したようなＩｄ−Ｖｄ特性を得るためには、例えば、あらかじめＮＭＯＳ型トランジスタ７０２の基板に正のバイアス電圧を印加しておくことなどの手法を用いることができる。なお、ＮＭＯＳ型トランジスタ７０２の基板に、このようなバイアス電圧、すなわち、正のドレイン電圧Ｖｄを基準として、逆バイアスと見做せるような電圧が印加されたとしても、ＮＭＯＳ型トランジスタ７０２はエミッタ１０１に直接には接続されておらず、もう一方のＮＭＯＳ型トランジスタ２００がエミッタ１０１に直接接続されているので、エミッタ１０１に対して逆電圧が印加されるといった不都合が生じることはない。
【０１００】
なお、例えば、ＮＭＯＳ型トランジスタ７０２に印加するゲート電圧Ｖｇを信号駆動回路７０７において、外部から入力される表示データや画像表示における階調表示に対応させて変化させることで、ＮＭＯＳ型トランジスタ２００のソース２０４側に流れる電流を制御し、間接的にエミッタ１０１における電子放出量を変化させることも可能である。
【０１０１】
以上説明したように、本実施の形態によれば、上記第１〜第３の実施の形態で説明したような効果を有する電界放出型電子放出装置を利用しているので、エミッタ１０１に対して電子の放出に必要とされる電流を安定して供給することができ、エミッタ１０１の電子放出量を時間的に安定化させることができる。従って、本実施の形態に係るＦＥＤによれば、画像表示に必要とされる発光輝度を十分且つ安定的に得ることができる。
【０１０２】
また、本実施の形態によれば、エミッタ１０１側に接続されたＮＭＯＳ型トランジスタ２００に供給される電流を電流制御用のＮＭＯＳ型トランジスタ７０２によって、制御するようにしたので、仮に、ＮＭＯＳ型トランジスタ２００の電気的特性にばらつきがあったとしても、エミッタ１０１に対して印加する電圧および流す電流量を均一にすることができる。
【０１０３】
更に、本実施の形態によれば、例えば、ＮＭＯＳ型トランジスタ７０２に印加するゲート電圧Ｖｇを階調表示に対応させて変化させることで、間接的にエミッタ１０１における電子放出量を変化させることも可能であるから、階調表示を行うＦＥＤにおいても、階調再現性が高い良好な階調表示を行うことが可能となる。
【０１０４】
なお、本実施の形態におけるその他の構成、作用および効果は、上記第１〜第３の実施の形態と同様である。
【０１０５】
なお、本発明は、上記各実施の形態に限定されず種々の変形実施が可能である。例えば、上記第４の実施の形態では、本発明の電界放出型電子放出装置をＦＥＤに適用した例について説明したが、本発明の電界放出型電子放出装置を他の装置に適用することも可能である。例えば、上述のＦＥＤにおける蛍光体の代りに、エミッタ１０１から放出される電子を保持する保持手段を配設して、この保持手段に電子を保持させることで情報を記録するような情報記録装置に対しても、本発明の電界放出型電子放出装置を適用することが可能である。
【０１０６】
また、上記各実施の形態では、半導体素子として、ＮＭＯＳ型トランジスタ２００を用いる例について説明したが、例えば、ＰＭＯＳ型のトランジスタ等、他の半導体素子を使用するようにしてもよい。
【０１０７】
【発明の効果】
以上説明したように、請求項１ないし６のいずれか１項に記載の電界放出型電子放出装置によれば、固定電圧印加電極によって、複数の電子放出素子に対して固定電圧を印加し、ゲートに印加する電圧を変化させることにより、電子放出素子に対する電流の供給量の制御を行うことが可能であると共に、電子放出素子から電子を放出させるために必要とされる充分な電流値が、ドレイン電流−ドレイン電圧特性によって規定される非飽和領域内にあるような半導体素子によって、複数の電子放出素子に対して、必要に応じて電子を放出させるための電流を供給するようにしたので、電子放出素子に対して、電子の放出に必要とされる電流を安定して供給することができ、必要とされるだけの電子の放出量を安定的に得ることができるという効果を奏する。
【０１０８】
また、請求項７ないし１６のいずれか１項に記載の電界放出型表示装置によれば、固定電圧印加電極によって、複数の電子放出素子に対して固定電圧を印加し、ゲートに印加する電圧を変化させることにより、電子放出素子に対する電流の供給量の制御を行うことが可能であると共に、複数の電子放出素子から電子を放出させるために必要とされる充分な電流値が、ドレイン電流−ドレイン電圧特性によって規定される非飽和領域内にあるような半導体素子によって、複数の電子放出素子に対して、必要に応じて電子を放出させるための電流を供給し、電流が供給された電子放出素子から発光手段に向けて電子を放出するようにしたので、電子放出素子に対して、電子の放出に必要とされる電流を安定して供給することができ、電子放出素子から安定して電子を放出することができる。これにより、画像表示に必要とされる発光輝度を十分且つ安定的に得ることができるという効果を奏する。
【０１０９】
特に、請求項５記載の電界放出型電子放出装置または請求項１２記載の電界放出型表示装置によれば、半導体素子のソースに供給する電流の制御を行う電流制御手段を備えるようにしたので、例えば、半導体素子の電気的特性が必要とされる特性とは異なっていたとしても、その特性の違いを吸収して、電子放出素子に対して印加する電圧および流す電流量を所望の値にすることができるという効果を奏する。
【０１１０】
また、請求項９記載の電界放出型表示装置によれば、請求項８記載の電界放出型表示装置において、半導体素子のゲートに印加する電圧値を画像表示における階調表示に対応させて変化させるようにしたので、半導体素子のゲート電圧を変化させることで、階調の制御を行うことが可能となるという効果を奏する。
【０１１１】
更に、請求項１３記載の電界放出型表示装置によれば、請求項１２記載の電界放出型表示装置において、電流制御手段が、画像表示における階調表示に対応させて、半導体素子のソースに供給する電流の制御を行うようにしたので、半導体素子のソース側に流れる電流を制御し、間接的に電子放出素子における電子放出量を変化させることが可能となり、階調再現性が高い良好な階調表示を行うことが可能となるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電界放出型電子放出装置の主要部の構成を模式的に示す構成図である。
【図２】本発明の第１の実施の形態に係る電界放出型電子放出装置の主要部の構成を模式的に示す他の構成図である。
【図３】図１に示した電界放出型電子放出装置におけるＮＭＯＳ型トランジスタのＩｄ−Ｖｄ特性を示す特性図である。
【図４】図１に示した電界放出型電子放出装置を駆動するための駆動波形を示す説明図である。
【図５】本発明の第２の実施の形態に係る電界放出型電子放出装置におけるＮＭＯＳ型トランジスタのＩｄ−Ｖｄ特性を示す特性図である。
【図６】本発明の第３の実施の形態に係る電界放出型電子放出装置におけるＮＭＯＳ型トランジスタのＩｄ−Ｖｄ特性を示す特性図である。
【図７】本発明の第４の実施の形態に係る電界放出型電子放出装置の主要部の構成を示す構成図である。
【図８】図７に示した電界放出型電子放出装置の主要部の断面構造を示す断面図である。
【図９】図７に示した電界放出型電子放出装置における電流制御用のＮＭＯＳ型トランジスタの作用を示す説明図である。
【図１０】従来のＦＥＤの一構成例を示す平面図である。
【図１１】従来のＦＥＤの一構成例を示す断面図である。
【図１２】従来のＦＥＤにおける電子放出部の構造を模式化して示した構成図である。
【図１３】図１２に示したＦＥＤを駆動するために用いる駆動波形を示す説明図である。
【図１４】ＭＯＳトランジスタの整流作用を用いたＦＥＤの構成の主要部を示す構成図である。
【図１５】図１４に示したＦＥＤを駆動するために用いる駆動波形を示す説明図である。
【図１６】図１４に示したＦＥＤにおけるＭＯＳトランジスタの電気的特性すなわちＩｄ−Ｖｄ特性を示す特性図である。
【図１７】立ち上がり特性が極めて急峻な、実際には実現不可能なＭＯＳトランジスタのＩｄ−Ｖｄ特性を示す特性図である。
【図１８】本発明の第１の実施の形態に係る電界放出型電子放出装置に対する比較例としての電界放出型電子放出装置の構造を模式化して示した構成図である。
【図１９】図１８に示した比較例の電界放出型電子放出装置を駆動するために用いた駆動電圧波形を示す説明図である。
【図２０】図１８に示した比較例の電界放出型電子放出装置に用いたＮＭＯＳ型トランジスタのＩｄ−Ｖｄ特性を示す特性図である。
【符号の説明】
１０１…エミッタ、１０３…引き出し電極、１０４…アノード電極、２００…ＮＭＯＳ型トランジスタ，２０１…ドレイン、２０２…ゲート、２０４…ソース、３００…ゲート駆動回路、７０１…信号配線、７０７…信号駆動回路、７０８…走査駆動回路、７０９…走査配線。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a field emission type electron emission device that emits electrons by field emission, and a field emission type display device that performs image display using electrons emitted by field emission.
[0002]
[Prior art]
When a high voltage is applied to the tip of a needle-like conductor or semiconductor, electrons are transmitted through the potential barrier by the tunnel effect and emitted from the tip even at room temperature. Such a phenomenon is called field emission or cold-cathode emission, and an element (member) that emits electrons by this phenomenon is called an emitter or a cold cathode.
[0003]
An element (member) that emits electrons due to such a phenomenon (hereinafter referred to as an “emitter” or an “electron-emitting element”) can effectively emit electrons even at room temperature because of its structure. Since there is no need for heating and the electron emission effect with respect to the applied voltage is high, the electron emission can be performed in response to a minute electric field at a relatively low voltage. Further, such an electron-emitting device also has a characteristic that process consistency with a semiconductor process is good, and a large number of devices can be formed in an array on a plane.
[0004]
In addition, the characteristics of the above-described electron-emitting devices are considered to be particularly suitable for flat panel display devices. A device using an electron-emitting device as a flat panel display device is called a field emission display (hereinafter simply referred to as “FED (Field Emission Display)”). The general configuration of the FED is such that an anode electrode coated with a phosphor that emits light upon collision of electrons is disposed opposite to a plurality of electron-emitting devices. In the FED having such a configuration, a current is selectively supplied to a plurality of electron-emitting devices according to an image to be displayed, and electrons are emitted from the electron-emitting devices to which the current is supplied. The electrons emitted from the electron-emitting device collide with the phosphor to emit light, and a desired image is displayed by the light emission.
[0005]
According to this FED, electrons emitted from the electron-emitting device collide with the phosphor, and the phosphor is excited to emit light. Therefore, unlike a non-light-emitting display device such as a liquid crystal display device, the FED It has the advantage of being able to display images by light emission, and is highly expected as a next-generation display device.
[0006]
10 and 11 are a plan view and a cross-sectional view, respectively, showing a configuration example of a conventional FED. In these figures, as the type of the structure of the emitter, a structure called a Spindt (person name) type having a conical shape is shown as an example. However, as the type of emitter structure, in addition to the Spindt type, the outer shape is formed in a cup-shaped structure, and the electric field is concentrated on the peripheral edge (ridgeline) portion, so that electrons are emitted from the peripheral portion. An emitter called a so-called cup-type structure has also been proposed. This cup-type emitter is also a field emission type device, similar to the Spindt type, in that it emits electrons by field emission. In these figures, however, for simplicity of explanation, the Spindt type is representative of the emitter structure. I will pick up and explain.
[0007]
The FED includes a plurality of emitters 1 arranged in a matrix and an anode electrode 2 arranged to face the plurality of emitters 1. A phosphor layer 4 is formed on the upper or lower surface (upper surface in the example of FIG. 11) of the anode electrode 2 by applying a phosphor. The FED further includes a cathode electrode 3 and a gate electrode (extraction electrode) 5 that are arranged orthogonal to each other. The cathode electrode 3 and the extraction electrode 5 each have a plurality of electrodes arranged at equal intervals, and are arranged orthogonally so as to face each other via the insulating layer 6 (FIG. 11). The emitters 1 are arranged in a matrix in the horizontal direction (X direction in FIG. 10) and the vertical direction (Y direction in FIG. 10) corresponding to the position where the extraction electrode 5 and the cathode electrode 3 cross each other, and the bottom surface. Is electrically connected to the cathode electrode 3. The extraction electrode 5 is provided with a hole 7 corresponding to each emitter 1. The center position of the hole 7 has a positional relationship corresponding to the top vertex of each emitter 1. A scanning driver (scanning drive circuit) 8 is connected to the extraction electrode 5. A data driver (signal drive circuit) 9 is connected to the cathode electrode 3.
[0008]
Although not shown in the drawings, each component of the conventional general FED as described above is formed in a structure that is housed in, for example, a flat tube made of glass or the like and kept in a vacuum. ing.
[0009]
For example, the emitter 1 selectively emits an electric field of about 0.01 V / Å to 0.1 V / Å so that electrons are emitted from the tip by the tunnel effect. Normally, in the FED, a set of a predetermined number (for example, 1000) of emitters 1 corresponds to one pixel. If the phosphor layer 4 is for monochrome image display, the entire phosphor layer 4 is formed of a white light-emitting phosphor. If the phosphor layer 4 is for color image display, phosphor stripes for emitting red (Red = R), green (Green = G) and blue (Blue = B) colors are arranged for each pixel. The
[0010]
For example, a DC voltage of 3 kV is fixedly applied to the anode electrode 2. Further, a DC voltage of 100 V, for example, is applied to the extraction electrode 5 from the scan driver 8. This DC voltage is cyclically applied sequentially from, for example, the upper extraction electrode 5 to the lower extraction electrode 5 (Y direction in FIG. 10). On the other hand, a voltage (for example, a voltage of about 0 V to 10 V) corresponding to an image signal is selectively applied from the data driver 9 to the cathode electrode 3.
[0011]
In the FED having such a configuration, in the emitter 1 positioned at the intersection of the extraction electrode 5 to which a DC voltage of, for example, 100 V is applied and the cathode electrode 3 to which a voltage of, for example, 0 V is selectively applied according to the image signal. Then, field emission occurs, and electrons are emitted toward the anode electrode 2. The electrons emitted from the emitter 1 collide with the phosphor applied to the anode electrode 2 to cause the phosphor to emit light. A desired image is displayed by the emission of the phosphor. Note that the time during which the phosphor emits light by one-time electron emission from the emitter 1 is, for example, about several tens of microseconds.
[0012]
Field emission type electron-emitting devices are considered to be particularly suitable for use in display devices having the above-described structure. However, the field of use of electron-emitting devices is not limited to display devices. For example, use of the electron-emitting device as an information recording device (memory device) has been proposed.
[0013]
An information recording element using this electron-emitting device has a configuration in which a large number of bits are formed by arranging a large number of combinations of emitters and holding means for holding electrons emitted from the emitters, for example. . In such an information recording element, it is possible to hold a 1/0 or high / low state in each bit depending on whether or not electrons are held in the holding means of each bit. Information can be recorded on the basis. That is, in this information recording element, instead of the phosphor in the above-described FED, a holding means for holding electrons emitted from the emitter is provided, and information is recorded by holding the electrons in the holding means. Recording element. Thus, it is considered that the electron-emitting device can be suitably applied to an information recording device.
[0014]
[Problems to be solved by the invention]
By the way, the above-mentioned FED has a physical characteristic that the emission efficiency is high because the emitter has a high electron emission effect on the applied voltage. For this reason, the FED is expected to perform self-luminous display with high luminance. Further, the FED is required to have high luminance stability as well as high luminance. Here, the state where the luminance stability is high is that sufficient luminance necessary for the image to be displayed is maintained in a constant state. In order to ensure the luminance stability of such an FED, it is necessary that electrons are stably emitted from the emitter. Further, in order to stably emit electrons from the emitter, it is necessary that the current supplied to the emitter is stable.
[0015]
Therefore, in the conventional FED, in order to stabilize the current supplied to the emitter, for example, an electric resistor of about 1 MΩ is connected to the cathode electrode, current control by the resistor is performed, and the current flowing through the cathode electrode itself is controlled. A method that aims to stabilize is adopted. However, in the method using this resistor, current is supplied to the emitter 1 through a high resistance of about 1 MΩ, and it is difficult to avoid voltage drop and power loss due to this resistance. There is a problem in that it is necessary to apply a voltage, and a required amount of current increases, resulting in an increase in power consumption.
[0016]
On the other hand, in the conventional FED, besides the method using a resistor, a method for stabilizing the current supplied to the emitter using the rectifying action of a MOS (Metal Oxide Semiconductor) transistor has been proposed. In this method, for example, a MOS transistor is connected between a cathode electrode and a data driver that applies a signal voltage to the cathode electrode. The source of the MOS transistor is connected to the data driver, the drain is connected to the cathode electrode, and the gate is always turned on. Then, a signal is input from the data driver to the source side of the MOS transistor, and a signal from the scan driver is input to the extraction electrode, so that a current flows to the cathode electrode connected to the drain side, and an electron is transmitted from the emitter. Release is made. At this time, the current flowing to the drain side of the MOS transistor is controlled by a preset gate voltage at the gate which is always on.
[0017]
Such a method using a MOS transistor does not require the use of a resistor, and therefore has an advantage that the increase in power consumption is smaller than that in the case of using a resistor. However, this method of using a MOS transistor has a problem that a high voltage (for example, 50 V) for generating a strong electric field from the data driver to the emitter must be applied, which increases the burden on the data driver. . In addition, the method of using the MOS transistor has a problem that the supply current to the emitter is not completely stabilized, and the supply current is reduced.
[0018]
As a method of not applying a high voltage, a large number of Spindt-type emitters having a small Taylor cone with a radius of curvature of 0.05 μm or less are arranged in correspondence with one pixel in correspondence with small holes of 0.1 μm. There is a way to do it. This method has the advantage that the voltage required for electron emission is relatively low because the emitter is very small, but the problem that the manufacturing process becomes difficult and the stability of operation become difficult. There is a problem of becoming.
[0019]
Next, with reference to the drawings, the problem of a decrease in supply current to the emitter in the conventional FED will be described in more detail.
[0020]
FIG. 12 is a diagram schematically showing the structure of an electron emission portion in a conventional FED. The FED shown in this figure is prepared as an experimental sample in order to consider the problem of a decrease in supply current to the emitter. In this FED, a comb-shaped emitter 1 and an extraction electrode (or anode electrode) 2 are arranged to face each other with a gap. The extraction electrode 2 is connected to the output terminal on the high voltage side of the scanning drive circuit 3. The other end of the scanning drive circuit 3 is grounded. The scanning drive circuit 3 is for applying a rectangular wave extraction voltage Vex (= 0 to 250 V) as shown in FIG. 13A to the extraction electrode 2 side, and uses a variable voltage power supply.
[0021]
In this FED, when the potential of the emitter 1 is in a floating state and the extraction voltage Vex = 250 V is applied to the extraction electrode 2, the potential difference between the emitter 1 and the extraction electrode 2 is the so-called electron emission effect during pixel selection. It is comprised so that it may become a potential difference which produces. Further, in the FED, when the extraction voltage Vex = 0 V is applied to the extraction electrode 2, the potential difference between the emitter 1 and the extraction electrode 2 becomes a potential difference that is less than the so-called electron emission threshold value when no pixel is selected. It is configured as follows. In this FED, a voltmeter 4 is connected to the emitter 1 in order to observe the potential Vc of the emitter 1.
[0022]
When an FED of an experimental sample schematically representing such a conventional FED structure is driven with a pulsed applied voltage waveform having a period of 0.1 second as shown in FIG. 13A, the potential Vc of the emitter 1 is driven. As shown in FIG. 13 (B), the result fluctuated greatly. That is, the potential Vc of the emitter 1 rises rapidly to about 10 V at the moment when the pixel (emitter 1) is in a selected state (in other words, the moment when the extraction voltage Vex rises to 250 V). As a result, the voltage dropped to about 1V. Such a decrease in the potential Vc of the emitter 1 causes a decrease in the current supplied to the emitter 1 and decreases the amount of emitted electrons.
[0023]
FIG. 14 is a diagram schematically showing the structure of the FED using the rectifying MOS transistor described above with respect to the FED shown in FIG. Similar to the FED shown in FIG. 12, the FED shown in the figure is prepared as an experimental sample in order to consider the problem of a decrease in supply current to the emitter 1. In this FED, the source side of the MOS transistor 5 is set to the ground potential when a pixel is selected, the drain is connected to the emitter 1, and the gate is always on. In this FED, for example, a signal input from a data driver (not shown) is input to the source side of the MOS transistor 5 and a signal from the scanning drive circuit 3 is input to the extraction electrode, whereby the emitter 1 connected to the drain side. Current can be supplied to the emitter 1 and electrons can be emitted from the emitter 1. In the FED, the current flowing to the drain side of the MOS transistor 5 can be controlled by a preset gate voltage at the gate that is always on. The basic characteristics of the MOS transistor 5 are as shown in FIG. In this FED, it is assumed that the current (that is, the maximum emission current) when the potential difference of 250 V is applied with the emitter 1 directly grounded is 20 μA as shown in FIG.
[0024]
When the FED using the MOS transistor 5 is driven with a pulsed applied voltage waveform having a period of 0.1 second as shown in FIG. 15A, the potential Vc (= drain voltage Vd) of the emitter 1 is Similar to the case shown in FIG. 13, the result showed a large fluctuation as shown in FIG. Moreover, at this time, although the MOS transistor 5 is used to obtain the rectifying effect, the emitter current (= drain current Id) flowing through the emitter 1 suddenly and significantly decreases as the potential Vc of the emitter 1 changes. . That is, in this FED, as shown in FIG. 15C, the emitter current was initially about 1 μA at which sufficient electron emission was possible, but the time t = As a result, after 20 ms, the electron emission decreased to 0.3 μA, which is a substantially insufficient current amount.
[0025]
Such a decrease in the emitter current is considered as follows with reference to the drain current-drain voltage characteristics (Id-Vd characteristics) of the MOS transistor 5 shown in FIG. As shown in FIG. 6A, since the drain voltage Vd = 10 V at the first time (t = 0), 1 μA in the saturation region and a sufficient drain current Id flow to the emitter 1 correspondingly. . On the other hand, when the time t = 20 ms elapses, the voltage drops to the drain voltage Vd = 1 V as described above. Therefore, the emitter 1 corresponds to the drain voltage Vd = 1 V in FIG. As shown in B), only the drain current Id = 0.3 μA in the non-saturated region according to the Id-Vd characteristic of the MOS transistor 5 flows.
[0026]
Thus, although it is considered that it is effective to stabilize the current supplied to the emitter 1 by its rectification by using the MOS transistor 5 as described above, in the conventional FED, as a result, There is a problem that the current supplied to the emitter 1 is reduced due to a sudden change in the potential Vc of the emitter 1 and the amount of emitted electrons is reduced. Furthermore, there is a problem that this decrease in the amount of emitted electrons leads to a decrease in light emission luminance in image display.
[0027]
In order to solve the problem that the current cannot be stabilized even if such a MOS transistor 5 is used, for example, as shown in FIG. 17, the rising characteristic in the non-saturation region is very steep and is saturated at a low voltage. It can be considered that the countermeasure of using a MOS transistor having an Id-Vd characteristic of 0.1V in the figure is effective. That is, if such a MOS transistor can be used, even if the emitter voltage Vc, that is, the drain voltage Vd of the MOS transistor fluctuates (decreases) from 10 V to 0.1 V, the current amount Id is always optimal for electron emission. It is thought that it can be kept at a small value (for example, 1 μA).
[0028]
However, in practice, realizing a MOS transistor having an Id-Vd characteristic that rises very steeply in a narrow region of a low voltage of 0 to 0.1 V as shown in FIG. 17 is a great departure from current LSI technology. Therefore, its realization is extremely difficult or impossible. Therefore, it is practically impossible to stabilize the current Id by using a MOS transistor having an Id-Vd characteristic as shown in FIG.
[0029]
Alternatively, if a MOS transistor having an Id-Vd characteristic capable of flowing a drain current Id = 1 μA at least when the potential Vc = 1 V of the emitter 1 is used, it is necessary even at least after the time t = 20 ms. It is considered that the amount of current can be obtained. However, also in this case, the current Id flowing through the emitter 1 varies greatly depending on the potential Vd, so that the current Id cannot be stabilized.
[0030]
Further, as the MOS transistor, for example, a MOS transistor having such a characteristic that the Id-Vd characteristic rises from a reverse voltage region such as −5 V and is already in a saturation region at Vd = 0 V may be used. However, directly connecting such a MOS transistor that allows application of a reverse voltage to a delicate emitter 1 that is brittle and susceptible to electrostatic disturbances and electrical shocks is provided with this emitter 1. When the apparatus is actually used, it causes an electrostatic breakdown of the emitter 1 and is not preferable.
[0031]
The decrease in the supply current to the emitter as described above leads to a decrease in light emission luminance in image display in the FED. Further, such a decrease in the supply current to the emitter becomes a problem even in an information recording element using the above-described electron-emitting device, for example. That is, in the information recording element, as in the case of the FED, there is a problem that an information recording operation failure occurs due to a large fluctuation of the emitter current caused by the fluctuation of the emitter voltage.
[0032]
The present invention has been made in view of such problems, and a first object of the present invention is to provide a field emission electron capable of stably supplying a current required for electron emission to an electron-emitting device. It is to provide a discharge device.
[0033]
A second object of the present invention is to provide a field emission display device capable of sufficiently and stably obtaining light emission luminance required for image display.
[0034]
[Means for Solving the Problems]
The field emission electron emission device according to the present invention has a structure in which an electron corresponding to an amount of current supplied corresponds to an electric field generated by a potential difference between a fixed voltage application electrode to which a fixed voltage is applied and a fixed voltage application electrode. A plurality of electron-emitting devices that perform emission are electrically connected to one or two or more electron-emitting devices via a drain, and a voltage applied to the gate is changed, so that a current supply amount to the electron-emitting devices can be reduced. It is possible to perform control, and a sufficient current value required for emitting electrons from a plurality of electron-emitting devices is in a non-saturated region defined by the drain current-drain voltage characteristics. And a semiconductor element.
[0035]
In addition, the field emission display device according to the present invention includes an electron corresponding to the amount of current supplied corresponding to an electric field generated by a potential difference between a fixed voltage application electrode to which a fixed voltage is applied and the fixed voltage application electrode. A plurality of electron-emitting devices that emit electrons, and one or two or more electron-emitting devices that are electrically connected to the electron-emitting devices via a drain, and a plurality of electron-emitting devices by changing a voltage applied to the gate. The amount of current supplied to the device can be controlled, and a sufficient current value required for emitting electrons from the plurality of electron-emitting devices is determined by the drain current-drain voltage characteristics. The semiconductor device has a saturation region and a light emitting means for emitting light in response to collision of electrons emitted from the electron emitting device.
[0036]
In the field emission electron emission apparatus according to the present invention, a fixed voltage is applied to a plurality of electron-emitting devices by a fixed voltage application electrode, and one or more electron-emitting devices are electrically connected via a drain. By changing the voltage applied to the gate, it is possible to control the amount of current supplied to the plurality of electron-emitting devices, and it is sufficient to emit electrons from the plurality of electron-emitting devices. A semiconductor element whose current value is in the non-saturated region defined by the drain current-drain voltage characteristic is supplied with a current for emitting electrons to a plurality of electron-emitting devices as necessary. The
[0037]
In the field emission display device according to the present invention, a fixed voltage is applied to the plurality of electron-emitting devices by the fixed voltage application electrode, and one or two or more electron-emitting devices are electrically connected via the drain. By changing the voltage applied to the gate, it is possible to control the amount of current supplied to the electron-emitting device, and it is sufficient to emit electrons from a plurality of electron-emitting devices. A semiconductor element whose current value is in a non-saturated region defined by the drain current-drain voltage characteristic is supplied with a current for emitting electrons as necessary to a plurality of electron-emitting devices, Electrons are emitted from the electron-emitting device supplied with current toward the light emitting means.
[0038]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0039]
[First Embodiment]
FIG. 1 is a block diagram schematically showing the configuration of the main part of the field emission electron emission device according to the first embodiment of the present invention. FIG. 2 is another configuration diagram schematically showing the configuration of the main part of the field emission electron emission device according to the present embodiment. In these figures, as the type of emitter structure, the outer shape is formed in a cup-like structure, and an electric field is concentrated on the peripheral edge (ridgeline) portion to emit electrons from the peripheral portion. A so-called cup type structure is shown as an example. However, as the type of emitter structure, in addition to the cup type, an emitter having a conical shape called a Spindt type has been proposed. It is also possible to use this Spindt-type emitter for the field emission electron emission device according to the present embodiment. However, in the following, for simplicity of explanation, the cup type will be described as a representative example of the emitter structure.
[0040]
The field emission type electron emission device includes a cathode electrode 100 on which a large number of cup-type emitters 101 are formed and a lead electrode 103 disposed so as to face the cathode electrode 100. The extraction electrode 103 is disposed to face the emitter 101 with a predetermined gap. In the emitter 101, a predetermined number of collections constitute one structural unit, and electrons are emitted for each structural unit. In FIG. 2, a portion indicated by reference numeral 102 corresponds to one constituent unit of the emitter 101. The field emission electron emission device generally has a configuration in which a large number of constituent units of the emitter 101 are arranged in a matrix. Note that one structural unit here is a structural unit corresponding to one pixel, for example, when this field emission type electron-emitting device is applied to an FED. The predetermined number here is, for example, the number of emitters 101 corresponding to one pixel when this field emission type electron-emitting device is applied to an FED, for example, 1000. In FIG. 2, the extraction electrode 103 is not shown for the sake of simplicity.
[0041]
Here, the emitter 101 corresponds to a specific example of “electron-emitting device” in the invention. The extraction electrode 103 corresponds to a specific example of “fixed voltage application electrode” in the present invention.
[0042]
The field emission electron emission device is further connected to a plurality of NMOS transistors 200 electrically connected to the cathode electrode 100 for each constituent unit of the emitter 101 and to the gate 202 of the NMOS transistor 200. A gate driving circuit 300 and a fixed voltage power source 400 connected to the extraction electrode 103 are provided. The source 204 of the NMOS transistor 200 is grounded. The drain 201 of the NMOS transistor 200 is connected to the cathode electrode 100. Note that the NMOS transistor 200 may be arranged for each emitter 101 instead of for each constituent unit of the emitter 101.
[0043]
Here, the NMOS transistor 200 corresponds to a specific example of “semiconductor element” in the present invention.
[0044]
The emitter 101 is made of, for example, a material such as carbon, and in response to an electric field generated by a potential difference between the emitter 101 and the extraction electrode 103, electrons are emitted according to the supplied current amount by a tunnel effect. It has become. For example, the emitter 101 emits sufficient electrons when a current of 1 μA flows. Here, in the present embodiment, a strong electric field that always allows electrons to be emitted from the extraction electrode 103 to all the emitters 101 is applied. In order to apply this strong electric field to the emitter 101, a fixed voltage of, for example, 250 V is supplied to the extraction electrode 103 from the fixed voltage power source 400 as the extraction voltage Vex in advance.
[0045]
The gate drive circuit 300 controls the gate voltage Vg applied to the gate 202 of the NMOS transistor 200. The gate driving circuit 300 applies a voltage of, for example, 5 V as the gate voltage Vg to the gate 202 of the NMOS transistor 200 when the emitter 101 emits electrons. Further, the gate driving circuit 300 applies a voltage of, for example, 0 V as the gate voltage Vg to the gate 202 of the NMOS transistor 200 when the emitter 101 does not emit electrons. .
[0046]
FIG. 3 is an explanatory diagram showing drain current-drain voltage characteristics (Id-Vd characteristics) of the NMOS transistor 200. In the example shown in the figure, the current (that is, the maximum emission current) when the emitter 101 is directly grounded and a potential difference of 250 V is applied is assumed to be 20 μA. Further, in the figure, the curve indicated by the symbol G0 is a curve indicating the Id-Vd characteristic of the NMOS transistor 200.
[0047]
The NMOS transistor 200 can control the amount of current supplied to the emitter 101 by changing the gate voltage Vg applied to the gate 202. In the example of the figure, the operating voltage of the NMOS transistor 200 is 5V. In the NMOS transistor 200, in the example shown in the figure, the region where the drain voltage Vd is 0 to 4 V is a non-saturated region defined by the Id-Vd characteristics, and the region exceeding 4 V is a saturated region. The drain current Id in the saturation region of the NMOS transistor 200 is 10 μA.
[0048]
As shown in FIG. 4A, the NMOS transistor 200 is turned off when a signal of 0 V is inputted as the gate voltage Vg from the gate driving circuit 300 to the gate 202, and the source side to the drain side are turned on. The drain current Id flowing through the current becomes zero. Further, as shown in FIG. 5B, the NMOS transistor 200 is turned on when, for example, a signal of 5V is inputted as the gate voltage Vg from the gate driving circuit 300 to the gate 202, and from the source side. A constant drain current Id flows on the drain side. Here, in this embodiment, the emitter 101 emits sufficient electrons when a current of 1 μA flows, but the NMOS transistor 200 obtains a drain current Id of 1 μA. The region to be generated exists in the non-saturated region. In other words, in the present embodiment, the drain voltage Vd and the drain current Id are controlled based on the gate voltage Vg applied to the gate 202 within the non-saturation region defined by the Id-Vd characteristics of the NMOS transistor 200. It is like that. Note that FIG. 3 corresponds to the timing chart shown in FIG. 4 described later, and a signal of 0 V is input as the gate voltage Vg at time t = −1 second ((A) in FIG. 3). In this example, a signal of 5 V is input as the gate voltage Vg at the time t = 0 second ((B) in the figure).
[0049]
Next, the operation of the field emission electron emission device having the above configuration will be described.
[0050]
FIG. 4 is a timing chart showing various drive waveforms for driving the field emission electron emission device according to the present embodiment. In the figure, as an example of the operation, a case where a pulsed applied voltage waveform having a wave height of 5 V is applied from the gate driving circuit 300 to the gate 202 of the NMOS transistor 200 at a cycle of 0.1 second is shown. Yes. In this field emission type electron emission device, as shown in the timing chart of the figure, in order to give the extraction electrode 103 a strong electric field that can emit electrons to the emitter 101, a fixed voltage of 250V is always applied. Is applied as the extraction voltage Vex (FIG. 4A). At this time, the potential Vc on the emitter 101 side is always 0.1 V corresponding to the potential on the extraction electrode 103 side being a fixed voltage (FIG. 4B).
[0051]
Here, when the state of the gate voltage Vg applied from the gate driving circuit 300 to the gate 202 of the NMOS transistor 200 is low level (0 V), the gate 202 of the NMOS transistor 200 is turned off (see FIG. 4 (C) OFF), the drain current Id becomes zero (FIG. 4D, FIG. 3A). Accordingly, at this time, the current flowing through the emitter 101 connected to the drain 201 of the NMOS transistor 200 is zero, and no electrons are emitted from the emitter 101.
[0052]
On the other hand, when the state of the gate voltage Vg applied from the gate drive circuit 300 to the gate 202 of the NMOS transistor 200 is at a high level (5 V), the gate 202 of the NMOS transistor 200 is turned on (FIG. 4 (C) ON). At this time, the drain voltage Vd is maintained at a value of Vd = Vc = 0.1 V, and corresponds to the Id-Vd characteristic of the NMOS transistor 200 corresponding to the drain voltage Vd of 0.1 V. 1 μA flows as the drain current Id (FIGS. 4D and 3B). Accordingly, at this time, the current flowing through the emitter 101 connected to the drain 201 of the NMOS transistor 200 is 1 μA, and electrons are emitted from the emitter 101. Here, in this embodiment, as shown in the figure, the potential Vc (= drain voltage Vd) on the emitter 101 side is always 0.1% corresponding to the potential on the extraction electrode 103 side being a fixed voltage. Since V is V, a drain current Id of 1 μA required for electron emission is stably supplied while electrons are being emitted, and electron emission from the emitter 101 is stably performed. .
[0053]
In the field emission electron emission device of this embodiment, if the current flowing through the emitter 101 is 1 μA, electrons can be emitted from the emitter 101 satisfactorily. It is also possible to pass different currents. For example, by adjusting the extraction voltage Vex applied to the extraction electrode 103 to a voltage value different from the fixed voltage of 250 V described above and adjusting the potential Vc of the emitter 101, that is, the drain voltage Vd, the drain voltage Vd can be handled. A drain current Id, that is, a desired current flowing through the emitter 101 can be obtained.
[0054]
For example, by setting the lead-out voltage Vex to a voltage higher than 250V and setting the voltage Vc = Vd to a voltage value V1 satisfying 0.1 <V1 <4, the voltage value Vd = V1 corresponds to FIG. A drain current Id = I1 μA (1 <I1 <10) in the non-saturation region according to the Id-Vd characteristic as shown in B) can be obtained. Needless to say, the current flowing through the emitter 101 can be controlled to a current lower than 1 μA.
[0055]
[Comparative example]
Next, a comparative example for the field emission electron emission device according to the present embodiment will be described with reference to FIGS.
[0056]
FIG. 18 is a diagram schematically showing the structure of an electron emission portion in a field emission electron emission device as a comparative example. The apparatus of the comparative example shown in this figure is prepared as an experimental sample in order to compare operating characteristics with the field emission electron emission apparatus according to the present embodiment. The device of this comparative example is provided with a cathode electrode 3 on which a large number of cup-type emitters 1 are formed and a lead electrode 2 disposed opposite to the cathode electrode 3. The extraction electrode 2 is disposed opposite to the emitter 1 with a predetermined gap.
[0057]
The device of this comparative example is further connected to the NMOS transistor 5 electrically connected to the cathode electrode 3, a signal drive circuit (not shown) connected to the gate of the NMOS transistor 5, and the extraction electrode 2. And a scanning drive circuit (not shown). The source of the NMOS transistor 5 is grounded. The drain of the NMOS transistor 5 is connected to the cathode electrode 3 via an ammeter 20 for measuring the drain current Id. A voltmeter 4 for measuring the voltage of the cathode electrode 3, that is, the voltage Vc of the emitter 1, is connected to the cathode electrode 3. From a scanning drive circuit (not shown) connected to the extraction electrode 2, a rectangular waveform extraction voltage Vex (= 0 to 250V) as shown in FIG. 19A is applied to the extraction electrode 2 side. .
[0058]
In the device of this comparative example, the gate of the NMOS transistor 5 is always on. Further, in the device of this comparative example, when the potential of the emitter 1 is in a floating state and a voltage of 250 V is applied to the extraction electrode 2 as the extraction voltage Vex, the potential difference between the emitter 1 and the extraction electrode 2 is 1 is a potential difference that causes an electron emission effect. Further, in the device of this comparative example, when a voltage of 0 V is applied to the extraction electrode 2 as the extraction voltage Vex, the potential difference between the emitter 1 and the extraction electrode 2 is less than the electron emission threshold value. It is configured.
[0059]
Thus, in the apparatus of this comparative example, whether to emit electrons from the emitter 1 is switched by switching whether to apply a high voltage of 250 V to the extraction electrode 2. On the other hand, in the field emission electron emission device according to the present embodiment shown in FIG. 1, whether a high voltage of 250 V is always applied to the extraction electrode 103 to cause the emitter 101 to emit electrons. This selection is performed by switching the on / off state of the gate of the NMOS transistor 200.
[0060]
Next, the operation characteristics of the comparative apparatus having such a configuration will be described.
[0061]
FIG. 19 is a timing chart showing various drive waveforms for driving the device of this comparative example. When the device of this comparative example is driven by the extraction electrode 2 with a pulsed extraction voltage Vex having a period of 0.1 second as shown in FIG. 19A, the potential Vc of the emitter 1 (= drain voltage Vd). As a result, as shown in FIG. In addition, at this time, the emitter current (= drain current Id) flowing through the emitter 1 suddenly and significantly decreases as the potential Vc of the emitter 1 changes. That is, in the device of this comparative example, as shown in FIG. 19C, the emitter current was initially about 1 μA at which sufficient electron emission was possible, but in response to the change in the potential Vc, As a result, after the elapse of time t = 20 ms, the electron emission decreased to 0.1 μA, which is a substantially insufficient current amount.
[0062]
Next, such a decrease in the emitter current will be considered with reference to the drain current-drain voltage characteristics (Id-Vd characteristics) of the MOS transistor 5 shown in FIG. In the example shown in the figure, the current (that is, the maximum emission current) when the emitter 1 is directly grounded and a potential difference of 250 V is applied is assumed to be 20 μA. Further, in the example of the figure, the NMOS transistor 5 has a non-saturated region defined by the Id-Vd characteristics in a region where the drain voltage Vd is 0 to 1 V, and a region exceeding 1 V is a saturated region. The drain current Id in the saturation region of the NMOS transistor 5 is 1 μA.
[0063]
In the device of this comparative example, as shown in FIG. 5A, the drain voltage Vd is 1 V at the time of the first (t = 0), so that a sufficient drain of 1 μA in the saturation region is corresponding to this. A current Id flows through the emitter 1. On the other hand, when the time t = 20 ms elapses, the drain voltage Vd drops to 0.1 V. Therefore, the emitter 1 corresponds to the drain voltage Vd of 0.1 V as shown in FIG. As described above, only a drain current Id of about 0.1 μA in the non-saturation region according to the Id-Vd characteristic of the MOS transistor 5 flows.
[0064]
As described above, in the device of this comparative example, the current flowing through the emitter 1 rapidly decreases, and the amount of current that can be accurately (reliably) operated as a field emission type electron-emitting device (here, this embodiment) It was confirmed that 1 μA) could not be obtained as with the emitter 101 in the configuration.
[0065]
As described above, according to the present embodiment, the extraction voltage Vex applied to the extraction electrode 103 is set to a fixed voltage that does not change with time, and whether or not to emit electrons from the emitter 101 is selected. By switching the on / off state of the gate 202 of the NMOS transistor 200, the amount of current supplied to the emitter 101 is controlled and switched, so that the emission of electrons from the emitter 1 is performed as in the comparative example shown in FIG. The drive voltage for causing electron emission can be reduced as compared with the case where selection of whether or not to perform is performed by switching whether or not a high voltage is applied to the extraction electrode 2. In addition, since whether or not to emit electrons from the emitter 101 is selected by switching the ON / OFF state of the gate 202 of the NMOS transistor 200, the electron emission operation is performed as in the comparative example shown in FIG. Accordingly, the potential Vc of the emitter 101 does not fluctuate greatly and can be maintained in a substantially constant state, and is required for emitting electrons to the emitter 101 using the rectifying action of the NMOS transistor 200. Current can be stably supplied. Thus, according to the present embodiment, the amount of current supplied to the emitter 101 can be kept stable, so that the electron emission amount of the emitter 101 can be stabilized in time. Therefore, when the field emission electron emission device according to the present embodiment is applied to, for example, an FED, it is possible to sufficiently and stably obtain light emission luminance required for image display.
[0066]
Further, according to the present embodiment, as the NMOS transistor 200, a sufficient current value (for example, 1 μA) required for emitting electrons from the emitter 101 is defined by the drain current-drain voltage characteristics. Since the characteristics in the non-saturation region are used, the rise characteristic in the non-saturation region as shown in FIG. 17 is very steep and has an Id-Vd characteristic that saturates at a low voltage. In practice, it is possible to keep the amount of current supplied to the emitter 101 stable by suitably using an existing semiconductor element having general electrical characteristics without using a semiconductor element having characteristics that cannot be realized.
[0067]
Furthermore, according to the present embodiment, since the NMOS transistor 200 is used in the non-saturated region, the Id-Vd characteristic in the non-saturated region, which has been a factor that destabilizes the current amount in the conventional technique, is obtained. It is possible to adjust the current amount of the drain current Id supplied to the emitter 101 to a desired current amount by actively utilizing it. For example, by adjusting the extraction voltage Vex applied to the extraction electrode 103 to a voltage value different from the above-described fixed voltage of 250 V and adjusting the potential Vc (= drain voltage Vd) of the emitter 101, the drain voltage Vd can be handled. The drain current Id, that is, the current flowing through the emitter 101 can be changed.
[0068]
[Second Embodiment]
Next, a second embodiment of the present invention will be described. In the following description, the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
[0069]
In the first embodiment, as described with reference to FIG. 3, a current (maximum emission) in a state where the extraction voltage Vex of 250 V is applied to the extraction electrode 103 and the emitter 101 is directly grounded. Current) is set to 20 μA, and the NMOS transistor 200 having a characteristic that the drain current Id in the saturation region is 10 μA lower than the maximum emission current (= 20 μA) is used. Instead of the NMOS transistor 200 having such characteristics, a transistor having a characteristic that the drain current Id in the saturation region is larger than the maximum emission current is used.
[0070]
FIG. 5 is a characteristic diagram showing Id-Vd characteristics of the NMOS transistor in the field emission electron emission device according to the present embodiment. In the figure, the curve indicated by reference sign G0 'is a curve showing the Id-Vd characteristics of the NMOS transistor in this embodiment. In the NMOS transistor of the present embodiment shown in the figure, the drain current Id in the saturation region is 100 μA which is higher than the maximum emission current (20 μA in the example in the figure). In the present embodiment, the value of the drain current Id in the saturation region may be a value that exceeds the maximum emission current of the emitter 101, and is not limited to a value of 100 μA. Similar to the NMOS transistor 200 having the characteristics shown in FIG. 3, the NMOS transistor can control the amount of current supplied to the emitter 101 by changing the gate voltage Vg applied to the gate. . In the example of the figure, the operating voltage of the NMOS transistor is 5V. Further, in this example of the NMOS transistor, the region where the drain voltage Vd is 0 to 4 V is a non-saturated region defined by the Id-Vd characteristic, and the region exceeding 4 V is a saturated region.
[0071]
The NMOS transistor having the characteristics shown in FIG. 5 is similar to the NMOS transistor 200 having the characteristics shown in FIG. 3 when, for example, a signal of 0V is input to the gate from the gate driving circuit 300 as the gate voltage Vg. In the off state, the drain current Id flowing from the source side to the drain side becomes zero ((A) in the figure). Further, as shown in FIG. 5B, the NMOS transistor is turned on when, for example, a signal of 5 V is inputted as the gate voltage Vg from the gate driving circuit 300 to the gate, and the drain is turned on from the source side. A drain current Id having a constant value flows on the side. FIG. 5 is a diagram corresponding to the timing chart shown in FIG. 4. At time t = −1 second, a signal of 0 V is input as the gate voltage Vg (FIG. 5A). In this example, a signal of 5V is input as the gate voltage Vg at t = 0 seconds ((B) in the figure).
[0072]
By using the NMOS transistor having such characteristics, the maximum emission current of the emitter 101 becomes smaller than the drain current Id in the saturation region, so that the emitter 101 does not change no matter how the drain voltage Vd changes. The drain current Id flowing through the current is always in the non-saturated region. That is, in this embodiment, even if the drain voltage Vd is changed, the drain current Id is always controlled in the non-saturation region by the NMOS transistor.
[0073]
Note that other configurations, operations, and effects in the present embodiment are the same as those in the first embodiment.
[0074]
[Third Embodiment]
Next, a third embodiment of the present invention will be described. In the following description, the same components as those in the first and second embodiments are denoted by the same reference numerals, and description thereof is omitted as appropriate.
[0075]
In the first embodiment and the second embodiment, as shown in FIGS. 3 and 5, the NMOS transistor having the characteristic of the maximum operating voltage of 5V is driven with the same voltage as the maximum operating voltage. However, in this embodiment, an NMOS transistor having a maximum operating voltage higher than that of the NMOS transistor shown in FIGS. 3 and 5 is driven at a voltage lower than the maximum operating voltage. It is.
[0076]
FIG. 6 is a characteristic diagram showing Id-Vd characteristics of an NMOS transistor in the field emission electron emission device according to the present embodiment. In the example shown in the figure, the current (maximum emission current) when the emitter 101 is directly grounded and a potential difference of 250 V is applied is assumed to be 20 μA. The NMOS transistor in the present embodiment shown in the figure has a maximum operating voltage of 50V. When this NMOS transistor is operated at a gate voltage Vg of 50 V, which is the maximum operating voltage, the value of the drain current Id in the saturation region is 1 mA. Even when such an NMOS transistor is driven at an operating voltage lower than the maximum operating voltage, the drain voltage Vd is 0.1 V, for example, as in the NMOS transistor having the characteristics shown in FIGS. Sometimes, a drain current Id of 1 μA sufficient to cause the emitter 101 to emit electrons can be supplied. In the example of FIG. 6, when the gate voltage Vg is 5 V, the drain current Id of 1 μA flows corresponding to the drain voltage Vd of 0.1 V.
[0077]
Further, in the NMOS transistor according to the present embodiment, by changing the gate voltage Vg within the range of 0 <Vg ≦ 50V, various changes based on the Id-Vd characteristic curve corresponding to the change of the gate voltage Vg. It is also possible to obtain a drain current Id having a current value. For example, when a gate voltage Vg of 50 V is applied and the drain voltage Vd is 0.1 V and a drain current Id of I2 μA is obtained, the gate voltage Vg is changed within the range of 0 <Vg ≦ 50V. Correspondingly, a drain current Id in the range of 1 <Id ≦ I2 can be obtained. Thus, by changing the gate voltage Vg, various drain currents Id can be obtained, and the amount of electrons emitted from the emitter 101 can be controlled in accordance with this current.
[0078]
As described above, according to the present embodiment, since the NMOS transistor having a high operating voltage is driven at the maximum operating voltage or a voltage lower than the maximum operating voltage, the gate voltage Vg is changed and the drain is correspondingly changed. The amount of electron emission from the emitter 101 can be changed by changing the current Id. As a result, for example, when the field emission electron emission device according to this embodiment is used for an FED, the light emission amount, that is, the light emission luminance of the pixel is changed (controlled) in accordance with the change in the electron emission amount. It is also possible. Therefore, it is possible to control the gradation by suitably using such an action.
[0079]
Other configurations, operations, and effects in the present embodiment are the same as those in the first and second embodiments.
[0080]
[Fourth Embodiment]
Next, a fourth embodiment of the present invention will be described. In the following description, the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
[0081]
FIG. 7 is a configuration diagram showing a configuration of a main part of an FED as a field emission type electron emission device according to the fourth embodiment of the present invention. FIG. 8 is a cross-sectional view showing the configuration of the main part of the FED according to the present embodiment. The FED according to this embodiment uses a field emission type electron-emitting device as described in each of the above embodiments as a display device. In this FED, one screen is constituted by a collection of a plurality of pixels arranged in a matrix array. In the FED, a plurality of emitters 101 are arranged in a matrix corresponding to a plurality of pixels. In FIG. 7, the plurality of emitters 101 in the portion indicated by reference numeral 700 correspond to the emitter 101 for one pixel. Although not shown, each component of the FED is housed in a flat tube made of, for example, glass, and the inside is kept in a vacuum.
[0082]
This FED is electrically connected to the cathode electrode 100 having a large number of emitters 101 arranged on the surface thereof, an extraction electrode 103 (FIG. 8) arranged to face the cathode electrode 100, and the cathode electrode 100 for each pixel. And a plurality of NMOS transistors 200 connected to each other. The configurations of the emitter 101, the cathode electrode 100, the extraction electrode 103, and the NMOS transistor 200 are the same as those shown in FIG. The sources 204 of the NMOS transistors 200 are connected together by the same signal wiring 701 for each column. The gates 202 of the NMOS transistors 200 are connected together by the same scanning wiring 709 for each row.
[0083]
The FED further includes an anode electrode 104 disposed to face the cathode electrode 100 as shown in FIG. A phosphor layer 800 is formed on the upper or lower surface (upper surface in the example of FIG. 8) of the anode electrode 104 by applying the phosphor. If the phosphor layer 800 is for monochrome image display, the entire phosphor layer 800 is formed of a white light-emitting phosphor. Further, if the phosphor layer 800 is for color image display, phosphor stripes for R, G, and B color emission are arranged for each pixel. A fixed voltage for generating a strong electric field that causes the emitter 101 to emit a field together with the extraction electrode 103 is always applied to the anode electrode 104.
[0084]
Here, the phosphor layer 800 corresponds to a specific example of “light emitting means” in the present invention. In the present embodiment, the anode electrode 104 and the extraction electrode 103 correspond to a specific example of “fixed voltage application electrode” in the present invention.
[0085]
The FED further includes a plurality of NMOS transistors 702 having drains 703 connected to the source 204 of the NMOS transistor 200 for each column by a signal wiring 701, and a positive electrode side (positive potential side) grounded and a negative electrode A negative voltage side output terminal is connected to the source 704 of the NMOS transistor 702, a signal drive circuit 707 connected to the gate 706 of the NMOS transistor 702, and the scanning wiring 709. And a scan driving circuit 708 to which the gate 202 of each NMOS transistor 200 is connected. Note that the NMOS transistor 702 is arranged for each column.
[0086]
Here, the NMOS transistor 702 and the signal driving circuit 707 correspond to a specific example of “current control means” in the present invention. The NMOS transistor 702 corresponds to a specific example of “a semiconductor element for current control” in the present invention.
[0087]
The NMOS transistor 702 is provided for current control in order to absorb the difference in electrical characteristics of the plurality of NMOS transistors 200 and control the value of the current flowing through the drain 201 of the NMOS transistor 200 to a predetermined value. It is a thing. The current control action of the NMOS transistor 702 on the NMOS transistor 200 will be described in detail later with reference to the drawings.
[0088]
The signal driving circuit 707 applies a signal voltage to the gate 706 of the NMOS transistor 702 as necessary, and controls conduction between the source 704 and the drain 703 of the NMOS transistor 702. The scan driving circuit 708 applies one scan selection period as one cycle, and applies one scan pulse as the gate voltage Vg to the NMOS transistor 200 for each row for each cycle. In the present embodiment, a signal for turning on the gate 202 of the NMOS transistor 200 is applied from the scan driving circuit 708 and a signal for turning on the gate 706 of the NMOS transistor 702 is applied from the signal driving circuit 707. When applied, a current corresponding to the characteristics of the NMOS transistor 200 and the NMOS transistor 702 is supplied to the emitter 101, and electrons corresponding to the current are emitted.
[0089]
Next, the operation of the FED configured as described above will be described.
[0090]
In this FED, a fixed electric voltage is constantly applied to the anode electrode 104 and the extraction electrode 103, so that a strong electric field that can enable electron emission in advance is fixedly applied to the surface of the emitter 101. More specifically, the fixed voltage applied to the anode electrode 104 and the extraction electrode 103 is such that when both the NMOS transistor 200 and the NMOS transistor 702 are turned on, the potential at the emitter 101 causes the electrons from the emitter 101 to emit electrons. The voltage is such that it can be discharged.
[0091]
The signal driving circuit 707 applies a signal voltage to the gate 706 of the NMOS transistor 702 and controls conduction between the source 704 and the drain 703 of the NMOS transistor 702. On the other hand, the scan driving circuit 708 sets one scan selection period to one cycle (for example, 0.1 second), and uses one scan pulse as the gate voltage Vg for each cycle to the gate 202 of the NMOS transistor 200 for each row. Apply. While a high level voltage (for example, 5 V) is applied from the scan driving circuit 708 to the gate 202 of the NMOS transistor 200, the NMOS transistor 200 is turned on, and the source 204 and drain of the NMOS transistor 200 are turned on. 201 is in a conductive state.
[0092]
When the NMOS transistor 200 and the NMOS transistor 702 are turned on, a current corresponding to a voltage applied from a constant voltage power source 705 connected to the source of the NMOS transistor 702 causes the NMOS transistor 702 and the NMOS transistor 200 to be turned on. To the emitter 101. At this time, since the emitter 101 is given in advance a strong electric field that can enable electron emission from the anode electrode 104 and the extraction electrode 103, field emission occurs on the surface of the emitter 101 in accordance with the current flowing through the emitter 101. Occurs and electrons are emitted toward the anode electrode 104. The electrons emitted from the emitter 101 collide with the phosphor of the phosphor layer 800 (FIG. 8) applied to the anode electrode 104, and cause the phosphor to emit light. A desired image is displayed by the emission of the phosphor.
[0093]
Here, since the FED according to the present embodiment is configured using the field emission electron emission devices according to the first to third embodiments, the amount of current supplied to the emitter 101 is stabilized. In addition, the electron emission amount of the emitter 101 is stabilized in terms of time. Therefore, with the FED according to the present embodiment, the light emission luminance required for image display can be obtained sufficiently and stably.
[0094]
Next, the current control action by the NMOS transistor 702 for current control will be described in more detail.
[0095]
FIG. 9 is a diagram for explaining the action of current control by the NMOS transistor 702. FIGS. 9A and 9B show the Id-Vd characteristics of the NMOS transistor 200. In particular, FIG. 9B shows the ideal Id-Vd characteristics of the NMOS transistor 200. FIG. Show.
[0096]
For example, when the Id-Vd characteristics vary among the plurality of NMOS transistors 200, even if each NMOS transistor 200 is driven under the same conditions, the drain current Id varies, and each emitter 101 Variations occur in the current supplied. Variations in current supplied to each emitter 101 appear as luminance variations as a result, which is not preferable. Curves G1 and G2 shown in FIG. 9A indicate two NMOs having different Id-Vd characteristics, respectively.
An example of characteristics of the S-type transistor 200 is shown. In the example shown in the figure, the drain current Id when the drain voltage Vd is 0.1 V differs between the curves G1 and G2 by 1 and 2 μm, respectively, at a ratio of 2 times.
[0097]
In the present embodiment, the variation in the drain current Id caused by the variation in the electrical characteristics of the NMOS transistor 200 is absorbed by using the NMOS transistor 702, and the amount of electron emission for each pixel varies. It does not occur.
[0098]
FIG. 9C shows an example of Id-Vd characteristics of the NMOS transistor 702. As shown in the figure, the NMOS transistor 702 has a characteristic that, for example, when the gate voltage Vg is 5 V and the drain voltage Id is 0 V, the drain current Id becomes 1 μA and becomes saturated. . Thus, as the NMOS transistor 702, for example, a transistor having a characteristic that a current value (for example, 1 μA) required for the NMOS transistor 200 to be controlled is in its saturation region is used. Then, the NMOS transistor 702 is operated in the saturation region defined by the Id-Vd characteristic (that is, the conduction between the source / drain is controlled in the saturation region of the Id-Vd characteristic). By doing so, even if the electrical characteristics of the NMOS transistor 200 vary as shown in FIG. 9A, the amount of current flowing through the source 204 of the NMOS transistor 200 is always the NMOS transistor. Since the current is controlled to be constant within the saturation region 702, the drain current Id of the NMOS transistor 200 is always constant.
[0099]
Here, in order to obtain the Id-Vd characteristics as shown in FIG. 9C, for example, a method of applying a positive bias voltage to the substrate of the NMOS transistor 702 in advance is used. it can. Even when such a bias voltage, that is, a voltage that can be regarded as a reverse bias with respect to the positive drain voltage Vd is applied to the substrate of the NMOS transistor 702, the NMOS transistor 702 does not have the emitter 101. Since the other NMOS transistor 200 is directly connected to the emitter 101, there is no inconvenience that a reverse voltage is applied to the emitter 101.
[0100]
For example, the source voltage of the NMOS transistor 200 is changed by changing the gate voltage Vg applied to the NMOS transistor 702 in accordance with the display data input from the outside or the gradation display in the image display in the signal driving circuit 707. It is also possible to change the amount of electron emission from the emitter 101 indirectly by controlling the current flowing to the 204 side.
[0101]
As described above, according to the present embodiment, the field emission type electron-emitting device having the effects as described in the first to third embodiments is used. The current required for electron emission can be stably supplied, and the electron emission amount of the emitter 101 can be stabilized in terms of time. Therefore, according to the FED according to the present embodiment, the light emission luminance required for image display can be obtained sufficiently and stably.
[0102]
Further, according to the present embodiment, the current supplied to the NMOS transistor 200 connected to the emitter 101 side is controlled by the NMOS transistor 702 for current control. Even if the electrical characteristics vary, the voltage applied to the emitter 101 and the amount of current to flow can be made uniform.
[0103]
Furthermore, according to the present embodiment, for example, by changing the gate voltage Vg applied to the NMOS transistor 702 corresponding to the gradation display, it is also possible to indirectly change the electron emission amount at the emitter 101. Therefore, even in an FED that performs gradation display, it is possible to perform favorable gradation display with high gradation reproducibility.
[0104]
In addition, the other structure, an effect | action, and effect in this Embodiment are the same as that of the said 1st-3rd embodiment.
[0105]
In addition, this invention is not limited to said each embodiment, A various deformation | transformation implementation is possible. For example, in the fourth embodiment, the field emission electron emission device of the present invention is applied to the FED. However, the field emission electron emission device of the present invention can be applied to other devices. It is. For example, in place of the phosphor in the above-described FED, a holding means for holding electrons emitted from the emitter 101 is provided, and the information recording apparatus records information by holding the electrons in the holding means. In contrast, the field emission electron emission device of the present invention can be applied.
[0106]
In each of the above-described embodiments, the example in which the NMOS transistor 200 is used as the semiconductor element has been described. However, for example, another semiconductor element such as a PMOS transistor may be used.
[0107]
【The invention's effect】
As described above, according to the field emission electron emission device of any one of claims 1 to 6, a fixed voltage is applied to the plurality of electron-emitting devices by the fixed voltage application electrode, and the gate The amount of current supplied to the electron-emitting device can be controlled by changing the voltage applied to the electron-emitting device, and a sufficient current value required to discharge electrons from the electron-emitting device has a sufficient value. Since a semiconductor element that is in a non-saturated region defined by the current-drain voltage characteristics is supplied with a current for emitting electrons as needed to a plurality of electron-emitting elements, The effect is that the current required for electron emission can be stably supplied to the emission element, and the required amount of electron emission can be stably obtained. Achieve the.
[0108]
The field emission display device according to any one of claims 7 to 16, wherein a fixed voltage is applied to the plurality of electron-emitting devices by a fixed voltage application electrode, and a voltage applied to the gate is changed. By changing, it is possible to control the amount of current supplied to the electron-emitting device, and a sufficient current value required for emitting electrons from the plurality of electron-emitting devices is drain current-drain. An electron-emitting device to which a current for supplying electrons is supplied to a plurality of electron-emitting devices as needed by a semiconductor device that is in a non-saturated region defined by voltage characteristics. Since electrons are emitted from the light source toward the light emitting means, the current required for electron emission can be stably supplied to the electron-emitting device. Et stably can emit electrons. Thereby, there is an effect that the light emission luminance required for image display can be obtained sufficiently and stably.
[0109]
Particularly, according to the field emission electron emission device according to claim 5 or the field emission display device according to claim 12, since the current control means for controlling the current supplied to the source of the semiconductor element is provided, For example, even if the electrical characteristics of the semiconductor element are different from the required characteristics, the difference in the characteristics is absorbed and the voltage applied to the electron-emitting device and the amount of current to flow are set to desired values. There is an effect that can be.
[0110]
According to the field emission display device according to claim 9, in the field emission display device according to claim 8, the voltage value applied to the gate of the semiconductor element is changed corresponding to the gradation display in the image display. Thus, there is an effect that gradation can be controlled by changing the gate voltage of the semiconductor element.
[0111]
Furthermore, according to the field emission display device according to claim 13, in the field emission display device according to claim 12, the current control means supplies the source of the semiconductor element in correspondence with the gradation display in the image display. Since the current flowing to the source side of the semiconductor element is controlled, it is possible to indirectly change the amount of electron emission in the electron-emitting device, and a good gradation reproducibility is obtained. There is an effect that tone display can be performed.
[Brief description of the drawings]
FIG. 1 is a configuration diagram schematically showing a configuration of a main part of a field emission electron emission device according to a first embodiment of the present invention.
FIG. 2 is another configuration diagram schematically showing the configuration of the main part of the field emission electron emission device according to the first embodiment of the present invention.
FIG. 3 is a characteristic diagram showing Id-Vd characteristics of an NMOS transistor in the field emission electron emission device shown in FIG.
4 is an explanatory diagram showing drive waveforms for driving the field emission electron emission device shown in FIG. 1; FIG.
FIG. 5 is a characteristic diagram showing Id-Vd characteristics of an NMOS transistor in a field emission electron emission device according to a second embodiment of the present invention.
FIG. 6 is a characteristic diagram showing Id-Vd characteristics of an NMOS transistor in a field emission electron emission device according to a third embodiment of the present invention.
FIG. 7 is a configuration diagram showing a configuration of a main part of a field emission electron emission device according to a fourth embodiment of the present invention.
8 is a cross-sectional view showing a cross-sectional structure of a main part of the field emission electron emission device shown in FIG.
9 is an explanatory diagram showing the operation of an NMOS transistor for current control in the field emission electron emission device shown in FIG. 7;
FIG. 10 is a plan view showing a configuration example of a conventional FED.
FIG. 11 is a cross-sectional view showing a configuration example of a conventional FED.
FIG. 12 is a configuration diagram schematically showing the structure of an electron emission portion in a conventional FED.
13 is an explanatory diagram showing drive waveforms used to drive the FED shown in FIG. 12. FIG.
FIG. 14 is a configuration diagram showing a main part of a configuration of an FED using a rectifying action of a MOS transistor.
FIG. 15 is an explanatory diagram showing drive waveforms used to drive the FED shown in FIG. 14;
16 is a characteristic diagram showing electrical characteristics, that is, Id-Vd characteristics, of a MOS transistor in the FED shown in FIG.
FIG. 17 is a characteristic diagram showing Id-Vd characteristics of a MOS transistor that has extremely steep rise characteristics and is not actually realizable.
FIG. 18 is a configuration diagram schematically showing the structure of a field emission electron emission device as a comparative example for the field emission electron emission device according to the first embodiment of the present invention;
FIG. 19 is an explanatory diagram showing drive voltage waveforms used for driving the field emission electron emission device of the comparative example shown in FIG. 18;
20 is a characteristic diagram showing Id-Vd characteristics of an NMOS transistor used in the field emission electron emission device of the comparative example shown in FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 101 ... Emitter, 103 ... Extraction electrode, 104 ... Anode electrode, 200 ... NMOS transistor, 201 ... Drain, 202 ... Gate, 204 ... Source, 300 ... Gate drive circuit, 701 ... Signal wiring, 707 ... Signal drive circuit, 708 ... Scanning drive circuit, 709 ... Scanning wiring.

Claims (16)

固定電圧が印加される固定電圧印加電極と、
前記固定電圧印加電極との間の電位差によって生じる電界に対応して、供給された電流量に応じた電子の放出を行う複数の電子放出素子と、
ドレインを介して１または２以上の電子放出素子毎に電気的に接続され、ゲートに印加する電圧を変化させることにより、前記複数の電子放出素子に対する電流の供給量の制御を行うことが可能であると共に、前記複数の電子放出素子から電子を放出させるために必要とされる充分な電流値が、ドレイン電流−ドレイン電圧特性によって規定される非飽和領域内にあるような半導体素子と
を備えたことを特徴とする電界放出型電子放出装置。A fixed voltage application electrode to which a fixed voltage is applied; and
A plurality of electron-emitting devices that emit electrons according to the amount of current supplied in response to an electric field generated by a potential difference with the fixed voltage application electrode;
It is possible to control the amount of current supplied to the plurality of electron-emitting devices by electrically connecting each of one or more electron-emitting devices via the drain and changing the voltage applied to the gate. And a semiconductor device in which a sufficient current value required for emitting electrons from the plurality of electron-emitting devices is in a non-saturated region defined by a drain current-drain voltage characteristic. A field emission type electron-emitting device. 更に、前記半導体素子のゲートに印加する電圧を制御することで前記電子放出素子の電子放出量を制御するゲート駆動回路を備えたことを特徴とする請求項１記載の電界放出型電子放出装置。2. The field emission electron emission device according to claim 1, further comprising a gate driving circuit for controlling an electron emission amount of the electron emission element by controlling a voltage applied to a gate of the semiconductor element. 前記半導体素子のドレイン電流−ドレイン電圧特性によって規定される飽和領域にあるドレイン電流値が、前記電子放出素子を接地電位としたときに前記電子放出素子に流れる電流値よりも大きいことを特徴とする請求項１記載の電界放出型電子放出装置。A drain current value in a saturation region defined by a drain current-drain voltage characteristic of the semiconductor element is larger than a current value flowing through the electron emission element when the electron emission element is set to a ground potential. The field emission electron emission device according to claim 1. 前記半導体素子を、前記半導体素子の最大動作電圧よりも低い動作電圧で動作させることを特徴とする請求項１記載の電界放出型電子放出装置。2. The field emission electron emission apparatus according to claim 1, wherein the semiconductor element is operated at an operating voltage lower than a maximum operating voltage of the semiconductor element. 更に、前記半導体素子のソースに供給する電流の制御を行う電流制御手段を備えたことを特徴とする請求項１記載の電界放出型電子放出装置。2. The field emission electron emission device according to claim 1, further comprising current control means for controlling a current supplied to a source of the semiconductor element. 前記電流制御手段は、前記複数の電子放出素子から電子を放出させるために必要とされる充分な電流値が、前記半導体素子のソースに接続され、ドレイン電流−ドレイン電圧特性によって規定される飽和領域内にあるような電流制御用の半導体素子を有することを特徴とする請求項５記載の電界放出型電子放出装置。The current control means includes a saturation region in which a sufficient current value required for emitting electrons from the plurality of electron-emitting devices is connected to a source of the semiconductor device and defined by a drain current-drain voltage characteristic 6. The field emission electron emission device according to claim 5, further comprising a semiconductor element for current control as in the inside. 固定電圧が印加される固定電圧印加電極と、
前記固定電圧印加電極との間の電位差によって生じる電界に対応して、供給された電流量に応じた電子の放出を行う複数の電子放出素子と、
ドレインを介して１または２以上の電子放出素子毎に前記電子放出素子に電気的に接続され、ゲートに印加する電圧を変化させることにより、前記複数の電子放出素子に対する電流の供給量の制御を行うことが可能であると共に、前記複数の電子放出素子から電子を放出させるために必要とされる充分な電流値が、ドレイン電流−ドレイン電圧特性によって規定される非飽和領域内にあるような半導体素子と、
前記電子放出素子から放出された電子の衝突に応じて発光する発光手段と
を備えたことを特徴とする電界放出型表示装置。A fixed voltage application electrode to which a fixed voltage is applied; and
A plurality of electron-emitting devices that emit electrons according to the amount of current supplied in response to an electric field generated by a potential difference with the fixed voltage application electrode;
Controlling the amount of current supplied to the plurality of electron-emitting devices by electrically connecting to the electron-emitting device every one or two or more electron-emitting devices via a drain and changing a voltage applied to the gate. A semiconductor capable of being performed and having a sufficient current value required for emitting electrons from the plurality of electron-emitting devices in a non-saturated region defined by a drain current-drain voltage characteristic Elements,
A field emission display device comprising: a light emitting unit that emits light in response to collision of electrons emitted from the electron emitting device. 更に、前記半導体素子のゲートに印加する電圧を制御することで前記電子放出素子の電子放出量を制御する走査駆動回路を備えたことを特徴とする請求項７記載の電界放出型表示装置。8. The field emission display device according to claim 7, further comprising a scan driving circuit for controlling an electron emission amount of the electron-emitting device by controlling a voltage applied to a gate of the semiconductor device. 前記走査駆動回路は、前記半導体素子のゲートに印加する電圧値を画像表示における階調表示に対応させて変化させることを特徴とする請求項７記載の電界放出型表示装置。8. The field emission display device according to claim 7, wherein the scan driving circuit changes a voltage value applied to the gate of the semiconductor element in accordance with gradation display in image display. 前記半導体素子のドレイン電流−ドレイン電圧特性によって規定される飽和領域にあるドレイン電流値が、前記電子放出素子を接地電位としたときに前記電子放出素子に流れる電流値よりも大きいことを特徴とする請求項７記載の電界放出型表示装置。A drain current value in a saturation region defined by a drain current-drain voltage characteristic of the semiconductor element is larger than a current value flowing through the electron emission element when the electron emission element is set to a ground potential. The field emission display device according to claim 7. 前記半導体素子を、前記半導体素子の最大動作電圧よりも低い動作電圧で動作させることを特徴とする請求項７記載の電界放出型表示装置。8. The field emission display device according to claim 7, wherein the semiconductor element is operated at an operating voltage lower than a maximum operating voltage of the semiconductor element. 更に、前記半導体素子のソースに供給する電流の制御を行う電流制御手段を備えたことを特徴とする請求項７記載の電界放出型表示装置。8. The field emission display device according to claim 7, further comprising current control means for controlling a current supplied to a source of the semiconductor element. 前記電流制御手段は、画像表示における階調表示に対応させて、前記半導体素子のソースに供給する電流の制御を行うことを特徴とする請求項１２記載の電界放出型表示装置。13. The field emission display device according to claim 12, wherein the current control means controls the current supplied to the source of the semiconductor element in accordance with gradation display in image display. 前記電流制御手段は、前記半導体素子のソースに接続され、前記複数の電子放出素子から電子を放出させるために必要とされる充分な電流値が、ドレイン電流−ドレイン電圧特性によって規定される飽和領域内にあるような電流制御用の半導体素子を有することを特徴とする請求項１２記載の電界放出型表示装置。The current control means is connected to a source of the semiconductor element, and a saturation region where a sufficient current value required for emitting electrons from the plurality of electron-emitting elements is defined by a drain current-drain voltage characteristic 13. The field emission display according to claim 12, further comprising a semiconductor element for current control as in the inside. 前記電流制御手段は、前記電流制御用の半導体素子のゲートに印加する信号電圧を必要に応じて変化させる信号駆動回路を有することを特徴とする請求項１４記載の電界放出型表示装置。15. The field emission display device according to claim 14, wherein the current control means has a signal drive circuit for changing a signal voltage applied to the gate of the current control semiconductor element as required. 前記半導体素子は、１つの電子放出素子毎または１画素に対応する電子放出素子毎に設けられていることを特徴とする請求項７記載の電界放出型表示装置。8. The field emission display device according to claim 7, wherein the semiconductor element is provided for each electron-emitting device or for each electron-emitting device corresponding to one pixel.
JP13228399A 1999-05-13 1999-05-13 Field emission type electron emission device and field emission type display device Expired - Fee Related JP4395918B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13228399A JP4395918B2 (en) 1999-05-13 1999-05-13 Field emission type electron emission device and field emission type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13228399A JP4395918B2 (en) 1999-05-13 1999-05-13 Field emission type electron emission device and field emission type display device

Publications (2)

Publication Number Publication Date
JP2000323014A JP2000323014A (en) 2000-11-24
JP4395918B2 true JP4395918B2 (en) 2010-01-13

Family

ID=15077672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13228399A Expired - Fee Related JP4395918B2 (en) 1999-05-13 1999-05-13 Field emission type electron emission device and field emission type display device

Country Status (1)

Country Link
JP (1) JP4395918B2 (en)

Also Published As

Publication number Publication date
JP2000323014A (en) 2000-11-24

Similar Documents

Publication Publication Date Title
JP2001084927A (en) Image display device
US20030038792A1 (en) Image display apparatus
JP4424622B2 (en) Light emitting device and display device
KR100245827B1 (en) Method and device for driving picture display device
JP4714953B2 (en) Flat panel display
JP4395918B2 (en) Field emission type electron emission device and field emission type display device
KR100447117B1 (en) Flat Display Panel
KR100288549B1 (en) Field emission display
KR100538144B1 (en) Light emitting device driving circuit and display panel having matrix structure adopting light emitting device driving circuit
US6340962B1 (en) Plane type displaying apparatus
US6400071B1 (en) Field emission display device having a surface conduction type electron emitting source
JP2005222074A (en) Image display device
KR100470207B1 (en) Apparatus and Method for Driving of Metal Insulator Metal Field Emission Display
KR100469975B1 (en) Apparatus for driving metal-insulator-metal field emission display using constant-current circuit
JP2832919B2 (en) Display device using field emission device
US6746884B2 (en) Method of manufacturing field-emission electron emitters and method of manufacturing substrates having a matrix electron emitter array formed thereon
JP4947336B2 (en) Field emission device
KR100430085B1 (en) Flat Display Panel and Driving Method Thereof
KR100585650B1 (en) Driving circuit for great screen display
JPH06208341A (en) Image display apparatus
JP2000173445A (en) Electron emission device and its driving method
KR100456138B1 (en) Apparatus and Method for Driving of Metal Insulator Metal Field Emission Display
KR100517957B1 (en) The matrix structure of metal-insulator-metal field emission display
KR100577992B1 (en) Apparatus and Method for Driving of Metal Insulator Metal Field Emission Display
Suzuki et al. Low-power drive method for MIM-cathode displays

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees