JP4392336B2 - 強誘電体容量素子の製造方法 - Google Patents

強誘電体容量素子の製造方法 Download PDF

Info

Publication number
JP4392336B2
JP4392336B2 JP2004357172A JP2004357172A JP4392336B2 JP 4392336 B2 JP4392336 B2 JP 4392336B2 JP 2004357172 A JP2004357172 A JP 2004357172A JP 2004357172 A JP2004357172 A JP 2004357172A JP 4392336 B2 JP4392336 B2 JP 4392336B2
Authority
JP
Japan
Prior art keywords
film
ferroelectric
bismuth
ferroelectric film
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004357172A
Other languages
English (en)
Other versions
JP2005311294A (ja
Inventor
利貴 立成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004357172A priority Critical patent/JP4392336B2/ja
Priority to US11/081,815 priority patent/US7338814B2/en
Publication of JP2005311294A publication Critical patent/JP2005311294A/ja
Application granted granted Critical
Publication of JP4392336B2 publication Critical patent/JP4392336B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、絶縁金属酸化物であるビスマス系層状ペブロスカイト型の強誘電体薄膜（以下、強誘電体薄膜という）を容量絶縁膜に用いた強誘電体容量素子に関し、特に、強誘電体薄膜の構造、及び強誘電体薄膜の形成方法に関するものである。
近年、容量絶縁膜に用いる強誘電体薄膜として、ＳＢＴ系、ＢＳＴ系等、ビスマス系層状ペブロスカイト型の酸化膜が採用される動向にある。これらは、強誘電体薄膜が有する強誘電体特性を利用して分極反転のヒステリシスを用いたＲＡＭ等の半導体電子デバイスに応用されている。これらの強誘電体薄膜を容量絶縁膜に用いた強誘電体容量素子は、強誘電体容量素子の製造工程中に生じる熱処理の影響を受ける。すなわち、強誘電体薄膜の組成は熱処理によって外方拡散を起こす。したがって、熱処理時に発生する強誘電体薄膜の組成の外方拡散を防止することにより、強誘電体分極特性の劣化を防止することが重要な問題となっている。
これに対する従来の方法では、強誘電体薄膜の上部電極及び下部電極のうちの少なくとも一方に導電性セラミックス膜を電極として用いると共に、強誘電体薄膜と導電性セラミックス膜との間に白金薄膜を有する構造を採用することにより、強誘電体薄膜を構成する強誘電体複合物の拡散による強誘電体薄膜の組成ずれを防止し、強誘電体特性の劣化を抑制している。（例えば特許文献１参照）。
以下、特許文献１に開示された従来例に係る強誘電体容量素子を含む半導体装置について、図１４を参照しながら説明する。
図１４は、従来例に係る強誘電体容量素子を含む半導体装置の構造を示す断面図である。
図１４に示すように、単結晶シリコン等の半導体基板又は石英等の絶縁性基板等よりなる基板１００の上には、下から順に導電性セラミックス膜１０１ａ及び白金薄膜１０１ｂの積層膜よりなる下部強誘電体容量絶縁膜用積層電極１０１が形成されている。下部強誘電体容量絶縁膜用積層電極１０１の上には、強誘電体容量絶縁膜１０２が形成されている。強誘電体容量絶縁膜１０２の上には、下から順に白金薄膜１０３ａ及び導電性セラミックス膜１０３ｂの積層膜よりなる上部強誘電体容量絶縁膜用積層電極１０３が形成されている。
ここで、基板１００の上には、多結晶シリコン膜若しくは非晶質シリコン等の半導体薄膜、配線層、又はＳｉＯ2 、Ｓｉ3Ｎ4 等の絶縁膜が形成されていてもよい。また、導電性セラミックス膜１０１ａ及び１０３ｂは、ＲｕＯ2 、ＩｒＯx 若しくはＯｓＯ2 等のルチル型酸化物、又は、ＳｒＲｕＯ3 、ＳｒＩｒＯ3 若しくはＲｅＯ3 等のペロブスカイト型複合酸化物よりなる。また、強誘電体容量絶縁膜１０２は、ＰｂＴｉＯ3、Ｐｂ（Ｚｒ2Ｔｉ1-x）Ｏ3 若しくはＰｂyＬａ1-y（ＺｒxＴｉ1-x）Ｏ3 等の鉛系ペロブスカイト型複合酸化物、ＢａxＳｒ1-xＴｉＯ3 等のバリウム系ペロブスカイト型複合酸化物、又は、ＳｒＢｉ2Ｔａ2Ｏ9 若しくはＢｉ4Ｔｉ3Ｏ12 等のビスマス系層状複合化合物よりなる。
このように、導電性セラミックス膜１０１ａと強誘電体容量絶縁膜１０２との界面に白金薄膜１０１ｂを介在させていると共に、導電性セラミックス膜１０３ｂと強誘電体容量絶縁膜１０２との界面に白金薄膜１０３ａを介在させている。これにより、白金薄膜１０１ｂ及び１０３ａが強誘電体容量絶縁膜１０２を構成する元素の拡散を防止する役割を担うので、強誘電体複合物の拡散による強誘電体容量絶縁膜１０２の組成ずれを防止して強誘電体特性の劣化を抑制している。
なお、従来例において、図１４に示した強誘電体容量素子の構造は基本となる構造として開示されており、導電性セラミックス膜及び白金薄膜よりなる強誘電体容量絶縁膜用積層電極は、上部電極及び下部電極のいずれか一方のみに形成される構造であってもよく、また、強誘電体容量絶縁膜用積層電極は２層構造に限られず、Ｒｕ、Ｉｒ等の金属薄膜又はＴｉＮ若しくはＷＳｉ等の金属化合物薄膜を含む多層構造であってもよいことが開示されている。
特開平１０−２７８８８（Ｐ３、段落１５）
しかしながら、従来例に係る強誘電体容量素子における種々の構造では、強誘電体容量絶縁膜と導電性セラミックス膜との間に白金薄膜を有する構造であるがゆえに、微細な強誘電体容量素子を形成する際に、必要な微細加工を行なうことが極めて困難であるという課題を我々は見い出した。
以下に、本課題について詳細に説明する。
半導体プロセスに用いられる微細加工の方法には、一般的に、ドライエッチングが用いられている。従来例に示された導電性セラミックス膜及び白金薄膜よりなる積層構造を微細加工する場合、白金薄膜に対するエッチングの際にパーティクルが発生しやすい。したがって、従来例に係る強誘電体容量素子の構造を微細加工により実現する場合、白金薄膜が強誘電体容量絶縁膜の上下に配置されていることにより、強誘電体容量絶縁膜の組成の拡散を防止できるが、パーティクルが起因となって微細な強誘電体容量素子の加工不良の不具合が発生してしまう。
図１５は、導電性セラミックス膜及び白金薄膜を微細加工した場合に発生した不具合の一事例を示している。なお、図１５に示すように、エッチング加工の対象とした構造は白金薄膜及び導電性セラミックス膜の積層構造よりなる下部電極である。
図１５から明らかなように、エッチング加工の際に生じた白金薄膜又はその副生成物がマスクとなることにより、導電性セラミックス膜及び白金薄膜の積層構造に対する加工に不具合を生じさせて、白金薄膜と導電性セラミックス膜との電気的短絡を引き起こしていることが分かる。特に、微細加工を行なう場合には、導電性セラミックス膜と白金薄膜との間の距離が短くなるので、前述の通り、白金薄膜に対するドライエッチングが非常に困難であることに起因して発生する白金薄膜又は白金薄膜の副生成物よりなるパーティクルが０．５μｍ以上の大きさを有する場合には、致命的な不具合を生じさせることになる。
また、白金薄膜に対するエッチングにおいては、化学反応によるエッチングに加えて、スパッタエッチングによる物理的なエッチングが行なわれるので、ドライエッチングチャンバの内壁には白金薄膜又は白金薄膜の副生成物が付着しやすい。そして、白金薄膜又は白金薄膜の副生成物は、エッチング中にチャンバの内壁から剥がれやすいために、剥がれた白金薄膜又は白金薄膜の副生成物がマスクとなって、導電性セラミックス膜の加工に不具合を生じさせるのである。
以上に述べたように、強誘電体容量絶縁膜の組成ずれを防止する目的で白金薄膜を用いることは、強誘電体容量素子を含む半導体装置の微細加工の点では適切ではない。また、前述の課題は、強誘電体容量絶縁膜の組成ずれを防止する膜が白金薄膜よりなる場合に限られず、強誘電体容量素子を含む半導体装置の微細加工の点に鑑みれば、エッチング加工が少なくとも白金よりも困難な金属を含む膜よりなる場合に同様に発生するものである。
前記に鑑み、本発明の目的は、白金膜を用いることなく、強誘電体容量絶縁膜の組成ずれを防止すると共に微細加工による不具合の発生を抑制する強誘電体容量素子の製造方法及び強誘電体容量素子を提供することである。
前記の課題を解決するために、本発明に係る第１の強誘電体容量素子の製造方法は、基板上に、第１の導電膜よりなる下部電極を形成する工程と、下部電極の上に、第１の濃度を有するビスマスを含む第１の強誘電体膜を形成する工程と、第１の強誘電体膜の上に、第２の濃度を有するビスマスを含む第２の強誘電体膜を形成する工程と、第１の強誘電体膜及び第２の強誘電体膜の形成後に熱処理を行なう工程と、熱処理後に、第２の強誘電体膜の上に、第２の導電膜よりなる上部電極を形成する工程とを備え、第１の導電膜は、エッチング加工が白金膜よりも容易な金属であり、熱処理前における第２の強誘電体膜は、第２の濃度が第１の濃度よりも低くなるように形成されることを特徴とする。
第１の強誘電体容量素子の製造方法によると、第１の強誘電体膜におけるビスマスの濃度を第２の強誘電体膜におけるビスマスの濃度よりも高くしているため、熱処理によって第１の強誘電体膜から下部電極へビスマスが拡散した後には、第１の強誘電体膜及び第２の強誘電体膜においてビスマス組成がほぼ均一になるので、組成ずれが防止されて強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。
本発明に係る第２の強誘電体容量素子の製造方法は、基板上に、第１の導電膜よりなる下部電極を形成する工程と、下部電極の上に、第１の濃度を有するビスマスを含む第１の強誘電体膜を形成する工程と、第１の強誘電体膜の形成後に第１の熱処理を行なう工程と、第１の熱処理後における第１の強誘電体膜の上に、第２の濃度を有するビスマスを含む第２の強誘電体膜を形成する工程と、第２の強誘電体膜の形成後に第２の熱処理を行なう工程と、第２の熱処理後における第２の強誘電体膜の上に、第２の導電膜よりなる上部電極を形成する工程とを備え、第１の導電膜は、エッチング加工が白金膜よりも容易な金属であり、熱処理前における第２の強誘電体膜は、第２の濃度が第１の濃度よりも低くなるように形成されることを特徴とする。
第２の強誘電体容量素子の製造方法によると、第１の強誘電体膜におけるビスマスの濃度を第２の強誘電体膜におけるビスマスの濃度よりも高くしているため、熱処理によって第１の強誘電体膜から下部電極へビスマスが拡散した後には、第１の強誘電体膜及び第２の強誘電体膜の全体においてビスマス組成がほぼ均一になるので、組成ずれが防止されて強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。さらに、各強誘電体膜の形成後にそれぞれ熱処理を行なうので、第１の強誘電体膜及び第２の強誘電体膜の全体におけるビスマス組成をほぼ均一にすることが容易になり、強誘電体特性としてより十分な強誘電体膜を得ることができる。
本発明に係る第３の強誘電体容量素子の製造方法は、基板上に、第１の導電膜よりなる下部電極を形成する工程と、下部電極の上に、ビスマスを含む強誘電体膜を形成する工程と、強誘電体膜の形成後に熱処理を行なう工程と、熱処理後における強誘電体膜の上に、第２の導電膜よりなる上部電極を形成する工程とを備え、第１の導電膜は、エッチング加工が白金膜よりも容易な金属であり、熱処理前における強誘電体膜は、強誘電体膜の膜厚方向において、ビスマスの濃度が下部電極側から上部電極側に向かって減少する傾斜勾配を有するように形成されることを特徴とする。
第３の強誘電体容量素子の製造方法によると、強誘電体膜は、強誘電体膜の膜厚方向において、ビスマスの濃度が下部電極側から上部電極側に向かって減少する傾斜勾配を有するように形成されているため、熱処理によって強誘電体膜から下部電極へビスマスが拡散した後には、強誘電体膜においてビスマス組成がほぼ均一になるので、組成ずれが防止されて強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。さらに、膜厚方向においてビスマスの濃度が下部電極側から上部電極側に向かって減少する傾斜勾配を有するように強誘電体膜を形成するため、よりきめ細かなビスマスの濃度の傾斜勾配を形成できるので、強誘電体膜におけるビスマス組成をほぼ均一にすることがより容易になり、強誘電体特性としてより十分な強誘電体膜を得ることができる。
本発明に係る第４の強誘電体容量素子の製造方法は、基板上に、第１の導電膜よりなる下部電極を形成する工程と、下部電極の上に、各々の層がビスマスを含んでなる多層構造を有する強誘電体膜を形成する工程と、強誘電体膜の形成後に熱処理を行なう工程と、熱処理後における強誘電体膜の上に、第２の導電膜よりなる上部電極を形成する工程とを備え、第１の導電膜は、エッチング加工が白金膜よりも容易な金属であり、熱処理前における強誘電体膜を構成する各々の層は、該各々の層に含まれるビスマスの濃度が下部電極側から上部電極側に向かって徐々に減少するように形成されることを特徴とする。
第４の強誘電体容量素子の製造方法によると、強誘電体膜は各々がビスマスを含む多層構造よりなり、各々の層に含まれるビスマスの濃度が下部電極側から上部電極側に向かって減少するように形成されているため、熱処理によって強誘電体膜から下部電極へビスマスが拡散した後には、強誘電体膜においてビスマス組成がほぼ均一になるので、組成ずれが防止されて強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。さらに、各々の層に含まれるビスマスの濃度が下部電極側から上部電極側に向かって減少する強誘電体膜を形成するため、よりきめ細かなビスマスの濃度の傾斜勾配を形成できるので、強誘電体膜におけるビスマス組成をほぼ均一にすることがより容易になり、強誘電体特性としてより十分な強誘電体膜を得ることができる。
本発明に係る第５の強誘電体容量素子の製造方法は、基板上に、第１の導電膜よりなる下部電極を形成する工程と、下部電極の上に、ＳＢＴ膜又はＳＢＴＮ膜よりなる強誘電体膜を形成する工程と、強誘電体膜の形成後に熱処理を行なう工程と、熱処理後における強誘電体膜の上に、第２の導電膜よりなる上部電極を形成する工程とを備え、第１の導電膜は、エッチング加工が白金膜よりも容易な金属であり、熱処理前における強誘電体膜は、ビスマスの組成比が化学量論的組成におけるビスマスの組成比よりも大きくなるように形成されることを特徴とする。
第５の強誘電体容量素子の製造方法によると、強誘電体膜におけるビスマスの組成比を化学量論的組成におけるビスマスの組成比よりも大きくなるように強誘電体膜を形成するため、熱処理によって強誘電体膜から下部電極へビスマスが拡散した後には、強誘電体膜においてビスマス組成がほぼ均一になるので、組成ずれが防止されて強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。
本発明に係る第１〜第５のいずれかの強誘電体容量素子の製造方法において、第１の導電膜として、エッチング加工が白金膜よりも容易な貴金属酸化物、又は貴金属酸化物と貴金属との積層膜を用いることにより、強誘電体容量素子の加工不具合の発生を防止できる。
本発明に係る第１〜第５のいずれかの強誘電体容量素子の製造方法において、第２の導電膜として、エッチング加工が白金膜よりも容易な貴金属酸化物、又は貴金属酸化物と貴金属との積層膜を用いることにより、強誘電体容量素子の加工不具合の発生を防止できる。さらに、第２の導電膜が貴金属酸化物と貴金属との積層膜である方がより好ましく、トランジスタの高速動作における動作遅延の問題を解消することができる。その理由は、第２の導電膜が貴金属酸化物と貴金属との積層膜よりなる場合には、金属酸化物単体よりなる場合に比べて、シート抵抗を１／１０〜１／１００に抑えることができるからである。
本発明に係る第６の強誘電体容量素子の製造方法は、基板上に、下部電極を形成する工程と、下部電極の上に、ＳＢＴ膜又はＳＢＴＮ膜よりなり、積層構造を有する強誘電体膜を形成する工程と、強誘電体膜の形成後に、熱処理を行なうことにより、下部電極と強誘電体膜との間に、第Ｖ族の元素とビスマスとを含む層を形成する工程と、熱処理後に、強誘電体膜の上に、上部電極を形成する工程とを備え、強誘電体膜における下部電極と接合する層は、ビスマスの組成比が化学量論的組成におけるビスマスの組成比よりも大きくなるように形成されることを特徴とする。
第６の強誘電体容量素子の製造方法によると、積層構造を有する強誘電体膜における下部電極と接合する層におけるビスマスの組成比を化学量論的組成におけるビスマスの組成比よりも大きくなるように強誘電体膜を形成するため、熱処理によって強誘電体膜から下部電極へビスマスが拡散した後には、強誘電体膜においてビスマス組成がほぼ均一になるので、組成ずれが防止されて強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。さらに、強誘電体膜と下部電極との間に第Ｖ族の元素とビスマスとを含む層が形成されるので、強誘電体膜から拡散してくるビスマスを効率的に捕獲することができる。このため、捕獲した層を分析することによって、強誘電体膜から拡散され抜け出るビスマスの量を予め把握することができるので、強誘電体膜の組成の制御をより効果的に行なうことができる。この点、第１〜第５の強誘電体容量素子の製造方法では、強誘電体膜から拡散され抜け出るビスマスは、捕獲されることなく下部電極側に抜け出てしまうため、強誘電体膜から拡散され抜け出るビスマスの量を予測することは容易ではないので、強誘電体膜の組成の制御が不安定とならざるを得なかったが、本発明によれば、強誘電体膜の組成の制御をより精度良く行なうことができる。これにより、強誘電体電気的特性をより向上させることができる。
本発明に係る第７の強誘電体容量素子の製造方法は、基板上に、下部電極を形成する工程と、下部電極の上に、ＳＢＴ膜又はＳＢＴＮ膜よりなる強誘電体膜を形成する工程と、強誘電体膜の形成後に、熱処理を行なうことにより、下部電極と強誘電体膜との間に、第Ｖ族の元素とビスマスとを含む層を形成する工程と、熱処理後に、強誘電体膜の上に、上部電極を形成する工程とを備え、熱処理前における強誘電体膜は、強誘電体膜の膜厚方向において、ビスマスの濃度が下部電極側から上部電極側に向かって減少する傾斜勾配を有するように形成されることを特徴とする。
第７の強誘電体容量素子の製造方法によると、強誘電体膜は、強誘電体膜の膜厚方向において、ビスマスの濃度が下部電極側から上部電極側に向かって減少する傾斜勾配を有するように形成されているため、熱処理によって強誘電体膜から下部電極へビスマスが拡散した後には、強誘電体膜においてビスマス組成がほぼ均一になるので、組成ずれが防止されて強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。さらに、膜厚方向においてビスマスの濃度が下部電極側から上部電極側に向かって減少する傾斜勾配を有するように強誘電体膜を形成するため、よりきめ細かなビスマスの濃度の傾斜勾配を形成できるので、強誘電体膜におけるビスマス組成をほぼ均一にすることがより容易になり、強誘電体特性としてより十分な強誘電体膜を得ることができる。さらに、強誘電体膜と下部電極との間に第Ｖ族の元素とビスマスとを含む層が形成されるので、強誘電体膜から拡散してくるビスマスを効率的に捕獲することができる。このため、捕獲した層を分析することによって、強誘電体膜から拡散され抜け出るビスマスの量を予め把握することができるので、強誘電体膜の組成の制御をより効果的に行なうことができる。この点、第１〜第５の強誘電体容量素子の製造方法では、強誘電体膜から拡散され抜け出るビスマスは、捕獲されることなく下部電極側に抜け出てしまうため、強誘電体膜から拡散され抜け出るビスマスの量を予測することは容易ではないので、強誘電体膜の組成の制御が不安定とならざるを得なかったが、本発明によれば、強誘電体膜の組成の制御をより精度良く行なうことができる。これにより、強誘電体電気的特性をより向上させることができる。
本発明に係る第８の強誘電体容量素子の製造方法は、基板上に、下部電極を形成する工程と、下部電極の上に、ＳＢＴ膜又はＳＢＴＮ膜よりなる強誘電体膜を形成する工程と、強誘電体膜の形成後に、熱処理を行なうことにより、下部電極と強誘電体膜との間に、第Ｖ族の元素とビスマスとを含む層を形成する工程と、熱処理後に、強誘電体膜の上に、上部電極を形成する工程とを備え、熱処理前における強誘電体膜は、ビスマスの組成比が化学量論的組成におけるビスマスの組成比よりも大きくなるように形成されることを特徴とする。
第８の強誘電体容量素子の製造方法によると、強誘電体膜におけるビスマスの組成比を化学量論的組成におけるビスマスの組成比よりも大きくなるように強誘電体膜を形成するため、熱処理によって強誘電体膜から下部電極へビスマスが拡散した後には、強誘電体膜においてビスマス組成がほぼ均一になるので、組成ずれが防止されて強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。さらに、強誘電体膜と下部電極との間に第Ｖ族の元素とビスマスとを含む層が形成されるので、強誘電体膜から拡散してくるビスマスを効率的に捕獲することができる。このため、捕獲した層を分析することによって、強誘電体膜から拡散され抜け出るビスマスの量を予め把握することができるので、強誘電体膜の組成の制御をより効果的に行なうことができる。この点、第１〜第５の強誘電体容量素子の製造方法では、強誘電体膜から拡散され抜け出るビスマスは、捕獲されることなく下部電極側に抜け出てしまうため、強誘電体膜から拡散され抜け出るビスマスの量を予測することは容易ではないので、強誘電体膜の組成の制御が不安定とならざるを得なかったが、本発明によれば、強誘電体膜の組成の制御をより精度良く行なうことができる。これにより、強誘電体電気的特性をより向上させることができる。
本発明に係る第９の強誘電体容量素子の製造方法は、基板上に、下部電極を形成する工程と、下部電極の上に、ＳＢＴ膜又はＳＢＴＮ膜よりなり、積層構造を有するビスマスを含む強誘電体膜を形成する工程と、強誘電体膜の上に、上部電極を形成する工程と、上部電極の形成後に、熱処理を行なうことにより、下部電極と強誘電体膜との間、及び強誘電体膜と上部電極との間に、第Ｖ族の元素とビスマスとを含む層を形成する工程とを備え、熱処理前における強誘電体膜における下部電極と接合する層及び上部電極と接合する層は、ビスマスの組成比が化学量論的組成比におけるビスマスの組成比よりも大きくなるように形成されることを特徴とする。
第９の強誘電体容量素子の製造方法によると、積層構造を有する強誘電体膜における下部電極と接合する層及び上部電極と接合する層におけるビスマスの組成比を化学量論的組成におけるビスマスの組成比よりも大きくなるように強誘電体膜を形成するため、熱処理によって強誘電体膜から下部電極及び上部電極へビスマスが拡散した後には、強誘電体膜においてビスマス組成がほぼ均一になるので、組成ずれが防止されて強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を下部電極及び上部電極として用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。さらに、強誘電体膜と下部電極及び上部電極との間に第Ｖ族の元素とビスマスとを含む層が形成されるので、強誘電体膜から拡散してくるビスマスを効率的に捕獲することができる。このため、捕獲した層を分析することによって、強誘電体膜から拡散され抜け出るビスマスの量を予め把握することができるので、強誘電体膜の組成の制御をより効果的に行なうことができる。この点、第１〜第５の強誘電体容量素子の製造方法では、強誘電体膜から拡散され抜け出るビスマスは、捕獲されることなく下部電極側又は上部電極側に抜け出てしまうため、強誘電体膜から拡散され抜け出るビスマスの量を予測することは容易ではないので、強誘電体膜の組成の制御が不安定とならざるを得なかったが、本発明によれば、強誘電体膜の組成の制御をより精度良く行なうことができる。これにより、強誘電体電気的特性をより向上させることができる。また、上部電極を形成した後に熱処理を行なうため、半導体製造プロセスコストを低減することができる。これは、一般的に、半導体装置では半導体記憶装置のメモリー（記憶）部とロジック（論理）部との段差を合わせるための平坦化には、ＢＰＳＧ膜に対して熱処理を行なって平坦化フローする製造方法、又はＢＰＳＧ膜に対して熱処理を行なって平坦化ＣＭＰする製造方法が用いられる。このような製造方法において、上部電極の形成後に強誘電体膜に対して熱処理を行なうことにより、強誘電体膜の熱処理と前述のＢＰＳＧ膜の熱処理とを同時に実施できる製造方法となるので、製造コストを低減することができる。
本発明に係る第１０の強誘電体容量素子の製造方法は、基板上に、下部電極を形成する工程と、下部電極の上に、ＳＢＴ膜又はＳＢＴＮ膜よりなる強誘電体膜を形成する工程と、強誘電体膜の上に、上部電極を形成する工程と、上部電極の形成後に、熱処理を行なうことにより、下部電極と強誘電体膜との間に、及び強誘電体膜と上部電極との間に、第Ｖ族の元素とビスマスとを含む層を形成する工程とを備え、熱処理前における強誘電体膜は、強誘電体膜の膜厚方向において、ビスマスの濃度が下部電極側から強誘電体膜の中央付近に向かって徐々に減少すると共に強誘電体膜の中央付近から上部電極側に向かって徐々に上昇する傾斜勾配を有するように形成されることを特徴とする。
第１０の強誘電体容量素子の製造方法によると、強誘電体膜は、強誘電体膜の膜厚方向において、ビスマスの濃度が下部電極側から強誘電体膜の中央付近に向かって徐々に減少すると共に強誘電体膜の中央付近から上部電極側に向かって徐々に上昇する傾斜勾配を有するように形成されているため、熱処理によって強誘電体膜から下部電極及び上部電極へビスマスが拡散した後には、強誘電体膜においてビスマス組成がほぼ均一になるので、組成ずれが防止されて強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を下部電極及び上部電極として用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。さらに、膜厚方向においてビスマスの濃度が下部電極側から強誘電体膜の中央付近に向かって徐々に減少すると共に強誘電体膜の中央付近から上部電極側に向かって徐々に上昇する傾斜勾配を有するように強誘電体膜を形成するため、よりきめ細かなビスマスの濃度の傾斜勾配を形成できるので、強誘電体膜におけるビスマス組成をほぼ均一にすることがより容易になり、強誘電体特性としてより十分な強誘電体膜を得ることができる。さらに、強誘電体膜と下部電極及び上部電極との間に第Ｖ族の元素とビスマスとを含む層が形成されるので、強誘電体膜から拡散してくるビスマスを効率的に捕獲することができる。このため、捕獲した層を分析することによって、強誘電体膜から拡散され抜け出るビスマスの量を予め把握することができるので、強誘電体膜の組成の制御をより効果的に行なうことができる。この点、第１〜第５の強誘電体容量素子の製造方法では、強誘電体膜から拡散され抜け出るビスマスは、捕獲されることなく下部電極又は上部電極側に抜け出てしまうため、強誘電体膜から拡散され抜け出るビスマスの量を予測することは容易ではないので、強誘電体膜の組成の制御が不安定とならざるを得なかったが、本発明によれば、強誘電体膜の組成の制御をより精度良く行なうことができる。これにより、強誘電体電気的特性をより向上させることができる。また、上部電極を形成した後に熱処理を行なうため、半導体製造プロセスコストを低減することができる。これは、一般的に、半導体装置では半導体記憶装置のメモリー（記憶）部とロジック（論理）部との段差を合わせるための平坦化には、ＢＰＳＧ膜に対して熱処理を行なって平坦化フローする製造方法、又はＢＰＳＧ膜に対して熱処理を行なって平坦化ＣＭＰする製造方法が用いられる。このような製造方法において、上部電極の形成後に強誘電体膜に対して熱処理を行なうことにより、強誘電体膜の熱処理と前述のＢＰＳＧ膜の熱処理とを同時に実施できる製造方法となるので、製造コストを低減することができる。
本発明に係る第１１の強誘電体容量素子の製造方法は、基板上に、下部電極を形成する工程と、下部電極の上に、ＳＢＴ膜又はＳＢＴＮ膜よりなる強誘電体膜を形成する工程と、強誘電体膜の上に、上部電極を形成する工程と、上部電極の形成後に、熱処理を行なうことにより、下部電極と強誘電体膜との間、及び強誘電体膜と上部電極との間に、第Ｖ族の元素とビスマスとを含む層を形成する工程とを備え、熱処理前における強誘電体膜は、ビスマスの組成比が化学量論的組成におけるビスマスの組成比よりも大きくなるように形成されることを特徴とする。
第１１の強誘電体容量素子の製造方法によると、強誘電体膜におけるビスマスの組成比を化学量論的組成におけるビスマスの組成比よりも大きくなるように強誘電体膜を形成するため、熱処理によって強誘電体膜から下部電極及び上部電極へビスマスが拡散した後には、強誘電体膜においてビスマス組成がほぼ均一になるので、組成ずれが防止されて強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を下部電極及び上部電極として用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。さらに、強誘電体膜と下部電極及び上部電極との間に第Ｖ族の元素とビスマスとを含む層が形成されるので、強誘電体膜から拡散してくるビスマスを効率的に捕獲することができる。このため、捕獲した層を分析することによって、強誘電体膜から拡散され抜け出るビスマスの量を予め把握することができるので、強誘電体膜の組成の制御をより効果的に行なうことができる。この点、第１〜第５の強誘電体容量素子の製造方法では、強誘電体膜から拡散され抜け出るビスマスは、捕獲されることなく下部電極又は上部電極側に抜け出てしまうため、強誘電体膜から拡散され抜け出るビスマスの量を予測することは容易ではないので、強誘電体膜の組成の制御が不安定とならざるを得なかったが、本発明によれば、強誘電体膜の組成の制御をより精度良く行なうことができる。これにより、強誘電体電気的特性をより向上させることができる。また、上部電極を形成した後に熱処理を行なうため、半導体製造プロセスコストを低減することができる。これは、一般的に、半導体装置では半導体記憶装置のメモリー（記憶）部とロジック（論理）部との段差を合わせるための平坦化には、ＢＰＳＧ膜に対して熱処理を行なって平坦化フローする製造方法、又はＢＰＳＧ膜に対して熱処理を行なって平坦化ＣＭＰする製造方法が用いられる。このような製造方法において、上部電極の形成後に強誘電体膜に対して熱処理を行なうことにより、強誘電体膜の熱処理と前述のＢＰＳＧ膜の熱処理とを同時に実施できる製造方法となるので、製造コストを低減することができる。
本発明に係る第６〜第１１の強誘電体容量素子の製造方法において、第Ｖ族の元素とビスマスとを含む層は、ＢｉＴａ、ＢｉＰａ、ＢｉＮｂ、ＢｉＴａＯx、ＢｉＰａＯx、又はＢｉＮｂＯx よりなることが好ましい。
本発明に係る第６〜第１１強誘電体容量素子の製造方法において、下部電の上面層及び上部電極の下面層のうち、少なくとも下部電極の上面層は、第Ｖ族の元素を含む材料によって構成されており、第Ｖ族の元素を含む材料は、ＩｒＴａ、ＩｒＰａ、ＩｒＮｂ、ＩｒＴａＯx 、ＩｒＰａＯx 、又はＩｒＮｂＯx よりなることが好ましい。
このようにすると、少なくとも下部電極の上面層が第Ｖ族の元素を含む材料よりなるので、熱処理によって強誘電体膜からのビスマスの拡散を促進させることができるので、より短い熱処理時間で、強誘電体膜の全体におけるビスマスの組成をほぼ均一にすることが容易になると共に強誘電体膜の組成の制御を精度良く行なうことができる。これにより、強誘電体特性としてより十分な強誘電体膜を得ることができる。
また、前記の課題を解決するために、本発明に係る第１の強誘電体容量素子は、基板上に形成された第１の導電膜よりなる下部電極と、下部電極の上に形成されたビスマスを含む強誘電体膜と、強誘電体膜の上に形成された第２の導電膜よりなる上部電極とを備え、第１の導電膜は、エッチング加工が白金膜よりも容易な金属であり、強誘電体膜に含まれるビスマスの濃度は、強誘電体膜の膜厚方向において略等しいことを特徴とする。
第１の強誘電体容量素子によると、熱処理がなされた後の強誘電体膜におけるビスマス濃度が略等しいので、組成ずれがなく、強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を用いているので、強誘電体容量素子の加工不具合の発生が防止されている。
本発明に係る第２の強誘電体容量素子は、基板上に形成された第１の導電膜よりなる下部電極と、下部電極の上に形成されたビスマスを含む第１の強誘電体膜と、第１の強誘電体膜の上に形成されたビスマスを含む第２の強誘電体膜と、第２の強誘電体膜の上に形成された第２の導電膜よりなる上部電極とを備え、第１の導電膜は、エッチング加工が白金膜よりも容易な金属であり、第１の強誘電体膜に含まれるビスマスの濃度と第２の強誘電体膜に含まれるビスマスの濃度とは略等しいことを特徴とする。
第２の強誘電体容量素子によると、熱処理がなされた後の第１の強誘電体膜及び第２の強誘電体膜の全体におけるビスマス濃度が略等しいので、組成ずれがなく、強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を用いているので、強誘電体容量素子の加工不具合の発生が防止されている。
本発明に係る第３の強誘電体容量素子は、基板上に形成された第１の導電膜よりなる下部電極と、下部電極の上に形成され、各々の層がビスマスを含んでなる多層構造を有する強誘電体膜と、強誘電体膜の上に形成された第２の導電膜よりなる上部電極とを備え、第１の導電膜は、エッチング加工が白金膜よりも容易な金属であり、強誘電体膜を構成する各々の層に含まれるビスマスの濃度は略等しいことを特徴とする。
第３の強誘電体容量素子によると、熱処理がなされた後の強誘電体膜の多層構造を構成する各層におけるビスマス濃度が略等しいので、組成ずれがなく、強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を用いているので、強誘電体容量素子の加工不具合の発生が防止されている。
本発明に係る第４の強誘電体容量素子は、基板上に形成された第１の導電膜よりなる下部電極と、下部電極の上に形成されたＳＢＴ膜又はＳＢＴＮ膜よりなる強誘電体膜と、強誘電体膜の上に形成された第２の導電膜よりなる上部電極とを備え、第１の導電膜は、エッチング加工が白金膜よりも容易な金属であり、強誘電体膜におけるビスマスの組成比は、化学量論的組成）におけるビスマスの組成比と略等しいことを特徴とする。
第４の強誘電体容量素子によると、熱処理がなされた後の強誘電体膜におけるビスマスの組成比は化学量論的組成におけるビスマスの組成比と略等しいので、組成ずれがなく、強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を用いているので、強誘電体容量素子の加工不具合の発生が防止されている。
本発明に係る第１〜第４のいずれかの強誘電体容量素子において、第１の導電膜として、エッチング加工が白金膜よりも容易な貴金属酸化物、又は貴金属酸化物と貴金属との積層膜を用いることにより、強誘電体容量素子の加工不具合の発生を防止できる。
本発明に係る第１〜第４のいずれかの強誘電体容量素子において、第２の導電膜として、エッチング加工が白金膜よりも容易な貴金属酸化物、又は貴金属酸化物と貴金属との積層膜を用いることにより、強誘電体容量素子の加工不具合の発生を防止できる。さらに、第２の導電膜が貴金属酸化物と貴金属との積層膜である方がより好ましく、トランジスタの高速動作における動作遅延の問題を解消することができる。その理由は、第２の導電膜が貴金属酸化物と貴金属との積層膜よりなる場合には、金属酸化物単体よりなる場合に比べて、シート抵抗を１／１０〜１／１００に抑えることができるからである。
本発明に係る第５の強誘電体容量素子は、基板上に形成された下部電極と、下部電極の上に形成されたＳＢＴ膜又はＳＢＴＮ膜よりなる強誘電体膜と、強誘電体膜の上に形成された上部電極とを備え、強誘電体膜と下部電極との間、及び強誘電体膜と上部電極との間のうち、少なくとも強誘電体膜と下部電極との間には、第Ｖ族の元素とビスマスとを含む層が介在している。
第５の強誘電体容量素子によると、強誘電体膜と下部電極及び上部電極との間に第Ｖ族の元素とビスマスとを含む層が介在しており、第Ｖ族の元素とビスマスとを含む層は、製造工程における強誘電体膜から拡散してくるビスマスを効率的に捕獲する役割を有する。このため、捕獲した層を分析することによって、強誘電体膜から拡散され抜け出るビスマスの量を予め把握することができるので、所望の組成を有する強誘電体膜を実現することができる。この点、第１〜第４の強誘電体容量素子では、強誘電体膜から拡散され抜け出るビスマスは、捕獲されることなく下部電極又は上部電極側に抜け出てしまうため、強誘電体膜から拡散され抜け出るビスマスの量を予測することは容易ではないので、強誘電体膜の組成の制御が不安定とならざるを得なかったが、本発明によれば、強誘電体膜の組成の制御をより精度良く行なうことができる。これにより、優れた強誘電体電気的特性を有する強誘電体容量素子を提供することができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を下部電極及び上部電極として用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。
本発明に係る第５の強誘電体容量素子において、第Ｖ族の元素とビスマスとを含む層は、ＢｉＴａ、ＢｉＰａ、ＢｉＮｂ、ＢｉＴａＯx、ＢｉＰａＯx、又はＢｉＮｂＯx よりなることが好ましい。
本発明に係る第５の強誘電体容量素子において、下部電極の上面層及び上部電極の下面層のうち、少なくとも下部電極の上面層は、第Ｖ族の元素を含む材料によって構成されていることが好ましい。
本発明に係る第５の強誘電体容量素子において、第Ｖ族の元素を含む材料は、ＩｒＴａ、ＩｒＰａ、ＩｒＮｂ、ＩｒＴａＯx 、ＩｒＰａＯx 、又はＩｒＮｂＯx よりなることが好ましい。
本発明に係る第５の強誘電体容量素子において、強電体膜に含まれるビスマスの濃度は、強誘電体膜において略等しいものである。
本発明に係る強誘電体容量素子の製造方法によると、熱処理によって強誘電体膜から下部電極又は上部電極へビスマスが拡散した後に、強誘電体膜においてビスマス組成がほぼ均一になるように、強誘電体膜におけるビスマスの濃度を調整することにより、組成ずれが防止されて強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を用いることができるので、ドライエッチング時のパーティクル発生等が起因となる強誘電体容量素子の加工不具合の発生を防止できる。さらに、強誘電体膜と下部電極又は上部電極との間に第Ｖ族の元素とビスマスとを含む層を形成するので、強誘電体膜から拡散してくるビスマスを効率的に捕獲することができる。このため、捕獲した層を分析することによって、強誘電体膜から拡散され抜け出るビスマスの量を予め把握することができるので、強誘電体膜の組成の制御をより効果的に行なうことができる。また、上部電極の形成後に熱処理を行なう場合には、半導体製造プロセスコストを低減することができる。これは、一般的に、半導体装置では半導体記憶装置のメモリー（記憶）部とロジック（論理）部との段差を合わせるための平坦化には、ＢＰＳＧ膜に対して熱処理を行なって平坦化フローする製造方法、又はＢＰＳＧ膜に対して熱処理を行なって平坦化ＣＭＰする製造方法が用いられるが、このような製造方法において、上部電極の形成後に強誘電体膜に対して熱処理を行なうことにより、強誘電体膜の熱処理と前述のＢＰＳＧ膜の熱処理とを同時に実施できる製造方法となるので、製造コストを低減することができるからである。
本発明に係る強誘電体容量素子によると、熱処理がなされた後の強誘電体膜におけるビスマス濃度が略等しいので、組成ずれがなく、強誘電体特性として十分な強誘電体膜を得ることができる。また、強誘電体膜の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を用いているので、ドライエッチング時のパーティクル発生等が起因となる強誘電体容量素子の加工不具合の発生が防止されている。さらに、強誘電体膜と下部電極又は上部電極との間に第Ｖ族の元素とビスマスとを含む層が介在しているので、第Ｖ族の元素とビスマスとを含む層は強誘電体膜から拡散してくるビスマスを効率的に捕獲する役割を有する。このため、捕獲した層を分析することによって、強誘電体膜から拡散され抜け出るビスマスの量を予め把握することができるので、強誘電体膜の組成の制御をより効果的に行なうことができる。これにより、優れた強誘電体電気的特性を有する強誘電体容量素子を提供することができる。
以下、本発明の各実施形態について図面を参照しながら説明する。
（第１の実施形態）
以下に、本発明の第１の実施形態に係る強誘電体容量素子を含む半導体装置ついて、図１を参照しながら説明する。
図１は、本発明の第１の実施形態に係る強誘電体容量素子を含む半導体装置の構造を示す要部断面図である。
図１に示すように、単結晶シリコン等の半導体基板又は石英等の絶縁性基板等よりなる半導体基板１の上には、半導体記憶素子として機能を備えるためのＭＯＳ型トランジスタが形成されている（図示せず）。なお、半導体基板１の上には、多結晶シリコン膜、非晶質シリコン膜、ＳｉＯ2 膜若しくは窒化シリコン膜等の半導体薄膜、アルミ配線層、又はＣｕ配線層が形成されていてもよい。
半導体基板１の上には、貴金属酸化物、又は貴金属酸化物と貴金属との積層膜等のエッチング加工が白金膜よりも容易な金属よりなり且つ膜厚が７５〜１５０ｎｍである下部電極２が形成されている。ここで、貴金属酸化物としては、ＩｒＯx 、ＰｄＯx 、又はＲｈＯx 等を用いることができ、貴金属酸化物と貴金属との積層膜としては、Ｉｒ／ＩｒＯx 、Ｐｄ／ＰｄＯx 、Ｒｈ／ＲｈＯx 等を用いることができる。下部電極２の上には、下から順にビスマスを含む第１の強誘電体膜３ａ及びビスマスを含む第２の強誘電体膜３ｂの積層構造を有する強誘電体容量絶縁膜３が形成されている。ここで、第２の強誘電体膜３ｂの膜厚は第１の強誘電体膜３ａの膜厚よりも厚く、また、第１の強誘電体膜３ａにおけるビスマスの濃度は第２の強誘電体膜におけるビスマスの濃度よりも高い。
また、第２の強誘電体膜３ｂの上には、貴金属酸化物、又は貴金属酸化物と貴金属との積層膜等のエッチング加工が白金膜よりも容易な金属よりなり膜厚が７５〜１５０ｎｍである上部電極４が形成されている。ここで、貴金属酸化物としては、ＩｒＯx 、ＰｄＯx 、又はＲｈＯx 等を用いることができ、貴金属酸化物と貴金属との積層膜としては、Ｉｒ／ＩｒＯx 、Ｐｄ／ＰｄＯx 、Ｒｈ／ＲｈＯx 等を用いることができるが、好ましくは、上部電極４が貴金属酸化物と貴金属との積層膜であれば、トランジスタの高速動作における動作遅延の問題を解消することができる。なぜなら、上部電極４が貴金属酸化物と貴金属との積層膜よりなる場合には、金属酸化物単体よりなる場合に比べて、シート抵抗を１／１０〜１／１００に抑えることができるからである。このように、下部電極２、強誘電体容量絶縁膜３、及び上部電極４よりなる強誘電体容量素子が形成されている。
次に、本発明の第１の実施形態に係る強誘電体容量素子を含む半導体装置の製造方法について、図２(a) 〜(d) を参照しながら説明する。
図２(a) 〜(d) は、本発明の第１の実施形態に係る強誘電体容量素子を含む半導体装置の製造方法を示す要部工程断面図である。
まず、図２(a) に示すように、単結晶シリコン等の半導体基板又は石英等の絶縁性基板等よりなる半導体基板１の上に、半導体記憶素子として用いる目的で図示していないＭＯＳ型トランジスタを形成する。なお、半導体基板１の上に、多結晶シリコン膜、非晶質シリコン膜、ＳｉＯ2 膜若しくは窒化シリコン膜等よりなる半導体薄膜、アルミ配線層、又はＣｕ配線層を形成してもよい。次に、半導体基板１の上に、貴金属酸化物、又は貴金属酸化物と貴金属との積層膜等のエッチング加工が白金膜よりも容易な金属よりなり且つ膜厚が７５〜１５０ｎｍである下部電極２を形成する。ここで、貴金属酸化物としては、ＩｒＯx 、ＰｄＯx 、又はＲｈＯx 等を用いることができ、貴金属酸化物と貴金属との積層膜としては、Ｉｒ／ＩｒＯx 、Ｐｄ／ＰｄＯx 、Ｒｈ／ＲｈＯx 等を用いることができる。
次に、図２(b) に示すように、ＭＯＣＶＤ法、ＭＯＤ法、又はスパッタ法等により、下部電極２の上に、膜厚が２０〜８０ｍである第１の強誘電体膜３ａを形成する。第１の強誘電体膜３ａを形成する際の第１の強誘電体膜３ａの成長温度は室温から３００℃までの範囲としている。また、通常のＳＢＴ膜であれば、各元素の組成比はほぼ化学量論的組成比であるストロンチウム（Ｓｒ）：ビスマス（Ｂｉ）：タンタル（Ｔａ）：酸素（Ｏ）＝１：２：２：９であるところ、第１の強誘電体膜３ａについては、第１の強誘電体膜３ａにおけるビスマスの組成比が、前記化学量論的組成比におけるビスマスの組成比よりも高くなるように、第１の強誘電体膜３ａにおけるビスマスの濃度を高くしている。具体的には、ストロンチウムに対するビスマスの組成濃度比は、１．１〜３．５倍にすることが望ましい。
次に、図２(c) に示すように、ＭＯＣＶＤ法、ＭＯＤ法、又はスパッタ法等により、第１の強誘電体膜３ａの上に、膜厚が５０〜１８０ｎｍである第２の強誘電体薄膜３ｂを形成する。第２の強誘電体膜３ｂを形成する際の第２の強誘電体膜３ａの成長温度は室温から３００℃までの範囲としている。また、第２の強誘電体膜３ｂの組成比については、ほぼ化学量論的組成比率であるストロンチウム（Ｓｒ）：ビスマス（Ｂｉ）：タンタル（Ｔａ）：酸素（Ｏ）＝１：２：２：９となるように形成している。
次に、拡散炉又はＲＴＡを用いて、第１の強誘電体膜３ａ及び第２の強誘電体膜３ｂを焼結する。拡散炉を用いる場合には、６００〜８５０℃の温度範囲で１０〜３０分間、ＲＴＡを用いる場合には、６５０℃〜９００℃の温度範囲で２０〜１２０秒間、それぞれＯ2 雰囲気下又はＯ3 雰囲気下で熱処理を施す。なお、ここで説明した熱処理は、前述の図２(b) に示した第１の強誘電体膜３ａを形成した後、及び前述の図２(c) に示した第２の強誘電体膜３ｂを形成した後のそれぞれにおいて行なってもよい。このようにすると、第１の強誘電体膜３ａ及び第２の強誘電体膜３ｂの全体におけるビスマス組成をほぼ均一にすることが容易になり、強誘電体特性としてより十分な強誘電体膜３を得ることができる。
次に、図２(d) に示すように、スパッタ法等により、第２の強誘電体膜３ｂの上に、貴金属酸化物、又は貴金属酸化物と貴金属との積層膜等のエッチング加工が白金膜よりも容易な金属よりなり且つ膜厚が７５〜１５０ｎｍである上部電極４を形成する。ここで、貴金属酸化物としては、ＩｒＯx 、ＰｄＯx 、又はＲｈＯx 等を用いることができ、貴金属酸化物と貴金属との積層膜としては、Ｉｒ／ＩｒＯx 、Ｐｄ／ＰｄＯx 、Ｒｈ／ＲｈＯx 等を用いることができるが、好ましくは、上部電極４が貴金属酸化物と貴金属との積層膜であれば、トランジスタの高速動作における動作遅延の問題を解消することができる。なぜなら、上部電極４が貴金属酸化物と貴金属との積層膜よりなる場合には、金属酸化物単体よりなる場合に比べて、シート抵抗を１／１０〜１／１００に抑えることができるからである。次に、ドライエッチングにより、下部電極２、第１の強誘電体膜３ａ及び第２の強誘電体膜３ｂよりなる強誘電体膜３、並びに上部電極４をパターニングすることにより、強誘電体容量素子を形成する。
このようにして、半導体装置を構成する強誘電体容量素子が形成される。
以下に、前述した本発明の第１の実施形態に係る強誘電体容量素子を含む半導体装置の構造及びその製造方法によると、強誘電体膜を構成する強誘電体複合物の熱処理による外方拡散を防止して強誘電体膜の組成ずれを防止できると共に、微細加工による不具合の発生を防止できる理由について説明する。
まず、強誘電体膜の熱処理時において、強誘電体膜を構成するビスマス元素が拡散しやすいことが実験結果により見い出された点について説明する。
図３(a) 及び(b) は、強誘電体膜がＳＢＴ膜よりなる場合に、熱処理後のＳＢＴ膜のＥＤＳ分析結果を示している。なお、図３(a) 及び(b) では、凹部に順に形成された下部電極、ＳＢＴ膜、及び上部電極よりなる立体キャパシタに用いられたＳＢＴ膜を、ＥＤＳ分析の対象としている。
図３(a) から明らかなように、ビスマス元素の界面は不鮮明である一方、図３(b) から明らかなように、タンタル元素の界面は、図３(a) に示されたビスマス元素の場合と比較して鮮明であることが見出された。このような差異が生じる原因は、熱処理により、ビスマス元素がＳＢＴ膜中から外方へ拡散しているからである。このように、ビスマス元素の外方拡散により、強誘電体分極特性が劣化する。
したがって、本実施形態に係る強誘電体膜３を構成する下側に位置する第１の強誘電体膜３ａにおけるビスマスの濃度を第２の強誘電体膜３ｂにおけるビスマスの濃度よりも高くしておくことにより、熱処理によって第１の強誘電体膜３ａから下部電極２へビスマス元素が拡散した後であっても、強誘電体分極特性が劣化することのない所望のＳＢＴ組成比を有する強誘電体膜３が得られる。
さらに、強誘電体膜３が前述の構造を有していれば、強誘電体膜３の組成ずれを防止する目的で、従来例のように、ドライエッチング加工が困難な白金膜を用いる必要がなくなる。このため、ドライエッチングの際に白金膜剥がれに起因した強誘電体容量素子の加工不具合の発生を防止することができる。すなわち、本実施形態では、下部電極２として、貴金属酸化物、又は貴金属酸化物と貴金属との積層膜等の白金よりもドライエッチング加工が容易な金属を用いることができるので、強誘電体容量素子の加工不具合を発生させることがない。しかも、この場合には、強誘電体膜３の組成ずれを防止するために白金膜を用いることなく、強誘電体膜３の組成ずれを防止できる。
図４は、本実施形態に係る強誘電体容量素子の加工不具合数と、従来例による強誘電体容量素子の加工不具合数との比較を示すグラフである。
なお、図４では、パターン欠陥検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製 ＫＬＡ２１３９）を用いて検査した場合の加工不具合数を示しており、また、図４における従来例としては導電性セラミックス膜及び白金薄膜の積層構造パターンがドライエッチングされたウエハについて検査したものである。
図４から明らかなように、従来例によるドライエッチング後の強誘電体容量素子の加工不具合数は２０４４（個／８インチウエハ）であるが、本発明によるドライエッチング後の強誘電体容量素子の加工不具合数は１０（個／８インチウエハ）であり、加工不具合数が大幅に減少していることが分かる。
図５は、本実施形態に係る熱処理後の強誘電体容量素子の分極特性を示すグラフである。
図５から明らかなように、強誘電体分極特性は１５μＣ／ｃｍ2 を達成していることが分かる。つまり、本実施形態に係る熱処理後の強誘電体容量素子は、半導体装置用の強誘電体容量素子として十分な分極特性を有している。
以上のように、本発明に係る第１の実施形態によると、強誘電体膜３を構成する下側に位置する第１の強誘電体膜３ａにおけるビスマスの濃度を第２の強誘電体膜３ｂにおけるビスマスの濃度よりも高くしているので、熱処理によって第１の強誘電体膜３ａから下部電極２へビスマス元素が拡散した後であっても、第１の強誘電体膜３ａ及び第２の強誘電体膜３ｂの全体においてビスマス組成がほぼ均一になるので、強誘電体分極特性が劣化することのない所望のＳＢＴ組成比を有する強誘電体膜３が得られる。また、強誘電体膜３が前述の構造を有していれば、強誘電体膜３の組成ずれを防止する目的で白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を電極として用いることができるので、強誘電体素子の加工不具合の発生を防止できる。
なお、前述において、強誘電体膜３が、第１の強誘電体膜３ａ及び第２の強誘電体膜３ｂの２層よりなる構造を有する場合について説明したが、単層よりなる構造を有する場合であってもよい。この場合には、強誘電体膜の膜厚方向において、強誘電体膜におけるビスマスの濃度が下部電極側から上部電極側に向かって減少する傾斜勾配を有するように、強誘電体膜を形成すればよい。例えば、ビスマスを含むガスを流し続けながらビスマス量を調整すれば、ビスマスの濃度が下部電極側から上部電極側に向かって減少する傾斜勾配を有する強誘電体膜を形成できる。このようにすると、前述と同様の効果を得ることができると共に、よりきめ細かにビスマスの濃度の傾斜勾配を形成できるので、強誘電体膜におけるビスマス組成をほぼ均一にすることがより容易になり、強誘電体特性としてより十分な強誘電体膜を得ることができる。
また、強誘電体膜３が、各々の層がビスマスを含んでなる多層構造を有する場合であってもよい。この場合には、強誘電体膜を構成する各々の層を、該各々の層に含まれるビスマスの濃度が下部電極側から上部電極側に向かって徐々に減少するように形成すればよい。例えば、強誘電体膜を構成する各々の層毎に、所望のビスマス量を含むガスを流せば、各々の層に含まれるビスマスの濃度が下部電極側から上部電極側に向かって徐々に減少する強誘電体膜を形成できる。このようにすると、前述と同様の効果を得ることができると共に、よりきめ細かにビスマスの濃度の傾斜勾配を形成できるので、強誘電体膜におけるビスマス組成をほぼ均一にすることがより容易になり、強誘電体特性としてより十分な強誘電体膜を得ることができる。
また、本実施形態においては、強誘電体膜３としてＳＢＴ膜を用いた場合について説明したが、他のＢｉ系層状ペブロスカイト型の強誘電体薄膜、例えば、ＳＢＴＮ膜、又はＢＬＴ膜等を用いた場合であっても同様の効果を得ることができる。
（第２の実施形態）
以下に、本発明の第２の実施形態に係る強誘電体容量素子を含む半導体装置について、図６を参照しながら説明する。
図６は、本発明の第２の実施形態に係る強誘電体容量素子を含む半導体装置の構造を示す要部断面図である。
図６に示すように、単結晶シリコン等の半導体基板又は石英等の絶縁性基板等よりなる半導体基板１０の上には、半導体記憶素子として機能を備えるためのＭＯＳ型トランジスタが形成されている（図示せず）。なお、半導体基板１０の上には、多結晶シリコン膜、非晶質シリコン膜、ＳｉＯ2 膜若しくは窒化シリコン膜等の半導体薄膜、アルミ配線層、又はＣｕ配線層が形成されていてもよい。
半導体基板１０の上には、貴金属酸化物、又は貴金属酸化物と貴金属との積層膜等のエッチング加工が白金膜よりも容易な金属よりなり且つ膜厚が７５〜１５０ｎｍである下部電極１１が形成されている。ここで、貴金属酸化物としては、ＩｒＯx 、ＰｄＯx 、又はＲｈＯx 等を用いることができ、貴金属酸化物と貴金属との積層膜としては、Ｉｒ／ＩｒＯx 、Ｐｄ／ＰｄＯx 、Ｒｈ／ＲｈＯx 等を用いることができる。
下部電極１１の上には、ビスマス元素の濃度が高い濃度プロファイルを有する強誘電体膜１２が形成されている。具体的には、強誘電体膜１２に対する熱処理時にビスマスが外方拡散することを考慮して、熱処理後の強誘電体膜１２の組成比がほぼ化学量論組成比であるＳｒ：Ｂｉ：Ｔａ：Ｏ＝１：２：２：９となるように、強誘電体膜１２におけるビスマスの組成比が化学量論的組成（Ｓｒ：Ｂｉ：Ｔａ：Ｏ＝１：２：２：９）におけるビスマスの組成比よりも大きく設定している。
強誘電体膜１２の上には、貴金属酸化物、又は貴金属酸化物と貴金属との積層膜等のエッチング加工が白金膜よりも容易な金属よりなり膜厚が７５〜１５０ｎｍである上部電極１３が形成されている。ここで、貴金属酸化物としては、ＩｒＯx 、ＰｄＯx 、又はＲｈＯx 等を用いることができ、貴金属酸化物と貴金属との積層膜としては、Ｉｒ／ＩｒＯx 、Ｐｄ／ＰｄＯx 、Ｒｈ／ＲｈＯx 等を用いることができるが、好ましくは、上部電極１３が貴金属酸化物と貴金属との積層膜であれば、トランジスタの高速動作における動作遅延の問題を解消することができる。なぜなら、上部電極１３が貴金属酸化物と貴金属との積層膜よりなる場合には、金属酸化物単体よりなる場合に比べて、シート抵抗を１／１０〜１／１００に抑えることができるからである。このように、下部電極１１、強誘電体容量絶縁膜１２、及び上部電極１３よりなる強誘電体容量素子が形成されている。
次に、本発明の第２の実施形態に係る強誘電体容量素子を含む半導体装置の製造方法について、図７(a) 〜(d) を参照しながら説明する。
図７(a) 〜(d) は、本発明の第２の実施形態に係る強誘電体容量素子を含む半導体装置の製造方法を示す要部工程断面図である。
まず、図７(a) に示すように、単結晶シリコン等の半導体基板又は石英等の絶縁性基板等よりなる半導体基板１０の上に、半導体記憶素子として用いる目的で図示していないＭＯＳ型トランジスタを形成する。なお、半導体基板１０の上に、多結晶シリコン膜、非晶質シリコン膜、ＳｉＯ2 膜若しくは窒化シリコン膜等よりなる半導体薄膜、アルミ配線層、又はＣｕ配線層を形成してもよい。次に、半導体基板１０の上に、貴金属酸化物、又は貴金属酸化物と貴金属との積層膜等のエッチング加工が白金膜よりも容易な金属よりなり且つ膜厚が７５〜１５０ｎｍである下部電極１１を形成する。ここで、貴金属酸化物としては、ＩｒＯx 、ＰｄＯx 、又はＲｈＯx 等を用いることができ、貴金属酸化物と貴金属との積層膜としては、Ｉｒ／ＩｒＯx 、Ｐｄ／ＰｄＯx 、Ｒｈ／ＲｈＯx 等を用いることができる。
次に、図７(b) に示すように、ＭＯＣＶＤ法、ＭＯＤ法、又はスパッタ法等により、下部電極１１の上に、膜厚が５０〜１５０ｎｍである強誘電体膜１２を形成する。強誘電体膜１２を形成する際の強誘電体膜１２の成長温度は室温から３００℃までの範囲としている。また、強誘電体膜１２に対する熱処理時にビスマスが外方拡散することを考慮して、熱処理後の強誘電体膜１２の組成比がほぼ化学量論組成比であるＳｒ：Ｂｉ：Ｔａ：Ｏ＝１：２：２：９となるように、強誘電体膜１２におけるビスマスの組成比が化学量論的組成（Ｓｒ：Ｂｉ：Ｔａ：Ｏ＝１：２：２：９）におけるビスマスの組成比よりも大きい強誘電体膜１２を形成している。具体的には、ストロンチウムに対するビスマスの組成濃度比は、１．１〜３．５倍にすることが望ましい。
次に、図７(c) に示すように、拡散炉又はＲＴＡを用いて、強誘電体膜１２を焼結する。拡散炉を用いる場合には、６００〜８５０℃の温度範囲で１０〜３０分間、ＲＴＡを用いる場合には、６５０℃〜９００℃の温度範囲で２０〜１２０秒間、それぞれＯ2 雰囲気下又はＯ3 雰囲気下で熱処理を施す。このとき、強誘電体膜１２におけるビスマスは外方拡散するが、前述したように、強誘電体膜１２におけるビスマスの組成比が化学量論的組成（Ｓｒ：Ｂｉ：Ｔａ：Ｏ＝１：２：２：９）におけるビスマスの組成比よりも大きい強誘電体膜１２を形成しているので、本熱処理によって、強誘電体膜１２の組成比は、ほぼ化学量論組成比であるＳｒ：Ｂｉ：Ｔａ：Ｏ＝１：２：２：９となり、所望の組成比となる。
次に、図７(d) に示すように、スパッタ法等により、強誘電体膜１２の上に、貴金属酸化物、又は貴金属酸化物と貴金属との積層膜等のエッチング加工が白金膜よりも容易な金属よりなり且つ膜厚が７５〜１５０ｎｍである上部電極１３を形成する。ここで、貴金属酸化物としては、ＩｒＯx 、ＰｄＯx 、又はＲｈＯx 等を用いることができ、貴金属酸化物と貴金属との積層膜としては、Ｉｒ／ＩｒＯx 、Ｐｄ／ＰｄＯx 、Ｒｈ／ＲｈＯx 等を用いることができるが、好ましくは、上部電極１３が貴金属酸化物と貴金属との積層膜であれば、トランジスタの高速動作における動作遅延の問題を解消することができる。なぜなら、上部電極１３が貴金属酸化物と貴金属との積層膜よりなる場合には、金属酸化物単体よりなる場合に比べて、シート抵抗を１／１０〜１／１００に抑えることができるからである。次に、ドライエッチングにより、下部電極１１、強誘電体膜１２、及び上部電極１３をパターニングすることにより、強誘電体容量素子を形成する。
図８は、本実施形態に係る熱処理後の強誘電体容量素子の分極特性を示すグラフである。
図８から明らかなように、強誘電体分極特性は１４μＣ／ｃｍ2 を達成していることが分かる。つまり、本実施形態に係る熱処理後の強誘電体容量素子は、半導体装置用の強誘電体容量素子として十分な分極特性を有している。
以上のように、本発明に係る第２の実施形態によると、熱処理後の強誘電体膜１２の組成比がほぼ化学量論組成比（Ｓｒ：Ｂｉ：Ｔａ：Ｏ＝１：２：２：９）となるように、予め、強誘電体膜１２におけるビスマスの組成比を化学量論的組成（Ｓｒ：Ｂｉ：Ｔａ：Ｏ＝１：２：２：９）におけるビスマスの組成比よりも大きくしている。このため、熱処理によって強誘電体膜１２から下部電極１１へビスマス元素が拡散した後であっても、強誘電体膜１２においてビスマス組成がほぼ均一になるので、強誘電体分極特性が劣化することのない所望のＳＢＴ組成比を有する強誘電体膜１２が得られる。また、強誘電体膜１２が前述の構造を有していれば、強誘電体膜１２の組成ずれを防止する目的で白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を電極として用いることができるので、強誘電体素子の加工不具合の発生を防止できる。
また、本実施形態においては、強誘電体膜１２としてＳＢＴ膜を用いた場合について説明したが、他のＢｉ系層状ペブロスカイト型の強誘電体薄膜、例えば、ＳＢＴＮ膜、又はＢＬＴ膜等を用いた場合であっても同様の効果を得ることができる。
（第３の実施形態）
以下に、本発明の第３の実施形態に係る強誘電体容量素子を含む半導体装置について、図９を参照しながら説明する。
図９は、本発明の第３の実施形態に係る強誘電体容量素子の構造を示す要部断面図である。
図９に示すように、単結晶シリコン等の半導体基板又は石英等の絶縁性基板等よりなる半導体基板（図示せず）の上に、下部電極２１が形成されている。ここで、下部電極２１を構成する材料中には第Ｖ族の元素が含まれており、下部電極２１は、例えば、ＩｒＴａ、ＩｒＰａ、ＩｒＮｂ、ＩｒＴａＯx 、ＩｒＰａＯx 、又はＩｒＮｂＯx よりなる。また、下部電極２１の膜厚は１００〜５００ｎｍであることが好ましく、前記の第Ｖ族の元素を含む材料は、下部電極２１の表層５０〜１００ｎｍのみを構成する場合であってもよい。なお、半導体基板の上には、半導体記憶素子として機能を備えるためのＭＯＳ型トランジスタが形成されており、また、半導体基板の上には、多結晶シリコン膜、非晶質シリコン膜、ＳｉＯ2 膜若しくは窒化シリコン膜等の半導体薄膜、アルミ配線層、又はＣｕ配線層が形成されていてもよい。
また、下部電極２１の上には、第Ｖ族の元素とビスマスとを含む層２２が形成されている。第Ｖ族の元素とビスマスとを含む層２２は、ＢｉＴａ、ＢｉＰａ、ＢｉＮｂ、ＢｉＴａＯx 、ＢｉＰａＯx 、又はＢｉＮｂＯx よりなる。
また、第Ｖ族の元素とビスマスとを含む層２２の上には、ＳＢＴ膜又はＳＢＴＮ膜よりなる強誘電体膜２３が形成されている。
また、強誘電体膜２３の上には、上部電極２４が形成され、その材料としては、一般的によく用いられる白金膜であっても構わない。
次に、本発明の第３の実施形態に係る強誘電体容量素子を含む半導体装置の製造方法について、図１０(a) 〜(d) を参照しながら説明する。
図１０(a) 〜(d) は，本発明の第３の実施形態に係る強誘電体容量素子の製造方法を示す要部工程断面図である。
まず、図１０(a) に示すように，半導体基板（図示せず）の上に、下部電極２１を形成する。ここで、下部電極２１を構成する材料中には第Ｖ族の元素が含まれており、下部電極２１は、例えば、ＩｒＴａ、ＩｒＰａ、ＩｒＮｂ、ＩｒＴａＯx 、ＩｒＰａＯx 、又はＩｒＮｂＯx よりなる。また、下部電極２１の膜厚は１００〜５００ｎｍであることが好ましく、前記の第Ｖ族の元素を含む材料は、下部電極２１の表層５０〜１００ｎｍのみを構成する場合であってもよい。なお、半導体基板の上には、半導体記憶素子として機能を備えるためのＭＯＳ型トランジスタが形成されており、また、半導体基板の上には、多結晶シリコン膜、非晶質シリコン膜、ＳｉＯ2 膜若しくは窒化シリコン膜等の半導体薄膜、アルミ配線層、又はＣｕ配線層が形成されていてもよい。
次に、ＭＯＣＶＤ法、ＭＯＤ法又はスパッタ法等を用いて、下部電極２１の上に、強誘電体膜２３を形成する。ここで、通常のＳＢＴ膜であれば、各元素の組成比はほぼ化学量論的組成比であるストロンチウム（Ｓｒ）：ビスマス（Ｂｉ）：タンタル（Ｔａ）：酸素（Ｏ）＝１：２：２：９であるところ、強誘電体膜２３の組成比については、強誘電体膜２３におけるビスマスの組成比が、前記化学量論的組成比におけるビスマスの組成比よりも高くなるように、強誘電体膜２３におけるビスマスの濃度を高くしている。具体的には、ストロンチウムに対するビスマスの組成濃度比は、１．１〜３．５倍にすることが望ましい。このようにすると、熱処理によって強誘電体膜２３から下部電極２１へビスマスが拡散した後には、強誘電体膜２３においてビスマス組成がほぼ均一になるので、組成ずれが防止されて強誘電体特性として十分な強誘電体膜２３を得ることができる。また、強誘電体膜２３の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を電極として用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。
また、熱処理前の強誘電体膜２３の構造として、下部電極２１側から第１及び第２の強誘電体膜が下から順に積層され、第１の強誘電体膜におけるビスマスの濃度を第２の強誘電体膜におけるビスマスの濃度よりも高くする構造であってもよい。このようにすると、後述する熱処理によって第１の強誘電体膜から下部電極２１へビスマスが拡散した後には、第１の強誘電体膜及び第２の強誘電体膜の全体においてビスマス組成がほぼ均一になるので、組成ずれが防止されて強誘電体特性として十分な強誘電体膜２３を得ることができる。また、強誘電体膜２３の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を電極として用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。
また、熱処理前の強誘電体膜２３の構造として、単層よりなる構造を有する場合であってもよい。この場合には、強誘電体膜２３の膜厚方向において、強誘電体膜２３におけるビスマスの濃度が下部電極２１側から後述する上部電極２４側に向かって減少する傾斜勾配を有するように、強誘電体膜２３を形成すればよい。例えば、ビスマスを含むガスを流し続けながらビスマス量を調整すれば、ビスマスの濃度が下部電極２１側から上部電極２４側に向かって減少する傾斜勾配を有する強誘電体膜２３を形成できる。このようにすると、前述と同様の効果を得ることができると共に、よりきめ細かにビスマスの濃度の傾斜勾配を形成できるので、強誘電体膜２３におけるビスマス組成をほぼ均一にすることがより容易になり、強誘電体特性としてより十分な強誘電体膜２３を得ることができる。
また、熱処理前の強誘電体膜２３の構造として、各々の層がビスマスを含んでなる多層構造よりなり、この各々の層を、該各々の層に含まれるビスマスの濃度が下部電極２１側から後述する上部電極２４側に向かって減少する傾斜勾配を有するような構造であってもよい。このようにすると、前述と同様の効果を得ることができると共に、よりきめ細かにビスマスの濃度の傾斜勾配を形成できるので、強誘電体膜２３におけるビスマス組成をほぼ均一にすることがより容易になり、強誘電体特性としてより十分な強誘電体膜２３を得ることができる。また、強誘電体膜２３の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を電極として用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。
次に、図１０(b) に示すように、強誘電体膜２３に対して熱処理を加える。ここでは、熱処理は、Ｏ3 雰囲気下、８００℃の温度にて１〜３０分間行なう。この熱処理により、強誘電体膜２３中のビスマスが拡散する。ここで、下部電極２１は第Ｖ族の元素を含む材料よりなるので、熱処理によって強誘電体膜２３としてのＳＢＴ膜又はＳＢＴＮ膜からのビスマスの拡散を促進させると共に、本工程の熱処理中に、強誘電体膜２３から拡散されるビスマスと下部電極２１における第Ｖ族の元素とが化学反応することにより、図１０(c) に示すように、強誘電体膜２３と下部電極２１との間に、第Ｖ族の元素とビスマスとを含む層２２を容易に形成することができる。このように、強誘電体膜２３と下部電極２１との間に、第Ｖ族の元素とビスマスとを含む層２２が形成されるので、強誘電体膜２３から拡散してくるビスマスを効率的に捕獲することができる。このため、捕獲した層を分析することによって、強誘電体膜２３から拡散され抜け出るビスマスの量を予め把握することができるので、強誘電体膜２３の組成の制御をより効果的に行なうことができる。すなわち、前述の第１及び第２の実施形態では、強誘電体膜から拡散され抜け出るビスマスは、捕獲されることなく下部電極側に抜け出てしまうため、強誘電体膜から拡散され抜け出るビスマスの量を予測することは容易ではないので、強誘電体膜の組成の制御が不安定とならざるを得なかったが、本実施形態であれば、強誘電体膜２３の組成の制御をより精度良く行なうことができる。これにより、強誘電体電気的特性をより向上させることができる。また、下部電極２１は、第Ｖ族の元素を含む材料よりなるので、熱処理によって強誘電体膜２３からのビスマスの拡散を促進させることができるので、より短い熱処理時間で、強誘電体膜２３の全体におけるビスマスの組成をほぼ均一にすることが容易になると共に強誘電体膜２３の組成の制御を精度良く行なうことができる。これにより、強誘電体特性としてより十分な強誘電体膜２３を得ることができる。
次に、図１０(c) に示すように、強誘電体膜２３の上に、上部電極２４を形成する。なお、上部電極２４の材料としては、一般的によく用いられる白金膜であっても構わない。
ここで、本実施形態における熱処理後の強誘電体容量素子の分極特性について、図１１を参照しながら説明する。
図１１から明らかなように、強誘電体特性は、約１７μＣ／ｃｍ2 を実現していることが分かる。このように、本実施形態に係る熱処理後の強誘電体容量素子は、半導体に用いられる容量素子として十分な分極特性を保持していることが分かる。
なお、本第３の本実施形態では、強誘電体膜２３としてＳＢＴ膜又はＳＢＴＮ膜を用いた場合について説明したが、他のＢｉ系層状ペロブスカイト型の強誘電体膜、例えばＢＬＴ膜等を用いた場合であっても同様の効果を得ることができる。なお、この場合は、下部電極には、第IV族の元素を含んでいることが好ましく、強誘電体膜と下部電極との間には、第IV族の元素とＬａとを含む層が形成される。
（第４の実施形態）
以下に、本発明の第４の実施形態に係る強誘電体容量素子を含む半導体装置について、図１２を参照しながら説明する。
図１２は、本発明の第４の実施形態に係る強誘電体容量素子の構造を示す要部断面図である。
図１２に示すように、半導体基板（図示せず）の上に、下部電極３１が形成されている。ここで、下部電極３１を構成する材料中には第Ｖ族の元素が含まれており、下部電極３１は、例えば、ＩｒＴａ、ＩｒＰａ、ＩｒＮｂ、ＩｒＴａＯx 、ＩｒＰａＯx 、又はＩｒＮｂＯx よりなる。また、下部電極３１の膜厚は１００〜５００ｎｍであることが好ましく、前記の第Ｖ族の元素を含む材料は、下部電極３１の表層５０〜１００ｎｍのみを構成する場合であってもよい。なお、半導体基板の上には、半導体記憶素子として機能を備えるためのＭＯＳ型トランジスタが形成されており、また、半導体基板の上には、多結晶シリコン膜、非晶質シリコン膜、ＳｉＯ2 膜若しくは窒化シリコン膜等の半導体薄膜、アルミ配線層、又はＣｕ配線層が形成されていてもよい。
また、下部電極３１の上には、第Ｖ族の元素とビスマスとを含む層３２が形成されている。第Ｖ族の元素とビスマスとを含む層３２は、ＢｉＴａ、ＢｉＰａ、ＢｉＮｂ、ＢｉＴａＯx 、ＢｉＰａＯx 、又はＢｉＮｂＯx よりなる。
また、第Ｖ族の元素とビスマスとを含む層３２の上には、ＳＢＴ膜又はＳＢＴＮ膜よりなる強誘電体膜３３が形成されている。なお、図示していないが、強誘電体膜３３の上には、上部電極が形成され、その材料としては、一般的によく用いられる白金膜であっても構わない。
また、強誘電体膜３３の上には、第Ｖ族の元素とビスマスとを含む層３４が形成されている。第Ｖ族の元素とビスマスとを含む層３４は、ＢｉＴａ、ＢｉＰａ、ＢｉＮｂ、ＢｉＴａＯx 、ＢｉＰａＯx 、又はＢｉＮｂＯx よりなる。
また、第Ｖ族とビスマスとを含む層３４の上には、上部電極３５が形成されている。ここで、下部電極３５を構成する材料中には第Ｖ族の元素が含まれており、下部電極３５は、例えば、ＩｒＴａ、ＩｒＰａ、ＩｒＮｂ、ＩｒＴａＯx 、ＩｒＰａＯx 、又はＩｒＮｂＯx よりなる。また、下部電極３５の膜厚は１００〜５００ｎｍであることが好ましく、前記の第Ｖ族の元素を含む材料は、下部電極３５の下層５０〜１００ｎｍのみを構成する場合であってもよい。
次に、本発明の第４の実施形態に係る強誘電体容量素子を含む半導体装置の製造方法について、図１３(a) 〜(d) を参照しながら説明する。
図１３(a) 〜(d) は、本発明の第４の実施形態に係る強誘電体容量素子の製造方法を示す要部工程断面図である。
まず、図１３(a) に示すように、半導体基板（図示せず）の上に、下部電極３１を形成する。ここで、下部電極３１を構成する材料中には第Ｖ族の元素が含まれており、下部電極３１は、例えば、ＩｒＴａ、ＩｒＰａ、ＩｒＮｂ、ＩｒＴａＯx 、ＩｒＰａＯx 、又はＩｒＮｂＯx よりなる。また、下部電極３１の膜厚は１００〜５００ｎｍであることが好ましく、前記の第Ｖ族の元素を含む材料は、下部電極３１の表層５０〜１００ｎｍのみを構成する場合であってもよい。
次に、ＭＯＣＶＤ法、ＭＯＤ法又はスパッタ法等を用いて、下部電極３１の上に、強誘電体膜３３を形成する。ここで、通常のＳＢＴ膜であれば、各元素の組成比はほぼ化学量論的組成比であるストロンチウム（Ｓｒ）：ビスマス（Ｂｉ）：タンタル（Ｔａ）：酸素（Ｏ）＝１：２：２：９であるところ、強誘電体膜３３の組成比については、強誘電体膜３３におけるビスマスの組成比が、前記化学量論的組成比におけるビスマスの組成比よりも高くなるように、強誘電体膜３３におけるビスマスの濃度を高くしている。具体的には、ストロンチウムに対するビスマスの組成濃度比は、１．１〜３．５倍にすることが望ましい。このようにすると、熱処理によって強誘電体膜３３から下部電極３１及び上部電極３５へビスマスが拡散した後には、強誘電体膜３３においてビスマス組成がほぼ均一になるので、組成ずれが防止されて強誘電体特性として十分な強誘電体膜３３を得ることができる。また、強誘電体膜３３の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を電極として用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。
また、熱処理前の強誘電体膜３３の構造として、下部電極３１側から第１、第２及び第３の強誘電体膜が下から順に積層され、第１及び第３の強誘電体膜における各々のビスマスの濃度を第２の強誘電体膜におけるビスマスの濃度よりも高くする構造であってもよい。すなわち、下部電極３１又は後述する上部電極３５と接する側の膜におけるビスマスの濃度が、間に挟まれた膜におけるビスマスの濃度よりも高くなっている構造であればよい。このようにすると、後述する熱処理によって第１の強誘電体膜３３から下部電極３１又は上部電極３５へビスマスが拡散した後には、第１、第２及び第３の強誘電体膜の全体においてビスマス組成がほぼ均一になるので、組成ずれが防止されて強誘電体特性として十分な強誘電体膜３３を得ることができる。また、強誘電体膜３３の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を電極として用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。
また、熱処理前の強誘電体膜３３の構造として、単層よりなる構造を有する場合であってもよい。この場合には、強誘電体膜３３の膜厚方向において、強誘電体膜３３におけるビスマスの濃度が下部電極３１側から後述する上部電極３５側に向かって減少する傾斜勾配を有するように、強誘電体膜３３を形成すればよい。例えば、ビスマスを含むガスを流し続けながらビスマス量を調整すれば、ビスマスの濃度が下部電極３１側から上部電極３５側に向かって減少する傾斜勾配を有する強誘電体膜３３を形成できる。このようにすると、前述と同様の効果を得ることができると共に、よりきめ細かにビスマスの濃度の傾斜勾配を形成できるので、強誘電体膜３３におけるビスマス組成をほぼ均一にすることがより容易になり、強誘電体特性としてより十分な強誘電体膜３３を得ることができる。
また、熱処理前の強誘電体膜３３の構造として、各々の層がビスマスを含んでなる上記３層よりも多い多層構造よりなり、この各々の層を、該各々の層に含まれるビスマスの濃度が下部電極３１側から後述する上部電極３５側に向かって減少する傾斜勾配を有するような構造であってもよい。このようにすると、前述と同様の効果を得ることができると共に、よりきめ細かにビスマスの濃度の傾斜勾配を形成できるので、強誘電体膜３３におけるビスマス組成をほぼ均一にすることがより容易になり、強誘電体特性としてより十分な強誘電体膜３３を得ることができる。また、強誘電体膜３３の組成ずれを防止する目的で、従来例のように白金膜を用いることなく、白金膜よりもドライエッチング加工が容易な金属膜を電極として用いることができるので、強誘電体容量素子の加工不具合の発生を防止できる。
次に、図１３(b) に示すように、強誘電体膜３３の上に、上部電極３５を形成する。ここで、下部電極３１を構成する材料中には第Ｖ族の元素が含まれており、上部電極３１は、例えば、ＩｒＴａ、ＩｒＰａ、ＩｒＮｂ、ＩｒＴａＯx 、ＩｒＰａＯx 、又はＩｒＮｂＯx よりなる。また、上部電極３１の膜厚は１００〜５００ｎｍであることが好ましく、前記の第Ｖ族の元素を含む材料は、上部電極３１の表層５０〜１００ｎｍのみを構成する場合であってもよい。
次に、図１３(c) に示すように、強誘電体膜３３に対して熱処理を加える。ここでは、熱処理は、Ｏ3 雰囲気下、８００℃の温度にて１〜３０分間行なう。この熱処理により、図１３(c) に示すように、強誘電体膜３３中のビスマスが拡散する。ここで、下部電極３１及び上部電極３５は第Ｖ族の元素を含む材料よりなるので、熱処理によって強誘電体膜３３としてのＳＢＴ膜又はＳＢＴＮ膜からのビスマスの拡散を促進させると共に、本工程の熱処理中に、強誘電体膜３３から拡散されるビスマスと下部電極３１及び上部電極３５における第Ｖ族の元素とが化学反応することにより、図１３(d) に示すように、強誘電体膜３３と下部電極３１との間に第Ｖ族の元素とビスマスとを含む層３２を容易に形成すると共に、強誘電体膜３３と上部電極３５との間に第Ｖ族の元素とビスマスとを含む層３４を容易に形成することができる。このように、第Ｖ族の元素とビスマスとを含む層３２、３４が形成されるので、強誘電体膜３３から拡散してくるビスマスを効率的に捕獲することができる。このため、捕獲した層を分析することによって、強誘電体膜３３から拡散され抜け出るビスマスの量を予測することができるので、強誘電体膜３３の組成の制御をより効果的に行なうことができる。すなわち、前述の第１及び第２の実施形態では、強誘電体膜から拡散され抜け出るビスマスは、捕獲されることなく下部電極又は上部電極側に抜け出てしまうため、強誘電体膜から拡散され抜け出るビスマスの量を予測することは容易ではないので、強誘電体膜の組成の制御が不安定とならざるを得なかったが、本実施形態であれば、強誘電体膜３３の組成の制御をより精度良く行なうことができる。これにより、強誘電体電気的特性をより向上させることができる。また、下部電極３１及び上部電極３５は、第Ｖ族の元素を含む材料よりなるので、熱処理によって強誘電体膜３３からのビスマスの拡散を促進させることができるので、より短い熱処理時間で、強誘電体膜３３の全体におけるビスマスの組成をほぼ均一にすることが容易になると共に強誘電体膜３３の組成の制御を精度良く行なうことができる。これにより、強誘電体特性としてより十分な強誘電体膜３３を得ることができる。
また、前述のように、第４の実施形態では、第３の実施形態とは異なり、上部電極３５を形成した後に熱処理を行なうことが特徴となっている。このため、半導体製造プロセスコストを低減することができる。これは、一般的に、半導体装置では半導体記憶装置のメモリー（記憶）部とロジック（論理）部との段差を合わせるための平坦化には、ＢＰＳＧ膜に対して熱処理を行なって平坦化フローする製造方法、又はＢＰＳＧ膜に対して熱処理を行なって平坦化ＣＭＰする製造方法が用いられる。このような製造方法において、上部電極３５の形成後に強誘電体膜３３に対して熱処理を行なうことにより、強誘電体膜３３の熱処理と前述のＢＰＳＧ膜の熱処理とを同時に実施できる製造方法となるので、製造コストを低減することができる。
なお、前述した第４の本実施形態では、強誘電体膜３３としてＳＢＴ膜又はＳＢＴＮ膜を用いた場合について説明したが、他のＢｉ系層状ペロブスカイト型の強誘電体膜、例えばＢＬＴ膜等を用いた場合であっても同様の効果を得ることができる。なお、この場合は、下部電極及び上部電極には、第IV族の元素を含んでいることが好ましく、強誘電体膜と下部電極及び上部電極との間には、第IV族の元素とＬａとを含む層が形成される。
以上に説明したように、本発明によると、白金膜を用いることなく、強誘電体容量絶縁膜の組成ずれを防止すると共に微細加工による不具合を発生させない。したがって、本発明は、強誘電体膜、特に、絶縁金属酸化物であるＢｉ系層状ペブロスカイト型の強誘電体
膜を容量絶縁膜に用いた強誘電体容量素子等に有用である。
本発明の第１の実施形態に係る強誘電体容量素子を含む半導体装置の要部断面図である。 (a) 〜(d) は、本発明の第１の実施形態に係る強誘電体容量素子を含む半導体装置の製造方法を示す要部工程断面図である。 (a) 及び(d) は、本発明の第１の実施形態に係る熱処理後のＳＢＴ膜のＥＤＳ分析結果を示す図である。 本発明の第１の実施形態に係る強誘電体容量素子の加工不具合数を示すグラフである。 本発明の第１の実施形態に係る熱処理後の強誘電体容量素子の分極特性を示すグラフである。 本発明の第２の実施形態に係る強誘電体容量素子を含む半導体装置の要部断面図である。 (a) 〜(d) は、本発明の第２の実施形態に係る強誘電体容量素子を含む半導体装置の製造方法を示す要部工程断面図である。 本発明の第２の実施形態に係る熱処理後の強誘電体容量素子の分極特性を示すグラフである。 本発明の第３の実施形態に係る強誘電体容量素子の要部断面図である。 (a) 〜(d) は、本発明の第３の実施形態に係る強誘電体容量素子の製造方法を示す要部工程断面図である。 本発明の第３の実施形態に係る熱処理後の強誘電体容量素子の分極特性を示すグラフである。 本発明の第４の実施形態に係る強誘電体容量素子の要部断面図である。 (a) 〜(d) は、本発明の第４の実施形態に係る強誘電体容量素子の製造方法を示す要部工程断面図である。 従来例に係る強誘電体容量素子を含む半導体装置の構造を示す要部断面図である。 微細加工時の不具合の一事例を示す図である。
符号の説明
１、１０ 半導体基板
２、１１、２１、３１ 下部電極
３ａ 第１の強誘電体膜
３ｂ 第２の強誘電体膜
４、１３、２４、３５ 上部電極
１２、２３、３３ 強誘電体膜
２２、３２、３４ 第Ｖ族の元素とビスマスとを含む層

Claims (6)

  1. 基板上に、第１の導電膜よりなる下部電極を形成する工程と、
    前記下部電極の上に、第１の濃度を有するビスマスを含む第１の強誘電体膜を形成する工程と、
    前記第１の強誘電体膜の上に、第２の濃度を有するビスマスを含む第２の強誘電体膜を形成する工程と、
    前記第１の強誘電体膜及び前記第２の強誘電体膜の形成後に熱処理して前記第１の強誘電体膜及び前記第２の強誘電体膜を一括して焼結する工程と、
    前記熱処理後に、前記第２の強誘電体膜の上に、第２の導電膜よりなる上部電極を形成する工程とを備え、
    前記第１の導電膜は、貴金属酸化物、又は前記貴金属酸化物と貴金属との積層膜であり、
    前記熱処理前における前記第２の強誘電体膜は、前記第２の濃度が前記第１の濃度よりも低くなるように形成され、
    前記第１の強誘電体膜及び前記第２の強誘電体膜を一括して焼結することにより、前記第１の強誘電体膜及び前記第２の強誘電体膜のビスマス濃度を同一にすることを特徴とする強誘電体容量素子の製造方法。
  2. 基板上に、第１の導電膜よりなる下部電極を形成する工程と、
    前記下部電極の上に、各々の層がビスマスを含んでなる多層構造を有する強誘電体膜を形成する工程と、
    前記多層構造を有する強誘電体膜の形成後に熱処理して前記多層構造を有する強誘電体膜を一括して焼結する工程と、
    前記熱処理後における前記強誘電体膜の上に、第２の導電膜よりなる上部電極を形成する工程とを備え、
    前記第１の導電膜は、貴金属酸化物、又は前記貴金属酸化物と貴金属との積層膜であり、
    前記熱処理前における前記強誘電体膜を構成する前記各々の層は、該各々の層に含まれる前記ビスマスの濃度が前記下部電極側から前記上部電極側に向かって徐々に減少するように形成され、
    前記多層構造を有する強誘電体膜を一括して焼結することにより、前記多層構造を有する強誘電体膜の各々のビスマス濃度を同一にすることを特徴とする強誘電体容量素子の製造方法。
  3. 前記第２の導電膜は、貴金属酸化物、又は前記貴金属酸化物と貴金属との積層膜よりなることを特徴とする請求項１又は２に記載の強誘電体容量素子の製造方法。
  4. 基板上に、下部電極を形成する工程と、
    前記下部電極の上に、ＳＢＴ膜又はＳＢＴＮ膜よりなる強誘電体膜を形成する工程と、
    前記強誘電体膜の上に、上部電極を形成する工程と、
    前記上部電極の形成後に、熱処理を行なうことにより、前記下部電極と前記強誘電体膜との間に、及び前記強誘電体膜と前記上部電極との間に、第Ｖ族の元素とビスマスとを含む層を形成する工程とを備え、
    前記熱処理前における前記強誘電体膜は、前記強誘電体膜の膜厚方向において、前記ビスマスの濃度が前記下部電極側から前記強誘電体膜の中央付近に向かって徐々に減少すると共に前記強誘電体膜の中央付近から前記上部電極側に向かって徐々に上昇する傾斜勾配を有するように形成されることを特徴とする強誘電体容量素子の製造方法。
  5. 前記第Ｖ族の元素とビスマスとを含む層は、ＢｉＴａ、ＢｉＮｂ、ＢｉＴａＯx、又はＢｉＮｂＯxよりなることを特徴とする請求項４に記載の強誘電体容量素子の製造方法。
  6. 前記下部電極の上面層及び前記上部電極の下面層のうち、少なくとも前記下部電極の上面層は、第Ｖ族の元素を含む材料によって構成されており、
    前記第Ｖ族の元素を含む材料は、ＩｒＴａ、ＩｒＮｂ、ＩｒＴａＯx、又はＩｒＮｂＯxよりなることを特徴とする請求項４又は５に記載の強誘電体容量素子の製造方法。
JP2004357172A 2004-03-25 2004-12-09 強誘電体容量素子の製造方法 Expired - Fee Related JP4392336B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004357172A JP4392336B2 (ja) 2004-03-25 2004-12-09 強誘電体容量素子の製造方法
US11/081,815 US7338814B2 (en) 2004-03-25 2005-03-17 Method for fabricating ferroelectric capacitive element and ferroelectric capacitive element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004089545 2004-03-25
JP2004357172A JP4392336B2 (ja) 2004-03-25 2004-12-09 強誘電体容量素子の製造方法

Publications (2)

Publication Number Publication Date
JP2005311294A JP2005311294A (ja) 2005-11-04
JP4392336B2 true JP4392336B2 (ja) 2009-12-24

Family

ID=35096776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004357172A Expired - Fee Related JP4392336B2 (ja) 2004-03-25 2004-12-09 強誘電体容量素子の製造方法

Country Status (2)

Country Link
US (1) US7338814B2 (ja)
JP (1) JP4392336B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2491552A1 (en) * 2002-07-01 2004-01-08 Rolf Eisenring Method for storing electricity in quantum batteries
JP4164701B2 (ja) 2006-05-31 2008-10-15 セイコーエプソン株式会社 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリおよび強誘電体メモリの製造方法
JP4946214B2 (ja) * 2006-06-30 2012-06-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008124330A (ja) * 2006-11-14 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
RU2446545C2 (ru) * 2007-10-31 2012-03-27 Рольф АЙСЕНРИНГ Способ и устройство передачи электрической энергии без потерь
JP5347381B2 (ja) * 2008-08-28 2013-11-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US8575585B2 (en) * 2009-07-13 2013-11-05 Hewlett-Packard Development Company, L.P. Memristive device
US9899516B2 (en) * 2015-10-01 2018-02-20 Drexel University Engineered ferroelectric gate devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208536A (zh) * 1995-12-11 1999-02-17 惠普公司 提供电信业务的方法
US5780886A (en) * 1996-05-30 1998-07-14 Oki Electric Industry Co., Ltd. Non-volatile semiconductor memory cell and method for production thereof
JP3297794B2 (ja) 1996-07-12 2002-07-02 ソニー株式会社 強誘電体容量素子及びこれを備えた半導体装置
KR100399075B1 (ko) * 2000-12-08 2003-09-26 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 형성방법
US7166884B2 (en) * 2004-01-08 2007-01-23 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device and semiconductor device

Also Published As

Publication number Publication date
US7338814B2 (en) 2008-03-04
JP2005311294A (ja) 2005-11-04
US20050233476A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
US6624458B2 (en) Semiconductor device having a ferroelectric capacitor and fabrication process thereof
US7338814B2 (en) Method for fabricating ferroelectric capacitive element and ferroelectric capacitive element
JP2007043166A (ja) 多層下部電極及び多層上部電極を含む強誘電体構造物及びそれの製造方法
JP4930371B2 (ja) 半導体装置及びその製造方法
KR101084408B1 (ko) 반도체 장치 및 그 제조방법
WO2006134663A1 (ja) 半導体装置及びその製造方法
JP4002916B2 (ja) 半導体装置及びその製造方法
JP2002280524A (ja) 容量素子の形成方法
JP3594787B2 (ja) 半導体装置及びその製造方法
JPH09246490A (ja) 半導体装置及びその製造方法
JP2002203948A (ja) 半導体装置
US7053436B2 (en) Semiconductor device and method for fabricating the same
US20010034069A1 (en) Method of fabricating semiconductor device having ferroelectric capacitor
US20080258193A1 (en) Ferroelectric memory and method of manufacturing the same
JP2002231903A (ja) 誘電体素子およびその製造方法
KR100453884B1 (ko) 캐패시터 및 그의 제조 방법
JP2007221156A (ja) 半導体装置及びその製造方法
JPH04349657A (ja) 半導体装置
JP3797413B2 (ja) 半導体装置およびその製造方法
JP4749218B2 (ja) 強誘電体素子の製造方法
US20060231876A1 (en) Semiconductor device and mask pattern
KR100943011B1 (ko) 반도체 장치 및 그 제조 방법
JP4805775B2 (ja) イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法
JP2003197772A (ja) キャパシタ、半導体記憶装置およびその製造方法
US6437968B1 (en) Capacitive element

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees