JP4383340B2

JP4383340B2 - 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板

Info

Publication number: JP4383340B2
Application number: JP2004504043A
Authority: JP
Inventors: シン，キョン−ジュ; キム，ヒ−ソブ; ホン，スン−キュ; リ，ベク−ウォン
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-05-09
Filing date: 2002-07-24
Publication date: 2009-12-16
Anticipated expiration: 2022-07-24
Also published as: KR100848095B1; CN1625717A; DE10297732T5; WO2003096114A1; KR20030087683A; US7253849B2; JP2005524875A; US20050206795A1; CN100365492C; AU2002313935A1

Description

本発明は液晶表示装置に関し、特に広視野角を得るために画素領域を複数の小ドメインに分割する垂直配向液晶表示装置に関する。

液晶表示装置は、一般に、共通電極とカラーフィルターなどが形成されている上部基板と、薄膜トランジスタと画素電極などが形成されている下部基板との間に液晶物質を注入して、画素電極と共通電極に互いに異なる電位を印加することによって、電界を形成して液晶分子の配列を変更させ、これによって光の透過率を調節し、画像を表現する装置である。

ところが、液晶表示装置は視野角の狭い点が主な短所である。このような短所を克服するために視野角を広くする様々な方案が開発されており、その中でも液晶分子を上下基板に対して垂直に配向し、画素電極とその対向電極である共通電極に一定の切開パターンを形成したり突起を形成する方法が有力視されている。

切開パターンを形成する方法としては、画素電極と共通電極に各々切開パターンを形成して、これら切開パターンによって形成されるフリンジフィールドを利用し、液晶分子が傾斜方向を調節することにより視野角を広くする方法がある。

突起を形成する方法は上下基板上に形成されている画素電極と共通電極上に各々突起を形成することによって、突起により歪曲される電場を利用して液晶分子の傾斜方向を調節する方式である。

他の方法としては、下部基板上に形成されている画素電極には切開パターンを形成し、上部基板に形成されている共通電極上には突起を形成して、切開パターンと突起により形成されるフリンジフィールドを利用し、液晶分子の傾斜方向を調節することによりドメインを形成する方式がある。

このような視野角を広くするための様々な方案の中で、共通電極に切開パターンを形成する方法は、共通電極をパターニングするために別途のマスクが必要であり、カラーフィルター上にオーバーコート膜のない構造ではカラーフィルターの顔料が液晶物質に影響を与えるようになるので、カラーフィルター上にオーバーコート膜を形成しなければならず、パターニングされた電極の端部で転傾がひどく発生するなどの問題点がある。また、突起を形成する方法もまた突起を形成するための別途の工程を要するか、または既存の工程を変形させなければならないので、液晶表示装置の製造方法を複雑にさせる問題点がある。また、突起や切開部によって開口率が減少する。

本発明が目的とする技術的課題は、製造工程が複雑でないながら安定した多重ドメインを形成する液晶表示装置を提供することにある。

このような課題を解決するために、本発明では画素電極用薄膜トランジスタと方向制御電極用薄膜トランジスタを各々形成し、画素電極用薄膜トランジスタはデータ配線から信号の伝達を受けるようにし、方向制御電極用薄膜トランジスタは維持電極配線から信号の伝達を受けるようにする。

具体的には、絶縁基板と、前記絶縁基板上に形成されているゲート配線と、前記絶縁基板上に形成され前記ゲート配線と絶縁して交差しているデータ配線と、前記絶縁基板上に形成され前記データ配線と絶縁して交差している維持電極配線と、前記ゲート配線と前記データ配線が交差して定義する画素領域ごとに形成されており、切開部を有する画素電極と、前記ゲート配線と前記データ配線が交差して定義する画素領域ごとに形成されている方向制御電極と、前記ゲート配線と前記データ配線と前記画素電極とに接続されている第１薄膜トランジスタと、前記ゲート配線と前記維持電極配線と前記方向制御電極とに接続されている第２薄膜トランジスタと、を含む薄膜トランジスタ基板を備える。

この時、同じ画素領域内に位置する前記第１薄膜トランジスタと前記第２薄膜トランジスタは、それぞれ、前記ゲート配線と前記ゲート配線の前段のデータ配線とに接続されているのが好ましい。

さらには、絶縁基板と、前記絶縁基板上に形成され第１及び第２ゲート電極とゲート線を含むゲート配線と、前記絶縁基板上に形成され維持電極と維持電極線を含む維持電極配線と、前記ゲート配線及び前記維持電極配線上に形成されているゲート絶縁膜と、前記ゲート絶縁膜上に形成されている半導体層と、前記半導体層上に形成され、前記ゲート線と交差するデータ線と、前記データ線と接続されている第１ソース電極と、前記第１ゲート電極に対して前記第１ソース電極と対向している第１ドレイン電極と、前記維持電極配線と電気的に接続されている第２ソース電極と、前記第２ゲート電極に対して前記第２ソース電極と対向している第２ドレイン電極とを含むデータ配線と、前記第２ドレイン電極と接続されている方向制御電極と、前記データ配線及び前記方向制御電極上に形成され、接触孔を有する保護膜と、前記保護膜上に形成され、切開部を有し、前記接触孔を通じて前記第１ドレイン電極と電気的に接続されている画素電極とを含む薄膜トランジスタ基板を備える。

この時、前記方向制御電極は前記画素電極切開部と少なくとも一部分が重畳しなければならず、前記画素電極切開部は複数のＸ字状パターンと複数の直線状パターンからなり、前記方向制御電極は前記Ｘ字状パターンと重畳するのが好ましい。一方、前記半導体層は、前記データ線の下部に形成されているデータ線部半導体層、前記第１ソース電極と前記第１ドレイン電極の下部に形成されている第１チャンネル部半導体層、及び前記第２ソース電極と前記第２ドレイン電極下部に形成されている第２チャンネル部半導体層を含むのが好ましい。また、前記保護膜上に形成されており、前記保護膜及び前記ゲート絶縁膜に形成されている接触孔を通じて第２ソース電極と前記維持電極配線を連結しているソース電極連結部をさらに含むのが好ましい。また、前記方向制御電極は前記データ配線と同一層に同一物質から形成するのが好ましい。

また、第１絶縁基板と、前記第１絶縁基板上に形成されているゲート配線と、前記第１絶縁基板上に形成され、前記ゲート配線と絶縁して交差しているデータ配線と、前記第１絶縁基板上に形成され、前記データ配線と絶縁して交差している維持電極配線と、前記第１配線と前記データ配線とが交差して定義する画素領域ごとに形成され、切開部を有する画素電極と、前記ゲート配線と前記データ配線が交差して定義する画素領域ごとに形成されている方向制御電極と、前記ゲート配線と前記データ配線と前記画素電極とに接続されている第１スイッチング素子と、前記ゲート配線と前記維持電極配線と前記方向制御電極とに接続されている第２スイッチング素子を有する第２薄膜トランジスタと、前記第１絶縁基板と対向している第２絶縁基板と、前記第２絶縁基板上に形成されている基準電極と、前記第１絶縁基板と前記第２絶縁基板の間に注入されている液晶層と、を含む液晶表示装置を用意する。

この時、前記維持電極配線には前記基準電極と同一な電位が印加されることが好ましく、前記液晶層に含まれている液晶は負の誘電率異方性を有し、前記液晶はその長軸が前記第１及び第２基板に対して垂直配向されているか、または正の誘電率異方性を有して水平配向されていることができる。

また、絶縁基板と、前記絶縁基板上に形成されているゲート配線と、前記絶縁基板上に形成されている維持電極配線と、前記ゲート配線及び前記維持電極配線上に形成されているゲート絶縁膜と、前記ゲート絶縁膜上に形成され、非晶質シリコン層とドーピングされた非晶質シリコン層と金属層の３重層を含んで構成されたデータ配線と、前記ゲート絶縁膜上に形成され、非晶質シリコン層とドーピングされた非晶質シリコン層と金属層の３重層を含んで構成されており、第２ドレイン電極と電気的に接続されている方向制御電極、前記データ配線及び前記方向制御電極上に形成され、接触孔を有する保護膜と、前記保護膜上に形成され、切開部を有し、前記接触孔を通じて前記データ配線と電気的に接続されている画素電極と、を含む薄膜トランジスタ基板を用意する。

この時、前記ゲート配線は第１及び第２ゲート電極を含み、前記データ配線は第１及び第２ソース電極と第１及び第２ドレイン電極を含み、前記方向制御電極は前記第２ドレイン電極と接続されており、前記画素電極は前記第１ドレイン電極と接続されており、前記第２ソース電極は前記維持電極配線と接続されているのが好ましく、前記保護膜上に形成されており、前記保護膜及び前記ゲート絶縁膜に形成されている接触孔を通じて第２ソース電極と前記維持電極配線とに接続しているソース電極連結部をさらに含むのが好ましい。

このような薄膜トランジスタ基板は、ゲート配線及び維持電極配線を形成する段階と、ゲート絶縁膜と非晶質シリコン層と接触層と金属層とを積層する段階と、前記金属層と接触層と非晶質シリコン層とをパターニングして、データ配線と方向制御電極と薄膜トランジスタのチャンネル部とを形成する段階と、前記チャンネル部上に保護膜を形成する段階と、前記保護膜上に画素電極及びソース電極連結部を形成する段階と、を含む過程を通じて製造することができる。

本発明により、安定した輝度の実現が可能となり、線反転駆動や点反転駆動などの駆動方法に依存することがなく、また、データ線の負荷増加の誘発が防止できる。

発明の実施するための最良の形態

添付した図面を参考にして本発明の実施例について、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異なる形態で実現されることができ、ここで説明する実施例に限定されるわけではない。

図面において、複数の層及び領域を明確に表現するために厚さを拡大して示した。明細書全体を通じて類似した部分については同一な図面符号を付した。層、膜、領域、板など部分が他の部分“上に”あるとする時、これは他の部分“すぐ真上に”ある場合のみだけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分“すぐ上に”あるとする時には中間に他の部分がないことを意味する。

以下、図面を参考にして本発明の実施例による多重ドメイン液晶表示装置について説明する。

図１は本発明の実施例による液晶表示装置の回路図である。

本発明の実施例による液晶表示装置は、薄膜トランジスタ基板と、これと対向するカラーフィルター基板及びこれらの間に注入されている液晶層からなる。薄膜トランジスタ基板にはゲート線とデータ線が交差して画素領域を定義しており、基準電位（Ｖｃｏｍ）が印加される維持電極線がゲート線と並んで形成されている。この時、ゲート線を通して走査信号が伝えられ、データ線を通じて画像信号が伝えられ、維持電極線には基準電位が印加される。各画素領域には、ゲート線に連結されているゲート電極、データ線に連結されているソース電極及び画素電極にドレイン電極が連結されている画素電極用薄膜トランジスタ（Pixel TFT）と、前端のゲート線に連結されているゲート電極、維持電極線に連結されているソース電極及び方向制御電極に連結されているドレイン電極を有する方向制御電極用薄膜トランジスタ（DCE TFT）が一つずつ形成されている。方向制御電極は画素電極と容量性結合をなしており、これらの間の静電容量はＣ_ＤＰと表示する。画素電極はカラーフィルター基板の基準電極との間に液晶キャパシタを形成し、その静電容量はＣ_ＬＣと表示する。また、画素電極は維持電極線に連結されている維持電極との間に維持を形成し、その静電容量はＣ_ＳＴと表示する。

回路図には示されていないが、本発明による液晶表示装置の画素電極は切開部を有し、この切開部を通じて方向制御電極による電界が流出されるように方向制御電極と切開部とが重なっている。切開部を通じて流出される方向制御電極の電界によって液晶分子がプレチルトを有し、プレチルトを有する液晶分子は画素電極の電界が印加されると、ばらつきなく速かにプレチルトによって決定された方向に配向される。

ところが、方向制御電極の電界によって液晶分子がプレチルトを有するためには、基準電極に対する方向制御電極の電位差（以下、“方向制御電極電圧”という。）が基準電極に対する画素電極の電位差（以下、“画素電極電圧”という。）に比べて所定値以上にさらに大きくなければならない。本発明による液晶表示装置では、維持電極線電位を方向制御電極に印加した後、方向制御電極を浮遊状態におくことによりこのような条件を容易に満足させることができる。以下にその理由について説明する。

負電圧が与えられた画素電極を正電位でリフレッシュする瞬間を考えてみる。ゲート線にゲートオン信号が印加されると、方向制御電極用薄膜トランジスタ（DEC TFT）がオンして方向制御電極が画素電極より高い電位となる。この時、画素電極も方向制御電極と容量性結合をなしているので充電される。この時点で、方向制御電極と画素電極の間の静電容量Ｃ_ＤＰと、画素電極と基準電極の間の静電容量Ｃ_ＬＣとは直列に連結されている。画素電極は負電位を有していたので、Ｃ_ＬＣとＣ_ＤＰの直列充電時により、方向制御電極より低い電位を有するようになる。つまり、Ｖ_ＤＣＥ>Ｖ_ｐとなる。充電後に方向制御電極用薄膜トランジスタ（DCE TFT）がオフすると、方向制御電極は浮遊状態となる。したがって、画素電極電位がどのように変化しても、常に方向制御電極電位が画素電極電位より高い状態を維持するようになる。つまり、画素電極用薄膜トランジスタ（Pixel TFT）がオンして画素電極が正の電荷で充電されて電位が上がれば、方向制御電極の電位も画素電極電位と一定の電位差を維持しながら共に上昇する。これを回路関係式を利用して説明すると次の通りである。

回路内のキャパシタ両端の電圧は、

と表せる。浮遊状態にある電極は、無限大の抵抗と直列に連結しているのと等価であり、したがって、ｉ＝０やＶ_ｃ＝Ｖ_０、つまり、キャパシタ両端の初期電圧がそのまま維持される。これは浮遊状態にある電極の電位はそれ以外の電極に印加される電位によって上昇または下降することを意味する。

一方、負電圧でリフレッシュされる場合には、方向制御電極が画素電極より常に所定値だけ低い電位を維持する。

本発明では方向制御電極用薄膜トランジスタを維持電極線に連結して、基準電位が方向制御電極に印加される。したがって、次のフレームに画素電極に印加される電位の極性とは無関係に常に二つの電極の電位が同一な極性で上昇または下降する。結果として、本発明は線反転または点反転などの駆動方式に適用することができる。

また、同一な階調では、前後フレームの階調と関係がなく、方向制御電極と画素電極の間の電位差の偏差がないので、画質の安定性が高い。

方向制御電極用薄膜トランジスタがデータ線に連結されないため、データ線の負荷の増加を防止することができる。

以下に、本発明のより具体的な実施例について図２ａ乃至２ｃを参考にして説明する。

図２ａは本発明の実施例による液晶表示装置の配置図であり、図２ｂと図２ｃは各々図２ａのＩＩｂ-ＩＩｂ´線とＩＩｃ-ＩＩｃ´線による断面図である。

本発明の第１実施例による液晶表示装置は、下部基板とこれと対向している上部基板、及び下部基板と上部基板の間に注入されて基板に垂直に配向されている液晶物質からなる。

以下に、下部基板についてより詳細に説明する。

絶縁基板１１０上にゲート線１２１が形成されており、ゲート線１２１の上にデータ線１７１が形成されている。ゲート線１２１とデータ線１７１は互いに絶縁され、これらが交差してなす画素領域には第１ゲート電極１２３ａ、第１ソース電極１７３ａ及び第１ドレイン電極１７５ａの３端子を有する画素電極用薄膜トランジスタと、第２ゲート電極１２３ｂ、第２ソース電極１７３ｂ及び第２ドレイン電極１７５ｂの３端子を有する方向制御電極用薄膜トランジスタが一つずつ形成されており、方向制御電極１７６と画素電極１９０が各々形成されている。この時、画素電極用薄膜トランジスタは画素電極１９０をスイッチングするためものであり、方向制御電極用薄膜トランジスタは方向制御電極１７６をスイッチングするためのものである。画素電極用薄膜トランジスタのゲート電極１２３ａ、ソース電極１７３ａ及びドレイン電極１７５ａは各々当該画素端のゲート線１２１、データ線１７１及び画素電極１９０に連結されている。方向制御電極用薄膜トランジスタのゲート電極１２３ｂ、ソース電極１７３ｂ及びドレイン電極１７５ｂは各々前端のゲート線１２１、維持電極線１３１及び方向制御電極１７６に連結されている。方向制御電極１７６は液晶分子のプレチルトを制御するための方向制御電圧の印加を受け、基準電極２７０との間に方向制御電界を形成する。ここで方向制御電極１７６はデータ線１７１を形成する段階で形成する。

下部基板について各層構造を考慮して詳細に説明する。

絶縁基板１１０上に横方向にゲート線１２１が形成されており、第１及び第２ゲート電極１２３ａ、１２３ｂがゲート線１２１に連結されている。また、絶縁基板１１０上には維持電極線１３１と第１乃至第４維持電極１３３ａ、１３３ｂ、１３３ｃ、１３３ｄが形成されている。維持電極線１３１は横方向にのびており、第１及び第２維持電極１３３ａ、１３３ｂは維持電極線１３１から縦方向にのびている。第３及び第４維持電極１３３ｃ、１３３ｄは横方向に形成されており、第１維持電極１３３ａと第２維持電極１３３ｂを連結している。ゲート配線１２１、１２３ａ、１２３ｂ及び維持電極配線１３１、１３３ａ、１３３ｂ、１３３ｃ、１３３ｄは、アルミニウムまたはその合金、クロムまたはその合金、モリブデンまたはその合金などからなるのが好ましい。必要に応じては、ゲート配線１２１，１２３ａ、１２３ｂ及び維持電極配線１３１，１３１ａ−１３１ｄは、物理化学的特性に優れたＣｒまたはＭｏ合金などからなる第１層と、抵抗の小さいＡｌまたはＡｇ合金などからなる第２層の二重層で形成することも可能である。

ゲート配線１２１、１２３ａ、１２３ｂ及び維持電極配線１３１、１３３ａ、１３３ｂ、１３３ｃ、１３３ｄ上にはゲート絶縁膜１４０が形成されている。

ゲート絶縁膜１４０上には非晶質シリコンなどの半導体からなる半導体層１５１ａ、１５１ｂ、１５３、１５５が形成されている。半導体層１５１ａ、１５１ｂ、１５３、１５５は薄膜トランジスタのチャンネルを形成する第１及び第２チャンネル部半導体層１５１ａ、１５１ｂと、データ線１７１下に位置するデータ線部半導体層１５３、及び方向制御電極１７６と維持電極１３３ｃ、１３３ｄとが交差する部分でこれらの配線の間の絶縁を保障するための交差部半導体層１５５を含む。半導体層１５１ａ、１５１ｂ、１５３、１５５の上部にはシリサイドまたはｎ型不純物が高濃度でドーピングされているｎ+水素化非晶質シリコンなどの物質からなる抵抗性接触層１６１、１６３ａ、１６３ｂ、１６５ａ、１６５ｂが各々形成されている。

抵抗性接触層１６１、１６３ａ、１６３ｂ、１６５ａ、１６５ｂ及びゲート絶縁膜１４０上にはデータ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂが形成されている。データ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂは縦方向に形成されており、ゲート線１２１と交差して画素を定義するデータ線１７１、データ線１７１の分枝であり抵抗性接触層１６３ａの上部までのびている第１ソース電極１７３ａ、第１ソース電極１７３ａと分離されて、第１ゲート電極１２３ａに対して第１ソース電極１７３ａの反対側に位置し、抵抗性接触層１６５ａ上部に形成されている第１ドレイン電極１７５ａ、第２ゲート電極１２３ｂ上部で対向している抵抗性接触層１６３ｂ、１６５ｂ上に形成されている第２ソース電極１７３ｂ及び第２ドレイン電極１７５ｂ、データ線１７１の一端に連結されて、外部からの画像信号の印加を受けるデータパッド（図示せず）を含む。また、ゲート線１２１とデータ線１７１が交差してなす画素領域内には複数個のＸ字状金属片が連結されて構成される方向制御電極１７８が形成されている。この時、方向制御電極１７６は第２ドレイン電極１７５ｂと連結されている。データ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂ及び方向制御電極１７６は、アルミニウムまたはその合金、クロムまたはその合金、モリブデンまたはその合金などからなり、必要に応じては物理化学的特性に優れたＣｒまたはＭｏ合金などからなる第１層と、抵抗の小さいＡｌまたはＡｇ合金などからなる第２層の二重層で形成することも可能である。

データ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂ上には窒化ケイ素または有機絶縁膜からなる保護膜１８０が形成されている。

保護膜１８０には、第１ドレイン電極１７５ａを露出する接触孔１８１、ゲート絶縁膜１４０にもわたって形成されて維持電極線１３１を露出する接触孔１８２、第２ソース電極１７３ｂを露出する接触孔１８３、データパッドを露出する接触孔（図示せず）、ゲート絶縁膜１４０にもわたって形成されてゲートパッドを露出する接触孔（図示せず）が形成されている。この時、パッドを露出する接触孔は、多角形や円形の様々な形状に形成されることができ、面積は２ｍｍ×６０μｍ以下、０．５ｍｍ×１５μｍ以上であるのが好ましい。

保護膜１８０上には、接触孔１８１を通じて第１ドレイン電極１７５ａと連結されて、複数個のＸ字状切開部１９１と直線型切開部１９２を有する画素電極１９０が形成されている。この時、複数個のＸ字状切開部１９１は方向制御電極１７６のＸ字状部分と重畳し、直線型切開部１９２は第３及び第４維持電極１３３ｃ、１３３ｄと重畳する。方向制御電極１７６は切開部１９１だけでなく画素電極１９０の切開部１９１周辺部と広く重畳して、画素電極１９０との間に所定の静電容量を有するキャパシタを形成する。また、保護膜１８０上には接触孔１８２、１８３を通じて維持電極線１３１と第２ソース電極１７３ｂを連結するソース電極連結橋９２が形成されている。また、保護膜１８０上には、接触孔を通じて各々ゲートパッド及びデータパッドと連結されている補助ゲートパッド（図示せず）及び補助データパッド（図示せず）が形成されている。ここで、画素電極１９０、ソース電極連結橋９２、補助ゲートパッド及び補助データパッドはＩＺＯ（indium zinc oxide）からなる。画素電極１９０、ソース電極連結橋９２及び補助パッドはＩＴＯで形成することも可能である。

以上で、画素電極１９０は画素領域を複数の小ドメインに分割するための切開部パターン１９１、１９２を有し、このうち、第１切開部１９１は方向制御電極１７６と重なっており、第２切開部１９２は維持電極１３３ｃ、１３３ｄと重なっている。つまり、液晶表示装置を上で見る時、方向制御電極１７６が第１切開部１９１を通じて露出されて見えるように方向制御電極１７６と第１切開部１９１を配列する。また、維持電極線１３１と方向制御電極１７６の間に方向制御電極用薄膜トランジスタを連結し、データ線１７１と画素電極１９０の間に画素電極用薄膜トランジスタを連結し、画素電極１９０と方向制御電極１７６は容量性結合をなすように配置する。

本発明の他の実施例では、方向制御電極１７６はゲート配線１２１、１２３ａ、１２３ｂと同じ層に形成することも可能である。また、方向制御電極１７６上部の保護膜１８０を除去してトレンチを形成することも可能である。

以下には、上部基板２１０についてより詳細に説明する。

ガラスなどの透明な絶縁物質からなる上部基板２１０の下面に、光漏れを防止するためのブラックマトリックス２２０と赤、緑、青のカラーフィルター２３０、及びＩＴＯまたはＩＺＯなどの透明な導電物質からなっている基準電極２７０が形成されている。

液晶層３に含まれている液晶分子は、画素電極１９０と基準電極２７０の間に電界が印加されない状態でその方向子が下部基板１１０と上部基板２１０に対して垂直をなすように配向されており、負の誘電率異方性を有する。下部基板１１０と上部基板２１０は画素電極１９０がカラーフィルター２３０と対応して正確に重なるように整列される。そうすると、画素領域は第１及び第２切開部１９１、１９２によって複数の小ドメインに分割される。また、方向制御電極１７６によって分割されたドメイン内で液晶層３の配向がさらに安定になる。

前記では液晶分子が負の誘電率異方性を有し、基板１１０、２１０に対して垂直配向されていることを例に挙げたが、正の誘電率異方性を有する液晶分子を基板１１０、２１０に対して水平配向して液晶層３を形成することもできる。

このような構造の液晶表示装置において薄膜トランジスタ基板を製造する方法について説明する。

図３ａ乃至図３ｄは本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した断面図である。

まず、図３ａに示したように、金属などの導電体層をスパッタリングなどの方法で積層し、マスクを利用した第１写真エッチング工程で乾式または湿式エッチングして、基板１１０上にゲート線１２１、ゲートパッド（図示せず）及びゲート電極１２３を含むゲート配線と維持電極線１３１及び維持電極１３３ａ、１３３ｂ、１３３ｃ、１３３ｄを含む維持配線を形成する。

次に、図３ｂに示したように、ゲート絶縁膜１４０、水素化非晶質シリコン層、ｎ型不純物が高濃度でドーピングされている非晶質シリコン層を、化学気相蒸着法を利用して各々が１、５００Å乃至５、０００Å、５００Å乃至２、０００Å、３００Å乃至６００Åの厚さで連続蒸着し、マスクを利用した写真エッチング工程で非晶質シリコン層とドーピングされた非晶質シリコン層とを順次にパターニングして非晶質シリコン層１５１ａ、１５１ｂ、１５３と抵抗性接触層１６０ａ、１６０ｂ、１６１を形成する。

次に、図３ｃに図示したように、金属などの導電体層をスパッタリングなどの方法で１、５００Å乃至３、０００Åの厚さで蒸着した後、マスクを利用した写真エッチング工程でパターニングして、データ線１７１、ソース電極１７３ａ、１７３ｂ、ドレイン電極１７５ａ、１７５ｂ及びデータパッド（図示せず）を含むデータ配線と方向制御電極１７６を形成する。次に、ソース電極１７３ａ、１７３ｂとドレイン電極１７５ａ、１７５ｂに覆われない抵抗性接触層１６０ａ、１６０ｂをエッチングして、ソース電極１７３ａ、１７３ｂとドレイン電極１７５ａ、１７５ｂの間の半導体層１５３を露出し、両側を分離された抵抗性接触層１６３ａ、１６３ｂ、１６５ａ、１６５ｂを形成し、ドレイン電極１７５ａ、１７５ｂを露出させる。

次に、図３ｄに示したように、低い誘電率を有し、平坦化特性に優れた有機絶縁物質を塗布したり、または４．０以下の低い誘電率を有するＳｉＯＦ、ＳｉＯＣなどのような低誘電率絶縁物質を化学気相蒸着で積層して保護膜１８０を形成し、マスクを利用した写真エッチング工程でゲート絶縁膜１４０と共にパターニングし、接触孔１８１、１８２、１８３を形成する。

最後に、図２ａに示したように、４００Å乃至５００Å厚さのＩＴＯまたはＩＺＯ層を蒸着し、マスクを利用した写真エッチング工程でエッチングして、画素電極１９０、ソース電極連結橋９２、補助ゲートパッド（図示せず）及び補助データパッド（図示せず）を形成する。

このような方法は前述したように、５枚のマスクを利用する製造方法に適用できるが、４枚のマスクを利用する液晶表示装置用薄膜トランジスタ基板の製造方法においても同一に適用することができる。これについて図面を参照して詳細に説明する。

図４は本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図５は図４のＶ-Ｖ’線及びＶ’-Ｖ”線による断面図である。

第２実施例による液晶表示装置用薄膜トランジスタ基板は４枚のマスク工程で製造したものであって、５枚のマスク工程で製造した薄膜トランジスタ基板に比べて次のような特徴を有する。

データ線１７１、ソース電極１７３ａ、１７３ｂ、ドレイン電極１７５ａ、１７５ｂ及びデータパッド１７９を含むデータ配線と方向制御電極１７６の下部に、これと同一なパターンで接触層１６１、１６３ａ、１６３ｂ、１６５ａ、１６５ｂ、１６８が形成されており、第１及び第２ソース電極１７３ａ、１７３ｂと第１及び第２ドレイン電極１７５ａ、１７５ｂの間のチャンネル部が連結されていることを除いては、非晶質シリコン層１５１ａ、１５１ｂ、１５３、１５８もデータ配線及び方向制御電極１７６と同一なパターンを有する。その他の事項は５枚のマスク工程による薄膜トランジスタ基板と同一である。

図４にはゲートパッド１２５、維持パッド１３５及びデータパッド１７９と共に補助ゲートパッド９５、補助維持パッド９９及び補助データパッド９７が示されている。

次に、このような構造的特徴を有する薄膜トランジスタ基板の製造方法について説明する。

図６ａ乃至図１１ｂは本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した配置図または断面図である。

まず、図６ａ及び６ｂに示したように、第１実施例と同一にＡｌまたはＡｇ合金などを蒸着し写真エッチングして、ゲート線１２１、ゲートパッド１２５、ゲート電極１２３を含むゲート配線と維持電極配線１３１、１３３ａ、１３３ｂ、１３３ｃ、１３３ｄを形成する（第１マスク）。

次に、図７に示したように、窒化ケイ素からなるゲート絶縁膜１４０、非晶質シリコン層１５０、接触層１６０を化学気相蒸着法を利用して各々１、５００Å乃至５、０００Å、５００Å乃至２、０００Å、３００Å乃至６００Åの厚さで連続蒸着し、次いで、ＡｌまたはＡｇ合金などからなる導電体層１７０をスパッタリングなどの方法で蒸着し、その上に感光膜ＰＲを１μｍ乃至２μｍの厚さで塗布する。

その後、マスクによって感光膜ＰＲに光を照射した後に現像し、図８ａ及び８ｂに図示したように、感光膜パターンＰＲ１、ＰＲ２を形成する。この時、感光膜パターンＰＲ１、ＰＲ２の中で薄膜トランジスタのチャンネル部Ｃ、つまり、ソース電極１７３ａ、１７３ｂとドレイン電極１７５ａ、１７５ｂの間に位置した第２部分ＰＲ２はデータ配線部Ａ、つまり、データ配線が形成される部分に位置した第１部分ＰＲ１より厚さが薄くなるようにし、その他の部分Ｂの感光膜ＰＲは全て除去する。この時、チャンネル部Ｃに残っている感光膜ＰＲ２の厚さとデータ配線部Ａに残っている感光膜ＰＲ１の厚さの比は、後述するエッチング工程での工程条件によって変えなければならないが、第２部分ＰＲ２の厚さを第１部分ＰＲ１の厚さの１/２以下とするのが好ましく、例えば、４、０００Å以下であるのが良い（第２マスク）。

このように、位置によって感光膜パターンの厚さを異ならせる方法は多様でありうるが、Ｃ領域の光透過量を調節するためには、主にスリットや格子状のパターンを形成するかまたは半透明膜を使用する。

この時、スリットの間に位置したパターンの線幅やパターンの間の間隔、つまり、スリットの幅は露光時に使用する露光器の分解能より小さいのが好ましく、半透明膜を利用する場合には、マスクを製作する時に透過率を調節するために他の透過率を有する薄膜を利用したり厚さの異なる薄膜を利用することができる。

このようなマスクによって感光膜に光を照射すれば、光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の調査量が少ないために高分子は完全分解されない状態であり、遮光幕で遮った部分では高分子がほとんど分解されない。次に、感光膜を現像すれば、高分子が分解されない部分だけが残り、光の照射量が少ない中央部分には、光が全く照射されない部分より薄い厚さの感光膜が残すようになる。この時、露光時間を長くすれば、全ての分子が分解されるので、そのようにならないようにしなければならない。

このような薄い厚さの感光膜ＰＲ２はリフローが可能な物質からなる感光膜を利用し、光が完全に透過することができる部分と光が完全に透過できない部分に分けられた通常のマスクで露光した後に現像し、リフローさせて感光膜が残留しない部分に感光膜の一部を流れるようにすることで形成することもできる。

次に、感光膜パターンＰＲ１、ＰＲ２及びその下部の膜である導電体層１７０、接触層１６０及び半導体層１５０に対するエッチングを進行する。この時、データ配線部Ａにはデータ配線及びその下部の膜がそのまま残っており、チャンネル部Ｃには半導体層だけ残っていなければならず、その他の部分Ｂには上の３個の層１５０、１６０、１７０が全て除去されてゲート絶縁膜１４０が露出される、その他の部分Ｂのようにならなければならない。

まず、図９に示したように、その他の部分Ｂの露出されている導電体層１７０を除去してその下部の中間層１６０を露出させる。この過程では乾式エッチングまたは湿式エッチング方法のいずれも用いることができ、この時、導電体層１７０はエッチングされ、感光膜パターンＰＲ１、ＰＲ２はほとんどエッチングされない条件下で行うことが良い。しかし、乾式エッチングの場合、導電体層１７０だけをエッチングし、感光膜パターンＰＲ１、ＰＲ２はエッチングされない条件を探すのが難しいので、感光膜パターンＰＲ１、ＰＲ２も導電体層１７０と共にエッチングされる条件下で行う。この場合には湿式エッチングの場合より第２部分ＰＲ２の厚さを厚くして、この過程で第２部分ＰＲ２が除去されて下部の導電体層１７０が露出されることが生じないようにする。

そうすると、図９に示したように、チャンネル部Ｃ及びデータ配線部Ａの導電体層１７１、１７０ａ、１７０ｂだけが残り、その他の部分Ｂの導電体層１７０は全て除去されてその下部の接触層１６０が露出される。この時、残ったデータ配線部導電体パターン１７１、１７０ａ、１７０ｂは、ソース及びドレイン電極１７３ａ、１７３ｂ、１７５ａ、１７５ｂが分離されずに連結されている点を除けば、データ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂ、１７９の形態と同一である。また、乾式エッチングを使用した場合、感光膜パターンＰＲ１、ＰＲ２の一部もエッチングされる。

次に、図９に示したように、その他の部分Ｂの露出された接触層１６０及びその下部の非晶質シリコン層１５０を、チャンネル部Ｃの感光膜の第２部分ＰＲ２と共に乾式エッチング方法で同時に除去する。この時のエッチングは、感光膜パターンＰＲ１、ＰＲ２と接触層１６０及び半導体層１５０（半導体層と中間層はエッチング選択性が殆どない）が同時にエッチングされ、ゲート絶縁膜１４０はエッチングされない条件下で行わなければならず、特に感光膜パターンＰＲ１、ＰＲ２と半導体層１５０に対するエッチング比がほぼ同一の条件でエッチングするのが好ましい。例えば、ＳＦ_６とＨＣｌの混合気体やＳＦ_６とＯ_２の混合気体を用いると、ほぼ同一の厚さにパターンＰＲ１、ＰＲ２と半導体層１５０をエッチングすることができる。感光膜パターンＰＲ１、ＰＲ２と半導体層１５０に対するエッチング比が同一な場合、チャンネル部Ｃの第２部分ＰＲ２の厚さは半導体層１５０と接触層１６０の厚さを合せたものと同じかそれより小さくならなければならない。

そうすると、図１０に示したように、チャンネル部Ｃの第２部分ＰＲ２が除去されてソース/ドレイン用導電体パターン１７０ａ、１７０ｂが露出され、その他の部分Ｂの接触層１６０及び非晶質シリコン層１５０が除去されてその下部のゲート絶縁膜１４０が露出される。一方、データ配線部Ａの感光膜パターン第１部分ＰＲ１もまたエッチングされるので、厚さが薄くなる。また、この段階で非晶質シリコン層パターン１５１ａ、１５１ｂ、１５３、１５７が完成する。非晶質シリコン層パターン１５１ａ、１５１ｂ、１５３、１５７の上には接触層１６１、１６０ａ、１６０ｂ、１６８が形成されている。

次に、アッシングによってチャンネル部Ｃのソース/ドレイン用導電体パターン１７０ａ、１７０ｂの表面にある感光膜の残りものを除去する。

次に、図１１ａ及び１１ｂに示したように、チャンネル部Ｃのソース/ドレイン用導電体パターン１７０ａ、１７０ｂ及びその下部のソース/ドレイン用接触層パターン１６０ａ、１６０ｂをエッチングして除去する。この時、エッチングは、ソース/ドレイン用導電体パターン１７０ａ、１７０ｂと接触層パターン１６０ａ、１６０ｂ全てに対して乾式エッチングだけで進行することもでき、ソース/ドレイン用導電体パターン１７０ａ、１７０ｂに対しては湿式エッチングで、接触層パターン１６０ａ、１６０ｂに対しては乾式エッチングで行うこともできる。前者の場合、ソース/ドレイン用導電体パターン１７０ａ、１７０ｂと接触層パターン１６０ａ、１６０ｂのエッチング選択比が大きい条件下でエッチングを行うことが好ましく、これはエッチング選択比が大きくない場合にはエッチングの終点が難しく、チャンネル部Ｃに残る半導体パターン１５１ａ、１５１ｂの厚さの調節が容易でないためである。湿式エッチングと乾式エッチングを交互に行う後者の場合には、湿式エッチングされるソース/ドレイン用導電体パターン１７０ａ、１７０ｂの側面はエッチングされるが、乾式エッチングされる接触層パターン１６０ａ、１６０ｂは殆どエッチングされないので、階段状に形成される。接触層パターン１６０ａ、１６０ｂ及び半導体パターン１５１ａ、１５１ｂをエッチングする時に使用するエッチング気体の例としてはＣＦ_４とＨＣｌの混合気体やＣＦ_４とＯ_２の混合気体が挙げられ、ＣＦ_４とＯ_２を用いると均一な厚さに半導体パターン１５１ａ、１５１ｂを残すことができる。この時、半導体パターン１５１ａ、１５１ｂの一部が除去されて厚さが薄くなることができ、部分Ａの感光膜パターンの第１部分ＰＲ１の一部もエッチングされる。この時のエッチングはゲート絶縁膜１４０がエッチングされない条件で行わなければならず、第１部分ＰＲ１がエッチングされてその下部のデータ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂ、１７９が露出されないように、感光膜パターンが厚いのが好ましいことは勿論である。

そうすると、ソース電極１７３ａ、１７３ｂとドレイン電極１７５ａ、１７５ｂが分離されながら、データ配線１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂ、１７９とその下部の接触層パターン１６１、１６３ａ、１６３ｂ、１６５ａ、１６５ｂが完成される。

最後にデータ配線部Ａに残っている感光膜第１部分ＰＲ１を除去する。しかし、第１部分ＰＲ１の除去は、チャンネル部Ｃのソース/ドレイン用導電体パターン１７０ａ、１７０ｂを除去した後、その下の接触層パターン１６０ａ、１６０ｂをエッチングする前に行われることもできる。

前述したように、湿式エッチングと乾式エッチングを交互に行うか又は乾式エッチングだけを用いることができる。後者の場合には一種類のエッチングだけを用いるので工程が比較的に簡便であるが、それに相応しいエッチング条件を探すのが困難である。反面、前者の場合にはエッチング条件を探すのが比較的に容易であるが、工程が後者に比べて面倒な点がある。

次に、図４及び図５に図示したように、ａ-Ｓｉ:Ｃ:Ｏ膜またはａ-Ｓｉ:Ｏ:Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成長させたり、窒化ケイ素などの無機絶縁物質を蒸着したり、またはアクリル系物質などの有機絶縁物質を塗布して保護膜１８０を形成する。この時、ａ-Ｓｉ:Ｃ:Ｏ膜の場合には気体状態のＳｉＨ（ＣＨ_３）_３、ＳｉＯ_２（ＣＨ_３）_４、（ＳｉＨ）_４Ｏ_４（ＣＨ_３）_４、Ｓｉ（Ｃ_２Ｈ_５Ｏ）_４などを基本源として用い、Ｎ_２ＯまたはＯ_２などの酸化剤とＡｒまたはＨｅなどを混合した気体を流しながら蒸着する。また、ａ-Ｓｉ:Ｏ:Ｆ膜の場合には、ＳｉＨ_４、ＳｉＦ_４などにＯ_２を添加した気体を流しながら蒸着する。この時、フッ素の補助ソースとしてＣＦ_４を添加することもできる。

次に、図４及び図５に示したように、保護膜１８０をゲート絶縁膜１４０と一緒に写真エッチングして、第１ドレイン電極１７５ａ、第２ソース電極１７３ｂ、維持電極線１３１、ゲートパッド１２５、維持パッド１３５及びデータパッド１７９を各々露出する接触孔１８１、１８２、１８３、１８４、１８５、１８６を形成する。この時、パッド１２５、１７９、１３５を露出する接触孔１８４、１８５、１８６の面積は２ｍｍ×６０μｍ以下、０．５ｍｍ×１５μｍ以上であるのが好ましい（第３マスク）。

最後に、１５００Å乃至５００Å厚さのＩＴＯ層またはＩＺＯ層を蒸着し写真エッチングして、ドレイン電極１７５と連結される画素電極１９０、ゲートパッド１２５と連結された補助ゲートパッド９５、データパッド１７９と連結された補助データパッド９７、及び第２ソース電極１７３ｂと維持電極線１３１を連結するソース電極連結橋９２を形成する（第４マスク）。

この時、画素電極１９０、補助ゲートパッド９５、補助データパッド９７及びソース電極連結橋９２をＩＺＯで形成する場合には、エッチング液としてクロムエッチング液を用いることができ、これらを形成するための写真エッチング過程で接触孔を通じて露出されたデータ配線やゲート配線の金属が腐食することを防止することができる。このようなクロムエッチング液としては（ＨＮＯ_３/（ＮＨ_４）_２Ｃｅ（ＮＯ_３）_６/Ｈ_２Ｏ）などがある。また、接触部の接触抵抗を最小化するためにはＩＺＯを常温で２００℃以下の範囲で積層するのが好ましく、ＩＺＯ薄膜を形成するために使用するためにＩｎ_２Ｏ_３及びＺｎＯを含むのが好ましく、ＺｎＯの含有量は１５〜２０ａｔ％範囲であるのが好ましい。

一方、ＩＴＯやＩＺＯを積層する前の予熱工程で使用する気体としては窒素を用いるのが好ましく、これは接触孔１８１、１８２、１８３、１８４、１８５、１８６を通じて露出された金属膜の上部に金属酸化膜が形成されることを防止するためである。

図１２は図２ａ及び図４に示された本発明の実施例による液晶表示装置用薄膜トランジスタ基板の構成を簡略化して示したものである。

以上のように維持電極線に連結された薄膜トランジスタＴ２で方向制御電極１７６をスイッチングし、データ線１７１に連結された薄膜トランジスタＴ１で画素電極１９０をスイッチングし、画素電極１９０と方向制御電極１７６は容量性結合をなすようにすることによって、同一な階調では画素電極１９０と方向制御電極１７６の間の電位差の偏差がないようにする。したがって、安定した輝度実現が可能となり、線反転駆動や点反転駆動など駆動方法に拘束されない。また、データ線の負荷増加も誘発しないという利点もある。

図１３は本発明の実施例による液晶表示装置の写真である。

図１３から、本発明による液晶表示装置が、不安定な表面模様の少ない優れた表示品質を示すことが分かる。

以上では本発明の好ましい実施例を参照して説明したが、当該技術分野の熟練した当業者は下記の特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で、本発明を多様に修正及び変更させることができることを理解することができる。

以上のように、維持電極線に連結された薄膜トランジスタに方向制御電極１７６をスイッチングし、データ線１７１に連結された薄膜トランジスタに画素電極１９０をスイッチングし、画素電極１９０と方向制御電極１７６は容量性結合をなすようにすることによって、同一な階調では画素電極１９０と方向制御電極１７６の間の電位差の偏差がないようにする。したがって、安定した輝度実現が可能となり、線反転駆動や点反転駆動など駆動方法に拘束されることなく適用することができる。また、データ線の負荷増加も誘発しないという利点もある。

本発明の実施例による液晶表示装置の回路図である。本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。図２ａのＩＩｂ-ＩＩｂ’線による断面図である。図２ａのとＩＩｃ-ＩＩｃ’線による断面図である。本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した断面図である。本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した断面図である。本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した断面図である。本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した断面図である。本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。図４のＶ-Ｖ’線及びＶ’-Ｖ’’線による断面図である。本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した配置図または断面図である。本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した配置図または断面図である。本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した配置図または断面図である。本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した配置図または断面図である。本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した配置図または断面図である。本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した配置図または断面図である。本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した配置図または断面図である。本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した配置図または断面図である。本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した配置図または断面図である。本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した配置図または断面図である。本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した配置図または断面図である。本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した配置図または断面図である。本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板を製造する過程を順に示した配置図または断面図である。本発明の第１及び第２実施例による液晶表示装置用薄膜トランジスタ基板を簡略に示した構成図である。本発明の実施例による液晶表示装置の写真である。

符号の説明

１２１ゲート線
１２３ゲート電極
１４０ゲート絶縁膜
１５１半導体層
１６０接触層
１７０導電体層
１７１データ線
１７３ソース電極
１７５ドレイン電極
１７６方向制御電極
１８０保護膜
１９０画素電極

Claims

絶縁基板と、
前記絶縁基板上に形成されているゲート配線と、
前記絶縁基板上に形成され、前記ゲート配線と絶縁して交差しているデータ配線と、
前記絶縁基板上に形成され、前記データ配線と絶縁して交差している維持電極配線と、
前記ゲート配線と前記データ配線が交差して定義する画素領域ごとに形成されており、切開部を有する画素電極と、
前記ゲート配線と前記データ配線が交差して定義する画素領域ごとに形成されている方向制御電極と、
前記ゲート配線と前記データ配線と前記画素電極とに接続されている第１薄膜トランジスタと、
前記ゲート配線と前記維持電極配線と前記方向制御電極とに接続されている第２薄膜トランジスタと、
を含むことを特徴とする、薄膜トランジスタ基板。
同じ画素領域内に位置する前記第１薄膜トランジスタと前記第２薄膜トランジスタは、それぞれ、前記ゲート配線と、前記ゲート配線の前段のデータ配線とに接続されていることを特徴とする、請求項１に記載の薄膜トランジスタ基板。
絶縁基板と、
前記絶縁基板上に形成され、第１ゲート電極と第２ゲート電極とゲート線とを含むゲート配線と、
前記絶縁基板上に形成され、維持電極と維持電極線とを含む維持電極配線と、
前記ゲート配線及び前記維持電極配線上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体層と、
前記半導体層上に形成され、前記ゲート線と交差するデータ線と、前記データ線と接続されている第１ソース電極と、前記第１ゲート電極に対して前記第１ソース電極と対向している第１ドレイン電極と、前記維持電極配線と電気的に接続されている第２ソース電極と、前記第２ゲート電極に対して前記第２ソース電極と対向している第２ドレイン電極と、を含むデータ配線と、
前記第２ドレイン電極と接続されている方向制御電極と、
前記データ配線及び前記方向制御電極上に形成され、接触孔を有する保護膜と、
前記保護膜上に形成され、切開部を有し、前記接触孔を通じて前記第１ドレイン電極と電気的に接続されている画素電極と、
を含むことを特徴とする、薄膜トランジスタ基板。
前記方向制御電極は、前記画素電極の切開部と少なくとも一部分が重畳することを特徴とする、請求項３に記載の薄膜トランジスタ基板。
前記画素電極の切開部は複数のＸ字状パターンと複数の直線状パターンからなり、
前記方向制御電極は前記Ｘ字状パターンと重畳することを特徴とする、請求項４に記載の薄膜トランジスタ基板。
前記半導体層は、
前記データ線の下部に形成されているデータ線部半導体層と、
前記第１ソース電極と前記第１ドレイン電極の下部に形成されている第１チャンネル部半導体層と、
前記第２ソース電極と前記第２ドレイン電極下部に形成されている第２チャンネル部半導体層と、
を含むことを特徴とする、請求項４に記載の薄膜トランジスタ基板。
前記保護膜上に形成され、前記保護膜及び前記ゲート絶縁膜に形成されている接触孔を通じて第２ソース電極と前記維持電極配線と接続しているソース電極連結部をさらに含むことを特徴とする、請求項３に記載の薄膜トランジスタ基板。
前記方向制御電極は前記データ配線と同一層に同一物質から形成されていることを特徴とする、請求項４に記載の薄膜トランジスタ基板。
第１絶縁基板と、
前記第１絶縁基板上に形成されているゲート配線と、
前記第１絶縁基板上に形成され、前記ゲート配線と絶縁して交差しているデータ配線と、
前記第１絶縁基板上に形成され、前記データ配線と絶縁して交差している維持電極配線と、
前記ゲート配線と前記第２配線とが交差して定義する画素領域ごとに形成され、切開部を有する画素電極と、
前記ゲート配線と前記データ配線が交差して定義する画素領域ごとに形成されている方向制御電極と、
前記ゲート配線と前記データ配線と前記画素電極とに接続されている第１スイッチング素子と、
前記ゲート配線と前記維持電極配線と前記方向制御電極とに接続されている第２スイッチング素子を有する第２薄膜トランジスタと、
前記第１絶縁基板と対向している第２絶縁基板と、
前記第２絶縁基板上に形成されている基準電極と、
前記第１絶縁基板と前記第２絶縁基板の間に注入されている液晶層と、
を含むことを特徴とする、液晶表示装置。
前記維持電極配線には前記基準電極と同一な電位が印加されることを特徴とする、請求項９に記載の液晶表示装置。
前記液晶層に含まれている液晶は負の誘電率異方性を有し、前記液晶層の液晶分子はその長軸が前記第１及び第２基板に対して垂直配向されていることを特徴とする、請求項１０に記載の液晶表示装置。
前記液晶層に含まれている液晶は正の誘電率異方性を有し、前記液晶層の液晶分子はその長軸が前記第１及び第２基板に対して水平配向されていることを特徴とする、請求項１０に記載の液晶表示装置。
絶縁基板と、
前記絶縁基板上に形成されているゲート配線と、
前記絶縁基板上に形成されている維持電極配線と、
前記ゲート配線及び前記維持電極配線上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、非晶質シリコン層とドーピングされた非晶質シリコン層と金属層の３重層を含んで構成されたデータ配線と、
前記ゲート絶縁膜上に形成され、非晶質シリコン層とドーピングされた非晶質シリコン層と金属層の３重層を含んで構成されており、第２ドレイン電極と電気的に接続されている方向制御電極、
前記データ配線及び前記方向制御電極上に形成され、接触孔を有する保護膜と、
前記保護膜上に形成され、切開部を有し、前記接触孔を通じて前記データ配線と電気的に接続されている画素電極と、
を含むことを特徴とする、薄膜トランジスタ基板。
前記ゲート配線は第１及び第２ゲート電極を含み、
前記データ配線は第１及び第２ソース電極と第１及び第２ドレイン電極を含み、
前記方向制御電極は前記第２ドレイン電極と接続されており、
前記画素電極は前記第１ドレイン電極と接続されており、
前記第２ソース電極は前記維持電極配線と接続されていることを特徴とする、請求項１３に記載の薄膜トランジスタ基板。
前記保護膜上に形成されており、前記保護膜及び前記ゲート絶縁膜に形成されている接触孔を通じて第２ソース電極と前記維持電極配線とに接続しているソース電極連結部をさらに含むことを特徴とする、請求項１４に記載の薄膜トランジスタ基板。
基板上に金属層を積層した後、パターニングしてゲート配線及び維持電極配線を形成する段階と、
前記ゲート配線及び維持電極配線上にゲート絶縁膜と非晶質シリコン層と接触層と金属層とを積層する段階と、
前記金属層上に厚さの異なる感光膜パターンを形成した後、前記感光膜パターンをマスクにして前記金属層と接触層と非晶質シリコン層とをパターニングして、データ配線とデータ配線から分離されているソース電極と方向制御電極と薄膜トランジスタのチャンネル部とを形成する段階と、
前記基板上に第１乃至第３接触孔を有する保護膜を形成する段階と、
前記保護膜上に前記第１接触孔を通じて前記データ配線に接続される画素電極、及び、前記第２接触孔と前記第３接触孔とを通じて前記維持電極配線と前記データ配線から分離されているソース電極とに接続されるソース電極連結部を形成する段階と、
を含むことを特徴とする、薄膜トランジスタ基板の製造方法。