JP4372413B2 - 欠陥修正方法 - Google Patents
欠陥修正方法 Download PDFInfo
- Publication number
- JP4372413B2 JP4372413B2 JP2002366925A JP2002366925A JP4372413B2 JP 4372413 B2 JP4372413 B2 JP 4372413B2 JP 2002366925 A JP2002366925 A JP 2002366925A JP 2002366925 A JP2002366925 A JP 2002366925A JP 4372413 B2 JP4372413 B2 JP 4372413B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- pixel electrode
- modification
- wirings
- intersection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、主に液晶パネルを対象とした表示装置及びこれに発生した欠陥を修正する方法に関する。
【0002】
【従来の技術】
一般的に、液晶表示装置においては、バスライン同士が絶縁膜を挟んで交差している箇所が画素数の2倍存在しており、補助容量バスライン配線が絶縁膜を挟んで画素電極と交差している箇所が画素数と同数存在している。
【0003】
バスライン同士の交差部位では、絶縁膜に存在する微視的不均一性のために短絡が発生することがある。この不均一欠陥は偶発的に誘起されるものであるため、工程を厳密に管理しても、完全に抑制することはできない。これらの層間短絡は、線状の表示欠陥となるため、短絡を修正する工程が必要となる。
【0004】
従来の層間短絡を修正する方法を図18に示す。
修正例▲1▼では、信号バスライン(データバスライン)201と走査バスライン(ゲートバスライン)202とが短絡した場合の修正方法を示している。ここで、211は例えばTi,Al,Tiを順次積層してなり、データバスライン101の形成時に設けられた迂回接続用の突起部位であり、212は例えばTi,Alを順次積層してなり、ゲートバスライン202の形成時に設けられた島状の接続体である。
【0005】
修正例▲1▼の構成において層間短絡の欠陥修正を行うには、先ず、短絡が発生した交差部位210を挟むデータバスライン101上の2箇所の切断部位201a,201bをレーザ光により切断し、データバスライン101から短絡部位210を分離する。
【0006】
続いて、突起部位211と接続体212との重畳部位、及び接続体212とデータバスライン101との重畳部位にレーザ照射して、上下の導体を溶融接続することにより、データバスライン101の導通を回復する。ここで、接続される双方がレーザ接続しやすいAlを含み構成されている点が重要である。
【0007】
ところがこの場合、突起部位211もまたゲートバスライン202と交差しているため、短絡の発生箇所、即ち短絡発生確率を約2倍に増加させることになる。しかも短絡が検出されても、どちらの交差部位で発生したのかを、外見から常に判定することができる訳ではない。重畳部位の存在によりゲートバスライン202の寄生容量も増加し、駆動波形に歪みが生じる。当該寄生容量はゲート絶縁膜厚により決まるため、膜厚を厚くして減らすことができない。また、迂回接続用突起が不透明であるため、画素の透過率が減少する。
【0008】
上記した修正例▲1▼の問題は、修正例▲2▼,▲3▼(▲3▼では切断箇所をゲートバスライン202上の2箇所の切断部位202a,202bとする。)に示すように、接続用電極として画素電極203をパターン形成する際のITO等の透明材料層を転用するレイアウトを採用して接続用電極213を形成することにより解消される。画素電極203の下地となる保護膜は厚く堆積できるためである。接続用電極213は画素電極203と同時にパターニングされる。ここで、一方の端子はコンタクトホールを介してゲートバスライン202に接続されていてもよい。これにより接続箇所を1箇所に減らすことができる。
【0009】
修正例▲4▼,▲5▼(▲5▼では切断箇所をゲートバスライン202上の2箇所の切断部位202a,202bとする。)は、補助容量バスライン204とデータバスライン101との短絡部位214を、修正例▲2▼,▲3▼と同様の方法で修正できることをそれぞれ示している。
【0010】
修正例▲2▼〜▲5▼の修正方法は簡便であるが、レーザ光による溶融接続が難しいという実用上の問題がある。接続用電極203として利用する透明導電膜ITOは、薄く且つ機械的に破壊されやすい材料であるため、レーザ照射により接続用電極213の下層の絶縁層が破壊される過程で、破壊される絶縁層面積よりも広い面積にわたって破壊されてしまうためである。
【0011】
これまでに説明した修正例▲1▼〜▲5▼の方法に付随する問題を解消するためには、修正例▲6▼の構造が考えられる。ここでは、短絡に備えた迂回配線211を予めレイアウトしておかないことにより、修正例▲1▼における問題を回避している。この場合、導通を回復するために、接続すべきデータバスライン101上にコンタクトホールを開口し、細い金属層である迂回配線8を光CVD法により直接描画して、これらを接続する方法を採る。ここで、描画される迂回配線8は周囲に設置された導体である画素電極203の直上を通過せざるを得ない。
【0012】
またこの場合、迂回配線8を描画するルートには、絶縁膜を挟んで交差する(下層)配線も存在している部位もあり、光CVDの最中に短絡を生ずることがある。従って迂回配線8を描画する前に、その描画ルートの下に絶縁膜を堆積する必要がある。かかる局部的な薄膜の堆積には光CVD法が適用される。ところで、光CVD法により再現性良く薄膜を堆積するには、管理された雰囲気中で行う必要があり、一般には真空中で行われ、当該工程では時間が掛かる。また描画では、曲線パターンの描画機能が必要であり装置構成が複雑になる。絶縁膜の堆積のために、ガスの供給制御系を更に一系統設ける必要がある。従って、修正の工程と装置との両面において、より単純化を図ることを要する。
【0013】
上記の諸方法とは全く異なる欠陥修正方法も考えられる。短絡部位をレーザ光で分離した後、特許第2752356号に示された方法を適用することである。当該特許文献では、レーザで2分されたバスラインのうち、ドライバICから切り離されたバスラインを、表示領域外に配置されている予備の迂回配線に接続し導通を回復する方法を開示している。しかしながらこの方法では、予備配線の引き回し距離が長くなり、信号の伝播遅延が問題となる。
【0014】
【特許文献1】
特許第2752356号明細書
【特許文献2】
特開平3−182723号公報
【特許文献3】
特開平2−284120号公報
【特許文献4】
特開平2−275927号公報
【0015】
【発明が解決しようとする課題】
上述のように、短絡に起因する欠陥修正を行う際に、線状の表示欠陥のみならず点状の表示欠陥をも除去することを考慮すると、画素の構成の複雑化を招き更なる短絡を引き起こす虞があり、当該欠陥修正により配線信号伝達の性能を低下させてしまうという深刻な問題がある。
【0016】
本発明は、上記の課題に鑑みてなされたものであり、絶縁膜の光CVD描画工程を省略して、配線の描画工程における新たな短絡の発生を抑止し、描画パターンを単純な形状として欠陥修正するための描画装置の機能を単純化し、欠陥修正を容易且つ確実に行うことを可能とするより実用的な表示装置及びその欠陥修正方法を提供することを目的とする。
【0018】
【課題を解決するための手段】
本発明の欠陥修正方法は、基板上で、複数の配線と、画像表示を行う画素電極とを含み構成される画素を複数備え、複数の前記配線のうち、少なくとも2つが絶縁膜を介して交差するように配置されてなる表示装置について、前記交差部位に短絡が生じた際の欠陥修正方法であって、前記画素電極は、前記交差部位の少なくとも1箇所に対応した特定部位を有し、主要部位と前記特定部位とが幅狭の連結部位を介して一体形成されてなる構造とされており、前記交差部位における一方の前記配線を切断し、前記交差部位を他方の前記配線上に残された状態で、一方の前記配線から分離する工程と、一方の前記配線を前記特定部位と接続する工程と、前記連結部位で切断して前記特定部位を前記画素電極から分離して、一方の前記配線が前記特定部位により接続された状態に修正する工程とを含む。
【0019】
【発明の実施の形態】
−本発明の基本骨子−
本発明者は、短絡や断線の欠陥発生に際し、効率良く容易且つ確実な欠陥修正を行うべく、画素電極の一部を迂回配線として使用することに想到した。即ちこの場合、一体形成される島状の画素電極の一部を特定部位として欠陥発生を想定する部位の近傍に配置するようなレイアウトに当該画素電極をパターン形成しておく。画素電極の下層に存する絶縁膜は厚く、画素電極自身の例えば補助容量バスラインとの短絡する懸念は、配線間の重畳部位での短絡よりも小さい。従って、後述するように欠陥発生を想定する部位に適合させて個別具体的に、開口率を低下させない限度で画素電極を特定部位を有するようにできるだけ単純な形状にレイアウトすれば良い。
【0020】
−本発明の具体的な実施形態−
上記の基本骨子を踏まえ、本発明を適用した具体的な実施形態について図面を参照しながら詳細に説明する。本実施形態では、表示装置として液晶ディスプレイを例示する。なお、本発明は液晶ディスプレイに限定されるものではなく、マトリクス状に画素が形成されてなる表示装置に適用可能である。
【0021】
図1は、一般的な液晶ディスプレイの構成を示す概略断面図であり、図2は、本実施形態による液晶ディスプレイの主要構成である画素近傍の様子を拡大して示す模式図であり、(a)が概略平面図、(b)が(a)のI−Iに沿った概略断面図である。
一般的な液晶ディスプレイは、図1に示すように、所定間隔をあけて対向する一対の透明ガラス基板101,102と、これら透明ガラス基板101,102間に狭持される液晶層103とを備えて構成されている。
【0022】
一方の透明ガラス基板101上には、絶縁層104を介して複数の画素電極105、スイッチング素子となる不図示の薄膜トランジスタ(TFT:Thin Film Transistor)が形成され、画素電極105を覆うように透明の配向膜106aが形成されており、他方の透明ガラス基板102上には、カラーフィルター107、共通電極(対向電極)108及び配向膜106bが順次積層されている。そして、液晶層103を狭持するように配向膜106a,106bが突き合わせられてガラス基板101,102が固定され、各基板101,102の外側に偏光子109,110が設けられる。画素電極105はアクティブマトリクス(TFTマトリクス)と共に形成され、図示の例ではTFTのドレイン電極が接続されているデータバスライン111が形成されており、不図示のTFTのゲート電極となるゲートバスラインも形成されている。なお、電極は一方の基板のみに設けられることもある。
【0023】
[液晶ディスプレイの具体的構成]
上記の一般的構成を踏まえ、本実施形態による液晶ディスプレイは、各画素近傍の構成に特徴がある。
この液晶ディスプレイでは、図2に示すように、Ti,Alが積層されてなる複数の走査バスライン(ゲートバスライン)2と、Ti,Al,Tiが積層されてなる複数の信号バスライン(データバスライン)1とが、シリコン酸化膜等からなりゲート絶縁膜としての役割も持つ薄い絶縁膜3を介して直交するようにパターン形成され、当該直交部位に対応してITO等からなる複数の画素電極4がデータバスライン1上でシリコン酸化膜等からなる厚い絶縁膜5を介してマトリクス状にパターン形成されており、更にゲートバスライン2と同層としてこれと平行に補助容量バスライン6がパターン形成されている。
【0024】
ここで、データバスライン1にはドレイン11が一体形成され、ドレイン11と隣接してこれと同層としてソース12が島状に形成されており、ソース11及びドレイン12が両側に位置するようにゲートバスライン2がゲート絶縁膜である絶縁膜3を介して配置し、ゲートバスライン2、ソース11及びドレイン12を有してTFT7が構成されている。
【0025】
画素電極4は、短絡・断線の欠陥発生が想定されるデータバスライン1と補助容量バスライン6との交差部位13の近傍に位置するように、主要部位に比して面積の小さい帯状の特定部位4aがパターニングされてなる。ここで、後述するレーザ光による切断を容易にするため、ゲートバスライン2又はデータバスライン1に形成時に、特定部位4aの後述する根元15の下方にゲートバスライン2又はデータバスライン1と同層の金属からなる島状部位14を形成するようにしても良い。この場合、根元15の直下に島状部位を形成しても好適である。
【0026】
[具体的な欠陥修正方法]
図3〜図5は、本実施形態の欠陥修正方法を工程順に説明する模式図である。ここで各図において、(a)が概略平面図、(b)が(a)のI−Iに沿った概略断面図である。
データバスライン1と補助容量バスライン6との交差部位13に欠陥が発生した場合、先ず図3に示すように、データバスライン1の交差部位13を挟む箇所2a,2bでレーザ光、例えば波長1064nmのYAGパルスレーザを用いて切断し、データバスライン1から交差部位13を分離する。
【0027】
続いて、図4に示すように、データバスライン1の表面の一部を露出するように、絶縁膜5に例えば5μm径のコンタクト孔9をレーザ光、例えば波長355nmのYAGパルスレーザを用いて開口し、各コンタクト孔9を埋め込み特定部位4aに延在するようにレーザCVD法により金属、ここではCrで直線パターンである一対の接続導体8を膜厚250nm程度に描画し、これら接続導体8により各コンタクト孔9を介して特定部位4aとデータバスライン1とを電気的に接続する。
【0028】
このときのレーザCVD法による接続導体8の形成条件の一例を以下に示す。
CW YAGレーザ:波長355nm、ビーム径5μm
走査速度 :3μm/s
原料ガス :Cr(CO)6
キャリアガス :Ar、流量90cc/min
ベルジャ内圧力 :100mTorr
【0029】
しかる後、図5に示すように、特定部位4aの根元15をレーザ光、例えば波長1064nmのYAGパルスレーザを用いて切断し、特定部位4aを画素電極4(の主要部位)から分離する。ここで、レーザCVDとレーザ切断の順序は変えても良い。これにより、分断されたデータバスライン1は各接続導体8を介して迂回配線である特定部位4aにより電気的に接続修復され、欠陥が完全に修正される。
【0030】
以上説明したように、本実施形態の液晶ディスプレイおよびその欠陥修正方法によれば、絶縁膜の描画工程を省略し、配線の描画工程で新たな短絡の発生を抑止し、開口率の低下を抑止しつつより実用的な欠陥修正を容易且つ確実に行うことが可能となる。この場合、描画パターンを単純な形状とすることにより、欠陥修正のための描画装置の機能を単純化し、修正用の配線に付随した抵抗値の増大による配線性能の低下を防止することができる。
【0031】
−変形例−
ここで、本実施形態の諸変形例について説明する。
【0032】
(変形例1)
図6は、変形例1による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。ここでは便宜上、欠陥修正が施された状態で図示する。
ここでは、特定部位4aがデータバスライン1を絶縁膜5を介して跨ぐように形成されている。絶縁膜5は厚膜であるため、特定部位4aとデータバスライン1とが短絡するおそれは殆どない。データバスライン1と補助容量バスライン6との交差部位13を分離する際に、補助容量バスライン6の交差部位13を挟む箇所6a,6bでレーザ光、例えば波長1064nmのYAGパルスレーザを用いて切断し、補助容量バスライン6から交差部位13を分離する構成を採る。
【0033】
そして、補助容量バスライン6の表面の一部を露出するように、絶縁膜5に例えば5μm径のコンタクト孔21をレーザ光、例えば波長355nmのYAGパルスレーザを用いて開口し、各コンタクト孔21を埋め込み特定部位4aに延在するようにレーザCVD法により金属、ここではCrで直線パターンである一対の接続導体8を膜厚250nm程度に描画し、これら接続導体8により各コンタクト孔21を介して特定部位4aと補助容量バスライン6とを電気的に接続する。
【0034】
しかる後、特定部位4aの根元15をレーザ光、例えば波長1064nmのYAGパルスレーザを用いて切断し、特定部位4aを画素電極4(の主要部位)から分離する。これにより、分断された補助容量バスライン6は各接続導体8を介して迂回配線である特定部位4aにより電気的に接続修復され、欠陥が完全に修正される。
【0035】
(変形例2)
図7は、変形例2による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。ここでは便宜上、欠陥修正が施された状態で図示する。
ここでは、変形例1と同様の箇所に特定部位4aが形成されていることに加え、画素電極4の主要部位が絶縁膜5を介してデータバスライン1を跨ぐように形成されている。この場合、欠陥修正方法は変形例1と同様である。
【0036】
(変形例3)
図8は、変形例3による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。ここでは便宜上、欠陥修正が施された状態で図示する。
ここでは、ゲートバスライン2とデータバスライン1との交差部位22が欠陥発生部位に想定されており、交差部位22の近傍に特定部位4bが配置されている。交差部位22を分離する際に、データバスライン1の交差部位22を挟む箇所22a,22bでレーザ光、例えば波長1064nmのYAGパルスレーザを用いて切断し、データバスライン1から交差部位22を分離する構成を採る。
【0037】
そして、データバスライン1の表面の一部を露出するように、絶縁膜5に例えば5μm径のコンタクト孔23をレーザ光、例えば波長355nmのYAGパルスレーザを用いて開口し、各コンタクト孔23を埋め込み特定部位4bに延在するようにレーザCVD法により金属、ここではCrで直線パターンである一対の接続導体8を膜厚250nm程度に描画し、これら接続導体8により各コンタクト孔23を介して特定部位4aとデータバスライン1とを電気的に接続する。
【0038】
しかる後、特定部位4aの根元15をレーザ光、例えば波長1064nmのYAGパルスレーザを用いて切断し、特定部位4bを画素電極4(の主要部位)から分離する。これにより、分断されたデータバスライン1は各接続導体8を介して迂回配線である特定部位4bにより電気的に接続修復され、欠陥が完全に修正される。
【0039】
(変形例4)
図9は、変形例4による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。ここでは便宜上、欠陥修正が施された状態で図示する。
ここでは、変形例3と同様の箇所に特定部位4bが形成されていることに加え、画素電極4の特定部位4bが絶縁膜5を介してデータバスライン1を跨ぐように形成されている。この場合、欠陥修正方法は変形例3と同様である。
【0040】
(変形例5)
図10は、変形例5による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。ここでは便宜上、欠陥修正が施された状態で図示する。
ここでは、本実施形態に変形例4と同様の箇所に特定部位4bが形成されていることに加え、画素電極4の主要部位が絶縁膜5を介してデータバスライン1を跨ぐように形成されている。
この場合、欠陥修正方法は、変形例3で説明した方法と同様である。
【0041】
(変形例6)
図11は、変形例6による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。ここでは便宜上、欠陥修正が施された状態で図示する。
ここでは、本実施形態に変形例3を併存させた構成、即ちデータバスライン1と補助容量バスライン6との交差部位13、及びゲートバスライン2とデータバスライン1との交差部位22の双方に欠陥が発生することを想定し、交差部位13の近傍に特定部位4aを、交差部位22の近傍に特定部位4bをそれぞれ配置するレイアウトに画素電極4をパターン形成する。
【0042】
この場合、欠陥修正方法は、本実施形態で説明した方法と変形例3で説明した方法とを共に行うが、両者の順序は問わない。
【0043】
(変形例7)
図12は、変形例7による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。ここでは便宜上、欠陥修正が施された状態で図示する。
ここでは、本実施形態に変形例4を併存させた構成、即ちデータバスライン1と補助容量バスライン6との交差部位13、及びゲートバスライン2とデータバスライン1との交差部位22の双方に欠陥が発生することを想定し、交差部位13の近傍に特定部位4aを、交差部位22の近傍にデータバスライン1を跨ぐように特定部位4bをそれぞれ配置するレイアウトに画素電極4をパターン形成する。
【0044】
この場合、欠陥修正方法は、本実施形態で説明した方法と変形例4で説明した方法とを共に行うが、両者の順序は問わない。
【0045】
(変形例8)
図13は、変形例8による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。ここでは便宜上、欠陥修正が施された状態で図示する。
ここでは、変形例1に変形例4を併存させた構成、即ちデータバスライン1と補助容量バスライン6との交差部位13、及びゲートバスライン2とデータバスライン1との交差部位22の双方に欠陥が発生することを想定し、交差部位13の近傍にデータバスライン1を跨ぐように特定部位4aを、交差部位22の近傍にデータバスライン1を跨ぐように特定部位4bをそれぞれ配置するレイアウトに画素電極4をパターン形成する。
【0046】
この場合、欠陥修正方法は、変形例1で説明した方法と変形例4で説明した方法とを共に行うが、両者の順序は問わない。
【0047】
(変形例9)
図14は、変形例9による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。ここでは便宜上、欠陥修正が施された状態で図示する。
ここでは、欠陥発生確率は低いが、画素電極4と補助容量バスライン6との交差部位24が欠陥発生部位に想定されており、画素電極4の交差部位24を含む部分が主要部位に比して面積の小さい特定部位4cとされている。
【0048】
欠陥を修正する際には、交差部位24を分離する際に、画素電極4の主要部位と特定部位4cとを連結する幅狭の根元15でレーザ光、例えば波長1064nmのYAGパルスレーザを用いて切断し、画素電極4から交差部位24を含む特定部位4cを分離する。これにより、画素電極4から孤立した特定部位4cが単に補助容量バスライン6に接続された形となり、欠陥が完全に修正される。
【0049】
(変形例10)
図15は、変形例10による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。ここでは便宜上、欠陥修正が施された状態で図示する。
ここでは、画素電極4の主要部位が絶縁膜5を介してデータバスライン1を跨ぐように形成され、変形例9と同様の特定部位4cが2箇所に形成されている。この場合、欠陥修正方法は変形例9と同様である。図示の例では、2箇所の特定部位4cのうち、紙面で左側のみに欠陥が発生した場合を示す。
【0050】
(変形例11)
図16は、変形例11による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。ここでは便宜上、欠陥修正が施された状態で図示する。
ここでは、データバスライン1と同層として、島状の中間電極25が形成されており、この中間電極25と補助容量バスライン6との交差部位26で欠陥発生を想定した場合を例示する。
【0051】
この場合、中間電極25の一端に突起部位25aが形成されており、欠陥発生時にはこの突起部位25aの位置で、画素電極4、絶縁膜5及び当該突起部位25aをレーザ光により切断する。これにより、孤立した中間電極25が単に補助容量バスライン6に接続された形となり、欠陥が修正される。
【0052】
−他の実施形態−
図17は、他の実施形態による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。ここでは便宜上、欠陥修正が施された状態で図示する。
ここでは、欠陥発生箇所を可及的に想定した構成、図示の例では、本実施形態、変形例6、及び変形例9を併存させた構成を開示する。即ちこの場合、データバスライン1と補助容量バスライン6との交差部位13、ゲートバスライン2とデータバスライン1との交差部位22、画素電極4と補助容量バスライン6との交差部位24に各々に欠陥が発生することを想定し、交差部位13の近傍に特定部位4aを、交差部位22の近傍に特定部位4bを、交差部位24を含むように特定部位4cをそれぞれ配置するレイアウトに画素電極4をパターン形成する。
【0053】
欠陥を修正する際には、本実施形態、変形例6、及び変形例8で説明した方法をそれぞれ行うが、実行の順序は問わない。
【0054】
以下、本発明の諸態様を付記としてまとめて記載する。
【0055】
(付記1)基板上で、複数の配線と、画像表示を行う画素電極とを含み構成される画素を複数備え、複数の前記配線及び前記画素電極のうち、少なくとも2つが絶縁膜を介して交差するように配置されてなる表示装置であって、
前記画素電極は、前記交差部位の少なくとも1箇所に対応した特定部位を有しており、主要部位と前記特定部位とが幅狭の連結部位を介して一体形成されてなることを特徴とする表示装置。
【0056】
(付記2)前記画素電極の直下に存する前記絶縁膜は、他の前記絶縁膜よりも厚く形成されていることを特徴とする付記1に記載の表示装置。
【0057】
(付記3)前記特定部位の面積は、前記主要部位の面積よりも小さいことを特徴とする付記1又は2に記載の表示装置。
【0058】
(付記4)複数の前記配線は、信号バスラインと、当該信号バスラインと前記絶縁膜を介して交差する走査バスライン及び補助容量バスラインとを含み、
前記信号バスラインと前記走査バスライン及び前記補助容量バスラインの少なくとも一方との前記交差部位の近傍に前記特定部位が設けられていることを特徴とする付記1〜3のいずれか1項に記載の表示装置。
【0059】
(付記5)前記特定部位の根元の下層に島状の金属層が直接又は前記絶縁膜を介して形成されていることを特徴とする付記4に記載の表示装置。
【0060】
(付記6)複数の前記配線は、信号バスラインと、当該信号バスラインと前記絶縁膜を介して交差する走査バスライン及び補助容量バスラインとを含み、
前記補助容量バスラインは前記絶縁膜を介して前記画素電極と交差しており、当該交差部位を含むように前記特定部位が設けられていることを特徴とする付記1〜5のいずれか1項に記載の表示装置。
【0061】
(付記7)複数の前記配線は、信号バスラインと、当該信号バスラインと前記絶縁膜を介して交差する走査バスライン及び補助容量バスラインとを含み、
前記補助容量バスラインと前記画素電極との間で上下に前記絶縁膜を介して設けられた中間電極を更に有し、前記補助容量バスラインと中間電極との間に前記交差部位が形成されており、
前記中間電極は幅狭の突起部位を備え、前記画素電極の前記突起部位上に相当する部位が前記連結部位とされていることを特徴とする付記1〜6のいずれか1項に記載の表示装置。
【0062】
(付記8)基板上で、複数の配線と、画像表示を行う画素電極とを含み構成される画素を複数備え、複数の前記配線及び前記画素電極のうち、少なくとも2つが絶縁膜を介して交差するように配置されてなる表示装置について、前記交差部位に短絡が生じた際の欠陥修正方法であって、
前記画素電極は、前記交差部位の少なくとも1箇所に対応した特定部位を有し、主要部位と前記特定部位とが幅狭の連結部位を介して一体形成されてなる構造とされており、
前記交差部位における一方の前記配線を切断し、前記交差部位を他方の前記配線上に残された状態で、一方の前記配線から分離する工程と、
前記連結部位で切断して前記特定部位を前記画素電極から分離し、分離された前記特定部位を利用して一方の前記配線を接続する工程と
を含むことを特徴とする欠陥修正方法。
【0063】
(付記9)複数の前記配線は、信号バスラインと、当該信号バスラインと前記絶縁膜を介して交差する走査バスライン及び補助容量バスラインとを含み、
前記信号バスラインと前記走査バスライン及び前記補助容量バスラインの少なくとも一方との前記交差部位の近傍に前記特定部位が設けられており、
前記交差部位を前記信号バスラインから分離した後、前記信号バスラインを接続するための一対のコンタクト孔を形成する工程と、
前記各コンタクト孔を埋め込み、前記信号バスラインと前記特定部位とを接続する一対の接続導体を形成する工程を更に含むことを特徴とする付記8に記載の欠陥修正方法。
【0064】
(付記10)前記各コンタクト孔を埋め込み前記一対の接続導体を形成する際に、光化学気相成長法を用いることを特徴とする付記9に記載の欠陥修正方法。
【0065】
(付記11)複数の前記配線は、信号バスラインと、当該信号バスラインと前記絶縁膜を介して交差する走査バスライン及び補助容量バスラインとを含み、
前記補助容量バスラインは前記絶縁膜を介して前記画素電極と交差し、当該交差部位を含むように前記特定部位が設けられており、
前記特定部位を前記画素電極から分離することにより、短絡により前記特定部位が接続された前記補助容量バスラインを前記画素電極から独立した状態とすることを特徴とする付記8〜10のいずれか1項に記載の欠陥修正方法。
【0066】
(付記12)複数の前記配線は、信号バスラインと、当該信号バスラインと前記絶縁膜を介して交差する走査バスライン及び補助容量バスラインとを含み、
前記表示装置は、前記補助容量バスラインと前記画素電極との間で上下に前記絶縁膜を介して設けられた中間電極を更に有し、前記補助容量バスラインと中間電極との間に前記交差部位が形成され、
前記中間電極は幅狭の突起部位を備え、前記画素電極の前記突起部位上に相当する部位が前記連結部位とされており、
少なくとも前記連結部位及びその下部の前記突起部位を切断することを特徴とする付記8〜11のいずれか1項に記載の欠陥修正方法。
【0067】
【発明の効果】
本発明によれば、絶縁膜の描画工程を省略し、配線の描画工程で新たな短絡の発生を抑止し、描画パターンを単純な形状として欠陥修正のための描画装置の機能を単純化し、修正用の配線に付随した抵抗値の増大による配線性能の低下を防止して、より実用的な欠陥修正を容易且つ確実に行うことが可能となる。
【図面の簡単な説明】
【図1】一般的な液晶ディスプレイの構成を示す概略断面図である。
【図2】本実施形態による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す模式図である。
【図3】本実施形態の欠陥修正方法を工程順に説明する模式図である。
【図4】図3に引き続き、本実施形態の欠陥修正方法を工程順に説明する模式図である。
【図5】図4に引き続き、本実施形態の欠陥修正方法を工程順に説明する模式図である。
【図6】変形例1による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。
【図7】変形例2による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。
【図8】変形例3による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。
【図9】変形例4による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。
【図10】変形例5による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。
【図11】変形例6による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。
【図12】変形例7による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。
【図13】変形例8による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。
【図14】変形例9による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。
【図15】変形例10による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。
【図16】変形例11による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。
【図17】他の実施形態による液晶ディスプレイの主要部である画素近傍の構成を拡大して示す概略平面図である。
【図18】表示装置の欠陥修正に際して、従来の層間短絡を修正する方法を示す概略平面図である。
【符号の説明】
1 信号バスライン(データバスライン)
2 走査バスライン(ゲートバスライン)
3,5 絶縁膜
4 画素電極
4a,4b,4c 特定部位
6 補助容量バスライン
7 薄膜トランジスタ(TFT)
8 接続導体
9 修正用コンタクトホール
11 ドレイン
12 ソース
13,22,24,26 交差部位
14 島状部位
15 根元
2a,2b,6a,6b,22a,22b,24a 切断箇所
23 コンタクト孔
25 中間電極
25a 突起部位
Claims (3)
- 基板上で、複数の配線と、画像表示を行う画素電極とを含み構成される画素を複数備え、複数の前記配線のうち、少なくとも2つが絶縁膜を介して交差するように配置されてなる表示装置について、前記交差部位に短絡が生じた際の欠陥修正方法であって、
前記画素電極は、前記交差部位の少なくとも1箇所に対応した特定部位を有し、主要部位と前記特定部位とが幅狭の連結部位を介して一体形成されてなる構造とされており、
前記交差部位における一方の前記配線を切断し、前記交差部位を他方の前記配線上に残された状態で、一方の前記配線から分離する工程と、
一方の前記配線を前記特定部位と接続する工程と、
前記連結部位で切断して前記特定部位を前記画素電極から分離して、一方の前記配線が前記特定部位により接続された状態に修正する工程と
を含むことを特徴とする欠陥修正方法。 - 複数の前記配線は、信号バスラインと、当該信号バスラインと前記絶縁膜を介して交差する走査バスライン及び補助容量バスラインとを含み、
前記信号バスラインと前記走査バスライン及び前記補助容量バスラインの少なくとも一方との前記交差部位の近傍に前記特定部位が設けられており、
前記接続する工程は、
前記交差部位を前記信号バスラインから分離した後、前記信号バスラインを接続するための一対のコンタクト孔を形成する工程と、
前記各コンタクト孔を埋め込み、前記信号バスラインと前記特定部位とを接続する一対の接続導体を形成する工程と
を含むことを特徴とする請求項1に記載の欠陥修正方法。 - 前記各コンタクト孔を埋め込み前記一対の接続導体を形成する際に、光化学気相成長法を用いることを特徴とする請求項2に記載の欠陥修正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002366925A JP4372413B2 (ja) | 2002-12-18 | 2002-12-18 | 欠陥修正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002366925A JP4372413B2 (ja) | 2002-12-18 | 2002-12-18 | 欠陥修正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004198718A JP2004198718A (ja) | 2004-07-15 |
JP4372413B2 true JP4372413B2 (ja) | 2009-11-25 |
Family
ID=32763984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002366925A Expired - Fee Related JP4372413B2 (ja) | 2002-12-18 | 2002-12-18 | 欠陥修正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4372413B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4491205B2 (ja) * | 2003-07-22 | 2010-06-30 | Nec液晶テクノロジー株式会社 | スイッチング素子アレイ基板の修復方法 |
US7221413B2 (en) | 2004-08-05 | 2007-05-22 | Au Optronics Corporation | Thin film transistor array substrate and repairing method thereof |
JP4678291B2 (ja) | 2005-11-29 | 2011-04-27 | 三菱電機株式会社 | 表示装置及び表示装置の修復方法 |
JP4784372B2 (ja) * | 2006-04-11 | 2011-10-05 | ソニー株式会社 | 配線基板の製造方法、ディスプレイ装置の製造方法、及び配線基板の製造装置 |
JP4987435B2 (ja) * | 2006-11-15 | 2012-07-25 | Ntn株式会社 | 欠陥修正方法および欠陥修正装置 |
JP5092479B2 (ja) * | 2007-03-22 | 2012-12-05 | セイコーエプソン株式会社 | アクティブマトリクス回路基板及び表示装置 |
JP2008152156A (ja) | 2006-12-20 | 2008-07-03 | Sony Corp | 表示装置およびその製造方法 |
JP5352066B2 (ja) * | 2007-06-15 | 2013-11-27 | 株式会社ジャパンディスプレイ | 電子回路基板の製造装置 |
CN101681070B (zh) | 2007-09-20 | 2011-08-10 | 夏普株式会社 | 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机、和有源矩阵基板的制造方法 |
JP5293267B2 (ja) | 2009-02-26 | 2013-09-18 | 株式会社リコー | 表示装置 |
WO2012176701A1 (ja) * | 2011-06-22 | 2012-12-27 | シャープ株式会社 | 素子基板、表示装置、テレビ受信装置、及び素子基板の製造方法 |
JP5667992B2 (ja) * | 2011-06-27 | 2015-02-12 | パナソニック株式会社 | 表示装置及びその製造方法 |
WO2013001566A1 (ja) * | 2011-06-27 | 2013-01-03 | パナソニック株式会社 | 表示装置及びその製造方法 |
-
2002
- 2002-12-18 JP JP2002366925A patent/JP4372413B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004198718A (ja) | 2004-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3680527B2 (ja) | 薄膜トランジスタマトリクス基板及びその製造方法 | |
JP4897995B2 (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
JP3376379B2 (ja) | 液晶表示パネル、液晶表示装置及びその製造方法 | |
KR100750548B1 (ko) | 표시 장치 및 표시 장치의 단선 수복 방법 | |
US8294839B2 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
JP3097829B2 (ja) | 液晶表示パネルおよびその補修方法 | |
JP4372413B2 (ja) | 欠陥修正方法 | |
JPH11194369A (ja) | 液晶表示装置及びその製造方法 | |
JP2000310796A (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
WO2003081329A1 (fr) | Substrat en reseau et procede de fabrication | |
JPH1010583A (ja) | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 | |
JP2000162647A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
JPH1039333A (ja) | アクティブマトリクス型表示装置およびその欠陥修正方法 | |
JP3884625B2 (ja) | 液晶表示装置及びその欠陥修復方法 | |
JP2001281688A (ja) | 液晶表示装置及びその欠陥修復方法 | |
JP3491079B2 (ja) | 液晶表示装置の修復方法 | |
JPH11109418A (ja) | 液晶表示装置用薄膜トランジスタアレイおよびその製造方法 | |
KR100552298B1 (ko) | 액정 표시 장치 및 액정 표시 장치용 기판 제조 방법 | |
JP2010271413A (ja) | 基板、表示パネル、表示パネルの修正方法 | |
JP2001267581A (ja) | 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法 | |
JP4202571B2 (ja) | 液晶表示装置およびその製造方法 | |
JP2004264726A (ja) | 表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法 | |
JP2001345452A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR100502804B1 (ko) | 액정표시장치및그제조방법 | |
KR19980072355A (ko) | 액정표시장치 및 그 액정표시장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050803 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090902 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |