JP4371121B2 - Electro-optical device and electronic apparatus - Google Patents
Electro-optical device and electronic apparatus Download PDFInfo
- Publication number
- JP4371121B2 JP4371121B2 JP2006143801A JP2006143801A JP4371121B2 JP 4371121 B2 JP4371121 B2 JP 4371121B2 JP 2006143801 A JP2006143801 A JP 2006143801A JP 2006143801 A JP2006143801 A JP 2006143801A JP 4371121 B2 JP4371121 B2 JP 4371121B2
- Authority
- JP
- Japan
- Prior art keywords
- data line
- line
- electro
- region
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、テレビ、ビデオ等の実写映像やアニメーション映像などの動画表示に好適に用いられる液晶装置等の電気光学装置の技術分野に属し、特に画素配列パターンがデルタ配列である電気光学装置及びそれを用いた電子機器の技術分野に属する。 The present invention belongs to a technical field of an electro-optical device such as a liquid crystal device which is preferably used for displaying moving images such as live-action images and animation images such as television and video, and in particular, an electro-optical device having a pixel arrangement pattern of delta arrangement and the same Belongs to the technical field of electronic equipment using
従来、液晶装置等の電気光学装置における画素の配列パターンには、画素が横方向及び縦方向に夫々真っ直ぐに配列されたモザイク配列があり（この場合、対応するカラーフィルタの着色パターンとしては、斜めにＲ（赤）、Ｇ（緑）、Ｂ（青）が夫々配列される斜めモザイク配列や縦にＲ、Ｇ、Ｂが夫々配列されるストライプ配列などがあり）、縦線や横線を連続した直線状に表示可能であるため、パソコン等のモニタにおけるキャラクタデータを表示するのに好適である。 Conventionally, pixel arrangement patterns in an electro-optical device such as a liquid crystal device include a mosaic arrangement in which pixels are arranged straight in the horizontal direction and in the vertical direction (in this case, the coloring pattern of the corresponding color filter includes a diagonal pattern). In addition, there is a diagonal mosaic arrangement in which R (red), G (green), and B (blue) are arranged, and a stripe arrangement in which R, G, and B are arranged in the vertical direction), and vertical lines and horizontal lines are continuous. Since it can be displayed linearly, it is suitable for displaying character data on a monitor such as a personal computer.
他方、図１１及び図１２に夫々電気光学装置における画素の配列パターンを各画素電極９ａに画像信号を供給するデータ線６と共に示すように、各画素がＸ方向に真っ直ぐに配列されていると共にＹ方向には一画素毎に０．５画素ピッチずつＸ方向にずれて配列されたデルタ配列がある。このうち図１１のものは、同一データ線６に接続されており１走査線毎（即ち、行毎に）に１．５画素ずつずらして配列された画素電極群には、カラーフィルタにより同一色（即ち、Ｒ、Ｇ又はＢ）が割り当てられるデータ線同一色方式のデルタ配列と呼ばれる。他方、図１２のものは、同一データ線６に接続されており１走査線毎に０．５画素ずつずらして配列された画素電極群には、カラーフィルタにより２色（即ち、ＲとＧ、ＧとＢ又はＢとＧ）が交互に割り当てられるデータ線２色ローテーション方式のデルタ配列と呼ばれる。
On the other hand, as shown in FIGS. 11 and 12, the pixel arrangement pattern in the electro-optical device is shown together with the
後者の場合、同一データ線６に０．５画素ずつずらして配列された画素電極９aを接続すればよいので、データ線６の引き回しが比較的少なくて済むという利点はあるものの、各データ線６毎に、２色のデータに係る画像信号を交互に入力する必要があり、画像信号処理用の外部回路が複雑化するという欠点があり、更に、同一データ線６に係る２色のデータが相互に影響を受けるため、表示むらが発生してしまう。これに対して前者（データ線同一色方式）の場合、同一データ線６には同一色のデータに係る画像信号を入力するので、比較的近くに位置する複数行に係るデータはそれ程大きく変わらないため、異なる行間のデータの影響による表示むらは殆ど発生しない。そこで、データ線同一色方式が一般に採用されている。
In the latter case, it is only necessary to connect the pixel electrodes 9a arranged so as to be shifted by 0.5 pixels to the
このデルタ配列は、横線や斜めの線をほぼ連続した直線として表示可能であるため、テレビ、ビデオ等で実写映像やアニメーション映像などの動画を表示するのに好適である。また、デルタ配列は、例えば一枚の液晶装置をライトバルブとして用いてカラー表示を可能とする安価な単板型のプロジェクタにも好適に採用されており、更に、安価な白黒表示用の表示装置にも採用されている。 Since this delta arrangement can display horizontal lines and diagonal lines as a substantially continuous straight line, it is suitable for displaying moving images such as live-action images and animation images on televisions and videos. In addition, the delta arrangement is also preferably used in an inexpensive single-plate projector that enables color display using, for example, a single liquid crystal device as a light valve, and further, an inexpensive display device for monochrome display It is also adopted.
また、アクティブマトリクス駆動方式の液晶装置の場合には、画素スイッチング用の薄膜トランジスタ（以下適宜、ＴＦＴと称す）のチャネル領域に光が入射することに起因した光電流の発生によるトランジスタ特性の劣化を防止する必要がある。 In the case of an active matrix liquid crystal device, transistor characteristics are prevented from being deteriorated due to generation of photocurrent caused by light entering a channel region of a pixel switching thin film transistor (hereinafter referred to as TFT as appropriate). There is a need to.
このため、対向基板には、各ＴＦＴに夫々対向する位置を含めた非画素開口領域（各画素において光が透過しない領域）に、Ｃｒ（クロム）などの金属材料や樹脂ブラックなどからブラックマトリクス或いはブラックマスクと呼ばれる遮光膜が形成されるのが一般的である。この遮光膜は、各画素の画素開口領域（即ち、光が透過する領域）を規定したり、ＴＦＴの半導体層を遮光したり、コントラスト比を向上させたりする各種機能を果たしている。また、特にカラーフィルタ層が備えられた液晶装置では、カラーフィルタ層を構成する色材の混色防止などの機能も果たしている。 For this reason, on the counter substrate, a black matrix or a metal material such as Cr (chromium) or a resin black is used in a non-pixel opening region (a region where light is not transmitted in each pixel) including a position facing each TFT. In general, a light shielding film called a black mask is formed. This light-shielding film fulfills various functions such as defining the pixel opening region (that is, the region through which light is transmitted) of each pixel, shielding the TFT semiconductor layer, and improving the contrast ratio. In particular, a liquid crystal device provided with a color filter layer also functions to prevent color mixture of color materials constituting the color filter layer.
ところで、ＴＦＴに入射光が照射しないように遮光するには、上述した対向基板上の遮光膜等を用いて別途遮光する必要性が生じ、装置欠陥の複雑化及びコスト上昇を招くと共に信頼性の高い遮光を施すのが困難になるという問題点がある。 By the way, in order to shield the TFT so that incident light is not irradiated, it is necessary to shield the TFT separately by using the above-described light shielding film on the counter substrate, which causes a complicated device defect and an increase in cost and reliability. There is a problem that it is difficult to provide high light shielding.
本発明は上述した問題点に鑑みなされたものであり、アクティブマトリクス駆動方式の電気光学装置において、トランジスタを効率的に遮光することにより、高品質の画像表示が可能な液晶装置等の電気光学装置を提供することを課題とする。 The present invention has been made in view of the above-described problems, and in an active matrix drive type electro-optical device, an electro-optical device such as a liquid crystal device capable of displaying a high-quality image by efficiently shielding a transistor. It is an issue to provide.
本発明の電気光学装置は上記課題を解決するために、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上に設けられたデータ線と画素電極と、該データ線と該画素電極とを電気的に接続するトランジスタと、を備え、前記データ線の一部が当該データ線の本線部から平面的に突出した突出部を有しており、前記突出部は前記トランジスタの前記電気光学物質側に設けられ、前記トランジスタは、第１のゲートと、該第１のゲートと前記データ線との間に第２のゲートを有し、前記第１のゲートはＬＤＤ（Lightly Doped Drain）構造を有し、前記第１のゲートの高濃度ソース領域は前記画素電極と平面的に重なり、前記第１のゲートのチャネル領域と低濃度ドレイン領域との接合領域は前記突出部によって覆われており、前記第１のゲートのチャネル領域と低濃度ソース領域との接合領域は前記突出部によって覆われていないことを特徴とする。
In order to solve the above problem, an electro-optical device according to the present invention includes an electro-optical material sandwiched between a pair of substrates, a data line and a pixel electrode provided on one of the pair of substrates, A transistor for electrically connecting the data line and the pixel electrode, and a part of the data line has a protrusion protruding in a plane from the main line part of the data line, the protrusion being The transistor is provided on the electro-optic material side, and the transistor includes a first gate and a second gate between the first gate and the data line, and the first gate is an LDD. (Lightly Doped Drain) structure, the high concentration source region of the first gate overlaps with the pixel electrode in a plane, and the junction region between the channel region of the first gate and the low concentration drain region is the protrusion. Covered by the part, front The junction region between the channel region of the first gate and the low-concentration source region is not covered with the protruding portion.
また、前記データ線と交差する走査線を前記一方の基板上に有し、前記データ線は、当該データ線が前記走査線に対向する位置において前記突出部を有していてもよい。前記ゲート電極における前記画素電極側の縁が、前記突出部で覆われる。なお、本線部は、トランジスタのチャネル領域のうち突出部により覆われた残りの部分の一部或いは全部を覆うようにしてもよい。従って、他方の基板側からの入射光に対するトランジスタにおける遮光は、この突出部により効率的に実施される。
Further, a scanning line intersecting with the data line may be provided on the one substrate, and the data line may have the protruding portion at a position where the data line faces the scanning line. An edge of the gate electrode on the pixel electrode side is covered with the protrusion. Note that the main line portion may cover part or all of the remaining portion covered by the protruding portion in the channel region of the transistor. Therefore, the light shielding in the transistor with respect to the incident light from the other substrate side is efficiently performed by this protrusion.
更に、前記本線部は、前記トランジスタに電気的に接続される箇所を含むと共に前記画素電極の間隙に対応して１走査線毎に０．５画素ずつ蛇行して形成されている。これにより、データ線と画素電極との間における寄生容量を低減できる。すると、製造プロセスにおけるデータ線と画素電極との位置ずれに起因する奇数段と偶数段との間で生じる寄生容量の差を小さくできる。即ち、当該位置ずれが大きくても、それに応じて発生する寄生容量の差を小さくできるので、奇数段と偶数段との間での寄生容量の差に起因した横ラインむらを有効に低減できる。 Further, the main line portion includes a portion electrically connected to the transistor and is meandering by 0.5 pixels for each scanning line corresponding to the gap between the pixel electrodes. Thereby, the parasitic capacitance between the data line and the pixel electrode can be reduced. Then, the difference in parasitic capacitance generated between the odd-numbered stage and the even-numbered stage due to the positional deviation between the data line and the pixel electrode in the manufacturing process can be reduced. That is, even if the positional deviation is large, the difference in parasitic capacitance generated accordingly can be reduced, so that the horizontal line unevenness caused by the difference in parasitic capacitance between the odd-numbered stage and the even-numbered stage can be effectively reduced.
以上の結果、本発明の電気光学装置によれば、トランジスタを効率的に遮光することにより、データ線上の画像信号におけるＳ／Ｎ（信号／雑音）比の向上を図ると共に、光リークによるトランジスタの特性劣化を防ぐことにより、高品質の画像表示が可能となる。 As a result, according to the electro-optical device of the present invention, by efficiently shielding the transistor, the S / N (signal / noise) ratio in the image signal on the data line is improved and the transistor due to light leakage is improved. By preventing characteristic deterioration, high-quality image display becomes possible.
本発明の一の態様では、前記走査線に対向する位置における前記データ線本線部の延設方向と異なる方向に前記トランジスタのチャネル領域が形成されている。 In one aspect of the present invention, the channel region of the transistor is formed in a direction different from the extending direction of the main line portion of the data line at a position facing the scanning line.
この態様によれば、走査線に対向する位置におけるデータ線の本線部の延設方向と異なる方向にチャネル領域が形成されるが、この位置においてデータ線の本線部からこの異なる方向に突出部を突出させることにより、当該チャネル領域を遮光可能である。 According to this aspect, the channel region is formed in a direction different from the extending direction of the main line portion of the data line at the position facing the scanning line, but the protruding portion is formed in this different direction from the main line portion of the data line at this position. By projecting, the channel region can be shielded from light.
本発明の一の態様では、前記データ線の突出部は、突出する方向が１走査線毎に異なる。 In one aspect of the present invention, the protruding portion of the data line has a different protruding direction for each scanning line.
この態様によれば、データ線の引き回しを極力少なくすべく蛇行する本線部を基準としてチャネル領域を１走査線毎に異なる方向に（即ち、通常は左右交互に）形成しても、これに応じて１走査線毎に突出方向が異なるデータ線の突出部により当該チャネル領域を遮光可能である。 According to this aspect, even if the channel region is formed in a different direction for each scanning line (that is, usually alternately left and right) with reference to the main line portion meandering so as to minimize the routing of the data line, Thus, the channel region can be shielded from light by the protruding portion of the data line whose protruding direction is different for each scanning line.
また、前記第２のゲートはＬＤＤ（Lightly Doped Drain）構造を有し、前記トランジスタの半導体層が前記走査線を２度横切るＵ字形のデュアルゲート構造を有し、前記第２のゲートのチャネル領域と低濃度ソース領域との接合領域は前記本線部によって覆われており、前記第２のゲートのチャネル領域と低濃度ドレイン領域との接合領域は前記本線部と前記突出部のいずれにも覆われていないようにしてもよい。
The second gate has an LDD (Lightly Doped Drain) structure, a semiconductor layer of the transistor has a U-shaped dual gate structure that crosses the scanning line twice, and a channel region of the second gate The junction region between the low concentration source region and the low concentration source region is covered with the main line portion, and the junction region between the channel region of the second gate and the low concentration drain region is covered with both the main line portion and the protruding portion. It may not be.
この態様によれば、例えばＡｌ等の遮光性の導電性材料からなるデータ線は、デュアルゲートを有するトランジスタのソースに近い側のゲートに対向するチャネル領域は、データ線の本線部により、対向基板側から見て少なくとも部分的に覆われている。他方、このデュアルゲートを有するトランジスタのドレインに近い側のゲートに対向するチャネル領域は、データ線の突出部により、対向基板側から見て少なくとも部分的に覆われている。従って、対向基板側からの入射光に対するトランジスタにおける遮光は、データ線の本線部及び突出部により極めて効率的に実施される。この際、半導体層のうちＵ字形のデュアルゲート構造における二つのゲートを結ぶ部分を画素開口領域内に配置し、様々な形状及びレイアウトが可能である突出部を画素電極上から外して配置することにより、画素開口率を全く又は殆ど低下させないで済む。 According to this aspect, the data line made of a light-shielding conductive material such as Al, for example, has a channel region facing the gate on the side close to the source of the transistor having a dual gate, the main line portion of the data line, and the counter substrate. It is at least partially covered when viewed from the side. On the other hand, the channel region facing the gate on the side close to the drain of the transistor having the dual gate is at least partially covered by the protruding portion of the data line when viewed from the counter substrate side. Therefore, light shielding in the transistor with respect to incident light from the counter substrate side is performed very efficiently by the main line portion and the protruding portion of the data line. At this time, a portion connecting the two gates in the U-shaped dual gate structure in the semiconductor layer is disposed in the pixel opening region, and the protruding portion capable of various shapes and layouts is disposed away from the pixel electrode. Thus, the pixel aperture ratio can be reduced at all or hardly.
本発明の他の態様では、前記トランジスタは、半導体層が前記走査線を２度横切るＵ字形のデュアルゲートを有し、前記データ線は、前記デュアルゲートのうち前記データ線側のゲート電極における該データ線側の縁を覆うと共に、前記デュアルゲートのうち前記画素電極側のゲート電極における該画素電極側の縁を覆うように構成されている。 In another aspect of the present invention, the transistor has a U-shaped dual gate in which a semiconductor layer crosses the scanning line twice, and the data line corresponds to the gate electrode on the data line side of the dual gate. The edge on the data line side is covered, and the edge on the pixel electrode side of the gate electrode on the pixel electrode side of the dual gate is covered.
本発明の他の態様では、前記トランジスタは、ＬＤＤ（Lightly Doped Drain）構造を持つトランジスタからなり、前記データ線は、前記トランジスタのチャネル領域に加えて該トランジスタのＬＤＤ領域を少なくとも部分的に覆うことを特徴とする請求項１から７のいずれか一項に記載の電気光学装置。
In another aspect of the present invention, the transistor includes a transistor having an LDD (Lightly Doped Drain) structure, and the data line at least partially covers the LDD region of the transistor in addition to the channel region of the transistor. The electro-optical device according to
この態様によれば、その性質上トランジスタがオフの時、リーク電流が少ないＬＤＤ構造を持つトランジスタを採用しつつ、該トランジスタにおけるチャネル領域のみならずＬＤＤ領域をも遮光するので、光リークによるトランジスタ特性の劣化を確実に阻止し得る。 According to this aspect, when the transistor is off in nature, the transistor having the LDD structure with a small leakage current is adopted, and not only the channel region but also the LDD region in the transistor is shielded. Can be reliably prevented.
本発明の他の態様では、前記一方の基板上に、前記トランジスタのチャネル領域を覆う遮光膜を備えている。 In another aspect of the present invention, a light shielding film covering the channel region of the transistor is provided on the one substrate.
この態様によれば、トランジスタの下側にも、遮光膜を設けるので、一方の基板からの戻り光等に対するトランジスタにおける遮光を行うことが可能となる。更に、この遮光膜により、画素開口領域の輪郭を規定する機能の一部又は全部を持たせることも可能となるので、データ線に画素開口領域の輪郭を規定する機能の全てを持たせなくて済む。従って、データ線の本線部や突出部の形状や位置の自由度が格段に増すため、結果として画素開口領域を広げることが可能となる。 According to this aspect, since the light shielding film is provided also on the lower side of the transistor, it is possible to perform light shielding in the transistor against the return light from one substrate. Furthermore, since this light shielding film can provide part or all of the function of defining the contour of the pixel opening area, the data line must not have all of the function of defining the outline of the pixel opening area. That's it. Accordingly, the degree of freedom of the shape and position of the main line portion and the protruding portion of the data line is remarkably increased, and as a result, the pixel opening area can be widened.
本発明の他の態様では、前記遮光膜は、前記トランジスタと前記画素電極とを電気的に接続するためのコンタクトホールに重ならない。 In another aspect of the present invention, the light shielding film does not overlap a contact hole for electrically connecting the transistor and the pixel electrode.
本発明の他の態様では、前記遮光膜は前記走査線と重なって、前記走査線よりも幅狭に形成されており、前記走査線が前記データ線の突出部と重なる領域では、前記遮光膜が前記トランジスタのチャネル領域を覆うように幅広に形成されている。 In another aspect of the present invention, the light shielding film overlaps the scanning line and is formed to be narrower than the scanning line, and the light shielding film is formed in a region where the scanning line overlaps the protruding portion of the data line. Is formed wide so as to cover the channel region of the transistor.
一般に、この種の電気光学装置においては、トランジスタを構成する半導体層の下に遮光膜を設けるとストレスが強くなる。特に、半導体層と画素電極とのコンタクトホールを開孔した際に、その周囲にストレスが発散してクラックや変形の原因となったり、その周囲に容量線があると、蓄積容量を形成する絶縁膜の耐圧が悪くなったりする。従って、このようにコンタクトホールの下に遮光膜を設けないことにより、遮光膜の存在により生じるストレスによる悪影響がコンタクトホールの開孔の際に顕在化しないようにできる。 In general, in this type of electro-optical device, stress is increased when a light-shielding film is provided below a semiconductor layer constituting a transistor. In particular, when the contact hole between the semiconductor layer and the pixel electrode is opened, stress is dissipated around it, causing cracks and deformation, or if there is a capacitance line around it, insulation that forms a storage capacitor The pressure resistance of the film may deteriorate. Therefore, by not providing the light shielding film below the contact hole in this way, it is possible to prevent the adverse effect due to the stress caused by the presence of the light shielding film from becoming apparent when the contact hole is opened.
本発明の他の態様では、前記画素電極は、１走査線毎に０．５画素ずつずらして配され、前記画素電極のうち１走査線毎に１．５画素ずつずらして配列された画素電極群が、前記トランジスタを介して同一データ線に接続され且つ同一色に対応する。 In another aspect of the present invention, the pixel electrodes are arranged with a shift of 0.5 pixels for each scanning line, and the pixel electrodes are arranged with a shift of 1.5 pixels for each scanning line among the pixel electrodes. A group is connected to the same data line through the transistor and corresponds to the same color.
本発明の他の態様では、前記データ線は、前記ゲート電極の一部のみを覆う。 In another aspect of the present invention, the data line covers only a part of the gate electrode.
本発明の他の態様では、一対の基板間に電気光学物質が挟持されてなり、該一対の基板の一方の基板上に相交差する複数の走査線及び複数のデータ線と、前記各走査線及び前記各データ線の交差に対応して設けられたトランジスタと、該トランジスタのドレインにコンタクトホールを介して電気的に接続された画素電極とを備え、前記データ線は遮光性の導電性材料からなり、前記トランジスタのソースにコンタクトホールを介して電気的に接続されており、前記トランジスタのゲート電極は、前記画素電極に電気的に接続される側の縁が、前記データ線の一部に覆われている。 In another aspect of the present invention, a plurality of scanning lines and a plurality of data lines each having an electro-optic material sandwiched between a pair of substrates and intersecting each other on one of the pair of substrates, and the scanning lines. And a transistor provided corresponding to the intersection of each data line, and a pixel electrode electrically connected to the drain of the transistor through a contact hole, and the data line is made of a light-shielding conductive material. The transistor is electrically connected to the source of the transistor through a contact hole, and the gate electrode of the transistor has an edge on the side electrically connected to the pixel electrode covering a part of the data line. It has been broken.
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。 Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
以下、本発明の実施の形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
（電気光学装置の第１実施形態）
電気光学装置の実施形態を図面に基づいて説明する。本実施形態は、本発明を液晶装置に適用したものであり、図１は、液晶装置のＴＦＴアレイ基板に形成された画素部及び周辺回路を示すブロック図であり、図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
(First embodiment of electro-optical device)
An embodiment of an electro-optical device will be described with reference to the drawings. In this embodiment, the present invention is applied to a liquid crystal device. FIG. 1 is a block diagram showing a pixel portion and a peripheral circuit formed on a TFT array substrate of the liquid crystal device. FIG. FIG. 3 is a plan view of a plurality of adjacent pixel groups of a TFT array substrate on which scanning lines, pixel electrodes, and the like are formed, and FIG. 3 is a cross-sectional view taken along line AA ′ of FIG. In FIG. 3, the scale of each layer and each member is different in order to make each layer and each member recognizable on the drawing.
図１において、本実施形態による液晶装置のＴＦＴアレイ基板１０上の画像表示領域を構成する複数の画素１０ｂは、マトリクス状配列の一種として特に、デルタ配列されている。各画素１０ｂには、画素電極９ａを制御するための画素スイッチング用ＴＦＴ３０が形成されており、画像信号Ｓ１、Ｓ２、…、Ｓｎが供給されるデータ線６が当該ＴＦＴ３０のソースに電気的に接続されている。データ線６に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例たる液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、画素電極９ａと対向電極との間に保持された画像信号の電圧がＴＦＴ３０のオフ時における電流即ちリーク電流により短時間で低下するのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、ソース電圧が印加される時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。尚、蓄積容量７０を形成するための配線である容量線３ｂが、走査線３ａと平行に形成されている。各容量線３ｂは、画像表示領域の外部（即ち周辺領域）において一定電位ＶＭＯＳの配線と接続されており、蓄積容量の７０の一方の蓄積容量電極の電位を一定にするように構成されている。尚、一定電位ＶＭＯＳはデータ線駆動回路や走査線駆動回路の定電位の電源や対向電極に供給される定電位源に接続してもよい。
In FIG. 1, the plurality of pixels 10 b constituting the image display area on the
また、ＴＦＴアレイ基板１０上の周辺領域には、データ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路３０１及び検査回路４０１等の周辺回路を同一基板に集積化しても良い。このような構成を採れば、周辺ＩＣのコスト増大や実装不良による歩留まり低下を招くことがないばかりでなく、画素ピッチの狭ピッチ化が実現できるため、高精細な電気光学装置、あるいは、小型の電気光学装置を実現することができる。
In the peripheral region on the
走査線駆動回路１０４は、図中Ｙ方向あるいはその逆方向に向かって転送信号を順次出力するシフトレジスタを含み、外部制御回路から供給される転送スタート信号に応じて転送動作を開始して、基準クロック信号及びその反転信号に基づいて、走査線３に対し、転送信号を走査信号Ｇ１、Ｇ２、…、Ｇｍとしてパルス的に線順次で印加する。
The scanning
データ線駆動回路１０１は、図中Ｘ方向あるいはその逆方向に向かって転送信号を順次出力するシフトレジスタを含み、外部制御回路から供給される転送スタート信号に応じて転送動作を開始して、基準クロック信号及びその反転信号に基づいて、画像信号線１１５から供給されるカラー画像信号である赤（Ｒ）の画像信号ＶＩＤ−Ｒ、緑（Ｇ）の画像信号ＶＩＤ−Ｇ及び青（Ｂ）の画像信号ＶＩＤ−Ｂをサンプリングするためのサンプリング回路駆動号をサンプリング回路駆動信号線３０６を介してサンプリング回路３０１に供給する。
The data line driving
サンプリング回路３０１は、スイッチとして機能するＴＦＴ３０２を各データ線６毎に備えており、画像信号線１１５がＴＦＴ３０２のソース電極に接続されており、サンプリング回路駆動信号線３０６がＴＦＴ３０２のゲート電極に接続されている。そして、サンプリング回路駆動信号に応じて、画像信号線１１５を介して供給される画像信号ＶＩＤ−Ｒ、ＶＩＤ−Ｇ及びＶＩＤ−Ｂを夫々サンプリングし、画像信号Ｓ１、Ｓ２、…、Ｓｎとして複数のデータ線６に夫々供給する。サンプリング回路３０１の制御スイッチはＴＦＴで形成され、Ｎチャネル型ＴＦＴ、Ｐチャネル型ＴＦＴあるいは相補型ＴＦＴでも良い。また、検査回路４０１は、データ線６、ＴＦＴ３０、蓄積容量７０等の配線や回路における導通、断線などの品質・欠陥に関する所定検査を製造途中や出荷時に実行可能とするように構成されている。検査回路４０１により、次工程への不良品の流出を防ぐことができ、部材のコストを低減することができる。
The
以上図１に示した例では、各色毎にシリアルな画像信号ＶＩＤ−Ｂ、ＶＩＤ−Ｇ及びＶＩＤ−Ｒが夫々、割り当てられた１本の画像信号線１１５を介して供給され、各画像信号ＶＩＤ−Ｂ、ＶＩＤ−Ｇ及びＶＩＤ−Ｒをサンプリング回路３０１により順次サンプリングするように構成されている。
In the example shown in FIG. 1, the serial image signals VID-B, VID-G, and VID-R are supplied for each color via the assigned one image signal line 115, and each image signal VID is supplied. The
次に図２に示すように、サンプリング回路駆動信号線を隣接する画像信号ＶＩＤ-Ｒ，ＶＩＤ-Ｇ，ＶＩＤ-Ｂに夫々対応したサンプリング回路３０１にサンプリング回路駆動信号線３０６’を介して同時に供給するようにして、画像信号ＶＩＤ-Ｒ，ＶＩＤ−Ｇ，ＶＩＤ-Ｂの位相を調整しても良い。例えば、画像信号Ｓ１，Ｓ２，Ｓ３を同時にサンプリングする。これによりデータ線駆動回路１０１の動作周波数を１/３に低減できるため、消費電力やＥＭＩ（Electomagnetic wave Interference）の低減を実現することができる。
Next, as shown in FIG. 2, the sampling circuit driving signal lines are simultaneously supplied to the
尚、外部の画像信号処理回路において所定数のデータ線群毎にパラレルに各画像信号ＶＩＤ−Ｒ、ＶＩＤ−Ｇ及びＶＩＤ−Ｂを供給可能となるように、予めシリアルな各画像信号ＶＩＤ−Ｒ、ＶＩＤ−Ｇ及びＶＩＤ−Ｂを夫々、所定数のパラレルな画像信号に変換しておき、シリアル−パラレル変換後の複数の画像信号をデータ線６サンプリングするようにしてもよい。このパラレルな色毎の画像信号の数及び同時に画像信号を印加する各グループを構成するデータ線の数は、例えば、当該サンプリング回路３０１におけるサンプリング能力が高ければ、本実施形態の如くに１でもよいし、若しくは、逆にサンプリング能力が低ければ、１２、２４等でもよい。このように画像信号をシリアル−パラレル変換することで、余り高くないサンプリング能力のサンプリング回路３０１を用いて所謂ＸＧＡ、ＳＸＧＡといった高ドット周波数の画像信号にも対処可能となる。
Note that serial image signals VID-R are provided in advance so that the image signals VID-R, VID-G, and VID-B can be supplied in parallel for each predetermined number of data line groups in the external image signal processing circuit. VID-G and VID-B may be converted into a predetermined number of parallel image signals, and a plurality of image signals after serial-parallel conversion may be sampled on the
図１及び図２に示すように、本実施形態では、データ線６に同一のが対応するようにデータ線同一色方式のデルタ配列から構成されている。このような構成をとれば、同一データ線６には同一色のデータに係る画像信号を入力するので、比較的近くに位置する複数行に係るデータはそれ程大きく変わらないため、異なる行間のデータの影響による表示むらは殆ど発生しない。データ線６に対して、同一の色が対応するようにするには、１走査線３ａ毎に１．５画素ずつＸ方向に互い違いにずらすようにすれば良い。この際、画素電極９ａを制御するための画素スイッチング用ＴＦＴ３０は、相隣接する画素電極９ａ間を蛇行するように配設されたデータ線６の蛇行方向とＹ方向軸にたいして反対側に設けるようにすると、最も効率よく配線することができる。
As shown in FIG. 1 and FIG. 2, in this embodiment, the
次に図３において、液晶装置のＴＦＴアレイ基板１０上には、データ線同一色方式でデルタ配列された複数の画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６、走査線３ａ及び容量線３ｂが設けられている。走査線３ａは、画素電極９ａのデルタ配列におけるＸ方向に並べられた直線状の配列に対応して夫々直線状に設けられている。データ線６は、画素電極９ａのデルタ配列におけるＹ方向に並べられた１走査線毎に０．５画素ずつずれた間を縫って蛇行するように設けられている。また、ＴＦＴ３０は、二つのゲートを持つデュアルゲート構造のＴＦＴからなり、画素電極９ａにドレインが夫々接続されており、データ線６にソースが夫々接続されており、走査線３ａにゲートが夫々接続されている。そして、データ線６は、デュアルゲート構造のＴＦＴ３０を構成するポリシリコン膜等の半導体層１のうち後述のソース領域に、コンタクトホール５を介して電気的接続されており、画素電極９ａは、半導体層１のうち後述のドレイン領域にコンタクトホール８を介して電気的接続されている。また、半導体層１のうち二つのゲートのチャネル領域１ａ及び１ａ’（図中右下りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
Next, in FIG. 3, on the
本実施形態では特に、データ線６は、Ａｌ等の低抵抗な遮光性の導電性材料からなり、１走査線毎に０．５画素ずつずらして配列された相隣接する画素電極９ａの間を縫って蛇行して伸びると共に、半導体層１のソース領域にコンタクトホール５を介して接続される個所を含む本線部６ａと当該本線部６ａから走査線３ａに対向する位置において夫々平面的に突出した突出部６ｂとを備える。また、画素電極９ａのうち１走査線毎に１．５画素ずつずらして配列された画素電極群は、ＴＦＴ３０を介して同一データ線６に接続されている。そして、これらデータ線６の本線部６ａ及び突出部６ｂにより、本線部６ａにゲートが接続されたデュアルゲート構造のＴＦＴ３０のチャネル領域１ａ及び１ａ’を対向基板の側から見て少なくとも部分的に覆うように構成されている。従って、対向基板側からの入射光に対するチャネル領域１ａ及び１ａ’における遮光が、データ線６の本線部６ａ及び突出部６ｂによりなされる。
In this embodiment, in particular, the
また、本実施形態では、容量線３ｂを走査線３ｂと並んで設けることにより、画素電極９ａに対し蓄積容量７０を付与することができる。容量線３ｂを設けることにより蓄積容量７０を各画素電極９ａに付与するので、特にデータ線６と画素電極９ａとの間における寄生容量による画像信号或いは表示画像に対する影響を相対的に小さくできる。即ち、前述した奇数段と偶数段との間での寄生容量の差に起因した横ラインむらを有効に低減できる。
In this embodiment, the
更に、容量線３ｂをデータ線６の下に延設し、半導体層１の一部からなる第１蓄積容量電極１ｆとの間で絶縁膜を介して蓄積容量７０を形成することができる。
Further, the
このような構成をとれば、データ線６の下という非光透過領域を利用して蓄積容量７０を効率的に増加させることが可能となり、前述した奇数段と偶数段との間でのデータ線６と画素電極９ａとの間の寄生容量の差に起因した横ラインむらを非常に有効に低減できる。
With such a configuration, it is possible to efficiently increase the
また本実施形態では、前記データ線６の突出部６ｂは、突出する方向が１走査線毎に異なるように構成される。このような構成をとることにより、データ線の引き回しを極力少なくすべく蛇行する本線部を基準としてチャネル領域を１走査線毎に異なる方向に（即ち、通常は左右交互に）形成しても、これに応じて１走査線毎に突出方向が異なるデータ線の突出部により当該チャネル領域を遮光可能である。
In the present embodiment, the protruding portion 6b of the
次に図４の断面図に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
Next, as shown in the cross-sectional view of FIG. 4, the liquid crystal device includes a
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
On the other hand, the
ＴＦＴアレイ基板１０には、図３及び図４に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
As shown in FIGS. 3 and 4, the
対向基板２０には、更に図４に示すように、各画素部の開口領域以外の領域に第２遮光膜２３が設けられている。この第２遮光膜２３並びにデータ線６の本線部６ａ及び突出部６ｂにより、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１のチャネル領域１ａ及び１ａ’や、チャネル領域１ａに隣接するＬＤＤ領域１ｂ及び１ｃ並びにチャネル領域１ａ’に隣接するＬＤＤ領域１ｂ’及び１ｃ’に侵入することはない。更に、第２遮光膜２３は、コントラスト比の向上、色材の混色防止、液晶装置の入射光による温度上昇の防止などの機能を有すると共に第２遮光膜２３により、液晶装置の画素開口領域の輪郭を少なくとも部分的に規定することも可能である。
As shown in FIG. 4, the
対向基板２０には、デルタ配列による色配列を構成するカラーフィルタ層（色材層）２４とオーバーコート膜２５とが更に設けられている。カラーフィルタ層２４は、顔料分散法、染色法、印刷法、電着法、インクジェット法等により製造される。これらのうち顔料分散法が分光特性、パターン精度、製造コスト、耐熱性、耐光性等の面で総合的に優れており、現在主流となっている。他方、オーバーコート膜２５は、アクリル樹脂やエポキシ樹脂から、厚さ０．５〜２μｍ程度の保護膜及び平坦化膜としてカラーフィルタ層２４の全面に形成される。このように当該液晶装置は、カラー液晶装置として構成されている。従って、ノートパソコンや携帯機器の直視型の液晶装置だけでなく、当該液晶装置を１個だけ用いて、安価な単板型のプロジェクト等を作成可能となる。尚、カラーフィルタ層２４は、カラーレジスト等によりＴＦＴアレイ基板１０上に直接形成しても良い。また、第２遮光膜２３をＴＦＴアレイ基板１０上に形成することも可能である。これにより、ＴＦＴアレイ基板１０と対向基板２０とを貼り合わせ時のずれにより画素開口率の低下を防ぐことができるため、高開口率化が実現できるだけでなく、歩留まりの低下を招くことがないという利点がある。
The
以上のように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材（図９及び図１０参照）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材（スペーサ）が混入されている。
Between the
下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能を有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等でＴＦＴ３０の特性劣化を防止する機能を有する。下地絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。
The
本実施の形態では特に、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体層１の一部を第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。より詳細には、画素電極９ａにコンタクトホール８を介して接続された半導体層１の高濃度ドレイン領域１ｅ’が、データ線６及び走査線３ａの下に延設されて、同じくデータ線６及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜（ゲート絶縁膜２と同一膜）を介して対向配置されて、第１蓄積容量電極１ｆとされている。これらの結果、データ線６下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という画素開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来る。このように蓄積容量７０が比較的大容量となるように構成されているため、データ線６と画素電極９ａとの間における寄生容量による画像信号Ｓ１、Ｓ２、…、Ｓｎに対する影響を相対的に小さくできる。即ち、前述した奇数段と偶数段との間での寄生容量の差に起因した横ラインむらを有効に低減できる。
In the present embodiment, in particular, the
再び、図４において、デュアルゲート構造を有する画素スイッチング用ＴＦＴ３０は特に、各ゲート毎にＬＤＤ構造を有しており、当該走査線３ａ、走査線３ａからの電界によりチャネルが形成される半導体層１のチャネル領域１ａ、走査線３ａと半導体層１とを絶縁するゲート絶縁膜２、データ線６（本線部６ａ、突出部６ｂ）、ソースに近い側のチャネル領域１ａに対する半導体層１の低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅとを備えており、更に、ドレインに近い側のチャネル領域１ａ’に対する半導体層１の低濃度ソース領域１ｂ’及び低濃度ドレイン領域１ｃ’並びに高濃度ソース領域１ｄ’（高濃度ドレイン領域１ｅ）及び高濃度ドレイン領域１ｅ’を備えている。
4 again, the
特にチャネル領域１ａに対する高濃度ドレイン領域１ｅは、チャネル領域１ａ’に対する高濃度ソース領域１ｄ’としても機能し、画素スイッチング用ＴＦＴ３０が構築されている。また、このチャネル領域１ａに対する高濃度ドレイン領域１ｅ（チャネル領域１ａ’に対する高濃度ソース領域１ｄ’）は、図３に示したように、画素開口領域内に二つのゲートのＵ字形の連結部分として大きくはみ出しているが、このはみ出し領域における半導体層１は、元々膜厚が薄く、ほぼ透明であると共に比較的ＴＦＴアレイ基板１０の近くに（即ち、層間絶縁膜等を介して画素電極９ａから厚み方向に比較的離れて）形成されているので、このはみ出し領域上の画素電極９ａ部分は、特に平坦化処理を施さなくても複数の薄膜形成プロセスの間に平坦化されてしまうか、或いは、後工程における何らかの平坦化処理により容易に平坦化される。この結果、このはみ出し領域における半導体層部分が画素電極９ａにおける凹凸を引き起こす（即ち、液晶層５０における配向不良を引き起こす）という問題は殆ど生じないで済む。
In particular, the high-concentration drain region 1e for the channel region 1a also functions as a high-concentration source region 1d 'for the channel region 1a', and the
高濃度ドレイン領域１ｅ’には、複数の画素電極９ａのうちの対応する一つが接続されている。半導体層１のソース領域及びドレイン領域は後述のように、半導体層１に対し、Ｎ型又はＰ型のチャネルを形成するかに応じて所定濃度のＮチャネル型用又はＰチャネル型用の不純物イオンをドープすることにより形成されている。Ｎチャネル型ＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子であるＴＦＴとして用いられることが多い。
A corresponding one of the plurality of pixel electrodes 9a is connected to the high concentration drain region 1e '. As will be described later, the source region and the drain region of the
本実施の形態では特にデータ線６は、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び下地絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅ’へ通じるコンタクトホール８が各々形成された第１層間絶縁膜４が形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６の本線部６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６及び第１層間絶縁膜４の上には、高濃度ドレイン領域１ｅ’へのコンタクトホール８が形成された第１層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅ’へのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅ’に電気的接続されている。前述の画素電極９ａは、このように構成された第２層間絶縁膜７の上面に設けられている。尚、画素電極９ａと高濃度ドレイン領域１ｅ’とは、データ線６と同一のＡｌ膜や走査線３ｂと同一のポリシリコン膜を中継して電気的接続するようにしてもよい。
In the present embodiment, the
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ、１ｂ’及び低濃度ドレイン領域１ｃ、１ｃ’に不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン構造のＴＦＴであってもよい。
The
また本実施の形態では、画素スイッチング用ＴＦＴ３０にデュアルゲート構造を採用したため、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。更に、これら二つののゲートの少なくとも１個をＬＤＤ構造にすれば、オフ電流を低減でき、安定したスイッチング素子を得ることができる。但し、デュアルゲート構造に代えて、走査線３ａから角状に１個のゲート電極が突き出てなるシングルゲート構造のＴＦＴを用いてもよいし、３個以上のゲート電極を有するトリプルゲート構造のＴＦＴ等を用いてもよい。
In this embodiment, since the
本実施形態では特に、データ線６の本線部６ａは、Ｙ方向に並べられた画素電極９ａの千鳥足状の配列の脇を縫って蛇行して伸びており、データ線６の突出部６ｂは、本線部６ａから走査線３ａに対向する位置において、夫々平面的に突出している（図３参照）。そして、画素スイッチング用ＴＦＴ３０のチャネル領域１ａ及び１ａ’は、これらの本線部６ａ及び突出部６ｂにより少なくとも部分的に夫々覆われている。従って、対向基板２０側からの入射光に対する画素スイッチング用ＴＦＴ３０における遮光は、これらの本線部６ａ及び突出部６ｂにより効率的に実施されており、画素スイッチング用ＴＦＴ３０における半導体層１での入射光に基づく光電変換効果によりトランジスタ特性が劣化することを効果的に防止できる。この際、様々な形状及びレイアウトが可能である突出部６ｂの占有領域の一部又は全部を画素電極９ａ上から外すことにより、画素開口率を全く又は殆ど低下させないで済む。更に、データ線６の本線部６ａは、隣接する画素電極９ａの間を縫って蛇行して形成するので、データ線６と画素電極９ａとの間における寄生容量を低減できる。すると、製造プロセスにおけるデータ線６と画素電極９ａとの位置ずれに起因する奇数段と偶数段との間での生じる寄生容量の差を小さくできる。即ち、当該位置ずれが大きくても、それに応じて発生する寄生容量の差を小さくできるので、奇数段と偶数段との間での寄生容量の差に起因した横ラインむらを有効に低減できる。
In the present embodiment, in particular, the main line portion 6a of the
本実施形態では特に、対向基板２０側から見て、本線部６ａの縁と画素電極９ａの縁とは、両者の縁に沿った僅かな幅の部分において相重なっている（図３参照）。従って、両者間を光が漏れて白抜け等の画像劣化につながることはないので、このように重なった本線部６ａによって画素開口領域の左右（即ち、画素開口領域のＹ方向に伸びる各辺）を規定できる。尚、この重なりの面積が大きい程に、データ線６と画素電極９ａとの間における寄生容量が増加して上述の横ラインむらを引き起こすので、この重なりの面積は製造精度を考慮しつつなるべく小さい方がよい。また、このようなデータ線６の平面レイアウト構成では、画素開口領域の上下（即ち、画素開口領域のＸ方向に伸びる各辺）については、対向基板２０上の第２遮光膜２３（図４参照）により規定すればよい。
Particularly in the present embodiment, when viewed from the
更に本実施形態では特に、デュアルゲート構造を有した画素スイッチング用ＴＦＴ３０に対して、チャネル領域１ａをデータ線６の本線部６ａにより覆い、チャネル領域１ａ’をデータ線６の突出部６ｂにより覆うように平面レイアウト構成したので、図３から分かるように、画素スイッチング用ＴＦＴ３０における遮光は、本線部６ａ及び突出部６ｂにより極めて効率的に実施されている。加えて、半導体層１のうちＵ字形の二つのゲートを結ぶ部分を画素開口領域内に配置し、様々な形状及びレイアウトが可能である突出部６ｂを画素電極９ａと平面的に見て重ならないように配置しているので、当該データ線６の突出部６ｂと画素電極９ａとの間で寄生容量が生じることがないため、寄生容量に起因する横ラインむらの発生を抑制することができる。逆に、このようなデュアルゲート構造のＴＦＴは、データ線６から画素電極９ａまでの距離を短くできるので、基本的に画素開口率を高くできると共にオフ時のリーク電流が少ないので、一般に画素スイッチング用のＴＦＴに適している。
Further, in this embodiment, in particular, for the
以上詳細に説明したように第1実施形態によれば、データ線同一色方式のデルタ配列の液晶装置において、データ線の引き回しを少なくしつつＴＦＴ３０を効率的に遮光することにより、データ線上の画像信号におけるＳ／Ｎ（信号／雑音）比の向上を図ることができ、しかも画素開口率を高く維持しつつ且つデータ線６と画素電極９ａとの間の寄生容量を低減することにより、高品質の画像表示が可能となる。
As described in detail above, according to the first embodiment, in the delta arrangement liquid crystal device of the data line same color method, the image on the data line is effectively shielded by reducing the
（電気光学装置の第２実施形態）
本発明による電気光学装置の第２実施形態について図５を参照して説明する。
(Second embodiment of electro-optical device)
A second embodiment of the electro-optical device according to the invention will be described with reference to FIG.
上述した第１実施形態における液晶装置は、対向基板２０にカラーフィルタ層を備えた単板のカラー表示用液晶装置として構成されていたが、第２実施形態における液晶装置は、このカラーフィルタ層を備えない白黒或いは単色表示用の液晶装置として構成されるものである。その他の構成については、第１実施形態の場合と同様であるので、図５中、図４と同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図５は、図４に示したＡ−Ａ’断面に対応する断面図により、当該カラーフィルタ層を備えない第２実施形態を示したものである。
The liquid crystal device according to the first embodiment described above is configured as a single-plate color display liquid crystal device provided with a color filter layer on the
図５において、対向基板２０には、第２遮光膜２３、対向電極２１及び配向膜２２が形成されており、カラーフィルタ層やオーバーコート層については形成されていない。従って、第２実施形態における液晶装置を用いて単板型のカラープロジェクタ等を作成する場合は、ＴＦＴアレイ基板１０上に設けた各画素毎に対応するようにマイクロレンズを対向基板２０に設けて、光の入射方向を変えることで色分離させることにより、カラーフィルタ層を有しない液晶装置でも単板でカラー表示させることができる。また、第２実施形態における液晶装置を用いて単板型の白黒プロジェクタや３枚組み合わせによる高画質のカラープロジェクタを作成できることは言うまでもない。
In FIG. 5, a second
（電気光学装置の第３実施形態）
本発明による電気光学装置の第３実施形態について図６を参照して説明する。
(Third embodiment of electro-optical device)
A third embodiment of the electro-optical device according to the invention will be described with reference to FIG.
上述した第１又は第２実施形態では、画素スイッチング用ＴＦＴ３０、走査線３ａ、容量線３ｂ、データ線６等を形成した積層領域における他の領域に対する段差に対して、何等の平坦化処理も施していないが、第３実施形態では、下地絶縁膜１２、第１層間絶縁膜４及び第２層間絶縁膜７並びにＴＦＴアレイ基板１０のうち少なくとも一つは、少なくともデータ線６及び前記走査線３ａ並びに前記容量線３ｂに対向する領域の少なくとも一部分が凹状に窪んで形成されている。この結果、画素電極９ａの下地表面が平坦化されている。その他の構成については、第２実施形態の場合と同様であるので、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図６は、図４に示したＡ−Ａ’断面に対応する断面図により、当該カラーフィルタ層を備えない実施形態を示したものである。
In the first or second embodiment described above, any flattening process is applied to the step with respect to other regions in the stacked region in which the
図６に示すように、第３実施形態では、第２層間絶縁膜７の表面が平坦化されている。このような第２層間絶縁膜７は、例えば、ＣＭＰ（Chemical Mechanical Polishing）処理や有機ＳＯＧ（Spin On Glass）膜や無機ＳＯＧ膜、有機膜のスピンコート処理等により平坦化されている。この結果、データ線６の本線部６ａ及び突出部６ｂに重ねて走査線３ａ、ＴＦＴ３０、容量線３ｂ等が形成される領域と画素開口領域との段差が低減される。このようにして画素電極９ａの下地表面が平坦化されているので、画素電極９ａを平坦化でき、当該平坦化の度合いに応じて画素電極９ａの表面の凹凸により引き起こされる液晶のディスクリネーション（配向不良）を低減できる。この結果、第４実施形態によれば、より高品位の画像表示が可能となり、画素開口領域を広げることも可能となる。
As shown in FIG. 6, in the third embodiment, the surface of the second interlayer insulating film 7 is flattened. The second interlayer insulating film 7 is flattened by, for example, a CMP (Chemical Mechanical Polishing) process, an organic SOG (Spin On Glass) film, an inorganic SOG film, an organic film, or a spin coat process. As a result, the level difference between the region where the scanning line 3a, the
尚、第１層間絶縁膜４、第２層間絶縁膜７、下地絶縁膜１２及びＴＦＴアレイ基板１０におけるデータ線６及び前記走査線３ａ並びに前記容量線３ｂに対向する領域の少なくとも一部分を凹状に窪めて形成しても同様の平坦化の効果が得られる。各層間絶縁膜を凹状に形成する方法としては、各層間絶縁膜を二層構造として、一層のみからなる薄い部分を凹状の窪み部分として二層の厚い部分を凹状の土手部分とするように薄膜形成及びエッチングを行なえばよい。或いは、各層間絶縁膜を単一層構造として、エッチングにより凹状の窪みを開孔するようにしてもよい。これらの場合、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングを用いると、設計寸法通りに凹状部分を形成できる利点がある。一方、少なくもとウエットエッチングを単独で又はドライエッチングと組み合わせて用いた場合には、凹状の窪みの側壁面をテーパ状に形成できるため、後工程で凹状の窪み内に形成されるポリシリコン膜、レジスト等の側壁周囲への残留を低減できるので、歩留まりの低下を招かない利点が得られる。
The first
（電気光学装置の第４実施形態）
本発明による電気光学装置の第４実施形態について図７及び図８を参照して説明する。
(
A fourth embodiment of an electro-optical device according to the present invention will be described with reference to FIGS.
上述した第１から第３実施形態では、ＴＦＴアレイ基板１０側からの戻り光等に対する遮光のための遮光膜が、画素スイッチング用ＴＦＴ３０の下側に設けられていないが、第４実施形態では、このような遮光膜がＴＦＴアレイ基板１０と下地絶縁膜１２との間に形成されている。その他の構成については、第２及び第３実施形態の場合と同様であるので、図中同一の構成要素には同一の参照符号を付し、それらの説明を省略する。尚、図７は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図８は、図７のＢ−Ｂ’断面図である。
In the first to third embodiments described above, the light shielding film for shielding the return light from the
図７に示すように、図中右上がりの斜線で示した領域には、縞状配線部を含む第１遮光膜１１ａが、走査線３ａ及びＴＦＴ３０の下側を通るように設けられている。より具体的には、第１遮光膜１１ａの縞状配線部は夫々、走査線３ａ下を走査線３ａに沿って直線状に伸びている。特にチャネル領域１ａ及び１ａ’を含むＴＦＴ３０をＴＦＴアレイ基板１０の側（即ち、ＴＦＴ３０の下側）から見て覆うように、走査線３ａがデータ線６と交差する箇所では、ＴＦＴ３０の下側においてデータ線６に沿って上方に若干幅広に形成されており、それ以外の個所は、走査線３ａよりも平面的に若干幅狭に（即ち、図７で走査線３ａの下方に寄って）形成されることにより、第１遮光膜１１ａに対向基板から入射した光ができるだけ照射されないように構成されている。
As shown in FIG. 7, a first
更に、この第１遮光膜１１ａにより、画素開口領域の輪郭を規定する機能の一部又は全部を持たせることも可能となるので、データ線６に画素開口領域の輪郭を規定する機能の全てを持たせなくて済む。従って、データ線６の本線部６ａや突出部６ｂの形状や位置の自由度が格段に増すため、結果として画素開口領域を広げることが可能となる。
Furthermore, the first light-shielding
図８に示すように、デュアルゲート構造のＴＦＴ３０の二つのチャネル領域１ａ及び１ａ’に各々対向する位置においてＴＦＴアレイ基板１０と各デュアルゲート構造のＴＦＴ３０との間に、第１遮光膜１１ａが各々設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ（チタン）、Ｃｒ、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｄ（鉛）のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われるデュアルゲート構造のＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの戻り光等がデュアルゲート構造のＴＦＴ３０のチャネル領域１ａ及び１ａ’等に入射する事態を未然に防ぐことができる。尚、このような構成においては、第１遮光膜１１ａと画素スイッチング用ＴＦＴ３０との間にある下地絶縁膜１２は、前述の画素スイッチング用ＴＦＴ３０の下地膜としての機能のほかに、半導体層１を第１遮光膜１１ａから電気的絶縁するために設けられるものである。
As shown in FIG. 8, the first light-shielding
本実施形態では好ましくは、第１遮光膜１１ａは定電位源に電気的接続されており、定電位とされる。従って、第１遮光膜１１ａに対向配置されるデュアルゲート構造のＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。この場合、定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等が挙げられる。このように周辺回路等の電源を利用すれば、専用の電位配線や外部入力端子を設ける必要なく、第１遮光膜１１ａを定電位にできる。
In the present embodiment, preferably, the first light-shielding
本実施の形態では特に、第１遮光膜１１ａの縞状配線部は、走査線３ａに沿って夫々伸延しており、しかも、データ線６に沿った方向に対し分断されている。このため、例えば各画素開口領域の周りに一体的に形成された格子状の遮光膜を配設した場合と比較して、第１遮光膜１１ａ、走査線３ａ及び容量線３ｂを形成するポリシリコン膜等の半導体層１、データ線６を形成する金属膜、層間絶縁膜等からなる当該液晶装置の積層構造において、各膜の物性の違いに起因した製造プロセス中の加熱冷却に伴い発生するストレスが格段に緩和される。このため、第１遮光膜１１ａ等におけるクラックの発生防止や歩留まりの向上が図られる。
In the present embodiment, in particular, the striped wiring portion of the first
以上説明した第４実施形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１のチャネル領域及びＬＤＤ領域に光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Anti Reflection）被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、第４実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１の少なくともチャネル領域及びＬＤＤ領域との間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施の形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。
In the liquid crystal device according to the fourth embodiment described above, incident light is incident from the
更に本実施形態では、第１遮光膜１１ａは、ドレインと画素電極９ａとを接続するコンタクトホール８の下には、設けられていない。このため、半導体層１の下に第１遮光膜１１ａを設けるとストレスが比較的強く発生するが、コンタクトホール８を開孔した際に、その周囲にストレスが発散してクラックや変形の原因となることを回避でき、更に、その周囲にある容量線３ｂにおける絶縁膜の耐圧が悪くなる事態を回避できるので、このような構成は、実用上有利である。
Further, in the present embodiment, the first
（電気光学装置の全体構成）
以上のように構成された電気光学装置の各実施形態における液晶装置の全体構成を図９及び図１０を参照して説明する。尚、図９は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１０は、図９のＨ−Ｈ’断面図である。
(Overall configuration of electro-optical device)
The overall configuration of the liquid crystal device in each embodiment of the electro-optical device configured as described above will be described with reference to FIGS. FIG. 9 is a plan view of the
図９において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成り、画像表示領域の周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１０に示すように、図９に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
In FIG. 9, a sealing
以上図１から図１０を参照して説明した各実施形態における液晶装置のＴＦＴアレイ基板１０上には更に、サンプリング回路３０１によるデータ線６への画像信号の書き込み負担を軽減すべく画像信号に先行して所定電位のプリチャージ信号を各データ線６に書き込むプリチャージ回路等を形成してもよい。また、データ線駆動回路１０１、走査線駆動回路１０４及び検査回路４０１をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
In addition, on the
以上説明した各実施形態の液晶装置において、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。また、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
In the liquid crystal device of each embodiment described above, a micro lens may be formed on the
以上説明した各実施形態における液晶装置では、データ線６、第１遮光膜１１ａ或いは第２遮光膜２３等により、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
In the liquid crystal device according to each of the embodiments described above, the light resistance is excellent due to the
尚、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施の形態は有効である。（電子機器）
次に、以上詳細に説明した液晶装置１００を備えた電子機器の実施の形態について図１３から図１５を参照して説明する。
The switching element provided in each pixel has been described as a normal stagger type or coplanar type polysilicon TFT, but other types of TFTs such as an inverted stagger type TFT and an amorphous silicon TFT are also used. Each embodiment is effective. (Electronics)
Next, an embodiment of an electronic device including the
先ず図１３に、このように液晶装置１００を備えた電子機器の概略構成を示す。
First, FIG. 13 shows a schematic configuration of an electronic apparatus including the
図１３において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
In FIG. 13, the electronic apparatus includes a display
次に図１４から図１５に、このように構成された電子機器の具体例を各々示す。 Next, specific examples of the electronic apparatus configured in this way are shown in FIGS.
図１４において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
In FIG. 14, a
図１５において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶装置１００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
In FIG. 15, a laptop personal computer (PC) 1200 compatible with multimedia, which is another example of an electronic device, includes the above-described
以上図１４から図１５を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１３に示した電子機器の例として挙げられる。 In addition to the electronic devices described above with reference to FIGS. 14 to 15, a liquid crystal television, a viewfinder type or a monitor direct view type video tape recorder, a car navigation device, an electronic notebook, a calculator, a word processor, an engineering workstation ( EWS), a mobile phone, a video phone, a POS terminal, a device provided with a touch panel, and the like are examples of the electronic device shown in FIG.
以上説明したように、本実施の形態によれば、製造効率が高く高品位の画像表示が可能な液晶装置を備えた各種の電子機器を実現できる。 As described above, according to the present embodiment, it is possible to realize various electronic devices including a liquid crystal device capable of high-quality image display with high manufacturing efficiency.
本発明によれば、データ線同一色方式のデルタ配列のＴＦＴアクティブマトリクス駆動方式の電気光学装置において、ＴＦＴアレイ基板上で１走査線毎に０．５画素ずつずれて配列された画素電極に対応して蛇行する本線部とこの本線部から突出した突出部により、画素部におけるＴＦＴを対向基板の側から覆うように構成したので、データ線の引き回しを少なくしつつＴＦＴを効率的に遮光することが可能となり、高品質の画像表示が可能となる。これに加えて、画素開口率を高く維持しつつデータ線と画素電極との間における寄生容量を低減できるため、より高品位の画像表示が可能となる。 According to the present invention, in the delta arrangement TFT active matrix driving type electro-optical device of the same color type of the data line, it corresponds to the pixel electrode arranged on the TFT array substrate with a shift of 0.5 pixels for each scanning line. Since the TFT in the pixel portion is covered from the counter substrate side by the meandering main line portion and the protruding portion protruding from the main line portion, the TFT is efficiently shielded from light while reducing the data line routing. And high-quality image display becomes possible. In addition, since the parasitic capacitance between the data line and the pixel electrode can be reduced while maintaining the pixel aperture ratio high, higher-quality image display is possible.
１…半導体層、１ａ，１ａ’…チャネル領域、１ｂ，１ｂ’…低濃度ソース領域（ソース側ＬＤＤ領域）、１ｃ，１ｃ’…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）、１ｄ，１ｄ’…高濃度ソース領域、１ｅ，１ｅ’…高濃度ドレイン領域、１ｆ…第１蓄積容量電極、２…絶縁膜、３ａ…走査線、３ｂ…容量線、４…第１層間絶縁膜、５…コンタクトホール、６…データ線、６ａ…本線部、６ｂ…突出部、７…第２層間絶縁膜、８…コンタクトホール、９ａ…画素電極、１０…ＴＦＴアレイ基板、１２…下地絶縁膜、１６…配向膜、２０…対向基板、２１…対向電極、２２…配向膜、３０…ＴＦＴ、５０…液晶層、７０…蓄積容量、１０１…データ線駆動回路、１０４…走査線駆動回路。
DESCRIPTION OF
Claims (11)
前記データ線の一部が当該データ線の本線部から平面的に突出した突出部を有しており、
前記突出部は前記トランジスタの前記電気光学物質側に設けられ、
前記トランジスタは、第１のゲートと、該第１のゲートと前記データ線との間に第２のゲートを有し、
前記第１のゲートはＬＤＤ（Lightly Doped Drain）構造を有し、
前記第１のゲートの高濃度ソース領域は前記画素電極と平面的に重なり、
前記第１のゲートのチャネル領域と低濃度ドレイン領域との接合領域は前記突出部によって覆われており、前記第１のゲートのチャネル領域と低濃度ソース領域との接合領域は前記突出部によって覆われていないことを特徴とする電気光学装置。 An electro-optic material is sandwiched between a pair of substrates, a data line and a pixel electrode provided on one of the pair of substrates, and a transistor that electrically connects the data line and the pixel electrode With
A portion of the data line has a protrusion protruding in a plane from the main line of the data line;
The protrusion is provided on the electro-optic material side of the transistor;
The transistor has a first gate, and a second gate between the first gate and the data line ,
The first gate has an LDD (Lightly Doped Drain) structure;
The high-concentration source region of the first gate overlaps the pixel electrode in a plane,
The junction region between the channel region of the first gate and the low-concentration drain region is covered by the protrusion, and the junction region of the channel region of the first gate and the low-concentration source region is covered by the protrusion. An electro-optical device characterized by not being broken.
前記データ線は、当該データ線が前記走査線に対向する位置において前記突出部を有していることを特徴とする請求項１に記載の電気光学装置。 A scan line intersecting the data line on the one substrate;
The data line, an electro-optical device according to claim 1 in which the data line is characterized by having the protrusion at a position opposed to the scanning line.
前記トランジスタの半導体層が前記走査線を２度横切るＵ字形のデュアルゲート構造を有し、
前記第２のゲートのチャネル領域と低濃度ソース領域との接合領域は前記本線部によって覆われており、前記第２のゲートのチャネル領域と低濃度ドレイン領域との接合領域は前記本線部と前記突出部のいずれにも覆われていないことを特徴とする請求項１から５のいずれか一項に記載の電気光学装置。 The second gate has an LDD (Lightly Doped Drain) structure,
The semiconductor layer of the transistor has a U-shaped dual gate structure that crosses the scanning line twice;
The junction region between the channel region of the second gate and the low-concentration source region is covered by the main line portion , and the junction region between the channel region of the second gate and the low-concentration drain region is formed between the main line portion and the low-concentration drain region. the electro-optical device according to any one of claims 1 to 5, characterized in that not even covered by any of the protruding portion.
前記遮光膜は前記トランジスタのチャネル領域を覆うことを特徴とする請求項１から６のいずれか一項に記載の電気光学装置。 A light-shielding film is provided on the opposite side of the electro-optic material of the transistor;
The light-shielding film electro-optical device according to any one of 6 claim 1, characterized in that covers a channel region of the transistor.
前記走査線が前記データ線の突出部と重なる領域では、前記遮光膜が前記トランジスタのチャネル領域を覆うように幅広に形成されていることを特徴とする請求項７又は８に記載の電気光学装置。 The light shielding film overlaps the scanning line and is formed narrower than the scanning line,
9. The electro-optical device according to claim 7 , wherein the light-shielding film is formed wide so as to cover a channel region of the transistor in a region where the scanning line overlaps with a protruding portion of the data line. .
前記画素電極のうち１走査線毎に１．５画素ずつずらして配列された画素電極群が、前記トランジスタを介して同一データ線に接続され且つ同一色に対応することを特徴とする請求項１から９のいずれか一項に記載の電気光学装置。 The pixel electrodes are arranged with a shift of 0.5 pixels for each scanning line,
2. The pixel electrode group arranged by shifting by 1.5 pixels for each scanning line among the pixel electrodes is connected to the same data line through the transistor and corresponds to the same color. The electro-optical device according to any one of 1 to 9 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006143801A JP4371121B2 (en) | 2006-05-24 | 2006-05-24 | Electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006143801A JP4371121B2 (en) | 2006-05-24 | 2006-05-24 | Electro-optical device and electronic apparatus |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34554198A Division JP3826591B2 (en) | 1998-12-04 | 1998-12-04 | Electro-optical device and electronic apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006235647A JP2006235647A (en) | 2006-09-07 |
| JP4371121B2 true JP4371121B2 (en) | 2009-11-25 |
Family
ID=37043268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006143801A Expired - Fee Related JP4371121B2 (en) | 2006-05-24 | 2006-05-24 | Electro-optical device and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4371121B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101304902B1 (en) * | 2006-11-24 | 2013-09-05 | 삼성디스플레이 주식회사 | Liquid crystal display |
| JP5337603B2 (en) * | 2009-07-08 | 2013-11-06 | 株式会社ジャパンディスプレイ | Liquid crystal display |
| JP2011180354A (en) * | 2010-03-01 | 2011-09-15 | Hitachi Displays Ltd | Liquid crystal display device |
| CN103943032B (en) * | 2014-04-01 | 2016-03-02 | 京东方科技集团股份有限公司 | A kind of array base palte and display device |
-
2006
- 2006-05-24 JP JP2006143801A patent/JP4371121B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006235647A (en) | 2006-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3684578B2 (en) | Liquid crystal device and electronic device | |
| KR100579343B1 (en) | Electric optical apparatus and electronic device | |
| JP4396599B2 (en) | Liquid crystal device, electronic apparatus, and projection display device | |
| JP3707472B2 (en) | Electro-optical device and electronic apparatus | |
| JP4050377B2 (en) | Liquid crystal device, electronic apparatus, and projection display device | |
| JP4655943B2 (en) | Electro-optical device, manufacturing method thereof, and conductive layer connection structure | |
| JP4475238B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
| JP4371121B2 (en) | Electro-optical device and electronic apparatus | |
| JP4857775B2 (en) | Electro-optic device | |
| JP3624703B2 (en) | Electro-optical device and projection display device using the same | |
| JP3826591B2 (en) | Electro-optical device and electronic apparatus | |
| JP4139530B2 (en) | Electro-optical device and electronic apparatus | |
| JP2001100647A (en) | Substrate device and electro-optic device having the same | |
| JP3904371B2 (en) | Electro-optical device and electronic apparatus | |
| JP5168254B2 (en) | Liquid crystal device and electronic device | |
| JP2008191518A (en) | Electrooptical device, substrate for same, and electronic equipment | |
| JP4509463B2 (en) | Electro-optical device and electronic apparatus | |
| JP3792375B2 (en) | Liquid crystal device and electronic device | |
| JP3767607B2 (en) | Electro-optical device and electronic apparatus | |
| JP4026398B2 (en) | Electro-optical device and electronic apparatus | |
| JP4185620B2 (en) | Electro-optical device and projection display device | |
| JP3867027B2 (en) | Electro-optical device and electronic apparatus | |
| JP2009300477A (en) | Electro-optical device and electronic apparatus | |
| JP3671971B2 (en) | Liquid crystal device and electronic device | |
| JP3575481B2 (en) | Liquid crystal device, method of manufacturing the same, and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |