JP4368095B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4368095B2 JP4368095B2 JP2002240168A JP2002240168A JP4368095B2 JP 4368095 B2 JP4368095 B2 JP 4368095B2 JP 2002240168 A JP2002240168 A JP 2002240168A JP 2002240168 A JP2002240168 A JP 2002240168A JP 4368095 B2 JP4368095 B2 JP 4368095B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- element isolation
- semiconductor device
- film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 131
- 238000004519 manufacturing process Methods 0.000 title description 55
- 238000002955 isolation Methods 0.000 claims description 188
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 105
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 68
- 229910052710 silicon Inorganic materials 0.000 claims description 68
- 239000010703 silicon Substances 0.000 claims description 68
- 230000015572 biosynthetic process Effects 0.000 claims description 50
- 238000009792 diffusion process Methods 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 description 77
- 229910052814 silicon oxide Inorganic materials 0.000 description 68
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 61
- 238000005229 chemical vapour deposition Methods 0.000 description 17
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 16
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 13
- 238000005530 etching Methods 0.000 description 11
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 238000010306 acid treatment Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、半導体層に圧縮或いは引っ張り歪みを導入したトランジスタ構造を有する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
近年、情報処理やデータ通信の高速化、低消費電力化のために、トランジスタ等の電子デバイスに対して、低リーク電流で高速動作できることが求められている。
【0003】
トランジスタを高速化する方法の一つとして、異なる材料を組み合わせて積層することによりチャネルとなる半導体層に圧縮或いは引っ張り歪みを導入する方法が知られている。図22及び図23はチャネルとなる半導体層に圧縮或いは引っ張り歪みを導入することにより高速化を図った従来のトランジスタの構造を示す断面図である。
【0004】
図22は、引っ張り歪みが導入されたSiチャネル層を有するMOSトランジスタの構造を示す断面図である。
【0005】
p型Si基板200上に、SiGeバッファー層202と、歪みSiチャネル層204とが積層されている。SiGeバッファー層202及び歪みSiチャネル層204には、素子分離領域206となる素子分離溝208が形成されており、この素子分離溝208により、素子が形成される活性領域210が画定されている。
【0006】
素子分離溝208には、シリコン酸化膜からなる素子分離絶縁膜212が埋め込まれている。
【0007】
活性領域210の歪みSiチャネル層204及びSiGeバッファー層202には、ソース/ドレイン拡散層214a、214bが形成されている。ソース/ドレイン拡散層214a、214b間の歪みSiチャネル層204上には、シリコン酸化膜からなるゲート絶縁膜216を介してゲート電極218が形成されている。ソース/ドレイン拡散層214a、214bには、ソース/ドレイン電極220a、220bが接続されている。こうして、活性領域210に、ゲート電極218と、ソース/ドレイン拡散層214a、214bとを有するトランジスタが構成されている。
【0008】
また、図23は、圧縮歪みが加えられたSiGeチャネル層を有するMOSトランジスタの構造を示す断面図である。
【0009】
p型Si基板222に、Siバッファー層224と、歪みSiGeチャネル層226と、Siキャップ層228とが積層されている。
【0010】
Siバッファー層224、歪みSiGeチャネル層226、及びSiキャップ層228には、素子分離領域230となる素子分離溝232が形成されており、この素子分離溝232により、素子が形成される活性領域234が画定されている。
【0011】
素子分離溝232には、シリコン酸化膜からなる素子分離絶縁膜236が埋め込まれている。
【0012】
活性領域234のSiキャップ層228及び歪みSiGeチャネル層226には、ソース/ドレイン拡散層238a、238bが形成されている。ソース/ドレイン拡散層238a、238b間のSiキャップ層228上には、シリコン酸化膜からなるゲート絶縁膜240を介してゲート電極242が形成されている。ソース/ドレイン拡散層238a、238bには、ソース/ドレイン電極244a、244bが接続されている。こうして、活性領域234において、ゲート電極242と、ソース/ドレイン拡散層238a、238bとを有するトランジスタが構成されている。
【0013】
【発明が解決しようとする課題】
上述した図22及び図23に示す構造により、移動度やドライブ電流が向上することが報告されている。しかしながら、図22及び図23に示す構造では、STI(Shallow Trench Isolation)法により素子分離が行われているが、シリコン酸化膜からなる素子分離絶縁膜と活性領域のSiGe層とが、素子分離領域206、230の端部において接することとなる。この結果、図24の上面図に示すように、素子分離領域206、230の端部に沿ってリーク電流のパスが形成される。このため、トランジスタのオフ電流が増大し、デバイスの消費電力が増大してしまうという難点があった。
【0014】
素子分離溝に埋め込まれたシリコン酸化膜からなる素子分離絶縁膜とSiGe層との接触に起因するリーク電流の発生を抑制する方法としては、例えば図25に示すように、素子分離溝の側壁にポリSiのサイドウォールを形成する方法が提案されている。すなわち、活性領域234端部に露出した歪みSiGeチャネル層226を覆うように、素子分離溝232の側壁にポリSiのサイドウォール246を形成する。このサイドウォール236により、歪みSiGeチャネル層226と素子分離絶縁膜236との接触を防止することができる。しかしながら、この方法では、サイドウォール246を形成する際に、活性領域234がドライエッチングに曝されてしまう。
【0015】
本発明の目的は、半導体層に圧縮或いは引っ張り歪みが加えられたトランジスタ構造において、活性領域端部におけるリーク電流パスの形成を抑制し、低消費電力で高速動作しうる半導体装置及びその製造方法を提供することにある。
【0016】
【課題を解決するための手段】
上記目的は、活性領域を画定する素子分離溝が表面に形成されたシリコン基板と、前記シリコン基板の前記素子分離溝の側壁及び前記活性領域に形成されたSiGe層と、前記SiGe層上に形成されたシリコン層と、前記シリコン層が形成された前記素子分離溝に埋め込まれた素子分離絶縁膜とを有することを特徴とする半導体装置により達成される。
【0019】
また、上記目的は、シリコン基板に、活性領域を画定する素子分離溝を形成する工程と、前記シリコン基板の前記素子分離溝の側壁及び活性領域に、SiGe層を形成する工程と、前記SiGe層上に、シリコン層を形成する工程と、前記シリコン層が形成された前記素子分離溝に、素子分離絶縁膜を埋め込む工程とを有することを特徴とする半導体装置の製造方法により達成される。
【0020】
【発明の実施の形態】
[第1実施形態]
本発明の第1実施形態による半導体装置及びその製造方法について図1乃至図4を用いて説明する。図1は本実施形態による半導体装置の構造を示す断面図、図2乃至図4は本実施形態による半導体装置の製造方法を示す工程断面図である。
【0021】
まず、本実施形態による半導体装置について図1を用いて説明する。本実施形態による半導体装置は、引っ張り歪みが導入されたn型の歪みSiチャネル層を有するp型MOSトランジスタである。
【0022】
ボロンがドープされたp型Si基板10上に、SiGeバッファー層12が形成されている。SiGeバッファー層12には、素子分離領域14となる素子分離溝16が形成されており、この素子分離溝16により、素子が形成される活性領域18が画定されている。ここで、SiGeの組成は、例えばSi80%、Ge20%となっている。
【0023】
素子分離溝16が形成されたSiGeバッファー層12上には、SiGe再成長バッファー層20と、n型の歪みSiチャネル層22とが順次積層されている。
【0024】
素子分離溝16の側壁及び底面に形成された歪みSiチャネル層22上には、SiN膜24が形成されている。SiN膜24が形成された素子分離溝16には、シリコン酸化膜からなる素子分離絶縁膜26が埋め込まれている。
【0025】
活性領域18の歪みSiチャネル層22及びSiGe再成長バッファー層20には、ソース/ドレイン拡散層28a、28bが形成されている。ソース/ドレイン拡散層28a、28b間の歪みSiチャネル層22上には、シリコン酸化膜からなるゲート絶縁膜30を介してゲート電極32が形成されている。ソース/ドレイン拡散層28a、28bには、ソース/ドレイン電極34a、34bが接続されている。こうして、活性領域18において、ゲート電極32と、ソース/ドレイン拡散層28a、28bとを有するトランジスタが構成されている。
【0026】
本実施形態による半導体装置は、チャネルとなる半導体層に歪みが加えられたトランジスタ構造の活性領域18端部において、SiGe層と素子分離絶縁膜との間に介在する歪みSiチャネル層22及びSiN膜24を有することに主たる特徴がある。この歪みSiチャネル層22及びSiN膜24により、SiGe層とシリコン酸化膜からなる素子分離絶縁膜26との接触が防止されるので、活性領域18端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なMOSトランジスタを提供することができる。
【0027】
次に、本実施形態による半導体装置の製造方法について図2乃至図4を用いて説明する。本実施形態による半導体装置の製造方法では、STI法により素子分離が行われる。
【0028】
まず、1×1016/cm3程度のボロンがドープされたp型Si基板10上に、例えばMOCVD法により、厚さ2μmのSiGeバッファー層12と、厚さ5nmのSiキャップ層35とを順次積層する。ここで形成するSiキャップ層35は、次工程の熱酸化処理により、マスク膜として用いるSiN膜を形成する際の下地となるシリコン酸化膜となるものである。
【0029】
次いで、SiGeバッファー層12とSiキャップ層とを形成したp型Si基板10表面を例えば熱酸化法により酸化する。これにより、Siキャップ層35表面には、シリコン酸化膜36が形成される。埋め込み酸化膜とSiとの接触よりも、熱酸化膜とSiとの接触の方が緻密であるため、この熱酸化により界面の準位を少なくすることができる。このとき、SiGeバッファー層12上のSiキャップ層35により、SiGeバッファー層12は直接酸化されない。これにより、後の工程において歪みSiチャネル層22を形成する際に、Siキャップ層を形成しない場合に比して結晶モフォロジーが良好になっており、成長する歪みSiチャネル層22の結晶の質が向上し、移動度を向上することができる。
【0030】
次いで、酸化によりSiキャップ層35表面に形成されたシリコン酸化膜36上に、例えばCVD(Chemical Vapor Deposition)法により、厚さ100nmのSiN膜37を形成する(図2(a)を参照)。
【0031】
次いで、リソグラフィー及びエッチング技術を用いてSiN膜37をパターニングし、活性領域18となる領域にSiN膜37を残存させる。
【0032】
次いで、例えばRIE(Reactive Ion Etching)法により、パターニングされたSiN膜37をマスクとして、SiGeバッファー層12をエッチングして素子分離溝16を形成する(図2(b)を参照)。
【0033】
素子分離溝16を形成した後、マスクとして用いたSiN膜37をエッチングにより除去する。次いで、シリコン酸化膜36を弗酸などにより除去する。なお、Siキャップ層35は残存していてもよい。図2(c)以降においては、Siキャップ層35を省略している。
【0034】
次いで、例えばMOCVD法により、素子分離溝16が形成されたSiGeバッファー層12の全面に、厚さ10nmのSiGe再成長バッファー層20と、厚さ10nmのn型の歪みSiチャネル層22とを順次積層する(図2(c)を参照)。
【0035】
次いで、歪みSiチャネル層22を熱酸化処理し、歪みSiチャネル層22表面に熱酸化膜を形成する。この熱酸化膜により、次工程で形成するSiN膜の密着性を向上することができる。なお、歪みSiチャネル層22のすべてが熱酸化膜の形成に消費されないように、予め形成する歪みSiチャネル層22の膜厚や、熱酸化処理の条件等を考慮する必要がある。
【0036】
次いで、例えばMOCVD法により、全面に、研磨の際のストッパ膜として用いるSiN膜24を形成する。
【0037】
次いで、例えばCVD法により、全面に、シリコン酸化膜38を形成し、素子分離溝16をシリコン酸化膜38で埋め込む(図3(a)を参照)。
【0038】
次いで、例えばCMP(Chemical Mechanical Polishing)法により、シリコン酸化膜38を、ストッパ膜のSiN膜24まで研磨して平坦化する。こうして、シリコン酸化膜38からなる素子分離絶縁膜26により素子分離溝16が埋め込まれる。
【0039】
次いで、露出したSiN膜24を、例えば熱リン酸処理により除去する(図3(b)を参照)。なお、このとき、活性領域18端部の歪みSiチャネル層22と素子分離絶縁膜16との間に形成されたSiN膜24は、熱リン酸が滲入しないため除去されることはない。
【0040】
次いで、例えば熱酸化処理により、全面に、厚さ2nmのシリコン酸化膜からなるゲート絶縁膜30を形成する。
【0041】
次いで、例えばCVD法により、ポリシリコン膜を形成する。次いで、ポリシリコン膜をパターニングすることにより、活性領域18にゲート電極32を形成する(図3(c)を参照)。
【0042】
次いで、ゲート電極32をマスクとして、例えばボロンをイオン注入し、ゲート電極32両側の歪みSiチャネル層22内に、寄生領域40を形成する(図4(a)を参照)。
【0043】
次いで、例えばCVD法により全面にシリコン酸化膜を形成した後、形成したシリコン酸化膜をエッチングすることにより、ゲート電極32にサイドウォール42を形成する。
【0044】
次いで、ソース/ドレイン、及びゲートに高濃度不純物領域を形成するために、例えばボロンをイオン注入する(図4(b)を参照)。イオン注入終了後、イオンを活性化するためのアニーリングを行う。こうして、ソース/ドレイン拡散層28a、28bが形成される。
【0045】
次いで、ソース/ドレイン拡散層28a、28bに電気的に接続するソース/ドレイン電極34a、34bを形成する(図4(c)を参照)。
【0046】
こうして、図1に示す本実施形態による半導体装置が製造される。
【0047】
このように、本実施形態によれば、歪みSiチャネル層22及びSiN膜24により、活性領域18のSiGe層とシリコン酸化膜からなる素子分離絶縁膜26との接触が防止されるので、活性領域18端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なMOSトランジスタを提供することができる。
【0048】
また、従来のMOSトランジスタに比べても、露光工程等の製造工程数を増加することなく製造することができる。
【0049】
[第2実施形態]
本発明の第2実施形態による半導体装置及びその製造方法について図5及び6を用いて説明する。図5は本実施形態による半導体装置の構造を示す断面図、図6は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第1実施形態による半導体装置及びその製造方法と同一の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【0050】
第1実施形態では、SiN膜24を活性領域18におけるSiGe層と素子分離絶縁膜との間に介在させたが、SiN膜24を必ずしも形成する必要はない。本実施形態による半導体装置は、第1実施形態による半導体装置においてSiN膜24を形成しないものである。
【0051】
図5に示すように、本実施形態による半導体装置では、側壁及び底面に歪みSiチャネル層22が形成された素子分離溝16に、素子分離絶縁膜26が直接埋め込まれている。
【0052】
このように、第1実施形態におけるSiN膜24が形成されていない場合であっても、歪みSiチャネル層22により、活性領域18のSiGe層と素子分離絶縁膜との接触を防止することができる。これにより、活性領域18端部におけるリーク電流パスの形成を抑制することができる。
【0053】
次に、本実施形態による半導体装置の製造方法について図6を用いて説明する。
【0054】
まず、第1実施形態による場合と同様にして、素子分離溝16が形成されたSiGeバッファー層12の全面に、SiGe再成長バッファー層20と、歪みSiチャネル層22とを順次積層する(図6(a)を参照)。
【0055】
次いで、例えばCVD法により、全面に、シリコン酸化膜38を形成し、素子分離溝16をシリコン酸化膜38で埋め込む(図6(b)を参照)。
【0056】
次いで、例えばCMP法により、シリコン酸化膜38を、素子分離溝16により画定された活性領域18における歪みSiチャネル層22が露出するまで研磨して平坦化する。こうして、シリコン酸化膜38からなる素子分離絶縁膜26により素子分離溝16が埋め込まれる(図6(c)を参照)。
【0057】
以後、第1実施形態による場合と同様にして、ゲート電極32、ソース/ドレイン拡散層28a、28b等を形成する。
【0058】
こうして、図5に示す本実施形態による半導体装置が製造される。
【0059】
[第3実施形態]
本発明の第3実施形態による半導体装置及びその製造方法について図7乃至図10を用いて説明する。図7は本実施形態による半導体装置の構造を示す断面図、図8乃至図10は本実施形態による半導体装置の製造方法を示す工程断面図である。
【0060】
まず、本実施形態による半導体装置について図7を用いて説明する。本実施形態による半導体装置は、圧縮歪みが導入されたn型の歪みSiGeチャネル層を有するp型MOSトランジスタである。
【0061】
ボロンがドープされたp型Si基板44に、素子分離領域46となる素子分離溝48が形成されており、この素子分離溝48により、素子が形成される活性領域50が画定されている。
【0062】
素子分離溝48が形成されたp型Si基板44上には、Si再成長バッファー層52と、歪みSiGeチャネル層54と、Siキャップ層56とが順次積層されている。
【0063】
素子分離溝48の側壁及び底面に形成されたSiキャップ層56上には、SiN膜58が形成されている。SiN膜58が形成された素子分離溝48には、シリコン酸化膜からなる素子分離絶縁膜60が埋め込まれている。
【0064】
活性領域50のSiキャップ層56及び歪みSiGeチャネル層54には、ソース/ドレイン拡散層62a、62bが形成されている。ソース/ドレイン拡散層62a、62b間のSiキャップ層56上には、シリコン酸化膜からなるゲート絶縁膜64を介してゲート電極66が形成されている。ソース/ドレイン拡散層62a、62bには、ソース/ドレイン電極68a、68bが接続されている。こうして、活性領域50において、ゲート電極66と、ソース/ドレイン拡散層62a、62bとを有するトランジスタが構成されている。
【0065】
本実施形態による半導体装置は、チャネルとなる半導体層に歪みが加えられたトランジスタ構造の活性領域50端部において、SiGe層と素子分離絶縁膜との間に介在するSiキャップ層56及びSiN膜58を有することに主たる特徴がある。このSiキャップ層56及びSiN膜58により、SiGe層とシリコン酸化膜からなる素子分離絶縁膜60との接触が防止されるので、活性領域50端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なMOSトランジスタを提供することができる。
【0066】
次に、本実施形態による半導体装置の製造方法について図8乃至図10を用いて説明する。
【0067】
まず、1×1016/cm3程度のボロンがドープされたp型Si基板44表面を酸化する。
【0068】
次いで、表面が酸化されたp型Si基板44上に、例えばCVD法により、厚さ100nmのSiN膜70を形成する(図8((a))。
【0069】
次いで、リソグラフィー及びエッチング技術を用いてSiN膜70をパターニングし、活性領域50となる領域にSiN膜70を残存させる。
【0070】
次いで、例えばRIE法により、パターニングされたSiN膜70をマスクとして、p型Si基板44をエッチングして素子分離溝48を形成する(図8(b)を参照)。
【0071】
素子分離溝48を形成した後、マスクとして用いたSiN膜70をエッチングにより除去する。
【0072】
次いで、例えばMOCVD法により、素子分離溝48が形成されたp型Si基板44の全面に、厚さ10nmのSi再成長バッファー層52と、厚さ10nmのn型の歪みSiGeチャネル層54と、厚さ10nmのSiキャップ層56とを順次積層する(図8(c)を参照)。
【0073】
次いで、例えばMOCVD法により、全面に、研磨の際のストッパ膜として用いるSiN膜58を形成する。なお、SiN膜58を形成する前に、第1実施形態による場合と同様に、Siキャップ層56を熱酸化することにより、Siキャップ層56表面に熱酸化膜を形成し、SiN膜58の密着性を向上してもよい。
【0074】
次いで、例えばCVD法により、全面に、シリコン酸化膜72を形成し、素子分離溝48をシリコン酸化膜72で埋め込む(図9(a)を参照)。
【0075】
次いで、例えばCMP法により、シリコン酸化膜72を、ストッパ膜のSiN膜58まで研磨して平坦化する。こうして、シリコン酸化膜72からなる素子分離絶縁膜60により素子分離溝48が埋め込まれる。
【0076】
次いで、露出したSiN膜58を、例えば熱リン酸処理により除去する(図9(b)を参照)。なお、このとき、活性領域50端部のSiキャップ層56と素子分離絶縁膜60との間に形成されたSiN膜58は、第1実施形態による場合と同様に、熱リン酸が滲入しないため除去されることはない。
【0077】
次いで、例えば熱酸化処理により、全面に、厚さ2nmのシリコン酸化膜からなるゲート絶縁膜64を形成する。
【0078】
次いで、例えばCVD法により、ポリシリコン膜を形成する。次いで、ポリシリコン膜をパターニングすることにより、ゲート電極66を形成する(図9(c)を参照)。
【0079】
次いで、ゲート電極66をマスクとして、例えばボロンをイオン注入し、ゲート電極66両側の歪みSiチャネル層22内に、寄生領域74を形成する(図10(a)を参照)。
【0080】
次いで、例えばCVD法により全面にシリコン酸化膜を形成した後、形成したシリコン酸化膜をエッチングすることにより、ゲート電極66にサイドウォール76を形成する。
【0081】
次いで、ソース/ドレイン、及びゲートに高濃度不純物領域を形成するために、例えばボロンをイオン注入する(図10(b)を参照)。イオン注入終了後、イオンを活性化するためのアニーリングを行う。こうして、ソース/ドレイン拡散層62a、62bが形成される。
【0082】
次いで、ソース/ドレイン拡散層62a、62bに電気的に接続するソース/ドレイン電極68a、68bを形成する(図10(c)を参照)。
【0083】
こうして、図7に示す本実施形態による半導体装置が製造される。
【0084】
このように、本実施形態によれば、Siキャップ層56及びSiN膜58により、活性領域50のSiGe層とシリコン酸化膜からなる素子分離絶縁膜60との接触が防止されるので、活性領域50端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なMOSトランジスタを提供することができる。
【0085】
また、第1実施形態による場合と同様に、従来のMOSトランジスタに比べても、露光工程等の製造工程数を増加することなく製造することができる。
【0086】
[第4実施形態]
本発明の第4実施形態による半導体装置及びその製造方法について図11及び図12を用いて説明する。図11は本実施形態による半導体装置の構造を示す断面図、図12は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第3実施形態による半導体装置及びその製造方法と同一の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
【0087】
第3実施形態では、SiN膜58を活性領域50におけるSiGe層と素子分離絶縁膜との間に介在させたが、第1実施形態におけるSiN膜24と同様に、SiN膜58を必ずしも形成する必要はない。本実施形態による半導体装置は、第3実施形態による半導体装置においてSiN膜58を形成しないものである。
【0088】
図11に示すように、本実施形態による半導体装置では、側壁及び底面にSiキャップ層56が形成された素子分離溝48に、素子分離絶縁膜60が直接埋め込まれている。
【0089】
このように、第3実施形態におけるSiN膜58が形成されていない場合であっても、Siキャップ層56により、活性領域50のSiGe層と素子分離絶縁膜60との接触を防止することができる。これにより、活性領域50端部におけるリーク電流パスの形成を抑制することができる。
【0090】
次に、本実施形態による半導体装置の製造方法について図12を用いて説明する。
【0091】
まず、第3実施形態による場合と同様にして、素子分離溝48が形成されたp型Si基板44の全面に、Si再成長バッファー層52と、歪みSiGeチャネル層54と、Siキャップ層56とを順次積層する(図12(a)を参照)。
【0092】
次いで、例えばCVD法により、全面に、シリコン酸化膜72を形成し、素子分離溝48をシリコン酸化膜72で埋め込む(図12(c)を参照)。
【0093】
次いで、例えばCMP法により、シリコン酸化膜72を、素子分離溝48により画定された活性領域50におけるSiキャップ層56が露出するまで研磨して平坦化する。こうして、シリコン酸化膜72からなる素子分離絶縁膜60により素子分離溝48が埋め込まれる。
【0094】
以後、第3実施形態による場合と同様にして、ゲート電極66、ソース/ドレイン拡散層62a、62b等を形成する。
【0095】
こうして、図11に示す本実施形態による半導体装置が製造される。
【0096】
[第5実施形態]
本発明の第5実施形態による半導体装置及びその製造方法について図13乃至図16を用いて説明する。図13は本実施形態による半導体装置の構造を示す断面図、図14乃至図16は本実施形態による半導体装置の製造方法を示す工程断面図である。
【0097】
まず、本実施形態による半導体装置について図13を用いて説明する。本実施形態による半導体装置は、圧縮歪みが導入されたp型歪みSiGe層を有するnpn型バイポーラトランジスタである。
【0098】
p型Si基板に形成されたn型領域78に、素子分離領域80となる素子分離溝82が形成され、エミッタベース形成領域84と、コレクタ形成領域86とが画定されている。
【0099】
素子分離溝82が形成されたn型領域78の全面には、Si再成長バッファー層88と、p型歪みSiGeチャネル層90と、ノンドープのSiエミッタ層92とが積層されている。
【0100】
素子分離溝82の側壁及び底面に形成されたSiエミッタ層92上には、SiN膜94が形成されている。SiN膜94が形成された素子分離溝82には、シリコン酸化膜からなる素子分離絶縁膜96が埋め込まれている。
【0101】
コレクタ形成領域86におけるp型Si基板のn型領域78、Si再成長バッファー層88、p型歪みSiGeチャネル層90、及びSiエミッタ層92には、リンがイオン注入されてなるコレクタ電極コンタクト領域98が形成されている。コレクタ電極コンタクト領域98上には、コレクタ電極100が形成されている。
【0102】
エミッタベース形成領域84におけるSiエミッタ層92には、リンがイオン注入されてなるエミッタ電極コンタクト領域102が形成されている。エミッタ電極コンタクト領域102上には、エミッタ電極104が形成されている。
【0103】
また、エミッタベース形成領域84におけるp型歪みSiGeチャネル層90及びSiエミッタ層92には、ボロンがイオン注入されてなるベース電極コンタクト領域106が形成されている。ベース電極コンタクト領域106上には、ベース電極108が形成されている。
【0104】
本実施形態による半導体装置は、半導体層に歪みが導入されたバイポーラトランジスタ構造のエミッタベース形成領域84及びコレクタ形成領域86端部において、SiGe層と素子分離絶縁膜との間に介在するSiエミッタ層92及びSiN膜94を有することに主たる特徴がある。このSiエミッタ層92及びSiN膜94により、SiGe層とシリコン酸化膜からなる素子分離絶縁膜96との接触が防止されるので、エミッタベース形成領域84及びコレクタ形成領域86端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なバイポーラトランジスタを提供することができる。
【0105】
次に、本実施形態による半導体装置の製造方法について図14乃至図16を用いて説明する。
【0106】
まず、1×1016/cm3程度のボロンがドープされたp型Si基板に、レジストマスクを介してリンをイオン注入することにより、n型領域78を形成する。
【0107】
次いで、p型Si基板のn型領域78上に、例えばCVD法により、厚さ100nmのSiN膜110を形成する(図14(a)を参照)。
【0108】
次いで、リソグラフィー及びエッチング技術を用いてSiN膜110をパターニングし、エミッタベース形成領域84及びコレクタ形成領域86となる領域にSiN膜110を残存させる。
【0109】
次いで、例えばRIE法により、パターニングされたSiN膜110をマスクとして、p型Si基板のn型領域78をエッチングして素子分離溝82を形成する(図14(b)を参照)。
【0110】
素子分離溝82を形成した後、マスクとして用いたSiN膜110をエッチングにより除去する。
【0111】
次いで、例えばMOCVD法により、素子分離溝82が形成されたp型Si基板のn型領域78の全面に、厚さ10nmのSi再成長バッファー層88と、厚さ20nmの歪みSiGeチャネル層90と、厚さ20nmのノンドープのSiエミッタ層92とを順次積層する(図14(c)を参照)。
【0112】
次いで、例えばMOCVD法により、全面に、研磨の際のストッパ膜として用いるSiN膜94を形成する。
【0113】
次いで、例えばCVD法により、全面に、シリコン酸化膜112を形成し、素子分離溝82をシリコン酸化膜112で埋め込む(図15(a)を参照)。
【0114】
次いで、例えばCMP法により、シリコン酸化膜112を、ストッパ膜のSiN膜94まで研磨して平坦化する。こうして、シリコン酸化膜112からなる素子分離絶縁膜96により素子分離溝82が埋め込まれる。
【0115】
次いで、露出したSiN膜94を、例えば熱リン酸処理により除去する(図15(b)を参照)。なお、このとき、エミッタベース形成領域84及びコレクタ形成領域86端部のSiエミッタ層92と素子分離絶縁膜96との間に形成されたSiN膜94は、第1実施形態による場合と同様に、熱リン酸が滲入しないため除去されることはない。
【0116】
次いで、全面にレジスト膜114を形成する。次いで、レジスト膜114を、コレクタ形成領域86を露出する形状にパターニングする。
【0117】
次いで、パターニングされたレジスト膜114を介してリンをイオン注入することにより、コレクタ電極コンタクト領域98を形成する(図15(c)を参照)。
【0118】
コレクタ電極コンタクト領域98を形成した後、マスクとして用いたレジスト膜114を除去する。
【0119】
次いで、全面にレジスト膜116を形成する。次いで、レジスト膜116を、エミッタベース形成領域84のうち、ベース電極コンタクト領域106を形成する領域を露出する形状にパターニングする。
【0120】
次いで、パターニングされたレジスト膜116を介してボロンをイオン注入することにより、ベース電極コンタクト領域106を形成する(図16(a)を参照)。
【0121】
ベース電極コンタクト領域106を形成した後、マスクとして用いたレジスト膜116を除去する。
【0122】
次いで、全面にレジスト膜118を形成する。次いで、レジスト膜118を、エミッタベース形成領域84のうち、エミッタ電極コンタクト領域102を形成する領域を露出する形状にパターニングする。
【0123】
次いで、パターニングされたレジスト膜118を介してリンをイオン注入することにより、エミッタ電極コンタクト領域102を形成する(図16(b)を参照)。
【0124】
エミッタ電極コンタクト領域102を形成した後、マスクとして用いたレジスト膜118を除去する。
【0125】
次いで、アニーリングを行うことにより、上述のイオン注入を行った領域を活性化する。
【0126】
次いで、全面に金属膜を形成する。形成した金属膜を、リソグラフィー及びエッチング技術によりパターニングし、コレクタ電極コンタクト領域98、エミッタ電極コンタクト領域102、及びベース電極コンタクト領域106にそれぞれ接続するコレクタ電極100、エミッタ電極104、及びベース電極108を形成する(図16(c)を参照)。
【0127】
こうして、図13に示す本実施形態による半導体装置が製造される。
【0128】
このように、本実施形態によれば、Siエミッタ層92及びSiN膜94により、エミッタベース形成領域84及びコレクタ形成領域86のSiGe層とシリコン酸化膜からなる素子分離絶縁膜96との接触が防止されるので、エミッタベース形成領域84及びコレクタ形成領域86端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なバイポーラトランジスタを提供することができる。
【0129】
また、従来のバイポーラトランジスタに比べても、露光工程等の製造工程数を増加することなく製造することができる。
【0130】
なお、本実施形態では、歪みSiGeチャネル層を有するバイポーラトランジスタについて説明したが、第1実施形態による場合のように、歪みSiチャネル層を有するバイポーラトランジスタについても本発明を適用することができる。
【0131】
また、本実施形態による半導体装置についても、第1実施形態による半導体装置に対する第2実施形態及び第3実施形態による半導体装置に対する第4実施形態による場合と同様に、SiN膜94を必ずしも形成する必要はない。
【0132】
図17は、本実施形態による半導体装置においてSiN膜94を形成しない場合の構造を示す断面図である。図示すように、側壁及び底面にSiエミッタ層92が形成された素子分離溝82に、素子分離絶縁膜96が直接埋め込まれている。
【0133】
このように、SiN膜94が形成されていない場合であっても、Siエミッタ層92により、エミッタベース形成領域84及びコレクタ形成領域86のSiGe層と素子分離絶縁膜96との接触を防止することができる。これにより、エミッタベース形成領域84及びコレクタ形成領域86端部におけるリーク電流パスの形成を抑制することができる。
【0134】
[第6実施形態]
本発明の第6実施形態による半導体装置及びその製造方法について図18乃至図21を用いて説明する。図18は本実施形態による半導体装置の構造を示す断面図、図19乃至図21は本実施形態による半導体装置の製造方法を示す工程断面図である。
【0135】
まず、本実施形態による半導体装置について図18を用いて説明する。本実施形態による半導体装置は、圧縮歪みが導入された歪みSiGeチャネル層を有するHEMT(High Electron Mobility Transistor)である。
【0136】
ボロンがドープされた数百Ωcm程度の高抵抗n型Si基板120に、素子分離領域122となる素子分離溝124が形成されており、この素子分離溝124により、素子が形成される活性領域126が画定されている。
【0137】
素子分離溝124が形成されたn型Si基板120上には、Si再成長バッファー層128と、ノンドープの歪みSiGeチャネル層130と、歪みSiGeチャネル層130にキャリアとなる正孔を供給するp型のSi正孔供給層132とが順次積層されている。
【0138】
素子分離溝124の側壁及び底面に形成されたSi正孔供給層132上には、SiN膜134が形成されている。SiN膜134が形成された素子分離溝124には、シリコン酸化膜からなる素子分離絶縁膜136が埋め込まれている。
【0139】
活性領域126のSi正孔供給層132及び歪みSiGeチャネル層130には、ソース/ドレイン拡散層138a、138bが形成されている。ソース/ドレイン拡散層138a、138b間のSi正孔供給層132上には、ゲート電極140が形成されている。ソース/ドレイン拡散層138a、138bには、ソース/ドレイン電極142a、142bが接続されている。こうして、活性領域126において、ゲート電極140と、ソース/ドレイン拡散層138a、138bとを有するトランジスタが構成されている。
【0140】
本実施形態による半導体装置は、チャネルとなる半導体層に歪みが加えられたトランジスタ構造の活性領域126端部において、SiGe層と素子分離絶縁膜との間に介在するSi正孔供給層132及びSiN膜134を有することに主たる特徴がある。このSi正孔供給層132及びSiN膜134により、SiGe層とシリコン酸化膜からなる素子分離絶縁膜136との接触が防止されるので、活性領域126端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なHEMTを提供することができる。
【0141】
次に、本実施形態による半導体装置の製造方法について図19乃至図21を用いて説明する。
【0142】
まず、第3実施形態による場合と同様にして、n型Si基板120上に形成したSiN膜144をパターニングし、パターニングしたSiN膜144をマスクとするエッチングにより、n型Si基板120に素子分離溝124を形成する(図19(a)を参照)。
【0143】
素子分離溝124を形成した後、マスクとして用いたSiN膜144をエッチングにより除去する。
【0144】
次いで、例えばMOCVD法により、素子分離溝124が形成されたn型Si基板120の全面に、厚さ10nmのSi再成長バッファー層128と、厚さ10nmのノンドープの歪みSiGeチャネル層130と、ボロン等のp型ドーパントがドープされた厚さ20nmのSi正孔供給層132とを順次積層する(図19(b)を参照)。
【0145】
次いで、例えばMOCVD法により、全面に、研磨の際のストッパ膜として用いるSiN膜134を形成する。
【0146】
次いで、例えばCVD法により、全面に、シリコン酸化膜146を形成し、素子分離溝124をシリコン酸化膜146で埋め込む(図19(c)を参照)。
【0147】
次いで、例えばCMP法により、シリコン酸化膜146を、ストッパ膜のSiN膜134まで研磨して平坦化する。こうして、シリコン酸化膜146からなる素子分離絶縁膜136により素子分離溝124が埋め込まれる。
次いで、露出したSiN膜134を、例えば熱リン酸処理により除去する(図20(a)を参照)。なお、このとき、活性領域126端部のSi正孔供給層132と素子分離絶縁膜136との間に形成されたSiN膜134は、第1実施形態による場合と同様に、熱リン酸が滲入しないため除去されることはない。
【0148】
次いで、例えばCVD法により、活性領域126のSi正孔供給層132上に金属膜を形成する。次いで、金属膜をパターニングすることにより、ゲート電極140を形成する(図20(b)を参照)。
【0149】
次いで、ゲート電極140をマスクとしてリンをイオン注入し、ゲート電極140両側のSi正孔供給層132内に、ソース/ドレイン拡散層138a、138bを形成する(図20(c)を参照)。
【0150】
次いで、ソース/ドレイン拡散層62a、62bに電気的に接続するソース/ドレイン電極142a、142bを形成する。
【0151】
こうして、図18に示す本実施形態による半導体装置が製造される。
【0152】
このように、本実施形態によれば、Si正孔供給層132及びSiN膜134により、SiGe層とシリコン酸化膜からなる素子分離絶縁膜136との接触が防止されるので、活性領域126端部にリーク電流のパスが形成されるのを抑制することができる。これにより、低消費電力で高速動作が可能なHEMTを提供することができる。
【0153】
また、従来のHEMTに比べても、露光工程等の製造工程数を増加することなく製造することができる。
【0154】
なお、本実施形態による半導体装置についても、第1実施形態による半導体装置に対する第2実施形態及び第3実施形態による半導体装置に対する第4実施形態による場合と同様に、SiN膜134を必ずしも形成する必要はない。
【0155】
図21は、本実施形態による半導体装置においてSiN膜134を形成しない場合の構造を示す断面図である。図示すように、側壁及び底面にSi正孔供給層132が形成された素子分離溝124に、素子分離絶縁膜136が直接埋め込まれている。
【0156】
このように、SiN膜134が形成されていない場合であっても、Si正孔供給層132により活性領域126のSiGe層と素子分離絶縁膜136との接触を防止することができる。これにより、活性領域126端部におけるリーク電流パスの形成を抑制することができる。
【0157】
[変形実施形態]
本発明の上記実施形態に限らず種々の変形が可能である。
【0158】
例えば、上記実施形態では、p型MOSトランジスタ、npn型バイポーラトランジスタ等について説明したが、上記実施形態において説明した導電型と逆の導電型のn型MOSトランジスタ、pnp型バイポーラトランジスタ等についても、本発明を適用することができる。
【0159】
また、上記実施形態では、活性領域等におけるSiGe層と素子分離絶縁膜との接触を防止するためSiN膜を介在させていたが、介在させる膜はSiN膜に限定されるものではない。SiN膜の代わりに、例えばSiON膜を介在させてもよい。SiON膜を用いる場合には、CVD法によりSiN膜を形成する代わりに、歪みSiチャネル層、Siキャップ層等のSi層を形成した後、Si層の熱酸化膜を形成する。次いで、熱酸化膜を窒化することによりSiON膜を形成する。但し、この場合には、歪みSiチャネル層、Siキャップ層等のSiON膜が形成される下地のSi層が熱酸化によりに消費される。このため、熱酸化による消費分を考慮した厚さに、歪みSiチャネル層、Siキャップ層等を形成することが望ましい。
【0160】
また、上記実施形態では、素子分離溝を形成されたSiGeバッファー層上にはSiGe再成長バッファー層を形成し、また、素子分離溝が形成されたp型Si基板上にはSi再成長バッファー層を形成したが、SiGe再成長バッファー層又はSi再成長バッファー層は必ずしも形成しなくてもよい。なお、上記実施形態において、SiGe再成長バッファー層又はSi再成長バッファー層を形成するのは次の理由による。すなわち、CVD法により半導体装置を構成する層を成長する際には、通常、空気中で前処理を行ってから成長炉に基板を導入する。このため、再成長界面には不純物が残存し、トランジスタ特性のばらつきの原因の一つとなる。上記実施形態にように、再成長バッファー層を形成することにより、かかる不純物のトランジスタ特性への影響を低減することができる。
【0161】
(付記1) シリコン基板と、前記シリコン基板上に形成され、活性領域を画定する素子分離溝が表面に形成されたSiGe層と、前記素子分離溝の側壁及び前記活性領域の前記SiGe層上に形成されたシリコン層と、前記シリコン層が形成された前記素子分離溝に埋め込まれた素子分離絶縁膜とを有することを特徴とする半導体装置。
【0162】
(付記2) 付記1記載の半導体装置において、前記活性領域に形成されたソース拡散層及びドレイン拡散層と、前記ソース拡散層と前記ドレイン拡散層との間の前記シリコン層上に、ゲート絶縁膜を介して形成されたゲート電極とを更に有する
ことを特徴とする半導体装置。
【0163】
(付記3) 付記1記載の半導体装置において、前記活性領域は、前記素子分離溝により、コレクタ形成領域と、ベースエミッタ形成領域とが分離されており、前記コレクタ形成領域の前記SiGe層及び前記シリコン層に形成された第1の導電型のコレクタ領域と、前記ベースエミッタ形成領域の前記シリコン層に形成された第2の導電型のベース領域と、前記ベースエミッタ形成領域の前記シリコン層に形成された第1の導電型のエミッタ電極コンタクト領域とを更に有することを特徴とする半導体装置。
【0164】
(付記4) 付記1乃至3のいずれかに記載の半導体装置において、前記素子分離溝の側壁の前記シリコン層上に形成された絶縁膜を更に有することを特徴とする半導体装置。
【0165】
(付記5) 活性領域を画定する素子分離溝が表面に形成されたシリコン基板と、前記シリコン基板の前記素子分離溝の側壁及び前記活性領域に形成されたSiGe層と、前記SiGe層上に形成されたシリコン層と、前記シリコン層が形成された前記素子分離溝に埋め込まれた素子分離絶縁膜とを有することを特徴とする半導体装置。
【0166】
(付記6) 付記5記載の半導体装置において、前記活性領域に形成されたソース拡散層及びドレイン拡散層と、前記ソース拡散層と前記ドレイン拡散層との間の前記シリコン層上に、ゲート絶縁膜を介して形成されたゲート電極とを更に有することを特徴とする半導体装置。
【0167】
(付記7) 付記5記載の半導体装置において、前記活性領域は、前記素子分離溝により、コレクタ形成領域と、ベースエミッタ形成領域とが分離されており、前記コレクタ形成領域の前記SiGe層及び前記シリコン層に形成された第1の導電型のコレクタ領域と、前記ベースエミッタ形成領域の前記SiGe層及び前記シリコン層に形成された第2の導電型のベース領域と、前記ベースエミッタ形成領域の前記シリコン層に形成された第1の導電型のエミッタ電極コンタクト領域とを更に有することを特徴とする半導体装置。
【0168】
(付記8) 付記5記載の半導体装置において、前記シリコン層は、SiGe層にキャリアとして電子を供給する電子供給層であり、前記活性領域に形成されたソース拡散層及びドレイン拡散層と、前記ソース拡散層と前記ドレイン拡散層との間の前記シリコン層上に形成されたゲート電極とを更に有することを特徴とする半導体装置。
【0169】
(付記9) 付記5乃至8のいずれかに記載の半導体装置において、前記素子分離溝の側壁の前記シリコン層上に形成された絶縁膜を更に有することを特徴とする半導体装置。
【0170】
(付記10) 付記4又は9記載の半導体装置において、前記絶縁膜は、SiN膜又はSiON膜であることを特徴とする半導体装置。
【0171】
(付記11) シリコン基板上に、SiGe層を形成する工程と、前記SiGe層に、活性領域を画定する素子分離溝を形成する工程と、前記素子分離溝の側壁及び前記活性領域の前記第SiGe層上に、シリコン層を形成する工程と、前記シリコン層が形成された前記素子分離溝に、素子分離絶縁膜を埋め込む工程とを有することを特徴とする半導体装置の製造方法。
【0172】
(付記12) 付記11記載の半導体装置の製造方法において、前記素子分離溝に前記素子分離絶縁膜を埋め込む工程の前に、前記シリコン層上に、絶縁膜を形成する工程を更に有することを特徴とする半導体装置の製造方法。
【0173】
(付記13) 付記12記載の半導体装置の製造方法において、前記絶縁膜を形成する工程では、前記絶縁膜としてSiN膜を形成することを特徴とする半導体装置の製造方法。
【0174】
(付記14) 付記13記載の半導体装置の製造方法において、前記絶縁膜を形成する工程の前に、前記シリコン層を酸化することにより、前記シリコン層表面にシリコン酸化膜を形成する工程を更に有することを特徴とする半導体装置の製造方法。
【0175】
(付記15) 付記12記載の半導体装置の製造方法において、前記絶縁膜を形成する工程では、前記シリコン層を酸化及び窒化することにより前記絶縁膜としてのSiON膜を形成することを特徴とする半導体装置の製造方法。
【0176】
(付記16) 付記11乃至15のいずれかに記載の半導体装置の製造方法において、前記SiGe層に前記素子分離溝を形成する工程は、前記SiGe層上にシリコン層を形成する工程と、前記シリコン層を酸化する工程と、酸化された前記シリコン層上にSiN膜を形成する工程と、前記SiN膜を介してエッチングすることにより、前記SiGe層に前記素子分離溝を形成する工程とを有することを特徴とする半導体装置の製造方法。
【0177】
(付記17) シリコン基板に、活性領域を画定する素子分離溝を形成する工程と、前記シリコン基板の前記素子分離溝の側壁及び活性領域に、SiGe層を形成する工程と、前記SiGe層上に、シリコン層を形成する工程と、前記シリコン層が形成された前記素子分離溝に、素子分離絶縁膜を埋め込む工程とを有することを特徴とする半導体装置の製造方法。
【0178】
(付記18) 付記17記載の半導体装置の製造方法において、前記素子分離溝に前記素子分離膜を埋め込む工程の前に、前記シリコン層上に、絶縁膜を形成する工程を更に有することを特徴とする半導体装置の製造方法。
【0179】
(付記19) 付記18記載の半導体装置の製造方法において、前記絶縁膜を形成する工程では、前記絶縁膜としてSiN膜を形成することを特徴とする半導体装置の製造方法。
【0180】
(付記20) 付記19記載の半導体装置の製造方法において、前記絶縁膜を形成する工程の前に、前記シリコンキャップ層を酸化することにより、前記シリコン層表面にシリコン酸化膜を形成する工程を更に有することを特徴とする半導体装置の製造方法。
【0181】
(付記21) 付記18記載の半導体装置の製造方法において、前記絶縁膜を形成する工程では、前記シリコン層を酸化及び窒化することにより前記絶縁膜としてのSiON膜を形成することを特徴とする半導体装置の製造方法。
【0182】
【発明の効果】
以上の通り、本発明によれば、シリコン基板と、シリコン基板上に形成され、活性領域を画定する素子分離溝が表面に形成されたSiGe層と、素子分離溝の側壁及び活性領域のSiGe層上に形成されたシリコン層と、シリコン層が形成された素子分離溝に埋め込まれた素子分離絶縁膜とを有するので、活性領域のSiGe層と素子分離絶縁膜との接触が防止され、活性領域端部にリーク電流のパスが形成されるのを抑制することができる。
【0183】
また、活性領域を画定する素子分離溝が表面に形成されたシリコン基板と、シリコン基板の素子分離溝の側壁及び活性領域に形成されたSiGe層と、SiGe層上に形成されたシリコン層と、シリコン層が形成された素子分離溝に埋め込まれた素子分離絶縁膜とを有するので、活性領域のSiGe層と素子分離絶縁膜との接触が防止され、活性領域端部にリーク電流のパスが形成されるのを抑制することができる。
【0184】
また、素子分離溝の側壁の歪みシリコン層又はシリコン層上に形成されたSiN膜等の絶縁膜を有するので、活性領域端部にリーク電流のパスが形成されるのを更に効果的に抑制することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態による半導体装置の構造を示す断面図である。
【図2】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その1)である。
【図3】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その2)である。
【図4】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その3)である。
【図5】本発明の第2実施形態による半導体装置の構造を示す断面図である。
【図6】本発明の第2実施形態による半導体装置の製造方法を示す工程断面図である。
【図7】本発明の第3実施形態による半導体装置の構造を示す断面図である。
【図8】本発明の第3実施形態による半導体装置の製造方法を示す工程断面図(その1)である。
【図9】本発明の第3実施形態による半導体装置の製造方法を示す工程断面図(その2)である。
【図10】本発明の第3実施形態による半導体装置の製造方法を示す工程断面図(その3)である。
【図11】本発明の第4実施形態による半導体装置の構造を示す断面図である。
【図12】本発明の第4実施形態による半導体装置の製造方法を示す工程断面図である。
【図13】本発明の第5実施形態による半導体装置の構造を示す断面図である。
【図14】本発明の第5実施形態による半導体装置の製造方法を示す工程断面図(その1)である。
【図15】本発明の第5実施形態による半導体装置の製造方法を示す工程断面図(その2)である。
【図16】本発明の第5実施形態による半導体装置の製造方法を示す工程断面図(その3)である。
【図17】本発明の第5実施形態の変形例による半導体装置の構造を示す断面図である。
【図18】本発明の第6実施形態による半導体装置の構造を示す断面図である。
【図19】本発明の第6実施形態による半導体装置の製造方法を示す工程断面図(その1)である。
【図20】本発明の第6実施形態による半導体装置の製造方法を示す工程断面図(その2)である。
【図21】本発明の第6実施形態の変形例による半導体装置の構造を示す断面図である。
【図22】チャネルとなる半導体層に歪みを加えた従来のMOSトランジスタの構造を示す断面図(その1)である。
【図23】チャネルとなる半導体層に歪みを加えた従来のMOSトランジスタの構造を示す断面図(その2)である。
【図24】チャネルとなる半導体層に歪みを加えた従来のMOSトランジスタの活性領域端部に沿って形成されるリーク電流パスを示す上面図である。
【図25】チャネルとなる半導体層に歪みを加えた従来のMOSトランジスタにおいて活性領域端部にポリSiのサイドウォールを形成した場合の構造を示す断面図である。
【符号の説明】
10…p型Si基板
12…SiGeバッファー層
14…素子分離領域
16…素子分離溝
18…活性領域
20…SiGe再成長バッファー層
22…歪みSiチャネル層
24…SiN膜
26…素子分離絶縁膜
28a、28b…ソース/ドレイン拡散層
30…ゲート絶縁膜
32…ゲート電極
34a、34b…ソース/ドレイン電極
35…Siキャップ層
36…シリコン酸化膜
37…SiN膜
38…シリコン酸化膜
40…寄生領域
42…サイドウォール
44…p型Si基板
46…素子分離領域
48…素子分離溝
50…活性領域
52…Si再成長バッファー層
54…歪みSiGeチャネル層
56…Siキャップ層
58…SiN膜
60…素子分離絶縁膜
62a、62b…ソース/ドレイン拡散層
64…ゲート絶縁膜
66…ゲート電極
68a、68b…ソース/ドレイン電極
70…SiN膜
72…シリコン酸化膜
74…寄生領域
76…サイドウォール
78…n型領域
80…素子分離領域
82…素子分離溝
84…エミッタベース形成領域
86…コレクタ形成領域
88…Si再成長バッファー層
90…p型歪みSiGeチャネル層
92…Siエミッタ層
94…SiN膜
96…素子分離絶縁膜
98…コレクタ電極コンタクト領域
100…コレクタ電極
102…エミッタ電極コンタクト領域
104…エミッタ電極
106…ベース電極コンタクト領域
108…ベース電極
110…SiN膜
112…シリコン酸化膜
114、116、118…レジスト膜
120…n型Si基板
122…素子分離領域
124…素子分離溝
126…活性領域
128…Si再成長バッファー層
130…歪みSiGeチャネル層
132…Si正孔供給層
134…SiN膜
136…素子分離絶縁膜
138a、138b…ソース/ドレイン拡散層
140…ゲート電極
142a、142b…ソース/ドレイン電極
144…SiN膜
146…シリコン酸化膜
200…p型Si基板
202…SiGeバッファー層
204…歪みSiチャネル層
206…素子分離領域
208…素子分離溝
210…活性領域
212…素子分離絶縁膜
214a、214b…ソース/ドレイン拡散層
216…ゲート絶縁膜
218…ゲート電極
220a、220b…ソース/ドレイン電極
222…p型Si基板
224…Siバッファー層
226…歪みSiGeチャネル層
228…Siキャップ層
230…素子分離領域
232…素子分離溝
234…活性領域
236…素子分離絶縁膜
238a、238b…ソース/ドレイン拡散層
240…ゲート絶縁膜
242…ゲート電極
244a、244b…ソース/ドレイン電極
246…サイドウォール
Claims (5)
- 活性領域を画定する素子分離溝が表面に形成されたシリコン基板と、
前記シリコン基板の前記素子分離溝の側壁及び前記活性領域に形成されたSiGe層と、
前記SiGe層上に形成されたシリコン層と、
前記シリコン層が形成された前記素子分離溝に埋め込まれた素子分離絶縁膜と
を有することを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記活性領域に形成されたソース拡散層及びドレイン拡散層と、
前記ソース拡散層と前記ドレイン拡散層との間の前記シリコン層上に、ゲート絶縁膜を介して形成されたゲート電極とを更に有する
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記活性領域は、前記素子分離溝により、コレクタ形成領域と、ベースエミッタ形成領域とが分離されており、
前記コレクタ形成領域の前記SiGe層及び前記シリコン層に形成された第1の導電型のコレクタ領域と、
前記ベースエミッタ形成領域の前記SiGe層及び前記シリコン層に形成された第2の導電型のベース領域と、
前記ベースエミッタ形成領域の前記シリコン層に形成された第1の導電型のエミッタ電極コンタクト領域とを更に有する
ことを特徴とする半導体装置。 - 請求項1乃至3のいずれか1項に記載の半導体装置において、
前記素子分離溝の側壁の前記シリコン層上に形成された絶縁膜を更に有する
ことを特徴とする半導体装置。 - シリコン基板に、活性領域を画定する素子分離溝を形成する工程と、
前記シリコン基板の前記素子分離溝の側壁及び活性領域に、SiGe層を形成する工程と、
前記SiGe層上に、シリコン層を形成する工程と、
前記シリコン層が形成された前記素子分離溝に、素子分離絶縁膜を埋め込む工程と
を有することを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002240168A JP4368095B2 (ja) | 2002-08-21 | 2002-08-21 | 半導体装置及びその製造方法 |
US10/643,883 US6930374B2 (en) | 2002-08-21 | 2003-08-20 | Semiconductor device of transistor structure having strained semiconductor layer |
US11/147,203 US7435656B2 (en) | 2002-08-21 | 2005-06-08 | Semiconductor device of transistor structure having strained semiconductor layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002240168A JP4368095B2 (ja) | 2002-08-21 | 2002-08-21 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004079874A JP2004079874A (ja) | 2004-03-11 |
JP4368095B2 true JP4368095B2 (ja) | 2009-11-18 |
Family
ID=31884511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002240168A Expired - Fee Related JP4368095B2 (ja) | 2002-08-21 | 2002-08-21 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6930374B2 (ja) |
JP (1) | JP4368095B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4750342B2 (ja) * | 2002-07-03 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | Mos−fetおよびその製造方法、並びに半導体装置 |
JP4585510B2 (ja) * | 2003-03-07 | 2010-11-24 | 台湾積體電路製造股▲ふん▼有限公司 | シャロートレンチアイソレーションプロセス |
US7462549B2 (en) * | 2004-01-12 | 2008-12-09 | Advanced Micro Devices, Inc. | Shallow trench isolation process and structure with minimized strained silicon consumption |
US7323391B2 (en) * | 2005-01-15 | 2008-01-29 | Applied Materials, Inc. | Substrate having silicon germanium material and stressed silicon nitride layer |
US7902008B2 (en) * | 2005-08-03 | 2011-03-08 | Globalfoundries Inc. | Methods for fabricating a stressed MOS device |
US8017472B2 (en) * | 2006-02-17 | 2011-09-13 | Infineon Technologies Ag | CMOS devices having stress-altering material lining the isolation trenches and methods of manufacturing thereof |
JP2008171999A (ja) * | 2007-01-11 | 2008-07-24 | Toshiba Corp | 半導体装置およびその製造方法 |
US7994062B2 (en) * | 2009-10-30 | 2011-08-09 | Sachem, Inc. | Selective silicon etch process |
US8237197B2 (en) * | 2010-07-07 | 2012-08-07 | International Business Machines Corporation | Asymmetric channel MOSFET |
TWI523148B (zh) * | 2010-10-22 | 2016-02-21 | 國立交通大學 | 提升高電子遷移率電晶體元件崩潰電壓的方法 |
CN102468215B (zh) * | 2010-11-19 | 2015-06-10 | 中国科学院微电子研究所 | 沟槽隔离结构及其形成方法 |
US9698044B2 (en) * | 2011-12-01 | 2017-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Localized carrier lifetime reduction |
KR101831936B1 (ko) * | 2011-12-22 | 2018-02-26 | 삼성전자주식회사 | 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
US9093533B2 (en) | 2013-07-24 | 2015-07-28 | International Business Machines Corporation | FinFET structures having silicon germanium and silicon channels |
KR102178830B1 (ko) * | 2013-12-05 | 2020-11-13 | 삼성전자 주식회사 | 스페이서를 갖는 반도체 소자 |
CN107665807B (zh) * | 2016-07-28 | 2020-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
CN111354789B (zh) * | 2018-12-24 | 2023-11-07 | 苏州捷芯威半导体有限公司 | 半导体器件及制作方法 |
US10937860B2 (en) | 2019-03-14 | 2021-03-02 | International Business Machines Corporation | Nanosheet transistor bottom isolation |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6051847A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | 現像装置 |
US4920916A (en) * | 1988-03-16 | 1990-05-01 | Minolta Camera Kabushiki Kaisha | Electrostatic latent image developing device |
US5266813A (en) * | 1992-01-24 | 1993-11-30 | International Business Machines Corporation | Isolation technique for silicon germanium devices |
CA2087503A1 (en) * | 1992-04-13 | 1993-10-14 | Lester Wayne Dunaway | Multimodal remote control device having electrically alterable keypad designations |
US6130726A (en) * | 1997-03-24 | 2000-10-10 | Evolve Products, Inc. | Program guide on a remote control display |
TW383883U (en) * | 1998-08-18 | 2000-03-01 | Ind Tech Res Inst | Remote network browser with turning button selection element |
US6256019B1 (en) * | 1999-03-30 | 2001-07-03 | Eremote, Inc. | Methods of using a controller for controlling multi-user access to the functionality of consumer devices |
US20030034957A1 (en) * | 2001-08-17 | 2003-02-20 | Dubil Thomas James | Method and system for displaying information related to a television program on a remote control device |
JP4421811B2 (ja) * | 2002-06-25 | 2010-02-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
JP4750342B2 (ja) * | 2002-07-03 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | Mos−fetおよびその製造方法、並びに半導体装置 |
-
2002
- 2002-08-21 JP JP2002240168A patent/JP4368095B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-20 US US10/643,883 patent/US6930374B2/en not_active Expired - Lifetime
-
2005
- 2005-06-08 US US11/147,203 patent/US7435656B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6930374B2 (en) | 2005-08-16 |
US20040036142A1 (en) | 2004-02-26 |
JP2004079874A (ja) | 2004-03-11 |
US7435656B2 (en) | 2008-10-14 |
US20050230717A1 (en) | 2005-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4368095B2 (ja) | 半導体装置及びその製造方法 | |
US7701010B2 (en) | Method of fabricating transistor including buried insulating layer and transistor fabricated using the same | |
TWI390666B (zh) | 絕緣體上半導體裝置之製造方法 | |
US7935993B2 (en) | Semiconductor device structure having enhanced performance FET device | |
JP3532188B1 (ja) | 半導体装置及びその製造方法 | |
WO2006018974A1 (ja) | 半導体装置およびその製造方法 | |
US7776695B2 (en) | Semiconductor device structure having low and high performance devices of same conductive type on same substrate | |
US20070278589A1 (en) | Semiconductor device and fabrication method thereof | |
JP2007005575A (ja) | 半導体装置およびその製造方法 | |
JP4268647B2 (ja) | 半導体素子およびその製造方法 | |
US20070090465A1 (en) | Semiconductor device and method for manufacturing the same | |
JP4054557B2 (ja) | 半導体素子の製造方法 | |
JP2633104B2 (ja) | 半導体装置の製造方法 | |
JPH09135029A (ja) | Mis型半導体装置及びその製造方法 | |
JP4434832B2 (ja) | 半導体装置、及びその製造方法 | |
JP4265890B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
KR100247694B1 (ko) | 반도체소자의 제조 방법 | |
JP3316023B2 (ja) | 半導体装置 | |
US6815773B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4265889B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
JP3161367B2 (ja) | 半導体装置およびその製造方法 | |
JPH11274486A (ja) | 半導体装置およびその製造方法 | |
JP3848782B2 (ja) | 半導体装置の製造方法 | |
JP4923871B2 (ja) | 半導体記憶装置およびその製造方法 | |
JPH07106569A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080129 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4368095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |