JP4366064B2 - 適応型出力ドライバを有する半導体記憶装置 - Google Patents
適応型出力ドライバを有する半導体記憶装置 Download PDFInfo
- Publication number
- JP4366064B2 JP4366064B2 JP2002277925A JP2002277925A JP4366064B2 JP 4366064 B2 JP4366064 B2 JP 4366064B2 JP 2002277925 A JP2002277925 A JP 2002277925A JP 2002277925 A JP2002277925 A JP 2002277925A JP 4366064 B2 JP4366064 B2 JP 4366064B2
- Authority
- JP
- Japan
- Prior art keywords
- output driver
- transistors
- pull
- shift register
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明が属する技術分野】
この発明は、半導体記憶装置に関し、特に、電圧及び温度に応じて出力ドライバの駆動力(drivability)を変化させることのできる適応型出力ドライバを有する半導体記憶装置に関する。
【０００２】
【従来の技術】
半導体記憶装置における出力ドライバは、メモリの読出し動作の際にＤＲＡＭと外部素子との間のインタフェースをなす部分であって、製造工程、電圧、温度によるＤＣ特性及びＡＣ特性の変化が少なくなければならない。このことは、特に高速動作をするデバイスにおいて切実に要求される。まず、ＩＢＩＳ(Input/Output Buffer Information Specification)（入／出力バッファ情報仕様）、ＩＯＨ（ハイ出力電流＝Output High Current）、ＩＯＬ（ロー出力電流＝Output Low Current）等で代表されるＤＣ特性は、全ての動作電圧範囲において、出力ドライバのインピーダンスを一定の範囲内に制限している。しかし、製造工程、電圧、温度の変化に対する補償回路がなければ、出力ドライバのインピーダンスを一定範囲内に収めることは困難である。また、スルーレート(Slew rate)やデータ間のスキュー(Skew)は、出力ドライバの主要なＡＣ特性であって、出力ドライバの製造工程、電圧、温度などにより変化する。このパラメータは、信号の保全性(Signal Integrity)だけでなく、所望の仕様に対するマージン（許容誤差）にも大きく影響する。
【０００３】
一般に、出力ドライバには種々の種類があるが、代表的に、トライステートＣＭＯＳ(Tri-state CMOS)出力ドライバとオープンドレイン(Open Drain)出力ドライバとが挙げられ、ここでは前者を例に取って説明する。
【０００４】
図８〜９は、従来の技術に係るトライステートＣＭＯＳ出力ドライバの回路図であり、図１０は、その出力ドライバの内部信号の波形図である。
【０００５】
データピンに連結されたデータ出力ドライバは、ＰＭＯＳトランジスタＭＰ１およびＮＭＯＳトランジスタＭＮ１からなり、入力バッファおよびパッドＰＡＤを共有するように構成される。また、ＰＭＯＳトランジスタＭＰ１およびＮＭＯＳトランジスタＭＮ１のゲートには、それぞれアップ信号UPおよびダウン信号DNが入力される。アップ信号UPおよびダウン信号DNは、図１０にそれぞれ示すように、パッドＰＡＤでハイインピーダンスを保持し得る波形を呈してデータを伝送する。
【０００６】
一方、基準電圧Ｖrefが外部から印加され、その電圧は、Ｖextq／２の値を有し、パッドＰＡＤに連結された直列ターミネーション用抵抗Ｒｓを介して、さらに並列ターミネーション用抵抗Ｒｔを介して、ＤＲＡＭの外部でターミネーション電圧Ｖttに接続されている。ターミネーション電圧Ｖttは、基準電圧Ｖref±０．０４Ｖであって、外部から印加される。
【０００７】
データマスキング（ＤＭ）ピンの場合、書込みの際にのみ用いるため、入力バッファのみ存在するが、データストローブ(Data Strobe)とローディング(Loading)とをマッチングさせるため、ダミー出力ドライバ(Dummy Output Driver)を用いることになる。ダミー出力ドライバは、ＰＭＯＳトランジスタＭＰ２とＮＭＯＳトランジスタＭＮ２とから構成されており、ＰＭＯＳトランジスタＭＰ２のゲートは、外部印加電源電圧Ｖextqに、ＮＭＯＳトランジスタＭＮ２のゲートは、グラウンド電圧Ｖssqにそれぞれ接続されて、ダイオードによる負荷抵抗の役割をしている。
【０００８】
しかし、このような構造では、出力ドライバの内部インピーダンスに関連しての駆動力が電圧や温度の変化に対して調整可能でないので、その電流及び電圧の変化を制御することができない。
【０００９】
【発明が解決しようとする課題】
そこで、この発明は、上記のような問題点を解決するため、外部から印加される電圧や動作温度などの変化に適応させて出力ドライバの駆動力を最適条件に変化させることのできる適応型出力ドライバを有する半導体記憶装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、この発明の適応型出力ドライバを有する半導体記憶装置は、出力ドライバのレベルを制御するための制御信号を発生させるシフトレジスタ手段と、データの書込み動作が行われるデータマスキングパッドと、前記データマスキングパッドに接続され、出力ドライバとのローディングのマッチングのためのダミー出力ドライバとして出力ドライバのレベルと比較する基準電圧を発生させるデータマスキングバッファ手段と、前記シフトレジスタ手段の制御信号に応じて駆動力を異にする出力ドライバと、前記データマスキングバッファ手段から出力される基準電圧と前記駆動力とによって変わる前記出力ドライバのレベルを比較して、前記シフトレジスタ手段のシフトするか否かを決定する信号を発生させる比較手段とを備えてなることを特徴とする。
【００１１】
また、上記目的を達成するため、この発明の前記出力ドライバは、前記シフトレジスタ手段の制御信号とプリドライバの制御信号とに応じて出力端をプルアップ駆動するため、出力線と電源線との間に並列に接続された複数のプルアップトランジスタと、前記シフトレジスタ手段の制御信号とプリドライバの制御信号とに応じて出力端をプルダウン駆動するため、前記出力線と接地線との間に並列に接続された複数のプルダウントランジスタとを含んでなることを特徴とする。
【００１２】
また、この発明の前記複数のプルアップトランジスタは、前記シフトレジスタ手段の制御信号に応じてオンオフされる４個のＰＭＯＳトランジスタを含むことを特徴とする。
【００１３】
また、この発明の前記４個のＰＭＯＳトランジスタは、前記比較部の比較結果に応じてターンオフされるトランジスタの数が増加されることを特徴とする。
【００１４】
また、この発明の前記複数のプルダウントランジスタは、前記シフトレジスタ手段の制御信号に応じてオンオフされる４個のＮＭＯＳトランジスタを含むことを特徴とする。
【００１５】
また、この発明の前記４個のＮＭＯＳトランジスタは、前記比較部の比較結果に応じてターンオフされるトランジスタの数が増加されることを特徴とする。
【００１６】
また、この発明の前記シフトレジスタ手段は、前記出力ドライバ内の複数のプルアップトランジスタを制御する信号を発生させるため、前記比較部のシフトするか否かの決定信号を受けるプルアップ用シフトレジスタと、前記出力ドライバ内の複数のプルダウントランジスタを制御する信号を発生させるため、前記比較部のシフトするか否かの決定信号を受けるプルダウン用シフトレジスタとを含むことを特徴とする。
【００１７】
また、この発明の前記データマスキングバッファ手段は、直列接続された複数のＰＭＯＳトランジスタからなるＰＭＯＳトランジスタ群と、直列接続された複数のＮＭＯＳトランジスタからなるＮＭＯＳトランジスタ群とを、上下対称になるように直列に接続し、前記ＰＭＯＳトランジスタ群と前記ＮＭＯＳトランジスタ群との接続部はターミネーション電圧に接続されたことを特徴とする。
【００１８】
また、この発明の前記ＰＭＯＳトランジスタ群と前記ＮＭＯＳトランジスタ群とは、各々ＰＭＯＳトランジスタとＮＭＯＳトランジスタとを３個ずつ備えることを特徴とする。
【００１９】
また、この発明の前記ＰＭＯＳトランジスタ群の内の一部のＰＭＯＳトランジスタのゲートとドレインとの間に抵抗が接続され、前記ＮＭＯＳトランジスタ群の内の一部のＮＭＯＳトランジスタのゲートとドレインとの間に抵抗が接続すされていることを特徴とする。
【００２０】
この発明は、出力ドライバにＮＭＯＳトランジスタ及びＰＭＯＳトランジスタをそれぞれ複数個備えて、複数のトランジスタの内のターンオンされるトランジスタの個数を、基準電圧と出力レベルとの差に応じてシフトレジスタにより制御することによって、電圧及び温度に適応させて出力ドライバの駆動力を変化させ、もってデータ出力のレベルを一定の誤差範囲内に抑えようというものである。−１０℃〜９０℃の温度変化に対応するターミネーション電圧Ｖttに対する基準電圧Ｖrefnの変化は、極めて小さいため、温度変化に対する補正は、動作範囲内で正確に制御でき、その結果、温度及び電圧に応じて出力ドライバの駆動力を変化させる。
【００２１】
例えば、外部印加電圧が上がる場合、出力ドライバのサイズを減らして全体的な駆動力が小さくなる方向にシフトレジスタを動かし、外部印加電圧が下がる場合、出力ドライバのサイズを増加させて全体的な駆動力が増大される方向にシフトレジスタを動かす。
【００２２】
【発明の実施の形態】
以下、添付する図面を参照しながらこの発明を説明する。
【００２３】
図１は、この発明による半導体記憶装置における適応型出力ドライバの全体ブロック図である。この発明の適応型出力ドライバは、出力ドライバ内のプルアップトランジスタ群及びプルダウントランジスタ群を制御するための制御信号を発生させるシフトレジスタ部２１０と、出力ドライバのレベルと比較する基準電圧を発生させるデータマスキングバッファ部２２０と、シフトレジスタ部の制御信号に応じてプルアップトランジスタ群及びプルダウントランジスタ群内のターンオンされるプルアップトランジスタ及びプルダウントランジスタの数が変わる第１出力ドライバ２３０と、データマスキングバッファ部２２０から出力される基準電圧と第１出力ドライバ２３０内のターンオンされるプルアップトランジスタ及びプルダウントランジスタの数によって変わる出力ドライバのレベルとを比較して、シフトレジスタ部のシフトをさらにするか否かを決定する信号を発生させる比較部２５０とを備えて構成されている。
【００２４】
この発明において、適応制御をするためのレベル比較用の第１出力ドライバ２３０は、半導体記憶装置内の複数の出力ドライバのいずれか一つのみを用いれば良く、残りの出力ドライバは、レベル比較には利用せず、全て第２出力ドライバ２４０として、シフトレジスタ部から出力されるシフト信号に応じて制御されて、メモリ回路の読出しのためのドライバとして働くだけである。
【００２５】
この発明は、基本的にデータマスキングピン内のダイオード形態のダミー出力ドライバを変形して温度、製造工程、電圧に対する変化幅を減らして比較部２５０で用いられる基準電圧（Ｖrefn、Ｖrefp）を形成し、これを出力端のピンの内のいずれか一つの出力ドライバ（２３０）と比較する。この場合、比較部２５０内の比較用の回路としては、差動増幅器を用い、その各イネーブル信号には、プルアップ用シフトレジスタ２１１及びプルダウン用シフトレジスタ２１３から出力される信号と関連した/mup信号（mup信号の逆極性信号）及びmdn信号を用いる。
【００２６】
比較部２５０から出力されるSHU信号およびSHD信号は、出力ドライバ２３０の出力と基準電圧との比較結果を表す信号であり、プルアップ用シフトレジスタ２１１及びプルダウン用シフトレジスタ２１３にそれぞれ供給され、比較結果が未だ不十分を意味していれば、シフトレジスタのシフトを進め、それに応じて出力ドライバ２３０および２４０内のターンオンされるプルアップトランジスタ及びプルダウントランジスタの数を変更し、その状態で第１出力ドライバ２３０からの出力が比較部２５０に入力されて、再び基準電圧（Ｖrefn、Ｖrefp）と比較される。シフトレジスタ部２１０のプルアップ用シフトレジスタ２１１を初期化させる入力信号M_clkは、モードレジスタセット（ＭＲＳ：Mode Register Set）がパワーシーケンス(power sequence)内に入る時、外部クロックext. clkに同期して作られ、プルダウンシフトレジスタ２１３を初期化させる入力信号EM_clkは、拡張モードレジスタセット（ＥＭＲＳ：Extended Mode Register Set）がパワーシーケンス(power sequence)内に入る時、外部クロックext. clkに同期して作られる。シフトレジスタ２１１、２１３のイネーブルの時期を決定するmup信号とmdn信号とは、各々初期にEM_clkとM_clkとにより各々イネーブルされ、SHU信号、SHD信号が「Ｌ」状態を呈している間のみ、イネーブルが維持され、SHU信号、SHD信号が「Ｈ」状態を呈すれば、ディスエーブルされ、それ以上の比較を行わない。
【００２７】
比較の原理は、以下のとおりである。比較する出力ドライバ２３０の全てのトランジスタが初期状態でターンオンされ、基準電圧ＶrefnおよびＶrefpと出力ドライバのレベルとがそれぞれ比較される。例えば、プルダウン側の場合について比較動作を説明すれば、図２の上側の信号波形図に示すように、出力ドライバの出力信号の下縁レベル（波線で示す）が比較する基準電圧Ｖrefnの下縁レベルより低い場合、比較部２５０の出力のSHD信号は「Ｌ」状態を呈し、プルダウン用シフトレジスタ２１３を右方に１段シフトして、シフトレジスタ２１３からの制御出力ビットの内の１ビットを消し、出力ドライバ内の１個のトランジスタをターンオフさせることにより、ターンオンされたトランジスタの数を低減することによって、出力ドライバを介して流れる電流量が低減することになり、これにより、出力ドライバの駆動力を減らすことになる。以後、その出力をさらに比較して、図２の下側の信号波形図に示すように、出力ドライバのレベルが基準電圧Ｖrefnより高くなれば、比較部２５０の出力のSHD信号は「Ｈ」状態を呈し、プルダウン用シフトレジスタ２１３をそれ以上シフトさせず、その状態をラッチすることになる。逆に、プルアップ側について比較動作を説明すれば、図示しないが、出力ドライバのレベルが比較する基準電圧Ｖrefpより高い場合、比較部２５０の出力のSHU信号は「Ｌ」状態を呈し、プルアップ用シフトレジスタ２１１を右方に１段シフトして、シフトレジスタ２１１からの制御出力ビットの内の１ビットを消し、出力ドライバ内の１個のトランジスタをターンオフさせることにより、ターンオンされたトランジスタの数を低減することによって、比較する出力ドライバを介して流れる電流量が低減することになり、これによって、出力ドライバの駆動力を減らすことになる。以後、その出力をさらに比較して、出力ドライバのレベルが基準電圧Ｖrefpより低くなれば、比較部２５０の出力のSHU信号は「Ｈ」状態を呈し、プルアップ用シフトレジスタ２１１をそれ以上シフトさせず、その状態をラッチすることになる。シフトレジスタに記憶されたシフト段数がメモリ回路の読出しの正規動作の際に、出力ドライバの駆動力を決定する因子となる。
【００２８】
図３は、この発明におけるデータマスキングピン内のダミー出力ドライバの変形回路図である。まず、ｎ+ 型半導体（高不純物濃度ｎ型半導体）抵抗とトランジスタとの組を４組直列に接続し、その中点がデータマスキングパッドＰＡＤを介して抵抗ＲsおよびＲtによりターミネーション電圧Ｖttに連結されることによって、温度に対する出力の変化を減らすことになる。一般に、ｎ+ 型半導体抵抗の温度係数は、２０００ｐｐｍ／℃（ｐｐｍは、parts per million）であり、トランジスタの温度係数は、−３０００ｐｐｍ／℃であるから、ｎ+ 型半導体抵抗をトランジスタのゲートとドレインとの間に連結すれば、温度変化に対して補償することになる。ＮＭＯＳトランジスタＭＮ０と抵抗Ｒ１、ＮＭＯＳトランジスタＭＮ１と抵抗Ｒ２、ＰＭＯＳトランジスタＭＰ０と抵抗Ｒ４、そしてＰＭＯＳトランジスタＭＰ１と抵抗Ｒ５がこのような要求に適合するように組をなしている。グラウンド電圧Ｖssqに接続された抵抗Ｒ０と、外部印加電圧Ｖextqに接続された抵抗Ｒ３は、それぞれＮＭＯＳトランジスタＭＮ２とＰＭＯＳトランジスタＭＰ２のゲート電圧による変化を減らすため挿入されている。ＮＭＯＳトランジスタＭＮ０のソース側からは基準電圧Ｖrefnが出力され、ＰＭＯＳトランジスタＭＰ０のソースから基準電圧Ｖrefpが出力される。この場合、ＮＭＯＳトランジスタＭＮ２とＰＭＯＳトランジスタＭＰ２のゲートに各々接続されて入力されるmdn信号とmup信号は、正規動作の際、それぞれ「Ｌ」状態、「Ｈ」状態を保持することになるので、ＮＭＯＳトランジスタＭＮ２とＰＭＯＳトランジスタＭＰ２は、ダイオードと同じ機能を果たすことになる。
【００２９】
図４は、図３における基準電圧Ｖrefnのターミネーション電圧Ｖttに対するずれ量（Ｖtt−Ｖrefn）が温度および電圧の変化に対してどのように変化するかを示すシミュレーション結果の例示図である。シミュレーション結果によれば、−１０℃から９０℃までの温度変化に対して、Ｖtt−Ｖrefnの値は２ｍＶ以下の変化を示し、外部電圧Ｖext が２．３Ｖから２．７Ｖまで変化すると、ターミネーション電圧Ｖttと基準電圧Ｖrefnとの差（Ｖtt−Ｖrefn）は、約１００ｍＶ増加する。
【００３０】
図５は、この発明における第１出力ドライバ２３０の一実施例の回路図であって、ＤＣ比較のため選定された一つのデータピンの出力ドライバを示す。第１出力ドライバ２３０は、データピンに用いられるトライステートの出力ドライバであって、プルダウンシフトレジスタとプルアップシフトレジスタとからそれぞれ出力された４ビットの信号dn<0>〜dn<3>と４ビットの信号up<0>〜up<3>とをそれぞれ入力される。前記４ビット信号dn<0>〜dn<3>の各ビットとプリドライバから出力されるdr信号とは、各ビットごとのＡＮＤゲートＡＮＤ１〜ＡＮＤ４それぞれの入力側を形成し、前記４ビット信号up<0>〜up<3>の各ビットとプリドライバから出力されるur信号とは、各ビットごとのＯＲゲートＯＲ１〜ＯＲ４それぞれの入力側を形成する。４ビット信号dn<0>〜dn<3>の各ビットは、それぞれＡＮＤゲートＡＮＤ１〜ＡＮＤ４を経て遅延されて、遅延４ビット信号dnd<0>〜dnd<3>に転換され、４ビット信号up<0>〜up<3>の各ビットは、それぞれＯＲゲートＯＲ１〜ＯＲ４を経て遅延されて、遅延４ビット信号upd<0>〜upd<3>に転換される。
【００３１】
ここで、ＡＮＤゲートＡＮＤ１〜ＡＮＤ４およびＯＲゲートＯＲ１〜ＯＲ４のそれぞれの入力側にそれぞれｄｒ信号およびｕｒ信号が入力されるのは、正規動作の際にＮＭＯＳトランジスタＭＮ１０およびＰＭＯＳトランジスタＭＰ１０以外の８個のトランジスタに対する制御のためである。また、ＮＭＯＳトランジスタＭＮ１０とＰＭＯＳトランジスタＭＰ１０とは、デフォルトサイズである。遅延４ビット信号dnd<0>〜dnd<3>およびupd<0>信号〜upd<3>信号は、図示のように順次１ビットずつ別れて、それぞれＮＭＯＳトランジスタＭＮ１１、ＭＮ１２、ＭＮ１３、ＭＮ１４およびＰＭＯＳトランジスタＭＰ１１、ＭＰ１２、ＭＰ１３、ＭＰ１４の各ゲートにそれぞれ入力され、各トランジスタのターンオン／ターンオフの制御を行う。
【００３２】
プリドライバには、データ信号DATAおよびリ―ドコマンドによるイネーブル信号ENABLEが入力される。この第１出力ドライバ２３０のプリドライバは、mdn信号およびmup信号により制御され、これはパワーアップシーケンスの中で、プリドライバを所望のタイミングでプルダウンまたはプルアップのためにターンオンさせるようにセットするために必要である。
【００３３】
図６は、この発明における第２出力ドライバ２４０の一実施例の回路図である。第２出力ドライバ２４０の構成の大部分は、図５の第１出力ドライバ２３０の構成と同一であるが、プリドライバがmdn信号およびmup信号によって制御されない点で異なる。。それは、第１出力ドライバ２３０を除く残りの出力ドライバ２４０の全ては、第１出力ドライバ２３０と一緒に同じ制御をされるため、不要であるからである。
【００３４】
図７は、以上に説明したこの発明における内部信号の動作タイミング波形図である。シフトレジスタ部２１０のプルアップ用シフトレジスタ２１１とプルダウン用シフトレジスタ２１３の動作は、それぞれM_clk信号とEM_clk信号により開始される。プルダウン側制御のための４ビット信号dn<0>〜dn<3>の各ビットは、初期に「Ｌ」状態に設定されているが、EM_clk信号が入力されると同時に、全ビットが「Ｈ」状態にイネーブルされる。その後、比較部２５０からの比較結果出力SHD信号がシフトレジスタ部２１０のプルダウン用シフトレジスタ２１３にフィードバックされて、SHD信号が「Ｌ」状態である場合、シフトレジスタ２１３のdn<3>のビットから順に反転され、以降、反転されるビットが順次シフトされる。
【００３５】
シフトレジスタ部２１０のプルダウン用シフトレジスタ２１３は、比較部２５０より出力されたSHD信号によりシフトするか否かが決定され、SHD信号が「Ｌ」状態である限り、シフトが行われ、SHD信号が「Ｈ」状態に変わると、それ以上のシフトは行われず、レジスタの現状態をラッチし、mdn信号が「Ｌ」に反転して比較部２５０をディスエーブルさせる。すなわち、基準電圧Ｖrefnより出力ドライバの出力信号レベルが低ければシフトが行われ、基準電圧Ｖrefnより出力ドライバの出力信号レベルが高くなれば、それ以上のシフトは行われずにレジスタの現状態をラッチする。
【００３６】
また、シフトレジスタ部２１０のプルアップ用シフトレジスタ２１１は、比較部２５０から出力されたSHU信号によりシフトするか否かが決定され、４ビット信号up<0>〜up<3>の各ビットは、初期に「Ｈ」状態に設定されているが、M_clk信号が入力されると、mup信号が「Ｌ」状態に転換（したがって、/mup信号が「Ｈ」状態に転換）されると同時に、「Ｌ」状態になって、ＮＭＯＳトランジスタ（ＭＮ１０、ＭＮ１１、ＭＮ１２、ＭＮ１３、ＭＮ１４、ＭＮ２０など）がイネーブルされる。その後、比較部２５０からの比較結果出力SHU信号がシフトレジスタ部２１０のプルアップ用シフトレジスタ２１１にフィードバックされて、SHU信号が「Ｌ」状態である場合、シフトレジスタ２１１のup<3>のビットから順に反転され、以降、反転されるビットが順次シフトされる。SHU信号が「Ｈ」状態である限り、シフトが行われ、SHU信号が「Ｌ」状態に変わると、それ以上のシフトは行われず、レジスタの現状態をラッチし、mup信号が「Ｈ」に反転して比較部２５０をディスエーブルさせる。すなわち、基準電圧Ｖrefpより出力ドライバの出力信号レベルが高ければシフトが行われ、基準電圧Ｖrefpより出力ドライバの出力信号レベルが低くなれば、それ以上のシフトは行われず、レジスタの現状態をラッチしたまま、/mup信号により比較部２５０をディスエーブルさせる。
【００３７】
図５および図６のupd<0>信号〜upd<3>信号およびdnd<0>信号〜dnd<3>信号によるトランジスタの分割動作は、上述の実施例で示した４個以外のＮ個に分割することができる。この場合、電圧によるデータマスキングバッファ部２２０におけるＶrefnおよびＶrefpの変化幅（resolution）が分割の個数を決定することになる。
【００３８】
製造工程が変わる場合に備えて、図３に示すデータマスキングピン内の変形されたダミー出力ドライバ内のトランジスタであるＮＭＯＳトランジスタ（ＭＮ０、ＭＮ１）およびＰＭＯＳトランジスタ（ＭＰ０、ＭＰ１）がメタルによりトリミングされるように作ることができる。
【００３９】
なお、この発明は、上記実施例に限られるものではない。この発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００４０】
【発明の効果】
上述したようになされるこの発明によると、この発明の構成によって、温度及び電圧に応じて出力ドライバの駆動力が調節されることによって、電圧による電流変化幅が調節可能であるので、ＩＢＩＳ特性及びＩＯＨ／ＩＯＬ特性が改善されることによって、出力ドライバのＤＣ特性が改善される。また、出力ドライバのＡＣ特性が改善され、スルーレートの制御が可能になって仕様に対するマージンの確保が容易であり、出力ドライバを介して流れる電流を制御することができるため、ＳＳＯ（Simultaneous Switching Output）ノイズが減少される効果がある。
【図面の簡単な説明】
【図１】 この発明に係る適応型出力ドライバの全体ブロック図である。
【図２】 図１における比較部の比較結果を示す信号波形図である。
【図３】 この発明に係るデータマスキングピン内のダミー出力ドライバの変形回路図である。
【図４】 図３において異なるＶttについてのＶrefnの温度変化に対するシミュレーション結果のグラフである。
【図５】 この発明に係る第１出力ドライバの一実施例の回路図である。
【図６】 この発明に係る第２出力ドライバの一実施例の回路図である。
【図７】 この発明における内部信号の動作タイミング波形図である。
【図８】 従来技術に係るトライステートＣＭＯＳ出力ドライバの回路図である。
【図９】 従来技術に係るトライステートＣＭＯＳ出力ドライバの回路図である。
【図１０】 従来技術における内部信号の動作波形図である。
【符号の説明】
２１０ シフトレジスタ部
２２０ ＤＭバッファ部
２３０ 第１出力ドライバ部
２４０ 第２出力ドライバ部
２５０ 比較部
【発明が属する技術分野】
この発明は、半導体記憶装置に関し、特に、電圧及び温度に応じて出力ドライバの駆動力(drivability)を変化させることのできる適応型出力ドライバを有する半導体記憶装置に関する。
【０００２】
【従来の技術】
半導体記憶装置における出力ドライバは、メモリの読出し動作の際にＤＲＡＭと外部素子との間のインタフェースをなす部分であって、製造工程、電圧、温度によるＤＣ特性及びＡＣ特性の変化が少なくなければならない。このことは、特に高速動作をするデバイスにおいて切実に要求される。まず、ＩＢＩＳ(Input/Output Buffer Information Specification)（入／出力バッファ情報仕様）、ＩＯＨ（ハイ出力電流＝Output High Current）、ＩＯＬ（ロー出力電流＝Output Low Current）等で代表されるＤＣ特性は、全ての動作電圧範囲において、出力ドライバのインピーダンスを一定の範囲内に制限している。しかし、製造工程、電圧、温度の変化に対する補償回路がなければ、出力ドライバのインピーダンスを一定範囲内に収めることは困難である。また、スルーレート(Slew rate)やデータ間のスキュー(Skew)は、出力ドライバの主要なＡＣ特性であって、出力ドライバの製造工程、電圧、温度などにより変化する。このパラメータは、信号の保全性(Signal Integrity)だけでなく、所望の仕様に対するマージン（許容誤差）にも大きく影響する。
【０００３】
一般に、出力ドライバには種々の種類があるが、代表的に、トライステートＣＭＯＳ(Tri-state CMOS)出力ドライバとオープンドレイン(Open Drain)出力ドライバとが挙げられ、ここでは前者を例に取って説明する。
【０００４】
図８〜９は、従来の技術に係るトライステートＣＭＯＳ出力ドライバの回路図であり、図１０は、その出力ドライバの内部信号の波形図である。
【０００５】
データピンに連結されたデータ出力ドライバは、ＰＭＯＳトランジスタＭＰ１およびＮＭＯＳトランジスタＭＮ１からなり、入力バッファおよびパッドＰＡＤを共有するように構成される。また、ＰＭＯＳトランジスタＭＰ１およびＮＭＯＳトランジスタＭＮ１のゲートには、それぞれアップ信号UPおよびダウン信号DNが入力される。アップ信号UPおよびダウン信号DNは、図１０にそれぞれ示すように、パッドＰＡＤでハイインピーダンスを保持し得る波形を呈してデータを伝送する。
【０００６】
一方、基準電圧Ｖrefが外部から印加され、その電圧は、Ｖextq／２の値を有し、パッドＰＡＤに連結された直列ターミネーション用抵抗Ｒｓを介して、さらに並列ターミネーション用抵抗Ｒｔを介して、ＤＲＡＭの外部でターミネーション電圧Ｖttに接続されている。ターミネーション電圧Ｖttは、基準電圧Ｖref±０．０４Ｖであって、外部から印加される。
【０００７】
データマスキング（ＤＭ）ピンの場合、書込みの際にのみ用いるため、入力バッファのみ存在するが、データストローブ(Data Strobe)とローディング(Loading)とをマッチングさせるため、ダミー出力ドライバ(Dummy Output Driver)を用いることになる。ダミー出力ドライバは、ＰＭＯＳトランジスタＭＰ２とＮＭＯＳトランジスタＭＮ２とから構成されており、ＰＭＯＳトランジスタＭＰ２のゲートは、外部印加電源電圧Ｖextqに、ＮＭＯＳトランジスタＭＮ２のゲートは、グラウンド電圧Ｖssqにそれぞれ接続されて、ダイオードによる負荷抵抗の役割をしている。
【０００８】
しかし、このような構造では、出力ドライバの内部インピーダンスに関連しての駆動力が電圧や温度の変化に対して調整可能でないので、その電流及び電圧の変化を制御することができない。
【０００９】
【発明が解決しようとする課題】
そこで、この発明は、上記のような問題点を解決するため、外部から印加される電圧や動作温度などの変化に適応させて出力ドライバの駆動力を最適条件に変化させることのできる適応型出力ドライバを有する半導体記憶装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、この発明の適応型出力ドライバを有する半導体記憶装置は、出力ドライバのレベルを制御するための制御信号を発生させるシフトレジスタ手段と、データの書込み動作が行われるデータマスキングパッドと、前記データマスキングパッドに接続され、出力ドライバとのローディングのマッチングのためのダミー出力ドライバとして出力ドライバのレベルと比較する基準電圧を発生させるデータマスキングバッファ手段と、前記シフトレジスタ手段の制御信号に応じて駆動力を異にする出力ドライバと、前記データマスキングバッファ手段から出力される基準電圧と前記駆動力とによって変わる前記出力ドライバのレベルを比較して、前記シフトレジスタ手段のシフトするか否かを決定する信号を発生させる比較手段とを備えてなることを特徴とする。
【００１１】
また、上記目的を達成するため、この発明の前記出力ドライバは、前記シフトレジスタ手段の制御信号とプリドライバの制御信号とに応じて出力端をプルアップ駆動するため、出力線と電源線との間に並列に接続された複数のプルアップトランジスタと、前記シフトレジスタ手段の制御信号とプリドライバの制御信号とに応じて出力端をプルダウン駆動するため、前記出力線と接地線との間に並列に接続された複数のプルダウントランジスタとを含んでなることを特徴とする。
【００１２】
また、この発明の前記複数のプルアップトランジスタは、前記シフトレジスタ手段の制御信号に応じてオンオフされる４個のＰＭＯＳトランジスタを含むことを特徴とする。
【００１３】
また、この発明の前記４個のＰＭＯＳトランジスタは、前記比較部の比較結果に応じてターンオフされるトランジスタの数が増加されることを特徴とする。
【００１４】
また、この発明の前記複数のプルダウントランジスタは、前記シフトレジスタ手段の制御信号に応じてオンオフされる４個のＮＭＯＳトランジスタを含むことを特徴とする。
【００１５】
また、この発明の前記４個のＮＭＯＳトランジスタは、前記比較部の比較結果に応じてターンオフされるトランジスタの数が増加されることを特徴とする。
【００１６】
また、この発明の前記シフトレジスタ手段は、前記出力ドライバ内の複数のプルアップトランジスタを制御する信号を発生させるため、前記比較部のシフトするか否かの決定信号を受けるプルアップ用シフトレジスタと、前記出力ドライバ内の複数のプルダウントランジスタを制御する信号を発生させるため、前記比較部のシフトするか否かの決定信号を受けるプルダウン用シフトレジスタとを含むことを特徴とする。
【００１７】
また、この発明の前記データマスキングバッファ手段は、直列接続された複数のＰＭＯＳトランジスタからなるＰＭＯＳトランジスタ群と、直列接続された複数のＮＭＯＳトランジスタからなるＮＭＯＳトランジスタ群とを、上下対称になるように直列に接続し、前記ＰＭＯＳトランジスタ群と前記ＮＭＯＳトランジスタ群との接続部はターミネーション電圧に接続されたことを特徴とする。
【００１８】
また、この発明の前記ＰＭＯＳトランジスタ群と前記ＮＭＯＳトランジスタ群とは、各々ＰＭＯＳトランジスタとＮＭＯＳトランジスタとを３個ずつ備えることを特徴とする。
【００１９】
また、この発明の前記ＰＭＯＳトランジスタ群の内の一部のＰＭＯＳトランジスタのゲートとドレインとの間に抵抗が接続され、前記ＮＭＯＳトランジスタ群の内の一部のＮＭＯＳトランジスタのゲートとドレインとの間に抵抗が接続すされていることを特徴とする。
【００２０】
この発明は、出力ドライバにＮＭＯＳトランジスタ及びＰＭＯＳトランジスタをそれぞれ複数個備えて、複数のトランジスタの内のターンオンされるトランジスタの個数を、基準電圧と出力レベルとの差に応じてシフトレジスタにより制御することによって、電圧及び温度に適応させて出力ドライバの駆動力を変化させ、もってデータ出力のレベルを一定の誤差範囲内に抑えようというものである。−１０℃〜９０℃の温度変化に対応するターミネーション電圧Ｖttに対する基準電圧Ｖrefnの変化は、極めて小さいため、温度変化に対する補正は、動作範囲内で正確に制御でき、その結果、温度及び電圧に応じて出力ドライバの駆動力を変化させる。
【００２１】
例えば、外部印加電圧が上がる場合、出力ドライバのサイズを減らして全体的な駆動力が小さくなる方向にシフトレジスタを動かし、外部印加電圧が下がる場合、出力ドライバのサイズを増加させて全体的な駆動力が増大される方向にシフトレジスタを動かす。
【００２２】
【発明の実施の形態】
以下、添付する図面を参照しながらこの発明を説明する。
【００２３】
図１は、この発明による半導体記憶装置における適応型出力ドライバの全体ブロック図である。この発明の適応型出力ドライバは、出力ドライバ内のプルアップトランジスタ群及びプルダウントランジスタ群を制御するための制御信号を発生させるシフトレジスタ部２１０と、出力ドライバのレベルと比較する基準電圧を発生させるデータマスキングバッファ部２２０と、シフトレジスタ部の制御信号に応じてプルアップトランジスタ群及びプルダウントランジスタ群内のターンオンされるプルアップトランジスタ及びプルダウントランジスタの数が変わる第１出力ドライバ２３０と、データマスキングバッファ部２２０から出力される基準電圧と第１出力ドライバ２３０内のターンオンされるプルアップトランジスタ及びプルダウントランジスタの数によって変わる出力ドライバのレベルとを比較して、シフトレジスタ部のシフトをさらにするか否かを決定する信号を発生させる比較部２５０とを備えて構成されている。
【００２４】
この発明において、適応制御をするためのレベル比較用の第１出力ドライバ２３０は、半導体記憶装置内の複数の出力ドライバのいずれか一つのみを用いれば良く、残りの出力ドライバは、レベル比較には利用せず、全て第２出力ドライバ２４０として、シフトレジスタ部から出力されるシフト信号に応じて制御されて、メモリ回路の読出しのためのドライバとして働くだけである。
【００２５】
この発明は、基本的にデータマスキングピン内のダイオード形態のダミー出力ドライバを変形して温度、製造工程、電圧に対する変化幅を減らして比較部２５０で用いられる基準電圧（Ｖrefn、Ｖrefp）を形成し、これを出力端のピンの内のいずれか一つの出力ドライバ（２３０）と比較する。この場合、比較部２５０内の比較用の回路としては、差動増幅器を用い、その各イネーブル信号には、プルアップ用シフトレジスタ２１１及びプルダウン用シフトレジスタ２１３から出力される信号と関連した/mup信号（mup信号の逆極性信号）及びmdn信号を用いる。
【００２６】
比較部２５０から出力されるSHU信号およびSHD信号は、出力ドライバ２３０の出力と基準電圧との比較結果を表す信号であり、プルアップ用シフトレジスタ２１１及びプルダウン用シフトレジスタ２１３にそれぞれ供給され、比較結果が未だ不十分を意味していれば、シフトレジスタのシフトを進め、それに応じて出力ドライバ２３０および２４０内のターンオンされるプルアップトランジスタ及びプルダウントランジスタの数を変更し、その状態で第１出力ドライバ２３０からの出力が比較部２５０に入力されて、再び基準電圧（Ｖrefn、Ｖrefp）と比較される。シフトレジスタ部２１０のプルアップ用シフトレジスタ２１１を初期化させる入力信号M_clkは、モードレジスタセット（ＭＲＳ：Mode Register Set）がパワーシーケンス(power sequence)内に入る時、外部クロックext. clkに同期して作られ、プルダウンシフトレジスタ２１３を初期化させる入力信号EM_clkは、拡張モードレジスタセット（ＥＭＲＳ：Extended Mode Register Set）がパワーシーケンス(power sequence)内に入る時、外部クロックext. clkに同期して作られる。シフトレジスタ２１１、２１３のイネーブルの時期を決定するmup信号とmdn信号とは、各々初期にEM_clkとM_clkとにより各々イネーブルされ、SHU信号、SHD信号が「Ｌ」状態を呈している間のみ、イネーブルが維持され、SHU信号、SHD信号が「Ｈ」状態を呈すれば、ディスエーブルされ、それ以上の比較を行わない。
【００２７】
比較の原理は、以下のとおりである。比較する出力ドライバ２３０の全てのトランジスタが初期状態でターンオンされ、基準電圧ＶrefnおよびＶrefpと出力ドライバのレベルとがそれぞれ比較される。例えば、プルダウン側の場合について比較動作を説明すれば、図２の上側の信号波形図に示すように、出力ドライバの出力信号の下縁レベル（波線で示す）が比較する基準電圧Ｖrefnの下縁レベルより低い場合、比較部２５０の出力のSHD信号は「Ｌ」状態を呈し、プルダウン用シフトレジスタ２１３を右方に１段シフトして、シフトレジスタ２１３からの制御出力ビットの内の１ビットを消し、出力ドライバ内の１個のトランジスタをターンオフさせることにより、ターンオンされたトランジスタの数を低減することによって、出力ドライバを介して流れる電流量が低減することになり、これにより、出力ドライバの駆動力を減らすことになる。以後、その出力をさらに比較して、図２の下側の信号波形図に示すように、出力ドライバのレベルが基準電圧Ｖrefnより高くなれば、比較部２５０の出力のSHD信号は「Ｈ」状態を呈し、プルダウン用シフトレジスタ２１３をそれ以上シフトさせず、その状態をラッチすることになる。逆に、プルアップ側について比較動作を説明すれば、図示しないが、出力ドライバのレベルが比較する基準電圧Ｖrefpより高い場合、比較部２５０の出力のSHU信号は「Ｌ」状態を呈し、プルアップ用シフトレジスタ２１１を右方に１段シフトして、シフトレジスタ２１１からの制御出力ビットの内の１ビットを消し、出力ドライバ内の１個のトランジスタをターンオフさせることにより、ターンオンされたトランジスタの数を低減することによって、比較する出力ドライバを介して流れる電流量が低減することになり、これによって、出力ドライバの駆動力を減らすことになる。以後、その出力をさらに比較して、出力ドライバのレベルが基準電圧Ｖrefpより低くなれば、比較部２５０の出力のSHU信号は「Ｈ」状態を呈し、プルアップ用シフトレジスタ２１１をそれ以上シフトさせず、その状態をラッチすることになる。シフトレジスタに記憶されたシフト段数がメモリ回路の読出しの正規動作の際に、出力ドライバの駆動力を決定する因子となる。
【００２８】
図３は、この発明におけるデータマスキングピン内のダミー出力ドライバの変形回路図である。まず、ｎ+ 型半導体（高不純物濃度ｎ型半導体）抵抗とトランジスタとの組を４組直列に接続し、その中点がデータマスキングパッドＰＡＤを介して抵抗ＲsおよびＲtによりターミネーション電圧Ｖttに連結されることによって、温度に対する出力の変化を減らすことになる。一般に、ｎ+ 型半導体抵抗の温度係数は、２０００ｐｐｍ／℃（ｐｐｍは、parts per million）であり、トランジスタの温度係数は、−３０００ｐｐｍ／℃であるから、ｎ+ 型半導体抵抗をトランジスタのゲートとドレインとの間に連結すれば、温度変化に対して補償することになる。ＮＭＯＳトランジスタＭＮ０と抵抗Ｒ１、ＮＭＯＳトランジスタＭＮ１と抵抗Ｒ２、ＰＭＯＳトランジスタＭＰ０と抵抗Ｒ４、そしてＰＭＯＳトランジスタＭＰ１と抵抗Ｒ５がこのような要求に適合するように組をなしている。グラウンド電圧Ｖssqに接続された抵抗Ｒ０と、外部印加電圧Ｖextqに接続された抵抗Ｒ３は、それぞれＮＭＯＳトランジスタＭＮ２とＰＭＯＳトランジスタＭＰ２のゲート電圧による変化を減らすため挿入されている。ＮＭＯＳトランジスタＭＮ０のソース側からは基準電圧Ｖrefnが出力され、ＰＭＯＳトランジスタＭＰ０のソースから基準電圧Ｖrefpが出力される。この場合、ＮＭＯＳトランジスタＭＮ２とＰＭＯＳトランジスタＭＰ２のゲートに各々接続されて入力されるmdn信号とmup信号は、正規動作の際、それぞれ「Ｌ」状態、「Ｈ」状態を保持することになるので、ＮＭＯＳトランジスタＭＮ２とＰＭＯＳトランジスタＭＰ２は、ダイオードと同じ機能を果たすことになる。
【００２９】
図４は、図３における基準電圧Ｖrefnのターミネーション電圧Ｖttに対するずれ量（Ｖtt−Ｖrefn）が温度および電圧の変化に対してどのように変化するかを示すシミュレーション結果の例示図である。シミュレーション結果によれば、−１０℃から９０℃までの温度変化に対して、Ｖtt−Ｖrefnの値は２ｍＶ以下の変化を示し、外部電圧Ｖext が２．３Ｖから２．７Ｖまで変化すると、ターミネーション電圧Ｖttと基準電圧Ｖrefnとの差（Ｖtt−Ｖrefn）は、約１００ｍＶ増加する。
【００３０】
図５は、この発明における第１出力ドライバ２３０の一実施例の回路図であって、ＤＣ比較のため選定された一つのデータピンの出力ドライバを示す。第１出力ドライバ２３０は、データピンに用いられるトライステートの出力ドライバであって、プルダウンシフトレジスタとプルアップシフトレジスタとからそれぞれ出力された４ビットの信号dn<0>〜dn<3>と４ビットの信号up<0>〜up<3>とをそれぞれ入力される。前記４ビット信号dn<0>〜dn<3>の各ビットとプリドライバから出力されるdr信号とは、各ビットごとのＡＮＤゲートＡＮＤ１〜ＡＮＤ４それぞれの入力側を形成し、前記４ビット信号up<0>〜up<3>の各ビットとプリドライバから出力されるur信号とは、各ビットごとのＯＲゲートＯＲ１〜ＯＲ４それぞれの入力側を形成する。４ビット信号dn<0>〜dn<3>の各ビットは、それぞれＡＮＤゲートＡＮＤ１〜ＡＮＤ４を経て遅延されて、遅延４ビット信号dnd<0>〜dnd<3>に転換され、４ビット信号up<0>〜up<3>の各ビットは、それぞれＯＲゲートＯＲ１〜ＯＲ４を経て遅延されて、遅延４ビット信号upd<0>〜upd<3>に転換される。
【００３１】
ここで、ＡＮＤゲートＡＮＤ１〜ＡＮＤ４およびＯＲゲートＯＲ１〜ＯＲ４のそれぞれの入力側にそれぞれｄｒ信号およびｕｒ信号が入力されるのは、正規動作の際にＮＭＯＳトランジスタＭＮ１０およびＰＭＯＳトランジスタＭＰ１０以外の８個のトランジスタに対する制御のためである。また、ＮＭＯＳトランジスタＭＮ１０とＰＭＯＳトランジスタＭＰ１０とは、デフォルトサイズである。遅延４ビット信号dnd<0>〜dnd<3>およびupd<0>信号〜upd<3>信号は、図示のように順次１ビットずつ別れて、それぞれＮＭＯＳトランジスタＭＮ１１、ＭＮ１２、ＭＮ１３、ＭＮ１４およびＰＭＯＳトランジスタＭＰ１１、ＭＰ１２、ＭＰ１３、ＭＰ１４の各ゲートにそれぞれ入力され、各トランジスタのターンオン／ターンオフの制御を行う。
【００３２】
プリドライバには、データ信号DATAおよびリ―ドコマンドによるイネーブル信号ENABLEが入力される。この第１出力ドライバ２３０のプリドライバは、mdn信号およびmup信号により制御され、これはパワーアップシーケンスの中で、プリドライバを所望のタイミングでプルダウンまたはプルアップのためにターンオンさせるようにセットするために必要である。
【００３３】
図６は、この発明における第２出力ドライバ２４０の一実施例の回路図である。第２出力ドライバ２４０の構成の大部分は、図５の第１出力ドライバ２３０の構成と同一であるが、プリドライバがmdn信号およびmup信号によって制御されない点で異なる。。それは、第１出力ドライバ２３０を除く残りの出力ドライバ２４０の全ては、第１出力ドライバ２３０と一緒に同じ制御をされるため、不要であるからである。
【００３４】
図７は、以上に説明したこの発明における内部信号の動作タイミング波形図である。シフトレジスタ部２１０のプルアップ用シフトレジスタ２１１とプルダウン用シフトレジスタ２１３の動作は、それぞれM_clk信号とEM_clk信号により開始される。プルダウン側制御のための４ビット信号dn<0>〜dn<3>の各ビットは、初期に「Ｌ」状態に設定されているが、EM_clk信号が入力されると同時に、全ビットが「Ｈ」状態にイネーブルされる。その後、比較部２５０からの比較結果出力SHD信号がシフトレジスタ部２１０のプルダウン用シフトレジスタ２１３にフィードバックされて、SHD信号が「Ｌ」状態である場合、シフトレジスタ２１３のdn<3>のビットから順に反転され、以降、反転されるビットが順次シフトされる。
【００３５】
シフトレジスタ部２１０のプルダウン用シフトレジスタ２１３は、比較部２５０より出力されたSHD信号によりシフトするか否かが決定され、SHD信号が「Ｌ」状態である限り、シフトが行われ、SHD信号が「Ｈ」状態に変わると、それ以上のシフトは行われず、レジスタの現状態をラッチし、mdn信号が「Ｌ」に反転して比較部２５０をディスエーブルさせる。すなわち、基準電圧Ｖrefnより出力ドライバの出力信号レベルが低ければシフトが行われ、基準電圧Ｖrefnより出力ドライバの出力信号レベルが高くなれば、それ以上のシフトは行われずにレジスタの現状態をラッチする。
【００３６】
また、シフトレジスタ部２１０のプルアップ用シフトレジスタ２１１は、比較部２５０から出力されたSHU信号によりシフトするか否かが決定され、４ビット信号up<0>〜up<3>の各ビットは、初期に「Ｈ」状態に設定されているが、M_clk信号が入力されると、mup信号が「Ｌ」状態に転換（したがって、/mup信号が「Ｈ」状態に転換）されると同時に、「Ｌ」状態になって、ＮＭＯＳトランジスタ（ＭＮ１０、ＭＮ１１、ＭＮ１２、ＭＮ１３、ＭＮ１４、ＭＮ２０など）がイネーブルされる。その後、比較部２５０からの比較結果出力SHU信号がシフトレジスタ部２１０のプルアップ用シフトレジスタ２１１にフィードバックされて、SHU信号が「Ｌ」状態である場合、シフトレジスタ２１１のup<3>のビットから順に反転され、以降、反転されるビットが順次シフトされる。SHU信号が「Ｈ」状態である限り、シフトが行われ、SHU信号が「Ｌ」状態に変わると、それ以上のシフトは行われず、レジスタの現状態をラッチし、mup信号が「Ｈ」に反転して比較部２５０をディスエーブルさせる。すなわち、基準電圧Ｖrefpより出力ドライバの出力信号レベルが高ければシフトが行われ、基準電圧Ｖrefpより出力ドライバの出力信号レベルが低くなれば、それ以上のシフトは行われず、レジスタの現状態をラッチしたまま、/mup信号により比較部２５０をディスエーブルさせる。
【００３７】
図５および図６のupd<0>信号〜upd<3>信号およびdnd<0>信号〜dnd<3>信号によるトランジスタの分割動作は、上述の実施例で示した４個以外のＮ個に分割することができる。この場合、電圧によるデータマスキングバッファ部２２０におけるＶrefnおよびＶrefpの変化幅（resolution）が分割の個数を決定することになる。
【００３８】
製造工程が変わる場合に備えて、図３に示すデータマスキングピン内の変形されたダミー出力ドライバ内のトランジスタであるＮＭＯＳトランジスタ（ＭＮ０、ＭＮ１）およびＰＭＯＳトランジスタ（ＭＰ０、ＭＰ１）がメタルによりトリミングされるように作ることができる。
【００３９】
なお、この発明は、上記実施例に限られるものではない。この発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００４０】
【発明の効果】
上述したようになされるこの発明によると、この発明の構成によって、温度及び電圧に応じて出力ドライバの駆動力が調節されることによって、電圧による電流変化幅が調節可能であるので、ＩＢＩＳ特性及びＩＯＨ／ＩＯＬ特性が改善されることによって、出力ドライバのＤＣ特性が改善される。また、出力ドライバのＡＣ特性が改善され、スルーレートの制御が可能になって仕様に対するマージンの確保が容易であり、出力ドライバを介して流れる電流を制御することができるため、ＳＳＯ（Simultaneous Switching Output）ノイズが減少される効果がある。
【図面の簡単な説明】
【図１】 この発明に係る適応型出力ドライバの全体ブロック図である。
【図２】 図１における比較部の比較結果を示す信号波形図である。
【図３】 この発明に係るデータマスキングピン内のダミー出力ドライバの変形回路図である。
【図４】 図３において異なるＶttについてのＶrefnの温度変化に対するシミュレーション結果のグラフである。
【図５】 この発明に係る第１出力ドライバの一実施例の回路図である。
【図６】 この発明に係る第２出力ドライバの一実施例の回路図である。
【図７】 この発明における内部信号の動作タイミング波形図である。
【図８】 従来技術に係るトライステートＣＭＯＳ出力ドライバの回路図である。
【図９】 従来技術に係るトライステートＣＭＯＳ出力ドライバの回路図である。
【図１０】 従来技術における内部信号の動作波形図である。
【符号の説明】
２１０ シフトレジスタ部
２２０ ＤＭバッファ部
２３０ 第１出力ドライバ部
２４０ 第２出力ドライバ部
２５０ 比較部
Claims (10)
- 出力ドライバのレベルを制御するための制御信号を発生させるシフトレジスタ手段と、
データの書込み動作が行われるデータマスキングパッドと、
前記データマスキングパッドに接続され、出力ドライバとのローディングのマッチングのためのダミー出力ドライバとして出力ドライバのレベルと比較する基準電圧を発生させるデータマスキングバッファ手段と、
前記シフトレジスタ手段の制御信号に応じて駆動力を異にする出力ドライバと、
前記データマスキングバッファ手段から出力される基準電圧と前記駆動力によって変わる前記出力ドライバの出力レベルを比較して、前記シフトレジスタ手段のシフトするか否かを決定する信号を発生させる比較手段と
を備えてなることを特徴とする適応型出力ドライバを有する半導体記憶装置。 - 前記出力ドライバは、
前記シフトレジスタ手段の制御信号とプリドライバの制御信号とに応じて出力端をプルアップ駆動するため、出力線と電源線との間に並列に接続された複数のプルアップトランジスタと、
前記シフトレジスタ手段の制御信号とプリドライバの制御信号とに応じて出力端をプルダウン駆動するため、出力線と接地線との間に並列に接続された複数のプルダウントランジスタと
を含むことを特徴とする請求項１に記載の適応型出力ドライバを有する半導体記憶装置。 - 前記複数のプルアップトランジスタは、
前記シフトレジスタ手段の制御信号に応じてオンオフされる４個のＰＭＯＳトランジスタを含むことを特徴とする請求項２に記載の適応型出力ドライバを有する半導体記憶装置。 - 前記４個のＰＭＯＳトランジスタは、前記比較部の比較結果に応じてターンオフされるトランジスタの数が増加されることを特徴とする請求項３に記載の適応型出力ドライバを有する半導体記憶装置。
- 前記複数のプルダウントランジスタは、
前記シフトレジスタ手段の制御信号に応じてオンオフされる４個のＮＭＯＳトランジスタを含むことを特徴とする請求項２に記載の適応型出力ドライバを有する半導体記憶装置。 - 前記４個のＮＭＯＳトランジスタは、
前記比較部の比較結果に応じてターンオフされるトランジスタの数が増加されることを特徴とする請求項５に記載の適応型出力ドライバを有する半導体記憶装置。 - 前記シフトレジスタ手段は、
前記出力ドライバ内の複数のプルアップトランジスタを制御する信号を発生させるため、前記比較部のシフトするか否かの決定信号を受けるプルアップ用シフトレジスタと、
前記出力ドライバ内の複数のプルダウントランジスタを制御する信号を発生させるため、前記比較部のシフトするか否かの決定信号を受けるプルダウン用シフトレジスタと
を含むことを特徴とする請求項２に記載の適応型出力ドライバを有する半導体記憶装置。 - 前記データマスキングバッファ手段は、
直列連結された複数のＰＭＯＳトランジスタからなるＰＭＯＳトランジスタ群と直列連結された複数のＮＭＯＳトランジスタからなるＮＭＯＳトランジスタ群とを上下対称になるように直列に接続し、前記ＰＭＯＳトランジスタ群と前記ＮＭＯＳトランジスタ群との接続部はターミネーション電圧に接続されたことを特徴とする請求項１に記載の適応型出力ドライバを有する半導体記憶装置。 - 前記ＰＭＯＳトランジスタ群と前記ＮＭＯＳトランジスタ群とは、各々ＰＭＯＳトランジスタとＮＭＯＳトランジスタとを３個ずつ備えることを特徴とする請求項８に記載の適応型出力ドライバを有する半導体記憶装置。
- 前記ＰＭＯＳトランジスタ群の内の一部のＰＭＯＳトランジスタのゲートとドレインとの間に抵抗が接続され、前記ＮＭＯＳトランジスタ群の内の一部のＮＭＯＳトランジスタのゲートとドレインとの間に抵抗が接続されることを特徴とする請求項８に記載の適応型出力ドライバを有する半導体記憶装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0058972A KR100427037B1 (ko) | 2001-09-24 | 2001-09-24 | 적응적 출력 드라이버를 갖는 반도체 기억장치 |
| KR2001-058972 | 2001-09-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179481A JP2003179481A (ja) | 2003-06-27 |
| JP4366064B2 true JP4366064B2 (ja) | 2009-11-18 |
Family
ID=19714601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002277925A Expired - Fee Related JP4366064B2 (ja) | 2001-09-24 | 2002-09-24 | 適応型出力ドライバを有する半導体記憶装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6654310B2 (ja) |
| JP (1) | JP4366064B2 (ja) |
| KR (1) | KR100427037B1 (ja) |
| DE (1) | DE20206691U1 (ja) |
| TW (1) | TW548797B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559690B2 (en) * | 2001-03-15 | 2003-05-06 | Micron Technology, Inc. | Programmable dual drive strength output buffer with a shared boot circuit |
| US6687165B1 (en) | 2002-12-26 | 2004-02-03 | Micron Technology, Inc. | Temperature-compensated output buffer circuit |
| WO2004102389A1 (ja) * | 2003-05-16 | 2004-11-25 | Fujitsu Limited | 初期設定装置、初期設定方法、初期設定プログラムおよび情報処理装置 |
| TWI249707B (en) * | 2004-06-18 | 2006-02-21 | Ali Corp | Dynamic slew rate control device and method capable of reducing simultaneous switching output jitter |
| KR100640158B1 (ko) | 2005-09-27 | 2006-11-01 | 주식회사 하이닉스반도체 | 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치 |
| US7728635B2 (en) * | 2005-10-28 | 2010-06-01 | Atmel Corporation | High voltage tolerant port driver |
| US7336109B2 (en) * | 2005-10-28 | 2008-02-26 | Atmel Corporation | High voltage tolerant port driver |
| KR100813533B1 (ko) * | 2006-09-13 | 2008-03-17 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 데이터 마스크 방법 |
| US7443193B1 (en) * | 2006-12-30 | 2008-10-28 | Altera Corporation | Techniques for providing calibrated parallel on-chip termination impedance |
| US7771115B2 (en) | 2007-08-16 | 2010-08-10 | Micron Technology, Inc. | Temperature sensor circuit, device, system, and method |
| JP5386931B2 (ja) * | 2007-11-15 | 2014-01-15 | 株式会社リコー | メモリカード制御装置およびメモリカード制御方法 |
| US7586325B1 (en) * | 2007-12-03 | 2009-09-08 | Lattice Semiconductor Corporation | Integrated circuit having independent voltage and process/temperature control |
| KR100907011B1 (ko) * | 2007-12-10 | 2009-07-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 출력 드라이버 |
| KR100920840B1 (ko) * | 2008-03-12 | 2009-10-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 버퍼링 회로 |
| KR101009348B1 (ko) * | 2009-07-01 | 2011-01-19 | 주식회사 하이닉스반도체 | 반도체 장치 |
| JP2013187594A (ja) * | 2012-03-06 | 2013-09-19 | Toshiba Corp | インターフェース回路 |
| JP2013201667A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 出力ドライバ回路、および、半導体記憶装置 |
| US11004387B2 (en) * | 2018-12-21 | 2021-05-11 | Samsung Display Co., Ltd. | High-efficiency piecewise linear column driver with asynchronous control for displays |
| CN115544935B (zh) * | 2022-10-20 | 2023-04-28 | 北京超摩科技有限公司 | 一种多种电平输出的串行接口发送端驱动装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH052893A (ja) | 1991-06-24 | 1993-01-08 | Fujitsu Ltd | 出力バツフア回路 |
| US5298808A (en) | 1992-01-23 | 1994-03-29 | Vitesse Semiconductor Corporation | Digital logic protocol interface for different semiconductor technologies |
| US5317202A (en) | 1992-05-28 | 1994-05-31 | Intel Corporation | Delay line loop for 1X on-chip clock generation with zero skew and 50% duty cycle |
| JPH07115351A (ja) | 1993-10-19 | 1995-05-02 | Hitachi Ltd | 遅延回路およびそれを用いた信号処理回路、ならびにこの信号処理回路を内蔵した半導体集積回路装置 |
| US5402389A (en) | 1994-03-08 | 1995-03-28 | Motorola, Inc. | Synchronous memory having parallel output data paths |
| JPH07312088A (ja) | 1994-05-13 | 1995-11-28 | Hitachi Ltd | 半導体装置 |
| JPH0831180A (ja) | 1994-07-08 | 1996-02-02 | Hitachi Ltd | 半導体記憶装置 |
| TW367656B (en) | 1994-07-08 | 1999-08-21 | Hitachi Ltd | Semiconductor memory device |
| US5977796A (en) | 1997-06-26 | 1999-11-02 | Lucent Technologies, Inc. | Low voltage differential swing interconnect buffer circuit |
| KR100252048B1 (ko) | 1997-11-18 | 2000-05-01 | 윤종용 | 반도체 메모리장치의 데이터 마스킹 회로 및 데이터 마스킹방법 |
| US6064230A (en) | 1998-01-28 | 2000-05-16 | Sun Microsystems, Inc. | Process compensated output driver with slew rate control |
| US6087853A (en) | 1998-06-22 | 2000-07-11 | Lucent Technologies, Inc. | Controlled output impedance buffer using CMOS technology |
| KR20000003734A (ko) * | 1998-06-29 | 2000-01-25 | 윤종용 | 반도체 메모리 장치의 출력 드라이버 제어 회로 |
| US6118310A (en) | 1998-11-04 | 2000-09-12 | Agilent Technologies | Digitally controlled output driver and method for impedance matching |
| US6058059A (en) | 1999-08-30 | 2000-05-02 | United Microelectronics Corp. | Sense/output circuit for a semiconductor memory device |
-
2001
- 2001-09-24 KR KR10-2001-0058972A patent/KR100427037B1/ko not_active IP Right Cessation
-
2002
- 2002-01-15 TW TW091100459A patent/TW548797B/zh not_active IP Right Cessation
- 2002-04-26 DE DE20206691U patent/DE20206691U1/de not_active Expired - Lifetime
- 2002-07-18 US US10/197,539 patent/US6654310B2/en not_active Expired - Fee Related
- 2002-09-24 JP JP2002277925A patent/JP4366064B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030058732A1 (en) | 2003-03-27 |
| KR20030026008A (ko) | 2003-03-31 |
| DE20206691U1 (de) | 2002-09-12 |
| JP2003179481A (ja) | 2003-06-27 |
| KR100427037B1 (ko) | 2004-04-14 |
| US6654310B2 (en) | 2003-11-25 |
| TW548797B (en) | 2003-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4366064B2 (ja) | 適応型出力ドライバを有する半導体記憶装置 | |
| US6492846B1 (en) | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation | |
| JP3670563B2 (ja) | 半導体装置 | |
| US6307791B1 (en) | Semiconductor device | |
| KR100744039B1 (ko) | 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치 | |
| EP1461862B1 (en) | Active termination circuit and method for controlling the impedance of external integrated circuit terminals | |
| US7795903B2 (en) | Output buffer and method having a supply voltage insensitive slew rate | |
| JP3640800B2 (ja) | 半導体装置 | |
| US6919738B2 (en) | Output buffer circuit, memory chip, and semiconductor device having a circuit for controlling buffer size | |
| JP2004135098A (ja) | 出力データのスルーレート制御方式 | |
| KR20050064897A (ko) | 종단회로의 저항 값에 따라 입력버퍼의 이득을 조절할 수있는반도체 메모리 장치 및 입력버퍼의 이득조절 방법 | |
| JP3142416B2 (ja) | 半導体集積回路 | |
| US20030235105A1 (en) | Semiconductor integrated circuit | |
| JP3634603B2 (ja) | 信号伝送回路 | |
| KR20080000424A (ko) | 반도체 메모리의 출력 버퍼 | |
| CN115116504A (zh) | 数据输出缓冲器和包括其的半导体装置 | |
| KR100365942B1 (ko) | 데이타출력버퍼 | |
| JP2002352585A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090615 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |