JP4362135B2 - データ転送装置およびデータ転送方法 - Google Patents
データ転送装置およびデータ転送方法 Download PDFInfo
- Publication number
- JP4362135B2 JP4362135B2 JP2007032425A JP2007032425A JP4362135B2 JP 4362135 B2 JP4362135 B2 JP 4362135B2 JP 2007032425 A JP2007032425 A JP 2007032425A JP 2007032425 A JP2007032425 A JP 2007032425A JP 4362135 B2 JP4362135 B2 JP 4362135B2
- Authority
- JP
- Japan
- Prior art keywords
- suppression
- throughput
- cache controller
- read request
- channel adapter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Bus Control (AREA)
Description
前記チャネルアダプタは、
リード要求の発行によりデータ転送を制御する制御手段と、
前記制御手段によって制御されるデータ転送の応答時間を監視する監視手段と、
前記監視手段によって監視される応答時間が所定時間に達すると応答時間の遅延を前記キャッシュコントローラへ通知する通知手段と、
前記通知手段による通知後、前記キャッシュコントローラからリード要求発行の抑制指示が受信された場合に、前記制御手段におけるリード要求の発行を抑制する抑制手段と
を有することを特徴とするデータ転送装置。
前記キャッシュコントローラから抑制指示を受信する受信手段と、
前記受信手段によって受信された抑制指示回数をカウントするカウント手段とを含み、
前記カウント手段によってカウントされた抑制指示回数に応じてリード要求発行を抑制することを特徴とする付記1記載のデータ転送装置。
抑制指示回数に応じた待機時間だけリード要求発行を待機させることを特徴とする付記2記載のデータ転送装置。
所定の単位時間に抑制指示回数を乗算してリード要求発行の待機時間を求めることを特徴とする付記3記載のデータ転送装置。
リード要求発行の抑制を開始後、所定時間内に前記受信手段によって新たに抑制指示が受信されなければ、リード要求発行の抑制を解除することを特徴とする付記2記載のデータ転送装置。
リード要求発行の抑制が解除されるたびに抑制指示回数のカウントをリセットすることを特徴とする付記2記載のデータ転送装置。
前記通知手段は、
応答時間の遅延とともに前記計測手段によって計測されたスループットを通知することを特徴とする付記1記載のデータ転送装置。
前記キャッシュコントローラによって要求された場合に、前記計測手段によって計測されたスループットを送信する送信手段と
をさらに有することを特徴とする付記1記載のデータ転送装置。
いずれか1つのチャネルアダプタから応答時間の遅延が通知された場合に、前記複数のチャネルアダプタへスループットの送信を要求することを特徴とする付記1記載のデータ転送装置。
スループットが所定の閾値以上のチャネルアダプタへリード要求発行の抑制指示を送信することを特徴とする付記1記載のデータ転送装置。
応答時間の遅延を通知したチャネルアダプタのスループットより所定割合以上大きいスループットを持つチャネルアダプタへリード要求発行の抑制指示を送信することを特徴とする付記1記載のデータ転送装置。
前記チャネルアダプタが、
リード要求の発行によるデータ転送の応答時間を監視する監視工程と、
前記監視工程にて監視される応答時間が所定時間に達すると応答時間の遅延を前記キャッシュコントローラへ通知する通知工程と、
前記キャッシュコントローラからリード要求発行の抑制指示が受信された場合に、リード要求の発行を抑制する抑制工程と
を有することを特徴とするデータ転送方法。
41 光モジュール
42 プロトコルチップ
43 DMA制御部
44 ブリッジチップ
45 応答時間監視部
46 スループット計測部
47 状態情報通知部
48 抑制指示カウント部
49 抑制制御部
70 キャッシュコントローラ
71 バスI/F部
72 書込・読出制御部
73 状態情報要求部
74 抑制指示判定部
Claims (6)
- 各々データの読み出しを要求するリード要求を発行する複数のチャネルアダプタとリード要求に応じたデータを返信するキャッシュコントローラとを備えたデータ転送装置であって、
前記チャネルアダプタは、
リード要求の発行によりデータ転送を制御する制御手段と、
前記制御手段によって制御されるデータ転送の応答時間を監視する監視手段と、
前記チャネルアダプタ自身と前記キャッシュコントローラとの間を送受信されるデータのスループットを計測する計測手段と、
前記監視手段によって監視される応答時間が所定時間に達した場合、または前記キャッシュコントローラからの要求があった場合に、前記計測手段によって計測されたスループットを前記キャッシュコントローラへ通知する通知手段と、
前記通知手段による通知後、前記キャッシュコントローラからリード要求発行の抑制指示が受信された場合に、前記制御手段におけるリード要求の発行を抑制する抑制手段とを有し、
前記キャッシュコントローラは、
前記複数のチャネルアダプタから通知されるチャネルアダプタごとのスループットを受信する受信手段と、
前記受信手段によって受信されたスループットが所定基準以上に大きいチャネルアダプタを選択する選択手段と、
前記選択手段によって選択されたチャネルアダプタへリード要求発行の抑制指示を送信する送信手段とを有する
ことを特徴とするデータ転送装置。 - 前記抑制手段は、
前記キャッシュコントローラから抑制指示を受け付ける受付手段と、
前記受付手段によって抑制指示が受け付けられた回数をカウントするカウント手段とを含み、
前記カウント手段によってカウントされた抑制指示回数に応じてリード要求発行を抑制することを特徴とする請求項1記載のデータ転送装置。 - 前記抑制手段は、
リード要求発行の抑制を開始後、所定時間内に前記受付手段によって新たに抑制指示が受け付けられなければ、リード要求発行の抑制を解除することを特徴とする請求項2記載のデータ転送装置。 - 前記キャッシュコントローラは、
いずれか1つのチャネルアダプタからスループットが通知された場合に、残りのチャネルアダプタに対してスループットの通知を要求する要求手段をさらに有することを特徴とする請求項1記載のデータ転送装置。 - 前記選択手段は、
前記監視手段によって監視される応答時間が所定時間に達したチャネルアダプタのスループットより所定割合以上大きいスループットに対応するチャネルアダプタを選択することを特徴とする請求項1記載のデータ転送装置。 - 各々データの読み出しを要求するリード要求を発行する複数のチャネルアダプタとリード要求に応じたデータを返信するキャッシュコントローラとを備えたデータ転送装置におけるデータ転送方法であって、
前記チャネルアダプタが、リード要求の発行によるデータ転送の応答時間を監視する監視工程と、
前記チャネルアダプタ自身と前記キャッシュコントローラとの間を送受信されるデータのスループットを計測する計測工程と、
前記監視工程にて監視される応答時間が所定時間に達した場合、または前記キャッシュコントローラからの要求があった場合に、前記計測工程にて計測されたスループットを前記キャッシュコントローラへ通知する通知工程と、
前記キャッシュコントローラが、前記複数のチャネルアダプタから通知されるチャネルアダプタごとのスループットを受信する受信工程と、
前記受信工程にて受信されたスループットが所定基準以上に大きいチャネルアダプタを選択する選択工程と、
前記選択工程にて選択されたチャネルアダプタへリード要求発行の抑制指示を送信する送信工程と、
前記チャネルアダプタが、前記キャッシュコントローラからリード要求発行の抑制指示が受信された場合に、リード要求の発行を抑制する抑制工程と
を有することを特徴とするデータ転送方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007032425A JP4362135B2 (ja) | 2007-02-13 | 2007-02-13 | データ転送装置およびデータ転送方法 |
US11/984,102 US7895375B2 (en) | 2007-02-13 | 2007-11-13 | Data transfer apparatus and data transfer method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007032425A JP4362135B2 (ja) | 2007-02-13 | 2007-02-13 | データ転送装置およびデータ転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008197909A JP2008197909A (ja) | 2008-08-28 |
JP4362135B2 true JP4362135B2 (ja) | 2009-11-11 |
Family
ID=39686859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007032425A Expired - Fee Related JP4362135B2 (ja) | 2007-02-13 | 2007-02-13 | データ転送装置およびデータ転送方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7895375B2 (ja) |
JP (1) | JP4362135B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8521921B1 (en) * | 2009-05-22 | 2013-08-27 | Marvell International Ltd. | Automatic direct memory access (DMA) |
US8214557B2 (en) * | 2010-04-26 | 2012-07-03 | Continental Automotive Systems, Inc. | Measuring direct memory access throughput |
US8595429B2 (en) * | 2010-08-24 | 2013-11-26 | Qualcomm Incorporated | Wide input/output memory with low density, low latency and high density, high latency blocks |
JP5609490B2 (ja) * | 2010-09-27 | 2014-10-22 | セイコーエプソン株式会社 | 記憶装置、ホスト装置、回路基板、液体容器及びシステム |
JP2012133436A (ja) * | 2010-12-20 | 2012-07-12 | Nec Corp | データ記憶装置、データ移行方法、及び、プログラム |
JP5564019B2 (ja) * | 2011-08-26 | 2014-07-30 | 株式会社東芝 | ファイル転送装置およびその方法 |
JP6051617B2 (ja) * | 2012-06-28 | 2016-12-27 | 富士通株式会社 | 制御装置、ストレージ装置、制御方法及び制御プログラム |
US9785568B2 (en) * | 2014-05-19 | 2017-10-10 | Empire Technology Development Llc | Cache lookup bypass in multi-level cache systems |
US10248331B2 (en) * | 2014-07-23 | 2019-04-02 | Hewlett Packard Enterprise Development Lp | Delayed read indication |
WO2017111887A1 (en) | 2015-12-21 | 2017-06-29 | Hewlett Packard Enterprise Development Lp | Memory throttling |
TWI631468B (zh) * | 2017-11-07 | 2018-08-01 | 和碩聯合科技股份有限公司 | 網路橋接裝置、匯流排測試之方法及其系統 |
CN110347615B (zh) * | 2019-07-05 | 2022-02-18 | 南京芯驰半导体科技有限公司 | 动态资源配置方法及缓存单元 |
CN111782154B (zh) * | 2020-07-13 | 2023-07-04 | 芯象半导体科技(北京)有限公司 | 数据搬移方法、装置及*** |
US11647067B2 (en) * | 2021-03-05 | 2023-05-09 | Zscaler, Inc. | Cached web probes for monitoring user experience |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5274809A (en) * | 1988-05-26 | 1993-12-28 | Hitachi, Ltd. | Task execution control method for a multiprocessor system with enhanced post/wait procedure |
JPH09114599A (ja) | 1995-10-13 | 1997-05-02 | Matsushita Electric Ind Co Ltd | ディスクスケジューリング装置 |
US6298407B1 (en) | 1998-03-04 | 2001-10-02 | Intel Corporation | Trigger points for performance optimization in bus-to-bus bridges |
JP4144986B2 (ja) | 1999-12-13 | 2008-09-03 | 富士通株式会社 | 情報処理装置、及び、トランザクション処理方法、プロセッサ、並びに、リトライ方法 |
JP2002169659A (ja) | 2000-09-20 | 2002-06-14 | Matsushita Electric Ind Co Ltd | データ記憶アレイ装置、データ記憶アレイ装置のアクセス制御方法、プログラム及び媒体 |
JP3964212B2 (ja) * | 2002-01-16 | 2007-08-22 | 株式会社日立製作所 | 記憶装置システム |
JP4267304B2 (ja) | 2002-11-26 | 2009-05-27 | 株式会社日立製作所 | ディスクアレイ制御装置 |
JP2005182657A (ja) | 2003-12-22 | 2005-07-07 | Sony Corp | データ記録再生装置及びデータ記録再生方法 |
US7305520B2 (en) | 2004-01-30 | 2007-12-04 | Hewlett-Packard Development Company, L.P. | Storage system with capability to allocate virtual storage segments among a plurality of controllers |
JP4547170B2 (ja) | 2004-03-08 | 2010-09-22 | 株式会社日立製作所 | ディスクアレイ装置およびその制御方法 |
JP4404751B2 (ja) * | 2004-11-16 | 2010-01-27 | 富士通株式会社 | 情報処理システム,ストレージ装置,ストレージ制御プログラム,及びストレージ制御プログラムを記録したコンピュータ読取可能な記録媒体 |
EP2296085B1 (en) | 2004-11-30 | 2013-05-15 | Fujitsu Limited | Data storage system and capacity changing method |
JP4404754B2 (ja) | 2004-11-30 | 2010-01-27 | 富士通株式会社 | データストレージ装置及び情報処理システム |
JP4390694B2 (ja) | 2004-12-24 | 2009-12-24 | 富士通株式会社 | Dma回路及びこれを用いたディスクアレイ装置 |
JP4699091B2 (ja) | 2005-05-31 | 2011-06-08 | 株式会社日立製作所 | ディザスタリカバリ方法およびシステム |
JP4409483B2 (ja) | 2005-06-30 | 2010-02-03 | 富士通株式会社 | ストレージシステム、ストレージ制御装置及びストレージ制御方法 |
US7689561B2 (en) * | 2005-12-07 | 2010-03-30 | Sap Ag | System and method for handling parallel updates of objects requiring time sensitive acknowledgement |
-
2007
- 2007-02-13 JP JP2007032425A patent/JP4362135B2/ja not_active Expired - Fee Related
- 2007-11-13 US US11/984,102 patent/US7895375B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008197909A (ja) | 2008-08-28 |
US20080195831A1 (en) | 2008-08-14 |
US7895375B2 (en) | 2011-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4362135B2 (ja) | データ転送装置およびデータ転送方法 | |
JP5186382B2 (ja) | メモリ・システム内で不確定な読み取りデータ待ち時間を可能にする方法及びシステム | |
US20090190427A1 (en) | System to Enable a Memory Hub Device to Manage Thermal Conditions at a Memory Device Level Transparent to a Memory Controller | |
JP4369470B2 (ja) | データ中継装置、ストレージ装置、および応答遅延監視方法 | |
US10514856B2 (en) | Storage system and storage control apparatus | |
US20110296129A1 (en) | Data transfer device and method of controlling the same | |
KR101134069B1 (ko) | 멀티 레벨 raid 구조를 위한 하이브리드 저장 시스템 | |
KR101200998B1 (ko) | 멀티 pci 버스 스위칭을 갖는 하이브리드 raid 컨트롤러 | |
US8266342B1 (en) | Storage system | |
KR20130036727A (ko) | 반도체 저장 장치 기반 시스템에서 메인 메모리가 없는 직접 메모리 엑세스 시스템 | |
KR101317760B1 (ko) | 반도체 저장 장치 기반 시스템용 동적 랜덤 액세스 메모리 | |
US20110283063A1 (en) | Disk array device, a disk array device control method and a disk array device control program | |
US7409486B2 (en) | Storage system, and storage control method | |
JP2010211322A (ja) | ネットワークプロセッサ、受信コントローラ、及びデータ受信処理方法 | |
US20140156934A1 (en) | Storage apparatus and module-to-module data transfer method | |
JP5056668B2 (ja) | データ転送装置、およびデータ転送方法 | |
JP4369486B2 (ja) | データ転送装置、半導体集積回路、および処理状況通知方法 | |
KR101209917B1 (ko) | 고속 비휘발성 호스트 인터페이스를 가지는 복수 배열 독립 디스크 컨트롤 반도체 저장 장치 기반 시스템 | |
JP2009116702A (ja) | 半導体集積回路 | |
US9324031B2 (en) | System interconnect dynamic scaling by predicting I/O requirements | |
US7039730B2 (en) | Storage device control apparatus and method | |
KR101209922B1 (ko) | 반도체 저장 장치 기반 시스템용 적응형 캐시 | |
US7716392B2 (en) | Computer system having an I/O module directly connected to a main storage for DMA transfer | |
US9195410B2 (en) | Storage system and access arbitration method | |
US20120151108A1 (en) | Data processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090814 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |