CN110347615B - 动态资源配置方法及缓存单元 - Google Patents
动态资源配置方法及缓存单元 Download PDFInfo
- Publication number
- CN110347615B CN110347615B CN201910604183.0A CN201910604183A CN110347615B CN 110347615 B CN110347615 B CN 110347615B CN 201910604183 A CN201910604183 A CN 201910604183A CN 110347615 B CN110347615 B CN 110347615B
- Authority
- CN
- China
- Prior art keywords
- channel
- cache
- storage resources
- standard
- allocation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0871—Allocation or management of cache space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
一种动态资源配置方法及缓存单元。本发明采用动态的资源分配方案,在每次分配存储资源时,首先判断可使用的存储资源是否足够为每个通道按照当前阶段所对应的标准分配;若足够,则将可使用的存储资源按照上述标准分配至每个通道;若不够,则按照第二种方式将可使用的存储资源分配至每个通道。由于在整个缓存的使用过程中,本发明能够动态的根据能够分配的缓存大小,为各使能状态下的通道进行资源分配,因此,本发明能够避免未被使能的通道占用资源,能够保证需要资源的通道至少能够获得可利用的缓存资源,还能在缓存资源足够的状况下逐步为每一个通道尽可能的分配足够的缓存空间。
Description
技术领域
本发明涉及缓存管理技术,具体而言涉及一种动态资源配置方法及缓存单元。
背景技术
目前主流的DMA控制器采用多数据通道设计,每个数据通道对应于外部的一个外设或者DDR内存;但DMA外部总线端口只有一个或者两个,因此,每个数据通道之间需要通过分时复用来共同使用这些总线端口而互不干扰。由于每个数据通道均具有其独立性要求,在搬运数据的时候,每个数据通道都分别需要有独立的缓存来暂时存储数据。数据需要缓存至总线端口仲裁出当前数据通道所可以占用的总线端口时,才能够将新的数据搬入数据通道缓存或者将数据通道缓存中的数据搬出。
目前主流高性能多数据通道DMA控制器,需要占用比例较大的ASIC芯片面积,尤其,DMA控制器中各数据通道的缓存部分需要占用较大芯片面积。这是由于,每个数据通道通过软件配置映射外设或DDR内存,为提升其性能需要尽量多的缓存数据,也就是需要将这部分缓存做大。这最终会导致DMA面积明显偏大。
但同时,由于某些数据通道并非始终忙碌或满负荷,其空闲的缓存在现有的缓存配置方式下无法被其他通道使用。也就是说,由于每个数据通道繁忙程度不一,繁忙的数据通道缓存使用紧张,导致数据延时比较大,然而空闲的数据通道的缓存又被闲置无法利用,被浪费。
发明内容
本发明针对现有技术的不足,提供一种动态资源配置方法及缓存单元,通过对缓存资源的动态分配,保证通道正常运行,并在缓存资源足够的状况下进一步通过对缓存的分配提高通道的效率。本发明具体采用如下技术方案。
首先,为实现上述目的,提出一种动态资源配置方法,其每次分配存储资源的步骤包括:判断可使用的存储资源是否足够为每个通道按照当前阶段所对应的标准分配;若足够,则将可使用的存储资源按照上述标准分配至每个通道;若不够,则按照第二种方式将可使用的存储资源分配至每个通道。
可选的,上述动态资源配置方法,其中,存储资源分配的所述标准,包括至少两个,分别与对存储资源进行分配的次数对应。
可选的,上述动态资源配置方法,其中,各阶段所对应的对存储资源进行分配的标准预先设置在针对该存储资源的控制单元中。
可选的,上述动态资源配置方法,其中,每次按照当前阶段所对应的标准分配所述存储资源之后,还包括以下步骤:释放未使能的通道所分配获得的存储资源。
可选的,上述动态资源配置方法,其中,所述可使用的存储资源包括:释放所获得的未使能的通道的存储资源,以及未被分配的存储资源。
可选的,上述动态资源配置方法,其中,参与分配存储资源的所述各通道均为处于使能状态下的通道。
可选的,上述动态资源配置方法,其中,将可使用的存储资源分配至每个通道的第二种方式包括:根据各通道所对应的标准将可使用的存储资源按比例分配至每个通道,或根据各通道没有传输完的数据的比例分配。
一种缓存单元,其包括:多个通道,用于缓存以传输数据;控制单元,用于判断该缓存单元中可使用的存储资源是否足够为各个通道按照当前阶段所对应的标准分配;若足够,则将可使用的存储资源按照上述标准分配至各个通道;若不够,则按照第二种方式将可使用的存储资源分配至各个通道。
可选的,上述缓存单元,其中,所述通道包括使能和未使能两种状态,所述控制单元被设置为仅为处于使能状态下的各个通道分配存储资源。
可选的,上述缓存单元,其中,控制单元中预先设置有各阶段所对应的对存储资源进行分配的标准,所述标准包括固定缓存分配标准、最优缓存分配标准和加速缓存分配标准,分别用于从固定缓存分配阶段、最优缓存分配阶段到加速缓存分配阶段进行存储资源分配。
可选的,上述缓存单元,其中,所述将可使用的存储资源分配至每个通道的第二种方式为:在各个通道按照当前阶段所对应的标准所能够分配得到的理论值的基础上,根据每个通道所分配的理论值之间的比例分配存储资源,使得每个通道均可分配获得小于其理论值的实际缓存量。
有益效果
本发明采用动态的资源分配方案,在每次分配存储资源时,首先判断可使用的存储资源是否足够为每个通道按照当前阶段所对应的标准分配;在缓存资源足够时,将可使用的存储资源按照上述标准分配至每个通道;在不够时,按照第二种方式为每个通道分配资源。由于在整个缓存的使用过程中,本发明能够动态的根据能够分配的缓存大小,为各使能状态下的通道进行资源分配。本发明能够避免未被使能的通道占用资源,能够保证需要资源的通道至少能够获得可利用的缓存资源,还能在缓存资源足够的状况下逐步为每一个通道尽可能的分配足够的缓存空间,以提高繁忙通道的效率。
本发明中利用使能信号,仅对获得使能的通道进行缓存资源的分配,避免了缓存被无意义的空占。同时,通过对未使能的通道所分配获得的存储资源进行释放,动态的补充能够用于分配的可使用的存储资源,本发明能够有效避免空闲通道对资源的占用。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,并与本发明的实施例一起,用于解释本发明,并不构成对本发明的限制。在附图中:
图1是本发明的动态资源配置方法的流程图图;
图2是利用本发明动态资源配置方法的缓存单元的示意图;
图3是上述缓存单元输出数据过程的示意图。
具体实施方式
为使本发明实施例的目的和技术方案更加清楚,下面将结合本发明实施例的附图,对本发明实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于所描述的本发明的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非如同这里一样定义,不会用理想化或过于正式的含义来解释。
本发明中所述的“和/或”的含义指的是各自单独存在或两者同时存在的情况均包括在内。
本发明中所述的“连接”的含义可以是部件之间的直接连接也可以是部件间通过其它部件的间接连接。
图1为本发明所提供的一种动态资源配置方法的流程图。其用于对存储资源进行分配,通常可运行在DMA控制器中,对DMA的各个通道进行周期性的动态存储资源分配。其每次分配存储资源时,均按照如下的步骤进行:
判断可使用的存储资源是否足够为每个通道按照当前阶段所对应的标准分配;
若足够,则将可使用的存储资源按照上述标准足额、不用打折的分配至每个通道;若不够,则按照第二种方式,例如,根据各通道所对应的标准将可使用的存储资源按比例分配至每个通道。
参考图2或图3中所示的DMA,其一端通过多种总线,包括标准AXI4总线和标准AHB总线,连接至Fabric总线汇聚,尤其由Fabric仲裁以图2方式输入缓存或以图3所示方式输出。Dynamic buffer由CPU通过标准AHB总线配置为对DMA中的存储资源执行上述的动态调度方法。
调度过程中,DMA的多个通道,用于缓存以传输数据;
其Dynamic buffer作为控制单元,在每次对存储资源进行分配时,判断该缓存单元中可使用的存储资源是否足够为各个通道按照当前阶段所对应的标准分配;若足够,则将可使用的存储资源按照上述标准足额、不用打折的分配至各个通道;若不够,则按照第二种方式将可使用的存储资源分配至各个通道。
这里,能够采用上述资源分配的通道仅包括处于使能状态下的各个通道,而不包括非使能状态下的通道。Dynamic buffer作为控制单元,其在本实施例中,被CPU配置有3阶段所对应的对存储资源进行分配的标准,所述标准包括固定缓存分配标准、最优缓存分配标准和加速缓存分配标准,分别用于从固定缓存分配阶段、最优缓存分配阶段到加速缓存分配阶段进行存储资源分配。资源配置的过程中,如果缓存资源足够,则按照进行资源分配的次数逐一经历固定缓存分配阶段、最优缓存分配阶段到加速缓存分配阶段。
在上述的缓存动态分配方式下,在同一个周期内采用三级阶段逐渐增加每一使能通道所分配的缓存:
第一级:根据数据通道对应得外设数据传输需求,分配最小需求固定缓存。
第二级:如果缓存有剩余的情况,根据缓存的剩余量来选择按照最优缓存分配标准足额分配每个通道为最优缓存量;或者如果剩余缓存不够则按照各通道所对应的最优缓存分配标准的比例分配剩余的缓存;否则没有缓存,就不分配。
第三级:如果还有缓存有剩余的情况,根据缓存的剩余量来选择按照加速缓存分配标准足额分配每个通道为最优缓存量;或者如果剩余缓存不够,则按照各通道所对应的加速缓存分配标准的比例分配剩余的缓存;否则没有缓存,就不分配。
这样的动态缓存方案,可以减少总的缓存需求;同时根据每个数据通道的繁忙程度,合理分配动态缓存;加速数据传输,减少数据延时。
具体应用中,对于搬入操作过程,参考图2:
首先,CPU通过AHB配置完DMA控制器参数后,使能DMA及数据通道channel1开始工作;
然后,DMA根据CPU配置参数及DMA其他数据通道使用状况;通过三级分配缓存后,数据通道channel1获得缓存(图2红色部分表示);
当DMA仲裁出数据通道channel1获取AXI4端口的读使用权,同时将DDR数据搬入到分配的缓存中;搬完后释放AXI4端口的读使用权。
对于搬出操作过程:
当DMA仲裁出数据通道channel1获取AXI4端口写使用权,同时将数据通道channel1的缓存中的数据搬出给peripheral1;搬完数据后释放AXI4端口写使用权;
当数据通道channel1闲置后,释放内部缓存给其他通道使用。
上述搬入搬出过程中,通道按照如下的方式,根据缓存容量分若干阶段逐渐完成缓存配置:
(1)固定缓存分配阶段
在本阶段,主要是通过CPU软件来配置,根据数据通道所映射的外设性能要求。配置满足最低性能要求的固定缓存。只要数据通道使能工作,缓存大小就一直是软件配置的固定值。
该第一阶段固定缓存大小,跟通道优先级和所接入的外设类型有关,由软件来判断后CPU来提前配置。软件先配置好每个通道的外设连接关系,然后每个通道的优先级高低配置;这些配置完后,就根据这些参数配置固定缓存大小。附图1中缓存分配过程中,“等值实施分配”的步骤,在缓存足够的情况下,完全按照软件配置的固定缓存等值分配,不用打折。而对于流程左侧缓存不足的情况,由于剩余带宽不够,不能完全跟软件配置的一样分配,可以选择按照比例打折的方式增加对各通道所分配的缓存。
(2)最优缓存分配阶段
如果上一阶段的缓存未被分配完,还留有释放所获得的未使能的通道的存储资源,以及未被分配的存储资源。则,在本阶段根据每个正在工作的数据通道所需要的最佳性能来合理分配缓存。
该第二阶段中,每个通道要达到最优性能,跟如下参数有关:
burst_size:通道能突发传输字段组最大长度
M:通道能突发传输最多多少个字段组个数。
这些参数,跟通道优先级和所接入的外设类型有关,由软件来判断后CPU来提前配置。软件先配置好每个通道的外设连接关系,然后每个通道的优先级高低配置;这些配置完后,就根据这些参数配置每个通道突发字段最大长度和突发字段最大个数。
附图1中缓存分配过程中,“等值实施分配”的步骤,在缓存足够的情况下,完全按照软件配置的参数计算出的最优缓存大小等值分配,不用打折。而对于流程左侧缓存不足的情况,由于剩余带宽不够,不能完全根据参数计算出的最优缓存大小一样分配,可以选择按照比例打折的方式增加对各通道所分配的缓存。
(3)加速缓存分配阶段
如果上一阶段的缓存未被分配完,还留有释放所获得的未使能的通道的存储资源,以及未被分配的存储资源。则,在本阶段根据每个正在工作的数据通道还要传输的数据量来合理分配缓存。
该第三阶段中,每个通道要达到最优性能,只跟一个参数有关系:这个通道剩下没有传输完的数据总和。
对应于附图1中缓存分配过程中,在缓存足够的情况下,剩余带宽够全部工作的通道分配的,就全额按照软件配置的参数计算出的加速缓存大小等值分配没有传输完的数据需要的缓存,不打折。而对剩余带宽不够够全部工作的通道分配的,那就只能按照每个通道没有传输完的数据按照相应比例尽量分配,只能按照比例打折。
在一种方式下,上述三阶段的缓存可为获得使能的通道(DMA channel)按照如下的过程进行分配:
首先进行固定缓存分配阶段,分配fix buffer
每个通道(DMA channel)固定分配1~M*burst_size量的缓存。其中还M为每个通道的outstanding个数,burst_size为每个通达AXI burst size配置大小。这里,每个通道的缓存和不能超过总缓存。每个通达的M值不能大于DMA总的outstanding值。
然后进入最优缓存分配阶段,分配best effort buffer。最优缓存根据以下的参数决定:burst_size,通道能突发传输字段组最大长度;M,通道能突发传输最多多少个字段组个数。这些参数,跟通道优先级和所接入的外设类型有关,由软件来判断后CPU来提前配置。
如果上一轮缓存分配后还有剩余缓存。根据公式M*burst_size – fix buffer计算每个缓存预留值,如果每个通道预留值加起来小于剩余的缓存,这个预留值就是每个通道的best effort buffer;否则,则按照预留值比例分配best effort buffer。其中,Fix_buffer: 第一阶段固定缓存大小,跟通道优先级和所接入的外设类型有关,由软件来判断后CPU来提前配置。
最后进入加速缓存分配阶段,分配Free buffer。
在上一轮缓存分配后还有剩余缓存的时候,根据每个通道剩下需要传输的数据left_size-M*burst_size,计算出预留值,如果总的预留值和小于剩余的缓存,则,这个预留值就是每个通道的free buffer;否则按照预留值比例分配free buffer。
参与缓存分配的通道(DMA channel)必须使能,没有使能的通道不参与缓存分配。
上述每一阶段对缓存进行分配之后,还需要释放未使能的通道所分配获得的存储资源,以保证存储资源的利用效率。
以上仅为本发明的实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些均属于本发明的保护范围。
Claims (8)
1.一种动态资源配置方法,其特征在于,每次分配存储资源的步骤包括:
判断可使用的存储资源是否足够为每个通道按照其当前所处固定缓存分配阶段、最优缓存分配阶段或加速缓存分配阶段所对应的固定缓存分配标准、最优缓存分配标准或加速缓存分配标准进行分配;
若足够,则将可使用的存储资源按照上述标准分配至每个通道;若不够,则按照第二种方式将可使用的存储资源分配至每个通道,
所述第二种方式的分配步骤包括:
根据各通道所对应的标准将可使用的存储资源按比例分配至每个通道,或根据各通道没有传输完的数据的比例分配。
2.如权利要求1所述的动态资源配置方法,其特征在于,存储资源分配的所述标准,包括至少两个,分别与对存储资源进行分配的次数对应。
3.如权利要求2所述的动态资源配置方法,其特征在于,各阶段所对应的对存储资源进行分配的标准预先设置在针对该存储资源的控制单元中。
4.如权利要求1所述的动态资源配置方法,其特征在于,每次按照当前阶段所对应的标准分配所述存储资源之后,还包括以下步骤:
释放未使能的通道所分配获得的存储资源。
5.如权利要求4所述的动态资源配置方法,其特征在于,所述可使用的存储资源包括:释放所获得的未使能的通道的存储资源,以及未被分配的存储资源。
6.如权利要求1所述的动态资源配置方法,其特征在于,参与分配存储资源的所述各通道均为处于使能状态下的通道。
7.一种缓存单元,其特征在于,包括:
多个通道,用于缓存以传输数据;
控制单元,其预先设置有各阶段所对应的对存储资源进行分配的标准,用于判断该缓存单元中可使用的存储资源是否足够为各个通道按照其当前所处固定缓存分配阶段、最优缓存分配阶段或加速缓存分配阶段所对应的固定缓存分配标准、最优缓存分配标准或加速缓存分配标准进行分配;若足够,则将可使用的存储资源按照上述标准分配至各个通道;若不够,则按照第二种方式将可使用的存储资源分配至各个通道;
其中,将可使用的存储资源分配至每个通道的第二种方式为:在各个通道按照当前阶段所对应的标准所能够分配得到的理论值的基础上,根据每个通道所分配的理论值之间的比例分配存储资源,使得每个通道均可分配获得小于其理论值的实际缓存量;
控制单元内所预先设置的标准包括:固定缓存分配标准、最优缓存分配标准和加速缓存分配标准,分别用于从固定缓存分配阶段、最优缓存分配阶段到加速缓存分配阶段进行存储资源分配。
8.如权利要求7所述的缓存单元,其特征在于,所述通道包括使能和未使能两种状态,所述控制单元被设置为仅为处于使能状态下的各个通道分配存储资源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910604183.0A CN110347615B (zh) | 2019-07-05 | 2019-07-05 | 动态资源配置方法及缓存单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910604183.0A CN110347615B (zh) | 2019-07-05 | 2019-07-05 | 动态资源配置方法及缓存单元 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110347615A CN110347615A (zh) | 2019-10-18 |
CN110347615B true CN110347615B (zh) | 2022-02-18 |
Family
ID=68177860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910604183.0A Active CN110347615B (zh) | 2019-07-05 | 2019-07-05 | 动态资源配置方法及缓存单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110347615B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115695546B (zh) * | 2022-11-07 | 2023-08-29 | 南方电网数字平台科技(广东)有限公司 | 云运营平台多消息分发***及方法 |
CN116233200B (zh) * | 2023-05-10 | 2023-08-15 | 浙江正泰仪器仪表有限责任公司 | 一种基于后续帧动态注册的电能表通信方法及*** |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1925465A (zh) * | 2006-09-22 | 2007-03-07 | 中国科学院计算技术研究所 | 基于共享内存实现的数据包捕获方法 |
CN103888293A (zh) * | 2014-02-25 | 2014-06-25 | 电子科技大学 | 多通道fc网络数据仿真***的数据通道调度方法 |
CN106487711A (zh) * | 2016-10-13 | 2017-03-08 | 福建星海通信科技有限公司 | 一种缓存动态分配的方法以及*** |
CN106656862A (zh) * | 2016-12-28 | 2017-05-10 | 盛科网络(苏州)有限公司 | 网络芯片超带宽时保证多通道之间丢包均匀性的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4362135B2 (ja) * | 2007-02-13 | 2009-11-11 | 富士通株式会社 | データ転送装置およびデータ転送方法 |
-
2019
- 2019-07-05 CN CN201910604183.0A patent/CN110347615B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1925465A (zh) * | 2006-09-22 | 2007-03-07 | 中国科学院计算技术研究所 | 基于共享内存实现的数据包捕获方法 |
CN103888293A (zh) * | 2014-02-25 | 2014-06-25 | 电子科技大学 | 多通道fc网络数据仿真***的数据通道调度方法 |
CN106487711A (zh) * | 2016-10-13 | 2017-03-08 | 福建星海通信科技有限公司 | 一种缓存动态分配的方法以及*** |
CN106656862A (zh) * | 2016-12-28 | 2017-05-10 | 盛科网络(苏州)有限公司 | 网络芯片超带宽时保证多通道之间丢包均匀性的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110347615A (zh) | 2019-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103793342B (zh) | 一种多通道直接内存存取dma控制器 | |
WO2021207919A1 (zh) | 控制器、存储器件访问***、电子设备和数据传输方法 | |
US8213461B2 (en) | Method of designating slots in a transmission frame for controlling transmission of data over an interconnect coupling a plurality of master units with a plurality of slave units | |
US8095700B2 (en) | Controller and method for statistical allocation of multichannel direct memory access bandwidth | |
CN1667597A (zh) | 资源管理装置 | |
CN110347615B (zh) | 动态资源配置方法及缓存单元 | |
US9471521B2 (en) | Communication system for interfacing a plurality of transmission circuits with an interconnection network, and corresponding integrated circuit | |
KR20080014063A (ko) | 메모리 제어기, 데이터 반환 방법 및 시스템 | |
CN112416851B (zh) | 一种可扩展的多核片上共享存储器 | |
US7970960B2 (en) | Direct memory access controller and data transmitting method of direct memory access channel | |
CN113468084A (zh) | 一种多模式dma数据传输*** | |
JP2022543151A (ja) | 複数の異なるマスタによって不揮発性メモリに非干渉アクセスするためのメモリコントローラおよび関連するシステムならびに方法 | |
US20060026598A1 (en) | Resource allocation management | |
CN206946471U (zh) | 一种多通道共享读写sdram的电路装置 | |
US8527684B2 (en) | Closed loop dynamic interconnect bus allocation method and architecture for a multi layer SoC | |
CN111352735A (zh) | 数据加速方法、装置、存储介质及设备 | |
US9697118B1 (en) | Memory controller with interleaving and arbitration scheme | |
CN102915279B (zh) | 分布式缓存芯片组中的数据缓存器的地址分配方法 | |
US7380027B2 (en) | DMA controller and DMA transfer method | |
US10318457B2 (en) | Method and apparatus for split burst bandwidth arbitration | |
KR102334473B1 (ko) | 적응형 딥러닝 가속 장치 및 방법 | |
WO2023184991A1 (zh) | 一种流量管控方法、装置、设备及可读存储介质 | |
CN101482853B (zh) | 直接存储器访问***及方法 | |
US11652761B2 (en) | Switch for transmitting packet, network on chip having the same, and operating method thereof | |
CN113157602B (zh) | 一种对内存进行分配的方法、设备及计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |