JP4357170B2 - 同期整流回路 - Google Patents
同期整流回路 Download PDFInfo
- Publication number
- JP4357170B2 JP4357170B2 JP2002358819A JP2002358819A JP4357170B2 JP 4357170 B2 JP4357170 B2 JP 4357170B2 JP 2002358819 A JP2002358819 A JP 2002358819A JP 2002358819 A JP2002358819 A JP 2002358819A JP 4357170 B2 JP4357170 B2 JP 4357170B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- switch element
- auxiliary
- voltage
- rectifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
【発明の属する技術分野】
本発明は、多石型コンバータを備えた同期整流回路に関するものであり、特に、メインスイッチ素子にMOSFETを用いるものに関するものである。
【0002】
【従来の技術】
従来の同期整流回路を、図7に示す。この従来例は、一次−二次間が絶縁され、二次側に整流スイッチ素子Q5,Q7を備えた多石型の同期整流回路である。メイントランスの一次巻線L1の一端にはメインスイッチ素子Q1,Q3を二つ接続してあり、これら一方のメインスイッチ素子Q1の他端を主電源Vccの正極に接続し、他方のメインスイッチ素子Q3の他端を主電源の負極に接続してある。一次巻線L1の他端にはコンデンサC21,C22を二つ接続してあり、これら一方のコンデンサC21の他端を主電源Vccの正極に接続し、他方のコンデンサC22の他端を主電源Vccの負極に接続してある。
【0003】
二次側は二つの二次巻線L5,L7が直列に接続してあり、二次側の第一巻線L5の一端に第一整流スイッチ素子Q5を接続し、二次側の第二巻線L7の他端に第二整流スイッチ素子Q7を接続してある。これら整流スイッチ素子Q5,Q7は出力側で接続し、これらは出力チョークLに接続してある。また、二次側の第一巻線L5の他端と二次側の第二巻線L7の一端との間に設けた接続部と出力チョークLの出力側との間に負荷R10を接続し、この負荷R10と並列に平滑コンデンサC10を接続してある(例として特許文献1参照)。
【0004】
この従来例に係る同期整流回路は以下のような作用をする。
直流電源Vccが起動すると、メインスイッチ素子Q1,Q3のベースに電流が流れ、いれずかのメインスイッチ素子Q1,Q3がオンする。第一メインスイッチ素子Q1がオンした場合、一次巻線L1に入力電圧Vccが印加され、第一メインスイッチ素子Q1のオン状態を保持する。このとき第二メインスイッチ素子Q3に対しては、一次巻線L1に逆極性の電圧が印加されるので、第二メインスイッチ素子Q3はオフ状態を保持する。
【0005】
第一メインスイッチ素子Q1がオンすると一次巻線L1に励磁電流と負荷電流に相当する一次巻線電流が流れ、コアの磁束密度が時間に比例して増加し、一次巻線L1はある時間で飽和する。この一次巻線L1が飽和すると、この一次巻線L1のインダクタンスが急速に減少し、第一メインスイッチ素子Q1のコレクタ電流が急速に増加する。それにより、第一メインスイッチ素子Q1のコレクタ電圧Vceが増加し、その分だけ一次巻線L1の巻線電圧が低下する。その結果、第一メインスイッチ素子Q1のベース電圧も低下し、第一メインスイッチ素子Q1をオフする方向に動作する。
【0006】
第一メインスイッチ素子Q1がオフすると、トランスの極性が反転し、第二メインスイッチ素子Q3のベースに電圧が印可され、第二メインスイッチ素子Q3のオン状態を保持する。このとき第二メインスイッチ素子Q3に対しては、一次巻線L1に逆極性の電圧が印加されるので、第一メインスイッチ素子Q1はオフ状態を保持する。
【0007】
第二メインスイッチ素子Q3がオンすると、一次巻線L1に励磁電流と負荷電流に相当する一次巻線電流が流れ、コアの磁束密度が時間に比例して増加し、一次巻線L1はある時間で飽和する。一次巻線L1が飽和すると、一次巻線L1のインダクタンスが急速に減少し、第二メインスイッチ素子Q3のコレクタ電流が急速に増加する。それにより、第二メインスイッチ素子Q3のコレクタ電圧Vceが増加し、その分だけ一次巻線L1の巻線電圧が低下する。その結果、第二メインスイッチ素子Q3のベース電圧も低下し、第二メインスイッチ素子Q3をオフする方向に動作する。以上により、第一メインスイッチ素子Q1と第二メインスイッチ素子Q3が交互にオンするという動作を繰り返し、発振が継続される。
【0008】
【特許文献1】
特開2001−37225公報(第2頁−第3頁、第21図)
【0009】
【発明が解決しようとする課題】
上記のような回路を使用した場合、同期整流を難しくしている原因はデッドタイムがあるため、一次側ゲート電圧とメイン電圧(巻線電圧)波形が一致しないことにある。本来なら二次側のゲート電圧は巻線電圧から取りたいのだが、一次側のゲートと一致していないため、そのまま駆動すると、オンが早すぎたり、オフが遅すぎたりして、正確な同期のタイミングがとれないとの課題が生じ、これを解決するために、例えば一次側のゲート波形を二次側のゲートに伝達するために新たにゲート駆動用の巻き線を設けたり、ドライブ用のフォトカプラを設けたりして、二次側と同期をとる必要があった。
【0010】
しかし、以上のように、新たにゲート駆動用の巻き線を設けたり、ドライブ用のフォトカプラを設けたりすると、部品点数が多くなり高コストとなる課題が生じた。また、一般的な同期整流回路は、二次側の巻線電圧波形を様々な部品を使って加工し、ゲート電圧を得ているのが現状であり、その作業は簡単ではなく、同期整流技術を難しくしている原因ともなっている。
【0011】
本発明は、上記問題に鑑みてなされたものであり、駆動損失を低減して駆動効率の向上化を図る多石型の同期整流回路を提供する。
【0012】
【課題を解決しようとする手段】
上記目的を達成するためになされた本発明は、駆動損失を低減して駆動効率を向上させることができる。また、スイッチのオン・オフのタイミングを同期整流回路内に組み込んだ回路で制御するため、別にオン・オフを制御する回路を設ける必要がないとともに、消費電力のロスによる発熱を抑えるために放熱用のフィンを小型のものに変更することができ、コンバータ装置の小型化が可能になった。さらに、ゲートの駆動に巻線電圧を利用している自励プシュプルの場合、同期整流のゲート駆動回路は一次側のゲートの駆動回路とほぼ同等で済み、部品点数が少なくなり、それだけ低コスト化を図ることができる。
【0013】
また、メイントランスのコアに、一次側の第一巻線と一次側の第二巻線とを交互に巻き付けてあるとともに、二次側の第一巻線と二次側の第二巻線とを交互に巻き付けてあることにより、巻く工数を削減することが可能であるとともに、カップリングの向上化を図ることができる。
【0014】
【発明の実施の形態】
以下、添付図面を用いて本発明に係る同期整流回路の実施例を説明する。図1は本発明に係る一実施例のブロック図を示してある。また、図2にはこの実施例に係るトランスの構造図を、図3及び図4にはこの実施例の動作波形を、図5及び図6にはこの実施例の要部の電圧波形を、それぞれ示してある。
【0015】
本実施例の同期整流回路は、プッシュプル型コンバータを備えたものであり、メイントランスの一次側及び二次側に巻線L1,L3,L5,L7をそれぞれ2本づつ設け、メイントランスの第一巻線L1,L3のそれぞれの一端にはMOSFETで構成したメインスイッチ素子Q1,Q3を接続し、他端には主電源Vccの正極を接続してあり、メインスイッチ素子Q1,Q3の他端を主電源Vccの負極に接続してある。なお、本実施例に係るメイントランスは図2に示すように、一次側の第一巻線L1と一次側の第二巻線L3とを交互に巻き付けてあるとともに、二次側の第一巻線L5と二次側の第二巻線L7とを交互に巻き付けてある。
【0016】
第一メインスイッチ素子Q1のソース・ゲート間に第一補助巻線L2と、第一抵抗R1と第一コンデンサC1との直列回路と、第一補助スイッチ素子Q2のコレクタ・エミッタ間とを並列に接続してある。なお、第一抵抗R1と第一コンデンサC1との直列回路は発振周波数を設定するための回路である。同じく第二メインスイッチ素子Q3のソース・ゲート間に二次側の補助巻線L4と、第一抵抗R3と第一コンデンサC3との直列回路と、第二補助スイッチ素子Q4のコレクタ・エミッタ間とを並列に接続してある。なお、前記同様、第一抵抗R3と第一コンデンサC3との直列回路は発振周波数を設定するための回路であり、図5に示すように、補助巻線L2,L4に発生する電圧が第一抵抗R1,R3を介して第一コンデンサC1,C3に充電電流が流れ、第一コンデンサC1,C3の両端の電圧が補助スイッチ素子Q2,Q4のベース電圧Vbeに達したところで補助スイッチ素子Q2,Q4がオンになるように構成してある。つまりメインスイッチ素子Q1,Q3のオフ時間を第一抵抗R1,R3と第一コンデンサC1,C3との直列回路の自定数によりきめることにより、発振周波数を決めるように構成してある。なお、第一補助スイッチQ2及び第二補助スイッチQ4がFETの場合、メインスイッチ素子Q1,Q3のコレクタ・エミッタ間に補助スイッチQ2,Q4のドレイン・ソースを接続すればよい。
【0017】
第一補助スイッチ素子Q2のコレクタと第一抵抗R3との間に第二コンデンサC2と第二抵抗R2との直列回路を接続してある。同じく、第二補助スイッチ素子Q4のコレクタと第一抵抗R3との間に第二コンデンサC4と第二抵抗R4との直列回路を接続してあり、図6に示すように、補助巻線L2,L4に発生する電圧を第二抵抗R2,R4とメインスイッチ素子Q1,Q3のゲート容量との自定数により、メインスイッチ素子Q1,Q3のゲートへの電圧印加を遅らせることにより、第一メインスイッチ素子Q1と第二メインスイッチ素子Q3との同時オンを避けるようにしてある。また、第一メインスイッチ素子Q1のゲートを直流電源の正側に接続し、この第一メインスイッチ素子Q1のゲートと直流電源との間に起動抵抗R5を接続してある。
【0018】
また、本実施例に係る同期整流回路は、一次側と二次側とがほぼ対称になっており、メイントランスの二次側の第一巻線L5にMOSFETで構成した第一整流スイッチ素子Q5を接続し、二次側の第二巻線L7に同じくMOSFETで構成した第二整流スイッチ素子Q7を接続してある。第一整流スイッチ素子Q5のソース・ゲート間に第一補助巻線L6と、第一抵抗R6と第一コンデンサC6との直列回路と、第一補助スイッチ素子Q6のコレクタ・エミッタ間とを並列に接続してある。同じく第二整流スイッチ素子Q7のソース・ゲート間に二次側の補助巻線L6と、第一抵抗R9と第一コンデンサC9との直列回路と、第二補助スイッチ素子Q8のコレクタ・エミッタ間とを並列に接続してあり、図5に示すように、補助巻線L6,L8に発生する電圧が第一抵抗R6,R8を介して第一コンデンサC6,C8に充電電流が流れ、第一コンデンサC6,C8の両端の電圧が補助スイッチ素子Q6,Q8のベース電圧Vbeに達したところで補助スイッチ素子Q6,Q8がオンになるように構成してある。つまり整流スイッチ素子Q6,Q8のオフ時間を第一抵抗R6,R8と第一コンデンサC6,C8との直列回路の自定数によりきめることにより、発振周波数を決めるように構成してある。なお、第一補助スイッチQ6及び第二補助スイッチQ8がFETの場合、整流スイッチ素子Q5,Q7のコレクタ・エミッタ間に補助スイッチQ6,Q8のドレイン・ソースを接続すればよい。
【0019】
第一補助スイッチ素子Q6のコレクタと第一抵抗R6との間に第二コンデンサC7と第二抵抗R7との直列回路を接続してある。同じく、第二補助スイッチ素子Q8のコレクタと第一抵抗R8との間に第二コンデンサC9と第二抵抗R9との直列回路を接続してあり、図6に示すように、補助巻線L6,L8に発生する電圧を第二抵抗R7,R9と整流スイッチ素子Q5,Q7のゲート容量との自定数により、整流スイッチ素子Q5,Q7のゲートへの電圧印加を遅らせることにより、第一整流スイッチ素子Q5と第二整流スイッチ素子Q7との同時オンを避けるようにしてある。また、巻線L5,L7の出力側に出力チョークLを接続し、この出力チョークLの出力側とセンタータップとの間に負荷R10を接続し、この負荷R10に並列に平滑コンデンサC10を接続してある。
【0020】
この実施例に係る同期整流回路は以下のような作用をする。直流電源が起動すると、起動抵抗R5を通して、第一メインスイッチ素子Q1のゲートにバイアスがかかり、第一メインスイッチ素子Q1のゲートのスレッシュホールド電圧Vthを越えたところで、第一メインスイッチ素子Q1がオンする。第一メインスイッチ素子Q1がオンすると、メイントランスの一次側の第一巻線L1に入力電圧Vccが印可され同時に、第一補助巻線L2にもメイントランスの巻線L1との巻き数比分の電圧が発生する。同様に二次側の第一巻線L5並びに第一補助巻線L6にも一次側の第一巻線L1との巻き数比分の電圧が発生する。一次側の第一補助巻線L2に電圧が発生すると、第二抵抗R2及び第二コンデンサC2を介して第一メインスイッチ素子Q1のゲートに電圧が印加され、第一メインスイッチ素子Q1のオン状態を保持する。同様に二次側も、第一補助巻線L6に電圧が発生すると、第二抵抗R7及び第二コンデンサC7を介して第一メインスイッチ素子Q1のゲートに電圧が印可され、第一整流スイッチ素子Q5のオン状態を保持する。
【0021】
このとき、一次側の第二巻線L3並びに第二補助巻線L4には一次側の第一巻線L1及び第一補助巻線L2と逆極性の電圧が印可されるので、第二メインスイッチ素子Q3はオフ状態を保持する。同様に、二次側も第二巻線L7及び第二補助巻線L8には第一巻線L5及び第一補助巻線L6と逆極性の電圧が印可されるので、第二整流スイッチ素子Q7はオフ状態を保持する。同時に、図5に示すように、第一抵抗R1を介して第一コンデンサC1に充電電流が流れ、第一コンデンサC1の両端の電圧が第二メインスイッチ素子Q2のベース電圧Vbe(約0.6V)に達したところで第二メインスイッチ素子Q2がオンとなる。第二メインスイッチ素子Q2がオンすることにより、第一メインスイッチ素子Q1のゲートがスレッシュホールド電圧Vth以下となり、第一メインスイッチ素子Q1はオフする。同様に二次側も第一抵抗R6を介し第一コンデンサC6に充電電流が流れ、第一コンデンサC6の両端の電圧が第二整流スイッチQ6のベース電圧Vbe(約0.6V)に達したところで第二整流スイッチQ6がオンとなる。この第二整流スイッチQ6がオンすることにより、第一整流スイッチQ5のゲートがVth以下となり、第一整流スイッチQ5はオフする。
【0022】
第一メインスイッチ素子Q1がオフすると、トランスの極性が反転し、今度は、一次側の第二巻線L3に入力電圧Vccが印可され同時に、第二補助巻線L4にも第二巻線L3との巻き数比分の電圧が発生する。同様に二次側の第二巻線L7並びに第二補助巻線L8にも一次側の第二巻線L3との巻き数比分の電圧が発生する。第二巻線L3に電圧が発生すると、第二抵抗R4及び第二コンデンサC4を介して第二メインスイッチ素子Q3のゲートに電圧が印可され、第二メインスイッチ素子Q3のオン状態を保持する。同様に二次側も、第二補助巻線L8に電圧が発生すると、第二抵抗R9及び第二コンデンサC9を介して第一メインスイッチQ1のゲートに電圧が印可され、第二整流スイッチ素子Q7のオン状態を保持する。
【0023】
このとき、一次側の第一巻線L1並びに第一補助巻線L2には一次側の第二巻線L3及び第二補助巻線L4と逆極性の電圧が印可されるので、第一スイッチ素子Q1はオフ状態を保持する。同様に二次側も第一巻線L5並びに第一補助巻線L6には第二巻線L7及び第二補助巻線L8と逆極性の電圧が印可されるので、第一整流スイッチ素子Q5はオフ状態を保持する。同時に、第一抵抗R3を介し第一コンデンサC3に充電電流が流れ、第一コンデンサC3の両端の電圧が第二補助スイッチ素子Q4のベース電圧Vbeに達したところで第二補助スイッチ素子Q4がオンとなる。第二補助スイッチ素子Q4がオンすることにより、第二スイッチ素子Q3のゲートがスレッシュホールド電圧Vth以下となり、第二スイッチ素子Q3はオフする。同様に二次側も第一抵抗R8を介し第一コンデンサC8に充電電流が流れ、第一コンデンサC8の両端の電圧が第二補助スイッチ素子Q8のベース電圧Vbe(約0.6V)に達したところで第二補助スイッチ素子Q8がオンとなる。第二補助スイッチ素子Q8がオンすることにより、第二整流スイッチ素子Q7のゲートがVth以下となり、第二整流スイッチ素子Q7はオフする。以上より、第一メインスイッチ素子Q1と第二メインスイッチ素子Q3、並びに、第一整流スイッチ素子Q5と第二整流スイッチ素子Q7は互いにオンするという動作を繰り返し、発振が継続される。
【0024】
図7に示す実施例は図1図示実施例とは別の実施例である。この実施例は、メイントランスの一次側及び二次側に巻線L1,L3,L5,L6をそれぞれ2本づつ設け、メイントランスの一次側の第一巻線L1にバイポーラトランジスタで構成した第一スイッチ素子Q1を接続し、一次側の第二巻線L3に同じくバイポーラトランジスタで構成した第二スイッチ素子Q2を接続してある。それぞれのスイッチ素子Q1,Q2のベース・エミッタ間に抵抗R1,R2と補助巻線L2,L4とを直列に接続し、2つの補助巻線L2,L4を接続してある。補助巻線L2,L4の接続部にダイオードD1のカソードを接続し、このダイオードD1のアノードを、エミッタどうしを接続したスイッチ素子Q1,Q2の接続部に接続してある。また、このダイオードD1に並列にコンデンサC11を接続して構成してある。さらに、このダイオードD1のアノードを直流電源の正側に接続し、このダイオードD1のアノードと直流電源との間に起動抵抗R5を接続してある。
【0025】
二次側は図1図示実施例とほぼ同様であり、メイントランスの二次側の第一巻線L5にMOSFETで構成した第一整流スイッチ素子Q5を接続し、二次側の第二巻線L7に同じくMOSFETで構成した第二整流スイッチ素子Q7を接続してある。第一整流スイッチ素子Q5のソース・ゲート間に第一補助巻線L6と、第一抵抗R6と第一コンデンサC6との直列回路と、第一補助スイッチ素子Q6のコレクタ・エミッタ間とを並列に接続してある。同じく第二整流スイッチ素子Q7のソース・ゲート間に二次側の補助巻線L6と、第一抵抗R9と第一コンデンサC9との直列回路と、第二補助スイッチ素子Q8のコレクタ・エミッタ間とを並列に接続してあり、図5に示すように、補助巻線L6,L8に発生する電圧が第一抵抗R6,R8を介して第一コンデンサC6,C8に充電電流が流れ、第一コンデンサC6,C8の両端の電圧が補助スイッチ素子Q6,Q8のベース電圧Vbeに達したところで補助スイッチ素子Q6,Q8がオンになるように構成してある。つまり整流スイッチ素子Q6,Q8のオフ時間を第一抵抗R6,R8と第一コンデンサC6,C8との直列回路の自定数によりきめることにより、発振周波数を決めるように構成してある。なお、第一補助スイッチQ6及び第二補助スイッチQ8がFETの場合、整流スイッチ素子Q5,Q7のコレクタ・エミッタ間に補助スイッチQ6,Q8のドレイン・ソースを接続すればよい。
【0026】
第一補助スイッチ素子Q6のコレクタと第一抵抗R6との間に第二コンデンサC7と第二抵抗R7との直列回路を接続してある。同じく、第二補助スイッチ素子Q8のコレクタと第一抵抗R8との間に第二コンデンサC9と第二抵抗R9との直列回路を接続してあり、図6に示すように、補助巻線L6,L8に発生する電圧を第二抵抗R7,R9と整流スイッチ素子Q5,Q7のゲート容量との自定数により、整流スイッチ素子Q5,Q7のゲートへの電圧印加を遅らせることにより、第一整流スイッチ素子Q5と第二整流スイッチ素子Q7との同時オンを避けるようにしてある。また、巻線L5,L7の出力側に出力チョークLを接続し、この出力チョークLの出力側とセンタータップとの間に負荷R10を接続し、この負荷R10に並列に平滑コンデンサC10を接続してある。
【0027】
この実施例に係る同期整流回路は以下のような作用をする。直流電源が起動すると、起動抵抗R5を通して、第一メインスイッチ素子Q1のゲートにバイアスがかかり、第一メインスイッチ素子Q1のゲートのスレッシュホールド電圧Vthを越えたところで、第一メインスイッチ素子Q1がオンする。第一メインスイッチ素子Q1がオンすると、メイントランスの一次側の第一巻線L1に入力電圧Vccが印可され同時に、第一補助巻線L2にもメイントランスの巻線L1との巻き数比分の電圧が発生する。同様に二次側の第一巻線L5並びに第一補助巻線L6にも一次側の第一巻線L1との巻き数比分の電圧が発生する。一次側の第一補助巻線L2に電圧が発生すると、第一メインスイッチ素子Q1のゲートに電圧が印加され、第一メインスイッチ素子Q1のオン状態を保持する。同様に二次側も、第一補助巻線L6に電圧が発生すると、第二抵抗R7及び第二コンデンサC7を介して第一メインスイッチ素子Q1のゲートに電圧が印可され、第一整流スイッチ素子Q5のオン状態を保持する。このとき、一次側の第二巻線L3並びに第二補助巻線L4には一次側の第一巻線L1及び第一補助巻線L2と逆極性の電圧が印可されるので、第二メインスイッチ素子Q3はオフ状態を保持する。同様に、二次側も第二巻線L7及び第二補助巻線L8には第一巻線L5及び第一補助巻線L6と逆極性の電圧が印可されるので、第二整流スイッチ素子Q7はオフ状態を保持する。
【0028】
第一メインスイッチ素子Q1がオフすると、トランスの極性が反転し、今度は、一次側の第二巻線L3に入力電圧Vccが印可され同時に、第二補助巻線L4にも第二巻線L3との巻き数比分の電圧が発生する。同様に二次側の第二巻線L7並びに第二補助巻線L8にも一次側の第二巻線L3との巻き数比分の電圧が発生する。第二巻線L3に電圧が発生すると、第二メインスイッチ素子Q3のゲートに電圧が印可され、第二メインスイッチ素子Q13のオン状態を保持する。同様に二次側も、第二補助巻線L8に電圧が発生すると、第二抵抗R9及び第二コンデンサC9を介して第一メインスイッチQ1のゲートに電圧が印可され、第二整流スイッチ素子Q7のオン状態を保持する。このとき、一次側の第一巻線L1並びに第一補助巻線L2には一次側の第二巻線L3及び第二補助巻線L4と逆極性の電圧が印可されるので、第一スイッチ素子Q1はオフ状態を保持する。同様に二次側も第一巻線L5並びに第一補助巻線L6には第二巻線L7及び第二補助巻線L8と逆極性の電圧が印可されるので、第一整流スイッチ素子Q5はオフ状態を保持する。以上より、第一メインスイッチ素子Q1と第二メインスイッチ素子Q3、並びに、第一整流スイッチ素子Q5と第二整流スイッチ素子Q7は互いにオンするという動作を繰り返し、発振が継続される。
【0029】
【発明の効果】
本願発明は、一次−二次間が絶縁され、二次側に整流スイッチを備えた多石型の同期整流回路において、メイントランスの二次側の第一巻線の一端にFETで構成した第一整流スイッチ素子を接続し、二次側の第二巻線の他端にFETで構成した第二整流スイッチ素子を接続し、前記整流スイッチ素子のソース・ゲート間に補助巻線と、第一抵抗と第一コンデンサとの直列回路と、補助スイッチ素子のコレクタ・エミッタ間又はドレイン・ソース間とを並列に接続し、前記補助スイッチ素子のコレクタ又はドレインと前記第一抵抗との間に第二コンデンサと第二抵抗との直列回路を接続して構成してあることにより、駆動損失を低減して駆動効率を向上させる効果がある。
【0030】
また、スイッチのオン・オフのタイミングを同期整流回路内に組み込んだ回路で制御するため、別にオン・オフを制御する回路を設ける必要がないとともに、消費電力のロスによる発熱を抑えるために放熱用のフィンを小型のものに変更することができ、コンバータ装置の小型化を図ることができる効果がある。さらに、ゲートの駆動に巻線電圧を利用している自励プシュプルの場合、同期整流のゲート駆動回路は一次側のゲートの駆動回路とほぼ同等で済み、部品点数が少なくなり、それだけ低コスト化を図ることができる効果もある。
【0031】
また、本発明の回路に係るメイントランスを、コアに一次側の第一巻線と一次側の第二巻線とを交互に巻き付け、二次側の第一巻線と二次側の第二巻線とを交互に巻き付けてある構成にしたことにより、巻く工数を削減することが可能であるとともに、カップリングの向上化を図ることができる効果がある。
【図面の簡単な説明】
【図1】 本発明に係る一実施例を示す実施例のブロック図である。
【図2】 図1図示実施例に係るメイントランスの構造図である。
【図3】 図1図示実施例の一次側の動作波形図である。
【図4】 図1図示実施例の二次側の動作波形図である。
【図5】 図1図示実施例の電圧波形図である。
【図6】 図1図示実施例の要部のゲート電圧波形図である。
【図7】 図1とは別の実施例のブロック図である。
【図8】 従来例を示すブロック図である。
【符号の説明】
L1,L3 第一巻線
L2,L4,L6,L8 補助巻線
L5,L7 第二巻線
Q1,Q3 メインスイッチ素子
Q2,Q4,Q6,Q8 補助スイッチ素子
Q5,Q7 整流スイッチ素子
R1,R3,R6,R8 第一抵抗
R2,R4,R7,R9 第二抵抗
C1,C3,C6,C8 第一コンデンサ
C2,C4,C7,C9 第二コンデンサ
R5 起動抵抗
C10 平滑コンデンサ
R10 負荷
Claims (7)
- 一次−二次間が絶縁され、二次側に整流スイッチを備えた多石型の同期整流回路において、メイントランスの一次側及び二次側に極性が逆である第一巻線及び第二巻線を設けてあり、一次側の巻線の電圧が二次側の巻線の電圧を印加することにより、一次側ゲート電圧と二次側ゲート電圧とを同期させる構成にしてあり、前記メイントランスの二次側の第一巻線の一端にFETで構成した第一整流スイッチ素子を接続し、二次側の第二巻線の他端にFETで構成した第二整流スイッチ素子を接続し、前記整流スイッチ素子のソース・ゲート間に補助巻線と、第一抵抗と第一コンデンサとの直列回路と、補助スイッチ素子のコレクタ・エミッタ間又はドレイン・ソース間とを並列に接続し、前記補助スイッチ素子のコレクタ又はドレインと前記第一抵抗との間に第二コンデンサと第二抵抗との直列回路を接続して構成してあることを特徴とする同期整流回路。
- 前記請求項1記載の同期整流回路において、前記補助スイッチ素子のコレクタ又はドレインと前記第一抵抗との間に第二コンデンサと第二抵抗との直列回路を接続して構成してあることを特徴とする同期整流回路。
- 前記請求項1又は2記載の同期整流回路において、前記メイントランスの二次側のリーケージインダクタンスと直列に、かつ、この同期整流回路の負荷と並列にコンデンサを接続してあることを特徴とする同期整流回路。
- 前記請求項1又は2記載の同期整流回路において、前記メイントランスの二次側の巻線とこの同期整流回路の負荷との間にチョークを接続し、前記負荷と並列に、かつ、前記チョークと直列にコンデンサを接続してあることを特徴とする同期整流回路。
- 前記請求項1乃至4のいずれかに記載の同期整流回路において、前記メイントランスの一次側及び二次側に極性が逆である第一補助巻線及び第二補助巻線を設けてあり、一次側の補助巻線の電圧が二次側の補助巻線の電圧を印加することにより、一次側ゲート電圧と二次側ゲート電圧とを同期させる構成にしてあり、前記メイントランスの一次側の第一巻線にMOSFETで構成した第一メインスイッチ素子を接続し、一次側の第二巻線の他方にMOSFETで構成した第二メインスイッチ素子を接続し、前記メインスイッチ素子のそれぞれのソース・ゲート間又はドレイン・ソース間に補助巻線と、第一抵抗と第一コンデンサとの直列回路と、補助スイッチ素子のコレクタ・エミッタ間又はドレイン・ソース間とを並列に接続してあることを特徴とする同期整流回路。
- 前記請求項5記載の同期整流回路において、前記補助スイッチ素子のコレクタ又はドレインと前記第一抵抗との間に第二コンデンサと第二抵抗との直列回路を接続して構成してあることを特徴とする同期整流回路。
- 前記請求項5又は6記載の同期整流回路において、前記メイントランスのコアに、前記一次側の第一巻線と一次側の第二巻線とを交互に巻き付けてあるとともに、前記二次側の第一巻線と二次側の第二巻線とを交互に巻き付けてあることを特徴とする同期整流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002358819A JP4357170B2 (ja) | 2002-12-11 | 2002-12-11 | 同期整流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002358819A JP4357170B2 (ja) | 2002-12-11 | 2002-12-11 | 同期整流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004194416A JP2004194416A (ja) | 2004-07-08 |
JP4357170B2 true JP4357170B2 (ja) | 2009-11-04 |
Family
ID=32758389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002358819A Expired - Fee Related JP4357170B2 (ja) | 2002-12-11 | 2002-12-11 | 同期整流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4357170B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07298610A (ja) * | 1994-04-18 | 1995-11-10 | Nemitsuku Ramuda Kk | スイッチング電源装置 |
JP2001148312A (ja) * | 1999-11-22 | 2001-05-29 | Seiko Epson Corp | 温度検出回路および温度検出方法 |
JP3626072B2 (ja) * | 2000-05-31 | 2005-03-02 | 松下電器産業株式会社 | スイッチング電源装置 |
JP4484006B2 (ja) * | 2000-10-25 | 2010-06-16 | Tdk株式会社 | スイッチング電源装置 |
-
2002
- 2002-12-11 JP JP2002358819A patent/JP4357170B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004194416A (ja) | 2004-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6038148A (en) | Self-driven synchronous rectification scheme | |
US7830684B2 (en) | Reverse biasing active snubber | |
JP4835087B2 (ja) | Dc−dcコンバータ | |
KR19990045058A (ko) | 비대칭 플라이백 컨버터 | |
JPH11299237A (ja) | アクティブ・クランプ回路を備えたフォワード・コンバータ | |
US7400519B2 (en) | Switching power supply | |
JP4357170B2 (ja) | 同期整流回路 | |
JP4013952B2 (ja) | Dc−dcコンバータ | |
JPH0636392U (ja) | フライバック型コンバータ | |
JP2003189622A (ja) | スイッチング電源装置 | |
JPH1118426A (ja) | スイッチング電源回路 | |
JP2918006B2 (ja) | 昇圧型アクティブフィルタ回路 | |
JP2988405B2 (ja) | スイッチング電源回路 | |
WO2006106989A1 (ja) | 整流回路および電圧変換回路 | |
JPH07337006A (ja) | 同期整流回路 | |
JP4136349B2 (ja) | 自励発振回路 | |
JP2001327163A (ja) | 同期整流スイッチングコンバータ | |
JPH08275508A (ja) | 昇圧型dc−dcコンバータ | |
JP2000050625A (ja) | スイッチング電源回路 | |
JPH10136646A (ja) | 同期整流器 | |
EP1145415A1 (en) | A synchronous flyback converter | |
JP2755227B2 (ja) | スイッチングレギュレータ | |
JP3400425B2 (ja) | チョッパ型スイッチング電源装置 | |
JP3374836B2 (ja) | 電源装置 | |
JPH09271167A (ja) | 同期整流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050310 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090804 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |