JP4336489B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4336489B2 JP4336489B2 JP2002333033A JP2002333033A JP4336489B2 JP 4336489 B2 JP4336489 B2 JP 4336489B2 JP 2002333033 A JP2002333033 A JP 2002333033A JP 2002333033 A JP2002333033 A JP 2002333033A JP 4336489 B2 JP4336489 B2 JP 4336489B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- node
- semiconductor integrated
- integrated circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/076—Charge pumps of the Schenkel-type the clock signals being boosted to a value being higher than the input voltage value
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
半導体集積回路。
【０００２】
【従来の技術】
Flash, EEPROMの不揮発性メモリの消去、Write時には、トンネル効果又はホットエレクトロン、ホットホールを使用する為、12Ｖ程度の高電圧が必要となる。高電圧を発生させる従来のチャージポンプ方式の昇圧回路は、非特許文献１で紹介、解析されているような電荷を移動させるＭＯＳトランジスタ（以降、「トランスファーＭＯＳ」）をダイオード接続したDicson型チャージポンプが一般的に知られており、回路構成も非常に簡単な為、よく使用されている。図１、図２にDicson型チャージポンプの構成図を示した。トランスファーＮＭＯＳのドレインとゲートを短絡し、ドレイン及びソースに接続された容量のもう一方側にＣＬＫを印加する。ＣＬＫとＣＬＫｎは、図３のように相補の関係にある。ＣＬＫｎが"High"でＣＬＫが"Low"の時、１段、３段の奇数段のドレイン電位がソース電位より高い為、奇数段のトランスファーＮＭＯＳにドレイン電流が流れC1，C3の奇数容量に電荷がチャージされる。逆にＣＬＫが"High"でＣＬＫｎが"Low"の時、２段、４段の偶数段のドレイン電位がソース電位より高くなり、偶数段のトランスファーＮＭＯＳにドレイン電流が流れ、奇数容量C1，C3から偶数容量C2，C4電荷が移動する。
【０００３】
このDicson型チャージポンプを構成しているＮＭＯＳトランジスタのしきい値電圧をVtとすると、出力電圧Voutは、
【０００４】
【数１】
と表すことができる。しかし、出力側に近づくにつれＮＭＯＳトランジスタのドレイン、ソース電圧が昇圧されソース基板間電圧Vsbの上昇により、基板効果によるＮＭＯＳトランジスタのしきい値電圧Vtが式（２）で示されるように上昇する。
【０００５】
【数２】
さらに式（２）からVt=Vccとなる時のVsbが昇圧電圧の最大電圧と言えるので、
【０００６】
【数３】
式（３）により昇圧最大電圧Vout_maxを算出できる。図４に電源電圧Vccと昇圧電圧Voutの算出値を示した。図４からわかるようにDicson型チャージポンプでは、電源電圧Vccに依存して昇圧電圧Vout_maxが決まっていることがわかる。
【０００７】
Dicson型チャージポンプの改良版も検討されている。特開平１１−３０８８５６「チャージポンプ回路装置」では、トランスファーＮＭＯＳを複数のグループに分離して基板電位を除々に高くすることにより基板効果によるＮＭＯＳ Vtの上昇を抑えている。
【非特許文献１】
IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.32,NO.8,AUGUST 1997 "A Dynamic Analysis of the Dicson Charge Pump"
【０００８】
【発明が解決しようとする課題】
上記、従来技術であるDicson型チャージポンプは、昇圧されるにつれトランスファーＭＯＳのソース基板間電圧Vsbが上昇することで、基板効果の影響によりトランスファーＭＯＳのしきい値電圧Vthが上がり、昇圧電圧の最大値が決まってしまう。結果として、3V以下の低電源電圧においては、不揮発性メモリの消去、Writeに必要な12V程度の高電圧を生成することができない。また、特開平１１−３０８８５６「チャージポンプ回路装置」にあるようなトランスファーＮＭＯＳを複数のグループに分離して基板電位を除々に高くすることにより基板効果の影響を抑えるようにしたとしても、本質的な基板効果の影響を無くすことはできない。
【０００９】
本発明は、基板効果の影響を無くしたチャージポンプ回路を提供すると共に、効率がいい回路構成及びプラス又はマイナスの高圧電圧を発生することができるチャージポンプ回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決する為に、トランスファーＭＯＳの基板を制御するＭＯＳを追加することにより、トランスファーＮＭＯＳであれば、常にドレイン又はソース電位のどちらか低い電位に基板電位を設定し、基板効果影響を無くしたものである。
【００１１】
また、トランスファーＭＯＳのVtを0Vにする為に、トランスファーＭＯＳのゲートに（電源電圧＋Vt）以上の電圧を容量Cgを通して印加すると同時に、そのトランスファーＭＯＳゲート電圧で次段のトランスファーＭＯＳゲート電位を制御するようにしチャージトランスファー効率を高めたものである。
【００１２】
【発明の実施の形態】
今回発明したチャージポンプ回路の第1の実施例の形態である全体回路を図５に、チャージポンプ段の一部抜き出したものを図６に示す。
以下図６を参照しながら動作説明する。本発明の基板制御型チャージポンプは、トランスファーＭＯＳの基板電圧を制御する基板制御ＭＯＳとトランスファーＭＯＳのゲート電圧を制御し、（電源電圧＋Vt）以上を発生する２倍圧(振幅0〜2Vcc)のCLKからなることを特徴とするチャージポンプ回路である。図６のCLK X1期間においては、T1がONしT2はOFFする。T1制御においては、t1がONしT1の基板電位n2をn1にショートする。この時、T1のゲート電圧n3は、2VCLKより2Vccに設定されT1のしきい値電圧Vtを下げるようにしている。この為、n1電位はVccまで上げることができる。一方、T2はt6をONさせ、n1電位とn6電位をショートし、T2をOFFさせる。また、T2の基板電位n5もt5をONさせ、n1電位とショートさせている。n4電位は、3Vccまで上昇する。
【００１３】
CLK X2期間においては、T1がOFFしT2はONする。T1は、t2、t3がONしT1基板電位n2及びゲート電位n3をVccに設定する。また、n1電位はCLKにより2Vccまで上昇する。T2では、t4がONし基板電位n5をn4とショートする。一方、T2ゲート電位n6は、2VCLKにより3Vccまで上昇させ、T2のしきい値電圧Vtを下げn4電位を2Vccまでチャージすることが可能となる。
【００１４】
図７に、本発明の基板制御型チャージポンプ回路のシミュレーション回路とSpiceシミュレーション結果を図８に示した。チャージポンプ段数１３段、電源電圧Vcc=1.5Vで約18.5V，電源電圧Vcc=1.3Vで約15.5Vで、低電源電圧においても不揮発性メモリの消去、Writeに必要な12V程度以上の高電圧を生成することができる。このSpiceシミュレーション時の、トランスファーＮＭＯＳのVt0は、約0.9Vであり、基板効果係数γは約0.8である。
【００１５】
図５〜８は、プラスの高電圧を発生させるチャージポンプであったが、本願発明の第２の実施例であるマイナスの高電圧を発生させる回路を図９に示した。回路構成としては、図５とほぼ同一であるが、CLKの位相及びTMOSゲート電圧設定MOSの位置が違う。プラス昇圧の場合は、電荷を次段のチャージ容量に電荷を流すことによりプラス高電圧を得ていたが、マイナスの場合は、電荷の流れる向きがプラスと逆方向にすることにより、前段へ電荷を流しマイナスの高電圧を得るようにしたものである。
【００１６】
図５〜９は、トランスファーＭＯＳをＮＭＯＳで構成したチャージポンプ回路であったが、ＰＭＯＳで構成した本発明のチャージポンプ回路の第３の実施例を図１０に、第４の実施例を図１１に示した。図１０は、プラスの昇圧チャージポンプ回路であり、図１１は、マイナスの昇圧チャージポンプ回路である。回路構成はＮＭＯＳの場合と、ほぼ同じでありトランスファーＰＭＯＳゲート制御をＮＭＯＳの場合と逆にした回路である。
【００１７】
不揮発性メモリの制御において、例えば消去時にはマイナス高電圧、Write時にはプラス高電圧が必要となることがある。この場合、別個にプラス及びマイナスのチャージポンプ回路を作るのはチップ面積が増大し、チップ価格が高くなってしまう。そこで、消去及びWriteは、同時に発生しないことから１個のチャージポンプ回路で、プラス又はマイナスの高電圧を発生させる本発明の第５の実施例であるチャージポンプ回路を図１２に提案した。基本回路としては、図５とほぼ同じであり、基本動作も図６で説明したものと同じであるが、プラス高電圧発生時とマイナス高電圧発生時とで、入出力を逆にすることが特徴である。プラス高電圧発生時に入力となって電源電圧Vccに固定されていた端子をオープンとし、出力となっていた端子を0Vにすることにより、電荷は0Vに流れ込み、前段は除々にマイナスになっていき、マイナス高電圧が発生できる。
【００１８】
次に不揮発性メモリの制御においては、例えば12V，6V等の2種類の高電圧が必要となってくることがある。図５で示したチャージポンプ回路から出力される第１の高電圧と、この第１の高電圧を使用して第２の高電圧を発生させる回路構成である本発明の第６の実施例を図１３に示す。図１３内の基板制御型並列チャージポンプは、図５と同一である。本発明の第７の実施例である図１３の直列型チャージポンプを図１４に示した。直列型チャージポンプは、トランスファーＰＭＯＳを使用し、チャージ容量を第１の高電圧の電圧でＯＮ、ＯＦＦすることにより、第１の高電圧の２倍の電位が得られること及び直列型チャージポンプのＣＬＫ信号で、内部直列ブロック１と内部直列ブロック２を交互にＯＮ、ＯＦＦさせていることを特徴としている。
【００１９】
【発明の効果】
本発明は、ＭＯＳ基板効果をなくした高効率のチャージポンプ回路であり、3V以下の低電源電圧においても12V程度の高電圧を発生でき、チップ面積を低減化することができる。
また、本発明のチャージポンプ回路は、同一回路でプラス又はマイナス電圧を発生することができ、チップ面積を低減化することができる。
【００２０】
また、本発明の基板効果をなくしたチャージポンプ回路と直列型チャージポンプを組み合わせることにより、2種類の高電圧を効率よく発生でき、チップ面積の低減化ができる。
【図面の簡単な説明】
【図１】従来のDicson型チャージポンプ構成図。
【図２】従来のDicson型チャージポンプ回路図。
【図３】クロック波形を表す図。
【図４】Dicson型チャージポンプ昇圧電圧計算値を示すグラフ。
【図５】本発明の第１の実施例であるチャージポンプ回路の全体回路図。
【図６】本発明のチャージポンプ回路の部分回路図説明図。
【図７】本発明の第１の実施例であるチャージポンプ回路シミュレーション回路図。
【図８】本発明のチャージポンプ回路シミュレーション結果を表すグラフ。
【図９】本発明の第２の実施例であるマイナス高圧電圧発生チャージポンプ回路図。
【図１０】本発明の第３の実施例を表すプラス高圧電圧発生チャージポンプ回路図。
【図１１】本発明の第４の実施例を表すマイナス高圧電圧発生チャージポンプ回路図。
【図１２】本発明の第５の実施例を表すプラスマイナス高圧電圧発生チャージポンプ回路図。
【図１３】本発明の第６の実施例を表す高圧電圧発生チャージポンプ回路構成図。
【図１４】本発明の第７の実施例を表す直列型チャージポンプ回路。
【発明の属する技術分野】
半導体集積回路。
【０００２】
【従来の技術】
Flash, EEPROMの不揮発性メモリの消去、Write時には、トンネル効果又はホットエレクトロン、ホットホールを使用する為、12Ｖ程度の高電圧が必要となる。高電圧を発生させる従来のチャージポンプ方式の昇圧回路は、非特許文献１で紹介、解析されているような電荷を移動させるＭＯＳトランジスタ（以降、「トランスファーＭＯＳ」）をダイオード接続したDicson型チャージポンプが一般的に知られており、回路構成も非常に簡単な為、よく使用されている。図１、図２にDicson型チャージポンプの構成図を示した。トランスファーＮＭＯＳのドレインとゲートを短絡し、ドレイン及びソースに接続された容量のもう一方側にＣＬＫを印加する。ＣＬＫとＣＬＫｎは、図３のように相補の関係にある。ＣＬＫｎが"High"でＣＬＫが"Low"の時、１段、３段の奇数段のドレイン電位がソース電位より高い為、奇数段のトランスファーＮＭＯＳにドレイン電流が流れC1，C3の奇数容量に電荷がチャージされる。逆にＣＬＫが"High"でＣＬＫｎが"Low"の時、２段、４段の偶数段のドレイン電位がソース電位より高くなり、偶数段のトランスファーＮＭＯＳにドレイン電流が流れ、奇数容量C1，C3から偶数容量C2，C4電荷が移動する。
【０００３】
このDicson型チャージポンプを構成しているＮＭＯＳトランジスタのしきい値電圧をVtとすると、出力電圧Voutは、
【０００４】
【数１】
【０００５】
【数２】
【０００６】
【数３】
【０００７】
Dicson型チャージポンプの改良版も検討されている。特開平１１−３０８８５６「チャージポンプ回路装置」では、トランスファーＮＭＯＳを複数のグループに分離して基板電位を除々に高くすることにより基板効果によるＮＭＯＳ Vtの上昇を抑えている。
【非特許文献１】
IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.32,NO.8,AUGUST 1997 "A Dynamic Analysis of the Dicson Charge Pump"
【０００８】
【発明が解決しようとする課題】
上記、従来技術であるDicson型チャージポンプは、昇圧されるにつれトランスファーＭＯＳのソース基板間電圧Vsbが上昇することで、基板効果の影響によりトランスファーＭＯＳのしきい値電圧Vthが上がり、昇圧電圧の最大値が決まってしまう。結果として、3V以下の低電源電圧においては、不揮発性メモリの消去、Writeに必要な12V程度の高電圧を生成することができない。また、特開平１１−３０８８５６「チャージポンプ回路装置」にあるようなトランスファーＮＭＯＳを複数のグループに分離して基板電位を除々に高くすることにより基板効果の影響を抑えるようにしたとしても、本質的な基板効果の影響を無くすことはできない。
【０００９】
本発明は、基板効果の影響を無くしたチャージポンプ回路を提供すると共に、効率がいい回路構成及びプラス又はマイナスの高圧電圧を発生することができるチャージポンプ回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決する為に、トランスファーＭＯＳの基板を制御するＭＯＳを追加することにより、トランスファーＮＭＯＳであれば、常にドレイン又はソース電位のどちらか低い電位に基板電位を設定し、基板効果影響を無くしたものである。
【００１１】
また、トランスファーＭＯＳのVtを0Vにする為に、トランスファーＭＯＳのゲートに（電源電圧＋Vt）以上の電圧を容量Cgを通して印加すると同時に、そのトランスファーＭＯＳゲート電圧で次段のトランスファーＭＯＳゲート電位を制御するようにしチャージトランスファー効率を高めたものである。
【００１２】
【発明の実施の形態】
今回発明したチャージポンプ回路の第1の実施例の形態である全体回路を図５に、チャージポンプ段の一部抜き出したものを図６に示す。
以下図６を参照しながら動作説明する。本発明の基板制御型チャージポンプは、トランスファーＭＯＳの基板電圧を制御する基板制御ＭＯＳとトランスファーＭＯＳのゲート電圧を制御し、（電源電圧＋Vt）以上を発生する２倍圧(振幅0〜2Vcc)のCLKからなることを特徴とするチャージポンプ回路である。図６のCLK X1期間においては、T1がONしT2はOFFする。T1制御においては、t1がONしT1の基板電位n2をn1にショートする。この時、T1のゲート電圧n3は、2VCLKより2Vccに設定されT1のしきい値電圧Vtを下げるようにしている。この為、n1電位はVccまで上げることができる。一方、T2はt6をONさせ、n1電位とn6電位をショートし、T2をOFFさせる。また、T2の基板電位n5もt5をONさせ、n1電位とショートさせている。n4電位は、3Vccまで上昇する。
【００１３】
CLK X2期間においては、T1がOFFしT2はONする。T1は、t2、t3がONしT1基板電位n2及びゲート電位n3をVccに設定する。また、n1電位はCLKにより2Vccまで上昇する。T2では、t4がONし基板電位n5をn4とショートする。一方、T2ゲート電位n6は、2VCLKにより3Vccまで上昇させ、T2のしきい値電圧Vtを下げn4電位を2Vccまでチャージすることが可能となる。
【００１４】
図７に、本発明の基板制御型チャージポンプ回路のシミュレーション回路とSpiceシミュレーション結果を図８に示した。チャージポンプ段数１３段、電源電圧Vcc=1.5Vで約18.5V，電源電圧Vcc=1.3Vで約15.5Vで、低電源電圧においても不揮発性メモリの消去、Writeに必要な12V程度以上の高電圧を生成することができる。このSpiceシミュレーション時の、トランスファーＮＭＯＳのVt0は、約0.9Vであり、基板効果係数γは約0.8である。
【００１５】
図５〜８は、プラスの高電圧を発生させるチャージポンプであったが、本願発明の第２の実施例であるマイナスの高電圧を発生させる回路を図９に示した。回路構成としては、図５とほぼ同一であるが、CLKの位相及びTMOSゲート電圧設定MOSの位置が違う。プラス昇圧の場合は、電荷を次段のチャージ容量に電荷を流すことによりプラス高電圧を得ていたが、マイナスの場合は、電荷の流れる向きがプラスと逆方向にすることにより、前段へ電荷を流しマイナスの高電圧を得るようにしたものである。
【００１６】
図５〜９は、トランスファーＭＯＳをＮＭＯＳで構成したチャージポンプ回路であったが、ＰＭＯＳで構成した本発明のチャージポンプ回路の第３の実施例を図１０に、第４の実施例を図１１に示した。図１０は、プラスの昇圧チャージポンプ回路であり、図１１は、マイナスの昇圧チャージポンプ回路である。回路構成はＮＭＯＳの場合と、ほぼ同じでありトランスファーＰＭＯＳゲート制御をＮＭＯＳの場合と逆にした回路である。
【００１７】
不揮発性メモリの制御において、例えば消去時にはマイナス高電圧、Write時にはプラス高電圧が必要となることがある。この場合、別個にプラス及びマイナスのチャージポンプ回路を作るのはチップ面積が増大し、チップ価格が高くなってしまう。そこで、消去及びWriteは、同時に発生しないことから１個のチャージポンプ回路で、プラス又はマイナスの高電圧を発生させる本発明の第５の実施例であるチャージポンプ回路を図１２に提案した。基本回路としては、図５とほぼ同じであり、基本動作も図６で説明したものと同じであるが、プラス高電圧発生時とマイナス高電圧発生時とで、入出力を逆にすることが特徴である。プラス高電圧発生時に入力となって電源電圧Vccに固定されていた端子をオープンとし、出力となっていた端子を0Vにすることにより、電荷は0Vに流れ込み、前段は除々にマイナスになっていき、マイナス高電圧が発生できる。
【００１８】
次に不揮発性メモリの制御においては、例えば12V，6V等の2種類の高電圧が必要となってくることがある。図５で示したチャージポンプ回路から出力される第１の高電圧と、この第１の高電圧を使用して第２の高電圧を発生させる回路構成である本発明の第６の実施例を図１３に示す。図１３内の基板制御型並列チャージポンプは、図５と同一である。本発明の第７の実施例である図１３の直列型チャージポンプを図１４に示した。直列型チャージポンプは、トランスファーＰＭＯＳを使用し、チャージ容量を第１の高電圧の電圧でＯＮ、ＯＦＦすることにより、第１の高電圧の２倍の電位が得られること及び直列型チャージポンプのＣＬＫ信号で、内部直列ブロック１と内部直列ブロック２を交互にＯＮ、ＯＦＦさせていることを特徴としている。
【００１９】
【発明の効果】
本発明は、ＭＯＳ基板効果をなくした高効率のチャージポンプ回路であり、3V以下の低電源電圧においても12V程度の高電圧を発生でき、チップ面積を低減化することができる。
また、本発明のチャージポンプ回路は、同一回路でプラス又はマイナス電圧を発生することができ、チップ面積を低減化することができる。
【００２０】
また、本発明の基板効果をなくしたチャージポンプ回路と直列型チャージポンプを組み合わせることにより、2種類の高電圧を効率よく発生でき、チップ面積の低減化ができる。
【図面の簡単な説明】
【図１】従来のDicson型チャージポンプ構成図。
【図２】従来のDicson型チャージポンプ回路図。
【図３】クロック波形を表す図。
【図４】Dicson型チャージポンプ昇圧電圧計算値を示すグラフ。
【図５】本発明の第１の実施例であるチャージポンプ回路の全体回路図。
【図６】本発明のチャージポンプ回路の部分回路図説明図。
【図７】本発明の第１の実施例であるチャージポンプ回路シミュレーション回路図。
【図８】本発明のチャージポンプ回路シミュレーション結果を表すグラフ。
【図９】本発明の第２の実施例であるマイナス高圧電圧発生チャージポンプ回路図。
【図１０】本発明の第３の実施例を表すプラス高圧電圧発生チャージポンプ回路図。
【図１１】本発明の第４の実施例を表すマイナス高圧電圧発生チャージポンプ回路図。
【図１２】本発明の第５の実施例を表すプラスマイナス高圧電圧発生チャージポンプ回路図。
【図１３】本発明の第６の実施例を表す高圧電圧発生チャージポンプ回路構成図。
【図１４】本発明の第７の実施例を表す直列型チャージポンプ回路。
Claims (13)
- 基本ポンプセルをＮ段接続し昇圧するチャージポンプ回路を有し、
前記基本ポンプセルは、第１ＭＯＳトランジスタと、第２ＭＯＳトランジスタと、第３ＭＯＳトランジスタと、第１キャパシタと、第４ＭＯＳトランジスタと、第２キャパシタとを有し、
前記第１ＭＯＳトランジスタの基板は第１ノードに接続し、そのソース・ドレイン経路は、第２ノードと第３ノードとの間に接続され、
前記第２ＭＯＳトランジスタの基板は前記第１ノードに接続し、そのソース・ドレイン経路は、前記第１ノードと前記第２ノードとの間に接続され、
前記第３ＭＯＳトランジスタの基板は前記第１ノードに接続し、そのソース・ドレイン経路は、前記第１ノードと前記第３ノードとの間に接続され、
前記第１キャパシタの一端は前記第３ノードに接続し、その他端には電源電圧の振幅を有する第１クロックが入力され、
前記第３ノードは、次段の前記基本ポンプセルの前記第２ノードに接続し、
前記第２キャパシタの一端は前記第１ＭＯＳトランジスタのゲートに接続し、その他端には前記電源電圧と前記第１ＭＯＳトランジスタの閾値電圧の和よりも大きな電圧振幅を有し、且つ前記第１クロックと逆相である第２クロックが入力され、
前記第４ＭＯＳトランジスタの基板は前記第１ノードに接続し、そのソース・ドレイン経路は前記第２ノードと前記第１ＭＯＳトランジスタのゲートとの間に接続され、そのゲートは前段の前記基本ポンプセルを構成する前記第２キャパシタの前記一端に接続することを特徴とする半導体集積回路。 - 基本ポンプセルをＮ段接続し昇圧するチャージポンプ回路を有し、
前記基本ポンプセルは、第１ＭＯＳトランジスタと、第２ＭＯＳトランジスタと、第３ＭＯＳトランジスタと、第１キャパシタと、第４ＭＯＳトランジスタと、第２キャパシタとを有し、
前記第１ＭＯＳトランジスタの基板は第１ノードに接続し、そのソース・ドレイン経路は、第２ノードと第３ノードとの間に接続され、
前記第２ＭＯＳトランジスタの基板は前記第１ノードに接続し、そのソース・ドレイン経路は、前記第１ノードと前記第２ノードとの間に接続され、
前記第３ＭＯＳトランジスタの基板は前記第１ノードに接続し、そのソース・ドレイン経路は、前記第１ノードと前記第３ノードとの間に接続され、
前記第１キャパシタの一端は前記第３ノードに接続し、その他端には電源電圧の振幅を有する第１クロックが入力され、
前記第３ノードは、次段の前記基本ポンプセルの前記第２ノードに接続し、
前記第２キャパシタの一端は前記第１ＭＯＳトランジスタのゲートに接続し、その他端には前記電源電圧と前記第１ＭＯＳトランジスタの閥値電圧の和よりも大きな電圧振幅を有し、且つ前記第１クロックと同相である第２クロックが入力され、
前記第４ＭＯＳトランジスタのソース・ドレイン経路は、前記第３ノードと前記第１ＭＯＳトランジスタのゲートとの間に接続し、そのゲートは前段の前記基本ポンプセルを構成する前記第２キャパシタの前記一端に接続することを特徴とする半導体集積回路。 - 請求項１に記載の半導体集積回路において、
前記チャージポンプ回路は、プラスの高電圧を発生し、
前記第１、２、３、４ＭＯＳトランジスタは、ｎ型のＭＯＳトランジスタであることを特徴とする半導体集積回路。 - 請求項１に記載の半導体集積回路において、
前記チャージポンプ回路は、マイナスの高電圧を発生し、
前記第１、２、３、４ＭＯＳトランジスタは、ｐ型のＭＯＳトランジスタであることを特徴とする半導体集積回路。 - 請求項２に記載の半導体集積回路において、
前記チャージポンプ回路は、マイナスの高電圧を発生し、
前記第１、２、３、４ＭＯＳトランジスタは、ｎ型のＭＯＳトランジスタであることを特徴とする半導体集積回路。 - 請求項２に記載の半導体集積回路において、
前記チャージポンプ回路は、プラスの高電圧を発生し、
前記第１、２、３、４ＭＯＳトランジスタは、ｐ型のＭＯＳトランジスタであることを特徴とする半導体集積回路。 - 請求項１または２に記載の半導体集積回路において、
前記基本ポンプセルの奇数段に入力される前記第１クロックと、その偶数段に入力される前記第１クロックは逆相であり、
前記基本ポンプセルの奇数段に入力される前記第２クロックと、その偶数段に入力される前記第２クロックは逆相であることを特徴とする半導体集積回路。 - 基本ポンプセルをＮ段接続し昇圧する半導体集積回路であって、
前記基本ポンプセルが、
ｎ型であるトランスファーＭＯＳトランジスタと、
前記トランスファーＭＯＳトランジスタのドレインまたはソースのいずれか電位の低い方と、前記トランスファーＭＯＳトランジスタの基板とを接続する第１接続回路と、
前記トランスファーＭＯＳトランジスタのゲートに容量を介して、電源電圧と前記トランスファーＭＯＳトランジスタの閾値電圧との和よりも大きな電圧振幅の電圧を印加する回路と、
前記トランスファーＭＯＳトランジスタがオフ状態のときに、前記トランスファーＭＯＳトランジスタのゲートと、ドレインまたはソースとを接続する第２接続回路とを有することを特徴とする半導体集積回路。 - 請求項８に記載の半導体集積回路において、
前記第１接続回路は、第１基板制御ＭＯＳトランジスタと第２基板制御ＭＯＳトランジスタとから構成され、
前記第１、第２基板制御ＭＯＳトランジスタの一方が導通し、前記トランスファーＭＯＳトランジスタのドレインまたはソースのいずれか電位の低い方と、前記トランスファーＭＯＳトランジスタの基板とを接続することを特徴とする半導体集積回路。 - 請求項８に記載の半導体集積回路において、
前記第２接続回路は、ソース・ドレイン経路が前記トランスファーＭＯＳトランジスタのゲートとドレインまたはソースとの間に接続され、ゲートには前段の前記基本ポンプセルにおける前記トランスファーＭＯＳトランジスタのゲート電圧が印加されるゲート電圧設定ＭＯＳトランジスタであることを特徴とする半導体集積回路。 - 基本ポンプセルをＮ段接続し昇圧する半導体集積回路において、
前記基本ポンプセルが、
ｐ型であるトランスファーＭＯＳトランジスタと、
前記トランスファーＭＯＳトランジスタのドレインまたはソースのいずれか電位の高い方と、前記トランスファーＭＯＳトランジスタの基板とを接続する第１接続回路と、
前記トランスファーＭＯＳトランジスタのゲートに容量を介して、電源電圧と前記トランスファーＭＯＳトランジスタの閾値電圧との和よりも大きな電圧振幅の電圧を印加する回路と、
前記トランスファーＭＯＳトランジスタがオフ状態のときに、前記トランスファーＭＯＳトランジスタのゲートと、ドレインまたはソースとを接続する第２接続回路とを有することを特徴とする半導体集積回路。 - 請求項１１に記載の半導体集積回路において、
前記第１接続回路は、第１基板制御ＭＯＳトランジスタと第２基板制御ＭＯＳトランジスタとから構成され、
前記第１、第２基板制御ＭＯＳトランジスタの一方が導通し、前記トランスファーＭＯＳトランジスタのドレインまたはソースのいずれか電位の高い方と、前記トランスファーＭＯＳトランジスタの基板とを接続することを特徴とする半導体集積回路。 - 請求項１１に記載の半導体集積回路において、
前記第２接続回路は、ドレイン・ソース経路が前記トランスファーＭＯＳトランジスタのゲートとドレインまたはソースとの間に接続され、ゲートには前段の前記基本ポンプセルにおける前記トランスファーＭＯＳトランジスタのゲート電圧が印加されるゲート電圧設定ＭＯＳトランジスタであることを特徴とする半導体集積回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002333033A JP4336489B2 (ja) | 2002-11-18 | 2002-11-18 | 半導体集積回路 |
| CNB038250357A CN100382421C (zh) | 2002-11-18 | 2003-09-26 | 升压电路 |
| AU2003272895A AU2003272895A1 (en) | 2002-11-18 | 2003-09-26 | Booster circuit |
| PCT/JP2003/012336 WO2004047274A1 (ja) | 2002-11-18 | 2003-09-26 | 昇圧回路 |
| US10/535,102 US7215179B2 (en) | 2002-11-18 | 2003-09-26 | Booster circuit |
| KR1020057008831A KR100696356B1 (ko) | 2002-11-18 | 2003-09-26 | 승압 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002333033A JP4336489B2 (ja) | 2002-11-18 | 2002-11-18 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005333685A JP2005333685A (ja) | 2005-12-02 |
| JP4336489B2 true JP4336489B2 (ja) | 2009-09-30 |
Family
ID=32321681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002333033A Expired - Fee Related JP4336489B2 (ja) | 2002-11-18 | 2002-11-18 | 半導体集積回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7215179B2 (ja) |
| JP (1) | JP4336489B2 (ja) |
| KR (1) | KR100696356B1 (ja) |
| CN (1) | CN100382421C (ja) |
| AU (1) | AU2003272895A1 (ja) |
| WO (1) | WO2004047274A1 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005267734A (ja) | 2004-03-18 | 2005-09-29 | Renesas Technology Corp | 昇圧回路及びそれを用いた不揮発性メモリ |
| JP2006185530A (ja) * | 2004-12-28 | 2006-07-13 | Renesas Technology Corp | 不揮発性半導体メモリ装置 |
| US7259612B2 (en) * | 2005-06-28 | 2007-08-21 | Atmel Corporation | Efficient charge pump for a wide range of supply voltages |
| JP4805748B2 (ja) * | 2006-07-28 | 2011-11-02 | Ｏｋｉセミコンダクタ株式会社 | 昇圧回路 |
| US20080068068A1 (en) * | 2006-09-19 | 2008-03-20 | Sridhar Yadala | Method and system for charge pumps |
| US8232833B2 (en) * | 2007-05-23 | 2012-07-31 | Silicon Storage Technology, Inc. | Charge pump systems and methods |
| US20090051414A1 (en) * | 2007-08-20 | 2009-02-26 | Per Olaf Pahr | Dual conversion rate voltage booster apparatus and method |
| JP5109187B2 (ja) * | 2008-05-13 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | チャージポンプ |
| EP2178197B1 (en) * | 2008-10-20 | 2017-07-05 | Dialog Semiconductor GmbH | HVPMOS switched capacitor charage pump having ideal charge transfer |
| KR101625935B1 (ko) * | 2010-01-05 | 2016-05-31 | 삼성전자주식회사 | 차지 펌프 회로와 이를 포함하는 장치들 |
| CN101867290A (zh) * | 2010-06-17 | 2010-10-20 | 清华大学 | 低功耗电荷泵电路 |
| US8981836B2 (en) | 2010-11-30 | 2015-03-17 | Infineon Technologies Ag | Charge pumps with improved latchup characteristics |
| US8339185B2 (en) | 2010-12-20 | 2012-12-25 | Sandisk 3D Llc | Charge pump system that dynamically selects number of active stages |
| CN102096431B (zh) * | 2010-12-27 | 2012-08-15 | 上海贝岭股份有限公司 | 一种cmos电压倍增电路 |
| US8570813B2 (en) * | 2011-04-01 | 2013-10-29 | Stmicroelectronics S.R.L. | Charge pump circuit using low voltage transistors |
| KR20120136123A (ko) * | 2011-06-08 | 2012-12-18 | 에스케이하이닉스 주식회사 | 펌프 회로 및 반도체 장치의 전압 펌핑 방법 |
| CN102361399B (zh) * | 2011-09-28 | 2014-02-26 | 福建华映显示科技有限公司 | 薄膜液晶显示器的电源装置 |
| US8836412B2 (en) | 2013-02-11 | 2014-09-16 | Sandisk 3D Llc | Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple |
| CN104867465B (zh) * | 2015-05-11 | 2017-08-25 | 深圳市华星光电技术有限公司 | 负压信号生成电路 |
| US8981835B2 (en) | 2013-06-18 | 2015-03-17 | Sandisk Technologies Inc. | Efficient voltage doubler |
| US9024680B2 (en) * | 2013-06-24 | 2015-05-05 | Sandisk Technologies Inc. | Efficiency for charge pumps with low supply voltages |
| US9077238B2 (en) | 2013-06-25 | 2015-07-07 | SanDisk Technologies, Inc. | Capacitive regulation of charge pumps without refresh operation interruption |
| US9007046B2 (en) | 2013-06-27 | 2015-04-14 | Sandisk Technologies Inc. | Efficient high voltage bias regulation circuit |
| TWI663820B (zh) * | 2013-08-21 | 2019-06-21 | 日商半導體能源研究所股份有限公司 | 電荷泵電路以及具備電荷泵電路的半導體裝置 |
| CN103532375B (zh) * | 2013-09-22 | 2015-09-30 | 南京芯耐特半导体有限公司 | 升压式电荷泵 |
| US9083231B2 (en) | 2013-09-30 | 2015-07-14 | Sandisk Technologies Inc. | Amplitude modulation for pass gate to improve charge pump efficiency |
| EP2860865A1 (en) * | 2013-10-11 | 2015-04-15 | Dialog Semiconductor GmbH | High efficiency charge pump circuit |
| US9154027B2 (en) | 2013-12-09 | 2015-10-06 | Sandisk Technologies Inc. | Dynamic load matching charge pump for reduced current consumption |
| JP6366433B2 (ja) | 2014-09-03 | 2018-08-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9300283B1 (en) * | 2015-02-18 | 2016-03-29 | Freescale Semiconductor,Inc. | Single capacitor, low leakage charge pump |
| CN104767383B (zh) * | 2015-04-21 | 2017-07-14 | 苏州芯宽电子科技有限公司 | 一种低压四相位电荷泵升压电路 |
| US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
| US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
| US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
| TWI559116B (zh) * | 2015-12-09 | 2016-11-21 | Egalax Empia Technology Inc | 晶片內整合時脈產生器之充電泵 |
| CN107306082B (zh) * | 2016-04-18 | 2020-05-22 | 晶门科技（深圳）有限公司 | 电荷泵电路 |
| JP6982457B2 (ja) * | 2017-10-13 | 2021-12-17 | ローム株式会社 | チャージポンプ回路 |
| JP2019092303A (ja) * | 2017-11-15 | 2019-06-13 | ローム株式会社 | 負昇圧チャージポンプ |
| US10847227B2 (en) * | 2018-10-16 | 2020-11-24 | Silicon Storage Technology, Inc. | Charge pump for use in non-volatile flash memory devices |
| US11056197B2 (en) | 2018-11-08 | 2021-07-06 | Samsung Electronics Co., Ltd. | Charge pump and memory device including the same |
| KR20200053324A (ko) | 2018-11-08 | 2020-05-18 | 삼성전자주식회사 | 차지 펌프 및 차지 펌프를 포함하는 메모리 장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8702734A (nl) * | 1987-11-17 | 1989-06-16 | Philips Nv | Spanningsvermenigvuldigschakeling en gelijkrichtelement. |
| JPH04343260A (ja) * | 1991-05-20 | 1992-11-30 | Fujitsu Ltd | 整流回路 |
| TW271011B (ja) * | 1994-04-20 | 1996-02-21 | Nippon Steel Corp | |
| JPH0897366A (ja) * | 1994-09-27 | 1996-04-12 | Mitsubishi Electric Corp | 半導体装置 |
| JP2845206B2 (ja) * | 1996-08-15 | 1999-01-13 | 日本電気株式会社 | 高電圧発生回路 |
| JP3505380B2 (ja) * | 1998-02-17 | 2004-03-08 | 新日本製鐵株式会社 | 整流回路 |
| JP3385960B2 (ja) * | 1998-03-16 | 2003-03-10 | 日本電気株式会社 | 負電圧チャージポンプ回路 |
| JPH11308856A (ja) | 1998-04-22 | 1999-11-05 | Sanyo Electric Co Ltd | チャージポンプ回路装置 |
| JP2000049299A (ja) * | 1998-05-25 | 2000-02-18 | Mitsubishi Electric Corp | チャージポンプ回路およびそれを備える不揮発性半導体記憶装置 |
| US6147547A (en) * | 1998-05-25 | 2000-11-14 | Mitsubishi Denki Kabushiki Kaisha | Charge pump circuit capable of generating positive and negative voltages and nonvolatile semiconductor memory device comprising the same |
| JP3788881B2 (ja) * | 1999-03-09 | 2006-06-21 | 株式会社ルネサステクノロジ | Ｉｃカードと半導体集積回路装置 |
| JP3773089B2 (ja) * | 1999-10-05 | 2006-05-10 | 株式会社ルネサステクノロジ | 定電圧発生回路および不揮発性メモリ並びに半導体集積回路 |
| US6661682B2 (en) * | 2001-02-16 | 2003-12-09 | Imec (Interuniversitair Microelectronica Centrum) | High voltage generating charge pump circuit |
| JP3960513B2 (ja) | 2001-08-01 | 2007-08-15 | シャープ株式会社 | 半導体チャージポンプ回路および不揮発性半導体記憶装置 |
| ITTO20020158A1 (it) * | 2002-02-25 | 2003-08-25 | St Microelectronics Srl | Pompa di carica per tensioni negative. |
-
2002
- 2002-11-18 JP JP2002333033A patent/JP4336489B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-26 WO PCT/JP2003/012336 patent/WO2004047274A1/ja active Application Filing
- 2003-09-26 US US10/535,102 patent/US7215179B2/en not_active Expired - Fee Related
- 2003-09-26 CN CNB038250357A patent/CN100382421C/zh not_active Expired - Fee Related
- 2003-09-26 AU AU2003272895A patent/AU2003272895A1/en not_active Abandoned
- 2003-09-26 KR KR1020057008831A patent/KR100696356B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005333685A (ja) | 2005-12-02 |
| CN100382421C (zh) | 2008-04-16 |
| CN1703824A (zh) | 2005-11-30 |
| KR20050072145A (ko) | 2005-07-08 |
| AU2003272895A1 (en) | 2004-06-15 |
| WO2004047274A1 (ja) | 2004-06-03 |
| KR100696356B1 (ko) | 2007-03-20 |
| US7215179B2 (en) | 2007-05-08 |
| US20060006925A1 (en) | 2006-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4336489B2 (ja) | 半導体集積回路 | |
| US6781440B2 (en) | Charge pump circuit with voltage multiplier for boosting clock signal and method thereof | |
| US6878981B2 (en) | Triple-well charge pump stage with no threshold voltage back-bias effect | |
| KR101629812B1 (ko) | 다수의 게이트 트랜지스터들을 포함하는 차지 펌프 회로 및 그의 작동 방법 | |
| US6418040B1 (en) | Bi-directional architecture for a high-voltage cross-coupled charge pump | |
| JP3960513B2 (ja) | 半導体チャージポンプ回路および不揮発性半導体記憶装置 | |
| JP3872927B2 (ja) | 昇圧回路 | |
| JP4944571B2 (ja) | チャージポンプ回路 | |
| US7652522B2 (en) | High efficiency low cost bi-directional charge pump circuit for very low voltage applications | |
| JPH0614529A (ja) | 昇圧電位発生回路 | |
| TWI427906B (zh) | 具有低雜訊及高輸出電壓電流之電子幫浦系統及用於具有低雜訊及高輸出電壓電流之電子幫浦之四相時脈系統和產生器 | |
| US20090302930A1 (en) | Charge Pump with Vt Cancellation Through Parallel Structure | |
| US9030891B2 (en) | Charge pump circuit and memory | |
| KR100636508B1 (ko) | 차지펌프 회로와 이를 이용한 직류 변환장치 | |
| JPH06311732A (ja) | 昇圧回路 | |
| JP7407809B2 (ja) | 不揮発性フラッシュメモリデバイスにおいて使用される改善されたチャージポンプ | |
| US8421522B2 (en) | High voltage generator and method of generating high voltage | |
| US6191963B1 (en) | Charge pump with no diode drop at output stage | |
| JP6756590B2 (ja) | 昇圧回路及びそれを備えた不揮発性メモリ | |
| US6191642B1 (en) | Charge pump circuit | |
| JP4445395B2 (ja) | 昇圧回路 | |
| Moisiadis et al. | Charge Pump Circuits for Low‐voltage Applications | |
| JP5056427B2 (ja) | チャージポンプ回路 | |
| JP2007074840A (ja) | 半導体集積回路装置 | |
| JP4581415B2 (ja) | パルス昇圧回路、昇圧回路、及びチャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051004 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051004 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20060418 |
|
| AA91 | Notification of revocation by ex officio |
Free format text: JAPANESE INTERMEDIATE CODE: A971091 Effective date: 20060509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090629 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4336489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |