JP4336407B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP4336407B2 JP4336407B2 JP4088399A JP4088399A JP4336407B2 JP 4336407 B2 JP4336407 B2 JP 4336407B2 JP 4088399 A JP4088399 A JP 4088399A JP 4088399 A JP4088399 A JP 4088399A JP 4336407 B2 JP4336407 B2 JP 4336407B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- protective film
- mold
- semiconductor chip
- static electricity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣ等の電子部品が実装される回路基板であって、特に、実装後にモールド樹脂によって樹脂封止される工程で発生する静電気を抑制する回路基板に関するものである。
【０００２】
【従来の技術】
近年、製品の小型化という要請に対応するために、いわゆるＢＧＡ(Ball Grid Array) が提案されている。このＢＧＡは、回路基板の上面に装着した半導体チップをモールド樹脂内に封止すると共に、回路基板の下面にボールバンプをマトリックス状に配設した構造を備えている。
ＢＧＡに用いられている従来の回路基板について、図５を参照して説明する。図５（１），（２）は、従来の回路基板であって、それぞれ半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。図５（１），（２）において、基材１の両面に設けられ層間接属された回路パターン２ａ，２ｂ上に、絶縁性樹脂からなる平滑な保護膜３ａ，３ｂが設けられている。上面の保護膜３ａは、例えば、回路パターン２ａを露出させて文字表示として使用する露出部分、ワイヤボンディング用のパッド等の領域以外を、言い換えれば本来露出させる必要がある領域以外をすべて覆うようにして設けられている。下面の保護膜３ｂには、それぞれ回路パターン２ｂから延びてマトリックス状に設けられたランド４を露出させるようにして、開口が設けられている。基材１、回路パターン２ａ，２ｂ、保護膜３ａ，３ｂ、及びランド４は、回路基板５を構成する。
上面の保護膜３ａ上にはＩＣ等の半導体チップ６が載置されている。半導体チップ６の電極（図示なし）と回路パターン２ａとは、ボンディングワイヤ７を介して電気的に接続されている。
【０００３】
回路基板５が樹脂封止される際には、図５（１）に示されているように、上型８と下型９とが型締めされ半導体チップ６の周囲にはキャビティ１０が形成される。更に、溶融された樹脂がキャビティ１０に加圧充填されて、図５（２）に示されているように、充填された樹脂が硬化してモールド樹脂１１が形成された後に上型８が型開きされる。その後に、樹脂封止された回路基板５は、下型９から取り出される。最終的には、ボールバンプ（図示なし）が各ランド４上に設けられて、ＢＧＡが完成する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の回路基板を使用する場合には、上型８と下型９とから樹脂封止後の回路基板５を取り出す際に、絶縁性樹脂からなる平滑な保護膜３ａ，３ｂが金型から引き離されることによって、保護膜３ａ，３ｂと金型との間において静電気が発生するおそれがあった。そして、発生した静電気は、回路パターン２ａ，２ｂとボンディングワイヤ７とを介して半導体チップ６に印加されて、最悪の場合には半導体チップ６を電気的に破壊すること、すなわち静電破壊が発生していた。また、樹脂封止後のバリの発生を防ぐために、上型８と下型９とが回路基板５を所定の型締圧によって型締めするので、回路基板５の保護膜３ａ，３ｂの広い領域がそれぞれ上型８と下型９とに強く密着して、いっそう静電気が発生しやすくなっていた。
【０００５】
本発明は、上述の課題を解決するためになされたものであり、樹脂封止後の回路基板が金型から取り出される際に静電気の発生を抑制し、ひいては電子部品の静電破壊を防止する回路基板を提供することを目的とする。
【０００６】
【課題を解決するための手段】
【０００７】
【０００８】
上述の技術的課題を解決するために、本発明に係る回路基板は、電子部品が載置された後に金型を使用して電子部品が樹脂封止される回路基板であって、回路基板上に設けられ電子部品に対して電気信号を授受するための回路パターンと、回路パターンを保護するために該回路パターンのうち少なくとも一部を覆って設けられるとともに複数の凸部を有する保護膜とを備え、複数の凸部の存在によって保護膜と金型との接触面積が減少することによって、樹脂封止後の回路基板が金型から引き離される際に静電気の発生が抑制されることを特徴とするものである。
【０００９】
また、本発明に係る回路基板は、上述の回路基板において、複数の凸部は、保護膜に混入された絶縁性粒子によって形成されていることを特徴とするものである。
【００１０】
また、本発明に係る回路基板は、上述の回路基板において、複数の凸部は、回路基板上における保護を必要としない部分を露出させるように保護膜に開口を設けることによって形成されていることを特徴とするものである。
【００１１】
また、本発明に係る回路基板は、上述の回路基板において、複数の凸部は、保護膜が部分的に異なる膜厚を有することによって形成されていることを特徴とするものである。
【００１２】
【作用】
本発明によれば、樹脂封止後であって金型から取り出される前の回路基板において、金型に接触する部分である保護膜が導電性を有しているので、回路基板が金型から取り出される際に静電気の発生が抑制される。更に、静電気が発生した場合でもその静電気が金型へと流出される。したがって、電子部品に対して印加される静電気が低減されるので、電子部品の静電破壊を確実に防止することができる。
また、本発明によれば、凸部を有する保護膜によって、保護膜と金型との接触面積が減少する。これにより、保護膜と金型との間の密着性が低下するので、金型から回路基板が取り出される際に、すなわち金型から保護膜が引き離される際に、静電気の発生が抑制される。したがって、電子部品に対して印加される静電気が低減されるので、電子部品の静電破壊を確実に防止することができる。
【００１３】
【発明の実施の形態】
（参考例）
以下、本発明の参考例について、図面を参照しながら説明する。図１（１），（２）は、本参考例に係る回路基板であって、それぞれ半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。図１（１），（２）において、基材２０の両面には、層間接属された回路パターン２１ａ，２１ｂが設けられている。上面の回路パターン２１ａ上には、保護膜２２ａ，２３ａが、順次設けられている。ここで、下層の保護膜２２ａは絶縁性樹脂により形成され、最上層の保護膜２３ａは例えば炭素の微粒子等の導電性物質を含んで平滑に形成されている。下面の回路パターン２１ｂ上には、保護膜２２ｂが設けられている。保護膜２２ｂには、それぞれ回路パターン２１ｂから延びてマトリックス状に設けられたランド２４を露出させるように、開口が設けられている。基材２０、回路パターン２１ａ，２１ｂ、保護膜２２ａ，２３ａ，２２ｂ、及びランド２４は、プリント基板(Printed Circuit Board) と称されている回路基板２５ａを構成する。
保護膜２３ａ上には、ＩＣ等の半導体チップ３０が載置されている。半導体チップ３０の電極（図示なし）と回路パターン２１ａとは、ボンディングワイヤ３１を介して電気的に接続されている。最終的には、ボールバンプ（図示なし）が各ランド２４上に設けられて、ＢＧＡが完成する。
回路基板２５ａが樹脂封止される際には、図１（１）に示されているように、上型４０と下型４１とが型締めされ半導体チップ３０の周囲にはキャビティ３２が形成される。更に、溶融された樹脂がキャビティ３２に加圧充填され、図１（２）に示されているように、樹脂が硬化してモールド樹脂３３が形成された後に上型４０が型開きされる。
【００１４】
ここで、本参考例に係る回路基板の特徴は、最上層の保護膜２３ａが、導電性物質を含んで形成されていることである。これにより、保護膜２３ａは導電性を有するので、上型４０から樹脂封止後の回路基板２５ａが引き離される際に、保護膜２３ａと上型４０との間における静電気の発生を抑制することができる。更に、静電気が発生した場合でも、発生した静電気は導電性を有する保護膜２３ａによって下型４１へと導かれる。したがって、半導体チップ３０に印加される静電気が大幅に低減されるので、半導体チップ３０の静電破壊を確実に防止することができる。
【００１５】
なお、本参考例の説明においては、導電性物質を含ませて形成する保護膜を上面の保護膜の最上層としたが、これに限らず、導電性を有する１層の保護膜を回路パターン２１ａ上に設けてもよい。この場合には、各回路パターン２１ａ相互間について必要な絶縁性を確保できる程度に、保護膜に含ませる導電性物質の種類や量等を決定すればよい。
【００１６】
また、必要に応じて、下面の保護膜についても、導電性を有する１層の保護膜を回路パターン２１ｂ上に設けてもよいし、複数の層からなる保護膜の最上層を導電性を有する層にしてもよい。
【００１７】
（第１の実施形態）
以下、本発明の第１の実施形態について、図面を参照しながら説明する。図２（１），（２）は、本実施形態に係る回路基板であって、それぞれ半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。回路基板２５ｂの上面における保護膜２２ａには、例えばガラス等の絶縁性粒子２６が含まれている。絶縁性粒子２６によって、保護膜２２ａの表面には微小な凸部２７が形成されている。
【００１８】
ここで、本実施形態に係る回路基板の特徴は、保護膜２２ａの表面に微小な凸部２７が形成されていることである。これにより、微小な凹凸を有する保護膜２２ａと上型４０との間の密着性が低下するので、上型４０から回路基板２５ｂが取り出される際に、すなわち上型４０から保護膜２２ａが引き離される際に、静電気の発生が抑制される。したがって、半導体チップ３０に対して印加される静電気が低減されるので、半導体チップ３０の静電破壊を確実に防止することができる。
【００１９】
図３（１），（２）は、本実施形態に係る別の回路基板であって、それぞれ半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。回路基板２５ｃの上面における保護膜２２ａは、回路パターン２１ａのうち保護が必要な領域、例えば電気的に絶縁コートされることが必要な領域のみを覆っている。言い換えれば、回路基板２５ｃの上面においては、絶縁コートが不要である領域は開口２８によって露出しているので、本来露出されるべき部分以外をすべて覆う場合に比べて、保護膜２２ａの有無による凹凸がより多く生じることになる。
【００２０】
これにより、凹凸を有する保護膜２２ａと上型４０との間の密着性が低下するので、上型４０から回路基板２５ｃが取り出される際に、すなわち上型４０から保護膜２２ａが引き離される際に、静電気の発生が抑制される。したがって、半導体チップ３０に対して印加される静電気が低減されるので、半導体チップ３０の静電破壊を確実に防止することができる。
【００２１】
図４（１），（２）は、本実施形態に係る更に別の回路基板であって、それぞれ半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。回路基板２５ｄの上面における保護膜２２ａは、所定の部分に凸部２７と凹部２９とが存在するように設けられている。凸部２７と凹部２９とを有する保護膜２２ａは、例えば、保護が必要な領域の全部に下層保護膜を塗布した後に、下層保護膜の上に格子状の上層保護膜を塗布することにより形成することができる。
【００２２】
これにより、凹凸を有する保護膜２２ａと上型４０との間の密着性が低下するので、上型４０から回路基板２５ｄが取り出される際に、すなわち上型４０から保護膜２２ａが引き離される際に、静電気の発生が抑制される。したがって、半導体チップ３０に対して印加される静電気が低減されるので、半導体チップ３０の静電破壊を確実に防止することができる。
【００２３】
以上説明したように、本実施形態によれば、保護膜２２ａの凸部によって、上型４０と保護膜２２ａとの密着性が低下するので、上型４０から回路基板２５ｂ〜２５ｄを取り出す際に静電気の発生が抑制される。したがって、半導体チップ３０に対して印加される静電気が低減されるので、半導体チップ３０の静電破壊を確実に防止することができる。
【００２４】
なお、本実施形態の説明においては、回路基板の上面の保護膜について説明したが、下面の保護膜についても同様に凸部を形成することができる。
また、回路基板の使用されていない部分に凹部又は貫通穴を設けた後に、保護膜を形成してもよい。これにより、その凹部又は貫通穴の上において、保護膜の膜厚が小さくなり、あるいは保護膜が形成されない部分ができる。したがって、回路基板の保護膜において凸部を形成することができる。
【００２５】
また、以上説明した実施形態においては、回路基板としてプリント基板を使用したが、これに限らず、ポリイミド等からなり可撓性を有するフイルム状の基板、いわゆるフレキシブル回路基板(Flexible Printed Circuit)を使用してもよいことはいうまでもない。
更に、本発明に係る回路基板は、半導体チップの他にも、静電気に対して耐性が低い電子部品に対して使用することができる。
【００２６】
【発明の効果】
本発明によれば、モールド樹脂によって封止された後の回路基板を金型から引き離す際に、回路基板上に設けられた導電性を有する保護膜によって静電気の発生を抑制することができる。また、回路基板上に設けられ凸部を有する保護膜によって、保護膜と金型との密着性が低下するので、モールド樹脂によって封止された後の回路基板を金型から引き離す際に、静電気の発生を抑制することができる。
したがって、電子部品に対して印加される静電気が低減されるので、電子部品の静電破壊を確実に防止することができる。これにより、電子部品の静電破壊が確実に防止される回路基板を提供できるという、優れた実用的な効果を奏するものである。
【図面の簡単な説明】
【図１】 （１），（２）は、それぞれ本発明の参考例に係る回路基板上に半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。
【図２】 （１），（２）は、それぞれ本発明の第１の実施形態に係る回路基板上に半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。
【図３】 （１），（２）は、それぞれ本発明の第１の実施形態に係る別の回路基板上に半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。
【図４】 （１），（２）は、それぞれ本発明の第１の実施形態に係る更に別の回路基板上に半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。
【図５】 （１），（２）は、それぞれ従来の回路基板上に半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。
【符号の説明】
２０ 基材
２１ａ，２１ｂ 回路パターン
２２ａ，２２ｂ，２３ａ 保護膜
２４ ランド
２５ａ，２５ｂ，２５ｃ，２５ｄ 回路基板
２６ 絶縁性粒子
２７ 凸部
２８ 開口
２９ 凹部
３０ 半導体チップ
３１ ボンディングワイヤ
３２ キャビティ
３３ モールド樹脂
４０ 上型
４１ 下型
【発明の属する技術分野】
本発明は、ＩＣ等の電子部品が実装される回路基板であって、特に、実装後にモールド樹脂によって樹脂封止される工程で発生する静電気を抑制する回路基板に関するものである。
【０００２】
【従来の技術】
近年、製品の小型化という要請に対応するために、いわゆるＢＧＡ(Ball Grid Array) が提案されている。このＢＧＡは、回路基板の上面に装着した半導体チップをモールド樹脂内に封止すると共に、回路基板の下面にボールバンプをマトリックス状に配設した構造を備えている。
ＢＧＡに用いられている従来の回路基板について、図５を参照して説明する。図５（１），（２）は、従来の回路基板であって、それぞれ半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。図５（１），（２）において、基材１の両面に設けられ層間接属された回路パターン２ａ，２ｂ上に、絶縁性樹脂からなる平滑な保護膜３ａ，３ｂが設けられている。上面の保護膜３ａは、例えば、回路パターン２ａを露出させて文字表示として使用する露出部分、ワイヤボンディング用のパッド等の領域以外を、言い換えれば本来露出させる必要がある領域以外をすべて覆うようにして設けられている。下面の保護膜３ｂには、それぞれ回路パターン２ｂから延びてマトリックス状に設けられたランド４を露出させるようにして、開口が設けられている。基材１、回路パターン２ａ，２ｂ、保護膜３ａ，３ｂ、及びランド４は、回路基板５を構成する。
上面の保護膜３ａ上にはＩＣ等の半導体チップ６が載置されている。半導体チップ６の電極（図示なし）と回路パターン２ａとは、ボンディングワイヤ７を介して電気的に接続されている。
【０００３】
回路基板５が樹脂封止される際には、図５（１）に示されているように、上型８と下型９とが型締めされ半導体チップ６の周囲にはキャビティ１０が形成される。更に、溶融された樹脂がキャビティ１０に加圧充填されて、図５（２）に示されているように、充填された樹脂が硬化してモールド樹脂１１が形成された後に上型８が型開きされる。その後に、樹脂封止された回路基板５は、下型９から取り出される。最終的には、ボールバンプ（図示なし）が各ランド４上に設けられて、ＢＧＡが完成する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の回路基板を使用する場合には、上型８と下型９とから樹脂封止後の回路基板５を取り出す際に、絶縁性樹脂からなる平滑な保護膜３ａ，３ｂが金型から引き離されることによって、保護膜３ａ，３ｂと金型との間において静電気が発生するおそれがあった。そして、発生した静電気は、回路パターン２ａ，２ｂとボンディングワイヤ７とを介して半導体チップ６に印加されて、最悪の場合には半導体チップ６を電気的に破壊すること、すなわち静電破壊が発生していた。また、樹脂封止後のバリの発生を防ぐために、上型８と下型９とが回路基板５を所定の型締圧によって型締めするので、回路基板５の保護膜３ａ，３ｂの広い領域がそれぞれ上型８と下型９とに強く密着して、いっそう静電気が発生しやすくなっていた。
【０００５】
本発明は、上述の課題を解決するためになされたものであり、樹脂封止後の回路基板が金型から取り出される際に静電気の発生を抑制し、ひいては電子部品の静電破壊を防止する回路基板を提供することを目的とする。
【０００６】
【課題を解決するための手段】
【０００７】
【０００８】
上述の技術的課題を解決するために、本発明に係る回路基板は、電子部品が載置された後に金型を使用して電子部品が樹脂封止される回路基板であって、回路基板上に設けられ電子部品に対して電気信号を授受するための回路パターンと、回路パターンを保護するために該回路パターンのうち少なくとも一部を覆って設けられるとともに複数の凸部を有する保護膜とを備え、複数の凸部の存在によって保護膜と金型との接触面積が減少することによって、樹脂封止後の回路基板が金型から引き離される際に静電気の発生が抑制されることを特徴とするものである。
【０００９】
また、本発明に係る回路基板は、上述の回路基板において、複数の凸部は、保護膜に混入された絶縁性粒子によって形成されていることを特徴とするものである。
【００１０】
また、本発明に係る回路基板は、上述の回路基板において、複数の凸部は、回路基板上における保護を必要としない部分を露出させるように保護膜に開口を設けることによって形成されていることを特徴とするものである。
【００１１】
また、本発明に係る回路基板は、上述の回路基板において、複数の凸部は、保護膜が部分的に異なる膜厚を有することによって形成されていることを特徴とするものである。
【００１２】
【作用】
本発明によれば、樹脂封止後であって金型から取り出される前の回路基板において、金型に接触する部分である保護膜が導電性を有しているので、回路基板が金型から取り出される際に静電気の発生が抑制される。更に、静電気が発生した場合でもその静電気が金型へと流出される。したがって、電子部品に対して印加される静電気が低減されるので、電子部品の静電破壊を確実に防止することができる。
また、本発明によれば、凸部を有する保護膜によって、保護膜と金型との接触面積が減少する。これにより、保護膜と金型との間の密着性が低下するので、金型から回路基板が取り出される際に、すなわち金型から保護膜が引き離される際に、静電気の発生が抑制される。したがって、電子部品に対して印加される静電気が低減されるので、電子部品の静電破壊を確実に防止することができる。
【００１３】
【発明の実施の形態】
（参考例）
以下、本発明の参考例について、図面を参照しながら説明する。図１（１），（２）は、本参考例に係る回路基板であって、それぞれ半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。図１（１），（２）において、基材２０の両面には、層間接属された回路パターン２１ａ，２１ｂが設けられている。上面の回路パターン２１ａ上には、保護膜２２ａ，２３ａが、順次設けられている。ここで、下層の保護膜２２ａは絶縁性樹脂により形成され、最上層の保護膜２３ａは例えば炭素の微粒子等の導電性物質を含んで平滑に形成されている。下面の回路パターン２１ｂ上には、保護膜２２ｂが設けられている。保護膜２２ｂには、それぞれ回路パターン２１ｂから延びてマトリックス状に設けられたランド２４を露出させるように、開口が設けられている。基材２０、回路パターン２１ａ，２１ｂ、保護膜２２ａ，２３ａ，２２ｂ、及びランド２４は、プリント基板(Printed Circuit Board) と称されている回路基板２５ａを構成する。
保護膜２３ａ上には、ＩＣ等の半導体チップ３０が載置されている。半導体チップ３０の電極（図示なし）と回路パターン２１ａとは、ボンディングワイヤ３１を介して電気的に接続されている。最終的には、ボールバンプ（図示なし）が各ランド２４上に設けられて、ＢＧＡが完成する。
回路基板２５ａが樹脂封止される際には、図１（１）に示されているように、上型４０と下型４１とが型締めされ半導体チップ３０の周囲にはキャビティ３２が形成される。更に、溶融された樹脂がキャビティ３２に加圧充填され、図１（２）に示されているように、樹脂が硬化してモールド樹脂３３が形成された後に上型４０が型開きされる。
【００１４】
ここで、本参考例に係る回路基板の特徴は、最上層の保護膜２３ａが、導電性物質を含んで形成されていることである。これにより、保護膜２３ａは導電性を有するので、上型４０から樹脂封止後の回路基板２５ａが引き離される際に、保護膜２３ａと上型４０との間における静電気の発生を抑制することができる。更に、静電気が発生した場合でも、発生した静電気は導電性を有する保護膜２３ａによって下型４１へと導かれる。したがって、半導体チップ３０に印加される静電気が大幅に低減されるので、半導体チップ３０の静電破壊を確実に防止することができる。
【００１５】
なお、本参考例の説明においては、導電性物質を含ませて形成する保護膜を上面の保護膜の最上層としたが、これに限らず、導電性を有する１層の保護膜を回路パターン２１ａ上に設けてもよい。この場合には、各回路パターン２１ａ相互間について必要な絶縁性を確保できる程度に、保護膜に含ませる導電性物質の種類や量等を決定すればよい。
【００１６】
また、必要に応じて、下面の保護膜についても、導電性を有する１層の保護膜を回路パターン２１ｂ上に設けてもよいし、複数の層からなる保護膜の最上層を導電性を有する層にしてもよい。
【００１７】
（第１の実施形態）
以下、本発明の第１の実施形態について、図面を参照しながら説明する。図２（１），（２）は、本実施形態に係る回路基板であって、それぞれ半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。回路基板２５ｂの上面における保護膜２２ａには、例えばガラス等の絶縁性粒子２６が含まれている。絶縁性粒子２６によって、保護膜２２ａの表面には微小な凸部２７が形成されている。
【００１８】
ここで、本実施形態に係る回路基板の特徴は、保護膜２２ａの表面に微小な凸部２７が形成されていることである。これにより、微小な凹凸を有する保護膜２２ａと上型４０との間の密着性が低下するので、上型４０から回路基板２５ｂが取り出される際に、すなわち上型４０から保護膜２２ａが引き離される際に、静電気の発生が抑制される。したがって、半導体チップ３０に対して印加される静電気が低減されるので、半導体チップ３０の静電破壊を確実に防止することができる。
【００１９】
図３（１），（２）は、本実施形態に係る別の回路基板であって、それぞれ半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。回路基板２５ｃの上面における保護膜２２ａは、回路パターン２１ａのうち保護が必要な領域、例えば電気的に絶縁コートされることが必要な領域のみを覆っている。言い換えれば、回路基板２５ｃの上面においては、絶縁コートが不要である領域は開口２８によって露出しているので、本来露出されるべき部分以外をすべて覆う場合に比べて、保護膜２２ａの有無による凹凸がより多く生じることになる。
【００２０】
これにより、凹凸を有する保護膜２２ａと上型４０との間の密着性が低下するので、上型４０から回路基板２５ｃが取り出される際に、すなわち上型４０から保護膜２２ａが引き離される際に、静電気の発生が抑制される。したがって、半導体チップ３０に対して印加される静電気が低減されるので、半導体チップ３０の静電破壊を確実に防止することができる。
【００２１】
図４（１），（２）は、本実施形態に係る更に別の回路基板であって、それぞれ半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。回路基板２５ｄの上面における保護膜２２ａは、所定の部分に凸部２７と凹部２９とが存在するように設けられている。凸部２７と凹部２９とを有する保護膜２２ａは、例えば、保護が必要な領域の全部に下層保護膜を塗布した後に、下層保護膜の上に格子状の上層保護膜を塗布することにより形成することができる。
【００２２】
これにより、凹凸を有する保護膜２２ａと上型４０との間の密着性が低下するので、上型４０から回路基板２５ｄが取り出される際に、すなわち上型４０から保護膜２２ａが引き離される際に、静電気の発生が抑制される。したがって、半導体チップ３０に対して印加される静電気が低減されるので、半導体チップ３０の静電破壊を確実に防止することができる。
【００２３】
以上説明したように、本実施形態によれば、保護膜２２ａの凸部によって、上型４０と保護膜２２ａとの密着性が低下するので、上型４０から回路基板２５ｂ〜２５ｄを取り出す際に静電気の発生が抑制される。したがって、半導体チップ３０に対して印加される静電気が低減されるので、半導体チップ３０の静電破壊を確実に防止することができる。
【００２４】
なお、本実施形態の説明においては、回路基板の上面の保護膜について説明したが、下面の保護膜についても同様に凸部を形成することができる。
また、回路基板の使用されていない部分に凹部又は貫通穴を設けた後に、保護膜を形成してもよい。これにより、その凹部又は貫通穴の上において、保護膜の膜厚が小さくなり、あるいは保護膜が形成されない部分ができる。したがって、回路基板の保護膜において凸部を形成することができる。
【００２５】
また、以上説明した実施形態においては、回路基板としてプリント基板を使用したが、これに限らず、ポリイミド等からなり可撓性を有するフイルム状の基板、いわゆるフレキシブル回路基板(Flexible Printed Circuit)を使用してもよいことはいうまでもない。
更に、本発明に係る回路基板は、半導体チップの他にも、静電気に対して耐性が低い電子部品に対して使用することができる。
【００２６】
【発明の効果】
本発明によれば、モールド樹脂によって封止された後の回路基板を金型から引き離す際に、回路基板上に設けられた導電性を有する保護膜によって静電気の発生を抑制することができる。また、回路基板上に設けられ凸部を有する保護膜によって、保護膜と金型との密着性が低下するので、モールド樹脂によって封止された後の回路基板を金型から引き離す際に、静電気の発生を抑制することができる。
したがって、電子部品に対して印加される静電気が低減されるので、電子部品の静電破壊を確実に防止することができる。これにより、電子部品の静電破壊が確実に防止される回路基板を提供できるという、優れた実用的な効果を奏するものである。
【図面の簡単な説明】
【図１】 （１），（２）は、それぞれ本発明の参考例に係る回路基板上に半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。
【図２】 （１），（２）は、それぞれ本発明の第１の実施形態に係る回路基板上に半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。
【図３】 （１），（２）は、それぞれ本発明の第１の実施形態に係る別の回路基板上に半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。
【図４】 （１），（２）は、それぞれ本発明の第１の実施形態に係る更に別の回路基板上に半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。
【図５】 （１），（２）は、それぞれ従来の回路基板上に半導体チップが実装された後に、金型にセットされ樹脂封止前の状態と、樹脂封止後に上型が型開きされた状態とを示す断面図である。
【符号の説明】
２０ 基材
２１ａ，２１ｂ 回路パターン
２２ａ，２２ｂ，２３ａ 保護膜
２４ ランド
２５ａ，２５ｂ，２５ｃ，２５ｄ 回路基板
２６ 絶縁性粒子
２７ 凸部
２８ 開口
２９ 凹部
３０ 半導体チップ
３１ ボンディングワイヤ
３２ キャビティ
３３ モールド樹脂
４０ 上型
４１ 下型
Claims (4)
- 電子部品が載置された後に金型を使用して前記電子部品が樹脂封止される回路基板であって、
前記回路基板上に設けられ前記電子部品に対して電気信号を授受するための回路パターンと、
前記回路パターンを保護するために該回路パターンのうち少なくとも一部を覆って設けられるとともに複数の凸部を有する保護膜とを備え、
前記複数の凸部の存在によって前記保護膜と前記金型との接触面積が減少することによって、樹脂封止後の前記回路基板が前記金型から引き離される際に静電気の発生が抑制されることを特徴とする回路基板。 - 請求項１記載の回路基板において、
前記複数の凸部は、前記保護膜に混入された絶縁性粒子によって形成されていることを特徴とする回路基板。 - 請求項１記載の回路基板において、
前記複数の凸部は、前記回路基板上における保護を必要としない部分を露出させるように前記保護膜に開口を設けることによって形成されていることを特徴とする回路基板。 - 請求項１記載の回路基板において、
前記複数の凸部は、前記保護膜が部分的に異なる膜厚を有することによって形成されていることを特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4088399A JP4336407B2 (ja) | 1999-02-19 | 1999-02-19 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4088399A JP4336407B2 (ja) | 1999-02-19 | 1999-02-19 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243871A JP2000243871A (ja) | 2000-09-08 |
| JP4336407B2 true JP4336407B2 (ja) | 2009-09-30 |
Family
ID=12592924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4088399A Expired - Lifetime JP4336407B2 (ja) | 1999-02-19 | 1999-02-19 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4336407B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400672B1 (ko) * | 1999-08-24 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 회로기판 |
| JP2011060892A (ja) * | 2009-09-08 | 2011-03-24 | Renesas Electronics Corp | 電子装置、電子装置の製造方法 |
| JP2014220304A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板およびこれを用いた電子装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198656A (ja) * | 1985-02-27 | 1986-09-03 | Nec Corp | 半導体装置 |
| JPH01165495A (ja) * | 1987-12-22 | 1989-06-29 | Dainippon Printing Co Ltd | Ｉｃカードおよびｉｃカード用ｉｃモジュール |
| JPH07123176B2 (ja) * | 1990-09-07 | 1995-12-25 | 松下電器産業株式会社 | 部品実装基板およびそのシールド方法 |
| JPH065697B2 (ja) * | 1992-05-21 | 1994-01-19 | イビデン株式会社 | 半導体チップ搭載用プリント配線板 |
| JPH0781284A (ja) * | 1993-09-14 | 1995-03-28 | Casio Comput Co Ltd | 情報媒体の製造方法 |
| JPH07111299A (ja) * | 1993-10-14 | 1995-04-25 | Fuji Xerox Co Ltd | 混成集積回路 |
| JPH0955579A (ja) * | 1995-08-11 | 1997-02-25 | Denso Corp | プリント基板上へのベアチップ実装構造 |
| JPH10270605A (ja) * | 1997-03-25 | 1998-10-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JP3939847B2 (ja) * | 1998-01-09 | 2007-07-04 | シチズンホールディングス株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-02-19 JP JP4088399A patent/JP4336407B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000243871A (ja) | 2000-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736780A (en) | Semiconductor device having circuit pattern along outer periphery of sealing resin and related processes | |
| US5841192A (en) | Injection molded ball grid array casing | |
| US6521980B1 (en) | Controlling packaging encapsulant leakage | |
| JP3638771B2 (ja) | 半導体装置 | |
| JP3163419B2 (ja) | 電子部品の製造方法 | |
| JPH0846136A (ja) | 半導体装置 | |
| JP4626919B2 (ja) | 半導体装置 | |
| US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
| JP4418177B2 (ja) | 高電圧ｂｇａパッケージ用ヒートスプレッダーの製造方法 | |
| JP4336407B2 (ja) | 回路基板 | |
| KR20000053570A (ko) | 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치 | |
| JP3055669B2 (ja) | 樹脂封止型ｂｇａおよびｂｇａ用樹脂封止金型 | |
| JPH08222885A (ja) | パッケージの電磁遮蔽膜及びその成形方法 | |
| JP3198243B2 (ja) | 半導体装置及びその製造方法 | |
| JP3274343B2 (ja) | 半導体装置 | |
| JPH0888292A (ja) | 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法 | |
| JP3570400B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR20010019260A (ko) | 접착제 범람 방지 댐이 형성된 인쇄회로기판 및 그를 이용한 파인 피치 볼 그리드 어레이 패키지 | |
| JP4793610B2 (ja) | 半導体装置用基板及び半導体装置の製造方法 | |
| JP3820991B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004158755A (ja) | 樹脂封止金型 | |
| KR100406499B1 (ko) | 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법 | |
| JPH02271544A (ja) | 配線基板およびこれを用いた半導体装置 | |
| KR980012306A (ko) | 수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지 | |
| JPH09181223A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090629 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140703 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |