JP4330210B2 - 光半導体装置及びその製造方法 - Google Patents
光半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4330210B2 JP4330210B2 JP21733999A JP21733999A JP4330210B2 JP 4330210 B2 JP4330210 B2 JP 4330210B2 JP 21733999 A JP21733999 A JP 21733999A JP 21733999 A JP21733999 A JP 21733999A JP 4330210 B2 JP4330210 B2 JP 4330210B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- forming
- conductive plug
- contact layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 122
- 239000004065 semiconductor Substances 0.000 title claims description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 230000008878 coupling Effects 0.000 claims description 50
- 238000010168 coupling process Methods 0.000 claims description 50
- 238000005859 coupling reaction Methods 0.000 claims description 50
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 30
- 230000031700 light absorption Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 65
- 239000012535 impurity Substances 0.000 description 18
- 238000002955 isolation Methods 0.000 description 13
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 12
- 230000035945 sensitivity Effects 0.000 description 12
- 238000004528 spin coating Methods 0.000 description 12
- 239000002019 doping agent Substances 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14649—Infrared imagers
- H01L27/14652—Multispectral infrared imagers, having a stacked pixel-element structure, e.g. npn, npnpn or MQW structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035236—Superlattices; Multiple quantum well structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Biophysics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光半導体装置及びその製造方法に係り、特に、検出感度を向上しうる光半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来より、二波長の赤外線に対応した量子井戸型の赤外線センサが知られている。
【０００３】
従来の赤外センサ、即ち従来の光半導体装置を図１９を用いて説明する。図１９（ｂ）は、従来の光半導体装置のセンサ素子基板側の一画素を示す平面図であり、図１９（ａ）は、図１９（ｂ）のＡ−Ａ′線断面図である。
【０００４】
図１９（ａ）に示すように、センサ素子基板側の基板１１６上には、画素分離絶縁層１１８が形成されており、画素分離絶縁層１１８上にはコンタクト層１２０が形成されている。コンタクト層１２０上には、ＭＱＷ（Multi Quantum Well）層１２６が形成されており、ＭＱＷ層１２６上にはコンタクト層１２８が形成されている。
【０００５】
コンタクト層１２８上には、ＭＱＷ層１２６と光吸収特性が異なるＭＱＷ層１３４が形成されており、ＭＱＷ層１３４上には、コンタクト層１３６が形成されている。
【０００６】
コンタクト層１３６上には、絶縁層１４０が形成されており、絶縁層１４０上には、光結合層１４４がストライプ状に形成されている。
【０００７】
ストライプ状に形成された光結合層１４４の上面及び側面には、ミラー電極１６４が形成されている。このミラー電極１６４と光結合層１４４とにより光結合器が構成されており、基板１１６側から入射する光は、光結合器により散乱してＭＱＷ層１２６、１３４に吸収される。
【０００８】
このような光半導体装置では、ミラー電極１６４の上面からコンタクト層１２０、１２８に達する開口部２００、２０２がそれぞれ形成されており、この開口部２００、２０２はコンタクト層１２０、１２８側からミラー電極１６４側に向かって徐々に広がっている。また、各画素を分離する画素分離溝１６６が、画素分離絶縁層１１８に達するように形成されている。そして、全面に絶縁膜１６８が形成されている。
【０００９】
開口部２００、２０２の底面には、それぞれコンタクト層１２０、１２８に達するコンタクトホールが更に形成されており、このコンタクトホール内のコンタクト層１２０、１２８上には、それぞれオーミック電極１６２ｃ、１６２ａが形成されている。
【００１０】
開口部２００、２０２の外側には、図１９（ｂ）に示すように３つの接続電極１１４ａ、１１４ｂ、１１４ｃが円柱状に形成されている。これら接続電極１１４ａ、１１４ｂ、１１４ｃは、検出信号を読み出すための読出回路基板（図示せず）に接続するためのものである。
【００１１】
接続電極１１４ａは、配線２０６によりコンタクト層１２８上に形成されたオーミック電極１６２ａに接続されている。また、接続電極１１４ｃは、配線２０４によりコンタクト層１２０上に形成されたオーミック電極１６２ｃに接続されている。また、接続電極１１４ｂは、コンタクト層１３６上に形成されたオーミック電極１６２ｂに接続されている。
【００１２】
なお、ミラー電極１６４は、全面に形成されているが、接続電極１１４ａ、１１４ｂ、１１４ｃどおしの短絡を回避すべく、接続電極１１４ａ、１１４ｂ、１１４ｃの周囲で分離されている。
【００１３】
このような光半導体装置では、読出回路基板側から接続電極１１４ａを介して直流バイアスが加えられる。そして、接続電極１１４ｂを介してＭＱＷ層１３４からの出力が読出回路基板に出力され、接続電極１１４ｃを介してＭＱＷ層１２６からの出力が読出回路基板に出力される。
【００１４】
【発明が解決しようとする課題】
しかしながら、従来の光半導体装置は、開口部２００、２０２が大きく形成されており、殊に下側のＭＱＷ層１２６に達する開口部２００は極めて大きく形成されているため、これにより光結合器の面積やＭＱＷ層１２６、１３４の面積が小さくなってしまっていた。即ち、このような構造の光半導体装置では、受光面積が極めて狭くなってしまい、十分な感度が得られなかった。
【００１５】
本発明の目的は、光検出感度を向上しうる光半導体装置及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的は、基板上に形成された第１のコンタクト層と、前記第１のコンタクト層上に形成された第１の量子井戸層と、前記第１の量子井戸層上に形成された第２のコンタクト層と、前記第２のコンタクト層上に、ストライプ状に形成された光結合層と、前記光結合層表面から前記第１のコンタクト層に達し、その上部がストライプ状にエッチングされ、前記光結合層と同じ材料から成る第１の導電性プラグと、前記光結合層の上面及び側面、並びに、ストライプ状にエッチングされた領域の前記第１の導電性プラグの上面及び側面に形成され、前記基板側から入射する光を反射する反射層とを有することを特徴とする光半導体装置により達成される。これにより、導電性プラグを用いてコンタクト層と接続電極とがそれぞれ接続されており、導電性プラグの断面積が極めて小さいので、十分に広い面積の量子井戸層を確保することができ、高い感度を得ることができる。また、導電性プラグの上部も、光結合層と同様にストライプ状にエッチングされているので、光結合器として機能することができ、これにより光を散乱することが可能となるので、更に高い感度を実現することが可能となる。また、導電性プラグがコンタクトホール内に埋め込まれているので、導電性プラグ上に接続電極を形成することができる。したがって、接続電極の配置位置について、設計上の自由度を向上することができる。
【００１７】
また、上記の光半導体装置において、前記基板上、前記第１のコンタクト層下に形成された第３のコンタクト層と、前記第３のコンタクト層上、前記第１のコンタクト層下に形成された、前記第１の量子井戸層と光吸収特性が異なる第２の量子井戸層と、前記光結合層表面から前記第３のコンタクト層に達し、その上部がストライプ状にエッチングされた第２の導電性プラグとを更に有し、前記反射層は、ストライプ状にエッチングされた領域の前記第２の導電性プラグの上面及び側面にも形成されていることが望ましい。
また、上記の光半導体装置において、前記光結合層は、ｉ形ＧａＡｓ層より成り、前記第１の導電性プラグは、ｎ形ＧａＡｓ層より成ることが望ましい。
【００１８】
また、上記目的は、基板上に、第１のコンタクト層を形成する工程と、前記第１のコンタクト層上に、第１の量子井戸層を形成する工程と、前記第１の量子井戸層上に、第２のコンタクト層を形成する工程と、前記第２のコンタクト層上に、光結合層を形成する工程と、前記第１のコンタクト層に達する第１のコンタクトホールを形成する工程と、前記第１のコンタクトホールの内壁に第１の絶縁膜を形成する工程と、前記第１の絶縁膜が形成された前記第１のコンタクトホール内に、前記光結合層と同じ材料から成り、前記第１のコンタクト層に接続する第１の導電性プラグを形成する工程と、前記第１の導電性プラグの上部及び前記光結合層をストライプ状にエッチングする工程と、前記光結合層の上面及び側面、並びに、ストライプ状に形成された領域の前記第１の導電性プラグの上面及び側面に、反射層を形成する工程とを有することを特徴とする光半導体装置の製造方法により達成される。これにより、導電性プラグを用いてコンタクト層と接続電極とがそれぞれ接続され、導電性プラグの断面積が極めて小さいので、十分に広い面積の量子井戸層を確保することができ、高い感度を得ることができる。また、導電性プラグの上部も、光結合層と同様にストライプ状にエッチングされるので、光結合器として機能することができ、これにより光を散乱することが可能となるので、更に高い感度を実現することが可能となる。また、導電性プラグがコンタクトホール内に埋め込まれているので、導電性プラグ上に接続電極を形成することができる。したがって、接続電極の配置位置について、設計上の自由度を向上することができる。
【００１９】
また、上記の光半導体装置の製造方法において、前記第１のコンタクト層を形成する工程前に、前記基板上に第３のコンタクト層を形成する工程と、前記第３のコンタクト層上に前記第１の量子井戸層と光吸収特性が異なる第２の量子井戸層を形成する工程とを更に有し、前記第１のコンタクトホールを形成する工程では、前記第１のコンタクト層に達する第２のコンタクトホールをも形成し、前記第１の絶縁膜を形成する工程では、前記第２のコンタクトホールの底面及び内壁に前記第１の絶縁膜を形成し、前記第１の導電性プラグを形成する工程後、前記エッチング工程前に、前記第２のコンタクトホールに接続された第３のコンタクトホールを前記第３のコンタクト層に達するように形成する工程と、前記第３のコンタクトホールの内壁に第２の絶縁膜を形成する工程と、前記第３のコンタクトホール内に、前記第３のコンタクト層に接続する第２の導電性プラグを形成する工程とを更に有し、前記エッチング工程では、前記第２の導電性プラグの上部をもストライプ状にエッチングし、前記反射層を形成する工程では、ストライプ状に形成された領域の前記第２の導電性プラグの上面及び側面にも前記反射層を形成することが望ましい。
また、上記の光半導体装置の製造方法において、前記光結合層は、ｉ形ＧａＡｓ層より成り、前記第１の導電性プラグは、ｎ形ＧａＡｓ層より成ることが望ましい。
【００２０】
【発明の実施の形態】
本発明の一実施形態による光半導体装置を図１乃至図１７を用いて説明する。図１は、本実施形態による光半導体装置のセンサ素子基板の一画素を示す断面図及び平面図である。なお、図１（ａ）は、図１（ｂ）のＡ−Ａ′線断面図である。図２は、本実施形態による光半導体装置を示す斜視図である。図３は、センサ素子基板と信号読出基板との接続状態を示す概念図である。図４乃至図１７は、本実施形態による光半導体装置の製造方法を示す工程断面図である。
【００２１】
図２に示すように、本実施形態による光半導体装置は、読出回路基板１０上に、センサ素子基板１２が実装された構成となっている。センサ素子基板１２には、一画素に対応して３個ずつ接続電極１４ａ、１４ｂ、１４ｃが設けられており、この接続電極１４ａ、１４ｂ、１４ｃにより、センサ素子基板１２の各画素が読出回路基板１０に接続されている。
【００２２】
まず、本実施形態による光半導体装置のセンサ素子基板について図１を用いて説明する。
【００２３】
図１に示すように、（１００）のＧａＡｓ基板１６上には、膜厚９００ｎｍのｉ形ＧａＡｓより成る画素分離絶縁層１８が形成されている。
【００２４】
画素分離絶縁層１８上には、膜厚１００ｎｍのｎ形ＧａＡｓ層より成るコンタクト層２０が形成されている。このコンタクト層２０は、後述する導電性プラグ５８とＭＱＷ層２６の下側とを電気的に接続するためのものである。
【００２５】
コンタクト層２０上には、膜厚３０ｎｍのｎ形ＩｎＧａＰ層より成るストッパ層２２が形成されている。このストッパ層２２は、コンタクト層２０に達するコンタクトホール５４を形成する際に、エッチングストッパとして機能するものである。
【００２６】
ストッパ層２２上には、膜厚５０ｎｍのｎ形ＧａＡｓ層２４が形成されている。
【００２７】
ｎ形ＧａＡｓ層２４上には、膜厚４０ｎｍのｉ形ＡｌＧａＡｓ層と膜厚４ｎｍのｎ形ＧａＡｓ層とが交互に２０周期積層されて成る、厚さ９２０ｎｍのＭＱＷ層２６が形成されている。なお、このＭＱＷ層２６を構成するｉ形ＡｌＧａＡｓ層のＡｌ組成比は、０．３となっている。
【００２８】
ＭＱＷ層２６上には、膜厚４００ｎｍのｎ形ＧａＡｓ層より成るコンタクト層２８が形成されている。このコンタクト層２８は、後述する導体プラグ５０とＭＱＷ層２６の上側とを電気的に接続し、また、導体プラグ５０とＭＱＷ層３４の下側とを電気的に接続するためのものである。
【００２９】
コンタクト層２８上には、膜厚３０ｎｍのｎ形ＩｎＧａＰ層より成るストッパ層３０が形成されている。このストッパ層３０は、コンタクト層２８に達するコンタクトホール４６を形成する際に、エッチングストッパとして機能するものである。
【００３０】
ストッパ層３０上には、膜厚５０ｎｍのｎ形ＧａＡｓ層３２が形成されている。
【００３１】
ｎ形ＧａＡｓ層３２上には、膜厚４０ｎｍのｉ形ＡｌＧａＡｓ層と膜厚５ｎｍのｎ形ＧａＡｓ層とが交互に２０周期積層されて成る、厚さ９４０ｎｍのＭＱＷ層３４が形成されている。なお、このＭＱＷ層３４を構成するｉ形ＡｌＧａＡｓ層のＡｌ組成比は、０．２４となっている。
【００３２】
ＭＱＷ層３４上には、膜厚３００ｎｍのｎ形ＧａＡｓ層より成るコンタクト層３６が形成されている。このコンタクト層３６は、後述する接続電極１４ｂとＭＱＷ層３４の上側とを接続するためのものである。
【００３３】
コンタクト層３６上には、膜厚５ｎｍのｉ形ＡｌＧａＡｓ層より成るストッパ層３８が形成されている。このストッパ層３８は、後述する表面絶縁層４０をエッチングする際のエッチングストッパとして機能するものである。
【００３４】
ストッパ層３８上には、膜厚４００ｎｍのｉ形ＧａＡｓ層より成る表面絶縁層４０が形成されている。
【００３５】
表面絶縁層４０上には、膜厚５ｎｍのｉ形ＡｌＧａＡｓ層より成るストッパ層４２が形成されている。このストッパ層４２は、後述する光結合層４４をストライプ状にパターニングする際の、エッチングストッパとして機能するものである。
【００３６】
ストッパ層４２上には、膜厚６００ｎｍのｉ形ＧａＡｓ層より成る光結合層４４が形成されている。光結合層４４は、２．８μｍの幅でストライプ状に設けられており、そのピッチは３．５μｍとなっている。
【００３７】
接続電極１４ａが形成されている領域の下方には、光結合層４４の上面からコンタクト層２８に達するコンタクトホール４６が形成されている。コンタクトホール４６の内壁には、ＳｉＮ膜より成る絶縁膜４８が形成されている。こうして内壁に絶縁膜４８が形成されたコンタクトホール４６内には、光結合層４４の上面からコンタクト層２８に達する導電性プラグ５０が埋め込まれている。
【００３８】
また、接続電極１４ｃが形成されている領域の下方には、光結合層４４の上面からコンタクト層２８に達するコンタクトホール５２が形成されている。コンタクトホール５２の内壁には、ＳｉＮ膜より成る絶縁膜４８が形成されている。そして、更に、コンタクト層２８の上面からコンタクト層２０に達するコンタクトホール５４が延在している。絶縁膜４８が形成されたコンタクトホール５２の内壁及びコンタクトホール５４の内壁には、ＳｉＮ膜より成る絶縁膜５６が形成されている。内壁に絶縁膜４８、５６が形成されたコンタクトホール５２、５４内には、光結合層４４の上面からコンタクト層２０に達する導電性プラグ５８が埋め込まれている。
【００３９】
本実施形態による光半導体装置は、光結合層４４の上面からコンタクト層２８に達する導電性プラグ５０が形成されており、また、光結合層４４の上面からコンタクト層２０に達する導電性プラグ５８が形成されていることに主な特徴がある。図１９に示す従来の光半導体装置では、コンタクト層１２０、１２８から光結合層１４４に向かって開口部２００、２０２の面積が徐々に広くなっており、これによりＭＱＷ層１２６、１３４の面積が狭くなっていたため、高い感度を得ることができなかった。これに対し、本実施形態では、導電性プラグ５０、５８を用いて、コンタクト層２８、２０と接続電極１４ａ、１４ｃとがそれぞれ接続されており、導電性プラグ５０、５８の断面積は極めて小さい。このため、本実施形態では、十分に広い面積のＭＱＷ層２６、３４を確保することができ、高い感度を得ることができる。
【００４０】
具体的には、図１９に示す従来の光半導体装置の開口部２００の径を１８μｍ、開口部２０２の径を１０μｍとし、本実施形態による光半導体装置の導電性プラグ５０、５８の径を３μｍとし、１画素を４０μｍとすると、本実施形態による光半導体装置では、従来の光半導体装置に比べて検出電流を約４０％増加することが可能となる。
【００４１】
また、本実施形態によれば、導電性プラグ５０、５８がコンタクトホール４６、５２、５４内に埋め込まれているので、導電性プラグ５０、５８上に接続電極１４ａ、１４ｃを形成することができる。したがって、本実施形態によれば、接続電極１４ａ、１４ｃの配置位置について、設計上の自由度を向上することができる。
【００４２】
また、接続電極１４ｂが形成される領域の下方には、光結合層４４の上面からコンタクト層３６に達するコンタクトホール６０が形成されている。コンタクトホール６０内の、コンタクト層３６上には、オーミック電極６２ｂが形成されている。また、導電性プラグ５０、５８の上面にも、それぞれオーミック電極６２ａ、６２ｃが形成されている。
【００４３】
更に、全面に、Ａｕ／Ｔｉ／Ａｕ構造の積層膜より成るミラー電極６４が形成されている。ミラー電極６４は、ストライプ状にパターニングされた光結合層４４の上面及び側面のみならず、ストライプ状にパターニングされた領域の導電性プラグ５０、５８の上面及び側面にも形成されている。ミラー電極６４と光結合層４４とにより光結合器が構成されており、ＧａＡｓ基板１６側から入射する赤外線は、光結合器によって散乱され、ＭＱＷ層２６、３４で吸収される。また、ストライプ状にパターニングされた領域の導電性プラグ５０、５８とミラー電極６４とによっても、光結合器が構成されている。本実施形態によれば、導電性プラグ５０、５８の上部も、光結合層４４と同様にストライプ状にエッチングされているので、光結合器として機能することができ、これにより光を散乱することが可能となるので、更に高い感度を実現することが可能となる。
【００４４】
なお、ミラー電極６４は、センサ素子基板１２のほぼ全面に形成されているが、接続電極１４ａ、１４ｂ、１４ｃが互いに短絡することがないよう、適宜分離され絶縁されている。
【００４５】
また、センサ素子基板１２の各画素の周囲には、隣接する画素との絶縁を図るべく、画素分離溝６６が形成されている。
【００４６】
更に、全面に、膜厚５００ｎｍのＳｉＯＮ膜より成る絶縁膜６８が形成されている。この絶縁膜６８は、画素分離溝６６内にも形成されている。
【００４７】
接続電極１４ａ、１４ｂ、１４ｃが形成されている領域の下方の絶縁膜６８には、ミラー電極６４に達するコンタクトホール７０が形成されている。接続電極１４ａ、１４ｂ、１４ｃは、このコンタクトホール７０を介してミラー電極６４に接続されている。
【００４８】
このようなセンサ回路基板１２は、図３に示すように、接続電極１４ａ、１４ｂ、１４ｃを介して信号読出基板１０に接続される。
【００４９】
信号読出基板１０に設けられたバイアス電源７２からは、バイアス電圧が接続電極１４ａを介してセンサ素子基板１２側に供給される。また、ＭＱＷ層３４から出力される信号は、接続電極１４ｂを介して信号読出基板１０の信号蓄積部７４に出力される。また、ＭＱＷ層２６から出力される信号は、導電性プラグ５８と接続電極１４ｃとを介して信号読出基板１０の信号蓄積部７６に出力される。信号蓄積部７４、７６に蓄積された信号は、それぞれ読出回路７８を介して、信号出力端子８０（図２参照）から外部に出力される。
【００５０】
このように、本実施形態によれば、導電性プラグを用いてコンタクト層と接続電極とがそれぞれ接続されており、導電性プラグの断面積が極めて小さいので、十分に広い面積のＭＱＷ層を確保することができ、高い感度を得ることができる。
【００５１】
また、本実施形態によれば、導電性プラグの上部も、光結合層と同様にストライプ状にエッチングされているので、光結合器として機能することができ、これにより光を散乱することが可能となるので、更に高い感度を実現することが可能となる。
【００５２】
また、本実施形態によれば、導電性プラグがコンタクトホール内に埋め込まれているので、導電性プラグ上に接続電極を形成することができる。したがって、本実施形態によれば、接続電極の配置位置について、設計上の自由度を向上することができる。
【００５３】
（光半導体装置の製造方法）
次に、本実施形態による光半導体装置の製造方法を図４乃至図１７を用いて説明する。
【００５４】
まず、ＧａＡｓ基板１６上に、図４（ａ）に示すような複数の層を、ＭＯＶＰＥ法により順次形成する。これらの層を形成する際の原料ガスとしては、ＴＥＧａ（TriEthyl Gallium、（Ｃ2Ｈ5）3Ｇａ）、ＴＭＩｎ（TriMethyl Indium、（ＣＨ3）3Ｉｎ）、ＡｓＨ3、ＰＨ3を適宜用いることができる。また、ドーパント原料として、ＳｉＨ4を用いることができる。
【００５５】
まず、（１００）のＧａＡｓ基板１６上に、膜厚９００ｎｍのｉ形ＧａＡｓより成る画素分離絶縁層１８を形成する。
【００５６】
次に、画素分離絶縁層１８上に、膜厚１００ｎｍのｎ形ＧａＡｓ層より成るコンタクト層２０を形成する。なお、ドーパント不純物としては例えばＳｉを用いことができ、不純物濃度は例えば５×１０17ｃｍ-3とすることができる。
【００５７】
次に、コンタクト層２０上に、膜厚３０ｎｍのｎ形ＩｎＧａＰ層より成るストッパ層２２を形成する。ドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００５８】
次に、ストッパ層２２上に、膜厚５０ｎｍのｎ形ＧａＡｓ層２４を形成する。ドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００５９】
次に、ｎ形ＧａＡｓ層２４上に、膜厚４０ｎｍのｉ形ＡｌＧａＡｓ層と膜厚４ｎｍのｎ形ＧａＡｓ層とを交互に２０周期形成することにより、厚さ９２０ｎｍのＭＱＷ層２６を形成する。なお、このＭＱＷ層２６に用いるｉ形ＡｌＧａＡｓ層のＡｌ組成比は、例えば０．３とする。また、ｎ形ＧａＡｓ層に導入するドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００６０】
次に、ＭＱＷ層２６上に、膜厚４００ｎｍのｎ形ＧａＡｓ層より成るコンタクト層２８を形成する。ドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００６１】
次に、コンタクト層２８上に、膜厚３０ｎｍのｎ形ＩｎＧａＰ層より成るストッパ層３０を形成する。ドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００６２】
次に、ストッパ層３０上に、膜厚５０ｎｍのｎ形ＧａＡｓ層３２を形成する。ドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００６３】
次に、ｎ形ＧａＡｓ層上に、膜厚４０ｎｍのｉ形ＡｌＧａＡｓ層と膜厚５ｎｍのｎ形ＧａＡｓ層とを交互に２０周期形成して成る、厚さ９４０ｎｍのＭＱＷ層３４を形成する。なお、このｉ形ＡｌＧａＡｓ層のＡｌ組成比は、例えば０．２４とする。また、ｎ形ＧａＡｓ層に導入するドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００６４】
次に、ＭＱＷ層３４上に、膜厚３００ｎｍのｎ形ＧａＡｓ層より成るコンタクト層３６を形成する。ドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００６５】
次に、コンタクト層３６上に、膜厚５ｎｍのｉ形ＡｌＧａＡｓ層より成るストッパ層３８を形成する。
【００６６】
次に、ストッパ層３８上に、膜厚４００ｎｍのｉ形ＧａＡｓ層より成る表面絶縁層４０を形成する。
【００６７】
次に、表面絶縁層４０上に、膜厚５ｎｍのｉ形ＡｌＧａＡｓ層より成るストッパ層４２を形成する。
【００６８】
次に、ストッパ層４２上に、膜厚６００ｎｍのｉ形ＧａＡｓ層より成る光結合層４４を形成する。
【００６９】
こうして、図４（ａ）に示すように、ＧａＡｓ基板上１６に各層がエピタキシャル成長されることとなる。
【００７０】
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。次に、フォトリソグラフィ技術を用い、フォトレジスト膜にプロセスマーカの形状のパターンを形成する。これによりフォトレジストマスク（図示せず）が形成される。
【００７１】
次に、フォトレジストマスクをマスクとして、光結合層４４の表面から１００ｎｍの深さまでウエットエッチングを行う。エッチング液としては、ＨＦとＨ2Ｏ2とＨ2Ｏとを混合したエッチング液を用いることができる。
【００７２】
次に、フォトレジストマスクを除去する。こうして、光結合層４４にプロセスマーカ（図示せず）が形成されることとなる。
【００７３】
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、コンタクトホール４６、５２を形成するためのパターンをフォトレジスト膜に形成する。こうして、フォトレジストマスク８２が形成される。
【００７４】
次に、フォトレジストマスク８２をマスクとし、ストッパ層３０をエッチングストッパとして、ドライエッチングを行う。エッチングガスとしては、例えば、ＳｉＣｌ4を用いることができる。これにより、ストッパ層３０に達するコンタクトホール４６、５２が形成される。
【００７５】
次に、コンタクトホール４６、５２内に露出しているストッパ層２８を、ウエットエッチングによりエッチングする。エッチング液としては、ＨＣｌを用いることができる（図４（ｂ）参照）。この後、フォトレジストマスク８２を除去する。
【００７６】
次に、全面に、プラズマＣＶＤ法により、膜厚２００ｎｍのＳｉＮ膜より成る絶縁膜４８を形成する。原料ガスとしては、ＳｉＨ4とＮＨ3とを用いることができる。これにより、コンタクトホール４６、５２内にも絶縁膜４８が形成される（図５（ａ）参照）。
【００７７】
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、コンタクトホール４６が形成された領域が開口するフォトレジストマスク８６を形成する（図５（ｂ）参照）。
【００７８】
次に、フォトレジストマスク８６をマスクとして、コンタクトホール４６の底部の絶縁膜４８をドライエッチングする。エッチングガスとしては、ＣＨＦ3とＣ2Ｆ6とを用いることができる。この後、フォトレジストマスク８６を除去する。
【００７９】
次に、コンタクトホール４６内に、ＭＯＶＰＥ法により、ｎ形ＧａＡｓ層より成る導電性プラグ５０を選択成長する（図６（ａ）参照）。
【００８０】
次に、異方性エッチングにより、絶縁膜４８をエッチングする。これにより、光結合層４４上の絶縁膜４８と、コンタクトホール５２の底部の絶縁膜４８とがエッチングされる（図６（ｂ）参照）。
【００８１】
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、コンタクトホール５２が形成された領域が開口されたフォトレジストマスク８８を形成する。
【００８２】
次に、フォトレジストマスク８８をマスクとし、ストッパ層２２をエッチングストッパとして、ドライエッチングを行う。これにより、ストッパ層２２に達するコンタクトホール５４が形成される。エッチングガスとしては、例えば、ＳｉＣｌ4を用いることができる。
【００８３】
次に、コンタクトホール５４内に露出しているストッパ２２層を、ウエットエッチングによりエッチングする。エッチング液としては、ＨＣｌを用いることができる（図７（ａ）参照）。この後、フォトレジストマスクを除去する。
【００８４】
次に、プラズマＣＶＤ法により、膜厚２００ｎｍのＳｉＮ膜より成る絶縁膜５６を形成する。原料ガスとしては、ＳｉＨ4とＮＨ3とを用いることができる。これにより、コンタクトホール５４内にも絶縁膜５６が形成される（図７（ｂ）参照）。
【００８５】
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、コンタクトホール５４が形成された領域を開口するフォトレジストマスク９０を形成する。
【００８６】
次に、フォトレジストマスク９０をマスクとして、コンタクトホール５４の底部の絶縁膜５６をドライエッチングする。エッチングガスとしては、ＣＨＦ3とＣ2Ｆ6とを用いることができる（図８（ａ）参照）。この後、フォトレジストマスクを除去する。
【００８７】
次に、絶縁膜４８、５６が形成されたコンタクトホール５２、５４内に、ＭＯＶＰＥ法により、ｎ形ＧａＡｓ層より成る導電性プラグ５８を選択成長する（図８（ｂ）参照）。
【００８８】
次に、ドライエッチングにより、表面の絶縁膜５６をエッチングする（図９（ａ）参照）。
【００８９】
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、ストライプ状にパターニングし、これによりフォトレジストマスク９２を形成する（図９（ｂ）参照）。
【００９０】
次に、フォトレジストマスク９２をマスクとし、ストッパ層４２をエッチングストッパとして、光結合層４４をドライエッチングする。エッチングガスとしては、例えばＳｉＣｌ4とＳＦ6とを用いることができる。
【００９１】
次に、ウエットエッチングにより、ストッパ層４２をエッチングする。エッチング液としては、例えば、ＮＨ4ＯＨとＨ2Ｏとを混合したエッチング液を用いることができる（図１０（ａ）参照）。この後、フォトレジストマスク９２を除去する。
【００９２】
次に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、コンタクトホール６０を形成するためのパターンをフォトレジスト膜に開口する。これにより、フォトレジストマスク９４が形成される。次に、フォトレジストマスク９４をマスクとし、ストッパ層３８をエッチングストッパとして、ドライエッチングを行う。エッチングガスとしては、ＳｉＣｌ4とＳＦ6とを用いることができる。
【００９３】
次に、ウエットエッチングにより、ストッパ層３８をエッチングする。エッチング液としては、例えば、ＮＨ4ＯＨとＨ2Ｏとを混合したエッチング液を用いることができる（図１０（ｂ）参照）。この後、フォトレジストマスクを除去する。
【００９４】
次に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、オーミック電極６２ａ、６２ｂ、６２ｃを形成するためのパターンをフォトレジスト膜に開口する。これにより、フォトレジストマスク９６が形成される（図１１（ａ）参照）。
【００９５】
次に、フォトレジストマスク９６をマスクとして、全面に、蒸着法により、膜厚５０ｎｍのＡｕＧｅ／Ｎｉ／Ａｕより成る積層膜９８を形成する（図１１（ｂ）参照）。
【００９６】
次に、リフトオフを行う。こうして、積層膜９８より成るオーミック電極６２ａ、６２ｂ、６２ｃが形成される（図１２（ａ）参照）。
【００９７】
次に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、ミラー電極６４を形成するためのパターンをフォトレジスト膜に開口する。これにより、フォトレジストマスク１００が形成される（図１２（ｂ）参照）。
【００９８】
次に、フォトレジストマスクをマスクとして、全面に、蒸着法により、膜厚２００ｎｍのＡｕ膜、膜厚２００ｎｍのＴｉ膜、膜厚１００ｎｍのＡｕ膜を順次積層し、これによりＡｕ／Ｔｉ／Ａｕ構造の積層膜１０２を形成する（図１３（ａ）参照）。
【００９９】
次に、リフトオフを行う。こうして、積層膜１０２より成るミラー電極６４が形成される（図１３（ｂ）参照）。
【０１００】
次に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、画素分離溝６６を形成するためのパターンをフォトレジスト膜に開口する。これにより、フォトレジストマスク１０４が形成される（図１４（ａ）参照）。
【０１０１】
次に、フォトレジストマスク１０４をマスクとし、ストッパ層３０をエッチングストッパとして、ドライエッチングを行う。エッチングガスとしては、ＳｉＣｌ4を用いることができる。これにより、ストッパ層３０に達する画素分離溝６６が形成される。
【０１０２】
次に、フォトレジストマスク１０４をマスクとして、ウエットエッチングによりストッパ膜３０をエッチングする。エッチング液としては、ＨＣｌを用いることができる。
【０１０３】
次に、フォトレジストマスク１０４をマスクとし、ストッパ層２２をエッチングストッパとして、ドライエッチングを行う。エッチングガスとしては、ＳｉＣｌ4を用いることができる。これにより、ストッパ層２２に達する画素分離溝６６が形成される。
【０１０４】
次に、フォトレジストマスク１０４をマスクとして、ウエットエッチングによりストッパ膜２２をエッチングする。エッチング液としては、ＨＣｌを用いることができる。
【０１０５】
次に、フォトレジストマスク１０４をマスクとして、ウエットエッチングを行う。エッチング液としては、ＨＦとＨ2Ｏ2とＨ2Ｏより成るエッチング液を用いることができる。こうして、画素分離絶縁層１８の表面から所定の深さまで、画素分離溝６６が形成される。この後、フォトレジストマスク１０４を除去する（図１４（ｂ）参照）。
【０１０６】
次に、全面に、プラズマＣＶＤ法により、膜厚５００ｎｍのＳｉＯＮ膜より成る絶縁膜６８を形成する。これにより、画素分離溝６６内にも絶縁膜６８が形成される（図１５（ａ）参照）。
【０１０７】
次に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、オーミック電極が形成された位置に対応するように、フォトレジスト膜に開口部を形成する。これにより、フォトレジストマスク１０６が形成される（図１５（ｂ）参照）。
【０１０８】
次に、フォトレジストマスク１０６をマスクとして、絶縁膜６８をドライエッチングする。エッチングガスとしては、ＣＨＦ3とＣ2Ｆ6とを用いることができる。こうして、オーミック電極６２ａ、６２ｂ、６２ｃに対応して、ミラー電極６４に達するコンタクトホール７０が形成される（図１６（ａ）参照）。
【０１０９】
次に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、接続電極１４ａ、１４ｂ、１４ｃの形状の開口部を形成する。これにより、フォトレジストマスク１０８が形成される（図１６（ｂ）参照）。
【０１１０】
次に、全面に、膜厚７μｍのＩｎ膜を蒸着する。この後、リフトオフを行う。こうして、Ｉｎ膜より成る接続電極１４ａ、１４ｂ、１４ｃが形成されることとなる（図１７参照）。
【０１１１】
（変形例）
次に、本実施形態の変形例による光半導体装置を図１８を用いて説明する。図１８は、本実施形態の本変形例による光半導体装置を示す平面図である。
【０１１２】
本変形例による光半導体装置は、オーミック電極６２ａ、６２ｃが配線１１０、１１２を介して、それぞれ接続電極１４ａ、１４ｃに接続されていることに主な特徴がある。
【０１１３】
図１に示す第１実施形態による光半導体装置では、オーミック電極６２ａ、６２ｃの上方に位置するように接続電極１４ａ、１４ｃを形成していたが、本変形例によれば、接続電極１４ａ、１４ｃをオーミック電極６２ａ、６２ｃが形成された位置から離間して形成することができる。
【０１１４】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１１５】
例えば、上記実施形態では、ＭＱＷ層を２つ形成した光半導体装置を例に説明したが、更に多くのＭＱＷ層を有する光半導体装置にも適用することができる。
【０１１６】
また、上記実施形態では、赤外線に反応する光半導体装置を例に説明したが、あらゆる波長の光に反応する光半導体装置に適用することができる。
【０１１７】
【発明の効果】
以上の通り、本発明によれば、導電性プラグを用いてコンタクト層と接続電極とがそれぞれ接続されており、導電性プラグの断面積が極めて小さいので、十分に広い面積のＭＱＷ層を確保することができ、高い感度を得ることができる。
【０１１８】
また、本発明によれば、導電性プラグの上部も、光結合層と同様にストライプ状にエッチングされているので、光結合器として機能することができ、これにより光を散乱することが可能となるので、更に高い感度を実現することが可能となる。
【０１１９】
また、本発明によれば、導電性プラグがコンタクトホール内に埋め込まれているので、導電性プラグ上に接続電極を形成することができる。したがって、本実施形態によれば、接続電極の配置位置について、設計上の自由度を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による光半導体装置のセンサ素子基板の一画素を示す断面図及び平面図である。
【図２】本発明の一実施形態による光半導体装置を示す斜視図である。
【図３】センサ素子基板と信号読出基板との接続状態を示す概念図である。
【図４】本発明の一実施形態による光半導体装置の製造方法（その１）を示す工程断面図である。
【図５】本発明の一実施形態による光半導体装置の製造方法（その２）を示す工程断面図である。
【図６】本発明の一実施形態による光半導体装置の製造方法（その３）を示す工程断面図である。
【図７】本発明の一実施形態による光半導体装置の製造方法（その４）を示す工程断面図である。
【図８】本発明の一実施形態による光半導体装置の製造方法（その５）を示す工程断面図である。
【図９】本発明の一実施形態による光半導体装置の製造方法（その６）を示す工程断面図である。
【図１０】本発明の一実施形態による光半導体装置の製造方法（その７）を示す工程断面図である。
【図１１】本発明の一実施形態による光半導体装置の製造方法（その８）を示す工程断面図である。
【図１２】本発明の一実施形態による光半導体装置の製造方法（その９）を示す工程断面図である。
【図１３】本発明の一実施形態による光半導体装置の製造方法（その１０）を示す工程断面図である。
【図１４】本発明の一実施形態による光半導体装置の製造方法（その１１）を示す工程断面図である。
【図１５】本発明の一実施形態による光半導体装置の製造方法（その１２）を示す工程断面図である。
【図１６】本発明の一実施形態による光半導体装置の製造方法（その１３）を示す工程断面図である。
【図１７】本発明の一実施形態による光半導体装置の製造方法（その１４）を示す工程断面図である。
【図１８】本発明の一実施形態による光半導体装置の変形例を示す平面図である。
【図１９】従来の光半導体装置を示す断面図及び平面図である。
【符号の説明】
１０…読出回路基板
１２…センサ素子基板
１４ａ、１４ｂ、１４ｃ…接続電極
１６…ＧａＡｓ基板
１８…画素分離絶縁層
２０…コンタクト層
２２…ストッパ層
２４…ｎ形ＧａＡｓ層
２６…ＭＱＷ層
２８…コンタクト層
３０…ストッパ層
３２…ｎ形ＧａＡｓ層
３４…ＭＱＷ層
３６…コンタクト層
３８…ストッパ層
４０…表面絶縁層
４２…ストッパ層
４４…光結合層
４６…コンタクトホール
４８…絶縁膜
５０…導電性プラグ
５２…コンタクトホール
５４…コンタクトホール
５６…絶縁膜
５８…導電性プラグ
６０…コンタクトホール
６２…オーミック電極
６４…ミラー電極
６６…画素分離溝
６８…絶縁膜
７０…コンタクトホール
７２…バイアス電源
７４…信号蓄積部
７６…信号蓄積部
７８…読出回路
８０…信号出力端子
８２…フォトレジストマスク
８６…フォトレジストマスク
８８…フォトレジストマスク
９０…フォトレジストマスク
９２…フォトレジストマスク
９４…フォトレジストマスク
９６…フォトレジストマスク
９８…積層膜
１００…フォトレジストマスク
１０２…積層膜
１０４…フォトレジストマスク
１０６…フォトレジストマスク
１０８…フォトレジストマスク
１１０…配線
１１２…配線
１１４ａ、１１４ｂ、１１４ｃ…接続電極
１１６…ＧａＡｓ基板
１１８…画素分離絶縁層
１２０…コンタクト層
１２６…ＭＱＷ層
１２８…コンタクト層
１３４…ＭＱＷ層
１３６…コンタクト層
１４０…表面絶縁層
１４４…光結合層
１６２ａ、１６２ｂ、１６２ｃ…オーミック電極
１６４…ミラー電極
１６６…画素分離溝
１６８…絶縁膜
２００…開口部
２０２…開口部
２０４…配線
２０６…配線
【発明の属する技術分野】
本発明は、光半導体装置及びその製造方法に係り、特に、検出感度を向上しうる光半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来より、二波長の赤外線に対応した量子井戸型の赤外線センサが知られている。
【０００３】
従来の赤外センサ、即ち従来の光半導体装置を図１９を用いて説明する。図１９（ｂ）は、従来の光半導体装置のセンサ素子基板側の一画素を示す平面図であり、図１９（ａ）は、図１９（ｂ）のＡ−Ａ′線断面図である。
【０００４】
図１９（ａ）に示すように、センサ素子基板側の基板１１６上には、画素分離絶縁層１１８が形成されており、画素分離絶縁層１１８上にはコンタクト層１２０が形成されている。コンタクト層１２０上には、ＭＱＷ（Multi Quantum Well）層１２６が形成されており、ＭＱＷ層１２６上にはコンタクト層１２８が形成されている。
【０００５】
コンタクト層１２８上には、ＭＱＷ層１２６と光吸収特性が異なるＭＱＷ層１３４が形成されており、ＭＱＷ層１３４上には、コンタクト層１３６が形成されている。
【０００６】
コンタクト層１３６上には、絶縁層１４０が形成されており、絶縁層１４０上には、光結合層１４４がストライプ状に形成されている。
【０００７】
ストライプ状に形成された光結合層１４４の上面及び側面には、ミラー電極１６４が形成されている。このミラー電極１６４と光結合層１４４とにより光結合器が構成されており、基板１１６側から入射する光は、光結合器により散乱してＭＱＷ層１２６、１３４に吸収される。
【０００８】
このような光半導体装置では、ミラー電極１６４の上面からコンタクト層１２０、１２８に達する開口部２００、２０２がそれぞれ形成されており、この開口部２００、２０２はコンタクト層１２０、１２８側からミラー電極１６４側に向かって徐々に広がっている。また、各画素を分離する画素分離溝１６６が、画素分離絶縁層１１８に達するように形成されている。そして、全面に絶縁膜１６８が形成されている。
【０００９】
開口部２００、２０２の底面には、それぞれコンタクト層１２０、１２８に達するコンタクトホールが更に形成されており、このコンタクトホール内のコンタクト層１２０、１２８上には、それぞれオーミック電極１６２ｃ、１６２ａが形成されている。
【００１０】
開口部２００、２０２の外側には、図１９（ｂ）に示すように３つの接続電極１１４ａ、１１４ｂ、１１４ｃが円柱状に形成されている。これら接続電極１１４ａ、１１４ｂ、１１４ｃは、検出信号を読み出すための読出回路基板（図示せず）に接続するためのものである。
【００１１】
接続電極１１４ａは、配線２０６によりコンタクト層１２８上に形成されたオーミック電極１６２ａに接続されている。また、接続電極１１４ｃは、配線２０４によりコンタクト層１２０上に形成されたオーミック電極１６２ｃに接続されている。また、接続電極１１４ｂは、コンタクト層１３６上に形成されたオーミック電極１６２ｂに接続されている。
【００１２】
なお、ミラー電極１６４は、全面に形成されているが、接続電極１１４ａ、１１４ｂ、１１４ｃどおしの短絡を回避すべく、接続電極１１４ａ、１１４ｂ、１１４ｃの周囲で分離されている。
【００１３】
このような光半導体装置では、読出回路基板側から接続電極１１４ａを介して直流バイアスが加えられる。そして、接続電極１１４ｂを介してＭＱＷ層１３４からの出力が読出回路基板に出力され、接続電極１１４ｃを介してＭＱＷ層１２６からの出力が読出回路基板に出力される。
【００１４】
【発明が解決しようとする課題】
しかしながら、従来の光半導体装置は、開口部２００、２０２が大きく形成されており、殊に下側のＭＱＷ層１２６に達する開口部２００は極めて大きく形成されているため、これにより光結合器の面積やＭＱＷ層１２６、１３４の面積が小さくなってしまっていた。即ち、このような構造の光半導体装置では、受光面積が極めて狭くなってしまい、十分な感度が得られなかった。
【００１５】
本発明の目的は、光検出感度を向上しうる光半導体装置及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的は、基板上に形成された第１のコンタクト層と、前記第１のコンタクト層上に形成された第１の量子井戸層と、前記第１の量子井戸層上に形成された第２のコンタクト層と、前記第２のコンタクト層上に、ストライプ状に形成された光結合層と、前記光結合層表面から前記第１のコンタクト層に達し、その上部がストライプ状にエッチングされ、前記光結合層と同じ材料から成る第１の導電性プラグと、前記光結合層の上面及び側面、並びに、ストライプ状にエッチングされた領域の前記第１の導電性プラグの上面及び側面に形成され、前記基板側から入射する光を反射する反射層とを有することを特徴とする光半導体装置により達成される。これにより、導電性プラグを用いてコンタクト層と接続電極とがそれぞれ接続されており、導電性プラグの断面積が極めて小さいので、十分に広い面積の量子井戸層を確保することができ、高い感度を得ることができる。また、導電性プラグの上部も、光結合層と同様にストライプ状にエッチングされているので、光結合器として機能することができ、これにより光を散乱することが可能となるので、更に高い感度を実現することが可能となる。また、導電性プラグがコンタクトホール内に埋め込まれているので、導電性プラグ上に接続電極を形成することができる。したがって、接続電極の配置位置について、設計上の自由度を向上することができる。
【００１７】
また、上記の光半導体装置において、前記基板上、前記第１のコンタクト層下に形成された第３のコンタクト層と、前記第３のコンタクト層上、前記第１のコンタクト層下に形成された、前記第１の量子井戸層と光吸収特性が異なる第２の量子井戸層と、前記光結合層表面から前記第３のコンタクト層に達し、その上部がストライプ状にエッチングされた第２の導電性プラグとを更に有し、前記反射層は、ストライプ状にエッチングされた領域の前記第２の導電性プラグの上面及び側面にも形成されていることが望ましい。
また、上記の光半導体装置において、前記光結合層は、ｉ形ＧａＡｓ層より成り、前記第１の導電性プラグは、ｎ形ＧａＡｓ層より成ることが望ましい。
【００１８】
また、上記目的は、基板上に、第１のコンタクト層を形成する工程と、前記第１のコンタクト層上に、第１の量子井戸層を形成する工程と、前記第１の量子井戸層上に、第２のコンタクト層を形成する工程と、前記第２のコンタクト層上に、光結合層を形成する工程と、前記第１のコンタクト層に達する第１のコンタクトホールを形成する工程と、前記第１のコンタクトホールの内壁に第１の絶縁膜を形成する工程と、前記第１の絶縁膜が形成された前記第１のコンタクトホール内に、前記光結合層と同じ材料から成り、前記第１のコンタクト層に接続する第１の導電性プラグを形成する工程と、前記第１の導電性プラグの上部及び前記光結合層をストライプ状にエッチングする工程と、前記光結合層の上面及び側面、並びに、ストライプ状に形成された領域の前記第１の導電性プラグの上面及び側面に、反射層を形成する工程とを有することを特徴とする光半導体装置の製造方法により達成される。これにより、導電性プラグを用いてコンタクト層と接続電極とがそれぞれ接続され、導電性プラグの断面積が極めて小さいので、十分に広い面積の量子井戸層を確保することができ、高い感度を得ることができる。また、導電性プラグの上部も、光結合層と同様にストライプ状にエッチングされるので、光結合器として機能することができ、これにより光を散乱することが可能となるので、更に高い感度を実現することが可能となる。また、導電性プラグがコンタクトホール内に埋め込まれているので、導電性プラグ上に接続電極を形成することができる。したがって、接続電極の配置位置について、設計上の自由度を向上することができる。
【００１９】
また、上記の光半導体装置の製造方法において、前記第１のコンタクト層を形成する工程前に、前記基板上に第３のコンタクト層を形成する工程と、前記第３のコンタクト層上に前記第１の量子井戸層と光吸収特性が異なる第２の量子井戸層を形成する工程とを更に有し、前記第１のコンタクトホールを形成する工程では、前記第１のコンタクト層に達する第２のコンタクトホールをも形成し、前記第１の絶縁膜を形成する工程では、前記第２のコンタクトホールの底面及び内壁に前記第１の絶縁膜を形成し、前記第１の導電性プラグを形成する工程後、前記エッチング工程前に、前記第２のコンタクトホールに接続された第３のコンタクトホールを前記第３のコンタクト層に達するように形成する工程と、前記第３のコンタクトホールの内壁に第２の絶縁膜を形成する工程と、前記第３のコンタクトホール内に、前記第３のコンタクト層に接続する第２の導電性プラグを形成する工程とを更に有し、前記エッチング工程では、前記第２の導電性プラグの上部をもストライプ状にエッチングし、前記反射層を形成する工程では、ストライプ状に形成された領域の前記第２の導電性プラグの上面及び側面にも前記反射層を形成することが望ましい。
また、上記の光半導体装置の製造方法において、前記光結合層は、ｉ形ＧａＡｓ層より成り、前記第１の導電性プラグは、ｎ形ＧａＡｓ層より成ることが望ましい。
【００２０】
【発明の実施の形態】
本発明の一実施形態による光半導体装置を図１乃至図１７を用いて説明する。図１は、本実施形態による光半導体装置のセンサ素子基板の一画素を示す断面図及び平面図である。なお、図１（ａ）は、図１（ｂ）のＡ−Ａ′線断面図である。図２は、本実施形態による光半導体装置を示す斜視図である。図３は、センサ素子基板と信号読出基板との接続状態を示す概念図である。図４乃至図１７は、本実施形態による光半導体装置の製造方法を示す工程断面図である。
【００２１】
図２に示すように、本実施形態による光半導体装置は、読出回路基板１０上に、センサ素子基板１２が実装された構成となっている。センサ素子基板１２には、一画素に対応して３個ずつ接続電極１４ａ、１４ｂ、１４ｃが設けられており、この接続電極１４ａ、１４ｂ、１４ｃにより、センサ素子基板１２の各画素が読出回路基板１０に接続されている。
【００２２】
まず、本実施形態による光半導体装置のセンサ素子基板について図１を用いて説明する。
【００２３】
図１に示すように、（１００）のＧａＡｓ基板１６上には、膜厚９００ｎｍのｉ形ＧａＡｓより成る画素分離絶縁層１８が形成されている。
【００２４】
画素分離絶縁層１８上には、膜厚１００ｎｍのｎ形ＧａＡｓ層より成るコンタクト層２０が形成されている。このコンタクト層２０は、後述する導電性プラグ５８とＭＱＷ層２６の下側とを電気的に接続するためのものである。
【００２５】
コンタクト層２０上には、膜厚３０ｎｍのｎ形ＩｎＧａＰ層より成るストッパ層２２が形成されている。このストッパ層２２は、コンタクト層２０に達するコンタクトホール５４を形成する際に、エッチングストッパとして機能するものである。
【００２６】
ストッパ層２２上には、膜厚５０ｎｍのｎ形ＧａＡｓ層２４が形成されている。
【００２７】
ｎ形ＧａＡｓ層２４上には、膜厚４０ｎｍのｉ形ＡｌＧａＡｓ層と膜厚４ｎｍのｎ形ＧａＡｓ層とが交互に２０周期積層されて成る、厚さ９２０ｎｍのＭＱＷ層２６が形成されている。なお、このＭＱＷ層２６を構成するｉ形ＡｌＧａＡｓ層のＡｌ組成比は、０．３となっている。
【００２８】
ＭＱＷ層２６上には、膜厚４００ｎｍのｎ形ＧａＡｓ層より成るコンタクト層２８が形成されている。このコンタクト層２８は、後述する導体プラグ５０とＭＱＷ層２６の上側とを電気的に接続し、また、導体プラグ５０とＭＱＷ層３４の下側とを電気的に接続するためのものである。
【００２９】
コンタクト層２８上には、膜厚３０ｎｍのｎ形ＩｎＧａＰ層より成るストッパ層３０が形成されている。このストッパ層３０は、コンタクト層２８に達するコンタクトホール４６を形成する際に、エッチングストッパとして機能するものである。
【００３０】
ストッパ層３０上には、膜厚５０ｎｍのｎ形ＧａＡｓ層３２が形成されている。
【００３１】
ｎ形ＧａＡｓ層３２上には、膜厚４０ｎｍのｉ形ＡｌＧａＡｓ層と膜厚５ｎｍのｎ形ＧａＡｓ層とが交互に２０周期積層されて成る、厚さ９４０ｎｍのＭＱＷ層３４が形成されている。なお、このＭＱＷ層３４を構成するｉ形ＡｌＧａＡｓ層のＡｌ組成比は、０．２４となっている。
【００３２】
ＭＱＷ層３４上には、膜厚３００ｎｍのｎ形ＧａＡｓ層より成るコンタクト層３６が形成されている。このコンタクト層３６は、後述する接続電極１４ｂとＭＱＷ層３４の上側とを接続するためのものである。
【００３３】
コンタクト層３６上には、膜厚５ｎｍのｉ形ＡｌＧａＡｓ層より成るストッパ層３８が形成されている。このストッパ層３８は、後述する表面絶縁層４０をエッチングする際のエッチングストッパとして機能するものである。
【００３４】
ストッパ層３８上には、膜厚４００ｎｍのｉ形ＧａＡｓ層より成る表面絶縁層４０が形成されている。
【００３５】
表面絶縁層４０上には、膜厚５ｎｍのｉ形ＡｌＧａＡｓ層より成るストッパ層４２が形成されている。このストッパ層４２は、後述する光結合層４４をストライプ状にパターニングする際の、エッチングストッパとして機能するものである。
【００３６】
ストッパ層４２上には、膜厚６００ｎｍのｉ形ＧａＡｓ層より成る光結合層４４が形成されている。光結合層４４は、２．８μｍの幅でストライプ状に設けられており、そのピッチは３．５μｍとなっている。
【００３７】
接続電極１４ａが形成されている領域の下方には、光結合層４４の上面からコンタクト層２８に達するコンタクトホール４６が形成されている。コンタクトホール４６の内壁には、ＳｉＮ膜より成る絶縁膜４８が形成されている。こうして内壁に絶縁膜４８が形成されたコンタクトホール４６内には、光結合層４４の上面からコンタクト層２８に達する導電性プラグ５０が埋め込まれている。
【００３８】
また、接続電極１４ｃが形成されている領域の下方には、光結合層４４の上面からコンタクト層２８に達するコンタクトホール５２が形成されている。コンタクトホール５２の内壁には、ＳｉＮ膜より成る絶縁膜４８が形成されている。そして、更に、コンタクト層２８の上面からコンタクト層２０に達するコンタクトホール５４が延在している。絶縁膜４８が形成されたコンタクトホール５２の内壁及びコンタクトホール５４の内壁には、ＳｉＮ膜より成る絶縁膜５６が形成されている。内壁に絶縁膜４８、５６が形成されたコンタクトホール５２、５４内には、光結合層４４の上面からコンタクト層２０に達する導電性プラグ５８が埋め込まれている。
【００３９】
本実施形態による光半導体装置は、光結合層４４の上面からコンタクト層２８に達する導電性プラグ５０が形成されており、また、光結合層４４の上面からコンタクト層２０に達する導電性プラグ５８が形成されていることに主な特徴がある。図１９に示す従来の光半導体装置では、コンタクト層１２０、１２８から光結合層１４４に向かって開口部２００、２０２の面積が徐々に広くなっており、これによりＭＱＷ層１２６、１３４の面積が狭くなっていたため、高い感度を得ることができなかった。これに対し、本実施形態では、導電性プラグ５０、５８を用いて、コンタクト層２８、２０と接続電極１４ａ、１４ｃとがそれぞれ接続されており、導電性プラグ５０、５８の断面積は極めて小さい。このため、本実施形態では、十分に広い面積のＭＱＷ層２６、３４を確保することができ、高い感度を得ることができる。
【００４０】
具体的には、図１９に示す従来の光半導体装置の開口部２００の径を１８μｍ、開口部２０２の径を１０μｍとし、本実施形態による光半導体装置の導電性プラグ５０、５８の径を３μｍとし、１画素を４０μｍとすると、本実施形態による光半導体装置では、従来の光半導体装置に比べて検出電流を約４０％増加することが可能となる。
【００４１】
また、本実施形態によれば、導電性プラグ５０、５８がコンタクトホール４６、５２、５４内に埋め込まれているので、導電性プラグ５０、５８上に接続電極１４ａ、１４ｃを形成することができる。したがって、本実施形態によれば、接続電極１４ａ、１４ｃの配置位置について、設計上の自由度を向上することができる。
【００４２】
また、接続電極１４ｂが形成される領域の下方には、光結合層４４の上面からコンタクト層３６に達するコンタクトホール６０が形成されている。コンタクトホール６０内の、コンタクト層３６上には、オーミック電極６２ｂが形成されている。また、導電性プラグ５０、５８の上面にも、それぞれオーミック電極６２ａ、６２ｃが形成されている。
【００４３】
更に、全面に、Ａｕ／Ｔｉ／Ａｕ構造の積層膜より成るミラー電極６４が形成されている。ミラー電極６４は、ストライプ状にパターニングされた光結合層４４の上面及び側面のみならず、ストライプ状にパターニングされた領域の導電性プラグ５０、５８の上面及び側面にも形成されている。ミラー電極６４と光結合層４４とにより光結合器が構成されており、ＧａＡｓ基板１６側から入射する赤外線は、光結合器によって散乱され、ＭＱＷ層２６、３４で吸収される。また、ストライプ状にパターニングされた領域の導電性プラグ５０、５８とミラー電極６４とによっても、光結合器が構成されている。本実施形態によれば、導電性プラグ５０、５８の上部も、光結合層４４と同様にストライプ状にエッチングされているので、光結合器として機能することができ、これにより光を散乱することが可能となるので、更に高い感度を実現することが可能となる。
【００４４】
なお、ミラー電極６４は、センサ素子基板１２のほぼ全面に形成されているが、接続電極１４ａ、１４ｂ、１４ｃが互いに短絡することがないよう、適宜分離され絶縁されている。
【００４５】
また、センサ素子基板１２の各画素の周囲には、隣接する画素との絶縁を図るべく、画素分離溝６６が形成されている。
【００４６】
更に、全面に、膜厚５００ｎｍのＳｉＯＮ膜より成る絶縁膜６８が形成されている。この絶縁膜６８は、画素分離溝６６内にも形成されている。
【００４７】
接続電極１４ａ、１４ｂ、１４ｃが形成されている領域の下方の絶縁膜６８には、ミラー電極６４に達するコンタクトホール７０が形成されている。接続電極１４ａ、１４ｂ、１４ｃは、このコンタクトホール７０を介してミラー電極６４に接続されている。
【００４８】
このようなセンサ回路基板１２は、図３に示すように、接続電極１４ａ、１４ｂ、１４ｃを介して信号読出基板１０に接続される。
【００４９】
信号読出基板１０に設けられたバイアス電源７２からは、バイアス電圧が接続電極１４ａを介してセンサ素子基板１２側に供給される。また、ＭＱＷ層３４から出力される信号は、接続電極１４ｂを介して信号読出基板１０の信号蓄積部７４に出力される。また、ＭＱＷ層２６から出力される信号は、導電性プラグ５８と接続電極１４ｃとを介して信号読出基板１０の信号蓄積部７６に出力される。信号蓄積部７４、７６に蓄積された信号は、それぞれ読出回路７８を介して、信号出力端子８０（図２参照）から外部に出力される。
【００５０】
このように、本実施形態によれば、導電性プラグを用いてコンタクト層と接続電極とがそれぞれ接続されており、導電性プラグの断面積が極めて小さいので、十分に広い面積のＭＱＷ層を確保することができ、高い感度を得ることができる。
【００５１】
また、本実施形態によれば、導電性プラグの上部も、光結合層と同様にストライプ状にエッチングされているので、光結合器として機能することができ、これにより光を散乱することが可能となるので、更に高い感度を実現することが可能となる。
【００５２】
また、本実施形態によれば、導電性プラグがコンタクトホール内に埋め込まれているので、導電性プラグ上に接続電極を形成することができる。したがって、本実施形態によれば、接続電極の配置位置について、設計上の自由度を向上することができる。
【００５３】
（光半導体装置の製造方法）
次に、本実施形態による光半導体装置の製造方法を図４乃至図１７を用いて説明する。
【００５４】
まず、ＧａＡｓ基板１６上に、図４（ａ）に示すような複数の層を、ＭＯＶＰＥ法により順次形成する。これらの層を形成する際の原料ガスとしては、ＴＥＧａ（TriEthyl Gallium、（Ｃ2Ｈ5）3Ｇａ）、ＴＭＩｎ（TriMethyl Indium、（ＣＨ3）3Ｉｎ）、ＡｓＨ3、ＰＨ3を適宜用いることができる。また、ドーパント原料として、ＳｉＨ4を用いることができる。
【００５５】
まず、（１００）のＧａＡｓ基板１６上に、膜厚９００ｎｍのｉ形ＧａＡｓより成る画素分離絶縁層１８を形成する。
【００５６】
次に、画素分離絶縁層１８上に、膜厚１００ｎｍのｎ形ＧａＡｓ層より成るコンタクト層２０を形成する。なお、ドーパント不純物としては例えばＳｉを用いことができ、不純物濃度は例えば５×１０17ｃｍ-3とすることができる。
【００５７】
次に、コンタクト層２０上に、膜厚３０ｎｍのｎ形ＩｎＧａＰ層より成るストッパ層２２を形成する。ドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００５８】
次に、ストッパ層２２上に、膜厚５０ｎｍのｎ形ＧａＡｓ層２４を形成する。ドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００５９】
次に、ｎ形ＧａＡｓ層２４上に、膜厚４０ｎｍのｉ形ＡｌＧａＡｓ層と膜厚４ｎｍのｎ形ＧａＡｓ層とを交互に２０周期形成することにより、厚さ９２０ｎｍのＭＱＷ層２６を形成する。なお、このＭＱＷ層２６に用いるｉ形ＡｌＧａＡｓ層のＡｌ組成比は、例えば０．３とする。また、ｎ形ＧａＡｓ層に導入するドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００６０】
次に、ＭＱＷ層２６上に、膜厚４００ｎｍのｎ形ＧａＡｓ層より成るコンタクト層２８を形成する。ドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００６１】
次に、コンタクト層２８上に、膜厚３０ｎｍのｎ形ＩｎＧａＰ層より成るストッパ層３０を形成する。ドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００６２】
次に、ストッパ層３０上に、膜厚５０ｎｍのｎ形ＧａＡｓ層３２を形成する。ドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００６３】
次に、ｎ形ＧａＡｓ層上に、膜厚４０ｎｍのｉ形ＡｌＧａＡｓ層と膜厚５ｎｍのｎ形ＧａＡｓ層とを交互に２０周期形成して成る、厚さ９４０ｎｍのＭＱＷ層３４を形成する。なお、このｉ形ＡｌＧａＡｓ層のＡｌ組成比は、例えば０．２４とする。また、ｎ形ＧａＡｓ層に導入するドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００６４】
次に、ＭＱＷ層３４上に、膜厚３００ｎｍのｎ形ＧａＡｓ層より成るコンタクト層３６を形成する。ドーパント不純物としては、例えばＳｉを用いことができ、不純物濃度は、例えば５×１０17ｃｍ-3とすることができる。
【００６５】
次に、コンタクト層３６上に、膜厚５ｎｍのｉ形ＡｌＧａＡｓ層より成るストッパ層３８を形成する。
【００６６】
次に、ストッパ層３８上に、膜厚４００ｎｍのｉ形ＧａＡｓ層より成る表面絶縁層４０を形成する。
【００６７】
次に、表面絶縁層４０上に、膜厚５ｎｍのｉ形ＡｌＧａＡｓ層より成るストッパ層４２を形成する。
【００６８】
次に、ストッパ層４２上に、膜厚６００ｎｍのｉ形ＧａＡｓ層より成る光結合層４４を形成する。
【００６９】
こうして、図４（ａ）に示すように、ＧａＡｓ基板上１６に各層がエピタキシャル成長されることとなる。
【００７０】
次に、全面に、スピンコート法により、フォトレジスト膜（図示せず）を形成する。次に、フォトリソグラフィ技術を用い、フォトレジスト膜にプロセスマーカの形状のパターンを形成する。これによりフォトレジストマスク（図示せず）が形成される。
【００７１】
次に、フォトレジストマスクをマスクとして、光結合層４４の表面から１００ｎｍの深さまでウエットエッチングを行う。エッチング液としては、ＨＦとＨ2Ｏ2とＨ2Ｏとを混合したエッチング液を用いることができる。
【００７２】
次に、フォトレジストマスクを除去する。こうして、光結合層４４にプロセスマーカ（図示せず）が形成されることとなる。
【００７３】
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、コンタクトホール４６、５２を形成するためのパターンをフォトレジスト膜に形成する。こうして、フォトレジストマスク８２が形成される。
【００７４】
次に、フォトレジストマスク８２をマスクとし、ストッパ層３０をエッチングストッパとして、ドライエッチングを行う。エッチングガスとしては、例えば、ＳｉＣｌ4を用いることができる。これにより、ストッパ層３０に達するコンタクトホール４６、５２が形成される。
【００７５】
次に、コンタクトホール４６、５２内に露出しているストッパ層２８を、ウエットエッチングによりエッチングする。エッチング液としては、ＨＣｌを用いることができる（図４（ｂ）参照）。この後、フォトレジストマスク８２を除去する。
【００７６】
次に、全面に、プラズマＣＶＤ法により、膜厚２００ｎｍのＳｉＮ膜より成る絶縁膜４８を形成する。原料ガスとしては、ＳｉＨ4とＮＨ3とを用いることができる。これにより、コンタクトホール４６、５２内にも絶縁膜４８が形成される（図５（ａ）参照）。
【００７７】
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、コンタクトホール４６が形成された領域が開口するフォトレジストマスク８６を形成する（図５（ｂ）参照）。
【００７８】
次に、フォトレジストマスク８６をマスクとして、コンタクトホール４６の底部の絶縁膜４８をドライエッチングする。エッチングガスとしては、ＣＨＦ3とＣ2Ｆ6とを用いることができる。この後、フォトレジストマスク８６を除去する。
【００７９】
次に、コンタクトホール４６内に、ＭＯＶＰＥ法により、ｎ形ＧａＡｓ層より成る導電性プラグ５０を選択成長する（図６（ａ）参照）。
【００８０】
次に、異方性エッチングにより、絶縁膜４８をエッチングする。これにより、光結合層４４上の絶縁膜４８と、コンタクトホール５２の底部の絶縁膜４８とがエッチングされる（図６（ｂ）参照）。
【００８１】
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、コンタクトホール５２が形成された領域が開口されたフォトレジストマスク８８を形成する。
【００８２】
次に、フォトレジストマスク８８をマスクとし、ストッパ層２２をエッチングストッパとして、ドライエッチングを行う。これにより、ストッパ層２２に達するコンタクトホール５４が形成される。エッチングガスとしては、例えば、ＳｉＣｌ4を用いることができる。
【００８３】
次に、コンタクトホール５４内に露出しているストッパ２２層を、ウエットエッチングによりエッチングする。エッチング液としては、ＨＣｌを用いることができる（図７（ａ）参照）。この後、フォトレジストマスクを除去する。
【００８４】
次に、プラズマＣＶＤ法により、膜厚２００ｎｍのＳｉＮ膜より成る絶縁膜５６を形成する。原料ガスとしては、ＳｉＨ4とＮＨ3とを用いることができる。これにより、コンタクトホール５４内にも絶縁膜５６が形成される（図７（ｂ）参照）。
【００８５】
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、コンタクトホール５４が形成された領域を開口するフォトレジストマスク９０を形成する。
【００８６】
次に、フォトレジストマスク９０をマスクとして、コンタクトホール５４の底部の絶縁膜５６をドライエッチングする。エッチングガスとしては、ＣＨＦ3とＣ2Ｆ6とを用いることができる（図８（ａ）参照）。この後、フォトレジストマスクを除去する。
【００８７】
次に、絶縁膜４８、５６が形成されたコンタクトホール５２、５４内に、ＭＯＶＰＥ法により、ｎ形ＧａＡｓ層より成る導電性プラグ５８を選択成長する（図８（ｂ）参照）。
【００８８】
次に、ドライエッチングにより、表面の絶縁膜５６をエッチングする（図９（ａ）参照）。
【００８９】
次に、全面に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、ストライプ状にパターニングし、これによりフォトレジストマスク９２を形成する（図９（ｂ）参照）。
【００９０】
次に、フォトレジストマスク９２をマスクとし、ストッパ層４２をエッチングストッパとして、光結合層４４をドライエッチングする。エッチングガスとしては、例えばＳｉＣｌ4とＳＦ6とを用いることができる。
【００９１】
次に、ウエットエッチングにより、ストッパ層４２をエッチングする。エッチング液としては、例えば、ＮＨ4ＯＨとＨ2Ｏとを混合したエッチング液を用いることができる（図１０（ａ）参照）。この後、フォトレジストマスク９２を除去する。
【００９２】
次に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、コンタクトホール６０を形成するためのパターンをフォトレジスト膜に開口する。これにより、フォトレジストマスク９４が形成される。次に、フォトレジストマスク９４をマスクとし、ストッパ層３８をエッチングストッパとして、ドライエッチングを行う。エッチングガスとしては、ＳｉＣｌ4とＳＦ6とを用いることができる。
【００９３】
次に、ウエットエッチングにより、ストッパ層３８をエッチングする。エッチング液としては、例えば、ＮＨ4ＯＨとＨ2Ｏとを混合したエッチング液を用いることができる（図１０（ｂ）参照）。この後、フォトレジストマスクを除去する。
【００９４】
次に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、オーミック電極６２ａ、６２ｂ、６２ｃを形成するためのパターンをフォトレジスト膜に開口する。これにより、フォトレジストマスク９６が形成される（図１１（ａ）参照）。
【００９５】
次に、フォトレジストマスク９６をマスクとして、全面に、蒸着法により、膜厚５０ｎｍのＡｕＧｅ／Ｎｉ／Ａｕより成る積層膜９８を形成する（図１１（ｂ）参照）。
【００９６】
次に、リフトオフを行う。こうして、積層膜９８より成るオーミック電極６２ａ、６２ｂ、６２ｃが形成される（図１２（ａ）参照）。
【００９７】
次に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、ミラー電極６４を形成するためのパターンをフォトレジスト膜に開口する。これにより、フォトレジストマスク１００が形成される（図１２（ｂ）参照）。
【００９８】
次に、フォトレジストマスクをマスクとして、全面に、蒸着法により、膜厚２００ｎｍのＡｕ膜、膜厚２００ｎｍのＴｉ膜、膜厚１００ｎｍのＡｕ膜を順次積層し、これによりＡｕ／Ｔｉ／Ａｕ構造の積層膜１０２を形成する（図１３（ａ）参照）。
【００９９】
次に、リフトオフを行う。こうして、積層膜１０２より成るミラー電極６４が形成される（図１３（ｂ）参照）。
【０１００】
次に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、画素分離溝６６を形成するためのパターンをフォトレジスト膜に開口する。これにより、フォトレジストマスク１０４が形成される（図１４（ａ）参照）。
【０１０１】
次に、フォトレジストマスク１０４をマスクとし、ストッパ層３０をエッチングストッパとして、ドライエッチングを行う。エッチングガスとしては、ＳｉＣｌ4を用いることができる。これにより、ストッパ層３０に達する画素分離溝６６が形成される。
【０１０２】
次に、フォトレジストマスク１０４をマスクとして、ウエットエッチングによりストッパ膜３０をエッチングする。エッチング液としては、ＨＣｌを用いることができる。
【０１０３】
次に、フォトレジストマスク１０４をマスクとし、ストッパ層２２をエッチングストッパとして、ドライエッチングを行う。エッチングガスとしては、ＳｉＣｌ4を用いることができる。これにより、ストッパ層２２に達する画素分離溝６６が形成される。
【０１０４】
次に、フォトレジストマスク１０４をマスクとして、ウエットエッチングによりストッパ膜２２をエッチングする。エッチング液としては、ＨＣｌを用いることができる。
【０１０５】
次に、フォトレジストマスク１０４をマスクとして、ウエットエッチングを行う。エッチング液としては、ＨＦとＨ2Ｏ2とＨ2Ｏより成るエッチング液を用いることができる。こうして、画素分離絶縁層１８の表面から所定の深さまで、画素分離溝６６が形成される。この後、フォトレジストマスク１０４を除去する（図１４（ｂ）参照）。
【０１０６】
次に、全面に、プラズマＣＶＤ法により、膜厚５００ｎｍのＳｉＯＮ膜より成る絶縁膜６８を形成する。これにより、画素分離溝６６内にも絶縁膜６８が形成される（図１５（ａ）参照）。
【０１０７】
次に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、オーミック電極が形成された位置に対応するように、フォトレジスト膜に開口部を形成する。これにより、フォトレジストマスク１０６が形成される（図１５（ｂ）参照）。
【０１０８】
次に、フォトレジストマスク１０６をマスクとして、絶縁膜６８をドライエッチングする。エッチングガスとしては、ＣＨＦ3とＣ2Ｆ6とを用いることができる。こうして、オーミック電極６２ａ、６２ｂ、６２ｃに対応して、ミラー電極６４に達するコンタクトホール７０が形成される（図１６（ａ）参照）。
【０１０９】
次に、スピンコート法により、フォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、接続電極１４ａ、１４ｂ、１４ｃの形状の開口部を形成する。これにより、フォトレジストマスク１０８が形成される（図１６（ｂ）参照）。
【０１１０】
次に、全面に、膜厚７μｍのＩｎ膜を蒸着する。この後、リフトオフを行う。こうして、Ｉｎ膜より成る接続電極１４ａ、１４ｂ、１４ｃが形成されることとなる（図１７参照）。
【０１１１】
（変形例）
次に、本実施形態の変形例による光半導体装置を図１８を用いて説明する。図１８は、本実施形態の本変形例による光半導体装置を示す平面図である。
【０１１２】
本変形例による光半導体装置は、オーミック電極６２ａ、６２ｃが配線１１０、１１２を介して、それぞれ接続電極１４ａ、１４ｃに接続されていることに主な特徴がある。
【０１１３】
図１に示す第１実施形態による光半導体装置では、オーミック電極６２ａ、６２ｃの上方に位置するように接続電極１４ａ、１４ｃを形成していたが、本変形例によれば、接続電極１４ａ、１４ｃをオーミック電極６２ａ、６２ｃが形成された位置から離間して形成することができる。
【０１１４】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１１５】
例えば、上記実施形態では、ＭＱＷ層を２つ形成した光半導体装置を例に説明したが、更に多くのＭＱＷ層を有する光半導体装置にも適用することができる。
【０１１６】
また、上記実施形態では、赤外線に反応する光半導体装置を例に説明したが、あらゆる波長の光に反応する光半導体装置に適用することができる。
【０１１７】
【発明の効果】
以上の通り、本発明によれば、導電性プラグを用いてコンタクト層と接続電極とがそれぞれ接続されており、導電性プラグの断面積が極めて小さいので、十分に広い面積のＭＱＷ層を確保することができ、高い感度を得ることができる。
【０１１８】
また、本発明によれば、導電性プラグの上部も、光結合層と同様にストライプ状にエッチングされているので、光結合器として機能することができ、これにより光を散乱することが可能となるので、更に高い感度を実現することが可能となる。
【０１１９】
また、本発明によれば、導電性プラグがコンタクトホール内に埋め込まれているので、導電性プラグ上に接続電極を形成することができる。したがって、本実施形態によれば、接続電極の配置位置について、設計上の自由度を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による光半導体装置のセンサ素子基板の一画素を示す断面図及び平面図である。
【図２】本発明の一実施形態による光半導体装置を示す斜視図である。
【図３】センサ素子基板と信号読出基板との接続状態を示す概念図である。
【図４】本発明の一実施形態による光半導体装置の製造方法（その１）を示す工程断面図である。
【図５】本発明の一実施形態による光半導体装置の製造方法（その２）を示す工程断面図である。
【図６】本発明の一実施形態による光半導体装置の製造方法（その３）を示す工程断面図である。
【図７】本発明の一実施形態による光半導体装置の製造方法（その４）を示す工程断面図である。
【図８】本発明の一実施形態による光半導体装置の製造方法（その５）を示す工程断面図である。
【図９】本発明の一実施形態による光半導体装置の製造方法（その６）を示す工程断面図である。
【図１０】本発明の一実施形態による光半導体装置の製造方法（その７）を示す工程断面図である。
【図１１】本発明の一実施形態による光半導体装置の製造方法（その８）を示す工程断面図である。
【図１２】本発明の一実施形態による光半導体装置の製造方法（その９）を示す工程断面図である。
【図１３】本発明の一実施形態による光半導体装置の製造方法（その１０）を示す工程断面図である。
【図１４】本発明の一実施形態による光半導体装置の製造方法（その１１）を示す工程断面図である。
【図１５】本発明の一実施形態による光半導体装置の製造方法（その１２）を示す工程断面図である。
【図１６】本発明の一実施形態による光半導体装置の製造方法（その１３）を示す工程断面図である。
【図１７】本発明の一実施形態による光半導体装置の製造方法（その１４）を示す工程断面図である。
【図１８】本発明の一実施形態による光半導体装置の変形例を示す平面図である。
【図１９】従来の光半導体装置を示す断面図及び平面図である。
【符号の説明】
１０…読出回路基板
１２…センサ素子基板
１４ａ、１４ｂ、１４ｃ…接続電極
１６…ＧａＡｓ基板
１８…画素分離絶縁層
２０…コンタクト層
２２…ストッパ層
２４…ｎ形ＧａＡｓ層
２６…ＭＱＷ層
２８…コンタクト層
３０…ストッパ層
３２…ｎ形ＧａＡｓ層
３４…ＭＱＷ層
３６…コンタクト層
３８…ストッパ層
４０…表面絶縁層
４２…ストッパ層
４４…光結合層
４６…コンタクトホール
４８…絶縁膜
５０…導電性プラグ
５２…コンタクトホール
５４…コンタクトホール
５６…絶縁膜
５８…導電性プラグ
６０…コンタクトホール
６２…オーミック電極
６４…ミラー電極
６６…画素分離溝
６８…絶縁膜
７０…コンタクトホール
７２…バイアス電源
７４…信号蓄積部
７６…信号蓄積部
７８…読出回路
８０…信号出力端子
８２…フォトレジストマスク
８６…フォトレジストマスク
８８…フォトレジストマスク
９０…フォトレジストマスク
９２…フォトレジストマスク
９４…フォトレジストマスク
９６…フォトレジストマスク
９８…積層膜
１００…フォトレジストマスク
１０２…積層膜
１０４…フォトレジストマスク
１０６…フォトレジストマスク
１０８…フォトレジストマスク
１１０…配線
１１２…配線
１１４ａ、１１４ｂ、１１４ｃ…接続電極
１１６…ＧａＡｓ基板
１１８…画素分離絶縁層
１２０…コンタクト層
１２６…ＭＱＷ層
１２８…コンタクト層
１３４…ＭＱＷ層
１３６…コンタクト層
１４０…表面絶縁層
１４４…光結合層
１６２ａ、１６２ｂ、１６２ｃ…オーミック電極
１６４…ミラー電極
１６６…画素分離溝
１６８…絶縁膜
２００…開口部
２０２…開口部
２０４…配線
２０６…配線
Claims (6)
- 基板上に形成された第１のコンタクト層と、
前記第１のコンタクト層上に形成された第１の量子井戸層と、
前記第１の量子井戸層上に形成された第２のコンタクト層と、
前記第２のコンタクト層上に、ストライプ状に形成された光結合層と、
前記光結合層表面から前記第１のコンタクト層に達し、その上部がストライプ状にエッチングされ、前記光結合層と同じ材料から成る第１の導電性プラグと、
前記光結合層の上面及び側面、並びに、ストライプ状にエッチングされた領域の前記第１の導電性プラグの上面及び側面に形成され、前記基板側から入射する光を反射する反射層と
を有することを特徴とする光半導体装置。 - 請求項１記載の光半導体装置において、
前記基板上、前記第１のコンタクト層下に形成された第３のコンタクト層と、
前記第３のコンタクト層上、前記第１のコンタクト層下に形成された、前記第１の量子井戸層と光吸収特性が異なる第２の量子井戸層と、
前記光結合層表面から前記第３のコンタクト層に達し、その上部がストライプ状にエッチングされた第２の導電性プラグとを更に有し、
前記反射層は、ストライプ状にエッチングされた領域の前記第２の導電性プラグの上面及び側面にも形成されている
ことを特徴とする光半導体装置。 - 請求項１又は２記載の光半導体装置において、
前記光結合層は、ｉ形ＧａＡｓ層より成り、
前記第１の導電性プラグは、ｎ形ＧａＡｓ層より成る
ことを特徴とする光半導体装置。 - 基板上に、第１のコンタクト層を形成する工程と、
前記第１のコンタクト層上に、第１の量子井戸層を形成する工程と、
前記第１の量子井戸層上に、第２のコンタクト層を形成する工程と、
前記第２のコンタクト層上に、光結合層を形成する工程と、
前記第１のコンタクト層に達する第１のコンタクトホールを形成する工程と、
前記第１のコンタクトホールの内壁に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜が形成された前記第１のコンタクトホール内に、前記光結合層と同じ材料から成り、前記第１のコンタクト層に接続する第１の導電性プラグを形成する工程と、
前記第１の導電性プラグの上部及び前記光結合層をストライプ状にエッチングする工程と、
前記光結合層の上面及び側面、並びに、ストライプ状に形成された領域の前記第１の導電性プラグの上面及び側面に、反射層を形成する工程と
を有することを特徴とする光半導体装置の製造方法。 - 請求項４記載の光半導体装置の製造方法において、
前記第１のコンタクト層を形成する工程前に、前記基板上に第３のコンタクト層を形成する工程と、前記第３のコンタクト層上に前記第１の量子井戸層と光吸収特性が異なる第２の量子井戸層を形成する工程とを更に有し、
前記第１のコンタクトホールを形成する工程では、前記第１のコンタクト層に達する第２のコンタクトホールをも形成し、
前記第１の絶縁膜を形成する工程では、前記第２のコンタクトホールの底面及び内壁に前記第１の絶縁膜を形成し、
前記第１の導電性プラグを形成する工程後、前記エッチング工程前に、前記第２のコンタクトホールに接続された第３のコンタクトホールを前記第３のコンタクト層に達するように形成する工程と、前記第３のコンタクトホールの内壁に第２の絶縁膜を形成する工程と、前記第３のコンタクトホール内に、前記第３のコンタクト層に接続する第２の導電性プラグを形成する工程とを更に有し、
前記エッチング工程では、前記第２の導電性プラグの上部をもストライプ状にエッチングし、
前記反射層を形成する工程では、ストライプ状に形成された領域の前記第２の導電性プラグの上面及び側面にも前記反射層を形成する
ことを特徴とする光半導体装置の製造方法。 - 請求項４又は５記載の光半導体装置の製造方法において、
前記光結合層は、ｉ形ＧａＡｓ層より成り、
前記第１の導電性プラグは、ｎ形ＧａＡｓ層より成る
ことを特徴とする光半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21733999A JP4330210B2 (ja) | 1999-07-30 | 1999-07-30 | 光半導体装置及びその製造方法 |
| US09/604,069 US6437414B1 (en) | 1999-07-30 | 2000-06-26 | Optical semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21733999A JP4330210B2 (ja) | 1999-07-30 | 1999-07-30 | 光半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044483A JP2001044483A (ja) | 2001-02-16 |
| JP4330210B2 true JP4330210B2 (ja) | 2009-09-16 |
Family
ID=16702636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21733999A Expired - Fee Related JP4330210B2 (ja) | 1999-07-30 | 1999-07-30 | 光半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6437414B1 (ja) |
| JP (1) | JP4330210B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2849273B1 (fr) * | 2002-12-19 | 2005-10-14 | Commissariat Energie Atomique | Matrice de detecteurs multispectraux |
| JP4935148B2 (ja) * | 2006-03-30 | 2012-05-23 | 富士通株式会社 | 多波長量子井戸型赤外線検知器 |
| JP5724309B2 (ja) * | 2010-11-12 | 2015-05-27 | 富士通株式会社 | 赤外線イメージセンサ及び赤外線撮像装置 |
| JP5703730B2 (ja) * | 2010-12-13 | 2015-04-22 | 富士通株式会社 | 赤外線撮像装置 |
| JP5810987B2 (ja) * | 2012-03-15 | 2015-11-11 | 富士通株式会社 | 冷却型半導体素子 |
| US9184202B2 (en) * | 2013-03-15 | 2015-11-10 | Banpil Photonics, Inc. | Broadband image sensor and manufacturing thereof |
| JP6828250B2 (ja) * | 2016-03-03 | 2021-02-10 | 富士通株式会社 | 光検出器及び光検出器の製造方法 |
| JP6880601B2 (ja) * | 2016-08-22 | 2021-06-02 | 富士通株式会社 | 光検出器及び撮像装置 |
| JP7243071B2 (ja) | 2018-08-01 | 2023-03-22 | 富士通株式会社 | 赤外線検出器及びこれを用いた赤外線撮像装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4894526A (en) | 1987-01-15 | 1990-01-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Infrared-radiation detector device |
| CA1314614C (en) | 1988-06-06 | 1993-03-16 | Clyde George Bethea | Quantum-well radiation detector |
| US5023685A (en) | 1988-06-06 | 1991-06-11 | Bethea Clyde G | Quantum-well radiation-interactive device, and methods of radiation detection and modulation |
| US5223704A (en) * | 1992-03-31 | 1993-06-29 | At&T Bell Laboratories | Planar buried quantum well photodetector |
| US5318666A (en) * | 1993-04-19 | 1994-06-07 | Texas Instruments Incorporated | Method for via formation and type conversion in group II and group VI materials |
| US5532173A (en) * | 1994-07-14 | 1996-07-02 | The United States Of America As Represented By The Secretary Of The Air Force | FET optical receiver using backside illumination, indium materials species |
| US5506419A (en) | 1994-11-10 | 1996-04-09 | At&T Corp. | Quantum well photodetector with pseudo-random reflection |
| WO1999019912A1 (en) * | 1997-10-16 | 1999-04-22 | California Institute Of Technology | Dual-band quantum-well infrared sensing array |
-
1999
- 1999-07-30 JP JP21733999A patent/JP4330210B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-26 US US09/604,069 patent/US6437414B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6437414B1 (en) | 2002-08-20 |
| JP2001044483A (ja) | 2001-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6600231B2 (en) | Functional device unit and method of producing the same | |
| JP4330210B2 (ja) | 光半導体装置及びその製造方法 | |
| US7507600B2 (en) | Semiconductor photodetecting device and method for fabricating the same | |
| JPH08172242A (ja) | 半導体装置及びその製造方法 | |
| JP5088498B2 (ja) | 発光装置 | |
| JP3941296B2 (ja) | 変調器と変調器付き半導体レーザ装置並びにその製造方法 | |
| JP2001320079A (ja) | フォトダイオードの製造方法 | |
| US6759725B2 (en) | Light receiving array, method of manufacturing the array, and optical encoder using the array | |
| JP3778406B2 (ja) | フォトセンサおよびイメージセンサ | |
| US4665419A (en) | Semiconductor device | |
| JP3742317B2 (ja) | 半導体発光素子及びその製造方法 | |
| JPH10284807A (ja) | 光子集積回路およびその製造方法 | |
| JP6089953B2 (ja) | Ｉｉｉ−ｖ化合物半導体素子を作製する方法 | |
| US5661077A (en) | Method for fabricating an optical integrated circuit | |
| JP2002232080A (ja) | 電流閉じ込め構造を持つ半導体素子及びその製造方法 | |
| KR100427581B1 (ko) | 반도체 광소자의 제조방법 | |
| JP3695812B2 (ja) | プレーナ電極型半導体光素子及びその製造方法 | |
| JP3950590B2 (ja) | 半導体レーザおよびその製法 | |
| JPH03286567A (ja) | 半導体デバイス及びその製造方法 | |
| US20020146050A1 (en) | Semiconductor laser device | |
| JPH0716081B2 (ja) | 半導体発光装置 | |
| KR19990003500A (ko) | 레이저 다이오드 및 그 제조 방법 | |
| JPH06204549A (ja) | 導波路型受光素子並びにその製造方法及びその駆動方法 | |
| JP2726204B2 (ja) | 半導体導波路型素子の製造法 | |
| JP2006128609A (ja) | リッジ導波型半導体レーザおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090616 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140626 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |