JP4327731B2 - 低密度パリティ検査符号を用いる符号化器と、その符号化方法 - Google Patents

低密度パリティ検査符号を用いる符号化器と、その符号化方法 Download PDF

Info

Publication number
JP4327731B2
JP4327731B2 JP2004553278A JP2004553278A JP4327731B2 JP 4327731 B2 JP4327731 B2 JP 4327731B2 JP 2004553278 A JP2004553278 A JP 2004553278A JP 2004553278 A JP2004553278 A JP 2004553278A JP 4327731 B2 JP4327731 B2 JP 4327731B2
Authority
JP
Japan
Prior art keywords
matrix
vector
codeword
parity check
encoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004553278A
Other languages
English (en)
Other versions
JP2006507731A (ja
Inventor
ス−チャン チェ
ヨン−ス リー
ジュン−ピル チョ
ヨン−オク パク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2006507731A publication Critical patent/JP2006507731A/ja
Application granted granted Critical
Publication of JP4327731B2 publication Critical patent/JP4327731B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/1177Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/118Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1182Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the structure of the parity-check matrix is obtained by reordering of a random parity-check matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Description

本発明は移動通信システムにおける符号化器及び符号化方法に関し、特に、LDPC(低密度パリティ検査)符号を用いる符号化器と、その符号化方法に関する。
最近活発に研究されている次世代マルチメディア移動通信では、個人のための移動電話、無線呼び出し、移動データ通信、衛星通信など多様なシステムを統合して、いつでも、どこでも、誰もが通話できるような国際ロ−ミングを提供しなければならない。また、音声、データ、映像などを統合した多重情報サービスを提供することを目標としている。
このように移動通信でマルチメディア通信サービスを支援するためには、高速伝送と多様な時間密度のデータ伝送が要求されるので、チャンネル及びデータの種類に応じた各種符号化技法を使用してシステムの効率を高めることが必須である。
一方、最近は第4世代移動通信システムのチャンネルコーディング方法としてLDPC符号が提案されている。LDPC符号は、従来のターボ符号に比べて性能が優れており、復号器の複雑度が低く、並列演算が可能であるから、高速処理が可能になり、ターボ復号器のように反復複号技法を適用することができて、低エラー率と高速データ処理が要求される移動通信システムに適している。
このようなLDPC符号は、パリティ検査行列に相当するH行列の構成成分が二進要素である場合と二進要素ではない場合に分けることができる。
二進要素ではないもので構成されたH行列は、二進要素で構成されたH行列より性能が優れているが、ガロアフィールド演算が複雑な短所がある。反面、二進LDPC符号は、H行列が2進要素である0または1で構成されて、H行列の各行重みが同一のもの、つまりレギュラーLDPC符号と、各行の重みが同一ではないイレギュラーLDPC符号に分類できる。
この中、レギュラーLDPC符号は、行の重みを一定に構成しなければならない制約条件のため、H行列を構成することが自由でない。反面、イレギュラーLDPC符号は、H行列の行重みが一定ではないので復号性能を左右するhigh-girth、つまりTannerが特許文献1で定義したように、高度の最小サイクル長(4サイクル以外の最小サイクル)で構成されるH行列を生成することが自在である長所がある。また、イレギュラーLDPC符号は、レギュラーLDPC符号より一般に性能が優秀であることが知られているが、H行列のイメージ情報を有しているべきであるLDPC符号化器と復号器の側面からは複雑度が増加する短所がある。
米国特許4,295,218号明細書
本発明は、このような問題点を解決するためのものであって、レギュラーLDPC符号を利用してイレギュラーLDPC符号の性能を示すH行列の生成方法及びこれを利用するLDPC符号化器を提供することを目的とする。
このような技術的課題を解決するための本発明の一つの特徴によれば、LDPC符号を用いる符号化器は、パリティ検査行列Hを生成するパリティ検査行列生成器;及び前記パリティ検査行列Hを処理して符号語を生成する符号語生成器を含み、
更に、前記符号語生成器は、前記パリティ検査行列Hを行列Aと行列Bに分解するAB分解部;前記行列Hに対してピボッティングを遂行するピボッティング部;ピボッティングされた行列に対してビット反転を遂行するビット反転部;前記行列Aを行列Lと行列Uに分解するLU分解部;及び前記各行列A、B、L及びUに論理演算を施す符号語生成部を含む。
また、前記符号語生成部は、前記行列Bとソース入力情報であるべクトルsに所定の演算を施してべクトルzを求める第1演算部;前記べクトルzと前記行列Lに所定の演算を施してべクトルyを求める第2演算部;及び前記べクトルyと前記行列Uに所定の演算を施して符号語cを求める第3演算部を含む。
前記第1演算部は、前記べクトルsの長さを掛ける論理積演算をし、また論理和演算を行って前記べクトルzを生成する。
前記符号語生成部は、前記各行列A、B、L及びUを保存するためのメモリをさらに含む。
また、前記符号語生成部は、パイプライン方式で論理演算を行って、論理演算で計算された結果を保存するためのレジスタをさらに含む。
また、本発明の一つの特徴によれば、LDPC符号を用いる符号化方法は、
a)パリティ検査行列Hを生成する段階;
b)前記行列Hを非特異行列に再構成する段階;
c)前記非特異行列を行列Aと行列Bに分解して保存する段階;
d)ピボッティングを行って実行結果を検査する段階;
e)該検査結果が1であれば、行列Aを行列Lと行列Uに分解して保存し、前記各行列A、B、L及びUから符号語を計算する段階;及び
f)前記d)段階で検査結果が1でなければ、ビット反転を行った後、再びピボッティングを遂行する段階を含む。
前記e)段階は、
i)前記B行列とソース入力情報であるべクトルsに所定の演算を施してべクトルzを求める段階;ii)前記べクトルzと前記行列Lに所定の演算を施してべクトルyを求める段階;及び、iii)前記べクトルyと前記行列Uに所定の演算を施して符号語cを求める段階を含む。
前記i)段階は、前記べクトルsの長さを掛ける論理積演算をして前記べクトルzを生成する。
また、前記i)、ii)及びiii)段階では、パイプライン方式で所定の演算が行われる。
本発明によるLDPC符号化方法を適用すると、レギュラー符号化器を利用してhigh-girthを有するパリティ検査行列を高速で生成することができる。したがって、符号化器の性能は、イレギュラーLDPCの性能と類似していながらもハードウェアの複雑度が低い符号化器を実現することができる。
以下、本発明の属する技術分野における通常の知識を有する者が本発明を容易に実施できる最も好ましい実施例を、添付した図面を参照して詳細に説明する。
一般にLDPC符号の符号化方法は、生成行列Gによって符号化する方法とパリティ検査行列Hによって符号化する方法がある。
この中、生成行列Gによって符号化する方法は、復号器のためにパリティ検査行列Hを求めた後、行列Hを行列Gに変換する。生成行列Gは、ガウス消去法によって得られるが、この生成行列Gをハードウェアやソフトウェアの手法で実現する過程は非常に不規則なので、多くの演算が必要である。
したがって、本発明の好ましい実施例では、生成行列Gを求めないでパリティ検査行列Hを用いてLDPC符号を作る方法と装置を提案する。
一般に、与えられた符号語uと(M×N)のパリティ検査行列Hは次の式(1)を満足する。
Figure 0004327731
一方、メッセージビットsが符号語uの右側部分に置かれて、パリティ検査ビットcが、その左に置かれると仮定すれば、符号語uは次の式(2)で与えられる。
Figure 0004327731
したがって、パリティ検査行列Hは次の式(3)で与えられる。
Figure 0004327731
上の式で、Aは(M×N)行列であり、Bは{M×(N-M)}行列である。そして、行列Aは行列Hの左に置かれる単位行列である。
一方、上の式(2),(3)によって式(1)は次の式(4)のようになる。
Figure 0004327731
したがって、パリティ検査ビットcは次の式(5)で与えられる。
Figure 0004327731
上式で行列Aは、非特異行列でなければパリティ検査ビットcを計算することができない。一方、列交換を通じて得られた二つの行列は互いに等価であるので、行列Aが非特異行列でなければ臨時パリティ検査ビットc´を求めた後に、列交換により元来のパリティ検査ビットcを求めることができる。
したがって、上のような符号化過程でパリティ検査行列Hを生成するためにはまず、非特異行列Aを求めるべきである。しかし、列交換や行交換だけではリソースが制限されるために、非特異行列Aが常に容易に求められるのではなく、パリティ検査行列Hが大きいほど、その生成時間が長くなったり生成自体が不可能になったりする。
一方、最近はこのようなパリティ検査行列をリアルタイムで生成しなくて、いくつかの大きさで予め決定された場合に対して符号化する方法が提案された。これは、主にサブ行列を繰り返したりシフトされた状態で反復構成して入力情報の大きさに符合するパリティ検査行列を生成して符号化することである。
しかし、このようにサブ行列を繰り返す過程で行列の大きさが大きくなり、そのために列の重みも重くなる。この時、列の重みの増加は、LDPC符号の性能向上に影響を与えない。しかし、パリティ検査行列をROM(読出し専用メモリ)に保存するためには重みが存在する行と列の位置情報のみを保存するが、行または列の重みが行列の大きさによって大きくなったり変化したりすると、ハードウェアの複雑度がその分加重されるようになる。
したがって、本発明は非特異行列Aを効率的に求めるための方法としてピボッティング方法とビット反転方法を提案する。
ビット反転方法は、非特異行列を構成するためにまず、ピボッティングを行って、ピボッティングで満足できないとビットを互いに反転させる。ビットを反転させるとレギュラーLDPC符号のために パリティ検査行列Hの行と列の重みを変えないでピボッティングを迅速に満足させることができる。
このようなビット反転方法では、行と列の要素が0であれば1に変えて、1であれば0に変える。この時、パリティ検査行列Hの行重みと列重みに変化を与えないために対角方向にあるビットも互いに反転させる。
本発明の実施例による非特異行列を生成する方法を詳細に説明する。
図1は、本発明の実施例によるパリティ検査行列Hを利用して符号化する過程を示したものである。
図示のように、LDPC符号化器ではまず、パリティ検査行列H101を、Gallagerが提案した方法で生成する。つまり、3個のサブ行列を有する(N、3、6)符号において、第1サブ行列は、i行に対して(j-1)*k+1〜i*kの列を構成する。ここでjは列重みであり、kは行重みとして6である。第2サブ行列は、第1サブ行列をブロックインターリビング順序に交換する。また、第3は第2サブ行列をブロックインターリビング順で交換する。
パリティ検査行列H101は、符号語を生成するように構成する。このために、行列A102及び行列B103のように列や行を交換し、これによって、パリティ検査行列Hを行列Aと行列Bに分解する時、行列Aを非特異行列に構成する。
次に、行列Aの逆行列を求めて、式(5)に代入して符号語cを生成する。この時、ハードウェア実現を容易にするためにLU分解を適用する。
一方、LU分解のためにピボッティング結果が常に1を満足するように行列を構成すると、非特異行列になるので、ピボッティング結果が1になるようにA行列を構成する。行列A104と行列B105に対してLU分解を行うと、 行列L106と 行列U107が得られる。
行列L、U の積が行列Aであるので順方向及び逆方向置換方式で符号語cを求めることができ、これは図5の逆行列A-1による計算結果と同じ結果を与える。
生成された符号語の順序は、非特異行列を求めるために交換された列順序に従って交換させる。
一方、LU分解において行列要素が二進数であるので、行列Aの逆行列は、二進形式の非特異行列にすべきであり、行列LとUも二進要素を持つべきである。
この時、行列AをLU分解するため、ピボッティング過程は以下のとおりである。
Figure 0004327731
上式によるピボッティング過程を経た行列は次の通りである。
Figure 0004327731
上記行列を 行列LとUに分解することによって、符号化過程が終わる。
一方、非特異行列を生成するためには、ピボット結果が1になるべきであるが、そうでない場合には列を交換してピボット結果を再び確認する。しかし、列を交換してもピボット結果が1にならない場合、つまり、非特異行列にならない場合には、ビット反転方法を適用して効果的に非特異行列を生成することができる。
ビット反転は、行列Hの行列A部分が容易に非特異行列に構成されるようにする方法として、列や行の交換を行ってもピボッティングに失敗した時、本発明の実施例によるビット反転方法を適用すれば簡単であり、効率的に非特異行列を構成することができる。
図2は、本発明の実施例による符号化方法によって対角要素が0から1に変更されるビット反転過程を示したものである。
図示のように、ビット反転は、対角要素の位置を中心に+y方向と+x方向に検査してビットを修正する。この時、+xと+yの間隔が近い順にビット反転が進められる。そうすると、4サイクルに対する除去だけでなく、high-gi rthのH行列を生成することにも効果的で、イレギュラーLDPC復号性能と類似な性能を示す。
このように生成されたパリティ検査行列の符号化を効率的なハードウェア回路に実現するためには、行と列の位置のみを保存してメモリ使用量を減少させる。また、符号化器の全体構造は、高速移動通信システムに適したパイプライン方式で動作するように構成する。
一方、図3は、図2で生成されたパリティ検査行列Hを利用してLDPC符号を作るためのハードウェア結線図を示す。
図示のように、パリティ検査行列生成器301は、パリティ検査行列Hを生成して出力し、符号語生成器302が受け取って、符号化する。
図4は、図3に示す符号語生成器302の簡単な構成ブロックである。
図示のように、符号語生成器302は、B*s計算ブロック401、L*y計算ブロック403及びU*c計算ブロック404を備え、各計算ブロックは、パイプライン方式で動作する。各ユニット402は、パイプライン処理過程での臨時保存機能をする二重バッファである。
図5は、図4の符号語生成器の構造を詳細に示したものである。
図示のように、符号語生成器は、ソース入力部501、B*s計算部502、L*y計算部506、U*c計算部511、2つのパイプラインバッファ505、510、出力バッファ515及び3個のROM503、509、514を備え、更に備えられるレジスタ507と512は、行列の各行ごとに置換による中間値を保存し、この他、ROMアドレス発生器504と513が、行列の行数増加のために備えられる。
B*s計算部502は、ソース入力部501から供与されたソース入力にソース入力情報の長さを掛ける論理積演算をし、それらに論理和演算をしてベクトルzを生成して、このベクトルzは、パイプラインバッファ505を通じてL*y計算部506に入力される。
L*y計算部506は、ベクトルzと行列Lに論理演算を施してベクトルyを生成し、このベクトルyは、パイプラインバッファ510を通じてU*c計算部511に入力される。
また、U*c計算部511は、ベクトルyと行列Uに論理演算を施して符号語cを生成する。
このように、計算部502、506、511は、同じ動作を行い、並列方式で動作したり、回路を共有して時分割計算したりでき、したがって、ハードウェアの性能(出力効率)が向上する。
以上の構成を持つ符号語生成器の性能(伝送率)は、次式によって決定される。
Figure 0004327731
上の式でParは、並列ファクターであり、Wrは各行の重みである。並列ファクターの値は16、32、64 であり、並列ファクターが大きいほどハードウェアの複雑度が増すが、伝送率を高めることができる。
図6は、符号化過程を示したフローチャートである。
図示のように、まず、パリティ検査行列Hを生成して、これを非特異行列に再構成した(S601〜602)後、非特異行列を行列Aと行列Bに分離してROMに保存する(S603〜604)。その後、ピボッティングを実行して(S605)、その結果が1であれば行列AをLU分解して行列Lと行列Uを保存する(S606、S608)。
一方、ピボッティング結果が1でなければ、ビット反転を行った後(S607)、再びピボッティングを実行する。
次に、この前に保存した行列Bとソース入力情報であるべクトルsに演算を施してべクトルzを求め(S609)、このべクトルzと保存された行列Lに演算を施してべクトルyを求めた後(S610)、べクトルyと行列Uに演算を施して符号語cを求める(S611)。
以上のように、LDPC符号化方法を用いると、高度の最小サイクル長(4サイクル以外の最小サイクル)を有するパリティ検査行列を、レギュラー符号化器を用いて、高速生成できる。従って、イレギュラーLDPCと同様の性能を持つが、それほど複雑でない符号化器を実現できる。
前記図面と発明の詳細な説明は、単に本発明の例示的なことであり、これらは、ただ本発明を説明するための目的として使用されたことであって、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたことではない。したがって本技術分野の通常の知識を有する者であれば、これに基づいて多様な変形及び均等な他実施例が可能であるという点を理解することである。したがって、本発明の真の技術的保護範囲は、添付された特許請求の範囲の技術的思想により決められるべきである。
本発明の好ましい実施例に従ってパリティ検査行列Hを用いるLDPC符号化過程を示した図である。 本発明の好ましい実施例に従う符号化方法におけるビット反転過程を示した図である。 図2で生成されたパリティ検査行列Hを用いるLDPC符号化するためのハードウェアの連結図である。 図3の符号語生成器における内部構造を簡略に示した図である。 図4の符号語生成器における詳細ブロック図である。 符号化過程のフローチャートである。

Claims (9)

  1. LDPC符号を用いる符号化器において、
    パリティを検査するための行列Hを生成するパリティ検査行列生成器;及び
    前記パリティ検査行列生成器で生成された行列Hを処理して符号語を生成する符号語生成器を含み、
    前記符号語生成器は、
    前記行列Hを行列A及び行列Bに分解するAB分解部;
    前記行列Hに対してピボッティングを遂行するピボット部;
    ピボッティングされた行列に対してビット反転を遂行するビット反転部;
    前記行列Aを行列Lと行列Uに分解するLU分解部;及び
    前記各行列A、B、L及びUに論理演算を施して符号語を生成する符号語生成部
    を含むことを特徴とする、LDPC符号を用いる符号化器。
  2. 前記符号語生成部は、
    前記行列Bとソース入力情報であるべクトルsに所定の演算を施してべクトルzを求める第1演算部;
    前記べクトルzと前記行列Lに所定の演算を施してべクトルyを求める第2演算部;及び
    前記べクトルyと前記行列Uに所定の演算を施して符号語cを求める第3演算部
    を含むことを特徴とする、請求項1に記載の符号化器。
  3. 前記第1演算部は、前記べクトルsの長さを掛ける論理積演算をし、論理和演算を行って前記べクトルzを生成することを特徴とする、請求項2に記載の符号化器。
  4. 前記符号語生成部は、前記各行列A、B、L及びUを保存するためのメモリをさらに含むことを特徴とする、請求項1に記載の符号化器。
  5. 前記符号語生成部は、パイプライン方式で論理演算を行うため、また論理演算で計算された結果を保存するためのレジスタをさらに含むことを特徴とする、請求項1に記載の符号化器。
  6. LDPC符号を用いる符号化方法において、
    a)パリティ検査行列Hを生成する段階;
    b)前記H行列を非特異行列に再構成する段階;
    c)前記非特異行列を行列Aと行列Bに分解して保存する段階;
    d)ピボッティングを行って実行結果を検査する段階;
    e)該検査結果が1であれば、行列Aを行列Lと行列Uに分解して保存し、前記各行列A、B、L及びU から符号語を算出する段階;及び
    f)前記d)段階で検査結果が1でなければ、ビット反転を行った後、ピボッティングを遂行する段階
    を含むことを特徴とする、LDPC符号を用いる符号化方法。
  7. 前記e)段階は、
    i)前記B行列とソース入力情報であるべクトルsに所定の演算を施してべクトルzを求める段階;
    ii)前記べクトルzと前記行列Lに所定の演算を施してべクトルyを求める段階;及び
    iii)前記べクトルyと前記行列Uに所定の演算を施して符号語cを求める段階
    を含むことを特徴とする、請求項6に記載の符号化方法。
  8. 前記i)段階は、前記べクトルsの長さを掛ける論理積演算をして前記べクトルzを生成することを特徴とする、請求項7に記載の符号化方法。
  9. 前記i)、ii)及びiii)段階において、パイプライン方式で所定の演算が行われることを特徴とする、請求項7に記載の符号化方法。
JP2004553278A 2002-11-21 2003-11-21 低密度パリティ検査符号を用いる符号化器と、その符号化方法 Expired - Fee Related JP4327731B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0072642A KR100502609B1 (ko) 2002-11-21 2002-11-21 Ldpc 코드를 이용한 부호화기 및 부호화 방법
PCT/KR2003/002532 WO2004047019A2 (en) 2002-11-21 2003-11-21 Encoder using low density parity check codes and encoding method thereof

Publications (2)

Publication Number Publication Date
JP2006507731A JP2006507731A (ja) 2006-03-02
JP4327731B2 true JP4327731B2 (ja) 2009-09-09

Family

ID=36081284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004553278A Expired - Fee Related JP4327731B2 (ja) 2002-11-21 2003-11-21 低密度パリティ検査符号を用いる符号化器と、その符号化方法

Country Status (6)

Country Link
US (1) US7178085B2 (ja)
JP (1) JP4327731B2 (ja)
KR (1) KR100502609B1 (ja)
CN (1) CN1739244A (ja)
AU (1) AU2003282425A1 (ja)
WO (1) WO2004047019A2 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307487B1 (en) 1998-09-23 2001-10-23 Digital Fountain, Inc. Information additive code generator and decoder for communication systems
US7068729B2 (en) 2001-12-21 2006-06-27 Digital Fountain, Inc. Multi-stage code generator and decoder for communication systems
US9240810B2 (en) 2002-06-11 2016-01-19 Digital Fountain, Inc. Systems and processes for decoding chain reaction codes through inactivation
EP2357732B1 (en) 2002-10-05 2022-04-06 QUALCOMM Incorporated Systematic encoding and decoding of chain reaction codes
KR100502609B1 (ko) 2002-11-21 2005-07-20 한국전자통신연구원 Ldpc 코드를 이용한 부호화기 및 부호화 방법
KR101170629B1 (ko) 2003-10-06 2012-08-02 디지털 파운튼, 인크. 단일 송신기 또는 다중 송신기를 갖는 통신 시스템의 에러 정정 다중-스테이지 코드 생성기 및 디코더
KR20050044963A (ko) * 2003-11-08 2005-05-16 삼성전자주식회사 q차 제곱 잉여류를 이용한 준순환 저밀도 패러티 검사부호 생성 방법
EP1743431A4 (en) 2004-05-07 2007-05-02 Digital Fountain Inc SYSTEM FOR DOWNLOADING AND RECORDING AND CONTINUOUS READING OF FILES
US7581157B2 (en) 2004-06-24 2009-08-25 Lg Electronics Inc. Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system
WO2006001015A2 (en) * 2004-06-25 2006-01-05 Runcom Technologies Ltd. Multi-rate ldpc code system and method
JP4282558B2 (ja) * 2004-06-30 2009-06-24 株式会社東芝 低密度パリティチェック符号復号器及び方法
EP1782540B1 (en) 2004-07-27 2013-07-24 LG Electronics Inc. Method of encoding and decoding using low density parity check code
RU2348103C2 (ru) * 2004-08-10 2009-02-27 Самсунг Электроникс Ко., Лтд. Устройство и способ кодирования и декодирования блочного кода разреженного контроля четности
US7506238B2 (en) * 2004-08-13 2009-03-17 Texas Instruments Incorporated Simplified LDPC encoding for digital communications
KR100669152B1 (ko) * 2004-11-25 2007-01-15 한국전자통신연구원 저밀도 패리티 검사 코드의 부호화 장치 및 방법
JP4675335B2 (ja) * 2004-11-25 2011-04-20 パナソニック株式会社 マルチアンテナ送信装置、マルチアンテナ受信装置及びデータ再送方法
KR100641052B1 (ko) 2004-12-08 2006-11-02 한국전자통신연구원 Ldpc 부호기 및 복호기, 및 ldpc 부호화 방법 및복호화 방법
US7954035B2 (en) 2004-12-21 2011-05-31 Electronics And Telecommunications Research Institute Low density parity check encoder using costas array, and channel encoder of high speed portable internet system comprising the same and channel encoding method
EP1829223B1 (en) 2004-12-22 2013-02-13 LG Electronics Inc. Parallel, layered decoding for Low-Density Parity-Check (LDPC) codes
US20060195761A1 (en) * 2005-02-26 2006-08-31 Samsung Electronics Co., Ltd. Method of generating low-density parity check matrix and method of generating parity information using the low-density parity check matrix
KR20060108959A (ko) * 2005-04-13 2006-10-19 삼성전자주식회사 블록단위의 저밀도 패리티 체크 행렬 생성 방법 및 장치와그 기록매체
US7644335B2 (en) * 2005-06-10 2010-01-05 Qualcomm Incorporated In-place transformations with applications to encoding and decoding various classes of codes
US7793190B1 (en) * 2005-08-10 2010-09-07 Trellisware Technologies, Inc. Reduced clash GRA interleavers
KR20080033381A (ko) * 2005-08-10 2008-04-16 미쓰비시덴키 가부시키가이샤 검사 행렬 생성 방법, 부호화 방법, 복호 방법, 통신 장치,통신 시스템, 부호화기 및 복호기
JP4558638B2 (ja) * 2005-12-15 2010-10-06 富士通株式会社 符号器および復号器
US9136983B2 (en) 2006-02-13 2015-09-15 Digital Fountain, Inc. Streaming and buffering using variable FEC overhead and protection periods
US9270414B2 (en) 2006-02-21 2016-02-23 Digital Fountain, Inc. Multiple-field based code generator and decoder for communications systems
US7283069B2 (en) * 2006-03-16 2007-10-16 Harris Corporation Method for encoded or encrypted bit stream synchronization
CN100546205C (zh) * 2006-04-29 2009-09-30 北京泰美世纪科技有限公司 构造低密度奇偶校验码的方法、译码方法及其传输***
KR100975558B1 (ko) * 2006-05-03 2010-08-13 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
KR101119111B1 (ko) 2006-05-04 2012-03-16 엘지전자 주식회사 Ldpc 부호를 이용한 데이터 재전송 방법
WO2007134196A2 (en) 2006-05-10 2007-11-22 Digital Fountain, Inc. Code generator and decoder using hybrid codes
US9178535B2 (en) 2006-06-09 2015-11-03 Digital Fountain, Inc. Dynamic stream interleaving and sub-stream based delivery
US9419749B2 (en) 2009-08-19 2016-08-16 Qualcomm Incorporated Methods and apparatus employing FEC codes with permanent inactivation of symbols for encoding and decoding processes
US9209934B2 (en) 2006-06-09 2015-12-08 Qualcomm Incorporated Enhanced block-request streaming using cooperative parallel HTTP and forward error correction
US9380096B2 (en) 2006-06-09 2016-06-28 Qualcomm Incorporated Enhanced block-request streaming system for handling low-latency streaming
US9386064B2 (en) 2006-06-09 2016-07-05 Qualcomm Incorporated Enhanced block-request streaming using URL templates and construction rules
US9432433B2 (en) 2006-06-09 2016-08-30 Qualcomm Incorporated Enhanced block-request streaming system using signaling or block creation
US7913149B2 (en) * 2006-12-20 2011-03-22 Lsi Corporation Low complexity LDPC encoding algorithm
JP4821684B2 (ja) * 2007-04-02 2011-11-24 住友電気工業株式会社 符号化装置および符号化プログラム
KR20080102902A (ko) * 2007-05-22 2008-11-26 삼성전자주식회사 가변 부호화율을 가지는 ldpc 부호 설계 방법, 장치 및그 정보 저장 매체
AU2008298602A1 (en) 2007-09-12 2009-03-19 Digital Fountain, Inc. Generating and communicating source identification information to enable reliable communications
CN100462986C (zh) * 2007-09-13 2009-02-18 南京大学 基于可编程门阵列的低密度奇偶校验编解码硬件仿真***
CN101471672B (zh) * 2007-12-27 2011-04-13 华为技术有限公司 低密度奇偶校验码的编码方法和编码器
CN101741396B (zh) * 2008-11-19 2013-03-13 华为技术有限公司 可变码长ldpc码编码或译码的方法与装置及编码器和译码器
US9281847B2 (en) 2009-02-27 2016-03-08 Qualcomm Incorporated Mobile reception of digital video broadcasting—terrestrial services
CN101902227B (zh) * 2009-05-31 2012-11-28 中兴通讯股份有限公司 一种ldpc码的分层编码方法和装置
US8638808B2 (en) 2009-07-09 2014-01-28 Entropic Communications Inc. Method and apparatus for LDPC transmission over a channel bonded link
US9288010B2 (en) 2009-08-19 2016-03-15 Qualcomm Incorporated Universal file delivery methods for providing unequal error protection and bundled file delivery services
US9917874B2 (en) 2009-09-22 2018-03-13 Qualcomm Incorporated Enhanced block-request streaming using block partitioning or request controls for improved client-side handling
US20110154168A1 (en) * 2009-12-18 2011-06-23 Electronics And Telecommunications Research Institute Effective high-speed ldpc encoding method and apparatus using the same
US9485546B2 (en) 2010-06-29 2016-11-01 Qualcomm Incorporated Signaling video samples for trick mode video representations
US8918533B2 (en) 2010-07-13 2014-12-23 Qualcomm Incorporated Video switching for streaming video data
US9185439B2 (en) 2010-07-15 2015-11-10 Qualcomm Incorporated Signaling data for multiplexing video components
US9596447B2 (en) 2010-07-21 2017-03-14 Qualcomm Incorporated Providing frame packing type information for video coding
US9456015B2 (en) 2010-08-10 2016-09-27 Qualcomm Incorporated Representation groups for network streaming of coded multimedia data
US9270299B2 (en) 2011-02-11 2016-02-23 Qualcomm Incorporated Encoding and decoding using elastic codes with flexible source block mapping
US8958375B2 (en) 2011-02-11 2015-02-17 Qualcomm Incorporated Framing for an improved radio link protocol including FEC
DE102011078645A1 (de) * 2011-07-05 2013-01-10 Robert Bosch Gmbh Verfahren zum sicheren Prüfen eines Codes
US9253233B2 (en) 2011-08-31 2016-02-02 Qualcomm Incorporated Switch signaling methods providing improved switching between representations for adaptive HTTP streaming
JP2011244500A (ja) * 2011-09-05 2011-12-01 Sumitomo Electric Ind Ltd 符号化装置および符号化プログラム
US9843844B2 (en) 2011-10-05 2017-12-12 Qualcomm Incorporated Network streaming of media data
US9294226B2 (en) 2012-03-26 2016-03-22 Qualcomm Incorporated Universal object delivery and template-based file delivery
US9324371B2 (en) * 2012-07-02 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-stage decoding processing
CN106877879A (zh) * 2016-12-30 2017-06-20 北京联想核芯科技有限公司 数据处理的方法以及编码器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799592B1 (fr) * 1999-10-12 2003-09-26 Thomson Csf Procede de construction et de codage simple et systematique de codes ldpc
KR20100046063A (ko) * 2000-06-16 2010-05-04 어웨어, 인크. Ldpc 코드형 변조를 위한 시스템 및 방법
US20030033570A1 (en) * 2001-05-09 2003-02-13 Khannanov Roman R. Method and apparatus for encoding and decoding low density parity check codes and low density turbo product codes
KR100502609B1 (ko) 2002-11-21 2005-07-20 한국전자통신연구원 Ldpc 코드를 이용한 부호화기 및 부호화 방법

Also Published As

Publication number Publication date
US20060053359A1 (en) 2006-03-09
AU2003282425A1 (en) 2004-06-15
WO2004047019A3 (en) 2005-06-16
JP2006507731A (ja) 2006-03-02
KR100502609B1 (ko) 2005-07-20
WO2004047019A2 (en) 2004-06-03
US7178085B2 (en) 2007-02-13
CN1739244A (zh) 2006-02-22
KR20040044590A (ko) 2004-05-31
AU2003282425A8 (en) 2004-06-15

Similar Documents

Publication Publication Date Title
JP4327731B2 (ja) 低密度パリティ検査符号を用いる符号化器と、その符号化方法
JP5231218B2 (ja) さまざまな符号クラスの符号化および復号化への応用を有するインプレース変換
JP5329239B2 (ja) 通信システムのための多体ベース符号の生成器および復号化器
KR100808664B1 (ko) 패리티 검사행렬 저장 방법 및 이를 이용한 블록 저밀도패리티 검사 부호화 방법 및 장치
JP3575606B2 (ja) データの低密度パリティ検査符号化方法および装置
US7584400B2 (en) Clash-free irregular-repeat-accumulate code
CN101073205B (zh) 低密度奇偶校验编码器和解码器以及低密度奇偶校验编码和解码方法
US7493547B2 (en) Apparatus for coding low density parity check code and method thereof
US20090019333A1 (en) Generation of parity-check matrices
JP2011505768A (ja) 低密度生成マトリックスコードのエンコード方法及び装置、ならびにデコード方法及び装置
WO2004107585A1 (ja) 復号方法および復号装置、プログラム、記録再生装置および方法、並びに、再生装置および方法
JP2003324357A5 (ja)
CN109586732B (zh) 中短码ldpc编解码***和方法
JP2007166605A (ja) パリティ検査行列、パリティ検査行列の生成方法、エンコーディング方法及びエラー訂正装置
JP4526451B2 (ja) 復号装置と方法並びにプログラム
CN1889367A (zh) 构造稀疏生成矩阵的方法及低密度分组校验码的编码方法
KR100918741B1 (ko) 이동 통신 시스템에서 채널 부호화 장치 및 방법
JP4832447B2 (ja) チャネルコードを用いた復号化装置及び方法
JP2019525638A (ja) 2のべき乗でない長さに拡張されたポーラ符号の符号化および復号化
KR100638594B1 (ko) Costas 어레이를 이용한 ldpc 부호기와 이를포함하는 휴대 인터넷 시스템의 채널 부호기 및 그 방법
JP2005051469A (ja) 符号化装置および符号化方法、並びにプログラム
US6536009B1 (en) Technique for generating single-bit error-correcting, two-bit burst error-detecting codes
EP1624583A2 (en) Method and apparatus for constructing low-density parity check (LDPC) Matrix
KR100849991B1 (ko) Ldpc 부호생성기법을 이용한 부호화 시스템 및 방법과이로부터의 복호화 시스템 및 방법
Detchart et al. Polynomial ring transforms for efficient XOR-based erasure coding

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees