CN101902227B

CN101902227B - 一种ldpc码的分层编码方法和装置

Info

Publication number: CN101902227B
Application number: CN 200910086332
Authority: CN
Inventors: 张涛; 游月意; ***; 邱宁; 曹南山; 姚扬中
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2009-05-31
Filing date: 2009-05-31
Publication date: 2012-11-28
Anticipated expiration: 2029-05-31
Also published as: EP2439851B1; CN101902227A; WO2010139233A1; EP2439851A1; EP2439851A4

Abstract

本发明公开了一种低密度奇偶校验(LDPC)码的分层编码方法，包括：根据校验矩阵H的校验位矩阵部分H_p的结构特征，确定分层运算模式所对应的校验位在LDPC码码字中的位置信息，以及该位置信息所对应H中的行信息；根据所确定的位置信息和对应的行信息，并通过分层运算模式直接得到该位置信息对应的校验位的值，再根据得到的校验位的值更新码字；对剩余待确定的校验位所对应的剩余校验矩阵H_i执行LU分解，得到剩余待确定的校验位的值，并根据得到的校验位的值更新码字。本发明还公开了一种LDPC码的分层编码装置，解决了现有的LDPC编码方法所需存储空间较大，且编码时延较长的问题。

Description

一种LDPC码的分层编码方法和装置

技术领域

本发明涉及通信***中的编码技术，尤其涉及一种低密度奇偶校验(LDPC)码的分层编码方法和装置。

背景技术

信息传输的有效性和可靠性是评估通信***的两个重要指标，为了增加信息传输的可靠性，通常在对信息进行信道编码时增加一定的冗余度，使得码字具有自动检错和纠错的能力；同时为了兼顾信息传输的有效性，冗余度并不是越高越好，实际应用中通常希望在冗余度一定的情况下，通过合适的编译码方法，使得在接收端获得良好的译码性能。

低密度奇偶校验(LDPC，Low Density Parity Check)码是一种基于稀疏校验矩阵的线性分组码，现有的一些通信***，例如：数字视频广播(DVB，DigitalVideo Broadcasting)***、全球微波互联接入(WiMAX，WorldwideInteroperability for Microwave Access)***和***多媒体广播(CMMB，China Mobile Multimedia Broadcasting)***，都采用LDPC码作为信道编码。

根据LDPC码校验矩阵H中元素“1”的分布，可以将校验矩阵H生成的LDPC码分为规则码和非规则码。如果矩阵H中每行有固定的r个元素“1”，每列有固定的c个元素“1”，则其生成的LDPC码称为(c，r)规则码；如果H的行列中元素“1”的个数不固定，则其生成的LDPC码称为非规则码。根据LDPC码校验矩阵H自身的结构特点，还可以将LDPC码分为准循环矩阵构造的LDPC(QC-LDPC，Quasi Cyclic-LDPC)码和普通矩阵构造的LDPC码。如果矩阵H可以看成一系列全零子矩阵、单位子矩阵及单位子矩阵的循环移位阵的组合，那么矩阵H既可以看成是具有准循环特征的矩阵，其生成的LDPC码即为QC-LDPC码；否则，矩阵H即为普通的稀疏矩阵，其生成的LDPC码即为普通矩阵构造的LDPC码。

在WiMAX和DVB***中，LDPC码的校验矩阵H就具有准循环特征，而在CMMB***中LDPC码的校验矩阵H就是一种普通的稀疏矩阵。对于QC-LDPC码，其编码过程实现简单，校验位可以通过递推运算得到。但是，对于普通矩阵构造的LDPC码，其编码过程是比较复杂的，这类LDPC码的编码过程可以通过LU分解来实现。LU分解中的L代表下三角矩阵，U代表上三角矩阵，LDPC码通过LU分解实现编码的过程如图1所示，设LDPC码的校验矩阵为一M×N的矩阵H，LDPC码的码字为C，则H·C＝0^T，若码字C为***码的码字，则C可以表示为

其中X_p代表码字的校验位，X_s代表码字的信息位，这在编码端是已知的，编码的目的就是为了得到校验位X_p。将校验矩阵H也分成两部分，即H＝[H_p，H_s]，H_p表示校验位的矩阵部分，H_s表示消息位的矩阵部分，这样就可以得到X_p的值为

由于

不具有稀疏性，因此将其计算出来进行存储是不现实的，因此，通常需要对

进行LU分解，得到下三角矩阵L和上三角矩阵U，然后通过L和U的两次递推运算才能得到校验位X_p。

由此可以看出，通过对进行LU分解的LDPC编码方法虽然能在一定程度上降低

的存储量，但是存储L和U所需的存储空间仍然是较大的；另外，这种编码算法对每个校验比特要做两次递推运算，且两次递推运算只能串行执行，从而使得编码时延较长。

发明内容

有鉴于此，本发明的主要目的在于提供一种LDPC码的分层编码方法和装置，以解决现有的LDPC编码方法所需存储空间较大，且编码时延较长的问题。

为达到上述目的，本发明的技术方案是这样实现的：

本发明提供了一种低密度奇偶校验LDPC码的分层编码方法，该方法包括：

a、根据校验矩阵H的校验位矩阵部分H_p的结构特征，确定分层运算模式所对应的校验位在LDPC码码字中的位置信息，以及所述位置信息所对应H中的行信息；

b、根据所确定的位置信息和对应的行信息，并通过分层运算模式直接得到所述位置信息对应的校验位的值，再根据得到的校验位的值更新所述码字；

c、对剩余待确定的校验位所对应的剩余校验矩阵H_t执行LU分解，得到所述剩余待确定的校验位的值，并根据得到的校验位的值更新所述码字。

在确定分层运算模式所对应的校验位在LDPC码码字中的位置信息之前，该方法进一步包括：初始化所述LDPC码码字，包括初始化所述LDPC码码字的信息位和校验位。

所述步骤a具体包括：

a1、确定第一层对应H_p中只含有一个元素“1”的行，并根据元素“1”在H_p中所处的列数确定该行所对应的校验位在LDPC码码字中的位置信息；

a2、确定第二层对应H_p中只含有两个元素“1”的行，且两个元素“1”中有一个元素“1”与第一层的元素“1”位于同一列；根据与第一层不在同一列的元素“1”在H_p中所处的列数确定该行所对应的校验位在LDPC码码字中的位置信息；

a3、依此类推，确定第i层对应H_p中含有i个元素“1”的行，且i个元素“1”中有i-1个元素“1”与前i-1层的元素“1”位于同一列，其中i的取值为大于0的整数；根据与前i-1层不在同一列的元素“1”在H_p中所处的列数确定该行所对应的校验位在LDPC码码字中的位置信息。

所述通过分层运算模式直接得到所述位置信息对应的校验位的值，具体为：依次对各层执行模2和运算，得到各层中确定的位置信息所对应的校验位的值。

所述依次对各层执行模2和运算，得到各层中确定的位置信息所对应的校验位的值，具体为：

第一层采用初始化的LDPC码码字的对应位与H相应行的对应位相与后再模2和；

第二层采用第一层中更新后的码字的对应位与H相应行的对应位相与后再模2和；

依次类推，第i层采用第i-1层中更新后的码字的对应位与H相应行的对应位相与后再模2和。

该方法进一步包括：当第i层对应H_p中的多个行时，各个行的模2和运算并行执行。

所述步骤c具体包括：将H_t所对应原始的校验矩阵H的行与步骤b中更新后的码字执行对应位的模2和运算，得到临时值X_t；根据X_t并通过对H_t的LU分解递推计算得到剩余待确定的校验位的值。

所述根据得到的校验位的值更新码字，具体为：将得到的校验位的值覆盖码字中对应所述校验位位置上的初始值。

本发明还提供了一种LDPC码的分层编码装置，该装置包括：控制电路模块和编码电路模块，其中，

所述控制电路模块，用于根据校验矩阵H的校验位矩阵部分H_p的结构特征，确定分层运算模式所对应的校验位在LDPC码码字中的位置信息，以及所述位置信息所对应H中的行信息，并将所确定的位置信息和对应的行信息提供给所述编码电路模块；还用于控制所述编码电路模块执行分层运算模式和LU分解模式的切换；

所述编码电路模块，用于根据所述控制电路模块提供的位置信息和对应的行信息，通过分层运算模式直接得到所述位置信息对应的校验位的值；再通过对剩余待确定的校验位所对应的剩余校验矩阵H_t执行LU分解，得到所述剩余待确定的校验位的值；根据得到的校验位的值更新所述码字；

其中，所述确定分层运算模式所对应的校验位在LDPC码码字中的位置信息，以及该位置信息所对应H中的行信息，具体包括：

所述编码电路模块进一步用于，分别通过分层运算模式和LU分解模式下的模2和运算得到校验位的值。

所述编码电路模块进一步用于，在分层运算模式下，当同一层对应H_p中多个行时，各个行的模2和运算并行执行。

本发明所提供的一种LDPC码的分层编码方法和装置，对LDPC码中可以直接运算得到的校验位通过对校验矩阵的分层运算直接得到，再对剩余校验矩阵执行LU分解，得到剩余待确定的校验位。本发明在分层运算模式下，由于同一层内的校验位可以通过并行运算得到，因此减少了编码时延；对剩余校验矩阵进行LU分解时，由于矩阵阶数变小，因此分解后得到的L阵和U帧所需的存储空间减小；由于L阵和U阵中元素“1”的个数减少，模2和运算量也随之减少，从而进一步减少了编码时延。

附图说明

图1为现有技术中LDPC码通过LU分解实现编码的示意图；

图2为本发明一种LDPC码的分层编码方法的流程图；

图3为本发明一种LDPC码的分层编码装置的组成结构示意图。

具体实施方式

下面结合附图和具体实施例对本发明的技术方案进一步详细阐述。

本发明所提供的一种LDPC码的分层编码方法，如图2所示，主要包括以下步骤：

步骤201，根据校验矩阵H的校验位矩阵部分H_p的结构特征，确定分层运算模式所对应的校验位在LDPC码码字中的位置信息，以及该位置信息所对应H中的行信息。

本发明在确定分层运算模式所对应的校验位在LDPC码码字中的位置信息之前，需要先初始化LDPC码码字，包括初始化LDPC码码字的信息位和校验位，校验位的个数与校验矩阵H的行数相等。例如：初始化码字C的校验位为全0，得到临时码字C，C的码长为N，校验位个数为M，信息位个数为N-M，即C^T＝(c₁，…，c_N)＝(0，…，0，x_s1，…x_s(N-M))。

确定分层运算模式所对应的校验位在LDPC码码字中的位置信息，以及该位置信息所对应H中的行信息，具体包括：

步骤202，根据所确定的位置信息和对应的行信息，并通过分层运算模式直接得到该位置信息对应的校验位的值，再根据得到的校验位的值更新码字。

依次对各层执行模2和运算，得到各层中确定的位置信息所对应的校验位的值，即第一层使用临时码字C的对应位与H相应行的对应位相与后再模2和，之后使用更新后的码字进行运算，具体包括：

依次类推，第i层采用第i-1层中更新后的码字的对应位与H相应行的对应位相与后再模2和。具体的模2和运算将在后续的实施例中详细说明。

对于校验矩阵第i层某一行计算得到的校验位的位置即为此行对应的H_p部分中与前i-1层不存在列重合的元素“1”所对应的校验位位置。此外，当第i层对应H_p中的多个行时，由于同一层内各行的计算不存在依存关系，各个行的模2和运算可以并行执行，从而得到多个校验位的值并更新码字。

其中，根据得到的校验位的值更新码字，具体为：将得到的校验位的值覆盖码字C中对应该校验位位置上的初始值，即将在第i层中通过模2和运算得到的校验位的值，覆盖码字C中对应第i层中校验位位置上的初始值。具体的码字更新操作将在后续的实施例中详细说明。

步骤203，对剩余待确定的校验位所对应的剩余校验矩阵H_t执行LU分解，得到剩余待确定的校验位的值，并根据得到的校验位的值更新码字。

将H_t所对应原始的校验矩阵H的行与步骤202中更新后的码字执行对应位的模2和运算，得到临时值X_t；根据X_t并通过对H_t的LU分解递推计算得到剩余待确定的校验位的值，并根据得到的校验位的值更新码字。码字的更新，即将得到的校验位的值覆盖码字C中对应该校验位位置上的初始值。

下面结合具体实施例对上述LDPC码的分层编码方法进一步详细阐述。

设一码长为12的1/2码率的LDPC码的校验矩阵为：

H = [\begin{matrix} 0 & 0 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 1 & 0 & 1 \\ 1 & 1 & 0 & 1 & 1 & 0 & 0 & 0 & 0 & 1 & 1 & 0 \\ 1 & 1 & 1 & 0 & 0 & 0 & 1 & 0 & 1 & 0 & 0 & 1 \\ 1 & 0 & 0 & 1 & 1 & 1 & 0 & 0 & 0 & 1 & 1 & 0 \\ 0 & 1 & 1 & 0 & 1 & 1 & 0 & 1 & 1 & 0 & 0 & 0 \\ 1 & 0 & 1 & 0 & 0 & 0 & 1 & 1 & 0 & 0 & 1 & 1 \end{matrix}]

其中，对应的校验位矩阵部分H_p为：

H_{p} = [\begin{matrix} 0 & 0 & 1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 1 & 1 & 0 \\ 1 & 1 & 1 & 0 & 0 & 0 \\ 1 & 0 & 0 & 1 & 1 & 1 \\ 0 & 1 & 1 & 0 & 1 & 1 \\ 1 & 0 & 1 & 0 & 0 & 0 \end{matrix}]

消息位矩阵部分H_s为：

H_{s} = [\begin{matrix} 1 & 1 & 1 & 1 & 0 & 1 \\ 0 & 0 & 0 & 1 & 1 & 0 \\ 1 & 0 & 1 & 0 & 0 & 1 \\ 0 & 0 & 0 & 1 & 1 & 0 \\ 0 & 1 & 1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 & 1 & 1 \end{matrix}]

初始化码字C的信息位为X_s＝[0，1，0，1，0，1]，初始化码字C的校验位为全0，进而得到由信息位和校验位组成的码字C＝[0，0，0，0，0，0，0，1，0，1，0，1]^T。

分层运算的具体过程为：

A、由H的结构特征可知，第一层对应H_p中只含有一个元素“1”的行，从而确定第1个可以直接求得的校验位是x_p3，其校验式对应H的第1行；通过模2和运算直接得到x_p3＝x_s1⊕x_s2⊕x_s3⊕x_s4⊕x_s6＝1，其中“⊕”即代表模2和运算，根据x_p3的值更新码字为C＝[0，0，1，0，0，0，0，1，0，1，0，1]^T；

B、第二层对应H_p中只含有两个元素“1”的行，且两个元素“1”中有一个元素“1”与第一层的元素“1”位于同一列，从而确定第2个可以直接求得的校验位是x_p1，其校验式对应H的第6行；通过模2和运算直接得到x_p1＝x_s1⊕x_s2⊕x_s5⊕x_s6⊕x_p3＝1，根据x_p1的值更新码字为C＝[1，0，1，0，0，0，0，1，0，1，0，1]^T；

C、第三层对应H_p中只含有三个元素“1”的行，且三个元素“1”中有两个元素“1”与第二层的元素“1”位于同一列，从而确定第3个可以直接求得的校验位是x_p2，其校验式对应H的第3行；通过模2和运算直接得到x_p2＝x_s1⊕x_s3⊕x_s6⊕x_p1⊕x_p3＝1，根据x_p2的值更新码字为C＝[1，1，1，0，0，0，0，1，0，1，0，1]^T。

然后，去掉矩阵H的第1、3、6行和第1、2、3列所得到的剩余矩阵H_t为：

H_{t} = [\begin{matrix} 1 & 1 & 0 \\ 1 & 1 & 1 \\ 0 & 1 & 1 \end{matrix}];

将H_t所对应原始的校验矩阵H的行与C＝[1，1，1，0，0，0，0，1，0，1，0，1]^T执行对应位的模2和运算，得到临时值X_t，即

X_{t} = [\begin{matrix} H (2, :) \\ H (4, :) \\ H (5, :) \end{matrix}] \cdot C = [\begin{matrix} 1 \\ 0 \\ 1 \end{matrix}],

其中H_t所对应的行即为H(2，:)、H(4，:)和H(5，:)，H(2，:)表示矩阵H的第2行，H(4，:)表示矩阵H的第4行，H(5，:)表示矩阵H的第5行。

再根据H_tX_p＝X_t得到：

H_{t} \cdot [\begin{matrix} x_{p 4} \\ x_{p 5} \\ x_{p 6} \end{matrix}] = [\begin{matrix} 1 \\ 0 \\ 1 \end{matrix}];

对H_t进行LU分解，即PH_t＝LU，其中L表示下三角矩阵，U表示上三角矩阵，

P = [\begin{matrix} 1 & 0 & 0 \\ 0 & 0 & 1 \\ 0 & 1 & 0 \end{matrix}]

良示行交换矩阵；由于行交换矩阵满足P＝P^-1，因此H_tX_p＝X_t可以表示为：LUX_p＝PX_t，即

[\begin{matrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 1 & 0 & 1 \end{matrix}] \cdot [\begin{matrix} 1 & 1 & 0 \\ 0 & 1 & 1 \\ 0 & 0 & 1 \end{matrix}] \cdot [\begin{matrix} x_{p 4} \\ x_{p 5} \\ x_{p 6} \end{matrix}] = [\begin{matrix} 1 & 0 & 0 \\ 0 & 0 & 1 \\ 0 & 1 & 0 \end{matrix}] \cdot [\begin{matrix} 1 \\ 0 \\ 1 \end{matrix}] = [\begin{matrix} 1 \\ 1 \\ 0 \end{matrix}],

其中，L阵和U阵分别为：

L = [\begin{matrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 1 & 0 & 1 \end{matrix}],

U = [\begin{matrix} 1 & 1 & 0 \\ 0 & 1 & 1 \\ 0 & 0 & 1 \end{matrix}] .

通过L阵和U阵的递推运算可以得到(x_p4，x_p5，x_p6)^T＝(1，0，1)^T，从而更新得到最终的码字为C＝[1，1，1，1，0，1，0，1，0，1，0，1]^T。

上述的实施例中，在分层运算模式下的各层都只对应H_p中的单个行，然而对于第i层对应H_p中的多个行的情况，由于同一层内各行的计算不存在依存关系，因此各个行的模2和运算可以并行执行，从而得到多个校验位的值并更新码字。例如：在校验矩阵H的第一层中，对应H_p中只含有一个元素“1”的行包括两个行：[0 0 0 1 0 0 1 0 1 0 1 0]和[0 1 0 0 0 0 1 0 1 0 1 0]，且这两行分别对应码字C中校验位的第4位和第2位，则对应第4位和第2位的模2和运算可以并行执行，不存在先后次序，运算得到的校验位的值分别用以更新码字C中校验位的第4位和第2位上的值。

为实现上述LDPC码的分层编码方法，本发明还提供了一种LDPC码的分层编码装置，如图3所示，该装置包括：控制电路模块10和编码电路模块20。

其中，控制电路模块10，用于根据校验矩阵H的校验位矩阵部分H_p的结构特征，确定分层运算模式所对应的校验位在LDPC码码字中的位置信息，以及该位置信息所对应H中的行信息，并将所确定的位置信息和对应的行信息提供给编码电路模块20；还用于控制编码电路模块20执行分层运算模式和LU分解模式的切换。

编码电路模块20，用于根据控制电路模块10提供的位置信息和对应的行信息，通过分层运算模式直接得到该位置信息对应的校验位的值；再通过对剩余待确定的校验位所对应的剩余校验矩阵H_t执行LU分解，得到剩余待确定的校验位的值；根据得到的校验位的值更新码字。

需要指出的是，编码电路模块20分别通过分层运算模式和LU分解模式下的模2和运算得到校验位的值；且在分层运算模式下，当同一层对应H_p中多个行时，各个行的模2和运算可以并行执行。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims

1.一种低密度奇偶校验LDPC码的分层编码方法，其特征在于，该方法包括：

c、对剩余待确定的校验位所对应的剩余校验矩阵H_t执行LU分解，得到所述剩余待确定的校验位的值，并根据得到的校验位的值更新所述码字；

其中，所述步骤a具体包括：

2.根据权利要求1所述LDPC码的分层编码方法，其特征在于，在确定分层运算模式所对应的校验位在LDPC码码字中的位置信息之前，该方法进一步包括：初始化所述LDPC码码字，包括初始化所述LDPC码码字的信息位和校验位。

3.根据权利要求1或2所述LDPC码的分层编码方法，其特征在于，所述通过分层运算模式直接得到所述位置信息对应的校验位的值，具体为：依次对各层执行模2和运算，得到各层中确定的位置信息所对应的校验位的值。

4.根据权利要求3所述LDPC码的分层编码方法，其特征在于，所述依次对各层执行模2和运算，得到各层中确定的位置信息所对应的校验位的值，具体为：

5.根据权利要求4所述LDPC码的分层编码方法，其特征在于，该方法进一步包括：当第i层对应H_p中的多个行时，各个行的模2和运算并行执行。

6.根据权利要求5所述LDPC码的分层编码方法，其特征在于，所述步骤c具体包括：将H_t所对应原始的校验矩阵H的行与步骤b中更新后的码字执行对应位的模2和运算，得到临时值X_t；根据X_t并通过对H_t的LU分解递推计算得到剩余待确定的校验位的值。

7.根据权利要求1或2所述LDPC码的分层编码方法，其特征在于，所述根据得到的校验位的值更新码字，具体为：将得到的校验位的值覆盖码字中对应所述校验位位置上的初始值。

8.一种LDPC码的分层编码装置，其特征在于，该装置包括：控制电路模块和编码电路模块，其中，

9.根据权利要求8所述LDPC码的分层编码装置，其特征在于，所述编码电路模块进一步用于，分别通过分层运算模式和LU分解模式下的模2和运算得到校验位的值。

10.根据权利要求8或9所述LDPC码的分层编码装置，其特征在于，所述编码电路模块进一步用于，在分层运算模式下，当同一层对应H_p中多个行时，各个行的模2和运算并行执行。