JP4313299B2 - 薄膜トランジスタ製造方法 - Google Patents

薄膜トランジスタ製造方法 Download PDF

Info

Publication number
JP4313299B2
JP4313299B2 JP2004377846A JP2004377846A JP4313299B2 JP 4313299 B2 JP4313299 B2 JP 4313299B2 JP 2004377846 A JP2004377846 A JP 2004377846A JP 2004377846 A JP2004377846 A JP 2004377846A JP 4313299 B2 JP4313299 B2 JP 4313299B2
Authority
JP
Japan
Prior art keywords
capping layer
metal catalyst
layer
silicon layer
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004377846A
Other languages
English (en)
Other versions
JP2006108608A (ja
Inventor
炳建 朴
晉旭 徐
泰勳 梁
基龍 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040079277A external-priority patent/KR100579179B1/ko
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2006108608A publication Critical patent/JP2006108608A/ja
Application granted granted Critical
Publication of JP4313299B2 publication Critical patent/JP4313299B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は薄膜トランジスタ及びその製造方法に係り、さらに詳細には基板上に非晶質シリコン層を形成して、前記非晶質シリコン層上に厚さによって他の濃度を有する金属触媒を含むキャッピング層を形成した後、前記キャッピング層をパターニングしてキャッピング層パターンを形成して、前記非晶質シリコン層を結晶化することによって、前記非晶質シリコン層とキャッピング層パターンの界面に形成されるシードの密度及び位置を制御するようになることによって、結晶粒の大きさと均一度を向上させるだけでなく、一回の結晶化工程で所望する大きさ及び均一度を有する多結晶シリコンを所望する位置に選択的に形成して特性が優秀であって、所望する特性を有する薄膜トランジスタを形成する薄膜トランジスタ及びその製造方法に関する。
一般に、多結晶シリコン層は高い電界効果移動度と高速動作回路に適用が可能であってＣＭＯＳ回路構成が可能であるという長所があって薄膜トランジスタ用半導体層の用途で多く使われている。このような多結晶シリコン層を利用した薄膜トランジスタは主にアクティブマトリックス液晶ディスプレー装置（ＡＭＬＣＤ）のアクティブ素子と有機電界発光素子（ＯＬＥＤ）等のような平板表示装置のスイッチング素子及び駆動素子に使われる。
この時、薄膜トランジスタに用いる多結晶シリコン層は通常的に非晶質シリコン層を蒸着した後、高温熱処理を利用した技術またはレーザー熱処理方法などによって製造される。レーザー熱処理方法は低温工程が可能であって高い電界効果移動度を具現することができるが、高価のレーザー装備が必要であるので代替技術が多く研究されている。
現在、金属を利用して非晶質シリコンを結晶化する方法は高温で長時間熱処理して結晶化する固相結晶化（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）より低い温度で迅速な時間内に結晶化させることができる長所を有しているため多く研究されている。金属を利用した結晶化方法は金属誘導結晶化（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法と金属誘導側面結晶化（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法に区分される。しかし、金属を利用した前記方法の場合にも金属汚染によって漏れ電流が増加して薄膜トランジスタの素子特性が低下する問題点がある。
一方、金属量を減らして良質の多結晶シリコン層を形成させるために、イオン注入器を介して金属のイオン濃度を調節して高温処理、急速熱処理またはレーザー照射で良質の多結晶シリコン層を形成させる技術と金属誘導結晶化方法で多結晶シリコン層の表面を平坦にするために粘性がある有機膜と液状の金属を混合してコーティング方法で薄膜を蒸着した次に熱処理工程で結晶化する方法が開発されている。しかし、前記結晶化方法の場合にも多結晶シリコン層で最も重要視されるグレーン大きさの大型化及び均一度側面で問題がある。
前記問題を解決するために蓋層を利用した結晶化方法で多結晶シリコン層を製造する方法（特許文献１）が開発された。前記方法は、基板上に金属触媒層を形成して、その上にキャッピング層を形成させた次に、前記キャッピング層上に非晶質シリコン層を形成して熱処理あるいはレーザーを利用して金属触媒をキャッピング層を介して非晶質シリコン層に拡散させてシードを形成させた後、これを利用して多結晶シリコン層を得る方法である。前記方法は金属触媒が蓋層を介して拡散するため必要以上の金属汚染を防止することができるという長所がある。
しかし、前記の結晶化方法は金属触媒の均一な濃度制御が難しくて結晶化位置及び結晶粒の大きさを制御するに難しいという問題点があって特に、金属触媒層をパターニングする過程で金属触媒が保護されないこともあって均一な金属触媒層のパターンがむずかしいという問題点がある。
大韓民国特許出願公開第２００３−００６０４０３号明細書
したがって、本発明は前記のような従来技術の諸般短所と問題点を解決するためのことであって、基板上に非晶質シリコン層を形成して、前記非晶質シリコン層上に厚さによって他の濃度を有する金属触媒を含むキャッピング層を形成した後、前記キャッピング層をパターニングしてキャッピング層パターンを形成して、前記非晶質シリコン層を結晶化することによって、前記非晶質シリコン層とキャッピング層パターンの界面に形成されるシードの密度及び位置を制御するようになることによって、結晶粒の大きさと均一度を向上させるだけでなく、一回の結晶化工程で所望する大きさ及び均一度を有する多結晶シリコンを所望する位置に選択的に形成して特性が優秀であって、所望する特性を有する薄膜トランジスタを形成する薄膜トランジスタ及びその製造方法を提供することに本発明の目的がある。
本発明の前記目的は基板と、前記基板上に形成されて、金属触媒が所定の分布で含まれて所定の高さ及び幅を有するキャッピング層パターンを利用して前記キャッピング層下部の非晶質シリコン層を多結晶シリコン層に結晶化して結晶粒の大きさが相異なる複数個の半導体層、及び前記半導体層上に形成されたゲート絶縁膜、ゲート電極、層間絶縁膜及びソース／ドレイン電極で構成された薄膜トランジスタにより達成される。
また、本発明の前記目的は基板を準備する段階と、前記基板上に非晶質シリコン層を形成する段階と、前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する段階と、前記キャッピング層をパターニングする段階、及び前記基板を熱処理して非晶質シリコン層を多結晶シリコン層に結晶化する段階で構成された薄膜トランジスタ製造方法によっても達成される。
また、本発明の前記目的は前記結晶化する段階以後、前記キャッピング層を除去する段階と、前記多結晶シリコン層をパターニングして半導体層を形成する段階、及び前記基板上にゲート絶縁膜、ゲート電極、層間絶縁膜及びソース／ドレイン電極を形成する段階をさらに含むことを特徴とする薄膜トランジスタ製造方法によっても達成される。
また、本発明の前記目的は前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する段階は前記非晶質シリコン層上に第１キャッピング層を形成する段階と、前記第１キャッピング層上に金属触媒層を形成する段階、及び前記金属触媒層上に第２キャッピング層を形成する段階であることを特徴とする薄膜トランジスタ製造方法によっても達成される。
また、本発明の前記目的は前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する段階は前記非晶質シリコン層上にキャッピング層形成物質と金属触媒を同時に蒸着して金属触媒を含むキャッピング層を形成する段階であることを特徴とする薄膜トランジスタ製造方法によっても達成される。
また、本発明の前記目的は前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する段階は前記非晶質シリコン層上に所定の厚さを形成する間にはキャッピング層形成物質のみを蒸着して金属触媒が存在しないキャッピング層を形成して、連続的にキャッピング層形成物質と金属触媒を同時に蒸着して所定の厚さは金属触媒を含むキャッピング層を形成する段階であることを特徴とする薄膜トランジスタ製造方法によっても達成される。
また、本発明の前記目的は前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する段階は前記非晶質シリコン層上にキャッピング層を形成する段階、及び前記キャッピング層内部にイオン注入工程で金属触媒を注入する段階であることを特徴とする薄膜トランジスタ製造方法によっても達成される。
したがって、本発明の薄膜トランジスタ製造方法は厚さによって濃度及び分布が変化する金属触媒を含むキャッピング層パターンを利用して結晶化工程を進行することによって、結晶粒の大きさと均一度を向上させるだけでなく、一回の結晶化工程で所望する大きさ及び均一度を有する多結晶シリコンを所望する位置に選択的に形成して特性が優秀であって、所望する特性を有する薄膜トランジスタを形成することができる効果がある。
以下、本発明の前記目的と技術的構成及びそれによる作用効果に関する詳細な事項は本発明の望ましい実施形態を図示している図面を参照した以下詳細な説明によってさらに明確に理解されることである。
図１は基板上にバッファー層及び非晶質シリコン層を形成する工程の断面図である。図で見るようにガラスまたはプラスチックのような絶縁基板１０１上にシリコン酸化膜またはシリコン窒化膜のような絶縁膜を利用して単層または複層でバッファー層１０２を形成する。この時前記バッファー層は下部基板で発生する水分または不純物の拡散を防止したり、結晶化時熱の伝達の速度を調節することによって、前記非晶質シリコン層の結晶化がよくなされることができるようにする役割をする。
続いて、前記バッファー層上に非晶質シリコン層１０３ａを形成する。この時前記非晶質シリコン層は化学的気相蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）または物理的気相蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を利用することができる。また前記非晶質シリコン層を形成する時または形成した後に脱水素処理して水素の濃度を低くめる工程を進行することができる。
図２Ａないし図２Ｄは前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する工程の断面図である。
先に、図２Ａは前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する工程の一実施形態の断面図である。図で見るように非晶質シリコン層が形成された基板上に化学的気相蒸着法または物理的気相蒸着法を利用してシリコン酸化膜または窒化膜で第１キャッピング層１０４ａを形成する。
続いて、前記第１キャッピング層上に金属触媒を化学的気相蒸着法または物理的気相蒸着法を利用して１０１１ないし１０１５ａｔｏｍｓ／ｃｍ２の面密度で蒸着して金属触媒層１０５を形成する。この時、前記金属触媒はＮｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、ＣｄまたはＰｔのうちいずれか一つ以上を利用することができるが、望ましくはニッケル（Ｎｉ）を利用して金属触媒層１０６ａを形成する。前記ニッケルを利用して金属触媒層を形成することが前記ニッケルが非晶質シリコン層を多結晶シリコン層に結晶化することが容易であるため望ましい。
続いて、前記金属触媒層上に化学的気相蒸着法または物理的気相蒸着法を利用してシリコン酸化膜またはシリコン窒化膜で第２キャッピング層１０４ｂを形成して金属触媒が含まれたキャッピング層１０５ａを形成する。
したがって、図に表記した前記キャッピング層の金属触媒の濃度グラフ１０７で見るように前記第１キャッピング層と第２キャッピング層間の金属触媒層で１００％を示していることを見ることができる。したがって、前記金属触媒層の面密度または蒸着量を調節して以後非晶質シリコン層の結晶化を誘導するシード（ｓｅｅｄ）の量、位置または密度を調節することができる。この時、前記金属触媒の濃度グラフのｘ軸はキャッピング層内の金属触媒の濃度を示して、ｙ軸は非晶質シリコン層とキャッピング層の界面からの距離、すなわち、キャッピング層の厚さを示している。
次に、図２Ｂは前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する工程の他の一実施形態の断面図である。図で見るように化学的気相蒸着装置または物理的気相蒸着装置を利用してキャッピング層を形成しながら、金属触媒を同時に注入して前記キャッピング層内に金属触媒が均一に分布するように形成して均一に分布した金属触媒１０６ｂを含むキャッピング層１０５ｂを形成する。
この時、図で見るように前記金属触媒を含むキャッピング層の金属触媒の濃度グラフ１０８ａはキャッピング層内に均一に分布していて、キャッピング層の厚さ全体にかけて一定の密度を見せている。このような均一な分布を有している場合、金属触媒を注入しながらキャッピング層を形成するので、キャッピング層形成速度は一定にして、金属触媒の注入量または速度を調節することによって金属触媒の密度を調節することができて、また金属触媒の注入量または速度は一定に維持しながらキャッピング層の形成速度を調節してキャッピング層内の金属触媒の密度を調節することができる。
また、前記キャッピング層内の金属触媒の密度または量を示す他の金属触媒濃度グラフ１０８ｂ、１０８ｃで見るようにキャッピング層の厚さによって漸進的に増加するように形成することもできて、幾何級数的に増加するように形成することもできる。
前記のようにキャッピング層内の金属触媒の密度または量を調節して以後結晶核であるシードの位置、量または密度を調節することができる。
次に、図２Ｃは前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する工程のまた他の一実施形態の断面図である。図で見るように化学的気相蒸着装置または物理的気相蒸着装置を利用して非晶質シリコン層上に所定の厚さを形成する間には金属触媒を注入しないが、一定の厚さ以上を形成した後、金属触媒を注入し始めて所定厚さ以上にだけ金属触媒１０６ｃを含むキャッピング層１０５ｃを形成する。
この時、図に表記した前記金属触媒を含むキャッピング層の金属触媒の濃度グラフ１０９ａ、１０９ｂ、１０９ｃ、１０９ｄ及び１０９ｅで見るように所定厚さ以後、金属触媒の濃度が一定なように形成したり、漸進的に増加するように形成したり、漸進的に減少するように形成したり、幾何級数的に増加するように形成したり、幾何級数的に減少するように形成することができる。
次に、図２Ｄは前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する工程のまた他の一実施形態の断面図である。図で見るように化学的気相蒸着装置または物理的気相蒸着装置を利用して非晶質シリコン層上にキャッピング層１０５ｄを形成する。
続いて、イオン注入工程を利用して前記キャッピング層内の所定位置に金属触媒１０６ｄを注入してキャッピング層の所定厚さ範囲で金属触媒が存在するようにする。
この時、図に表記した前記金属触媒を含むキャッピング層の金属触媒の濃度グラフ１１０ａ、１１０ｂで見るように一回のイオン注入で金属触媒が存在する領域を一つの領域だけで形成したり、二度以上のイオン注入で金属触媒が存在する領域を二つ以上の領域に形成することができる。
したがって、図２Ａないし図２Ｄで詳述した色々な方法で金属触媒を含むキャッピング層を形成することができるが、これは前記金属触媒の量、密度または分布を適切に制御することによって、以後前記キャッピング層をパターニングする工程とともに結晶化に必要なシードの生成位置、密度または分布を制御することができるようになる。
この時、前記金属触媒を含むキャッピング層の厚さは５ないし２０００Åで形成することが望ましい。
図３Ａないし図３Ｃは前記金属触媒を含むキャッピング層をパターニングして多様な形態のキャッピング層パターンを形成する工程の断面図である。
先に、図３Ａはパターニングマスクのパターン間の間隔を制御して間隔が異なるように形成されたキャッピング層パターンの断面図である。図で見るようにパターンマスクまたはフォトレジストパターンを利用して前記キャッピング層１０５ａ、１０５ｂ、１０５ｃまたは１０５ｄをパターニングしてキャッピング層パターン１２０ａを形成する。この時、前記キャッピング層パターンはキャッピング層パターン間の間の間隔１２１を調節して形成する。
前記のようにキャッピング層パターン間の間隔を調節して形成する場合、前記キャッピング層パターンが形成された領域下部の非晶質シリコン層の結晶粒の大きさ及び均一度はキャッピング層パターンにより形成されたシードにより決定される反面、キャッピング層パターンが存在しない領域下部（以後、“無パターン領域”だと称する）の非晶質シリコン層の結晶粒の大きさ及び均一度は隣接するキャッピング層パターンの結晶粒の大きさ及び均一度だけでなく、隣接するキャッピング層パターン間の距離にも多くの影響を受けるようになる。すなわち、キャッピング層パターン下部の非晶質シリコン層はキャッピング層パターン内部に存在する金属触媒の密度または分布によって形成されたシードにより決定された大きさ及び均一度を有する多結晶シリコン層を形成するようになるが、無パターン領域下部の非晶質シリコン層は最も近いキャッピング層パターンにより形成された多結晶シリコン層の結晶性が側面伝播により結晶性を有するようになることによって、結晶粒の大きさ及び均一度がキャッピング層パターンのシードに影響を受けるだけでなくキャッピング層パターン間の間隔、すなわち、結晶性の伝播の距離にも影響を受けるようになる。したがって、前記パターン間の距離を制御して非晶質シリコン層の結晶化を制御することができる。
この時、前記キャッピング層パターン間の間隔は３ないし４００μｍに形成することが望ましいが、これは前記キャッピング層パターンと隣接するキャッピング層パターンの間に形成された多結晶シリコン層を利用して半導体層を形成したり、キャパシターの電極などで利用するからである。すなわち、キャッピング層パターン間の間隔が狭ければ（すなわち、３μｍ以下である場合）、半導体層やキャパシターの電極等のような素子を形成するのが難しくて、あまり広く形成されると（すなわち、４００μｍ以上である場合）非晶質シリコン層の結晶化が難しかったりあまり多くの工程時間が必要であるという短所がある。
先に、図３Ｂはいろいろなパターニング方法を利用して厚さが異なるように形成されたキャッピング層パターンの断面図である。図で見るようにパターンマスクまたはフォトレジストパターンを利用して前記キャッピング層１０５ａ、１０５ｂ、１０５ｃまたは１０５ｄをパターニングしてキャッピング層パターン１２０ｂを形成する。この時、前記キャッピング層パターンはキャッピング層の厚さ１２２を調節して形成する。
この時、前記キャッピング層パターンの厚さは金属触媒の量、密度及び分布に多くの影響を及ぼす。すなわち、前記図２Ａないし図２Ｄで詳述したようにキャッピング層の厚さによって金属触媒の量または密度が変化するようになるが、これにより、キャッピング層パターンの厚さが変化（すなわち、パターニングされてなくなるようになれば）するようになれば金属触媒の量がさらに変化が大きくなるようになる。結局、結晶化を誘導するシードがキャッピング層内の金属触媒の密度だけでなく、キャッピング層パターンの厚さにも影響を受けるようになるため結晶化をさらに精密に制御することができるようになる。
この時、前記キャッピング層パターンの厚さを異なるように形成する方法はハーフトーンマスクを利用したり、部分的にマスクを形成して、全面エッチングを進行してキャッピング層パターンの厚さを調節する方法などがある。
この時、前記キャッピング層パターンの厚さは図２Ａないし図２Ｄで詳述したような方法で形成されたキャッピング層をエッチングして完全になくすこともでき、また全くエッチングしないで形成されたキャッピング層そのままを利用することができる。すなわち、キャッピング層パターンの厚さはキャッピング層パターンを形成した後、前記キャッピング層パターン内に存在する金属触媒の量または密度と密接な関係があるので必要により多様に調節することができる。
次に、図３Ｃはキャッピング層パターン間の幅を異なるように形成したキャッピング層パターンの断面図である。図で見るようにマスクまたはフォトレジストパターンを利用してキャッピング層パターン１２０ｃ自らの幅１２３を異なるように形成する。
前記のようにキャッピング層パターンの幅が異なるように形成されると、各キャッピング層パターン内に含まれた金属触媒の密度は相互に同様であるが、金属触媒の量（金属触媒の量はそれぞれのキャッピング層パターンの密度が同じだと言うならばキャッピング層パターンの体積に比例するようになる）は相異なるのでキャッピング層パターンの下部領域から生成されるシードの個数がキャッピング層パターンの幅によって増加するようになる。
また、前記キャッピング層パターンの幅が所定の大きさ以下になれば、キャッピング層パターン下部にはただし一つのシードだけが生成されるはずで、これによりキャッピング層パターン下部の非晶質シリコン層は結晶粒がただし一つである単結晶領域になることである。そして、このような単結晶領域と隣接した非晶質シリコン層（無パターン領域下部の非晶質シリコン層）も前記単結晶領域の結晶性が伝播されて結晶化されることであって基板全体的には結晶性が優秀な多結晶シリコン層を得ることができることである。
この時、前記キャッピング層パターンの幅は１ないし２０μｍに形成することが望ましいが、これは前記キャッピング層パターンの幅によって結晶化に影響を及ぼす金属触媒の量が直接的に影響を受けるからである。また、キャッピング層パターンの幅があまり大きくなるようになれば、結晶化工程以後、多結晶シリコン層上に残留する金属触媒の量があまり多くなり多結晶シリコン層の特性を低下させるため２０μｍ以下に形成することが望ましい。
したがって、前記図２Ａないし図２Ｄと図３Ａないし図３Ｃで詳述した厚さによって他の密度で分布した金属触媒を有するキャッピング層形成方法と前記キャッピング層をさまざまな形態にパターニングしたキャッピング層パターン方法をいろいろの組合で組み合わせて非晶質シリコン層上にキャッピング層パターンを形成するようになれば所望する領域に所望する結晶粒の大きさ、所望する結晶粒大きさの均一度を有する多結晶シリコン層を形成することができる。
図４は前記非晶質シリコン層及び金属触媒を含むキャッピング層が形成された基板を熱処理して結晶化する工程の断面図である。図で見るように図２Ａないし図２Ｄで詳述したような方法でさまざまな形態の密度及び分布を有する金属触媒を含むキャッピング層を形成して、図３Ａないし図３Ｃで詳述したような方法でキャッピング層をパターニングしてさまざまな形態のキャッピング層パターン１２０を形成した基板を熱処理１２４して前記非晶質シリコン層１０３ａを多結晶シリコン層１０３ｂに結晶化する工程を進行する。
この時、前記熱処理工程は第１熱処理工程及び第２熱処理工程で二度の工程にかけて進められることができる。第１熱処理工程は２００ないし８００℃の温度範囲で熱処理して前記キャッピング層パターン内に含まれている金属触媒を拡散または浸透させて非晶質シリコン層の界面に結晶化を誘導する金属ケイ化物のシードを形成させる。
続いて、前記第２熱処理工程を４００ないし１３００℃の温度範囲で実施して前記シードにより非晶質シリコン層を多結晶シリコン層に結晶化する。この時、前記多結晶シリコン層の結晶粒の大きさは５μｍないし４００μｍを有するようになる。
この時、前記多結晶シリコン層の結晶粒大きさ及び均一度は前記シードの量または密度により決定されるが、これは前記キャッピング層パターンの大きさ（幅及び間隔）とキャッピング層パターン内の金属触媒の分布、密度及び量により決定される。したがって、多結晶シリコン層の結晶粒大きさ及び均一度を制御するためにはキャッピング層パターン内の金属触媒の分布、密度及び量を前記図２Ａないし図３Ｃで詳述したような方法で制御することで成すことができる。
この時、前記多結晶シリコン層上に残留する金属触媒の量は１０９ないし１０１３ａｔｏｍｓ／ｃｍ２であるが、これは前記キャッピング層パターン内に含まれた金属触媒が熱処理工程により非晶質シリコン層表面に拡散または浸透してシードを形成して、前記シードにより結晶化された後、前記キャッピング層を除去した後にも残留する量としてキャッピング層パターン内に含まれた金属触媒の量に直接的な関連がある。
図５は熱処理工程時非晶質シリコン層の結晶化を説明するための断面図及び平面図である。図で見るように図４の第１熱処理工程により図３Ａないし図３Ｃで詳述したキャッピング層パターン内に含まれた金属触媒が拡散または浸透によりシード１２５ａ、１２５ｂ、１２５ｃ、１２５ｄ及び１２５ｅを形成する。この時、前記シードはキャッピング層パターン１２６ａ、１２６ｂ、１２６ｃ、１２６ｄ及び１２６ｅ内に含まれた金属触媒により形成される。
続いて、第２熱処理工程により前記シードにより非晶質シリコン層が多結晶シリコン層に結晶化が誘導される。図５で見るように前記シードの結晶性が非晶質シリコン層に伝播１２７ａ、１２７ｂ、１２７ｃ、１２７ｄ及び１２７ｅされて多結晶シリコン層を形成するようになるが、図ではシードを中心にして平面的に（四方に）結晶が成長することと描写されているが、実際には垂直的に（深さ方向に）も結晶が成長する。
この時、図５の左側で１番目に位置したキャッピング層パターンである第１キャッピング層パターン１２６ａは他のキャッピング層パターンの基準になるパターンであって図２Ａないし図２Ｄのうちいずれか一つ以上の金属触媒の濃度分布を有するキャッピング層パターンである。前記第１キャッピング層パターン下部には第１キャッピング層パターン内に含まれていた金属触媒によりシード１２５ａが形成されて、前記シードの結晶性が第２熱処理工程の間伝播１２７ａされて結晶粒１２８ａを形成するようになるが、前記結晶粒の大きさは第１キャッピング層パターンの下部領域の面積に生成されたシードの個数（図では４個が形成されているのを見ることができる）により決定されるので、第１キャッピング層パターンの下部領域の面積とシードの個数を調節して制御することができる。すなわち、面積は広げて、形成されるシードの個数を一定なようにするならば結晶粒の大きさは大きくなって、面積は固定して、シードの個数を減らしても結晶粒の大きさは大きくなるようになる。また、前記第１キャッピング層パターンと隣接する無パターン領域、すなわち、キャッピング層パターン間の間の領域であって前記第１キャッピング層パターンにより形成された結晶性が伝播されるようになるが、図の第１無パターン領域１２９ａは四つの結晶粒（第１キャッピング層パターンの両側の結晶粒を合わせた個数）から伝播された結晶性により結晶化されて２個の結晶粒を形成するようになる。
図５の左側で２番目に位置したキャッピング層パターンである第２キャッピング層パターン１２６ｂは図３Ｃで詳述したようにキャッピング層パターンの幅を制御して形成したパターンであって、その幅を下部領域の非晶質シリコン層上に一つのシード１２５ｂだけが形成される幅で形成したキャッピング層パターンである。前記シードにより結晶性が伝播１２７ｂされて第２キャッピング層パターン下部領域の非晶質シリコン層は一つの結晶粒１２８ｂで成長するようにする。したがって、第２無パターン領域でも結晶粒の結晶性が伝播されて２個の結晶粒だけが形成されて、第２無パターン領域の内部には結晶粒界が存在しない単結晶のようなシリコン層を得ることができる。
この時、前記第１キャッピング層パターンと第２キャッピング層パターンの間の領域には第１無パターン領域と第２無パターン領域が存在するようになる。したがって、前記第１キャッピング層パターンと第２キャッピング層パターン間の領域には両側の結晶性が接触する結晶粒界１３０ａを含んで少なくとも一つ以上の結晶粒界（例えば、第１キャッピング層パターンと第２キャッピング層パターン下部領域にそれぞれ一つの結晶粒だけが存在すると仮定しても、それぞれの結晶粒から伝播された結晶性が接触する領域では少なくとも一つの結晶粒界が形成されるからである。）が形成される。また他の無パターン領域が接触する領域でも結晶粒界１３０ｂ、１３０ｃ、１３０ｄがそれぞれ少なくとも一つ以上形成される。
図５の左側で三番目に位置したキャッピング層パターンである第３キャッピング層パターン１２６ｃは図３Ｂで詳述したようにキャッピング層パターンの厚さを制御して形成したパターンであって、その厚さを制御して非晶質シリコン層上にシード１２５ｃの個数を制御することができる。この時、第１キャッピング層パターンと金属触媒の分布及び密度が同一であれば厚さが薄いほど結晶粒１２８ｃの大きさは大きくなるようになることである。
図５の左側で４番目に位置したキャッピング層パターンである第４キャッピング層パターン１２６ｄは図３Ａで詳述したようにキャッピング層パターン間の間隔を制御して形成するためのパターンであって、第４キャッピング層パターン自体は他のいずれのキャッピング層パターンと同一に形成しても構わないが、その間隔だけは異なるように形成する。この時、第３キャッピング層パターン下部に形成された多結晶シリコン層の結晶性が伝播して形成された第３無パターン領域のうち第４キャッピング層パターンと隣接した領域と第４キャッピング層パターン下部に形成された多結晶シリコン層の結晶性が伝播して形成された第４無パターン領域のうち第３キャッピング層パターンと隣接した領域が他の無パターン領域より広く形成されるので第４キャッピング層パターンにより形成された多結晶シリコン層の結晶性を広く形成したい時はパターンのみを広く形成することによって容易に形成することができる。
図５の左側で５番目に位置したキャッピング層パターンである第５キャッピング層パターン１２６ｅは図３Ｃで詳述したようにキャッピング層パターンの幅を制御して形成したパターンであって、均一に分布したシード１２５ｅにより均一に形成された結晶粒１２８ｅが広く形成されるように形成することができる。すなわち、キャッピング層パターン内の金属触媒を調節してシードの生成密度及び量を調節して、結晶を成長させることによって、一定の大きさの均一度を有する多結晶シリコン層を得ることができるようになる。
図６は本発明により形成された多結晶シリコン層を利用して薄膜トランジスタを製造した後の断面図である。図で見るように前記キャッピング層パターンを除去した後、所定領域（キャッピング層パターンの下部領域またはキャッピング層パターンの間の領域）をパターニングして多結晶シリコン層で形成された半導体層２０１を形成する。この時、前記半導体層は図２Ａないし図３Ｃで詳述したように多様な分布及び密度を有する金属触媒を含んで、多様な大きさ、幅及び位置を有するキャッピング層パターンを形成した後、結晶化することによって結晶粒の大きさ及び均一度が制御された多結晶シリコン層で形成される。
続いて、前記基板上にシリコン酸化膜またはシリコン窒化膜を単層または複層で化学的気相蒸着法または物理的気相蒸着法を利用してゲート絶縁膜２０２を形成する。
続いて、前記基板上にゲート電極形成物質を蒸着した後、パターニングしてゲート電極２０３を形成して、前記基板上にシリコン酸化膜またはシリコン窒化膜を単層または複層で層間絶縁膜２０４を形成する。
続いて、前記層間絶縁膜及びゲート絶縁膜の所定領域をエッチングして前記半導体層の所定領域を露出させたコンタクトホールを形成して、前記基板全面にソース／ドレイン電極形成物質を形成した後、パターニングしてソース／ドレイン電極２０５を形成して薄膜トランジスタを完成する。
本発明は以上でよく見たように望ましい実施形態を挙げて図示して説明したが、前記実施形態に限られなくて本発明の精神を外れない範囲内で該発明が属する技術分野で通常の知識を有する者により多様な変更と修正が可能であることである。
基板上にバッファー層及び非晶質シリコン層を形成する工程の断面図。 前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する工程の断面図。 前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する工程の断面図。 前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する工程の断面図。 前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する工程の断面図。 前記金属触媒を含むキャッピング層をパターニングして多様な形態のキャッピング層パターンを形成する工程の断面図。 前記金属触媒を含むキャッピング層をパターニングして多様な形態のキャッピング層パターンを形成する工程の断面図。 前記金属触媒を含むキャッピング層をパターニングして多様な形態のキャッピング層パターンを形成する工程の断面図。 前記非晶質シリコン層及び金属触媒を含むキャッピング層が形成された基板を熱処理して結晶化する工程の断面図。 熱処理工程時非晶質シリコン層の結晶化を説明するための断面図及び平面図。 本発明により形成された多結晶シリコン層を利用して薄膜トランジスタを製造した後の断面図。
符号の説明
１０１ 絶縁基板
１０２ バッファー層
１０３ａ 非晶質シリコン層
１０５ａ、１０５ｂ、１０５ｃ、１０５ｄ キャッピング層
１０６ａ、１０６ｂ、１０６ｃ、１０６ｄ 金属触媒
１２０ａ、１２０ｂ、１２０ｃ キャッピング層パターン
１２４ 熱処理工程
２０１ 半導体層

Claims (12)

  1. 基板を準備する段階と、
    前記基板上に非晶質シリコン層を形成する段階と、
    前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する段階と、
    前記キャッピング層をパターニングする段階、及び
    前記基板を熱処理して前記非晶質シリコン層を多結晶シリコン層に結晶化する段階を含み、
    前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する段階は、
    前記非晶質シリコン層上に第１キャッピング層を形成する段階と、
    前記第１キャッピング層上に金属触媒層を形成する段階、及び
    前記金属触媒層上に第２キャッピング層を形成する段階であることを特徴とする薄膜トランジスタ製造方法。
  2. 基板を準備する段階と、
    前記基板上に非晶質シリコン層を形成する段階と、
    前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する段階と、
    前記キャッピング層をパターニングする段階、及び
    前記基板を熱処理して前記非晶質シリコン層を多結晶シリコン層に結晶化する段階を含み、
    前記非晶質シリコン層上に金属触媒を含むキャッピング層を形成する段階は、
    前記非晶質シリコン層上に所定の厚さを形成する間にはキャッピング層形成物質のみを蒸着して金属触媒が存在しないキャッピング層を形成して、連続的にキャッピング層形成物質と金属触媒を同時に蒸着して所定の厚さは金属触媒を含むキャッピング層を形成する段階であることを特徴とする薄膜トランジスタ製造方法。
  3. 前記結晶化する段階以後、
    前記キャッピング層を除去する段階と、
    前記多結晶シリコン層をパターニングして半導体層を形成する段階、及び
    前記基板上にゲート絶縁膜、ゲート電極、層間絶縁膜及びソース／ドレイン電極を形成する段階をさらに含むことを特徴とする請求項１または２に記載の薄膜トランジスタ製造方法。
  4. 前記キャッピング層に含まれた金属触媒は非晶質シリコン層とキャッピング層の界面からの距離によって金属触媒の密度が変化する濃度勾配を有するようにすることを特徴とする請求項２に記載の薄膜トランジスタ製造方法。
  5. 前記基板を熱処理して前記非晶質シリコン層を多結晶シリコン層に結晶化する段階は、
    前記基板を第１熱処理してキャッピング層パターン内の金属触媒を拡散または浸透させて前記非晶質シリコン層とキャッピング層パターンの界面にシードを形成する段階、及び
    前記基板を第２熱処理してシードにより非晶質シリコン層を多結晶シリコン層に結晶化する段階であることを特徴とする請求項１または２に記載の薄膜トランジスタ製造方法。
  6. 前記第１熱処理は２００ないし８００℃の温度範囲で熱処理することを特徴とする請求項５に記載の薄膜トランジスタ製造方法。
  7. 前記第２熱処理は４００ないし１３００℃の温度範囲で熱処理することを特徴とする請求項５に記載の薄膜トランジスタ製造方法。
  8. 前記キャッピング層の厚さは５ないし２０００Åであることを特徴とする請求項１または２に記載の薄膜トランジスタ製造方法。
  9. 前記金属触媒はＮｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、ＣｄまたはＰｔのうちいずれか一つ以上であることを特徴とする請求項１または２に記載の薄膜トランジスタ製造方法。
  10. 前記キャッピング層をパターニングする段階において、形成されたキャッピング層パターン間の間隔は３ないし４００μｍであることを特徴とする請求項１または２に記載の薄膜トランジスタ製造方法。
  11. 前記キャッピング層をパターニングする段階において、形成されたキャッピング層パターンの幅は１ないし２０μｍであることを特徴とする請求項１または２に記載の薄膜トランジスタ製造方法。
  12. 前記多結晶シリコン層に残留する金属触媒は１０９ないし１０１３ａｔｏｍｓ／ｃｍ２であることを特徴とする請求項１または２に記載の薄膜トランジスタ製造方法。
JP2004377846A 2004-10-05 2004-12-27 薄膜トランジスタ製造方法 Active JP4313299B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040079277A KR100579179B1 (ko) 2004-06-09 2004-10-05 박막트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2006108608A JP2006108608A (ja) 2006-04-20
JP4313299B2 true JP4313299B2 (ja) 2009-08-12

Family

ID=36126087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004377846A Active JP4313299B2 (ja) 2004-10-05 2004-12-27 薄膜トランジスタ製造方法

Country Status (3)

Country Link
US (2) US7683373B2 (ja)
JP (1) JP4313299B2 (ja)
CN (1) CN100483742C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101513138B (zh) * 2006-09-22 2011-02-09 松下电器产业株式会社 电路装置和连接元件

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127533B1 (ko) * 2005-04-11 2012-03-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR20080015666A (ko) * 2006-08-16 2008-02-20 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100818285B1 (ko) 2006-11-17 2008-04-01 삼성전자주식회사 단결정 실리콘 로드 제조방법
KR100839735B1 (ko) * 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR100882909B1 (ko) * 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
KR101117643B1 (ko) * 2010-04-08 2012-03-05 삼성모바일디스플레이주식회사 비정질 실리콘막의 결정화 방법, 그리고 박막 트랜지스터 및 이의 제조 방법
KR101050467B1 (ko) 2010-04-14 2011-07-20 삼성모바일디스플레이주식회사 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치
KR101146995B1 (ko) * 2010-06-16 2012-05-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법
KR20120131753A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치
US9087694B2 (en) 2012-06-03 2015-07-21 Silicon Solar Solutions, Llc Ultra-large grain polycrystalline semiconductors through top-down aluminum induced crystallization (TAIC)
CN104538350A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 多晶硅基板及其制造方法
CN104658891B (zh) * 2015-03-03 2019-03-15 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置
US11189490B2 (en) 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH05347262A (ja) 1992-06-12 1993-12-27 Sanyo Electric Co Ltd 多結晶シリコンの製造方法
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP3269730B2 (ja) 1994-03-28 2002-04-02 シャープ株式会社 半導体基板の製造方法及び半導体装置の製造方法
JP3269738B2 (ja) 1994-09-21 2002-04-02 シャープ株式会社 半導体装置およびその製造方法
US5940693A (en) * 1997-07-15 1999-08-17 Sharp Laboratories Of America, Inc. Selective silicide thin-film transistor and method for same
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
JP3331999B2 (ja) 1999-02-09 2002-10-07 日本電気株式会社 半導体薄膜の製造方法
JP2000299284A (ja) 1999-04-16 2000-10-24 Sharp Corp 半導体膜の製造方法
JP2002299632A (ja) 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
KR100761345B1 (ko) 2001-08-17 2007-09-27 엘지.필립스 엘시디 주식회사 결정질 실리콘의 제조방법
KR100473996B1 (ko) 2002-01-09 2005-03-08 장 진 비정질 실리콘의 결정화 방법
KR100524815B1 (ko) 2002-11-23 2005-10-31 학교법인 한양학원 전계 효과 하에서 급속 열처리를 통한 다결정 실리콘박막의 제조방법
KR100534579B1 (ko) 2003-03-05 2005-12-07 삼성에스디아이 주식회사 다결정 실리콘 박막, 이의 제조 방법 및 이를 이용하여제조된 액티브 채널 방향 의존성이 없는 박막 트랜지스터
JP2004319538A (ja) * 2003-04-10 2004-11-11 Seiko Epson Corp 半導体装置の製造方法、集積回路、電子光学装置及び電子機器
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611764B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101513138B (zh) * 2006-09-22 2011-02-09 松下电器产业株式会社 电路装置和连接元件

Also Published As

Publication number Publication date
US7683373B2 (en) 2010-03-23
JP2006108608A (ja) 2006-04-20
CN100483742C (zh) 2009-04-29
US20060243193A1 (en) 2006-11-02
US20060073648A1 (en) 2006-04-06
CN1758447A (zh) 2006-04-12
US7815734B2 (en) 2010-10-19

Similar Documents

Publication Publication Date Title
US7815734B2 (en) Thin film transistor and method of fabricating the same
JP4558476B2 (ja) 薄膜トランジスタ製造方法
KR100228231B1 (ko) 반도체 장치 및 그 제조방법
JP4115990B2 (ja) 薄膜トランジスタ及びその製造方法
JP3431033B2 (ja) 半導体作製方法
JP4384234B2 (ja) 薄膜トランジスタ
KR101084233B1 (ko) 박막트랜지스터 및 그 제조 방법
JP4095064B2 (ja) 薄膜トランジスター及びその製造方法
KR20060018533A (ko) 박막트랜지스터 제조 방법
US6531348B2 (en) Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
JP4850411B2 (ja) 薄膜トランジスタの製造方法
JP2009295996A (ja) 薄膜トランジスタ
KR100340124B1 (ko) 박막트랜지스터 제조방법
JP2011109062A (ja) 薄膜トランジスタ、有機電界発光表示装置、薄膜トランジスタの製造方法及び有機電界発光表示装置の製造方法
KR100579179B1 (ko) 박막트랜지스터 및 그 제조 방법
KR100721957B1 (ko) 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100721956B1 (ko) 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
JP3269730B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
KR100611658B1 (ko) 박막트랜지스터의 제조 방법
JPH07273338A (ja) 半導体装置及びその製造方法
KR20070113402A (ko) 다결정 실리콘 박막 형성방법
KR100731765B1 (ko) 박막트랜지스터 및 그 제조 방법
JP2008262980A (ja) 多結晶半導体薄膜の製造方法、多結晶半導体薄膜、半導体装置及び表示装置
JP2000315800A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4313299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250