KR101050467B1 - 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치 - Google Patents

다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치 Download PDF

Info

Publication number
KR101050467B1
KR101050467B1 KR1020100034388A KR20100034388A KR101050467B1 KR 101050467 B1 KR101050467 B1 KR 101050467B1 KR 1020100034388 A KR1020100034388 A KR 1020100034388A KR 20100034388 A KR20100034388 A KR 20100034388A KR 101050467 B1 KR101050467 B1 KR 101050467B1
Authority
KR
South Korea
Prior art keywords
layer
silicon layer
polycrystalline silicon
thin film
electrode
Prior art date
Application number
KR1020100034388A
Other languages
English (en)
Inventor
정윤모
이기용
서진욱
이길원
최보경
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100034388A priority Critical patent/KR101050467B1/ko
Priority to JP2010271533A priority patent/JP2011222954A/ja
Priority to US13/012,619 priority patent/US8623746B2/en
Priority to CN2011100873894A priority patent/CN102222608A/zh
Priority to TW100112451A priority patent/TWI527087B/zh
Application granted granted Critical
Publication of KR101050467B1 publication Critical patent/KR101050467B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 측면에 따라 실리콘층의 결정화 방법을 개시한다. 기판 위의 버퍼층 위에 비정질 실리콘층을 형성한다. 상기 비정질 실리콘층 위에 촉매 금속층을 1011 내지 1015 원자/cm2의 밀도를 갖도록 형성한다. 상기 촉매 금속층의 촉매 금속이 상기 비정질 실리콘층으로 확산되어 상기 비정질 실리콘층과 상기 버퍼층 사이의 계면에서 피라미드 형태의 결정화 시드를 형성한다. 상기 결정화 시드에 의하여 실리콘 결정이 성장하여 다결정 실리콘층을 형성하도록 상기 비정질 실리콘층을 열처리한다.

Description

다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치{Polysilicon film, the method for fabrication thereof, thin film transistor with the Polysilicon film and organic light emitting display device with the thin film transistor}
본 발명은 다결정 실리콘층, 실리콘층의 결정화 방법, 상기 다결정 실리콘 층을 이용한 박막 트랜지스터 및 이를 구비한 유기발광표시장치에 관한 것이다.
박막 트랜지스터(thin film transistor)는 절연성 지지 기판 위에 반도체 박막을 이용하여 만든 특별한 종류의 전계 효과 트랜지스터이다. 박막 트랜지스터는 전계 효과 트랜지스터와 마찬가지로 게이트, 드레인, 소오스의 세 단자를 가진 소자이며, 가장 주된 기능은 스위칭 동작이다. 게이트에 인가하는 전압을 조절하여 소오스와 드레인 사이에 흐르는 전류를 온 또는 오프 상태로 만들어서 스위칭 동작을 한다. 박막 트랜지스터는 센서, 기억 소자, 광 소자 등에도 이용되지만, 평판 디스플레이의 화소 스위칭 소자 또는 구동소자로서 주로 이용된다.
현재 노트북 PC, 모니터, TV, 모바일 기기 등 이미 상용화가 진행된 제품들은 대부분 비정질 실리콘 박막 트랜지스터(a-Si TFT)를 사용하고 있다. 비정질 실리콘은 원자배열이 결정처럼 규칙적이지 않고, 단거리 질서는 있지만 장거리 질서는 없는 실리콘이다. 비정질 실리콘은 대면적 증착이 잘 되고, 저온에서 유리 기판 상에 용이하게 제작할 수 있기 때문에 박막 트랜지스터에 가장 많이 사용되고 있다. 그러나 디스플레이의 대형화 및 고화질화 추세에 의하여 소자의 고성능이 요구됨에 따라, 전자 이동도가 0.5~1cm2/Vs 수준인 비정질 실리콘 박막 트랜지스터보다 높은 이동도를 갖는 고성능 박막 트랜지스터 및 제조 기술이 요구되고 있다.
다결정 실리콘 박막 트랜지스터(poly-Si TFT)는 기존의 비정질 실리콘 박막 트랜지스터 보다 월등히 높은 성능을 갖는다. 다결정 실리콘 박막 트랜지스터는 수십에서 수백 cm2/Vs의 이동도를 갖기 때문에 높은 이동도를 요구하는 데이터 구동 회로나 주변 회로 등을 기판 내에 내장할 수 있도록 하며, 트랜지스터의 채널을 작게 만들 수 있으므로 화면의 개구율을 크게 할 수 있게 한다. 또한, 구동 회로의 내장으로 인하여 화소수의 증가에 따른 구동 회로 연결을 위한 배선 피치의 한계가 없으므로 고해상도가 가능하며, 구동전압과 소비전력을 낮출 수 있고, 소자 특성 열화 문제가 매우 적은 장점이 있다.
다결정 실리콘의 제조 방법은 공정 온도에 따라 저온 공정과 고온 공정으로 나뉠 수 있다. 이 중 고온 공정은 절연 기판의 변형이 일어나는 온도 이상에서 공정이 진행되어 유리 기판 대신에 열 저항력이 높은 고가의 석영 기판을 써야 하고, 고온 공정에 의하여 형성된 다결정 실리콘 박막이 높은 표면 조도(surface roughness)와 미세 결정립과 같은 저품의 결정성을 갖는 문제가 있다.
저온 공정은 저온 증착된 비정질 실리콘을 결정화시켜 다결정 실리콘으로 결정화하는 기술로서, 엑시머레이저 결정화(ELC: eximer laser crystallization) 또는 금속을 촉매로 하는 결정화 기술 등이 연구되고 있다. 이 중 엑시머레이저 결정화 공정은 펄스 형태의 레이저 빔을 기판상에 조사하여 비정질 실리콘의 용융과 응고가 나노초(nano second) 단위로 반복되어 진행된다. 그러나 레이저결정화 공정은 비용과 소요시간이 많이 들고 효율이 높지 않은 문제가 있다.
도 1은 금속을 촉매로 사용하여 실리콘을 결정화하는 방법들의 실리콘의 결정 성장 특성을 개념적으로 도시한 도면들이다. 도 1의 (a)는 금속유도 결정화(MIC: Metal Induced Crystallization), 도 1의 (b)는 금속유도 측면결정화(MILC: Metal Induced Lateral Crystallization)에 의한 실리콘의 결정 성장 특성을 나타낸다. 금속유도 결정화(MIC)의 경우는 상대적으로 많은 양의 촉매 금속을 비정질 실리콘 상에 증착하여 고온에서 결정화하는 방법으로서, 도 1의 (a)에 나타낸 바와 같이 작은 선형 다결정 실리콘들이 무작위로 성장하는 특성을 보인다. 금속유도 측면결정화(MILC)의 경우는 마스크를 사용하여 비정질 실리콘 상에 촉매 금속을 일렬로 배열하여 증착함으로써 도 1의 (b)에 나타낸 바와 같이 다결정 실리콘을 한 방향으로 성장하도록 제어한다.
본 발명의 목적은 고품위의 결정을 갖고 누설전류 특성이 양호하도록 결정화 촉매 금속이 채널 영역에서 떨어진 하부에 분포된 다결정 실리콘 박막 및 촉매 금속을 이용하여 비정질 실리콘을 상기 다결정 실리콘 박막으로 결정화하는 방법, 상기 다결정 실리콘 박막을 사용한 박막 트랜지스터 및 상기 박막 트랜지스터를 포함하는 평판디스플레이 장치를 제공하는 것이다.
본 발명의 일 측면에 따라 실리콘층의 결정화 방법을 개시한다. 기판 위의 버퍼층 위에 비정질 실리콘층을 형성한다. 상기 비정질 실리콘층 위에 촉매 금속층을 1011 내지 1015 원자/cm2의 밀도를 갖도록 형성한다. 상기 촉매 금속층의 촉매 금속이 상기 비정질 실리콘층으로 확산되어 상기 비정질 실리콘층과 상기 버퍼층 사이의 계면에서 피라미드 형태의 결정화 시드를 형성하고 상기 결정화 시드에 의하여 실리콘 결정이 성장하여 다결정 실리콘층을 형성하도록 상기 비정질 실리콘층을 열처리한다.
이때 상기 실리콘 결정은 상기 피라미드 형태의 상기 결정화 시드의 방향과 동일한 방향으로 성장한다. 상기 실리콘 결정은 먼저 (111) 방향부터 성장하고, 이후 다양한 방향으로 성장한다.
상기 다결정 실리콘층의 형성 후 상기 촉매 금속의 성분이 상기 다결정 실리콘층과 상기 버퍼층 사이의 계면에 존재한다.
상기 결정화 시드는 상기 촉매 금속의 실리사이드를 포함한다.
상기 촉매 금속층은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 및 Pt으로 이루어진 그룹에서 선택된 적어도 어느 하나를 포함한다.
본 발명의 다른 일 측면에 따라 박막 트랜지스터를 개시한다. 박막 트랜지스터는 기판; 상기 기판 위의 버퍼층; 상기 버퍼층 위의 소스 영역, 드레인 영역 및 채널영역을 포함하고 다결정 실리콘층으로 이루어진 활성층; 상기 활성층 위의 게이트 절연막; 상기 게이트 절연막 위의 상기 채널영역을 마주보는 게이트 전극; 및 상기 게이트 전극, 상기 활성층 및 상기 버퍼층 위의 제1 층간절연막을 관통하여 각각 상기 소스 영역 및 드레인 영역과 접촉하는 소스 전극 및 드레인 전극; 을 포함한다. 이때 상기 다결정 실리콘층은 상기 버퍼층과 상기 다결정 실리콘층 사이의 계면에 피라미드 형태의 결정화 시드를 포함한다.
상기 다결정 실리콘층의 결정의 크기가 수백 um 이하의 범위를 갖는다. 상기 다결정 실리콘층의 상기 결정의 방향이 (111) 방향을 포함한다.
상기 결정화 시드는 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 및 Pt으로 이루어진 그룹에서 선택된 적어도 어느 하나를 포함한다.
본 발명의 다른 일 측면에 따라 유기발광표시소자를 개시한다. 유기발광표시소자는 기판; 상기 기판 위의 버퍼층; 상기 버퍼층 위의 소스 영역, 드레인 영역 및 채널영역을 포함하고 다결정 실리콘층으로 이루어진 활성층; 상기 활성층 위의 게이트 절연막; 상기 게이트 절연막 위의 상기 채널영역을 마주보는 게이트 전극; 상기 게이트 전극, 상기 활성층 및 상기 버퍼층 위의 제1 층간절연막을 관통하여 각각 상기 소스 영역 및 상기 드레인 영역과 접촉하는 소스 전극 및 드레인 전극; 상기 소스 전극, 드레인 전극 및 상기 제1 층간절연막 위에 형성된 제2 층간절연막을 관통하여 상기 소스 전극 및 상기 드레인 전극 중 어느 하나와 접촉하고 상기 제2 층간절연막 위로 신장된 제1 전극; 상기 제1 전극 위의 발광층을 포함하는 유기층; 및 상기 유기층 위의 제2 전극; 을 포함한다. 상기 다결정 실리콘층은 상기 버퍼층과 상기 다결정 실리콘층 사이의 계면에 피라미드 형태의 결정화 시드를 포함한다.
수백 um 이하의 크기를 갖는 (111) 방향을 포함하는 결정을 갖고, 촉매 금속 성분이 다결정 실리콘층과 버퍼층 사이의 계면에 존재하는 다결정 실리콘층을 형성할 수 있고, 상기 다결정 실리콘층을 활성층으로 사용함함으로써 온전류의 크기가 크고 누설전류가 적은 박막 트랜지터 및 유기발광표시장치를 형성할 수 있다.
도 1은 금속을 촉매로 사용하여 실리콘을 결정화하는 방법들의 실리콘 결정 성장 특성을 개념적으로 도시한 도면들이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 의한 실리콘층의 결정화 방법을 순차적으로 도시한 단면도들이다.
도 3은 본 발명의 실리콘의 결정화 방법에 의하여 형성된 다결정 실리콘층의 광학 현미경 사진이다.
도 4a는 본 발명의 일 실시예에 따른 다결정 실리콘층으로의 결정화 단계에서의 TEM 사진이다.
도 4b는 도 4a의 결정화 시드와 다결정 실리콘층 사이의 경계 부분을 확대한 TEM 사진이다.
도 4c는 본 발명의 일 실시예에 따른 다결정 실리콘층으로의 결정화 단계에서 결정화 시드의 분포 및 성장 방향을 보여주는 STEM 사진이다.
도 5는 본 발명의 일 실시예에 의해 형성된 다결정 실리콘층의 SIMS 스펙트럼이다.
도 6은 도 4a 내지 도 4c에 나타난 결정화 시드의 EDX 스펙트럼이다.
도 7은 본 발명의 일 실시예에 의한 비정질 실리콘층의 결정화 초기 단계의 TEM 사진 및 전자 회절 패턴이다.
도 8a는 본 발명의 일 실시예에 의한 다결정 실리콘층의 결정화 초기 단계의 TEM 사진이다.
도 8b는 도 8a의 일 부분의 EDX 스펙트럼이다.
도 8c는 도 8a의 다른 일 부분의 EDX 스펙트럼이다.
도 9a 내지 도 9d는 본 발명에 의한 다결정 실리콘층의 결정화 메커니즘을 단계적으로 도시한 개념도들이다.
도 10은 본 발명에 의하여 형성된 다결정 실리콘의 결정의 형태를 개념적으로 도시한 도면이다.
도 11은 다결정 실리콘층을 선택적으로 제거한 후 버퍼층 위에 형성된 토포그래피를 측정한 AFM 이미지이다.
도 12a 내지 도 12d는 본 발명의 다결정 실리콘층을 이용하여 박막 트랜지스터를 제조하는 공정을 순차적으로 도시한 단면도들이다.
도 13은 본 발명의 일 실시예에 따른 박막 트랜지스터를 사용한 유기발광표시장치의 단면도이다.
도 14는 본 발명의 일실시예에 의한 다결정 실리콘층을 사용한 박막 트랜지스터의 전달 그래프이다.
이하에서 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명한다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 의한 실리콘층의 결정화 방법을 순차적으로 도시한 단면도들이다.
도 2a를 참조하면, 기판(10) 상에 버퍼층(11)을 형성한다. 이어서 버퍼층(11) 상에 비정질 실리콘층(12)을 형성한다.
기판(10)은 투명한 유리 재질로 이루어질 수 있으나 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재로 형성할 수도 있다. 플라스틱 기판은 절연성 유기물로 형성할 수 있다.
기판에서 발생하는 수분 또는 불순물의 확산을 방지하기 위하여 기판(10) 상에 버퍼층(11)을 형성할 수 있다. 버퍼층(11)은 실리콘 산화물(SiO2) 또는 실리콘 질화물(SiNx) 등으로 형성할 수 있다.
버퍼층(11) 상에 비정질 실리콘층(12)을 형성한다. 비정질 실리콘층(12)은 다양한 방법에 의하여 형성될 수 있는데, 예를 들면 플라즈마강화 화학기상증착(PECVD: plasma enhanced chemical vapor deposition), 저압 화학기상증착(LPCVD: low pressure chemical vapor deposition)에 의하여 형성할 수 있다.
도 2b를 참조하면, 비정질 실리콘층(12) 위에 촉매 금속층(14)을 형성한다. 상기 촉매 금속층(14)은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 또는 Pt와 같은 금속으로 형성할 수 있다. 촉매 금속층(14)은 예를 들어 스퍼터(sputter)와 같은 PVD, ALD(atomic layer deposition)와 같은 CVD, 이온주입(Ion implantation)과 같은 도핑 방법에 의하여 형성할 수 있다. 도 2b에 나타낸 바와 같이 촉매 금속층의 촉매 금속이 연속적으로 존재하는 것이 아니라 비연속적으로 존재한다. 즉, 모노레이어 보다 더 작은 밀도로 형성된다.
촉매 금속층(14)은 1011 내지 1015 원자/cm2의 밀도로 형성할 수 있다. 금속의 밀도가 1011 원자/cm2 보다 작은 경우 균일한 밀도로 신뢰성 있는 촉매 금속층(14)을 형성하기가 힘들고, 또한 밀도의 측정이 용이하지 않다. 밀도가 1015 원자/cm2 보다 큰 경우 비정질 실리콘층(12)으로 확산되는 촉매 금속의 양이 너무 많아서 다결정 실리콘의 결정의 크기가 작아지며, 채널 영역을 형성하는 다결정 실리콘층의 상부에 촉매 금속이 남게 되어 누설전류와 같은 박막 트랜지스터의 특성을 열화시킬 수 있다.
도 2c를 참조하면, 촉매 금속층(14)의 촉매 금속이 비정질 실리콘층(12)으로 확산되도록 촉매 금속층(14)의 열처리를 수행한다. 열처리 공정은 500 - 800 ℃의 온도 범위에서 수행될 수 있다. 상기 열처리에 의하여 촉매 금속이 비정질 실리콘층(12) 안으로 확산한다. 열처리에 의하여 확산된 촉매 금속은 비정질 실리콘층(12)과 버퍼층(11) 사이의 계면에 모이고 계면에서 양 옆으로도 확산해 간다.
도 2d를 참조하면, 비정질 실리콘층(12)과 버퍼층(11) 사이의 계면에 모인 촉매 금속이 열처리에 의하여 금속 실리사이드 결정화 시드(21)가 되어 실리콘 결정을 성장시킨다.
도 2e를 참조하면, 각각의 금속 실리사이드 시드(21)로부터 성장된 실리콘 결정의 결정립(22)들이 서로 만나서 다결정 실리콘층(20)을 형성한다.
이하에서는 본 발명의 실리콘의 결정화 방법에 의하여 형성된 다결정 실리콘에 관하여 설명한다.
도 3은 본 발명의 실리콘의 결정화 방법에 의하고 니켈을 촉매 금속으로 하여 형성된 다결정 실리콘층의 광학 현미경 사진이다. 도 3을 참조하면, 결정립들의 크기가 수십 마이크로미터의 크기를 갖는 것을 알 수 있다. 또한 결정화 시드가 결정립의 중심에 있는 것과 결정이 성장하면서 금속 실리사이드가 바깥쪽으로 확산되어 결정립의 경계에 분포하는 것을 알 수 있다.
금속을 촉매로 하여 비정질 실리콘을 다결정 실리콘으로 결정화하는 방법에서 금속 촉매의 양과 분포의 제어에 따라서 실리콘의 성장거동이 달라진다. 이하에서는 본 발명에 의한 다결정 실리콘층의 형성시 결정화 단계에서의 실리콘의 성장거동을 살펴본다.
도 4a는 본 발명의 일 실시예에 따른 다결정 실리콘층으로의 결정화 단계에서의 투과현미경(TEM: transmission electron microscopy) 사진이다. 본 실시예에서는 촉매 금속층으로 니켈층을 사용하였다.
도 4a를 참조하면, 다결정 실리콘층(20)이 버퍼층(11) 위에 형성되어 있으며, 다결정 실리콘층(20)과 버퍼층(11)의 경계 부분에 결정화 시드(14')가 존재한다. 결정화 시드(14')는 (111) 방향을 갖는 피라미드 형태를 띠고 있다.
도 4b는 도 4a의 결정화 시드(14')와 다결정 실리콘층(20) 사이의 경계 부분을 확대한 TEM 사진이다. 도 4b의 TEM 사진으로부터 다결정 실리콘(20)의 결정 성장 방향이 결정화 시드(14')의 성장 방향과 동일하게 (111) 방향임을 알 수 있다.
도 4c는 본 발명의 일 실시예에 따른 다결정 실리콘층으로의 결정화 단계에서 결정화 시드(14')의 분포 및 성장 방향을 보여주는 주사투과현미경(STEM: scanning transmission electron microscopy) 사진이다. 도 4c를 참조하면, 버퍼층(11) 위로 다결정 실리콘층(20)이 형성되어 있고, 다결정 실리콘층(20) 위로 아직 결정화되지 않은 비정질 실리콘층(12)이 존재한다. 그리고 결정화 시드(14')가 버퍼층(11)과 다결정 실리콘층(20)의 계면에 다수 존재한다. 이 결정화 시드(14')는 피라미드 형태를 띠고 있어서 (111) 방향으로 성장하고 있음을 알 수 있다.
도 4a 내지 도 4c의 사진들로부터 실리콘 결정이 비정질 실리콘층(12)과 버퍼층(11) 사이의 계면에 분포한 다수의 피라미드 형태의 결정화 시드(14')의 성장 방향과 동일한 방향으로 실리콘 결정이 성장하여 서로 만남으로써 비정질 실리콘층(12)이 다결정 실리콘층(20)으로 결정화되고 있음을 알 수 있다.
도 5는 본 발명의 일 실시예에 의해 형성된 다결정 실리콘층의 2차이온 질량분광그래프(SIMS: secondary ion mass spectrum)이다. 본 실시예에서 촉매 금속층으로 니켈층을 사용하여 버퍼층 위의 비정질 실리콘을 다결정 실리콘으로 결정화하였다. 버퍼층 위에 형성된 다결정 실리콘층을 스퍼터하면서 니켈의 농도를 측정하였다. 도 5를 참조하면, 니켈의 농도가 다결정 실리콘 내에서는 일정하게 낮지만 다결정 실리콘과 버퍼층이 만는 경계에서 증가하였다가 버퍼층 내에서는 다시 줄어드는 것이 보인다. 도 4a, 도 4c의 사진 및 도 5의 그래프로부터 결정화 시드가 다결정 실리콘과 버퍼층 사이의 경계에 존재하는 것을 확인할 수 있다.
도 6은 도 4a 내지 도 4c에 나타난 결정화 시드(14')의 에너지 분산형 X선 분광(EDX: energy-dispersive x-ray spectroscopy)의 그래프이다. 도 6의 EDX 그래프에서 실리콘(Si)과 니켈(Ni) 피크들이 나타나고 있다. 이로부터 도 4a 내지 도 4c의 결정화 시드(14')가 니켈 실리사이드 성분임을 확인할 수 있다. 즉, 촉매 금속층인 니켈층으로부터 니켈이 버퍼층(11)과 비정질 실리콘층(12) 사이의 계면으로 확산되어 피라미드 형태의 니켈 실리사이드를 형성되고 이것이 결정화 시드가 되어 다결정 실리콘이 니켈 실리사이드 시드의 결정방향과 같은 방향으로 결정화되는 것을 돕는다.
도 7은 본 발명의 일 실시예에 의한 비정질 실리콘층의 결정화 초기 단계의 TEM 사진 및 전자 회절(electron diffraction) 사진이다. 도 7의 XRD 사진 상부의 회절무늬(A)는 TEM 사진의 바탕부분, 즉 비정질 실리콘의 것이고, 하부의 회절무늬(B)는 TEM 사진의 무늬부분, 즉 결정화가 일어난 부분의 것이다. 회절무늬(A)의 할로 링 패턴은 결정화되지 않은 비정질 실리콘에 기인하고, 회절무늬(B)의 밝은 점은 (111) 방향의 결정에 기인한다. 도 7의 X선 회절무늬로부터 본 발명의 다결정 실리콘은 성장 초기에 (111) 방향으로 성장되는 것을 확인할 수 있다. 성창 초기 이후에는 (110) 등 다양한 방향으로 성장한다.
도 8a는 본 발명의 일 실시예에 의한 다결정 실리콘층의 결정화 초기 단계의 TEM 사진이다. 도 8b의 EDX 스펙트럼은 도 8a의 TEM 사진에서 결정화된 검은 영역을 측정한 것이고, 도 8c의 EDX 스펙트럼은 결정화 영역의 앞단의 비정실 실리콘 영역 내의 원으로 표시한 검은 점 부분을 측정한 것이다. 도 8b의 스펙트럼에서 니켈 피크 없이 실리콘 피크만 나타는 것으로부터 결정화 부분에는 실리콘만 존재하는 것을 알 수 있다. 도 8c의 스펙트럼에서 실리콘 피크와 함께 니켈 피크가 존재하는 것으로부터 결정화 영역의 앞단의 비정실 실리콘 영역에서 촉매 금속이 결정화 시드를 형성하는 것을 알 수 있다. 이로부터 본 발명에 의한 다결정 실리콘은 하나 이상의 결정화 시드로부터 결정이 성장하는 것을 알 수 있다. 또한 도 8a의 TEM 사진으로부터 MILC와 같은 선형 성장이 곳곳에서 일어나는 실리콘 결정의 성장 거동을 유추할 수 있다.
상기 도 4a 내지 도 4c, 도 5 내지 도 7, 도 8a 내지 도 8c의 사진 및 그래프로부터 본 발명의 결정화에 의한 다결정 실리콘 형성 과정의 메커니즘을 유추하여 살펴 보았다.
도 9a 내지 도 9d는 본 발명에 의한 다결정 실리콘층의 결정화 메커니즘을 단계적으로 도시한 개념도들이다.
도 9a는 촉매 금속층을 비정질 실리콘층 위에 형성한 단계이다. 도 9a를 참조하면, 기판(10) 상의 버퍼층(11) 위에 비정질 실리콘층(12)이 형성되어 있고, 비정질 실리콘층(12) 위에 촉매 금속층(14)이 형성되어 있다. 이때 촉매 금속층(14)의 금속 밀도는 1015 원자/cm2 이하의 값을 갖도록 제어된다.
도 9b를 참조하면, 촉매 금속의 양이 1015 원자/cm2 이하의 극미량이어서 열처리에 의하여 촉매 금속층(14)으로부터 촉매 금소들(14)이 비정질 실리콘층(12) 내부로 빠르게 확산한다. 촉매 금속(14)이 비정질 실리콘에서는 빠르게 확산하다가 버퍼층(11)을 만나면 확산 속도가 감소하므로, 결정 결함 밀도가 높은 계면에 촉매 금속(14)이 모이게 된다. 따라서 비정질 실리콘층(12)의 상부에서보다 버퍼층(11)과 비정질 실리콘층(12)의 계면에서 촉매 금속(14)은 높은 밀도를 갖게 된다. 계면의 촉매 금속(14)은 열처리에 의하여 금속 실리사이드 시드(21)를 형성한 후 이 금속 실리사이드 시드(21)로부터 실리콘 결정이 상부방향과 횡방향으로 성장하게 된다.
도 9c을 참조하면, 비정질 실리콘층(12) 하부의 금속 실리사이드 시드들(21)로부터 실리콘 결정(22)이 성장하면서 이웃하는 실리콘 결정들(22)과 만나게 되고 실리콘 결정립(22)을 형성하게 된다.
도 9d는 비정질 실리콘층(12)이 결정화되어 다결정 실리콘층(20)를 형성한 단계를 도시한다. 다결정 실리콘층(22)의 실리콘 그레인의 결정 크기는 수 um에서 수백 um의 범위를 갖는다. 잔존하는 금속 또는 금속 실리사이드 시드(미도시)는 대부분 다결정 실리콘층(20)의 하부에 분포하며 일부는 실리콘 결정립의 경계에 존재한다.
도 10은 본 발명에 의하여 형성된 다결정 실리콘의 결정의 형태를 개념적으로 도시한 도면이다. 도 10의 다결정 실리콘은 도 1의 (a) 또는 (b)의 결정의 형태와 다르게 (111) 방향으로 성장한 결정립들로 이루어진다. 또한 시드를 중심으로 사방으로 동일한 속도로 성장된 결정들이 만나서 다결정 실리콘을 형성한다. 다결정 실리콘을 이루는 결정들의 방향이 (111) 방향으로 일정하여 전기적 특성을 향상시킬 수 있다.
도 11은 버퍼층 위에 본 발명에 의한 다결정 실리콘층을 형성하고 상기 다결정 실리콘층을 선택적으로 제거한 후 버퍼층 위에 형성된 토포그래피를 측정한 AFM(atomic force microsopy) 이미지이다. 다결정 실리콘층은 건식에 의하여 선택적으로 제거하였다. 도 11의 AFM 이미지의 토포그래피는 버퍼층 위에 잔존하는 결정화 시드에 의한 것으로서 다결정 실리콘층의 형성 결정화 시드의 분포를 보여준다.
도 11의 AFM 이미지로부터 금속 실리사이드 시드가 다결정 실리콘층의 그레인(결정립) 중심부 및 그레인 경계에 위치하고 있으며, 금속 실리사이드 시드가 실리콘 결정의 그레인 중심에 크게는 수 um의 크기로 형성되어 있음을 확인할 수 있다. 이는 초기 결정화 시작 단계에서 남은 결정화 시드가 그레인 중심부에 존재하고, 결정 성장을 하면서 결정립 경계에서 확산해 가던 결정화 시드가 다수개의 결정립들이 맞닿으면서 그레인 경계에 존재하는 것으로 유추할 수 있다.
도 12a 내지 도 12d는 본 발명의 다결정 실리콘층을 이용하여 박막 트랜지스터를 제조하는 공정을 순차적으로 도시한 단면도들이다.
도 12a를 참조하면, 버퍼층(102)이 형성된 기판(101) 위에 본 발명에 의한 다결정 실리콘층(105)을 형성하고 패터닝하여 활성층(105)을 형성한다. 상기 활성층(105)은 잔류하는 촉매 금속 또는 촉매 금속의 실리사이드가 활성층(105)과 버퍼층(102) 사이의 계면에 존재하여 활성층(105) 상부의 채널영역에서 떨어져 있으므로 박막 트랜지스터의 누설전류 특성을 향상시킬 수 있다.
도 12b를 참조하면, 활성층(105) 위에 게이트 절연막(114)을 형성하고, 상기 게이트 절연막(114) 위에 도전막(120)을 형성하고 패터닝하여 게이트 전극(120)을 형성한다. 게이트 절연막(114)은 예를 들어 실리콘 산화막 또는 실리콘 질화막과 같은 절연막으로 형성할 수 있다. 게이트 전극(120)은 예를 들어 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, W, Ti 또는 이들의 합금으로 형성할 수 있다.
도 12c를 참조하면, 활성층(105)의 양끝단에 소스/드레인 영역(105a)을 형성하고, 제1 층간절연막(122)을 형성한다. 소스/드레인 영역(105a) 사이의 활성층(105)는 채널 영역(105b)을 형성한다. 소스/드레인 영역(105b)은 상기 게이트 전극(120)을 마스크로 하고 이온 도핑을 수행하여 자기 정렬방식으로 형성할 수 있다. 제1 층간절연막(122)은 실리콘 산화막 또는 실리콘 질화막과 같은 절연막을 단층막 또는 다층막으로 적층하여 형성할 수 있다.
도 12d를 참조하면, 상기 제1 층간절연막(122) 내에 소스/드레인 영역(105a)과 접촉하는 소스/드레인 전극(130)을 형성한다. 소스/드레인 전극(130)은 제1 층간절연막(122) 내에 소스/드레인 영역(105a)의 상면을 노출시키는 홀을 형성한 후 상기 홀을 매립하도록 도전막을 형성하고 패터닝하여 형성할 수 있다. 상기 도전막은 예를 들어 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, W, Ti 또는 이들의 합금을 포함하는 다양한 재료로 형성할 수 있다.
도 13은 본 발명의 일 실시예에 따른 유기발광표시장치(OLED: organic light emitting diode)의 단면도이다.
도 13을 참조하면, 유기발광표시장치의 박막 트랜지스터 부분은 도 12a 내지 도 12d에서 제조 방법을 설명한 박막 트랜지스터와 같다. 상기 박막 트랜지스터 위에 제2 층간절연막(132)이 형성되어 있다. 제2 층간절연막(132)은 유기막 또는 무기막으로 이루어질 수 있다.
화소부의 제1 전극(142)이 상기 제2 층간절연막(132)을 관통하여 소스/드레인 전극(130)의 어느 하나와 접촉하고 상기 제2 층간절연막(132) 위로 연장되어 있다. 제1 전극(142)은 예를 들어 산화인듐주석(ITO: indium tin oxide) 또는 산화인듐아연(IZO: indium zinc oxide)와 같은 투명 도전성 산화막으로 이루어질 수 있다.
제2 층간절연막(132) 위의 화소정의막(134)에 의하여 노출된 제1 전극(142)과 접촉하도록 유기층(144)이 형성되어 있다. 화소정의막(134)은 유기막 또는 무기막으로 형성할 수 있다. 상기 유기층(144)은 발광층을 포함하며, 정공주입층, 정공수송층, 전자수송층 또는 전자주입층의 어느 하나 이상의 층을 더 포함할 수 있다. 유기층(144) 위에 제2 전극(146)이 형성되어 있다. 제2 전극(146)은 예를 들어 Mg, Ag, Al, Ca 또는 이들의 합금과 같은 금속으로 형성될 수 있다.
도 14는 본 발명의 일실시예에 의한 다결정 실리콘층을 사용한 박막 트랜지스터의 전달 그래프이다. 도 4의 그래프로부터 온 전류의 크기가 크고 누설 전류의 특성이 양호한 박막 트랜지스터가 형성되었음을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
10, 101: 기판 11, 102: 버퍼층
12: 비정질 실리콘층 14: 촉매 금속층
21: 실리콘 결정 22: 다결정 실리콘층
105: 활성층 105a: 소스/드레인 영역
105b: 채널 영역 114: 게이트 절연막
120: 게이트 전극 122: 제1 층간절연막
130: 소스/드레인 전극 132: 소스/드레인 전극
134: 화소 정의막 142: 제1 전극
144: 유기층 146: 제2 전극

Claims (16)

  1. 기판 위의 버퍼층 위에 비정질 실리콘층을 형성하는 단계;
    상기 비정질 실리콘층 위에 촉매 금속층을 1011 내지 1015 원자/cm2의 밀도를 갖도록 형성하는 단계;
    상기 촉매 금속층의 촉매 금속이 상기 비정질 실리콘층으로 확산되어 상기 비정질 실리콘층과 상기 버퍼층 사이의 계면에서 피라미드 형태의 결정화 시드를 형성하고, 상기 결정화 시드에 의하여 실리콘 결정이 성장하여 다결정 실리콘층을 형성하도록 상기 비정질 실리콘층을 열처리하는 단계; 를 포함하는 실리콘층의 결정화 방법.
  2. 제1 항에 있어서, 상기 실리콘 결정은 상기 피라미드 형태의 상기 결정화 시드의 방향과 동일한 방향으로 성장하는 실리콘층의 결정화 방법.
  3. 제1 항에 있어서, 상기 실리콘 결정은 먼저 (111) 방향부터 성장하는 실리콘층의 결정화 방법.
  4. 제1 항에 있어서, 상기 다결정 실리콘층의 형성 후 상기 촉매 금속의 성분이 상기 다결정 실리콘층과 상기 버퍼층 사이의 계면에 존재하는 실리콘층의 결정화 방법.
  5. 제1 항에 있어서, 상기 결정화 시드는 상기 촉매 금속의 실리사이드를 포함하는 실리콘층의 결정화 방법.
  6. 제1 항에 있어서, 상기 촉매 금속층은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 및 Pt으로 이루어진 그룹에서 선택된 적어도 어느 하나를 포함하는 실리콘층의 결정화 방법.
  7. 제1 항에 있어서, 상기 비정질 실리콘층은 PECVD 또는 LPCVD 에 의하여 형성하는 실리콘층의 결정화 방법.
  8. 제1 항에 있어서, 상기 촉매 금속층은 PVD, CVD, 도핑 방법에 의하여 형성하는 실리콘층의 결정화 방법.
  9. 제8 항에 있어서, 상기 촉매 금속층은 ALD 에 의하여 형성하는 실리콘층의 결정화 방법.
  10. 기판;
    상기 기판 위의 버퍼층;
    상기 버퍼층 위의 소스 영역, 드레인 영역 및 채널영역을 포함하고 다결정 실리콘층으로 이루어진 활성층;
    상기 활성층 위의 게이트 절연막;
    상기 게이트 절연막 위의 상기 채널영역을 마주보는 게이트 전극; 및
    상기 게이트 전극, 상기 활성층 및 상기 버퍼층 위의 제1 층간절연막을 관통하여 각각 상기 소스 영역 및 드레인 영역과 접촉하는 소스 전극 및 드레인 전극; 을 포함하고,
    상기 다결정 실리콘층은 상기 버퍼층과 상기 다결정 실리콘층 사이의 계면에 피라미드 형태의 결정화 시드를 포함하는 박막 트랜지스터.
  11. 제10 항에 있어서, 상기 다결정 실리콘층의 결정의 크기가 수 um 내지 수백 um 의 범위를 갖는 박막 트랜지스터.
  12. 제10 항에 있어서, 상기 다결정 실리콘층의 상기 결정의 방향은 (111) 방향을 포함하는 박막 트랜지스터.
  13. 제10 항에 있어서, 상기 결정화 시드는 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 및 Pt으로 이루어진 그룹에서 선택된 적어도 어느 하나를 포함하는 박막 트랜지스터.
  14. 기판;
    상기 기판 위의 버퍼층;
    상기 버퍼층 위의 소스 영역, 드레인 영역 및 채널영역을 포함하고 다결정 실리콘층으로 이루어진 활성층;
    상기 활성층 위의 게이트 절연막;
    상기 게이트 절연막 위의 상기 채널영역을 마주보는 게이트 전극; 및
    상기 게이트 전극, 상기 활성층 및 상기 버퍼층 위의 제1 층간절연막을 관통하여 각각 상기 소스 영역 및 상기 드레인 영역과 접촉하는 소스 전극 및 드레인 전극;
    상기 소스 전극, 드레인 전극 및 상기 제1 층간절연막 위에 형성된 제2 층간절연막을 관통하여 상기 소스 전극 및 상기 드레인 전극 중 어느 하나와 접촉하고 상기 제2 층간절연막 위로 신장된 제1 전극;
    상기 제1 전극 위의 발광층을 포함하는 유기층; 및
    상기 유기층 위의 제2 전극; 을 포함하고,
    상기 다결정 실리콘층은 상기 버퍼층과 상기 다결정 실리콘층 사이의 계면에 피라미드 형태의 결정화 시드를 포함하는 유기발광표시장치.
  15. 제14 항에 있어서, 상기 다결정 실리콘층의 결정의 크기가 수 um 내지 수백 um 의 범위를 갖는 유기발광표시장치.
  16. 제14 항에 있어서, 상기 다결정 실리콘층의 상기 결정의 방향이 (111) 방향을 포함하는 유기발광표시장치.
KR1020100034388A 2010-04-14 2010-04-14 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치 KR101050467B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100034388A KR101050467B1 (ko) 2010-04-14 2010-04-14 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치
JP2010271533A JP2011222954A (ja) 2010-04-14 2010-12-06 多結晶シリコン層とその製造方法、該多結晶シリコン層を利用した薄膜トランジスタ及び該薄膜トランジスタを備えた有機発光表示装置
US13/012,619 US8623746B2 (en) 2010-04-14 2011-01-24 Polysilicon layer, method of preparing the polysilicon layer, thin film transistor using the polysilicon layer, and organic light emitting display device including the thin film transistor
CN2011100873894A CN102222608A (zh) 2010-04-14 2011-04-06 使硅层晶化的方法、薄膜晶体管和有机发光显示装置
TW100112451A TWI527087B (zh) 2010-04-14 2011-04-11 多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄膜電晶體及包含該薄膜電晶體之有機發光顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100034388A KR101050467B1 (ko) 2010-04-14 2010-04-14 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치

Publications (1)

Publication Number Publication Date
KR101050467B1 true KR101050467B1 (ko) 2011-07-20

Family

ID=44779126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100034388A KR101050467B1 (ko) 2010-04-14 2010-04-14 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치

Country Status (5)

Country Link
US (1) US8623746B2 (ko)
JP (1) JP2011222954A (ko)
KR (1) KR101050467B1 (ko)
CN (1) CN102222608A (ko)
TW (1) TWI527087B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120131753A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치
KR101944919B1 (ko) 2012-05-08 2019-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US9991463B2 (en) * 2012-06-14 2018-06-05 Universal Display Corporation Electronic devices with improved shelf lives
FR2992980B1 (fr) * 2012-07-03 2018-04-13 Saint-Gobain Recherche Substrat comprenant une couche de silicium et/ou de germanium et un ou plusieurs nanofils d'orientation perpendiculaire a la surface du substrat
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
KR20230140658A (ko) * 2022-03-29 2023-10-10 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117467A (ko) * 2004-06-09 2005-12-14 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR20060048825A (ko) * 2004-07-28 2006-05-18 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 반도체장치의 제조방법
KR20080036502A (ko) * 2006-10-23 2008-04-28 실리콘 디스플레이 (주) 다결정 실리콘 박막 및 그 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3422435B2 (ja) * 1994-07-06 2003-06-30 シャープ株式会社 結晶性ケイ素膜の製造方法、結晶性ケイ素膜、半導体装置およびアクティブマトリクス基板
JP4758000B2 (ja) * 1999-11-30 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101031759B1 (ko) 2003-10-23 2011-04-29 엘지디스플레이 주식회사 미세 실리콘 결정화 방법과 이를 포함하는 박막트랜지스터 제조방법
JP4437404B2 (ja) * 2004-01-08 2010-03-24 シャープ株式会社 半導体装置とその製造方法
US7683373B2 (en) 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
JP4815600B2 (ja) * 2005-09-06 2011-11-16 株式会社テラセミコン 多結晶シリコン薄膜製造方法及びその製造装置
CN100433260C (zh) * 2006-01-16 2008-11-12 中华映管股份有限公司 多晶硅层以及薄膜晶体管的制造方法
US20080095975A1 (en) 2006-10-23 2008-04-24 Jin Jang Polycrystalline silicon thin film and method for forming the same
KR100864883B1 (ko) 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
CN100999388B (zh) * 2006-12-30 2011-02-09 南开大学 表面修饰溶液诱导晶化多晶硅薄膜的制备方法
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR101007244B1 (ko) 2008-04-10 2011-01-13 주식회사 비아트론 박막 트랜지스터 제조방법
KR100989136B1 (ko) * 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
CN102047426B (zh) * 2008-05-29 2013-02-06 夏普株式会社 半导体装置及其制造方法
US8283667B2 (en) * 2008-09-05 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117467A (ko) * 2004-06-09 2005-12-14 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR20060048825A (ko) * 2004-07-28 2006-05-18 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 반도체장치의 제조방법
KR20080036502A (ko) * 2006-10-23 2008-04-28 실리콘 디스플레이 (주) 다결정 실리콘 박막 및 그 제조방법

Also Published As

Publication number Publication date
CN102222608A (zh) 2011-10-19
TW201214520A (en) 2012-04-01
JP2011222954A (ja) 2011-11-04
US8623746B2 (en) 2014-01-07
TWI527087B (zh) 2016-03-21
US20110253987A1 (en) 2011-10-20

Similar Documents

Publication Publication Date Title
EP2083440B1 (en) Method of fabricating a thin film transistor
EP1939933A2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
KR101050467B1 (ko) 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치
JP2009004770A (ja) 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置
KR101049802B1 (ko) 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
KR101146995B1 (ko) 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법
US8384087B2 (en) Thin film transistor, organic light emitting diode display device having the same, and method of fabricating the same
JP2010206201A (ja) 多結晶シリコン層の製造方法
US8841206B2 (en) Method of forming polycrystalline silicon layer, and thin film transistor and organic light emitting device including the polycrystalline silicon layer
US20080224143A1 (en) Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same
JP6081689B2 (ja) 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法
KR101274697B1 (ko) 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
US8125033B2 (en) Polycrystalline silicon layer, flat panel display using the same, and method of fabricating the same
JP2006013425A (ja) 薄膜トランジスター及びその製造方法
JP3927756B2 (ja) 半導体装置の製造方法
KR100504538B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
US7749873B2 (en) Polycrystalline silicon layer, flat panel display using the same, and methods of fabricating the same
KR100678739B1 (ko) 탑 게이트 구조의 나노결정-실리콘 박막트랜지스터형성방법
KR20050016960A (ko) 전자 디바이스 및 그 제조 방법, 액티브 매트릭스디스플레이 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee