JP4312080B2 - 通信方法及び装置 - Google Patents
通信方法及び装置 Download PDFInfo
- Publication number
- JP4312080B2 JP4312080B2 JP2004054439A JP2004054439A JP4312080B2 JP 4312080 B2 JP4312080 B2 JP 4312080B2 JP 2004054439 A JP2004054439 A JP 2004054439A JP 2004054439 A JP2004054439 A JP 2004054439A JP 4312080 B2 JP4312080 B2 JP 4312080B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- standby
- byte
- active
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 21
- 230000005540 biological transmission Effects 0.000 claims description 231
- 230000015654 memory Effects 0.000 claims description 69
- 238000003780 insertion Methods 0.000 claims description 28
- 230000037431 insertion Effects 0.000 claims description 28
- 238000001514 detection method Methods 0.000 claims description 18
- 230000003287 optical effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0057—Operations, administration and maintenance [OAM]
- H04J2203/006—Fault tolerance and recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
- H04J2203/0096—Serial Concatenation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
(1)伝送路故障、すなわちセクション区間やパス区間におけるエラーがあったとき。
(2)送信側の現用系又は予備系の送信部の故障があったとき。
(3)受信側の現用系又は予備系の受信部の故障があったとき。
(4)保守者による強制的な系変更指示等の装置制御による切替があったとき。
(付記1)
送信側で、マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入するステップと、
該伝送信号を現用系及び予備系の伝送路に分岐して伝送するステップと、
受信側で、該現用系及び予備系の伝送路からそれぞれ受信した該伝送信号について該所定バイト毎に検出した該位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出するステップと、
該伝送信号をそれぞれ該現用系及び予備系のメモリに格納するステップと、
該位相差に基づき位相調整信号を該現用系及び予備系のメモリに与えるステップと、
該位相調整信号に基づき同位相の状態で該伝送信号を該現用系及び予備系のメモリからそれぞれ出力するステップと、
該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するステップと、
を備えたことを特徴とする通信方法。
(付記2)付記1において、
該所定バイトは少なくともJ1バイトとF2バイトとを含み、該マルチフレームは該J1バイトによる64マルチフレームを少なくとも該F2バイトによって特定可能な任意の段数集めて構成されていることを特徴とした通信方法。
(付記3)付記2において、
送信側で該段数の設定及び変更を行なうステップをさらに有することを特徴とした通信方法。
(付記4)
マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入するステップと、
該伝送信号を現用系及び予備系の伝送路に分岐して伝送するステップと、
を備えたことを特徴とする送信方法。
(付記5)
現用系及び予備系の伝送路からそれぞれ受信した伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイト毎に検出したマルチフレームの位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出するステップと、
該伝送信号をそれぞれ該現用系及び予備系のメモリに格納するステップと、
該位相差に基づき位相調整信号を該現用系及び予備系のメモリに与えるステップと、
該位相調整信号に基づき同位相の状態で該伝送信号を該現用系及び予備系のメモリからそれぞれ出力するステップと、
該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するステップと、
を備えたことを特徴とする受信方法。
(付記6)
送信側で、マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入する位相情報挿入部と、
該伝送信号を現用系及び予備系の伝送路に分岐して伝送する分配部と、
受信側で、該現用系及び予備系の伝送路からそれぞれ受信した該伝送信号について該所定バイト毎に検出した該位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出する位相差検出部と、
該位相差に基づき該現用系及び予備系の位相調整信号を出力するメモリ制御部と、
該現用系及び予備系の該伝送信号をそれぞれ格納した後、該位相調整信号に基づき同位相の状態で該伝送信号をそれぞれ出力する該現用系及び予備系のメモリと、
該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するセレクタと、
を備えたことを特徴とする通信装置。
(付記7)付記6において、
該所定バイトは少なくともJ1バイトとF2バイトとを含み、該マルチフレームは該J1バイトによる64マルチフレームを少なくとも該F2バイトによって特定可能な任意の段数集めて構成されていることを特徴とした通信装置。
(付記8)付記7において、
該送信側に該段数の設定及び変更を行なう手段をさらに設けたことを特徴とした通信装置。
(付記9)
マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入する位相情報挿入部と、
該伝送信号を現用系及び予備系の伝送路に分岐して伝送する分配部と、
を備えたことを特徴とする送信装置。
(付記10)付記9において、
該所定バイトは少なくともJ1バイトとF2バイトとを含み、該位相情報挿入部は少なくとも該J1バイト及び該F2バイトに挿入する該位相情報としてそれぞれ第1及び第2のカウント値を与える第1及び第2の挿入カウンタと、該マルチフレームを構成するように該第1及び第2の挿入カウンタの動作を制御するカウンタ制御部とを有することを特徴とした送信装置。
(付記11)付記10において、
該第2の挿入カウンタの最大値を設定する設定部をさらに有することを特徴とした送信装置。
(付記12)
現用系及び予備系の伝送路からそれぞれ受信した伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイト毎に検出したマルチフレームの位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出する位相差検出部と、
該位相差に基づき該現用系及び予備系の位相調整信号を出力するメモリ制御部と、
該現用系及び予備系の該伝送信号をそれぞれ格納した後、該位相調整信号に基づき同位相の状態で該伝送信号をそれぞれ出力する該現用系及び予備系のメモリと、
該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するセレクタと、
を備えたことを特徴とする受信装置。
(付記13)付記12において、
該所定バイトは少なくともJ1バイトとF2バイトとを含み、該位相差検出部は少なくとも該伝送信号の該J1バイト及び該F2バイトから該位相情報をそれぞれ第1及び第2のカウント値として検出する第1及び第2の検出カウンタと、該第1及び第2のカウンタ値に基づき該マルチフレームの位相情報を検出する第3の検出カウンタとをそれぞれ該現用系及び予備系に有することを特徴とした受信装置。
(付記14)付記13において、
該F2バイトに該位相情報が挿入されていないことを該第2の検出カウンタが検出すると共に該第3の検出カウンタに通知したとき、該第3のカウンタは該第1のカウント値のみに基づき、該マルチフレームの位相情報を検出することを特徴とした受信装置。
20, 200 受信装置
30〜90 伝送装置
300 幹線伝送装置
11, 29, 101, 412, 512 インタフェース
12 POH付加部
13, 110, 414 位相情報挿入部
14 SOH付加部
15, 107, 415 分配部
16, 21, 108, 201 0系インタフェース
17, 22, 109, 211 1系インタフェース
23, 24 マルチフレーム同期回路
25, 26 エラスティックメモリ
27 制御回路
28, 208, 513 セレクタ
102, 202, 212, 413, 517, 519 オーバヘッド処理部
103, 204, 214 J1マルチカウンタ
104, 205, 215 F2マルチカウンタ
105 カウンタ制御部
106 F2マルチ段数設定部
206, 216 フレーム同期カウンタ
203, 514 0系メモリ
213, 516 1系メモリ
207, 515 メモリ制御部
209, 528 位相差検出部
400 送信部
410, 510 低速インタフェース部
420, 520 高速インタフェース部
421〜426 高速インタフェース盤
430, 530 クロスコネクト部
431, 531 0系時分割スイッチ
432, 532 スイッチ制御部
433, 533 1系時分割スイッチ
500 受信部
図中、同一符号は同一又は相当部分を示す。
Claims (5)
- 送信側で、マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入するステップと、
該伝送信号を現用系及び予備系の伝送路に分岐して伝送するステップと、
受信側で、該現用系及び予備系の伝送路からそれぞれ受信した該伝送信号について該所定バイト毎に検出した該位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出するステップと、
該伝送信号をそれぞれ該現用系及び予備系のメモリに格納するステップと、
該位相差に基づき位相調整信号を該現用系及び予備系のメモリに与えるステップと、
該位相調整信号に基づき同位相の状態で該伝送信号を該現用系及び予備系のメモリからそれぞれ出力するステップと、
該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するステップと、
を備えたことを特徴とする通信方法。 - 送信側で、マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入する位相情報挿入部と、
該伝送信号を現用系及び予備系の伝送路に分岐して伝送する分配部と、
受信側で、該現用系及び予備系の伝送路からそれぞれ受信した該伝送信号について該所定バイト毎に検出した該位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出する位相差検出部と、
該位相差に基づき該現用系及び予備系の位相調整信号を出力するメモリ制御部と、
該現用系及び予備系の該伝送信号をそれぞれ格納した後、該位相調整信号に基づき同位相の状態で該伝送信号をそれぞれ出力する該現用系及び予備系のメモリと、
該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するセレクタと、
を備えたことを特徴とする通信装置。 - 請求項2において、
該所定バイトは少なくともJ1バイトとF2バイトとを含み、該マルチフレームは該J1バイトによる64マルチフレームを少なくとも該F2バイトによって特定可能な任意の段数集めて構成されていることを特徴とした通信装置。 - マルチフレームを構成するように伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイトにそれぞれ順次位相情報を分割挿入する位相情報挿入部と、
該伝送信号を現用系及び予備系の伝送路に分岐して伝送する分配部と、
を備えたことを特徴とする送信装置。 - 現用系及び予備系の伝送路からそれぞれ受信した伝送信号の各単一フレームのパスオーバヘッド中の少なくとも2つの所定バイト毎に検出したマルチフレームの位相情報に基づき該現用系及び予備系の該伝送信号間の位相差を検出する位相差検出部と、
該位相差に基づき該現用系及び予備系の位相調整信号を出力するメモリ制御部と、
該現用系及び予備系の該伝送信号をそれぞれ格納した後、該位相調整信号に基づき同位相の状態で該伝送信号をそれぞれ出力する該現用系及び予備系のメモリと、
該現用系及び予備系のメモリのいずれか一方から出力された該伝送信号を選択するセレクタと、
を備えたことを特徴とする受信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004054439A JP4312080B2 (ja) | 2004-02-27 | 2004-02-27 | 通信方法及び装置 |
US10/873,148 US20050201277A1 (en) | 2004-02-27 | 2004-06-23 | Communication method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004054439A JP4312080B2 (ja) | 2004-02-27 | 2004-02-27 | 通信方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005244806A JP2005244806A (ja) | 2005-09-08 |
JP4312080B2 true JP4312080B2 (ja) | 2009-08-12 |
Family
ID=34917902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004054439A Expired - Fee Related JP4312080B2 (ja) | 2004-02-27 | 2004-02-27 | 通信方法及び装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050201277A1 (ja) |
JP (1) | JP4312080B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5103900B2 (ja) * | 2006-12-28 | 2012-12-19 | 富士通株式会社 | パス状態監視方法及び装置 |
US8140005B2 (en) * | 2007-07-17 | 2012-03-20 | Viasat, Inc. | Modular satellite transceiver |
JP2010130152A (ja) * | 2008-11-26 | 2010-06-10 | Fujitsu Ltd | 伝送システム、伝送装置および伝送システムの制御方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4108429A1 (de) * | 1991-03-15 | 1992-09-17 | Philips Patentverwaltung | Uebertragungssystem fuer die digitale synchrone hierarchie |
JP3859268B2 (ja) * | 1996-07-11 | 2006-12-20 | 富士通株式会社 | Sdh伝送方式におけるポインタ処理装置 |
JPH11266218A (ja) * | 1998-03-17 | 1999-09-28 | Fujitsu Ltd | 位相制御装置及び位相制御方法 |
US6195330B1 (en) * | 1998-11-05 | 2001-02-27 | David C. Sawey | Method and system for hit-less switching |
JP2003188845A (ja) * | 2001-12-17 | 2003-07-04 | Fujitsu Ltd | パス制御方法その受信側回路及び送信側回路 |
CA2420151C (en) * | 2002-03-01 | 2006-05-09 | Nippon Telegraph And Telephone Corporation | Hitless switching system and transmission apparatus |
-
2004
- 2004-02-27 JP JP2004054439A patent/JP4312080B2/ja not_active Expired - Fee Related
- 2004-06-23 US US10/873,148 patent/US20050201277A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2005244806A (ja) | 2005-09-08 |
US20050201277A1 (en) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0993305A (ja) | Sdh/sonet相互接続用インターフェース装置 | |
US6917584B2 (en) | Channel reassignment method and circuit for implementing the same | |
JP3442180B2 (ja) | アド・ドロップ・マルチプレクス装置 | |
JPH10313332A (ja) | 伝送装置及びこの伝送装置を具備するネットワーク | |
US7224706B2 (en) | Hitless re-routing in composite switches | |
US6349092B1 (en) | BLSR node extension | |
US8068518B2 (en) | Method and device for virtual concatenation transmission | |
JP2001177491A (ja) | 光伝送システム、同期多重伝送システム及び同期多重伝送方法 | |
JP2988440B2 (ja) | 端局装置 | |
JP4312080B2 (ja) | 通信方法及び装置 | |
US7526197B2 (en) | Utilizing the protecting bandwidth in a SONET network | |
US6801548B1 (en) | Channel ordering for communication signals split for matrix switching | |
JP3233332B2 (ja) | 伝送装置 | |
US7161965B2 (en) | Add/drop multiplexor with aggregate serializer/deserializers | |
JP3976693B2 (ja) | 無瞬断切替システム | |
GB2334186A (en) | SDH transmission systems | |
US6735197B1 (en) | Concatenation detection across multiple chips | |
US20030202544A1 (en) | Bi-directional serializer/deserializer with discretionary loop-back | |
US6856629B1 (en) | Fixed algorithm for concatenation wiring | |
US7660308B2 (en) | Transmission apparatus | |
JPH08223130A (ja) | 無瞬断切替方式 | |
KR0179505B1 (ko) | 저속 스위칭을 위한 티유 신호의 프레임 정렬기 | |
JP3716840B2 (ja) | 無瞬断切替システム及び伝送装置 | |
JP4231598B2 (ja) | Vcパス無瞬断切替方法とその装置 | |
US6763038B1 (en) | Light transmission equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090512 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |