JP4311774B2 - 電子部品パッケージおよびプリント配線板 - Google Patents
電子部品パッケージおよびプリント配線板 Download PDFInfo
- Publication number
- JP4311774B2 JP4311774B2 JP05915698A JP5915698A JP4311774B2 JP 4311774 B2 JP4311774 B2 JP 4311774B2 JP 05915698 A JP05915698 A JP 05915698A JP 5915698 A JP5915698 A JP 5915698A JP 4311774 B2 JP4311774 B2 JP 4311774B2
- Authority
- JP
- Japan
- Prior art keywords
- reinforcing
- footprint
- bumps
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Supply And Installment Of Electrical Components (AREA)
Description
【発明の属する技術分野】
本発明は表面実装型の電子部品パッケージおよびこれを搭載するプリント配線板に関し、特にボール・グリッド・アレイ型の電子部品パッケージおよびプリント配線板に関する。
【0002】
従来、高密度実装技術のキーデバイスであるボール・グリッド・アレイ(以下BGAと呼ぶ)パッケージは、近年では携帯電話などの通信機器に適用されており、基幹系通信機器への適用もされつつある。BGAパッケージは、大型微細リードピッチQFP(Quad Flat Package )に代わるLSIパッケージとして、今後も適用範囲の拡大が予想される。
【0003】
【従来の技術】
図18は従来のBGAパッケージの外観構成を示す図であり、(A)は側面図、(B)は底面図である。BGAパッケージ200は、半導体チップが積層された本体パッケージ201の裏側面に、多数のバンプ用のフットプリント202が形成されている。そして、各フットプリント202上に、はんだによってボール状のバンプ203が形成されている。
【0004】
このようなBGAパッケージ200は、各バンプ203をプリント配線板上にはんだ付けすることにより搭載される。
図19は従来のBGAパッケージ200のプリント配線板204への取り付け構造を示す図である。プリント配線板204には、予めバンプ203をはんだ付けするためのフットプリント205が形成されている。BGAパッケージ200をプリント配線板204にはんだ付けする場合には、通常の表面実装部品と同様に、プリント配線板204のフットプリント205上に、はんだペースト206をスクリーン印刷法によって印刷塗布し、次に、印刷塗布したはんだペースト206上にBGAパッケージ200を載置し、加熱装置を用いてバンプ203及びはんだペースト206を溶融させる。
【0005】
ところで、BGAパッケージ200を搭載したプリント配線板204の取扱い中、落下などによる衝撃が加わった場合、プリント配線板204に歪みが発生する。この時、BGAパッケージ200のはんだ接合部分にも歪みが伝わって影響を与える。BGAパッケージ200は、従来のリード付き部品に比べて1端子当りのはんだ接合面積が広いため、バンプ203とフットプリント205との接合強度も強くなっている。したがって、バンプ203とフットプリント205との接合が剥がれることは少ない。
【0006】
ところが、BGAパッケージ200の本体パッケージ201とフットプリント202との密着力や、プリント配線板204の材料とフットプリント205との密着力が弱いと、歪みの力でフットプリント202やフットプリント205にクラックが生じたり、それぞれ本体パッケージ201やプリント配線板204から剥離したりするおそれがあった。また、このクラックや剥離は、最も外側のバンプ203の部分で多く発生することが分かっている。これは、衝撃を受けたとき、プリント配線板204の縁端部ほど、振動やそり、膨張、伸縮が大きいためである。
【0007】
そこで、従来は、図19に示すように、補強のために、外側のバンプ203付近を接着剤207で固定するようにしていた。
【0008】
【発明が解決しようとする課題】
しかし、接着剤207による固定を行うと、作業工程が増えて効率が悪くなるとともに、BGAパッケージ200に不具合がある場合には、プリント配線板204ごと破棄して交換する必要があった。このため、資源の無駄やコスト高を招いていた。
【0009】
また、BGAパッケージ200のはんだ接合部の不具合は、外見から判断することはできないので、従来は、電気試験工程の段階で、電気的な接続がなされているかどうかを判断していた。しかし、従来の電気試験では、フットプリント202や205の剥離やクラックがあっても、バンプにつながるパターンが断線しない限り、それらを検出することは困難であった。
【0010】
本発明はこのような点に鑑みてなされたものであり、電子部品パッケージの取り付け作業効率を上げ、かつ電子部品パッケージの回路接続部分におけるフットプリントの剥離を防止することのできる電子部品パッケージおよびプリント配線板を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するため本発明では、図1に示すように、ボール・グリッド・アレイ型の電子部品パッケージにおいて、回路接続用バンプ13の形成領域の外側の領域11cに、プリント配線板20側に予め形成された補強用パターン23と接続可能な補強用バンプ15を形成したことを特徴とする電子部品パッケージが提供される。
【0013】
このような電子部品パッケージ10では、回路接続用バンプ13の形成領域の外側の領域11cの補強用バンプ15を、プリント配線板20側に予め形成された補強用パターン23とはんだ付けなどにより接続する。これにより、搭載後にプリント配線板20の落下などにより衝撃が加わっても、最も影響を受けやすい外側部分では、回路と電気的に関係のない補強用バンプ15と補強用パターン23とが衝撃を吸収する。これにより、電子部品パッケージ10の回路接続部分におけるフットプリント12などの剥離やクラックを防止することができる。
【0014】
また、接着剤などの特別な材料を用いる必要がないので、余分な作業工程を減らすことができるとともに、電子部品パッケージ10に不具合が起きた場合にプリント配線板20ごと廃棄する必要がない。よって、資源の無駄やコスト高を防止できる。
【0015】
また、本発明では、ボール・グリッド・アレイ型の電子部品パッケージにおいて、回路接続用フットプリントと、前記回路接続用フットプリント上に形成された、プリント配線板と接続するための回路接続用バンプと、前記回路接続用バンプの形成領域の外側の領域に形成された補強用フットプリントと、前記補強用フットプリント上に形成され、前記プリント配線板に予め形成された補強用パターンに接続される、前記回路接続用バンプと同サイズの複数の補強用バンプと、を有し、前記補強用フットプリントが、前記回路接続用フットプリントよりも平面的に大きく形成され、前記複数の補強用バンプとの接続部分を残して、レジストで覆われていることを特徴とする電子部品パッケージが提供される。
【0016】
このような電子部品パッケージによれば、複数の補強用バンプが接続され、本体パッケージとの密着力が強い補強用フットプリントが、回路接続用バンプの形成領域の外側の領域に形成される。
【0017】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
図2は本発明の第1の形態のBGAパッケージの外観構成を示す図であり、(A)は一部の底面図、(B)は(A)のX−X線に沿う断面図である。BGAパッケージ10の本体パッケージ11の内部には、半導体チップが積層された半導体搭載部11bが設けられている。本体パッケージ11の裏側面11aには、図(B)に示すように、半導体搭載部11bの各端子とプリント配線板の回路とを接続するための多数のバンプ用のフットプリント12が形成されている。そして、各フットプリント12上には、ボール状のバンプ13がはんだによって形成されている。
【0018】
また、バンプ13が形成されている領域の外側の領域(図(A)の点線の領域)11cには、補強用バンプ15が、フットプリント14上にはんだにより形成されている。これら補強用バンプ15は、BGAパッケージ10内の回路とは電気的なつながりはない。さらに、本体パッケージ11の裏側面11aには、レジスト16が形成されている。レジスト16の印刷は、バンプ13および補強用バンプ15の部分にマスクを施して行われる。
【0019】
このようなBGAパッケージ10は、各バンプ13をプリント配線板上にはんだ付けすることにより搭載される。
図3は第1の形態のBGAパッケージ10を取り付けるプリント配線板の概略構成を示す図であり、(A)は平面図、(B)はBGAパッケージ領域の一部拡大図である。まず、図(A)に示すように、プリント配線板20の部品搭載面21には、BGAパッケージ10をはんだ付けするためのBGAパッケージ領域21aが設けられている。
【0020】
BGAパッケージ領域21aには、図(B)に示すように、前述したバンプ13をはんだ付けするためのフットプリント22が、各バンプ13に対向して設けられている。また、フットプリント22の領域の外側の領域21bには、補強用バンプ15をはんだ付けするための補強用フットプリント23が、各補強用バンプ15に対向して設けられている。
【0021】
図1は第1の形態のプリント配線板20にBGAパッケージ10を取り付けた状態を示す一部断面図である。BGAパッケージ10をはんだ付けする場合には、プリント配線板20のフットプリント22,23上に、スクリーン印刷法によってはんだペーストを印刷塗布し、その上からBGAパッケージ10を載置する。このとき、フットプリント22上には、回路接続用のバンプ13を、フットプリント23上には、補強用バンプ15をそれぞれ載置する。
【0022】
次いで、BGAパッケージ10および図示されていない他の回路部品を載置したプリント配線板20を、加熱装置内に入れ、はんだペーストを溶融させる。これにより、はんだ24,25などによって、バンプ13や補強用バンプ15をはんだ付けすることができ、BGAパッケージ10の取り付けが完了する。
【0023】
このようなプリント配線板20に搭載されるBGAパッケージ10では、通常の回路接続用のバンプ13の外側の領域に補強用バンプ15が設けられているので、作業中にプリント配線板20の落下などにより衝撃が加わっても、最も影響を受けやすい外側部分では、回路と電気的に関係のない補強用バンプ15と補強用のフットプリント23とが衝撃を吸収する。これにより、BGAパッケージ10の取り付け部分におけるフットプリント12やプリント配線板20側のフットプリント22などの剥離やクラックを防止することができる。
【0024】
また、接着剤などの特別な材料を用いる必要がないので、余分な作業工程を減らすことができるとともに、BGAパッケージ10に不具合が起きた場合にプリント配線板20ごと廃棄する必要がない。よって、作業効率を向上できるとともに、資源の無駄やコスト高を防止できる。
【0025】
なお、上記説明では、分かりやすくするため、バンプ13や補強用バンプ15などを大きく表現したが、実際には、これらはBGAパッケージ10に対して小さく、数も多数形成されている。
【0026】
次に、本発明の第2の形態について説明する。
図4は第2の形態のBGAパッケージの外観構成を示す底面図である。また、図5は第2の形態のBGAパッケージの断面構成を示す図であり、(A)は図4のX1−X1線に沿う断面図、(B)は図4のX2−X2線に沿う断面図である。ただし、図5では、BGAパッケージ30の本体パッケージ31の断面は省略してある。本体パッケージ31の裏側面31aには、回路接続用の多数のボール状のバンプ33が、フットプリント32(図5(A)参照)上に形成されている。
【0027】
また、バンプ33が形成されている領域の外側の領域(図4参照)31bには、補強用バンプ35が、補強用のパターン34上に形成されている。パターン34は、全ての補強用バンプ35とつながるように形成されている。これら補強用バンプ35およびパターン34は、BGAパッケージ30内の回路とは電気的なつながりはない。さらに、本体パッケージ31の裏側面31aには、レジスト36が形成されている。レジスト36の印刷は、バンプ33および補強用バンプ35の部分にマスクを施して行われる。
【0028】
このようにパターン34を、全ての補強用バンプ35とつながるように形成することにより、パターン34と本体パッケージ31側との密着力を強化できるので、BGAパッケージ30をプリント配線板に搭載した後の衝撃に対して耐久性をより高めることができる。
【0029】
なお、プリント配線板側の搭載面の構成は、BGAパッケージ30のバンプ33、補強用バンプ35を取り除いた状態とほぼ同じである。すなわち、補強用バンプ35のはんだ付けされるパターンを一体構成とする。これにより、BGAパッケージ30側と同じ効果が得られる。
【0030】
次に、本発明の第3の形態について説明する。
図6は第3の形態のBGAパッケージの断面構成を示す図であり、(A)は図一部の底面図、(B)は(A)のX3−X3線に沿う断面図である。ただし、図6では、BGAパッケージ40の本体パッケージ41の断面は省略してある。本体パッケージ41の裏側面41aには、回路接続用の多数のボール状のバンプ43が、図示されていないフットプリント上に形成されている。
【0031】
また、バンプ43が形成されている領域の外側の領域には、補強用バンプ45が、補強用のパターン44(図(B)参照)上に形成されている。また、補強バンプのうち、角部付近の複数の(ここでは3個)の補強用バンプ451が、パターン441上に形成されている。パターン441は、全ての補強用バンプ451とつながるように形成されている。これら補強用バンプ45,451およびパターン44,441は、BGAパッケージ40内の回路とは電気的なつながりはない。さらに、本体パッケージ41の裏側面41aには、レジスト46が形成されている。レジスト46の印刷は、バンプ43および補強用バンプ45,451の部分にマスクを施して行われる。
【0032】
BGAパッケージ40の取り付け後のプリント配線板が落下などにより衝撃を受けた場合、その衝撃はほとんどが角部で吸収されるので、この角部の複数の補強用バンプ451に一体のパターン441を形成することにより、補強用バンプ451ごとにフットプリントを形成するよりも強度を高めることができ、バンプの剥離をより確実に防止することができる。なお、図6では、本体パッケージ41の一つの角部の構成のみを示したが、当然、他の3か所の角部も同じ構成にすることができる。
【0033】
一方、プリント配線板側の搭載面の構成は、BGAパッケージ40の補強用バンプ45,451、バンプ43を取り除いた状態とほぼ同じである。すなわち、補強用バンプ451のはんだ付けされるパターンを一体構成とする。これにより、BGAパッケージ40側と同じ効果が得られる。
【0034】
次に、本発明の第4の形態についで説明する。
図7は第4の形態のBGAパッケージの断面構成を示す図であり、(A)は一部の底面図、(B)は(A)のX4−X4線に沿う断面図である。ただし、図7では、BGAパッケージ50の本体パッケージ51の断面は省略してある。本体パッケージ51の裏側面51aには、回路接続用の多数のボール状のバンプ53が、フットプリント52(図6(B)参照)上に形成されている。
【0035】
また、本体パッケージ51の角部には、所定の領域だけ突き出た突出部51bが形成されている。この突出部51bには、例えば5個の補強用バンプ55が、補強用のパターン54上に形成されている。パターン54は、全ての補強用バンプ55とつながるように形成されている。これら補強用バンプ55およびパターン54は、BGAパッケージ50内の回路とは電気的なつながりはない。さらに、本体パッケージ51の裏側面51a(突出部51bも含む)には、レジスト56が形成されている。レジスト56の印刷は、バンプ53および補強用バンプ55の部分にマスクを施して行われる。
【0036】
このような構成により、プリント配線板の落下などによる衝撃が加わっても、その衝撃による歪みなどはほとんどが突出部51bで吸収されるので、回路接続用のバンプ53部分における、フットプリント52の剥離などを防止することができる。なお、図7では、本体パッケージ51の一つの角部の構成のみを示したが、当然、他の3か所の角部も同じ構成にすることができる。
【0037】
一方、プリント配線板側の搭載面の構成は、BGAパッケージ50の突出部51bに対応する領域に、補強用バンプ55をはんだ付けするためのパターンを形成することにより、BGAパッケージ50側と同じ効果が得られる。この場合、補強用バンプ55をはんだ付けするパターンは、パターン54とほぼ対称形であることが好ましい。
【0038】
次に、本発明の第5の形態について説明する。
図8は第5の形態のプリント配線板の構成を示す平面図である。プリント配線板60では、BGAパッケージ61の搭載される領域の角部付近に、長孔62,63,64,65が形成されている。各長孔62,63,64,65の幅(太さ)は、プリント配線板60の厚さに応じて適宜決定される。例えば、プリント配線板60の厚さが1.6mmであれば、長孔62,63,64,65の幅は2mm、プリント配線板60の厚さが0.8mmであれば、長孔62,63,64,65の幅は1mm程度であることが好ましい。
【0039】
このようにプリント配線板60側に長孔62,63,64,65を形成することにより、プリント配線板60が落下しても、長孔62,63,64,65によって衝撃が吸収され、BGAパッケージ61に伝わる歪みを緩和することができる。
【0040】
次に、本発明の第6の形態について説明する。
図9は第6の形態のプリント配線板の構成を示す平面図である。第6の形態のプリント配線板70では、BGAパッケージ71などが搭載される部品搭載領域の外側で、かつ基板の4つの角部に、それぞれ長孔73,74,75,76が形成されている。各長孔73,74,75,76の幅(太さ)は、プリント配線板70の厚さに応じて適宜決定される。例えば、プリント配線板70の厚さが1.6mmであれば、長孔73,74,75,76の幅は2mm、プリント配線板70の厚さが0.8mmであれば、長孔73,74,75,76の幅は1mm程度であることが好ましい。
【0041】
このようにプリント配線板70側に長孔を形成することにより、プリント配線板70が落下しても、角部の長孔73,74,75,76によって衝撃が吸収され、BGAパッケージ71に伝わる歪みを緩和することができる。
【0042】
なお、長孔73,74,75,76のように角部に限らず、図10に示すように、プリント配線板70の各辺に沿う長孔77a,77b,77c,77d,77e,77f,77g,77hを形成しても同様の効果が得られる。
【0043】
次に、本発明の第7の形態について説明する。
図11は第7の形態のプリント配線板の構成を示す図であり、(A)は一部の平面図、(B)は(A)のX5−X5線に沿う断面図である。第7の形態のプリント配線板80では、BGAパッケージ81が搭載される領域の周囲には、溝加工された薄肉部82が形成されている。薄肉部82は図(B)に示すように、表面と裏面の両面が溝加工されている。この薄肉部82の厚さは、他の領域の厚さに応じて決定される。例えば他の領域の厚さが1.6mmであれば、薄肉部82の厚さは0.8mm程度であることが好ましい。
【0044】
なお、薄肉部82をまたぐ配線83については、プリント配線板80の内層を利用すればよい。
このように、薄肉部82を設けることにより、プリント配線板80が落下しても薄肉部82によって衝撃が吸収され、BGAパッケージ81のはんだ付け部分に伝わる歪みを緩和することができる。
【0045】
次に、本発明の第8の形態について説明する。
図12は第8の形態のプリント配線板の構成を示す図であり、(A)は平面図、(B)は固定部材の取り付け構造を示す側面図である。第8の形態のプリント配線板90は、その部品搭載面91にBGAパッケージ92を取り付ける場合、BGAパッケージ92の四隅を固定部材93,94,95,96で固定する。図(B)に固定部材93の取り付け構造を示す。固定部材93は、抵抗やコンデンサなどの自動搭載可能なチップ部品であり、BGAパッケージ92を上方から押さえる押さえ部93aと、基板面にはんだ付けされるはんだ付け部93bとを有している。はんだ付け部93bは、基板面に対して適度な角度θを持つように形成されている。
【0046】
このような固定部材93は、BGAパッケージ92と同様に、はんだペースト93cを塗布したフットプリント90a上に自動搭載装置により搭載される。そして、加熱装置内ではんだペースト93cを溶融させることにより、基板上に固着される。このとき、固定部材93は、そのはんだ付け部93bが、基板面に対して適度な角度θを持っているので、BGAパッケージ92の高さにフレキシブルに対応できる。
【0047】
なお、上記説明では、固定部材93についてのみ具体的な構造を示したが、他の固定部材94,95,96についても、ほぼ同じ構成なので、ここでは説明を省略する。
【0048】
このように,固定部材93,94,95,96などを用いてBGAパッケージ92の四隅を固定することにより、プリント配線板90が落下しても、BGAパッケージ92のはんだ付け部分に伝わる衝撃を緩和することができる。
【0049】
また、上記説明では、固定部材93などを抵抗やコンデンサなどのチップ部品としているが、その他にもモールド蒸着品、金属品、セラミックなどはんだ付けできるものならば何れも適用可能である。
【0050】
図13は第8の形態の固定部材93などを搭載するための搭載用部品の構成を示す図であり、(A)は全体の概略構成図、(B)は一部分の拡大図である。搭載用部品97は、テープ98をリールに巻き付けた構造となっている。テープ98は、等間隔に収納部99がプレス成形されている。この収納部99には、固定部材93などが1個ずつ収納されている。
【0051】
このような搭載用部品97は、自動搭載装置に設置され、ロボットのハンドにより収納部99内の固定部材93が1個ずつ取り出され、プリント配線板90上に載置される。
【0052】
次に、本発明の第9の形態について説明する。
図14は第9の形態のプリント配線板の構成を示す図であり、(A)は平面図、(B)は固定部材の取り付け構造を示す側面図である。第9の形態のプリント配線板100は、その部品搭載面101にBGAパッケージ102を取り付ける場合、BGAパッケージ102を上方から固定部材103で固定する。固定部材103は、BGAパッケージ102の縁端部を保持するフレーム部103aと、BGAパッケージ102の中心部を押さえる押さえ部103bと、四隅に形成される端子部103c,103d,103e,103fとを有している。固定部材103全体は、モールド蒸着品、金属品、セラミックなど、はんだ付け可能な部材で一体形成されている。
【0053】
図(B)に端子部103cの取り付け構造を示す。端子部103cは、その先端部がはんだ付け部104cとなっている。はんだ付け部103cは、基板面に対して適度な角度θ1を持つように形成されている。
【0054】
このような固定部材103は、トレイ部品として、異形マウンタで自動搭載される。すなわち、固定部材103は、BGAパッケージ102と同様に、はんだペースト105を塗布したフットプリント100a上に自動搭載装置により搭載される。そして、加熱装置内で、はんだペースト105を溶融させることにより、基板上に固着される。このとき、固定部材103は、そのはんだ付け部104cが、基板面に対して適度な角度θ1を持っているので、BGAパッケージ102の高さにフレキシブルに対応できる。
【0055】
なお、上記説明では、端子部103cについてのみ具体的な構造を示したが、他の端子部103d,103e,103fについても、ほぼ同じ構成なので、ここでは説明を省略する。
【0056】
このように固定部材103を用いてBGAパッケージ102を固定することにより、プリント配線板100が落下しても、BGAパッケージ102のはんだ付け部分に伝わる衝撃を緩和することができる。
【0057】
次に、本発明の第10の形態について説明する。
図15は第10の形態のBGAパッケージの取り付け面の構成を示す底面図である。第10の形態のBGAパッケージ110の取り付け面111には、接続用のバンプ領域11aの周縁に、多数の補強用バンプ112が、等間隔で形成されている。これらの補強用バンプ112は、図示されていないフットプリント上に形成されているとともに、2個ずつ対になるように接続パターン113で接続されている。
【0058】
図16は第10の形態のプリント配線板の構成を示す平面図である。プリント配線板120のBGAパッケージ110を搭載する領域120a内の縁端部付近には、BGAパッケージ110の補強用バンプ112が接続されるフットプリント121が、補強用バンプ112と対向する位置に形成されている。また、フットプリント121のうち、互いに対角線上に位置する1対のフットプリント121a,121bは、プリント配線板120に形成されたスルーホール123,124とそれぞれ接続されている。また、他方の1対のフットプリント121c,121dは、スルーホール126,127とそれぞれ接続されている。
【0059】
このようなプリント配線板120にBGAパッケージ110を搭載した後で検査を行う場合、スルーホール123,124間に電源125を接続し、また、スルーホール126,127間に検流計128を接続して、いわゆるブリッジ回路を形成する。
【0060】
このとき、BGAパッケージ110のはんだ付け部分に問題がない場合には、検流計128の値は平衡が保たれている。ところが、プリント配線板120が落下してその衝撃により、BGAパッケージ110の補強用バンプ112のフットプリントやパターン113に剥離やクラック、あるいはプリント配線板120のフットプリント121やパターン122に剥離やクラックが生じていると、その部分の抵抗値が変化するので、検流計128の値が変化する。これにより、外見で判断できない不具合であっても、その原因を検知することができる。
【0061】
次に、本発明の第11の形態について説明する。
図17は第11の形態のプリント配線板の構成を示す図であり、(A)は平面図、(B)は(A)のX6−X6に沿う断面図である。本形態のプリント配線板130のBGAパッケージが搭載される領域には、BGAパッケージの回路接続用のバンプが接続されるフットプリント131が、各バンプと対向する位置に形成されている。プリント配線板130上のフットプリント131以外の部分には、レジスト132が形成されている。
【0062】
また、フットプリント131のうち、外側の角部付近のフットプリント131a,131b,131c,131d,131eは、他のフットプリントよりも大きく形成されている。ただし、フットプリント131a,131b,131c,131d,131eにおいて、BGAパッケージのバンプとの接続に必要な部分以外は、レジスト132の一部132aにより覆われている。
【0063】
このような構成により、外部の衝撃に弱い角部のフットプリント131a,131b,131c,131d,131eの基板側との密着強度を高めることができるので、落下などの衝撃による剥離を防止できる。
【0064】
なお、プリント配線板130に搭載するBGAパッケージ側のバンプ用のフットプリントについても、同様の構成とすることが好ましい。
【0065】
【発明の効果】
以上説明したように本発明では、回路接続用バンプの形成領域の外側の領域に、プリント配線板側に予め形成された補強用パターンと接続可能な補強用バンプを形成したので、回路接続用バンプの形成領域の外側の領域の補強用バンプを、プリント配線板側に予め形成された補強用パターンとはんだ付けなどにより接続することにより、搭載後にプリント配線板の落下などにより衝撃が加わっても、最も影響を受けやすい外側部分では、回路と電気的に関係のない補強用バンプと補強用パターンとが衝撃を吸収する。よって、電子部品パッケージの回路接続部分におけるフットプリントなどの剥離やクラックを防止することができる。
【0066】
また、接着剤などの特別な材料を用いる必要がないので、余分な作業工程を減らすことができるとともに、電子部品パッケージに不具合が起きた場合にプリント配線板ごと廃棄する必要がない。よって、資源の無駄やコスト高を防止できる。
【0067】
また、本発明では、ボール・グリッド・アレイ型の電子部品パッケージを搭載したプリント配線板の検査方法において、電子部品パッケージに予め形成された補強用バンプと、補強用バンプが接続されるように予めプリント配線板側に形成された補強用フットプリントとの間にブリッジ回路を形成し、ブリッジ回路の抵抗値の変化を検出することによりプリント配線板の不具合を検出するようにしたので、外見からでは分からない不具合を検知することができる。
【図面の簡単な説明】
【図1】第1の形態のプリント配線板にBGAパッケージを取り付けた状態を示す一部断面図である。
【図2】本発明の第1の形態のBGAパッケージの外観構成を示す図であり、(A)は一部の底面図、(B)は(A)のX−X線に沿う断面図である。
【図3】第1の形態のBGAパッケージを取り付けるプリント配線板の概略構成を示す図であり、(A)は平面図、(B)はBGAパッケージ領域の一部拡大図である。
【図4】第2の形態のBGAパッケージの外観構成を示す底面図である。
【図5】第2の形態のBGAパッケージの断面構成を示す図であり、(A)は図4のX1−X1線に沿う断面図、(B)は図4のX2−X2線に沿う断面図である。
【図6】第3の形態のBGAパッケージの断面構成を示す図であり、(A)は図一部の底面図、(B)は(A)のX3−X3線に沿う断面図である。
【図7】第4の形態のBGAパッケージの断面構成を示す図であり、(A)は図一部の底面図、(B)は(A)のX4−X4線に沿う断面図である。
【図8】第5の形態のプリント配線板の構成を示す平面図である。
【図9】第6の形態のプリント配線板の構成を示す平面図である。
【図10】第6の形態の変形例を示す図である。
【図11】第7の形態のプリント配線板の構成を示す図であり、(A)は一部の平面図、(B)は(A)のX5−X5線に沿う断面図である。
【図12】第8の形態のプリント配線板の構成を示す図であり、(A)は平面図、(B)は固定部材の取り付け構造を示す側面図である。
【図13】第8の形態の固定部材を搭載するための搭載用部品の構成を示す図であり、(A)は全体の概略構成図、(B)は一部分の拡大図である。
【図14】第9の形態のプリント配線板の構成を示す図であり、(A)は平面図、(B)は固定部材の取り付け構造を示す側面図である。
【図15】第10の形態のBGAパッケージの取り付け面の構成を示す底面図である。
【図16】第10の形態のプリント配線板の構成を示す平面図である。
【図17】第11の形態のプリント配線板の構成を示す図であり、(A)は平面図、(B)は(A)のX6−X6に沿う断面図である。
【図18】従来のBGAパッケージの外観構成を示す図であり、(A)は側面図、(B)は底面図である。
【図19】従来のBGAパッケージの取り付け構造を示す図である。
【符号の説明】
10 BGAパッケージ
11 本体パッケージ
12,14 フットプリント
13 バンプ
15 補強用バンプ
20 プリント配線板
22 フットプリント
23 補強用フットプリント
Claims (8)
- ボール・グリッド・アレイ型の電子部品パッケージにおいて、
回路接続用フットプリントと、
前記回路接続用フットプリント上に形成された、プリント配線板と接続するための回路接続用バンプと、
前記回路接続用バンプの形成領域の外側の領域に形成された補強用フットプリントと、
前記補強用フットプリント上に形成され、前記プリント配線板に予め形成された補強用パターンに接続される、前記回路接続用バンプと同サイズの複数の補強用バンプと、
を有し、
前記補強用フットプリントが、前記回路接続用フットプリントよりも平面的に大きく形成され、前記複数の補強用バンプとの接続部分を残して、レジストで覆われていることを特徴とする電子部品パッケージ。 - 前記回路接続用バンプの形成領域の外側の領域に形成された前記補強用フットプリントは、前記回路接続用バンプの形成領域を取り囲むように連続して形成され、
前記複数の補強用バンプは、連続して形成された前記補強用フットプリント上に形成されていることを特徴とする請求項1記載の電子部品パッケージ。 - 前記回路接続用バンプの形成領域の外側の領域に形成された前記補強用フットプリントは、角部に形成され、
前記複数の補強用バンプは、前記角部に形成された前記補強用フットプリント上に形成されていることを特徴とする請求項1記載の電子部品パッケージ。 - 前記回路接続用バンプの形成領域の外側で、角部に、突出する領域を有し、
前記突出する領域に、前記補強用フットプリントと、前記補強用フットプリント上に形成された前記複数の補強用バンプとが形成されていることを特徴とする請求項1記載の電子部品パッケージ。 - ボール・グリッド・アレイ型の電子部品パッケージを搭載するためのプリント配線板において、
前記電子部品パッケージの回路接続用バンプが接続される回路接続用フットプリントと、
前記回路接続用フットプリントの形成領域の外側の領域に形成され、前記電子部品パッケージに形成された、前記回路接続用バンプと同サイズの複数の補強用バンプが複数接続される補強用フットプリントと、
を有し、
前記補強用フットプリントが、前記回路接続用フットプリントよりも平面的に大きく形成され、前記電子部品パッケージの前記複数の補強用バンプとの接続部分を残して、レジストで覆われていることを特徴とするプリント配線板。 - 前記補強用フットプリントは、前記回路接続用フットプリントの形成領域を取り囲むように連続して形成され、
前記複数の補強用バンプは、連続して形成された前記補強用フットプリントに接続されていることを特徴とする請求項5記載のプリント配線板。 - 前記補強用フットプリントは、前記電子部品パッケージの角部に形成された前記複数の補強用バンプが複数接続されるように形成されていることを特徴とする請求項5記載のプリント配線板。
- ボール・グリッド・アレイ型の電子部品パッケージを搭載したプリント配線板において、
第1の回路接続用フットプリントと、前記第1の回路接続用フットプリント上に形成された回路接続用バンプと、前記回路接続用バンプの形成領域の外側の領域に形成された第1の補強用フットプリントと、前記第1の補強用フットプリント上に形成された、前記回路接続用バンプと同サイズの複数の補強用バンプと、を有し、前記第1の補強用フットプリントが、前記第1の回路接続用フットプリントよりも平面的に大きく形成され、前記複数の補強用バンプとの接続部分を残して、レジストで覆われている前記電子部品パッケージが、前記回路接続用バンプを接続して搭載され、
前記回路接続用バンプが接続される第2の回路接続用フットプリントと、前記第2の回路接続用フットプリントの形成領域の外側の領域に形成され、前記第1の補強用フットプリント上に形成された前記複数の補強用バンプが接続される第2の補強用フットプリントと、を有し、前記第2の補強用フットプリントが、前記第2の回路接続用フットプリントよりも平面的に大きく形成され、前記電子部品パッケージの前記複数の補強用バンプとの接続部分を残して、レジストで覆われていることを特徴とするプリント配線板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05915698A JP4311774B2 (ja) | 1998-03-11 | 1998-03-11 | 電子部品パッケージおよびプリント配線板 |
US09/124,509 US6498307B2 (en) | 1998-03-11 | 1998-07-29 | Electronic component package, printing circuit board, and method of inspecting the printed circuit board |
US10/298,640 US6727718B2 (en) | 1998-03-11 | 2002-11-19 | Electronic component package, printed circuit board, and method of inspecting the printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05915698A JP4311774B2 (ja) | 1998-03-11 | 1998-03-11 | 電子部品パッケージおよびプリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11260957A JPH11260957A (ja) | 1999-09-24 |
JP4311774B2 true JP4311774B2 (ja) | 2009-08-12 |
Family
ID=13105228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05915698A Expired - Fee Related JP4311774B2 (ja) | 1998-03-11 | 1998-03-11 | 電子部品パッケージおよびプリント配線板 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6498307B2 (ja) |
JP (1) | JP4311774B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001097277A1 (fr) * | 2000-06-16 | 2001-12-20 | Matsushita Electric Industrial Co., Ltd. | Procede d'encapsulation de pieces electroniques et une telle encapsulation |
US7433201B2 (en) * | 2000-09-08 | 2008-10-07 | Gabe Cherian | Oriented connections for leadless and leaded packages |
US6552436B2 (en) * | 2000-12-08 | 2003-04-22 | Motorola, Inc. | Semiconductor device having a ball grid array and method therefor |
JP2003133653A (ja) * | 2001-10-25 | 2003-05-09 | Hitachi Ltd | 配線基板およびそれを用いた半導体装置の実装構造体 |
US20040104463A1 (en) * | 2002-09-27 | 2004-06-03 | Gorrell Robin E. | Crack resistant interconnect module |
US6762495B1 (en) * | 2003-01-30 | 2004-07-13 | Qualcomm Incorporated | Area array package with non-electrically connected solder balls |
JP2006032619A (ja) * | 2004-07-15 | 2006-02-02 | Hitachi Ltd | 低耐熱性表面実装部品及びこれをバンプ接続した実装基板 |
US7215026B2 (en) * | 2005-04-14 | 2007-05-08 | Samsung Electonics Co., Ltd | Semiconductor module and method of forming a semiconductor module |
US20070069378A1 (en) * | 2005-04-15 | 2007-03-29 | Chang-Yong Park | Semiconductor module and method of forming a semiconductor module |
JP2007053248A (ja) * | 2005-08-18 | 2007-03-01 | Tdk Corp | フレキシブル基板、実装構造、表示ユニット、及び携帯用電子機器 |
JP4830609B2 (ja) * | 2006-04-24 | 2011-12-07 | 株式会社デンソー | 半導体装置 |
JP2009135150A (ja) * | 2007-11-28 | 2009-06-18 | Toshiba Corp | プリント回路板、プリント回路板の製造方法および電子機器 |
JP2010010428A (ja) * | 2008-06-27 | 2010-01-14 | Fujitsu Ltd | プリント基板及び電子機器 |
CN101621894B (zh) * | 2008-07-04 | 2011-12-21 | 富葵精密组件(深圳)有限公司 | 电路板组装方法及电路板预制品 |
JP4676013B2 (ja) | 2009-06-30 | 2011-04-27 | 株式会社東芝 | 電子機器 |
US8659169B2 (en) * | 2010-09-27 | 2014-02-25 | Xilinx, Inc. | Corner structure for IC die |
JP6504762B2 (ja) * | 2014-08-05 | 2019-04-24 | キヤノン株式会社 | モジュールの製造方法 |
EP3340293A1 (de) * | 2016-12-20 | 2018-06-27 | Siemens Aktiengesellschaft | Halbleitermodul mit stützstruktur auf der unterseite |
KR20180095371A (ko) * | 2017-02-17 | 2018-08-27 | 엘지전자 주식회사 | 이동 단말기 및 인쇄 회로 기판 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL6411830A (ja) * | 1964-10-12 | 1966-04-13 | ||
US3335327A (en) * | 1965-01-06 | 1967-08-08 | Augat Inc | Holder for attaching flat pack to printed circuit board |
US3871014A (en) * | 1969-08-14 | 1975-03-11 | Ibm | Flip chip module with non-uniform solder wettable areas on the substrate |
US4604644A (en) * | 1985-01-28 | 1986-08-05 | International Business Machines Corporation | Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making |
US4937653A (en) * | 1988-07-21 | 1990-06-26 | American Telephone And Telegraph Company | Semiconductor integrated circuit chip-to-chip interconnection scheme |
US5386342A (en) * | 1992-01-30 | 1995-01-31 | Lsi Logic Corporation | Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device |
EP0651937A4 (en) * | 1992-06-19 | 1995-08-30 | Motorola Inc | AUTOMATIC ALIGNMENT ELECTRICAL CONTACT ARRANGEMENT. |
US5854534A (en) * | 1992-08-05 | 1998-12-29 | Fujitsu Limited | Controlled impedence interposer substrate |
US5907187A (en) * | 1994-07-18 | 1999-05-25 | Kabushiki Kaisha Toshiba | Electronic component and electronic component connecting structure |
US5539153A (en) * | 1994-08-08 | 1996-07-23 | Hewlett-Packard Company | Method of bumping substrates by contained paste deposition |
US6465743B1 (en) * | 1994-12-05 | 2002-10-15 | Motorola, Inc. | Multi-strand substrate for ball-grid array assemblies and method |
US5598036A (en) * | 1995-06-15 | 1997-01-28 | Industrial Technology Research Institute | Ball grid array having reduced mechanical stress |
JP2894254B2 (ja) * | 1995-09-20 | 1999-05-24 | ソニー株式会社 | 半導体パッケージの製造方法 |
US5691041A (en) * | 1995-09-29 | 1997-11-25 | International Business Machines Corporation | Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer |
KR0157906B1 (ko) * | 1995-10-19 | 1998-12-01 | 문정환 | 더미볼을 이용한 비지에이 패키지 및 그 보수방법 |
US6046499A (en) * | 1996-03-27 | 2000-04-04 | Kabushiki Kaisha Toshiba | Heat transfer configuration for a semiconductor device |
JPH09306954A (ja) * | 1996-05-20 | 1997-11-28 | Hitachi Ltd | 半導体装置及びその実装方法並びに実装構造体 |
US6395991B1 (en) * | 1996-07-29 | 2002-05-28 | International Business Machines Corporation | Column grid array substrate attachment with heat sink stress relief |
JP3576727B2 (ja) * | 1996-12-10 | 2004-10-13 | 株式会社デンソー | 表面実装型パッケージ |
JP3076527B2 (ja) * | 1997-02-14 | 2000-08-14 | 株式会社イースタン | 配線基板 |
US5847936A (en) * | 1997-06-20 | 1998-12-08 | Sun Microsystems, Inc. | Optimized routing scheme for an integrated circuit/printed circuit board |
US6222277B1 (en) * | 1999-06-23 | 2001-04-24 | Emc Corporation | Non-collapsing interconnection for semiconductor devices |
JP3343730B2 (ja) * | 1999-08-27 | 2002-11-11 | 埼玉日本電気株式会社 | 実装基板及び電気部品の実装方法 |
-
1998
- 1998-03-11 JP JP05915698A patent/JP4311774B2/ja not_active Expired - Fee Related
- 1998-07-29 US US09/124,509 patent/US6498307B2/en not_active Expired - Fee Related
-
2002
- 2002-11-19 US US10/298,640 patent/US6727718B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6727718B2 (en) | 2004-04-27 |
JPH11260957A (ja) | 1999-09-24 |
US20010030057A1 (en) | 2001-10-18 |
US20030063448A1 (en) | 2003-04-03 |
US6498307B2 (en) | 2002-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4311774B2 (ja) | 電子部品パッケージおよびプリント配線板 | |
US6356453B1 (en) | Electronic package having flip chip integrated circuit and passive chip component | |
US8445322B2 (en) | Method of fabricating semiconductor package | |
US6546620B1 (en) | Flip chip integrated circuit and passive chip component package fabrication method | |
US7151010B2 (en) | Methods for assembling a stack package for high density integrated circuits | |
US6734557B2 (en) | Semiconductor device | |
JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
JP2814966B2 (ja) | 半導体装置 | |
JP2768650B2 (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
US20070007323A1 (en) | Standoff structures for surface mount components | |
US7387910B2 (en) | Method of bonding solder pads of flip-chip package | |
US20050054187A1 (en) | Method for forming ball pads of BGA substrate | |
KR20200107200A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
US20080042276A1 (en) | System and method for reducing stress-related damage to ball grid array assembly | |
KR100221654B1 (ko) | 스크린 프린팅을 이용한 금속 범프의 제조 방법 | |
JPS63126258A (ja) | 半導体装置 | |
JP2002329812A (ja) | 半導体パッケージ装置および半導体パッケージ装置実装用基板 | |
JP3214479B2 (ja) | 半導体構造及び電子部品実装方法 | |
KR100625186B1 (ko) | 스택 패키지 및 그 제조방법 | |
JP3183278B2 (ja) | ボールグリッドアレイ型半導体パッケージおよびその実装構造 | |
KR20230109501A (ko) | 패키지 실장 기판 및 실장 방법 | |
TW434757B (en) | Method for forming a ball grid array connection | |
KR100772107B1 (ko) | 볼 그리드 어레이 패키지 | |
US7235429B2 (en) | Conductive block mounting process for electrical connection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090512 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |