JP4310906B2

JP4310906B2 - 周波数検出方法及び回路、並びに信号処理装置

Info

Publication number: JP4310906B2
Application number: JP2000251500A
Authority: JP
Inventors: 勇雄竹内
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-08-22
Filing date: 2000-08-22
Publication date: 2009-08-12
Anticipated expiration: 2020-08-22
Also published as: JP2002064578A

Description

【０００１】
【発明の属する技術分野】
本発明は、周波数検出方法及び回路、並びに信号処理装置に関し、特にＢＳ（放送衛星）を介して伝送された信号を受信する受信装置に適用して好ましい周波数検出方法及び回路、並びに信号処理装置に関するものである。
【０００２】
【従来の技術】
近年において、ビデオ信号及びオーディオ信号等を符号化し、通信衛星（ＣＳ：Communication Satelite）や放送衛星（ＢＳ：Broadcasting Satelite）等を介して伝送し、受信側においてこれを復調するようにしたシステム、いわゆるディジタル放送システムが開発され普及しつつある。
【０００３】
上記ＢＳやＣＳのディジタル放送システムにおいては、変調方式として、ＢＰＳＫ（Binary Phase Shift Keying）方式やＱＰＳＫ（Quadrature Phase Shift Keying）方式が用いられ、さらにＢＳディジタル放送では、ＱＰＳＫ変調方式よりも伝送効率の高いＴＣ８ＰＳＫ（Trellis-Coded ８ Phase Shift Keying）方式等も用いられるようになっている。すなわち、例えばＢＳ信号には、ＢＰＳＫ変調信号、ＱＰＳＫ変調信号、及びＴＣ８ＰＳＫ変調信号が時分割多重化されて混在している。
【０００４】
ここで、ＢＳディジタル放送において伝送するビットストリームとしては、ＣＳ、地上波、ケーブル等の他のメディアとの整合性を図る観点から、ＭＰＥＧ（Moving Picture Image Coding Experts Group）２で規定された、いわゆるトランスポートストリーム（ＴＳ：Transport Stream）を基本としている。このＴＳは、１バイトの同期バイトを含んだ１８８バイトのパケットで構成されているが、ＣＳディジタル多チャンネル放送、地上波ディジタル放送、ケーブルディジタル放送等では、これに誤り訂正用の１６バイトのパリティを付加したリードソロモン符号（ＲＳ符号）が用いられていることから、ＢＳディジタル放送でも、ＴＳにＲＳ符号化、具体的にはＲＳ（２０４，１８８）符号化を行うようにしている。
【０００５】
図５は、このような現在提案されているＢＳディジタル放送の送信装置の構成例を表している。１８８バイトのＴＳパケットには、ＲＳ（２０４，１８８）符号化により、１６バイトのパリティが付加される。このパケットが４８個集められて１フレームとされる。
【０００６】
各フレームの４８個のパケットの先頭の１バイトの同期バイトは、順次、連続して読み出され、フレーム同期およびＴＭＣＣ発生回路２０１に入力される。フレーム同期およびＴＭＣＣ発生回路２０１は、最初の２つのＴＳパケットの同期バイトをフレーム同期信号にすげ替える。また、フレーム同期およびＴＭＣＣ発生回路２０１は、第３番目以降のＴＳパケットの同期バイトをＴＭＣＣ（Transmission Multiplexing Configuration Control）信号にすげ替える。このＴＭＣＣ信号には、後述する主信号の変調方式や符号化率などの伝送制御情報が含まれる。これにより、１フレームを構成する４８個のパケットのうちの最初の２つのパケットの２個の同期バイトが、フレーム同期信号にすげ替えられ、第３番目以降のパケットの同期バイトが、ＴＭＣＣ信号にすげ替えられることになる。フレーム同期およびＴＭＣＣ発生回路２０１で発生されたフレーム同期信号とＴＭＣＣ信号は、ＢＰＳＫマッピング回路２０２に入力され、所定の信号点にマッピングされる。
【０００７】
１フレームのうちの最初の２個のＴＳパケットの主信号は、低階層用の画像信号ＬＱとされ、この信号は、この２個のＴＳパケットの範囲内でインタリーブ回路２０３によりインタリーブされ、さらに、畳み込み符号化回路２０４に入力され、１／２の符号化率で畳み込み符号化される。そして畳み込み符号化された信号はパンクチャリング処理されて符号化率３／４とされてＱＰＳＫマッピング回路２０５に供給される。ＱＰＳＫマッピング回路２０５において、ＱＰＳＫ方式で、所定の信号点にマッピングされる。
【０００８】
一方、１フレームを構成する４８個のパケットのうち、残りの４６個のＴＳパケットの主信号は、高階層用の画像信号ＨＱとされ、この信号は、インタリーブ回路２０６に入力され、インタリーブされた後、２／３トレリス符号化回路２０７において符号化され、さらに８ＰＳＫマッピング回路２０８において、信号点にマッピングされる。この２／３トレリス符号化回路２０７において、いわゆるプラグマティックトレリス符号化を行うようにすると、畳み込み符号化回路２０４と２／３トレリス符号化回路２０７は、共通の回路とすることができる。
【０００９】
位相基準バースト発生回路２０９は、受信側での安定したキャリア再生を可能とするために、放送信号の予め定められた位置に挿入するＢＰＳＫ変調信号を発生するものであり、具体的には、主信号の２０３シンボル毎に４シンボルの基準バーストを間欠的に多重するためのものである。
【００１０】
多重化回路２１０は、ＢＰＳＫマッピング回路２０２、ＱＰＳＫマッピング回路２０５、８ＰＳＫマッピング回路２０８、及び位相基準バースト発生回路２０９からの出力を、フレーム単位で多重化し、出力する。従って、多重化回路２１０より出力される各フレームの信号は、最初に、ＢＰＳＫ変調されたフレーム同期信号とＴＭＣＣ信号が配置され、その次に、ＱＰＳＫ変調された低階層用の主信号ＬＱが配置され、最後に８ＰＳＫ変調された高階層用の主信号ＨＱが配置されたフォーマットとなる。また、主信号には所定周期で位相基準バースト発生回路２０９からの基準バーストが間欠的に多重される。
【００１１】
図６は、ＢＳの伝送信号中のキャリア同期用のＢＰＳＫ変調信号の部分（図中の斜線部）の具体例を示すものであり、フレームの先頭から順に、３２シンボルのＢＰＳＫ変調されたフレーム同期信号、１２８シンボルのＴＭＣＣ信号、３２シンボルのＢＰＳＫ変調されたフレーム同期信号が配置され、これらの１９２シンボルは全てＢＰＳＫ変調信号である。これに続く主信号は、上述したように、ＢＰＳＫ変調信号、ＱＰＳＫ変調信号、ＴＣ８ＰＳＫ変調信号のいずれかであるが、主信号の２０３シンボル毎に、位相基準バースト発生回路２０９からの４シンボルのＢＰＳＫ変調信号が配置され、これらの主信号と位相基準信号とが２０７シンボル周期で繰り返される。なお、ＴＭＣＣ信号近傍部分の１９２シンボルは、前フレームの位相基準バースト信号部分の４シンボルから連続して配置されるから、これらの合計１９６シンボルがバースト状のＢＰＳＫ信号部分として現れることになる。
【００１２】
このようなＢＳ信号を受信する受信側では、キャリアの同期を確立し、受信信号系列を監視することでＢＰＳＫ変調されたフレーム同期信号を検出し、上述したＴＭＣＣ信号の内容を解釈することにより、ＴＭＣＣ信号に続いて伝送されてくるペイロード情報を伝送する主信号部のシンボルの変調方式や符号化率等の伝送制御情報を知って、適切な復調、復号動作を行うようにしている。
【００１３】
【発明が解決しようとする課題】
ところで、上述したように、例えばＢＳ信号には、ＢＰＳＫ変調信号、ＱＰＳＫ変調信号、及びＴＣ８ＰＳＫ変調信号が時分割多重化されて混在している。このようなＢＳ信号を受信してディジタル信号を復号するためには、キャリア同期回路によるキャリア再生が必要であるが、各変調信号については、ＢＰＳＫ＞ＱＰＳＫ＞ＴＣ８ＰＳＫの変調波の順に安定したキャリア再生が行える。このため、キャリア同期をとる場合には、一般的に上記ＢＰＳＫ変調信号の部分が用いられるが、このＢＰＳＫ変調信号の部分は連続しておらず、間欠的に、いわゆるバースト的に現れることになる。
【００１４】
このようなバースト状に現れるキャリア信号に対して同期をとろうとする場合、あるいは同期をとるため等に周波数を検出しようとする場合には、周波数検出精度が充分に得られず、キャリア同期が不安定になって同期捕捉に時間がかかってしまう問題があった。また、Ｃ／Ｎ（キャリア／ノイズ比）が低い場合や、受信機のフロントエンド部での雑音が多い場合等に、同期外れを起こしやすい問題があった。
【００１５】
本発明は、このような実情に鑑みてなされたものであって、バースト状に現れるキャリア信号の周波数検出が高精度に行えるような周波数検出方法及び回路、並びに信号処理装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上述のような課題を解決するために、本発明に係る周波数検出方法及び回路は、キャリア同期のためのキャリア同期用信号部分を含み、該キャリア同期用信号部分の持続時間であるバースト長Ｔa 及び該キャリア同期用信号部分の繰り返し周期であるバースト周期Ｔb が一定の入力信号が供給され、上記入力信号の上記バースト周期Ｔb よりも長い所定の期間Ｔc の範囲内に、上記キャリア同期用信号部分を上記期間Ｔc を周期として上書きする形態で重ねて配置し、上記期間Ｔc 内に上記キャリア同期用信号部分が配置され充填されたものに対して離散フーリエ変換（ＤＦＴ）を施して、上記入力信号のキャリア周波数を検出することを特徴とするものである。
【００１７】
ここで、キャリア同期用信号部分を期間Ｔc を周期として上書きする形態で重ねて配置するとは、上記入力信号を上記期間Ｔc を周期として順次区切って行ったときの各区切り部分（期間Ｔc に相当）を順次積み重ねる際に、上記バースト周期Ｔb のキャリア同期用バースト信号部分のみを取り出して重ねて配置することにより、換言すれば、上記期間Ｔc の範囲内に対して、上記周期Ｔb で繰り返されるバースト信号部分（長さＴa ）を含む入力信号を周期Ｔc で区切るときの各バースト信号部分の位相位置に当該バースト信号部分を配置することにより、上記期間Ｔc を上記バースト長Ｔa のキャリア同期用信号部分で充填することである。
【００１８】
この場合、上記長さＴa のバースト信号部分が上記期間Ｔc の範囲内に隙間無く充填されるための条件の一例としては、上記期間Ｔc を、
Ｔc ＝ｎＴb −Ｔa
ただしｎは整数
とすることが挙げられる。
【００１９】
また、本発明に係る信号処理装置は、情報信号が複数の変調方式のいずれかで変調されて送信された信号を受信し、得られた受信信号中の所定の変調方式の部分に対応するキャリア同期信号部分に基づきキャリア信号を再生するキャリア同期手段と、上記キャリア同期手段からのキャリア信号に基づいて上記受信信号を復号処理して上記情報信号を得る復号手段とを有し、上記キャリア同期用信号部分は、持続時間であるバースト長Ｔa 及び繰り返し周期であるバースト周期Ｔb が一定とされ、上記受信信号のキャリア信号成分の周波数検出を行う周波数検出手段と、上記入力信号のキャリア信号成分の位相同期を行うためのＰＬＬ（位相ロックループ）手段とを有し、上記周波数検出手段は、上記入力信号の上記バースト周期Ｔb よりも長い所定の期間Ｔc の範囲内に、上記キャリア同期用信号部分を上記期間Ｔc を周期として上書きする形態で重ねて配置し、上記期間Ｔc 内に上記キャリア同期用信号部分が配置され充填されたものに対して離散フーリエ変換（ＤＦＴ）を施して、上記入力信号のキャリア周波数を検出することを特徴とするものである。
【００２０】
本発明によれば、バースト周期Ｔb よりも長い所定の期間Ｔc の範囲内にキャリア同期用信号部分を充填するように配置して離散フーリエ変換（ＤＦＴ）を施すことにより、入力信号のキャリア周波数を高精度に検出する。
【００２１】
【発明の実施の形態】
以下、本発明に係る周波数検出方法及び回路の好ましい実施の形態について、図面を参照しながら詳細に説明する。
【００２２】
図１は本発明を適用した周波数検出回路の構成例を示すブロック図である。この図１において、入力端子１６１には、図２に示すような周波数検出用信号部分の持続時間であるバースト長がＴa で、該周波数検出用信号部分の繰り返し周期であるバースト周期がＴb の入力信号が入力される。この周期的な入力信号は、例えば前記図６と共に説明したようなＢＳディジタル放送の受信信号（ＢＳ信号）中の４シンボルの位相基準バースト信号が２０７シンボル周期で現れる部分のみを取り出したものと考えることができる。この場合には、図２中のバースト長Ｔa が４（シンボル）、バースト周期Ｔb が２０７（シンボル）となる。
【００２３】
図１のゲート回路１６２は、図２の周期的信号の周波数検出用信号部分（図中斜線部）、すなわち例えば上記ＢＳ信号の場合の４シンボルの位相基準バースト信号の部分を取り出して制御部１６３に送る。従って、制御部１６３には、キャリア同期用信号部分の持続時間であるバースト長Ｔa ＝４（シンボル）で、該キャリア同期用信号部分の繰り返し周期であるバースト周期Ｔb ＝２０７（シンボル）が一定の入力信号が供給される。
【００２４】
制御部１６３では、メモリ１６４を用いて、図２の（Ａ）〜（Ｄ）に示すように、上記入力信号の上記バースト周期Ｔb （２０７シンボル）よりも長い所定の期間Ｔc （例えば４１０シンボル）の範囲内に、上記バースト長Ｔa のキャリア同期用信号部分を上記期間Ｔc を周期として上書きする形態で重ねて配置するようにしている。すなわち、上記入力信号を上記期間Ｔc を周期として順次区切って行ったときの各区切り部分（期間Ｔc に相当）を順次積み重ねる際に、上記バースト周期Ｔb のキャリア同期用バースト信号部分のみを取り出して重ねて配置することにより、換言すれば、上記期間Ｔc の範囲内に対して、上記周期Ｔb で繰り返されるバースト信号部分（長さＴa ）を含む入力信号を周期Ｔc で区切るときの各バースト信号部分の位相位置に当該バースト信号部分を配置することにより、上記期間Ｔc を上記バースト長Ｔa のキャリア同期用信号部分で充填するようにしている。このように、上記期間Ｔc 内に上記キャリア同期用信号部分が配置され充填されたものを離散フーリエ変換（ＤＦＴ）回路１６５に送り、このＤＦＴ回路１６５でＤＦＴを施して、上記入力信号のキャリア周波数を検出するようにしている。検出された周波数は、出力端子１６６を介して取り出される。
【００２５】
ここで、上記バースト長Ｔa の位相基準バースト信号のパケットをＤＦＴ周期である期間Ｔc 内に配置して行く手順を図２の（Ａ）〜（Ｄ）を参照しながら説明する。上述したように、図２の（Ａ）の４１０シンボルの期間Ｔc をＤＦＴ区間（ＤＦＴ周期）とする際に、この期間Ｔc 内の中央位置に上記バースト長Ｔa （＝４シンボル）の位相基準バースト信号のパケットＰ1 が配置される。次に、図２の（Ｂ）に示すように、次の位相基準バースト信号のパケットＰ2 を、期間Ｔc を周期としてＤＦＴ区間（ＤＦＴ周期）を周期として上書きする形態で重ねて配置されるようにすると、このパケットＰ2 はＤＦＴ区間の先頭位置に配置されることになる。次に、図２の（Ｃ）は、その次の位相基準バースト信号のパケットＰ3 を、ＤＦＴ区間を周期として上書きする形態で重ねて配置した状態を示し、このパケットＰ3 は、上記パケットＰ1 の次に連続して配置されることになる。このように、位相基準バースト信号の各パケットを、期間Ｔc を周期としてＤＦＴ区間（ＤＦＴ周期）を周期として上書きする形態で重ねて配置してゆくことにより、図２の（Ｄ）に示す最後のパケットＰ103 までを用いて、ＤＦＴ区間Ｔc 内に位相基準バースト信号のパケットが隙間無く充填される。なお、ＤＦＴ区間Ｔc を充填するための最後の２つのパケットＰ102 とＰ103 とは、位相基準バースト信号の各４シンボルの内のそれぞれ３シンボルずつを使用することになる。これにより、キャリア同期用信号が連続している場合と等価なＤＦＴサンプルが得られることになり、ＤＦＴ処理の分解能を高めることができる。
【００２６】
このような周波数検出回路は、例えばキャリア同期回路に用いられる。ここで、図３は、上述した図１と共に説明したような周波数検出回路を用いたキャリア同期回路の基本構成の一例を示すブロック図である。
【００２７】
この図３において、入力端子６１には、上述したようなＢＳディジタル放送の受信信号（ＢＳ信号）が複素信号の形態で入力され、この複素入力信号は、周波数検出部６３に、また、複素乗算器６２を介して位相検出部６４にそれぞれ送られる。周波数検出部６３として、上記図１に示すような周波数検出回路を用いることができ、この周波数検出部６３では、上述したように、入力信号の上記バースト周期Ｔb （２０７シンボル）よりも長い所定の期間Ｔc （例えば４１０シンボル）の範囲内に、上記キャリア同期用信号部分（４シンボル）を上記期間Ｔc を周期として上書きする形態で重ねて配置した後、ＤＦＴ（離散フーリエ変換）処理により入力信号のキャリア信号成分の周波数を検出する。位相検出部６４では、１次のＰＬＬ（位相ロックループ）により入力信号のキャリア信号成分の位相同期を行うようにしている。これらの周波数検出部６３及び位相検出部６４からの出力信号は、加算器６５で加算され、単位遅延素子６６を介して、再び複素信号に変換するための変換部６７に送られる。変換部６７は、入力された信号の複素エクスポネンシャル（exponential）をとる、すなわち、入力位相ｘを単位円上の複素数 exp（ｊｘ）に変換するものである。変換部６７からの複素信号は、複素共役（conjugate）部６８に送られて位相が反転され、上記入力側の複素乗算器６２に送られることによって、ＰＬＬのループが形成される。なお、複素共役部６８からの複素信号は、端子６９を介して取り出されるようになっている。
【００２８】
次に、図４は、上述したようなキャリア同期回路を用いて、ＢＳ信号を受信する受信装置を構成する場合のいわゆるフロントエンド部を概略的に示すブロック図である。
【００２９】
この図４において、入力端子２２１を介して入力された受信信号は、分離部２２２に送られ、同相成分Ｉ信号と直交成分Ｑ信号とに分離される。これは、複素入力信号を実部（リアルパート：Ｉ信号）と虚部（イマジナリパート：Ｑ信号）とに分離することに相当する。これらのＩ信号及びＱ信号は、それぞれナイキストフィルタ（Raised Cosine Filter）２２３及び２２４に送られた後、合成部２２５に送られて、再び複素信号に戻される。フィルタ２２３及び２２４は、ルートロールオフフィルタであり、入力されたＩ信号及びＱ信号を帯域制限して出力する。合成部２２５からの出力信号は乗算部２２６に送られ、この乗算部２２６は供給された信号を２乗して出力する。乗算部２２６からの出力信号は、端子２４１を介してキャリア同期部２４０に送られる。また、乗算部２２６からの出力信号は、デマッピング部２２７に送られる。
【００３０】
キャリア同期部２４０では、上記ＢＳ信号中のキャリア再生が行われ、再生されたキャリア信号が端子２４２を介してデマッピング部２２７に送られる。このキャリア同期部２４０は、具体的には上記図３と共に説明したような構成となっており、ＢＳ信号中のＢＰＳＫ変調部分に相当する部分を選択して取り出して、上記周波数検出部６３により周波数を検出し、上記位相検出部６４により位相検出を行うようにしている。
【００３１】
デマッピング部２２７では、上記送信側におけるＢＰＳＫ、ＱＰＳＫ、ＴＣ８ＰＳＫの変調の際にマッピングされた信号点を検出するようなデマッピング処理を行い、その信号点に対応するメトリックを発生して、ビタビ復号部２２８に送る。ビタビ復号部２２８では、デマッピング部２２７からの信号を畳み込み復号処理し、デインターリーブ部２２９に送る。デインターリーブ部２２９は、上記送信側でのインターリーブに対応するデインターリーブ処理を行い、その出力をリードソロモン復号部２３０に送る。リードソロモン復号部２３０では、上述したＲＳ（２０４，１８８）符号の復号処理を行う。このリードソロモン復号部２３０からの出力信号は、端子２３１を介して図示しないＭＰＥＧ復号部に送られる。
【００３２】
受信側では搬送波やクロックの同期を確立した後、受信信号系列を監視することでＢＰＳＫ変調されたフレーム同期信号を検出し、フレーム同期を確立する。このフレーム同期信号の後には、ＢＰＳＫ変調されたＴＭＣＣが続いているので、フレーム同期が確立すれば、フレーム同期信号の次の信号をＢＰＳＫ信号として受信、復調し、ＴＭＣＣ信号を得ることができる。このＴＭＣＣ信号の内容を解釈することにより、ＴＭＣＣ信号の後に引き続き伝送されてくるペイロード情報を伝送する主信号部のシンボルの変調方式や符号化率等の伝送制御情報を知ることができるので、これに基づいて、主信号の受信および内符号の復号を行うことができる。
【００３３】
その後、復調信号中のフレーム同期信号とＴＭＣＣ信号は、元のように、ＴＳの同期信号に置き換えられ、１バイトの同期信号と２０３バイトの主信号とからなるＲＳ（２０４，１８８）符号化されたＴＳに戻され、さらにこのＲＳ符号を復号することにより、送信されたＴＳを得ることができる。
【００３４】
以上説明したような本発明の実施の形態によれば、キャリア同期用バースト信号部分にキャリア同期する場合、バースト周期Ｔb よりも長い所定の期間Ｔc の範囲内に、上記キャリア同期用バースト信号部分を上記期間Ｔc を周期として上書きする形態で重ねて配置し、上記期間Ｔc 内に上記キャリア同期用信号部分が配置され充填されたものに対して離散フーリエ変換（ＤＦＴ）を施して、上記入力信号のキャリア周波数を検出するこことにより、バースト状のキャリア同期信号の周波数検出が高精度に行え、キャリア同期も高精度で行える。
【００３５】
なお、本発明は上述した実施の形態のみに限定されるものではなく、例えばバースト長Ｔa 、バースト周期Ｔb 及び所定の期間Ｔc は、上述した実施の形態の各値（Ｔa ＝４、Ｔb ＝２０７、Ｔc ＝４１０）に限定されないことは勿論である。
【００３６】
【発明の効果】
本発明に係る周波数検出よれば、キャリア同期のためのキャリア同期用信号部分として、バースト長Ｔa 、バースト周期Ｔb の入力信号が供給され、上記入力信号の上記バースト周期Ｔb よりも長い所定の期間Ｔc の範囲内に、上記キャリア同期用信号部分を上記期間Ｔc を周期として上書きする形態で重ねて配置し、上記期間Ｔc 内に上記キャリア同期用信号部分が配置され充填されたものに対して離散フーリエ変換（ＤＦＴ）を施して、上記入力信号のキャリア周波数を検出するこことにより、バースト状のキャリア同期信号の周波数検出が高精度に行え、キャリア同期も高精度で行える。
【００３７】
また、このような周波数検出が行われるキャリア同期手段を有するディジタル放送装置等の信号処理装置によれば、Ｃ／Ｎ（キャリア／ノイズ比）が低い場合や、受信機のフロントエンド部での雑音が多い場合でも同期外れの生じない安定した同期検波が行える。
【図面の簡単な説明】
【図１】本発明の実施の形態となる周波数検出回路の構成を示すブロック図である。
【図２】一定周期のキャリア同期用バースト信号を集めてＤＦＴするときの動作を説明するための図である。
【図３】本発明の実施の形態となる周波数検出回路が用いられたキャリア同期回路の具体例の構成を示すブロック図である。
【図４】本発明の実施の形態の周波数検出回路が用いられたキャリア同期回路を有して構成される受信装置の一例を示すブロック図である。
【図５】ＢＳディジタル放送の送信装置の一例を示す図である。
【図６】ＢＳディジタル放送信号中のキャリア同期用のＢＰＳＫ変調信号の部分の一例を示す図である。
【符号の説明】
６３周波数検出部、６４位相検出部、１６２ゲート回路、１６３制御部、１６４メモリ、１６５ＤＦＴ（離散フーリエ変換）回路

Claims

キャリア同期のためのキャリア同期用信号部分を含み、該キャリア同期用信号部分の持続時間であるバースト長Ｔa 及び該キャリア同期用信号部分の繰り返し周期であるバースト周期Ｔb が一定の入力信号が供給され、
上記入力信号の上記バースト周期Ｔb よりも長い所定の期間Ｔc の範囲内に、上記キャリア同期用信号部分を上記期間Ｔc を周期として上書きする形態で重ねて配置し、
上記期間Ｔc 内に上記キャリア同期用信号部分が配置され充填されたものに対して離散フーリエ変換（ＤＦＴ）を施して、上記入力信号のキャリア周波数を検出すること
を特徴とする周波数検出方法。
上記期間Ｔc として、
Ｔc ＝ｎＴb −Ｔa
ただしｎは整数
とすることを特徴とする請求項１記載の周波数検出方法。
キャリア同期のためのキャリア同期用信号部分を含み、該キャリア同期用信号部分の持続時間であるバースト長Ｔa 及び該キャリア同期用信号部分の繰り返し周期であるバースト周期Ｔb が一定の入力信号が供給され、
上記入力信号の上記バースト周期Ｔb よりも長い所定の期間Ｔc の範囲内に、上記キャリア同期用信号部分を上記期間Ｔc を周期として上書きする形態で重ねて配置する手段と、
上記期間Ｔc 内に上記キャリア同期用信号部分が配置され充填されたものに対して離散フーリエ変換（ＤＦＴ）を施して、上記入力信号のキャリア周波数を検出する手段と
を有することを特徴とする周波数検出回路。
上記期間Ｔc として、
Ｔc ＝ｎＴb −Ｔa
ただしｎは整数
とすることを特徴とする請求項３記載の周波数検出回路。
情報信号が複数の変調方式のいずれかで変調されて送信された信号を受信し、得られた受信信号中の所定の変調方式の部分に対応するキャリア同期信号部分に基づきキャリア信号を再生するキャリア同期手段と、
上記キャリア同期手段からのキャリア信号に基づいて上記受信信号を復号処理して上記情報信号を得る復号手段とを有し、
上記キャリア同期用信号部分は、持続時間であるバースト長Ｔa 及び繰り返し周期であるバースト周期Ｔb が一定とされ、
上記受信信号のキャリア信号成分の周波数検出を行う周波数検出手段と、
上記入力信号のキャリア信号成分の位相同期を行うためのＰＬＬ（位相ロックループ）手段とを有し、
上記周波数検出手段は、
上記入力信号の上記バースト周期Ｔb よりも長い所定の期間Ｔc の範囲内に、上記キャリア同期用信号部分を上記期間Ｔc を周期として上書きする形態で重ねて配置し、
上記期間Ｔc 内に上記キャリア同期用信号部分が配置され充填されたものに対して離散フーリエ変換（ＤＦＴ）を施して、上記入力信号のキャリア周波数を検出する
ことを特徴とする信号処理装置。
上記期間Ｔc として、
Ｔc ＝ｎＴb −Ｔa
ただしｎは整数
とすることを特徴とする請求項５記載の信号処理装置。