JP4306238B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4306238B2 JP4306238B2 JP2002358653A JP2002358653A JP4306238B2 JP 4306238 B2 JP4306238 B2 JP 4306238B2 JP 2002358653 A JP2002358653 A JP 2002358653A JP 2002358653 A JP2002358653 A JP 2002358653A JP 4306238 B2 JP4306238 B2 JP 4306238B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- switching
- power supply
- switching frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置に関するものである。
【０００２】
【従来の技術】
図２３は、従来のスイッチング電源装置を示す構成図である。
このスイッチング電源装置は、直流出力電圧を発生する力率改善回路であり、交流電源１から交流信号を入力する全波整流回路２と、コイル５と、ダイオード６と、コンデンサ７と、Ｎチャネル型ＭＯＳＦＥＴ（以下、ＮＭＯＳという）８と、抵抗９とを備えている。
【０００３】
交流電源１の発生する交流電圧が、全波整流回路２に入力される。全波整流回路２は、交流電源１の端子間にブリッジ接続されたダイオードで構成され、交流電圧を整流して脈流電圧を発生する。
ドライバ１６は、セットされた状態で、高レベル（以下、“Ｈ”という）を出力してＮＭＯＳ８をオンさせる。ＮＭＯＳ８がオンすると、全波整流回路２の正極からコイル５、ＮＭＯＳ８、抵抗９及び全波整流回路２の負極の順に、スイッチング電流が流れる。スイッチング電流は、脈流電圧に対応した傾斜の電流であり、時間経過と共に増加し、その傾斜が脈流電圧の電圧値に依存する。このスイッチング電流がコイル５に流れることにより、エネルギーが蓄えられる。
【０００４】
抵抗９は、スイッチング電流に対応する電圧を発生し、比較器１７に与える。比較器１７は、抵抗９から与えられた電圧が基準値に到達したときに、“Ｈ”を出力し、ドライバ１６のリセット端子（Ｒ）に与える。これにより、ドライバ１６がリセットされ、ドライバ１６が、低レベル（以下、“Ｌ”という）を出力する。ドライバ１６が出力する“Ｌ”が、ＮＭＯＳ８のゲートに与えられ、ＮＭＯＳ８がオフする。
【０００５】
ＮＭＯＳ８がオフすると、コイル５に蓄えられていたエネルギーが脈流電圧に加算されてダイオード６を通過する。これにより、コンデンサ７が充電される。コンデンサ７は、平滑化コンデンサであり、コンデンサ７には、全波整流回路２が発生する脈流電圧のピーク値よりも高く昇圧された電圧が、充電される。このコンデンサ７の充電電圧が、直流出力電圧Ｖｏとして図示しない負荷に供給される。
【０００６】
コンデンサ７の両電極間に直列に接続された抵抗１０，１１は、直流出力電圧Ｖｏに対応する電圧信号を発生する。誤差増幅器１８は、抵抗１０，１１が発生する電圧信号と電源１９が発生する電圧とを比較し、その誤差に相当する電圧を出力する。誤差増幅器１８が出力する電圧は、乗算回路２０の一方の入力端子に入力される。
全波整流回路２の正極と負極との間に直列に接続された抵抗３，４は、全波整流回路２が出力する脈流電圧を分圧して、乗算回路２０の他方の入力端子に与える。
【０００７】
乗算回路２０は、抵抗３，４から与えられた電圧と誤差増幅器１８から与えられた電圧とを乗算し、乗算結果を比較器１７へ与える。この乗算回路２０の出力する乗算結果が、比較器１７の基準値になる。
【０００８】
コイル５に電磁結合するコイル１２には、コイル５からのフライバックエネルギーの放出期間中にフライバック電圧が発生し、このコイル１２に発生した電圧が比較器１４の入力端子（＋）に入力される。比較器１４は、直流電源１５が発生する基準電圧とコイル１２に発生した電圧とを比較し、コイル１２に発生した電圧がこの基準電圧以上のときに“Ｈ”を出力する。次に、コイル５からのフライバックエネルギーの放出が終了すると、コイル１２に発生していた電圧が減衰し、比較器１４は、コイル１２の発生電圧が基準電圧以下のときに“Ｌ”を出力する。これにより、ドライバ１６がセット状態になり、ＮＭＯＳ８が再びオンする。
【０００９】
以降、同様の動作が繰り返され、コンデンサ７は一定の電圧に充電される。
即ち、直流出力電圧Ｖｏが一定になるように、ＮＭＯＳ８のオン、オフするタイミングが設定される。また、ＮＭＯＳ８に流れるスイッチング電流のピーク値の時間的推移が、全波整流回路２の発生する脈流電圧の波形の相似形になり、力率が改善される。
【００１０】
【発明が解決しようとする課題】
従来のスイッチング電源装置の課題を、図２４を参照しつつ、説明する。
図２４は、図２３のスイッチング電源装置の入出力特性を示す図である。
従来の図２３のスイッチング電源装置では、ドライバ１６がセットされた状態でＮＭＯＳ８がオンし、その期間にコイル５にエネルギーが蓄積される。このコイル５に蓄積されたエネルギーによって、直流出力電圧Ｖｏが設定される。そして、直流出力電圧Ｖｏが一定値になるように、ＮＭＯＳ８がオフするタイミングが設定される。
【００１１】
ここで、交流電源１から入力される入力電圧が低い場合には、図２４のように、全波整流回路２が出力する脈流電圧のピーク値Ｖｉｐｅａｋも低くなるが、スイッチング電源装置は、直流出力電圧Ｖｏが一定になるように制御する。そのため、直流出力電圧Ｖｏに昇圧するためのエネルギーが、大きくなる。よって、コイル５やＮＭＯＳ８に流れるスイッチング電流が増大し、電力損失が大きくなって、効率が低下していた。
【００１２】
本発明は、以上のような現状を鑑みてなされた発明であり、入力条件或いは出力条件が変化しても、効率の低下を防ぐことが可能なスイッチング電源装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の観点に係るスイッチング電源装置は、コイルと、交流を整流して脈流電圧を発生する整流回路に接続され、繰り返しオン、オフし、オンしているオン期間中に該脈流電圧に対応した傾斜の電流を前記コイルに流してエネルギーを蓄積し、オフしているオフ期間に該電流を遮断するスイッチング素子と、前記オン期間に前記コイルに蓄えられたエネルギーを、直流出力電圧に変換して負荷へ出力する出力回路と、前記コイルから前記エネルギーが放出されたことを検出して前記スイッチング素子をオンさせると共に該スイッチング素子のオン期間を設定する制御信号を生成する制御回路と、繰り返してオン、オフする前記スイッチング素子のスイッチング周波数を検出するスイッチング周波数検出部と、前記検出されたスイッチング周波数に応じて前記制御信号を変化させて前記直流出力電圧を変化させる出力変更部とを備え、前記制御回路は、前記出力回路が出力している直流出力電圧を反映させた帰還信号を生成する帰還回路と、前記帰還信号に基づき前記制御信号を発生する制御信号発生手段とを備え、前記出力変更部は、前記検出されたスイッチング周波数に応じて前記帰還信号を変化させて前記制御信号を変化させることを特徴とする。
【００１４】
このような構成を採用したことにより、制御信号に基づきスイッチング素子が繰り返してオン、オフする。スイッチング素子がオンしたときに、コイルに脈流電圧に対応した傾斜の電流が流れ、スイッチング素子がオフしたときに、そのコイルに流れる電流が遮断される。コイルに電流が流れることにより、コイルにエネルギーが蓄積され、出力回路は、コイルに蓄積されたエネルギーから直流出力電圧を生成する。ここで、出力変更回路は、スイッチング素子のスイッチング周波数に応じて制御信号を変化させ、出力回路が生成する直流出力電圧を変化させる。
従って、入力条件や出力条件が変化してスイッチング素子のスイッチング周波数が変化したときに、そのスイッチング周波数の変化に応じて直流出力信号が変更される。そのため、必要以上の昇圧の回避が可能になる。また、スイッチング素子に流れる電流を低減することができ、効率の低下を防止できる。
【００１６】
この場合、前記出力変更部は、前記検出されたスイッチング周波数に応じ、該スイッチング周波数が低いときよりも該スイッチング周波数が高いときのほうが前記直流出力電圧が高くなるように前記制御信号を変化させてもよい。このようにすると、例えば入力電圧の低下や負荷が重くなることによってスイッチング周波数が低下したときには、直流出力電圧が低くなり、入力電圧の上昇や負荷が軽くなることによってスイッチング周波数が高くなったときには、直流出力電圧が高くなる。即ち、入出力条件に応じて直流出力電圧が制御でき、効率を高めることが可能になる。
【００１７】
一方、前記出力変更部は、前記検出されたスイッチング周波数の変化に応じて前記直流出力電圧を段階的に変化させてもよい。
逆に、前記出力変更部は、前記検出されたスイッチング周波数の変化に応じて前記直流出力電圧をなだらかに変化させてもよい。
この場合、前記直流出力電圧は、上限値及び下限値の両方、又は上限値或いは下限値のいずれか一方を有してもよい。
【００１８】
また、前記出力変更部は、前記検出されたスイッチング周波数の変化に応じて前記直流出力電圧を所定の関数に沿って変化させてもよい。
さらに、前記出力変更部は、前記スイッチング周波数に応じて変化させる前記直流出力電圧にヒステリシスを持たせてもよい。
また、前記出力変更部は、前記直流出力電圧を変化させるタイミングを一定時間遅らせるタイマ手段をさらに備えてもよい。
【００１９】
一方、前記スイッチング周波数検出部は、前記スイッチング素子がオンするごとに所定幅のパルスを発生するワンショットパルス発生回路と、前記ワンショットパルス発生回路が発生したパルスに基づき前記スイッチング周波数を検出して該スイッチング周波数を示す信号を生成する信号化回路と、を備えてもよい。
この場合、前記信号化回路は、前記ワンショットパルス発生回路が発生したパルスを平滑化することにより、前記スイッチング周波数を示す信号を生成してもよい。
【００２０】
また、前記スイッチング周波数検出部は、前記スイッチング素子がオフしている期間を抽出して出力信号に示すオフ期間抽出回路と、前記オフ期間抽出回路の出力信号に応じて前記オフ期間であることを示す信号を生成する信号化回路と、を備えてもよい。
【００２１】
この場合、前記信号化回路は、前記オフ期間抽出回路の出力信号を平滑化することにより、前記オフ期間であることを示す信号を生成してもよい。
【００２２】
また、前記スイッチング周波数検出部は、前記脈流電圧の各周期における前記スイッチング素子のスイッチング周波数の平均値を検出し、前記出力変更部は、前記検出されたスイッチング周波数の平均値に応じて前記制御信号を変化させて前記直流出力電圧を変化させてもよい。
また、前記スイッチング周波数検出部は、前記脈流電圧の各周期における前記スイッチング素子のスイッチング周波数の最大値を検出し、前記出力変更部は、前記検出されたスイッチング周波数の最大値に応じて前記制御信号を変化させて前記直流出力電圧を変化させてもよい。
【００２３】
また、前記スイッチング周波数検出部は、前記脈流電圧の各周期における前記スイッチング素子のスイッチング周波数の最小値を検出し、前記出力変更部は、前記検出されたスイッチング周波数の最小値に応じて前記制御信号を変化させて前記直流出力電圧を変化させてもよい。
【００２４】
また、前記スイッチング周波数検出部は、前記脈流電圧の各周期における所定の位相での前記スイッチング素子のスイッチング周波数を検出し、前記出力変更部は、前記検出されたスイッチング周波数に応じて前記制御信号を変化させて前記直流出力電圧を変化させてもよい。
【００２８】
【発明の実施の形態】
［第１の実施形態］
図１は、本発明の第１の実施形態に係るスイッチング電源装置を示す構成図である。図２は、図１中のスイッチング周波数検出部４６の構成例を示す回路図である。図３は、図１中の出力変更部５２を示す回路図である。図４は、図１のスイッチング電源装置の入出力特性を示す図である。
【００２９】
このスイッチング電源装置は、交流電源３１に接続された全波整流回路３２と、コイル３３と、スイッチング素子であるＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳという）３４と、ダイオード３５と、抵抗３６と、コンデンサ３７と、スイッチング制御部４０とを備えている。
【００３０】
全波整流回路３２は、交流電源３１にブリッジ接続された４個のダイオード３２ａ，３２ｂ，３２ｃ，３２ｄから構成されている。全波整流回路３２の正極に、コイル３３の一端が接続され、コイル３３の他端に、ＮＭＯＳ３４のドレインとダイオード３５のアノードとが接続されている。
全波整流回路３２の負極とＮＭＯＳ３４のソースとの間に、抵抗３６が接続されている。抵抗３６は、ＮＭＯＳ３４がオンしているときにコイル３３に流れるスイッチング電流を電圧に変換し、ＮＭＯＳ３４のソースと抵抗３６との接続点ＮＡから出力する。
【００３１】
ダイオード３５のカソードと全波整流回路３２の負極との間に、コンデンサ３７が接続されている。コンデンサ３７は、図示しない負荷に供給する直流出力電圧Ｖｏを蓄える素子である。全波整流回路３２の負極は、接地されている。このスイッチング電源装置は、力率改善回路であり、スイッチング制御部４０が、ＮＭＯＳ３４をオン、オフするタイミングを設定する。
【００３２】
スイッチング制御部４０には、抵抗４１，４２，４３，４４と、コイル４５と、スイッチング周波数検出部４６と、抵抗４７と、比較器４８と、直流電源４９と、ドライバ５０と、誤差増幅器５１と、出力変更部５２と、乗算回路５３と、比較器５４とが、設けられている。
【００３３】
抵抗４１及び抵抗４２は、全波整流回路３２の正極と負極との間に直列に接続されている。抵抗４１，４２は、抵抗４１と抵抗４２との接続点ＮＢから、全波整流回路３２が出力する脈流電圧を分圧した電圧信号を発生する。抵抗４３及び抵抗４４は、コンデンサ３７の両電極間に直列に接続され、コンデンサ３７で充電されている直流出力電圧Ｖｏを分圧した電圧信号を発生し、抵抗４３と抵抗４４との接続点ＮＣから出力する。
【００３４】
コイル４５は、コイル３３にコアを介して電磁結合する。コイル４５の一端が接地され、コイル４５の他端が抵抗４７の一端に接続されている。抵抗４７の他端は、比較器４８の一方の入力端子（＋）に接続されている。比較器４８の他方の入力端子（−）には、直流電源４９が接続されている。
【００３５】
比較器４８の出力端子は、例えばリセットセットフリップフロップで形成されたドライバ５０のセット端子（Ｓ）に接続されている。ドライバ５０の出力端子ＱがＮＭＯＳ３４のゲートに接続されている。ドライバ５０は、コイル４５、抵抗４７、比較器４８及び比較器５４と相俟って制御回路４０Ａを構成し、ＮＭＯＳ３４をオン、オフするタイミングを設定する制御信号Ｓ５０を発生する。
【００３６】
スイッチング周波数検出部４６は、例えば図２のように、ドライバ５０の出力端子Ｑに直列に接続された奇数段のインバータ４６ａと、２入力ＡＮＤ回路４６ｂと、抵抗４６ｃと、抵抗４６ｄと、コンデンサ４６ｅとを備えている。
奇数段のインバータ４６ａのうちの最終段のインバータ４６ａの出力端子が、ＡＮＤ回路４６ｂの一方の入力端子に接続されている。ＡＮＤ回路４６ｂの他方の入力端子には、ドライバ５０の出力端子が直接に接続されている。ＡＮＤ回路４６ｂの出力端子が、抵抗４６ｃの一端に接続されている。
【００３７】
抵抗４６ｃの他端が、抵抗４６ｄの一端とコンデンサ４６ｅの一方の電極とに接続されている。コンデンサ４６ｅの他方の電極及び抵抗４６ｄの他端は、接地されている。このようなスイッチング周波数検出部４６では、奇数段のインバータ４６ａが、遅延素子となり、ＡＮＤ回路４６ｂは、ドライバ５０が“Ｈ”の制御信号Ｓ５０を発生するごとに、ワンショットのパルスを発生する。
【００３８】
抵抗４６ｃ及び抵抗４６ｄは、ワンショットのパルスの電圧を分圧するとともに、コンデンサ４６ｅに平滑化して充電する。よって、スイッチング周波数検出部４６は、ＮＭＯＳ３４がオン、オフするスイッチング周波数に対応した電圧を充電する。コンデンサ４６ｅと抵抗４６ｃと抵抗４６ｄとの接続点がスイッチング周波数検出部４６の出力端子になり、コンデンサ４６ｅの充電電圧をスイッチング周波数を示す周波数検出信号Ｓ４６として出力する。
【００３９】
出力変更部５２は、図３に示すように、例えば直流電源５２ａと、加算器５２ｂとで構成することができる。直流電源５２ａの正極が、加算器５２ｂの一方の入力端子に接続されている。加算器５２ｂの他方の入力端子は、スイッチング周波数検出部４６の出力端子に接続されている。加算器５２ｂの出力端子が、誤差増幅器５１の一方の入力端子（−）に接続されている。
【００４０】
抵抗４１と抵抗４２との接続点ＮＢと、誤差増幅器５１の出力端子とが、乗算回路５３の各入力端子に接続されている。乗算回路５３の出力端子は、比較器５４の一方の入力端子（−）に接続されている。比較器５４の他方の入力端子（＋）は、ＮＭＯＳ３４のソースと抵抗３６との接続点ＮＡに接続されている。比較器５４の出力端子が、ドライバ５０のリセット端子（Ｒ）に接続されている。
次に、図１〜図３に示されるスイッチング電源装置の動作を、図４を参照しつつ、説明する。
【００４１】
交流電源３１は、例えば正弦波の交流電圧を発生する。全波整流回路３２は、交流電圧を全波整流して脈流電圧に変換する。スイッチング制御回路４０中のドライバ５０は、セットされた状態で、高レベル（以下、“Ｈ”という）の制御信号Ｓ５０を発生し、ＮＭＯＳ３４のゲートに与える。これにより、ＮＭＯＳ３４がオンする。ＮＭＯＳ３４がオンすると、全波整流回路３２の正極から、コイル３３、ＮＭＯＳ３４、抵抗３６、全波整流回路３２の負極の順に、脈流電圧に対応した傾斜のスイッチング電流が流れる。このスイッチング電流がコイル３３に流れることにより、エネルギーが蓄えられる。
【００４２】
スイッチング電流は、時間の経過と共に増加するとともに、その傾きが脈流電圧の瞬時値に依存する。抵抗３６は、スイッチング電流に対応する電圧を発生し、比較器５４の入力端子（＋）に与える。比較器５４は、抵抗３６から与えられた電圧が、その時点で入力端子（−）に入力されている判定用基準値に到達したときに“Ｈ”を出力し、ドライバ５０のリセット端子（Ｒ）に与える。これにより、ドライバ５０がリセットされる。リセットされたドライバ５０は、制御信号Ｓ５０を低レベル（以下、“Ｌ”という）にする。“Ｌ”の制御信号Ｓ５０は、ＮＭＯＳ３４のゲートに与えられ、ＮＭＯＳ３４がオフする。
【００４３】
ＮＭＯＳ４６がオフすると、コイル３３に蓄えられていたエネルギーが脈流電圧に加算されてダイオード３５を通過する。これにより、コンデンサ３７が充電される。コンデンサ３７には、全波整流回路３２が発生する脈流電圧のピーク値よりも高い、昇圧された電圧が充電される。このコンデンサ３７の充電電圧が、直流出力電圧Ｖｏとして図示しない負荷に供給される。
【００４４】
ＮＭＯＳ３４がオフしてコイル３３がフライバックエネルギーを放出している期間中に、コイル３３に電磁結合するコイル４５には、フライバック電圧が発生し、このコイル４５に発生した電圧が比較器４８の入力端子（＋）に入力される。比較器４８は、直流電源４９が発生する基準電圧とコイル４５に発生した電圧とを比較し、コイル４５に発生した電圧が基準電圧以上のときに“Ｈ”を出力する。そして、コイル３３からのフライバックエネルギーの放出が終了すると、コイル４５に発生していた電圧が減衰する。比較器４８は、コイル４５に発生している電圧が直流電源４９が発生する基準電圧以下になったときに“Ｌ”を出力する。これにより、ドライバ５０がセットされ、ＮＭＯＳ３４が再びオンする。
【００４５】
以上のようにして、ＮＭＯＳ３４はオン、オフを繰り返し、コンデンサ３７には、昇圧された直流出力電圧Ｖｏが充電される。
【００４６】
図１のスイッチング電源装置には、従来の図２３のスイッチング電源装置とは異なり、スイッチング周波数検出部４６と出力変更部５２とが設けられている。スイッチング周波数検出部４６には、ドライバ５０の出力する制御信号Ｓ５０が入力される。制御信号Ｓ５０が“Ｌ”で、ＮＭＯＳ３４がオフしている状態で、ＡＮＤ回路４６ｂの一方の入力端子には、奇数段のインバータ４６ａのうちの最終段のインバータ４６ａから“Ｈ”が入力されると共に、“Ｌ”の制御信号Ｓ５０が他方の入力端子に入力されている。よって、ＡＮＤ回路４６ｂは、“Ｌ”を出力している。
【００４７】
ドライバ５０がセットされて制御信号Ｓ５０が“Ｈ”に遷移すると、“Ｈ”の制御信号Ｓ５０が入力されたＡＮＤ回路４６ｂの出力信号は、“Ｌ”から“Ｈ”に遷移する。奇数段のインバータ４６ａは、制御信号Ｓ５０の遷移を遅延して伝搬する。よって、奇数段のインバータ４６ａのうちの最終段のインバータ４６ａの出力信号は、インバータ４６ａのトータルの遅延時間分遅れて、“Ｌ”に変化する。最終段のインバータ４６ａの出力信号が“Ｌ”に遷移したときに、ＡＮＤ回路４６ｂの出力信号は、再び“Ｌ”になる。抵抗４６ｃ及び抵抗４６ｄは、ＡＮＤ回路４６ｂの出力信号を分圧すると共に、コンデンサ４６ｅに平滑化して充電する。
【００４８】
即ち、制御信号Ｓ５０が“Ｈ”になるごとに、ＡＮＤ回路４６ｂはワンショットのパルスを出力し、コンデンサ４６ｅには、そのパルスの電圧が平滑化されて充電される。よって、スイッチング周波数検出部４６は、繰り返しオン、オフするＮＭＯＳ３４のスイッチング周波数を検出し、そのスイッチング周波数に対応する電圧をコンデンサ４６ｅに充電する。コンデンサ４６ｅの充電電圧は、スイッチング周波数を示す周波数検出信号Ｓ４６として出力変更部５２へ与えられる。
【００４９】
出力変更部５２中の加算器５２ｂは、スイッチング周波数検出部４６のコンデンサ４６ｅから与えられた周波数検出信号Ｓ４６と直流電源５２ａから与えられた基準電圧との間の和を求め、この和を示す電圧信号Ｓ５２を出力する。電圧信号Ｓ５２は、その時点のスイッチング周波数と所定値とを比べた結果となる。
【００５０】
出力変更部５２の加算器５２ｂから出力された電圧信号Ｓ５２は、誤差増幅器５１の入力端子（＋）に入力される。誤差増幅器５１の入力端子（−）には、抵抗４３及び抵抗４４が発生した電圧信号が、接続点ＮＣから入力されている。抵抗４３及び抵抗４４が発生する電圧信号は、直流出力電圧Ｖｏに対応したものである。誤差増幅器５１は、加算器５２ｂから与えられた電圧信号Ｓ５２と、接続点ＮＣから与えられた電圧信号との差分を求め、その差分を帰還信号Ｓ５１として乗算回路５３へ与える。
【００５１】
乗算回路５３には、抵抗４１及び抵抗４２で分圧された脈流電圧が入力されている。乗算回路５３は、誤差増幅器５１から与えられた帰還信号Ｓ５１と、分圧された脈流電圧とを乗算し、乗算結果の出力信号Ｓ５３を比較器５４の入力端子（−）に与える。乗算回路５３の出力信号Ｓ５３は、全波整流回路３２が発生する脈流電圧に相似である。この出力信号Ｓ５３が、比較器５４の判定用基準値となる。
【００５２】
以上のようなスイッチング周波数検出部４６と出力変更部５２とが設けられたスイッチング電源装置では、例えば入力電圧が変化したり、負荷の軽重が変わることによって、直流出力電圧Ｖｏが変化する。以下に、その理由を説明する。
例えば、交流電源３１から入力される入力電圧が高くなると、全波整流回路３２が出力する脈流電圧のピーク値Ｖｉｐｅａｋも高くなる。脈流電圧が上昇することにより、ＮＭＯＳ３４がオンしたときに流れるスイッチング電流の傾斜が増加する。スイッチング電流の傾斜が増加すると、抵抗３６が発生する電圧が速く判定用基準値に到達する。これにより、比較器５４の出力信号が“Ｈ”に遷移するタイミングが速まる。よって、ＮＭＯＳ３４のオフするタイミングが速くなる。
【００５３】
ＮＭＯＳ３４のスイッチング周波数が高くなると、それに比例してスイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６が増加する。出力変更部５２で出力する電圧信号Ｓ５２も増加する。その結果、誤差増幅器５１が出力する帰還信号Ｓ５１が増加し、乗算回路５３の出力信号のレベルが高くなる。乗算回路５３の出力信号を判定用基準値として入力する比較器５４では、出力信号が“Ｈ”に遷移するタイミングが遅れるようになる。これにより、ドライバ５０がリセットされるタイミングが遅れ、ＮＭＯＳ３４がオフするタイミングが遅れる。つまり、スイッチング電流が流れている時間が増加する。よって、コイル３３に蓄えられるエネルギーが増加し、直流出力電圧Ｖｏが上昇する。
【００５４】
逆に、交流電源３１からの入力電圧が低くなると、ＮＭＯＳ３４のスイッチング周波数が一旦低下する。これにより、スイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６が降下し、出力変更部５２で出力する電圧信号Ｓ５２も減少する。その結果、誤差増幅器５１が出力する帰還信号Ｓ５１が減少し、乗算回路５３の出力信号のレベルが低下する。乗算回路５３の出力信号のレベルが低くなることにより、比較器５４の出力信号が“Ｈ”に遷移するタイミングが速まり、ＮＭＯＳ３４がオフされるタイミングが速まる。従って、スイッチング電流が流れている時間が減少する。よって、コイル３３に蓄えられるエネルギーが低下し、直流出力電圧Ｖｏが降下する。
【００５５】
従って、交流電源３１から入力される入力電圧に応じて、全波整流回路３２が出力する脈流電圧のピーク値Ｖｉｐｅａｋが直線的に変化し、直流出力電圧Ｖｏが、図４のように、直線的に変化する。入力電圧が低いときには、直流出力電圧Ｖｏが低く、入力電圧が高ければ、直流出力電圧Ｖｏは高くなる。
【００５６】
一方、直流出力電圧Ｖｏの供給を受ける負荷が重くなったときには、放電により、直流出力電圧Ｖｏが低下しようとし、誤差増幅器５１の出力する帰還信号Ｓ５１が増加する。これにより、乗算回路５３の出力信号のレベルが上昇し、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、遅くなる。よって、ＮＭＯＳ３４のスイッチング周波数が低くなる。
スイッチング周波数が低くなると、スイッチング周波数検出部４６の出力電圧が低くなり、出力変更部５２の出力電圧も低くなる。そのため、誤差増幅器５１の基準電圧が低くなって、直流出力電圧Ｖｏが低くなる。
【００５７】
逆に、直流出力電圧Ｖｏの供給を受ける負荷が軽くなったときは、直流出力電圧Ｖｏが増加しようとし、誤差増幅器５１の出力する帰還信号Ｓ５１が減少する。これにより、乗算回路５３の出力信号のレベルが低下し、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、速くなる。よって、ＮＭＯＳ３４のスイッチング周波数が高くなる。
スイッチング周波数が高くなると、スイッチング周波数検出部４６の出力電圧が高くなり、出力変更部５２の出力電圧も高くなる。そのため、誤差増幅器５１の基準電圧が高くなって、直流出力電圧Ｖｏが高くなる。
【００５８】
以上のように、本実施形態のスイッチング電源装置には、次のような利点がある。
（１）スイッチング周波数検出部４６、出力変更部５２を設け、誤差増幅器５１の入力端子（−）に与える基準値を、ＮＭＯＳ３４のスイッチング周波数に応じて変化させるようにしたので、交流電源３１が発生する交流電圧が低い場合には、直流出力電圧Ｖｏを低くでき、交流電圧が高い場合には、直流出力電圧Ｖｏを高くできる。同様に、負荷が軽い場合には、直流出力電圧Ｖｏを高くでき、負荷が重い場合には、直流出力電圧Ｖｏを低くできる。即ち、入出力条件に応じて直流出力電圧Ｖｏを調整できる。よって、昇圧エネルギーを抑制し、スイッチング電流を低減することができ、効率を向上できる。
（２）スイッチング周波数に応じて、直流出力電圧Ｖｏをなだらかに変化させることができる。
【００５９】
［第２の実施形態］
図５は、本発明の第２の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中の要素と共通する要素には、共通の符合が付されている。図６は、図５中の出力変更部６１の構成例を示す回路図である。図７は、図５のスイッチング電源装置の入出力特性を示す図である。
【００６０】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部６０に変更したものである。スイッチング制御部６０は、スイッチング制御部４０の出力変更部５２を出力変更部６１に置換したものであり、他はスイッチング制御部４０と同様の構成になっている。
【００６１】
出力変更部６１は、直流電源６１ａと、加算器６１ｂと、直流電源６１ｃと、ツェナーダイオード６１ｄと、抵抗６１ｅと、ダイオード６１ｆ，６１ｇとで構成されている。
直流電源６１ａは、加算器６１ｂの一方の入力端子に接続されている。加算器６１ｂの他方の入力端子には、スイッチング周波数検出部４６から、ＮＭＯＳ３４のスイッチング周波数を示す周波数検出信号Ｓ４６が入力されるようになっている。加算器６１ｂの出力端子は、抵抗６１ｅの一端に接続されている。抵抗６１ｅの他端が、ツェナーダイオード６１ｄのカソードに接続されると共に，ダイオード６１ｇのアノードに接続されている。直流電源６１ｃは、ダイオード６１ｆのアノードに接続されている。ダイオード６１ｇ，６１ｆのカソードが、誤差増幅器５１の入力端子（＋）に接続されている。ツェナーダイオード６１ｄのアノードは、接地されている。
【００６２】
次に、このスイッチング電源装置の動作を、説明する。
交流電源３１は、第１の実施形態と同様に、正弦波の交流電圧を発生し、全波整流回路３２は、交流電圧を全波整流して脈流電圧に変換する。脈流電圧に対し、このスイッチング電源装置は、基本的に第１の実施形態のスイッチング電源装置と同様の動作をする。即ち、スイッチング制御部６０中のドライバ５０は、セットされた状態で“Ｈ”の制御信号Ｓ５０を発生し、ＮＭＯＳ３４をオンさせて、コイル３３、ＮＭＯＳ３４、抵抗３６にスイッチング電流を流す。スイッチング電流がコイル３３に流れることにより、エネルギーが蓄えられる。
【００６３】
抵抗３６が、スイッチング電流に対応する電圧を発生し、比較器５４の入力端子（＋）に与える。比較器５４は、抵抗３６から与えられた電圧が、その時点で入力端子（−）に入力されている判定用基準値に到達したときに“Ｈ”を出力し、ドライバ５０のリセット端子（Ｒ）に与える。これにより、ドライバ５０がリセットされる。リセットされたドライバ５０は、制御信号Ｓ５０を“Ｌ”にする。“Ｌ”の制御信号Ｓ５０は、ＮＭＯＳ３４のゲートに与えられ、ＮＭＯＳ３４がオフする。
【００６４】
ＮＭＯＳ４６がオフすることにより、コイル３３に蓄えられていたエネルギーが脈流電圧に加算されてダイオード３５を通過し、コンデンサ３７に充電される。コンデンサ３７には、昇圧された直流出力電圧Ｖｏが充電される。
【００６５】
コイル４５には、コイル３３がフライバックエネルギーを放出している期間中に、フライバック電圧が発生し、このコイル４５が発生した電圧が比較器４８の入力端子（＋）に入力される。比較器４８は、直流電源４９が発生する基準電圧とコイル４５に発生した電圧とを比較し、コイル４５に発生した電圧が基準電圧以上のときに“Ｈ”を出力する。そして、コイル３３からのフライバックエネルギーの放出が終了すると、コイル４５に発生していた電圧が減衰する。比較器４８は、コイル４５に発生している電圧が、直流電源４９の発生する基準電圧以下になったときに“Ｌ”を出力する。これにより、ドライバ５０がセットされ、ＮＭＯＳ３４が再びオンする。
【００６６】
以上のようにして、ＮＭＯＳ３４はオン、オフし、コンデンサ３７には、昇圧された直流出力電圧Ｖｏが充電される。
一方、スイッチング周波数検出部４６は、第１の実施形態と同様に動作し、ドライバ５０の出力する制御信号Ｓ５０に基づき、ＮＭＯＳ３４のスイッチング周波に対応する電圧をコンデンサ４６ｅに充電し、その充電電圧をスイッチング周波数を示す周波数検出信号Ｓ４６として出力変更部６１へ出力する。
出力変更部６１中の加算器６１ｂは、スイッチング周波数検出部４６から与えられた周波数検出信号Ｓ４６と直流電源６１ａから与えられた基準電圧との和を求め、誤差増幅器５１の入力端子（−）へ出力する。
【００６７】
ここで、直流電源６１ｃは、加算器６１ｂの出力信号に対して最低値を設定する。即ち、加算器６１ｂの出力信号が低下し、直流電源６１ｃの発生する電圧より低下しても、直流電源６１ｃは、誤差増幅器５１の入力端子（＋）の電圧を直流電源６１ｃの発生する電圧に固定する。
【００６８】
一方、ツェナーダイオード６１ｄは加算器６１ｂの出力信号に上限値を設定する。即ち、加算器６１ｂの出力信号が上昇したときに、ツェナーダイオード６１ｄが降伏し、誤差増幅器５１の入力端子（＋）の電圧をツェナーダイオード６１ｄの降伏電圧に固定する。
直流電源６１ｃ及びツェナーダイオード６１ｄによって上限或いは下限が設定される加算器６１ｂの出力信号が、出力変更部６１の出力する電圧信号Ｓ６１になる。
誤差増幅器５１の入力端子（−）には、直流出力電圧Ｖｏを分圧した電圧信号が、接続点ＮＣから入力されている。誤差増幅器５１は、出力変更回路６１から与えられた電圧信号Ｓ６１と、接続点ＮＣから与えられた電圧信号との差分を求め、帰還信号Ｓ５１として乗算回路５３へ与える。
乗算回路５３には、抵抗４１及び抵抗４２で分圧された脈流電圧が入力されている。乗算回路５３は、誤差増幅器５１から与えられた帰還信号Ｓ５１と、分圧された脈流電圧とを乗算し、この乗算結果の出力信号を比較器５４の入力端子（−）に与える。乗算回路５３の出力信号は、比較器５４の判定用基準値となる。
【００６９】
乗算回路５３の出力信号は、ＮＭＯＳ３４のスイッチング周波数に応じて変化する。従って、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、スイッチング周波数に依存して変化すると共に、ドライバ５０のリセットされるタイミングが、変化する。これにより、ＮＭＯＳ３４がオフするタイミングが、変化し、コイル３３に蓄積されるエネルギーが変化して、直流出力電圧Ｖｏが変化するように制御される。
例えば、交流電源３１から入力される入力電圧が高くなると、全波整流回路３２が出力する脈流電圧のピーク値Ｖｉｐｅａｋも高くなる。脈流電圧が上昇することにより、抵抗３６が発生する電圧が速く判定用基準値に到達する。これにより、比較器５４の出力信号が“Ｈ”に遷移するタイミングが速まる。よって、ＮＭＯＳ３４がオフするタイミングが速くなる。
【００７０】
ＮＭＯＳ３４がオフするタイミングが速くなって、ＮＭＯＳ３４のスイッチング周波数が高くなると、それに比例してスイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６が増加する。
【００７１】
周波数検出信号Ｓ４６が増加することにより、出力変更部６１中の加算器６１ｂの出力信号が増加する。周波数検出信号Ｓ４６が増加しても、加算器６１ｂの出力信号が上限値或いは下限値に固定される場合には、出力変更部６１が出力する電圧信号Ｓ６１が変化しない。上限値或いは下限値に固定されないときには、出力変更部６１の出力する電圧信号Ｓ６１が上昇する。
【００７２】
電圧信号Ｓ６１が変化して高くなると、誤差増幅器５１の出力する帰還信号Ｓ５１も増加する。帰還信号Ｓ５１が増加すると、乗算回路５３の出力信号のレベルが高くなる。
【００７３】
乗算回路５３の出力信号を判定用基準値として入力する比較器５４では、出力信号が“Ｈ”に遷移するタイミングが遅れるようになる。これにより、ドライバ５０がリセットされるタイミングが遅れ、ＮＭＯＳ３４がオフされるタイミングが遅れる。従って、スイッチング電流が流れている時間が増加する。よって、コイル３３に蓄えられるエネルギーが増加し、直流出力電圧Ｖｏが上昇する。出力変更部６１の出力する電圧信号Ｓ６１が変化しない場合には、乗算回路５３の出力信号か変化せず、直流出力電圧Ｖｏが、変化しない。
【００７４】
交流電源３１から入力する入力電圧が低くなると、ＮＭＯＳ３４のスイッチング周波数が一旦低下する。これにより、スイッチング周波数検出部４６で出力する周波数検出信号Ｓ４６が降下する。
【００７５】
周波数検出信号Ｓ４６が降下することにより、出力変更部６１中の加算器６１ｂの出力信号が低下する。周波数検出信号Ｓ４６が降下しても、加算器６１ｂの出力信号が上限値或いは下限値に固定される場合には、出力変更部６１が出力する電圧信号Ｓ６１が変化しない。上限値或いは下限値に固定されないときには、出力変更部６１の出力する電圧信号Ｓ６１が降下する。
【００７６】
電圧信号Ｓ６１が変化して低くなると、誤差増幅器５１の出力する帰還信号Ｓ５１も低下する。帰還信号Ｓ５１が低下すると、乗算回路５３の出力信号のレベルが低くなる。
【００７７】
乗算回路５３の出力信号を判定用基準値として入力する比較器５４では、出力信号が“Ｈ”に遷移するタイミングが速くなる。これにより、ドライバ５０がリセットされるタイミングが速まり、ＮＭＯＳ３４がオフされるタイミングが速まる。従って、スイッチング電流が流れている時間が少なくなる。よって、コイル３３に蓄えられるエネルギーが減少し、直流出力電圧Ｖｏが低下する。出力変更部６１の出力する電圧信号Ｓ６１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが、変化しない。
【００７８】
従って、交流電源３１から入力される入力電圧に応じて、全波整流回路３２が出力する脈流電圧のピーク値が直線的に変化するが、直流主力電圧Ｖｏが、図７のように、上限値と下限値とを持つ。入力電圧が低いときには、直流出力電圧Ｖｏが低く、入力電圧が高ければ、直流出力電圧Ｖｏは高くなる。
【００７９】
一方、直流出力電圧Ｖｏの供給を受ける負荷が重くなったときには、直流出力電圧Ｖｏが低下しようとし、誤差増幅器５１の出力する帰還信号Ｓ５１が増大する。これにより、乗算回路５３の出力信号のレベルが上昇し、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、遅くなる。よって、ＮＭＯＳ３４のスイッチング周波数が低下する。
スイッチング周波数が低くなると、スイッチング周波数検出部４６の出力電圧が低くなり、出力変更部６１の出力電圧も低くなる。そのため、誤差増幅器５１の基準電圧が低くなるため、直流出力電圧Ｖｏも低くなる。出力変更部６１の出力する電圧信号Ｓ６１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが変化しない。
【００８０】
逆に、直流出力電圧Ｖｏの供給を受ける負荷が軽くなったときは、直流出力電圧Ｖｏが増加しようとし、誤差増幅器５１の出力する帰還信号Ｓ５１が減少する。これにより、乗算回路５３の出力信号のレベルが低下し、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、速くなる。よって、ＮＭＯＳ３４のスイッチング周波数が高くなる。
スイッチング周波数が高くなると、スイッチング周波数検出部４６の出力電圧が高くなり、出力変更部６１の出力電圧も高くなる。そのため、誤差増幅器５１の基準電圧が高くなるため、直流出力電圧Ｖｏも高くなる。出力変更部６１の出力する電圧信号Ｓ６１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが、変化しない。
【００８１】
以上のように、本実施形態に係るスイッチング電源装置は、第１の実施形態に係るスイッチング電源装置と同様の（１），（２）の利点を有すると共に、さらに、次の（３）のような効果が期待できる。
【００８２】
（３） 入出力条件の変化によって制御される直流出力電圧Ｖｏに上限値と下限値が設けられるので、不測の事態が発生しても、必要以上に直流出力電圧Ｖｏが変化することを防止できる。よって、スイッチング電源装置の信頼性を確保できるとともに、負荷に対する安全性も確保できる。
【００８３】
［第３の実施形態］
図８は、本発明の第３の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中の要素と共通する要素には、共通の符合が付されている。図９は、図８中の出力変更部７１の構成例を示す回路図である。図１０は、図８のスイッチング電源装置の入出力特性を示す図である。
【００８４】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部７０に変更したものである。スイッチング制御部７０は、スイッチング制御部４０の出力変更部５２を出力変更部７１に置換したものであり、他はスイッチング制御部４０と同様の構成になっている。
【００８５】
出力変更部７１は、直流電源７１ａと、比較器７１ｂとを備えている。
直流電源７１ａは、比較器７１ｂの一方の入力端子（−）に接続されている。比較器７１ｂの他方の入力端子（＋）には、スイッチング周波数検出部４６からスイッチング周波数に対応する周波数検出信号Ｓ４６が与えられる。
【００８６】
比較器７１ｂの出力端子には、抵抗７１ｃの一端が接続されている。抵抗７１ｃの他端には、ダイオード７１ｄのカソードが接続されている。ダイオード７１ｄのアノードは、一端が直流電源７１ｆに接続された抵抗７１ｅと、誤差増幅器５１の入力端子（＋）とに接続されている。
【００８７】
次に、このスイッチング電源装置の動作を、説明する。
交流電源３１は、正弦波の交流電圧を発生し、全波整流回路３２は、交流電圧を全波整流して脈流電圧に変換する。脈流電圧に対し、このスイッチング電源装置は、ＮＭＯＳ３４を繰り返してオン、オフし、直流出力電圧Ｖｏをコンデンサ３７に充電して負荷に供給する。直流出力電圧Ｖｏをコンデンサ３７に充電する基本的動作は、第１及び第２の実施形態と同様である。
【００８８】
スイッチング周波数検出部４６は、ドライバ５０の出力する制御信号Ｓ５０に基づき、ＮＭＯＳ３４のスイッチング周波に対応する電圧をコンデンサ４６ｅに充電し、その充電電圧を、スイッチング周波数を示す周波数検出信号Ｓ４６として出力変更部７１へ出力する。
【００８９】
出力変更部７１中の比較器７１ｂは、スイッチング周波数検出部４６から与えられた周波数検出信号Ｓ４６と直流電源７１ａから与えられた基準電圧とを比較する。信号Ｓ４６が直流電源７１ａから与えられた基準電圧よりも高い場合には、比較器７１ｂが“Ｈ”を出力するので、ダイオード７１ｄがオフ状態になる。この場合には、抵抗７１ｅは、直流電源７１ｆが発生する電圧に対応する電圧を発生し、誤差増幅器５１の入力端子（＋）に与える。
【００９０】
逆に、スイッチング周波数検出部４６から与えられた周波数検出信号Ｓ４６が低い場合には、比較器７１ｂが“Ｌ”を出力する。この場合には、ダイオード７１ｄがオン状態になる。これにより、誤差増幅器５１の入力端子（＋）の電圧が低下する。即ち、出力変更部７１の出力する電圧信号Ｓ７１は、ＮＭＯＳ３４のスイッチング周波数に応じて２段階に変化する。
【００９１】
出力変更部７１の出力する電圧信号Ｓ７１は、誤差増幅器５１の入力端子（＋）に入力される。誤差増幅器５１は、電圧信号Ｓ７１と、接続点ＮＣから与えられた電圧信号との差分を求め、この差分を帰還信号Ｓ５１として乗算回路５３へ与える。
【００９２】
乗算回路５３は、誤差増幅器５１から与えられた帰還信号Ｓ５１と、抵抗４１及び抵抗４２で分圧された脈流電圧とを乗算し、乗算結果の出力信号を比較器５４の入力端子（−）に与える。乗算回路５３の出力信号は、比較器５４の基準値になる。
【００９３】
このスイッチング電源装置でも、入力電圧が変化したり、負荷の軽重が変わることによって、直流出力電圧Ｖｏが変化する。
例えば、入力電圧である交流電源３１が発生する交流電圧が高くなると、全波整流回路３２が出力する脈流電圧のピーク値Ｖｉｐｅａｋも高くなる。脈流電圧が上昇することにより、抵抗３６に流れる電流の傾斜が大きくなる。これにより、比較器５４の出力信号が“Ｈ”に遷移するタイミングが速まる。よって、ＮＭＯＳ３４がオフするタイミングが速くなる。
【００９４】
ＮＭＯＳ３４がオフするタイミングが速くなって、ＮＭＯＳ３４のスイッチング周波数が高くなると、それに比例してスイッチング周波数検出部４６で出力する周波数検出信号Ｓ４６が増加する。
【００９５】
周波数検出信号Ｓ４６が増加することにより、それまでオン状態であった出力変更部７１中のダイオード７１ｄがオフすると、出力変更部７１が出力する電圧号Ｓ７１が変化する。周波数検出信号Ｓ４６が増加しても、ダイオード７１ｄがオン状態のままのときには、出力変更部７１が出力する電圧信号Ｓ７１が変化しない。また、すでにダイオード７１ｂがオフ状態になっており、周波数検出信号Ｓ４６が増加しても、ダイオード７１ｂがオン状態にならない場合には、出力変更部７１の出力する電圧信号Ｓ７１が変化しない。
【００９６】
電圧信号Ｓ７１が変化して高くなると、誤差増幅器５１の出力する帰還信号Ｓ５１も増加する。帰還信号Ｓ５１が増加すると、乗算回路５３の出力信号のレベルが高くなる。
【００９７】
乗算回路５３の出力信号を基準電圧として入力する比較器５４では、出力信号が“Ｈ”に遷移するタイミングが遅れるようになる。これにより、ドライバ５０がリセットされるタイミングが遅れ、ＮＭＯＳ３４がオフされるタイミングが遅れる。よって、コイル３３に蓄えられるエネルギーが増加し、直流出力電圧Ｖｏが上昇する。出力変更部７１の出力する電圧信号Ｓ７１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが変化しない。
【００９８】
交流電源３１からの入力電圧が低くなると、ＮＭＯＳ３４のスイッチング周波数が一旦低下する。これにより、スイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６が降下する。
【００９９】
周波数検出信号Ｓ４６が降下することにより、それまでオフ状態であった出力変更部７１中のダイオード７１ｄがオンすると、出力変更部７１が出力する電圧号Ｓ７１が変化する。周波数検出信号Ｓ４６が降下しても、ダイオード７１ｄがオフ状態のままのときには、出力変更部７１が出力する電圧信号Ｓ７１が変化しない。また、すでにダイオード７１ｂがオン状態になっており、周波数検出信号Ｓ４６が降下しても、ダイオード７１ｂがオフ状態にならない場合には、出力変更部７１の出力する電圧信号Ｓ７１が変化しない。
【０１００】
電圧信号Ｓ７１が変化して低くなると、誤差増幅器５１の出力する帰還信号Ｓ５１も低下する。帰還信号Ｓ５１が低下すると、乗算回路５３の出力信号のレベルが低くなる。
【０１０１】
乗算回路５３の出力信号を基準値として入力する比較器５４では、出力信号が“Ｈ”に遷移するタイミングが速くなる。これにより、ドライバ５０がリセットされるタイミングが速まり、ＮＭＯＳ３４がオフされるタイミングが速まる。従って、スイッチング電流が流れている時間が少なくなる。よって、コイル３３に蓄えられるエネルギーが減少し、直流出力電圧Ｖｏが低下する。出力変更部７１の出力する電圧信号Ｓ７１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが変化しない。
【０１０２】
従って、交流電源３１から入力される入力電圧に応じて、全波整流回路３２が出力する脈流電圧のピーク値が直線的に変化するが、直流主力電圧Ｖｏが、図１０のように、段階的に変化する。入力電圧が低いときには、直流出力電圧Ｖｏが低く、入力電圧が高ければ、直流出力電圧Ｖｏは高くなる。
【０１０３】
一方、直流出力電圧Ｖｏの供給を受ける負荷が、重くなったときには、放電により、直流出力電圧Ｖｏが低下しようとし、誤差増幅器５１の出力する帰還信号Ｓ５１が増加する。これにより、乗算回路５３の出力信号のレベルが上昇し、比較器５４の出力信号“Ｈ”に遷移するタイミングが、遅くなる。よって、ＮＭＯＳ３４のスイッチング周波数が低下する。
スイッチング周波数が低くなると、スイッチング周波数検出部４６の出力電圧が低くなり、出力変更部７１の出力電圧も低くなる。そのため、誤差増幅器５１の基準電圧が低くなるため、直流出力電圧Ｖｏも低くなる。出力変更部７１の出力する電圧信号Ｓ７１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが変化しない。
【０１０４】
逆に、直流出力電圧Ｖｏの供給を受ける負荷が軽くなったときは、直流出力電圧Ｖｏが増加しようとし、誤差増幅器５１の出力する電圧信号Ｓ５１が減少する。これにより、乗算回路５３の出力信号のレベルが低下し、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、速くなる。よって、ＮＭＯＳ３４のスイッチング周波数が高くなる。
スイッチング周波数が高くなると、スイッチング周波数検出部４６の出力電圧が高くなり、出力変更部７１の出力電圧も高くなる。そのため、誤差増幅器５１の基準電圧が高くなるため、直流出力電圧Ｖｏも高くなる。出力変更部７１の出力する電圧信号Ｓ７１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが変化しない。
【０１０５】
以上のように、本実施形態に係るスイッチング電源装置は、第１の実施形態に係るスイッチング電源装置と同様の（１）の利点を有すると共に、入力条件或いは出力条件の変化によって制御される直流出力電圧Ｖｏを、段階的に変化させることができる。
【０１０６】
［第４の実施形態］
図１１は、本発明の第４の実施形態に係るスイッチング電源装置を示す構成図であり、第３の実施形態を示す図８と共通する要素には共通の符号が付されている。図１２は、図１１中の出力変更部８１の構成例を示す回路図である。図１３は、図１１のスイッチング電源装置の入出力特性を示す図である。
【０１０７】
このスイッチング電源装置は、前述の第３の実施形態のスイッチング電源装置中のスイッチング制御部７０をスイッチング制御部８０に変更したものである。スイッチング制御部８０は、スイッチング制御部７０の出力変更部７１を出力変更部８１に置換したものであり、他はスイッチング制御部７０と同様の構成になっている。
【０１０８】
出力変更部８１は、直流電源８１ａと、比較器８１ｂとを備えている。
直流電源８１ａは、比較器８１ｂの一方の入力端子（−）に接続されている。比較器８１ｂの他方の入力端子（＋）には、スイッチング周波数検出部４６からスイッチング周波数を示す周波数検出信号Ｓ４６が与えられる。
比較器８１ｂの出力端子には、抵抗８１ｃの一端が接続されている。抵抗８１ｃの他端には、ダイオード８１ｄのカソードが接続されている。ダイオード８１ｄのアノードは、一端が直流電源８１ｆに接続された抵抗８１ｅの他端と、誤差増幅器５１の入力端子（＋）とに接続されている。
【０１０９】
出力変更部８１には、抵抗８１ｇがさらに設けられている。抵抗８１ｇは、比較器８１ｂの入力端子（＋）と、比較器８１ｂの出力端子との間に接続されている。
【０１１０】
即ち、出力変更部８１は、第３の実施形態の出力変更部７１の比較器７１ｂの入力端子（＋）と出力端子との間に抵抗８１ｇを接続したものと同様になっている。
【０１１１】
次に、このスイッチング電源装置の動作を説明する。
出力変更部８１の抵抗８１ｃ、ダイオード８１ｄ，抵抗８１ｅ及び直流電源８１ｆは、第３の実施形態の抵抗７１ｃ、ダイオード７１ｄ，抵抗７１ｅ及び直流電源７１ｆと同様に動作し、出力変更部８１が出力する電圧信号Ｓ８１を２段階に設定する。これに対し、抵抗８１ｇは、比較器８１ｂの出力端子の電圧を比較器８１ｂの入力端子（＋）に与える。そのため、出力変更部８１が出力する電圧信号Ｓ８１は、ヒステリシスを持つようになる。スイッチング制御部８０の他の動作は、第３の実施形態と同様である。よって、入力電圧の変化や負荷の軽重により、直流出力電圧Ｖｏが段階的に変化するが、図１３のように、直流出力電圧Ｖｏがヒステリシスを持つことになる。
【０１１２】
以上のように、本実施形態のスイッチング電源装置では、出力変更部８１に抵抗８１ｇを設け、直流出力電圧Ｖｏがヒステリシスを持つようにしたので、直流出力電圧Ｖｏが変化した後に、その直流出力電圧Ｖｏがふらつくことを防止できる。
【０１１３】
［第５の実施形態］
図１４は、本発明の第５の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中と共通する要素には、共通の符号が付されている。図１５は、図１４中の出力変更部９１の構成例を示す回路図である。
【０１１４】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部９０に変更したものである。スイッチング制御部９０のスイッチング制御部４０と異なる点は、出力変更部５２を出力変更部９１に置換すると共に、誤差増幅器５１の入力端子（−）に、出力変換部９１の出力端子を接続したことである。
【０１１５】
誤差増幅器５１の入力端子（＋）は、直流電源５１ａと接続され、誤差増幅器５１の入力端子（＋）には、直流電源５１ａから直流電圧が入力される。抵抗４３と抵抗４４との接続点ＮＣは、出力変更部９１に接続され、直流出力電圧Ｖｏが分圧されて、出力変更部９１に入力される。スイッチング制御部９０の他の成は、スイッチング制御部４０と同様である。
【０１１６】
出力変更部９１は、ダイオード９１ａと、ダイオード９１ｂと、加算器９１ｃと、直流電源９１ｄと、で構成されている。ダイオード９１ａは抵抗で構成してもよい。
ダイオード９１ａのアノードには、接続点ＮＣの電圧が入力される。ダイオード９１ａのカソードは、出力変更部９１の出力端子となり、誤差増幅器５１の入力端子（−）に接続されている。加算器９１ｃの一方の入力端子には、スイッチング周波数検出部４６から周波数検出信号Ｓ４６が入力され、加算器９１ｃの他方の入力端子には、直流電源９１ｄが接続されている。加算器９１ｃの出力端子は、ダイオード９１ｂのアノードに接続されている。ダイオード９１ｂのカソードは、誤差増幅器５１の入力端子（−）に接続されている。
【０１１７】
このスイッチング電源装置では、出力変更部９１中の加算器９１ｃの一方の入力端子に、ＮＭＯＳ３４のスイッチング周波数を示す周波数検出信号Ｓ４６が入力され、加算器９１ｃの他方の入力端子に直流電源９１ｄの発生する直流電圧が入力される。加算器９１ｃの出力電圧と、直流出力電圧Ｖｏを分圧した分圧電圧とが、各ダイオード９１ａ，９１ｂをそれぞれ介して、誤差増幅器５１の入力端子（−）に入力される。
通常、周波数検出信号Ｓ４６と直流電源９１ｄの発生する直流電圧との和を出力する加算器９１ｃの出力電圧が、直流電源５１ａの電圧よりも高くなるようにしておく。このようにすると、周波数検出信号Ｓ４６が増加すると、出力変更部が出力する電圧信号Ｓ９１も同様に増加する。周波数検出信号Ｓ４６が低下すると、電圧信号Ｓ９１も同様に低下する。従って、第１の実施形態と同様に動作することになる。
ここで、直流出力電圧Ｖｏが何らかの原因により上昇し、その分圧電圧が直流電源５１ａの発生する電圧を越えると、その分圧電圧が誤差増幅器５１に入力される。その結果、直流出力電圧Ｖｏの上昇が抑制されるように、ＮＭＯＳ３４のスイッチングが制御される。
【０１１８】
以上のように、本実施形態のスイッチング電源装置は、第１の実施形態と同様に動作するので、第１の実施形態と同様の効果が得られる。
【０１１９】
［第６の実施形態］
図１６は、本発明の第６の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中と共通する要素には、共通の符号が付されている。
【０１２０】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部１００に変更したものである。スイッチング制御部１００のスイッチング制御部４０と異なる点は、出力変更部５２を出力変更部１０１に変更したことであり、他の構成は、スイッチング制御部４０と同様である。出力変更部１０１は、例えばマイクロコンピュータで構成されている。
【０１２１】
前述の第１の実施形態では、入出力条件に応じて直流出力電圧Ｖｏを直線的に変化させる構成であったが、直流出力電圧Ｖｏを所定の関数に沿って変化させてもよい。マイクロコンピュータで構成された出力変更部１０１は、スイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６に基づき、所定の関数に沿った電圧信号Ｓ１０１を発生する。これにより、誤差増幅器５１の出力信号もＮＭＯＳ３４のスイッチング周波数に応じて、所定の関数に基づいた変化をする。乗算回路５３の出力信号も、ＮＭＯＳ３４のスイッチング周波数に応じて、所定の関数に基づいた変化をする。従って、入出力条件が変化したときに、直流出力電圧Ｖｏが、所定の関数に基づいて変化することになる。
【０１２２】
以上のような本実施形態のスイッチング電源装置では、マイクロコンピュータで構成された出力変更部１０１を備えているので、入出力条件に基づき変化する直流出力電圧Ｖｏを、必ずしも直線的でない関数に基づいて変化させることができる。また、その関数を任意に変更できるようにすれば、スイッチング電源装置の自由度が増し、用途を拡げることが可能になる。
【０１２３】
［第７の実施形態］
図１７は、本発明の第７の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中の要素と共通する要素には、共通の符号が付されている。図１８は、図１７のスイッチング電源装置の直流出力電圧を示す説明図である。
【０１２４】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部１１０に変更したものである。スイッチング制御部１１０とスイッチング制御部４０と異なる点は、タイマ（ＴＳ）を設けたことである。タイマ１１１は、スイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６が変化したときに、出力変更部５２で出力する電圧信号Ｓ５２を一定時間保持させるものであり、出力変更部５２と誤差増幅器５１の入力端子（＋）との間に、或いは周波数検出部４６と出力変更部５２の間に接続される（図１７では、周波数検出部４６と出力変更部５２との間に接続されている）。出力変更部５２と誤差増幅器５１の入力端子（＋）との間に接続された場合には、タイマ１１１は、出力変更部５２の出力電圧を一定時間保持する。周波数検出部４６と出力変更部５２との間に接続された場合には、タイマ１１１は、周波数検出部４６の出力する周波数検出信号Ｓ４６を保持して出力変更部５２に出力電圧を一定時間保持させる。
【０１２５】
このスイッチング電源装置では、入力条件或いは出力条件が変化して、ＮＭＯＳ３４のスイッチング周波数が変化したときに、タイマ１１１は、そのスイッチング周波数が変化したことをスイッチング周波数検出部４６で出力する周波数検出信号Ｓ４６から検出し、その時点で出力変更部５２が出力する電圧信号Ｓ５２を一定時間保持させる。これにより、一定時間が経過するまでは、誤差増幅器５１及び乗算回路５３の出力信号が変化しない。即ち、直流出力電圧Ｖｏが変化しない。
【０１２６】
一定時間が経過した後には、タイマ１１１は、その時点の周波数検出信号Ｓ４６に応じて出力変更部５２が出力する電圧信号Ｓ５２をそのまま誤差増幅器５１へ出力させる。これにより、入出力条件に応じて直流出力電圧Ｖｏが変化する。例えば図１８のように、交流電源３１からの入力電圧が増加して全波整流回路３２が出力する脈流電圧のピーク値が増加したときに、直流出力電圧Ｖｏの上昇が一定時間抑えられる。他の動作は、第１の実施形態に係るスイッチング電源装置と同様である。
【０１２７】
以上のように、本実施形態のスイッチング電源装置は、タイマ１１１を備えているので、例えば意図的に入力電圧を変化させる際に、タイマ１１１を使用することにより、直流出力電圧Ｖｏの変化を遅らせることができる。
【０１２８】
［第８の実施形態］
図１９は、本発明の第８の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態の図１中の要素と共通する要素には共通の符号が付されている。図２０は、図１９中のスイッチング周波数検出部１２１の構成例を示す回路図である。
【０１２９】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部１２０に変更したものである。スイッチング制御部１２０とスイッチング制御部４０と異なる点は、スイッチング周波数検出部４６をスイッチング周波数検出部１２１に置換したことである。スイッチング周波数検出部１２１には、抵抗４１と抵抗４２との接続点ＮＢから、脈流電圧を分圧した電圧が入力される。スイッチング制御部１２０の他の構成は、スイッチング制御部４０と同様である。
【０１３０】
スイッチング周波数検出部１２１には、スイッチング周波数検出部４６と同様に、ドライバ５０の出力端子に直列に接続された奇数段のインバータ４６ａと、２入力ＡＮＤ回路４６ｂと、抵抗４６ｃと、抵抗４６ｄと、コンデンサ４６ｅとを備えている。
【０１３１】
奇数段のインバータ４６ａのうちの最終段のインバータ４６ａの出力端子が、ＡＮＤ回路４６ｂの一方の入力端子に接続されている。ＡＮＤ回路４６ｂの他方の入力端子には、ドライバ５０の出力端子が直接に接続されている。ＡＮＤ回路４６ｂの出力端子が、抵抗４６ｃの一端に接続されている。抵抗４６ｃの他端が、抵抗４６ｄの一端とコンデンサ４６ｅの一方の電極とに接続されている。コンデンサ４６ｅの他方の電極及び抵抗４６ｄの他端は、接地されている。
【０１３２】
スイッチング周波数検出部１２１には、さらに、位相センサ１２１ａと、スイッチ１２１ｂと、演算増幅器１２１ｃと、コンデンサ１２１ｄと、抵抗１２１ｅとが設けられている。位相センサ１２１ａは、接続点ＮＢから与えられた電圧に基づき、全波整流回路３２が発生する脈流電圧の位相を検出し、所定の位相になったときに、スイッチ１２１ｂを一時的にオンさせる信号をスイッチ１２１ｂに与えるものである。スイッチ１２１ｂの一端は、抵抗４６ｃとコンデンサ４６ｅとの接続点に接続され、スイッチ１２１ｂの他端は、演算増幅器１２１ｃの入力端子（＋）に接続されている。演算増幅器１２１ｃの出力端子が周波数検出部１２１の出力端子になり、出力変更部５２に接続されている。演算増幅器１２１ｃの入力端子（−）は、一方の電極が接地されたコンデンサ１２１ｄの他方の電極に接続されると共に、演算増幅器１２１ｃの出力端子に接続されている。
【０１３３】
前述の第１の実施形態では、スイッチング周波数検出部４６中のコンデンサ４６ｅの容量が大きいものとし、コンデンサ４６ｅには、ＡＮＤ回路４６ｂが発生するパルスの電圧を平均化した電圧が充電されるものとしていた。即ち、スイッチング周波数検出部４６は、ＮＭＯＳ３４のスイッチング周波数の平均値に対応する電圧を、周波数検出信号Ｓ４６として出力していた。ここで、コンデンサ４６ｅの容量を小さくすることで、特定の時期の近傍でのスイッチング周波数を検出することができる。スイッチング周波数検出部１２１は、特定の時期におけるスイッチング周波数を検出する。以下に、スイッチング周波数検出部１２１の動作を説明する。
【０１３４】
奇数段のインバータ４６ａが、遅延素子となり、ドライバ５０が“Ｈ”の制御信号Ｓ５０を発生するごとに、ＡＮＤ回路４６ｂが、ワンショットのパルスを発生する。抵抗４６ｃ及び抵抗４６ｄは、ワンショットのパルスの電圧を分圧し、コンデンサ４６ｅに充電する。コンデンサ４６ｅには、各時刻の近傍のパルスの電圧が充電される。
【０１３５】
一方、位相センサ１２１ａには、全波整流回路３２の発生する脈流電圧が抵抗４１及び抵抗４２によって分圧されて入力される。位相センサ１２１ａは、接続点ＮＢから入力された電圧から、脈流電圧の位相を検出し、脈流電圧が事前に設定された位相になったときを検出し、そのタイミングで、スイッチ１２１ｂをオンさせる信号Ｓ１２１ａを生成してスイッチ１２１ｂに与える。これにより、スイッチ１２１ｂが一定期間オンし、コンデンサ４６ｅに充電されていた電圧が、演算増幅器１２１ｃに出力される。このコンデンサ４６ｅに充電されていた電圧は、スイッチ１２１ｂがオンする直前の短時間の範囲のスイッチング周波数を示す信号である。
スイッチ１２１ｂ、演算増幅器１２１ｃ及びコンデンサ１２１ｄは、サンプルホールド回路として動作し、スイッチ１２１ｂを介して入力した電圧を一定に保つ。演算増幅器１２１ｃの出力信号が、周波数検出信号になる。
【０１３６】
位相センサ１２１ａが信号Ｓ１２１ｂをスイッチ１２１ｂに与えるタイミングは、脈流電圧の各周期において、スイッチング周波数が最大になるタイミングにしてもよいし、スイッチング周波数が最小になるタイミングにしてもよい。
スイッチング電源装置のスイッチング周波数検出部１２１以外の部分は、第１の実施形態と同様である。
【０１３７】
以上のように、本実施形態のスイッチング電源装置は、位相センサ１２１ａを設け、スイッチ１２１ｂをオン、オフさせるので、スイッチング周波数検出部１２１が出力する周波数検出信号の適正化が可能になり、直流出力電圧Ｖｏの変化も適正にできる。
【０１３８】
［第９の実施形態］
図２１は、本発明の第９の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中の要素と共通する要素には、共通の符号が付されている。
【０１３９】
前述の第１〜第８の実施形態に係るスイッチング電源装置は、コイル３３を用いた非絶縁形の力率改善回路であったが、本発明は、絶縁形の力率改善回路にも適用が可能である。
【０１４０】
図２１のスイッチング電源装置は、変成器（以下、トランスという）１３１を備える絶縁型力率改善回路である。トランス１３１の一次巻線１３１ａの一端は全波整流回路３２の正極に接続されている。一次巻線１３１ａの他端が、ＮＭＯＳ３４のドレインに接続されている。一次巻線１３１ａに電磁結合するトランス１３１の二次巻線１３１ｂの一端が、ダイオード３５のアノードに接続されている。ダイオード３５のカソードと二次巻線１３１ｂの他端との間に、コンデンサ３７が接続されている。
【０１４１】
一次巻線１３１ａ及び二次巻線１３１ｂに電磁結合するトランス１３１の三次巻線１３１ｃの一端は、全波整流回路３２の負極と共に接地されている。三次巻線１３１ｃの他端が、抵抗１３２を介して比較器４８の入力端子（＋）に接続されている。
【０１４２】
コンデンサ３７とダイオード３５のカソードとの接続点に抵抗４３の一端が接続されている。抵抗４３の他端が抵抗４４の一端に接続され、抵抗４４の他端が接地されている。他の構成は、第１の実施形態のスイッチング電源装置と同様であり、入出力条件に応じて直流出力電圧Ｖｏを可変にする。
【０１４３】
このスイッチング電源装置では、ドライバ５０がセットされてＮＭＯＳ３４がオンしたときに、トランス１３１の一次巻線１３１ａに電流が流れ、エネルギーが蓄えられる。ドライバ５０がリセットされてＮＭＯＳ３４がオフすると、一次巻線１３１ａに流れていた電流が遮断されるとともに、二次巻線１３１ｂからエネルギーが放出され、ダイオード３５とコンデンサ３７とが、エネルギーの整流と平滑化とを行い、直流出力電圧Ｖｏを生成する。トランス１３１の三次巻線１３１ｃは、第１の実施形態のコイル４５と同様に機能する。図２１のスイッチング電源装置の他の回路及び素子は、第１の実施形態と同様に動作する。
【０１４４】
以上のように、本実施形態のスイッチング電源装置は、非絶縁形の力率改善回路であるスイッチング電源装置にスイッチング周波数検出部４６と出力変更部５２とを設けたので、ＮＭＯＳ３４のスイッチング周波数に基づき、直流出力電圧Ｖｏを可変にできる。よって、第１の実施形態と同様にスイッチング電流の低減が可能になり、効率を向上できる。
【０１４５】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。その変形例としては、次のようなものがある。
（ｉ） 上記実施形態では、スイッチング周波数検出部４６，１２１は、ドライバ５０の出力端子Ｑに接続され、スイッチング周波数検出部４６がドライバ５０からの信号に基づきＮＭＯＳ３４のスイッチング周波数を検出しているが、これに限定されるものではない。
【０１４６】
例えば、比較器４８の入力端子（＋）、比較器４８の出力端子、ＮＭＯＳ３４のドレイン或いはソース上の信号から、スイッチング周波数を検出するようにしてもよい。
【０１４７】
（ii） 図２２は、スイッチング周波数検出部の他の構成例を示す回路図である。
第１〜第９の実施形態で示したスイッチング周波数検出部４６，１２１は、ＮＭＯＳ３４がオンするごとに発生するワンショットパルスに基づき、ＮＭＯＳ３４のスイッチング周波数を検出している。しかしながら、ＮＭＯＳ３４がオン、オフする際に、オフしている期間は変動するのに対して、オンしている期間はほぼ一定である。よって、ＮＭＯＳ３４がオフしている期間が、単位時間にどの程度あるかを評価することにより、ＮＭＯＳ３４のスイッチング周波数を検出することが可能である。図２２のスイッチング周波数検出部は、ＮＭＯＳ３４がこのようにしてスイッチング周波数を検出する回路であり、第１から第９の実施形態に示したスイッチング周波数検出部４６，１２１と置き換えることができる。
【０１４８】
図２２のスイッチング周波数検出部は、インバータ１４１と、インバータ１４１の出力信号を分圧して分圧電圧を発生する抵抗１４２，１４３と、その分圧電圧を充電するコンデンサ１４４と、抵抗１４５と、演算増幅器１４６と、直流電源１４７と、抵抗１４８とを、備えている。抵抗１４５、演算増幅器１４６、直流電源１４７及び抵抗１４８は、引き算回路を形成し、コンデンサ１４４の充電電圧を直流電源１４７が発生する電圧から減算する機能を持つ。インバータ１４１が、例えば図１のドライバ５０の出力端子Ｑに接続される。
【０１４９】
ドライバ５０が出力する制御信号Ｓ５０が“Ｌ”のとき、ＮＭＯＳ３４は、オフしている。この状態では、インバータ１４１が“Ｈ”の出力信号を発生する。即ち、インバータ１４１は、ＮＭＯＳ３４のオフ期間を抽出するオフ期間抽出回路として動作する。抵抗１４２，１４３は、インバータ１４１の出力信号を分圧するとともに、コンデンサ１４４に平滑化して充電する。コンデンサ１４４の充電電圧が、ＮＭＯＳ３４のスイッチング周波数の逆数を示す信号となる。引き算回路は、直流電源１４７が発生する電圧からコンデンサ１４４の充電電圧を減算し、擬似的にＮＭＯＳ３４のスイッチング周波数に相当する信号を出力する。
【０１５０】
（iii） スイッチング周波数検出回路１２１の位相センサ１２１ａは、抵抗４１と抵抗４２との接続点ＮＢに接続され、接続点ＮＢ上の信号から、脈流電圧の位相を検出しているが、これに限定されず、例えば全波整流回路３２の正極に接続され、この正極が出力する脈流電圧から位相を検出してもよい。
【０１５１】
（iv） 第８の実施形態では、第１の実施形態に示すスイッチング電源装置のスイッチング周波数検出部４６をスイッチング周波数検出部１２１に変更したものであるが、第２〜７の実施形態のスイッチング電源装置及び第９の実施形態のスイッチング電源装置のスイッチング周波数検出部４６も、スイッチング周波数検出部１２１に置き換えることができる。
【０１５２】
（ｖ） 第７の実施形態では、第１の実施形態に示すスイッチング電源装置にタイマ１１１を設けたスイッチング電源装置を示したが、第２〜６の実施形態のスイッチング電源装置及び第８，９の実施形態のスイッチング電源装置にタイマ１１１を設けてもよい。
【０１５３】
（vi） 第４の実施形態では、第３の実施形態に示すスイッチング電源装置の出力変更部５２を出力変更部７１に変更し、直流出力電圧Ｖｏにヒステリシスを持たせたが、第１，２のスイッチング電源装置及び第５〜９の実施形態のスイッチング電源装置の出力変更部５２，６１，９１，１０１についても、直流出力電圧Ｖｏが、ヒステリシスを持つようにしてもよい。
【０１５４】
【発明の効果】
以上詳細に説明したように、本発明によれば、入力条件或いは出力条件が変化したときに、直流出力電圧が変更されるので、電力効率の低下が抑制可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るスイッチング電源装置を示す構成図である。
【図２】図１中のスイッチング周波数検出部の構成例を示す図である。
【図３】図１中の出力変更部を示す回路図である。
【図４】図１の入力電圧と出力直流電圧の関係を示す特性図である。
【図５】本発明の第２の実施形態に係るスイッチング電源装置を示す構成図である。
【図６】図５中の出力変更部の構成例を示す回路図である。
【図７】図５のスイッチング電源装置の入出力特性を示す図である。
【図８】本発明の第３の実施形態に係るスイッチング電源装置の構成図である。
【図９】図８中の出力変更部の構成例を示す回路図である。
【図１０】図８のスイッチング電源装置の入出力特性を示す図である。
【図１１】本発明の第４の実施形態に係るスイッチング電源装置を示す構成図である。
【図１２】図１１中の出力変更部の構成例を示す回路図である。
【図１３】図１１のスイッチング電源装置の入出力特性を示す図である。
【図１４】本発明の第５の実施形態に係るスイッチング電源装置を示す構成図である。
【図１５】図１４中の出力変更部の構成例を示す回路図である。
【図１６】本発明の第６の実施形態に係るスイッチング電源装置を示す構成図である。
【図１７】本発明の第７の実施形態に係るスイッチング電源装置を示す構成図である。
【図１８】図１７のスイッチング電源装置の直流出力電圧を示す説明図である。
【図１９】本発明の第８の実施形態に係るスイッチング電源装置を示す構成図である。
【図２０】図２０は、図１９中のスイッチング周波数検出部の構成例を示す回路図である。
【図２１】本発明の第９の実施形態に係るスイッチング電源装置を示す構成図である。
【図２２】スイッチング周波数検出部の他の構成例を示す回路図である。
【図２３】従来のスイッチング電源装置を示す構成図である。
【図２４】図２３のスイッチング電源装置の入出力特性を示す図である。
【符号の説明】
３１ 交流電源
３２ 全波整流回路
３３ コイル
３４ ＮＭＯＳ
３５ ダイオード
３７ コンデンサ
４０，６０，７０，８０，９０，１００，１１０，１２０
スイッチング制御部
４６，１２１ スイッチング周波数検出部
５２，６１，７１，８１，９１，１０１
出力変更部
１１１ タイマ
【発明の属する技術分野】
本発明は、スイッチング電源装置に関するものである。
【０００２】
【従来の技術】
図２３は、従来のスイッチング電源装置を示す構成図である。
このスイッチング電源装置は、直流出力電圧を発生する力率改善回路であり、交流電源１から交流信号を入力する全波整流回路２と、コイル５と、ダイオード６と、コンデンサ７と、Ｎチャネル型ＭＯＳＦＥＴ（以下、ＮＭＯＳという）８と、抵抗９とを備えている。
【０００３】
交流電源１の発生する交流電圧が、全波整流回路２に入力される。全波整流回路２は、交流電源１の端子間にブリッジ接続されたダイオードで構成され、交流電圧を整流して脈流電圧を発生する。
ドライバ１６は、セットされた状態で、高レベル（以下、“Ｈ”という）を出力してＮＭＯＳ８をオンさせる。ＮＭＯＳ８がオンすると、全波整流回路２の正極からコイル５、ＮＭＯＳ８、抵抗９及び全波整流回路２の負極の順に、スイッチング電流が流れる。スイッチング電流は、脈流電圧に対応した傾斜の電流であり、時間経過と共に増加し、その傾斜が脈流電圧の電圧値に依存する。このスイッチング電流がコイル５に流れることにより、エネルギーが蓄えられる。
【０００４】
抵抗９は、スイッチング電流に対応する電圧を発生し、比較器１７に与える。比較器１７は、抵抗９から与えられた電圧が基準値に到達したときに、“Ｈ”を出力し、ドライバ１６のリセット端子（Ｒ）に与える。これにより、ドライバ１６がリセットされ、ドライバ１６が、低レベル（以下、“Ｌ”という）を出力する。ドライバ１６が出力する“Ｌ”が、ＮＭＯＳ８のゲートに与えられ、ＮＭＯＳ８がオフする。
【０００５】
ＮＭＯＳ８がオフすると、コイル５に蓄えられていたエネルギーが脈流電圧に加算されてダイオード６を通過する。これにより、コンデンサ７が充電される。コンデンサ７は、平滑化コンデンサであり、コンデンサ７には、全波整流回路２が発生する脈流電圧のピーク値よりも高く昇圧された電圧が、充電される。このコンデンサ７の充電電圧が、直流出力電圧Ｖｏとして図示しない負荷に供給される。
【０００６】
コンデンサ７の両電極間に直列に接続された抵抗１０，１１は、直流出力電圧Ｖｏに対応する電圧信号を発生する。誤差増幅器１８は、抵抗１０，１１が発生する電圧信号と電源１９が発生する電圧とを比較し、その誤差に相当する電圧を出力する。誤差増幅器１８が出力する電圧は、乗算回路２０の一方の入力端子に入力される。
全波整流回路２の正極と負極との間に直列に接続された抵抗３，４は、全波整流回路２が出力する脈流電圧を分圧して、乗算回路２０の他方の入力端子に与える。
【０００７】
乗算回路２０は、抵抗３，４から与えられた電圧と誤差増幅器１８から与えられた電圧とを乗算し、乗算結果を比較器１７へ与える。この乗算回路２０の出力する乗算結果が、比較器１７の基準値になる。
【０００８】
コイル５に電磁結合するコイル１２には、コイル５からのフライバックエネルギーの放出期間中にフライバック電圧が発生し、このコイル１２に発生した電圧が比較器１４の入力端子（＋）に入力される。比較器１４は、直流電源１５が発生する基準電圧とコイル１２に発生した電圧とを比較し、コイル１２に発生した電圧がこの基準電圧以上のときに“Ｈ”を出力する。次に、コイル５からのフライバックエネルギーの放出が終了すると、コイル１２に発生していた電圧が減衰し、比較器１４は、コイル１２の発生電圧が基準電圧以下のときに“Ｌ”を出力する。これにより、ドライバ１６がセット状態になり、ＮＭＯＳ８が再びオンする。
【０００９】
以降、同様の動作が繰り返され、コンデンサ７は一定の電圧に充電される。
即ち、直流出力電圧Ｖｏが一定になるように、ＮＭＯＳ８のオン、オフするタイミングが設定される。また、ＮＭＯＳ８に流れるスイッチング電流のピーク値の時間的推移が、全波整流回路２の発生する脈流電圧の波形の相似形になり、力率が改善される。
【００１０】
【発明が解決しようとする課題】
従来のスイッチング電源装置の課題を、図２４を参照しつつ、説明する。
図２４は、図２３のスイッチング電源装置の入出力特性を示す図である。
従来の図２３のスイッチング電源装置では、ドライバ１６がセットされた状態でＮＭＯＳ８がオンし、その期間にコイル５にエネルギーが蓄積される。このコイル５に蓄積されたエネルギーによって、直流出力電圧Ｖｏが設定される。そして、直流出力電圧Ｖｏが一定値になるように、ＮＭＯＳ８がオフするタイミングが設定される。
【００１１】
ここで、交流電源１から入力される入力電圧が低い場合には、図２４のように、全波整流回路２が出力する脈流電圧のピーク値Ｖｉｐｅａｋも低くなるが、スイッチング電源装置は、直流出力電圧Ｖｏが一定になるように制御する。そのため、直流出力電圧Ｖｏに昇圧するためのエネルギーが、大きくなる。よって、コイル５やＮＭＯＳ８に流れるスイッチング電流が増大し、電力損失が大きくなって、効率が低下していた。
【００１２】
本発明は、以上のような現状を鑑みてなされた発明であり、入力条件或いは出力条件が変化しても、効率の低下を防ぐことが可能なスイッチング電源装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の観点に係るスイッチング電源装置は、コイルと、交流を整流して脈流電圧を発生する整流回路に接続され、繰り返しオン、オフし、オンしているオン期間中に該脈流電圧に対応した傾斜の電流を前記コイルに流してエネルギーを蓄積し、オフしているオフ期間に該電流を遮断するスイッチング素子と、前記オン期間に前記コイルに蓄えられたエネルギーを、直流出力電圧に変換して負荷へ出力する出力回路と、前記コイルから前記エネルギーが放出されたことを検出して前記スイッチング素子をオンさせると共に該スイッチング素子のオン期間を設定する制御信号を生成する制御回路と、繰り返してオン、オフする前記スイッチング素子のスイッチング周波数を検出するスイッチング周波数検出部と、前記検出されたスイッチング周波数に応じて前記制御信号を変化させて前記直流出力電圧を変化させる出力変更部とを備え、前記制御回路は、前記出力回路が出力している直流出力電圧を反映させた帰還信号を生成する帰還回路と、前記帰還信号に基づき前記制御信号を発生する制御信号発生手段とを備え、前記出力変更部は、前記検出されたスイッチング周波数に応じて前記帰還信号を変化させて前記制御信号を変化させることを特徴とする。
【００１４】
このような構成を採用したことにより、制御信号に基づきスイッチング素子が繰り返してオン、オフする。スイッチング素子がオンしたときに、コイルに脈流電圧に対応した傾斜の電流が流れ、スイッチング素子がオフしたときに、そのコイルに流れる電流が遮断される。コイルに電流が流れることにより、コイルにエネルギーが蓄積され、出力回路は、コイルに蓄積されたエネルギーから直流出力電圧を生成する。ここで、出力変更回路は、スイッチング素子のスイッチング周波数に応じて制御信号を変化させ、出力回路が生成する直流出力電圧を変化させる。
従って、入力条件や出力条件が変化してスイッチング素子のスイッチング周波数が変化したときに、そのスイッチング周波数の変化に応じて直流出力信号が変更される。そのため、必要以上の昇圧の回避が可能になる。また、スイッチング素子に流れる電流を低減することができ、効率の低下を防止できる。
【００１６】
この場合、前記出力変更部は、前記検出されたスイッチング周波数に応じ、該スイッチング周波数が低いときよりも該スイッチング周波数が高いときのほうが前記直流出力電圧が高くなるように前記制御信号を変化させてもよい。このようにすると、例えば入力電圧の低下や負荷が重くなることによってスイッチング周波数が低下したときには、直流出力電圧が低くなり、入力電圧の上昇や負荷が軽くなることによってスイッチング周波数が高くなったときには、直流出力電圧が高くなる。即ち、入出力条件に応じて直流出力電圧が制御でき、効率を高めることが可能になる。
【００１７】
一方、前記出力変更部は、前記検出されたスイッチング周波数の変化に応じて前記直流出力電圧を段階的に変化させてもよい。
逆に、前記出力変更部は、前記検出されたスイッチング周波数の変化に応じて前記直流出力電圧をなだらかに変化させてもよい。
この場合、前記直流出力電圧は、上限値及び下限値の両方、又は上限値或いは下限値のいずれか一方を有してもよい。
【００１８】
また、前記出力変更部は、前記検出されたスイッチング周波数の変化に応じて前記直流出力電圧を所定の関数に沿って変化させてもよい。
さらに、前記出力変更部は、前記スイッチング周波数に応じて変化させる前記直流出力電圧にヒステリシスを持たせてもよい。
また、前記出力変更部は、前記直流出力電圧を変化させるタイミングを一定時間遅らせるタイマ手段をさらに備えてもよい。
【００１９】
一方、前記スイッチング周波数検出部は、前記スイッチング素子がオンするごとに所定幅のパルスを発生するワンショットパルス発生回路と、前記ワンショットパルス発生回路が発生したパルスに基づき前記スイッチング周波数を検出して該スイッチング周波数を示す信号を生成する信号化回路と、を備えてもよい。
この場合、前記信号化回路は、前記ワンショットパルス発生回路が発生したパルスを平滑化することにより、前記スイッチング周波数を示す信号を生成してもよい。
【００２０】
また、前記スイッチング周波数検出部は、前記スイッチング素子がオフしている期間を抽出して出力信号に示すオフ期間抽出回路と、前記オフ期間抽出回路の出力信号に応じて前記オフ期間であることを示す信号を生成する信号化回路と、を備えてもよい。
【００２１】
この場合、前記信号化回路は、前記オフ期間抽出回路の出力信号を平滑化することにより、前記オフ期間であることを示す信号を生成してもよい。
【００２２】
また、前記スイッチング周波数検出部は、前記脈流電圧の各周期における前記スイッチング素子のスイッチング周波数の平均値を検出し、前記出力変更部は、前記検出されたスイッチング周波数の平均値に応じて前記制御信号を変化させて前記直流出力電圧を変化させてもよい。
また、前記スイッチング周波数検出部は、前記脈流電圧の各周期における前記スイッチング素子のスイッチング周波数の最大値を検出し、前記出力変更部は、前記検出されたスイッチング周波数の最大値に応じて前記制御信号を変化させて前記直流出力電圧を変化させてもよい。
【００２３】
また、前記スイッチング周波数検出部は、前記脈流電圧の各周期における前記スイッチング素子のスイッチング周波数の最小値を検出し、前記出力変更部は、前記検出されたスイッチング周波数の最小値に応じて前記制御信号を変化させて前記直流出力電圧を変化させてもよい。
【００２４】
また、前記スイッチング周波数検出部は、前記脈流電圧の各周期における所定の位相での前記スイッチング素子のスイッチング周波数を検出し、前記出力変更部は、前記検出されたスイッチング周波数に応じて前記制御信号を変化させて前記直流出力電圧を変化させてもよい。
【００２８】
【発明の実施の形態】
［第１の実施形態］
図１は、本発明の第１の実施形態に係るスイッチング電源装置を示す構成図である。図２は、図１中のスイッチング周波数検出部４６の構成例を示す回路図である。図３は、図１中の出力変更部５２を示す回路図である。図４は、図１のスイッチング電源装置の入出力特性を示す図である。
【００２９】
このスイッチング電源装置は、交流電源３１に接続された全波整流回路３２と、コイル３３と、スイッチング素子であるＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳという）３４と、ダイオード３５と、抵抗３６と、コンデンサ３７と、スイッチング制御部４０とを備えている。
【００３０】
全波整流回路３２は、交流電源３１にブリッジ接続された４個のダイオード３２ａ，３２ｂ，３２ｃ，３２ｄから構成されている。全波整流回路３２の正極に、コイル３３の一端が接続され、コイル３３の他端に、ＮＭＯＳ３４のドレインとダイオード３５のアノードとが接続されている。
全波整流回路３２の負極とＮＭＯＳ３４のソースとの間に、抵抗３６が接続されている。抵抗３６は、ＮＭＯＳ３４がオンしているときにコイル３３に流れるスイッチング電流を電圧に変換し、ＮＭＯＳ３４のソースと抵抗３６との接続点ＮＡから出力する。
【００３１】
ダイオード３５のカソードと全波整流回路３２の負極との間に、コンデンサ３７が接続されている。コンデンサ３７は、図示しない負荷に供給する直流出力電圧Ｖｏを蓄える素子である。全波整流回路３２の負極は、接地されている。このスイッチング電源装置は、力率改善回路であり、スイッチング制御部４０が、ＮＭＯＳ３４をオン、オフするタイミングを設定する。
【００３２】
スイッチング制御部４０には、抵抗４１，４２，４３，４４と、コイル４５と、スイッチング周波数検出部４６と、抵抗４７と、比較器４８と、直流電源４９と、ドライバ５０と、誤差増幅器５１と、出力変更部５２と、乗算回路５３と、比較器５４とが、設けられている。
【００３３】
抵抗４１及び抵抗４２は、全波整流回路３２の正極と負極との間に直列に接続されている。抵抗４１，４２は、抵抗４１と抵抗４２との接続点ＮＢから、全波整流回路３２が出力する脈流電圧を分圧した電圧信号を発生する。抵抗４３及び抵抗４４は、コンデンサ３７の両電極間に直列に接続され、コンデンサ３７で充電されている直流出力電圧Ｖｏを分圧した電圧信号を発生し、抵抗４３と抵抗４４との接続点ＮＣから出力する。
【００３４】
コイル４５は、コイル３３にコアを介して電磁結合する。コイル４５の一端が接地され、コイル４５の他端が抵抗４７の一端に接続されている。抵抗４７の他端は、比較器４８の一方の入力端子（＋）に接続されている。比較器４８の他方の入力端子（−）には、直流電源４９が接続されている。
【００３５】
比較器４８の出力端子は、例えばリセットセットフリップフロップで形成されたドライバ５０のセット端子（Ｓ）に接続されている。ドライバ５０の出力端子ＱがＮＭＯＳ３４のゲートに接続されている。ドライバ５０は、コイル４５、抵抗４７、比較器４８及び比較器５４と相俟って制御回路４０Ａを構成し、ＮＭＯＳ３４をオン、オフするタイミングを設定する制御信号Ｓ５０を発生する。
【００３６】
スイッチング周波数検出部４６は、例えば図２のように、ドライバ５０の出力端子Ｑに直列に接続された奇数段のインバータ４６ａと、２入力ＡＮＤ回路４６ｂと、抵抗４６ｃと、抵抗４６ｄと、コンデンサ４６ｅとを備えている。
奇数段のインバータ４６ａのうちの最終段のインバータ４６ａの出力端子が、ＡＮＤ回路４６ｂの一方の入力端子に接続されている。ＡＮＤ回路４６ｂの他方の入力端子には、ドライバ５０の出力端子が直接に接続されている。ＡＮＤ回路４６ｂの出力端子が、抵抗４６ｃの一端に接続されている。
【００３７】
抵抗４６ｃの他端が、抵抗４６ｄの一端とコンデンサ４６ｅの一方の電極とに接続されている。コンデンサ４６ｅの他方の電極及び抵抗４６ｄの他端は、接地されている。このようなスイッチング周波数検出部４６では、奇数段のインバータ４６ａが、遅延素子となり、ＡＮＤ回路４６ｂは、ドライバ５０が“Ｈ”の制御信号Ｓ５０を発生するごとに、ワンショットのパルスを発生する。
【００３８】
抵抗４６ｃ及び抵抗４６ｄは、ワンショットのパルスの電圧を分圧するとともに、コンデンサ４６ｅに平滑化して充電する。よって、スイッチング周波数検出部４６は、ＮＭＯＳ３４がオン、オフするスイッチング周波数に対応した電圧を充電する。コンデンサ４６ｅと抵抗４６ｃと抵抗４６ｄとの接続点がスイッチング周波数検出部４６の出力端子になり、コンデンサ４６ｅの充電電圧をスイッチング周波数を示す周波数検出信号Ｓ４６として出力する。
【００３９】
出力変更部５２は、図３に示すように、例えば直流電源５２ａと、加算器５２ｂとで構成することができる。直流電源５２ａの正極が、加算器５２ｂの一方の入力端子に接続されている。加算器５２ｂの他方の入力端子は、スイッチング周波数検出部４６の出力端子に接続されている。加算器５２ｂの出力端子が、誤差増幅器５１の一方の入力端子（−）に接続されている。
【００４０】
抵抗４１と抵抗４２との接続点ＮＢと、誤差増幅器５１の出力端子とが、乗算回路５３の各入力端子に接続されている。乗算回路５３の出力端子は、比較器５４の一方の入力端子（−）に接続されている。比較器５４の他方の入力端子（＋）は、ＮＭＯＳ３４のソースと抵抗３６との接続点ＮＡに接続されている。比較器５４の出力端子が、ドライバ５０のリセット端子（Ｒ）に接続されている。
次に、図１〜図３に示されるスイッチング電源装置の動作を、図４を参照しつつ、説明する。
【００４１】
交流電源３１は、例えば正弦波の交流電圧を発生する。全波整流回路３２は、交流電圧を全波整流して脈流電圧に変換する。スイッチング制御回路４０中のドライバ５０は、セットされた状態で、高レベル（以下、“Ｈ”という）の制御信号Ｓ５０を発生し、ＮＭＯＳ３４のゲートに与える。これにより、ＮＭＯＳ３４がオンする。ＮＭＯＳ３４がオンすると、全波整流回路３２の正極から、コイル３３、ＮＭＯＳ３４、抵抗３６、全波整流回路３２の負極の順に、脈流電圧に対応した傾斜のスイッチング電流が流れる。このスイッチング電流がコイル３３に流れることにより、エネルギーが蓄えられる。
【００４２】
スイッチング電流は、時間の経過と共に増加するとともに、その傾きが脈流電圧の瞬時値に依存する。抵抗３６は、スイッチング電流に対応する電圧を発生し、比較器５４の入力端子（＋）に与える。比較器５４は、抵抗３６から与えられた電圧が、その時点で入力端子（−）に入力されている判定用基準値に到達したときに“Ｈ”を出力し、ドライバ５０のリセット端子（Ｒ）に与える。これにより、ドライバ５０がリセットされる。リセットされたドライバ５０は、制御信号Ｓ５０を低レベル（以下、“Ｌ”という）にする。“Ｌ”の制御信号Ｓ５０は、ＮＭＯＳ３４のゲートに与えられ、ＮＭＯＳ３４がオフする。
【００４３】
ＮＭＯＳ４６がオフすると、コイル３３に蓄えられていたエネルギーが脈流電圧に加算されてダイオード３５を通過する。これにより、コンデンサ３７が充電される。コンデンサ３７には、全波整流回路３２が発生する脈流電圧のピーク値よりも高い、昇圧された電圧が充電される。このコンデンサ３７の充電電圧が、直流出力電圧Ｖｏとして図示しない負荷に供給される。
【００４４】
ＮＭＯＳ３４がオフしてコイル３３がフライバックエネルギーを放出している期間中に、コイル３３に電磁結合するコイル４５には、フライバック電圧が発生し、このコイル４５に発生した電圧が比較器４８の入力端子（＋）に入力される。比較器４８は、直流電源４９が発生する基準電圧とコイル４５に発生した電圧とを比較し、コイル４５に発生した電圧が基準電圧以上のときに“Ｈ”を出力する。そして、コイル３３からのフライバックエネルギーの放出が終了すると、コイル４５に発生していた電圧が減衰する。比較器４８は、コイル４５に発生している電圧が直流電源４９が発生する基準電圧以下になったときに“Ｌ”を出力する。これにより、ドライバ５０がセットされ、ＮＭＯＳ３４が再びオンする。
【００４５】
以上のようにして、ＮＭＯＳ３４はオン、オフを繰り返し、コンデンサ３７には、昇圧された直流出力電圧Ｖｏが充電される。
【００４６】
図１のスイッチング電源装置には、従来の図２３のスイッチング電源装置とは異なり、スイッチング周波数検出部４６と出力変更部５２とが設けられている。スイッチング周波数検出部４６には、ドライバ５０の出力する制御信号Ｓ５０が入力される。制御信号Ｓ５０が“Ｌ”で、ＮＭＯＳ３４がオフしている状態で、ＡＮＤ回路４６ｂの一方の入力端子には、奇数段のインバータ４６ａのうちの最終段のインバータ４６ａから“Ｈ”が入力されると共に、“Ｌ”の制御信号Ｓ５０が他方の入力端子に入力されている。よって、ＡＮＤ回路４６ｂは、“Ｌ”を出力している。
【００４７】
ドライバ５０がセットされて制御信号Ｓ５０が“Ｈ”に遷移すると、“Ｈ”の制御信号Ｓ５０が入力されたＡＮＤ回路４６ｂの出力信号は、“Ｌ”から“Ｈ”に遷移する。奇数段のインバータ４６ａは、制御信号Ｓ５０の遷移を遅延して伝搬する。よって、奇数段のインバータ４６ａのうちの最終段のインバータ４６ａの出力信号は、インバータ４６ａのトータルの遅延時間分遅れて、“Ｌ”に変化する。最終段のインバータ４６ａの出力信号が“Ｌ”に遷移したときに、ＡＮＤ回路４６ｂの出力信号は、再び“Ｌ”になる。抵抗４６ｃ及び抵抗４６ｄは、ＡＮＤ回路４６ｂの出力信号を分圧すると共に、コンデンサ４６ｅに平滑化して充電する。
【００４８】
即ち、制御信号Ｓ５０が“Ｈ”になるごとに、ＡＮＤ回路４６ｂはワンショットのパルスを出力し、コンデンサ４６ｅには、そのパルスの電圧が平滑化されて充電される。よって、スイッチング周波数検出部４６は、繰り返しオン、オフするＮＭＯＳ３４のスイッチング周波数を検出し、そのスイッチング周波数に対応する電圧をコンデンサ４６ｅに充電する。コンデンサ４６ｅの充電電圧は、スイッチング周波数を示す周波数検出信号Ｓ４６として出力変更部５２へ与えられる。
【００４９】
出力変更部５２中の加算器５２ｂは、スイッチング周波数検出部４６のコンデンサ４６ｅから与えられた周波数検出信号Ｓ４６と直流電源５２ａから与えられた基準電圧との間の和を求め、この和を示す電圧信号Ｓ５２を出力する。電圧信号Ｓ５２は、その時点のスイッチング周波数と所定値とを比べた結果となる。
【００５０】
出力変更部５２の加算器５２ｂから出力された電圧信号Ｓ５２は、誤差増幅器５１の入力端子（＋）に入力される。誤差増幅器５１の入力端子（−）には、抵抗４３及び抵抗４４が発生した電圧信号が、接続点ＮＣから入力されている。抵抗４３及び抵抗４４が発生する電圧信号は、直流出力電圧Ｖｏに対応したものである。誤差増幅器５１は、加算器５２ｂから与えられた電圧信号Ｓ５２と、接続点ＮＣから与えられた電圧信号との差分を求め、その差分を帰還信号Ｓ５１として乗算回路５３へ与える。
【００５１】
乗算回路５３には、抵抗４１及び抵抗４２で分圧された脈流電圧が入力されている。乗算回路５３は、誤差増幅器５１から与えられた帰還信号Ｓ５１と、分圧された脈流電圧とを乗算し、乗算結果の出力信号Ｓ５３を比較器５４の入力端子（−）に与える。乗算回路５３の出力信号Ｓ５３は、全波整流回路３２が発生する脈流電圧に相似である。この出力信号Ｓ５３が、比較器５４の判定用基準値となる。
【００５２】
以上のようなスイッチング周波数検出部４６と出力変更部５２とが設けられたスイッチング電源装置では、例えば入力電圧が変化したり、負荷の軽重が変わることによって、直流出力電圧Ｖｏが変化する。以下に、その理由を説明する。
例えば、交流電源３１から入力される入力電圧が高くなると、全波整流回路３２が出力する脈流電圧のピーク値Ｖｉｐｅａｋも高くなる。脈流電圧が上昇することにより、ＮＭＯＳ３４がオンしたときに流れるスイッチング電流の傾斜が増加する。スイッチング電流の傾斜が増加すると、抵抗３６が発生する電圧が速く判定用基準値に到達する。これにより、比較器５４の出力信号が“Ｈ”に遷移するタイミングが速まる。よって、ＮＭＯＳ３４のオフするタイミングが速くなる。
【００５３】
ＮＭＯＳ３４のスイッチング周波数が高くなると、それに比例してスイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６が増加する。出力変更部５２で出力する電圧信号Ｓ５２も増加する。その結果、誤差増幅器５１が出力する帰還信号Ｓ５１が増加し、乗算回路５３の出力信号のレベルが高くなる。乗算回路５３の出力信号を判定用基準値として入力する比較器５４では、出力信号が“Ｈ”に遷移するタイミングが遅れるようになる。これにより、ドライバ５０がリセットされるタイミングが遅れ、ＮＭＯＳ３４がオフするタイミングが遅れる。つまり、スイッチング電流が流れている時間が増加する。よって、コイル３３に蓄えられるエネルギーが増加し、直流出力電圧Ｖｏが上昇する。
【００５４】
逆に、交流電源３１からの入力電圧が低くなると、ＮＭＯＳ３４のスイッチング周波数が一旦低下する。これにより、スイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６が降下し、出力変更部５２で出力する電圧信号Ｓ５２も減少する。その結果、誤差増幅器５１が出力する帰還信号Ｓ５１が減少し、乗算回路５３の出力信号のレベルが低下する。乗算回路５３の出力信号のレベルが低くなることにより、比較器５４の出力信号が“Ｈ”に遷移するタイミングが速まり、ＮＭＯＳ３４がオフされるタイミングが速まる。従って、スイッチング電流が流れている時間が減少する。よって、コイル３３に蓄えられるエネルギーが低下し、直流出力電圧Ｖｏが降下する。
【００５５】
従って、交流電源３１から入力される入力電圧に応じて、全波整流回路３２が出力する脈流電圧のピーク値Ｖｉｐｅａｋが直線的に変化し、直流出力電圧Ｖｏが、図４のように、直線的に変化する。入力電圧が低いときには、直流出力電圧Ｖｏが低く、入力電圧が高ければ、直流出力電圧Ｖｏは高くなる。
【００５６】
一方、直流出力電圧Ｖｏの供給を受ける負荷が重くなったときには、放電により、直流出力電圧Ｖｏが低下しようとし、誤差増幅器５１の出力する帰還信号Ｓ５１が増加する。これにより、乗算回路５３の出力信号のレベルが上昇し、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、遅くなる。よって、ＮＭＯＳ３４のスイッチング周波数が低くなる。
スイッチング周波数が低くなると、スイッチング周波数検出部４６の出力電圧が低くなり、出力変更部５２の出力電圧も低くなる。そのため、誤差増幅器５１の基準電圧が低くなって、直流出力電圧Ｖｏが低くなる。
【００５７】
逆に、直流出力電圧Ｖｏの供給を受ける負荷が軽くなったときは、直流出力電圧Ｖｏが増加しようとし、誤差増幅器５１の出力する帰還信号Ｓ５１が減少する。これにより、乗算回路５３の出力信号のレベルが低下し、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、速くなる。よって、ＮＭＯＳ３４のスイッチング周波数が高くなる。
スイッチング周波数が高くなると、スイッチング周波数検出部４６の出力電圧が高くなり、出力変更部５２の出力電圧も高くなる。そのため、誤差増幅器５１の基準電圧が高くなって、直流出力電圧Ｖｏが高くなる。
【００５８】
以上のように、本実施形態のスイッチング電源装置には、次のような利点がある。
（１）スイッチング周波数検出部４６、出力変更部５２を設け、誤差増幅器５１の入力端子（−）に与える基準値を、ＮＭＯＳ３４のスイッチング周波数に応じて変化させるようにしたので、交流電源３１が発生する交流電圧が低い場合には、直流出力電圧Ｖｏを低くでき、交流電圧が高い場合には、直流出力電圧Ｖｏを高くできる。同様に、負荷が軽い場合には、直流出力電圧Ｖｏを高くでき、負荷が重い場合には、直流出力電圧Ｖｏを低くできる。即ち、入出力条件に応じて直流出力電圧Ｖｏを調整できる。よって、昇圧エネルギーを抑制し、スイッチング電流を低減することができ、効率を向上できる。
（２）スイッチング周波数に応じて、直流出力電圧Ｖｏをなだらかに変化させることができる。
【００５９】
［第２の実施形態］
図５は、本発明の第２の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中の要素と共通する要素には、共通の符合が付されている。図６は、図５中の出力変更部６１の構成例を示す回路図である。図７は、図５のスイッチング電源装置の入出力特性を示す図である。
【００６０】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部６０に変更したものである。スイッチング制御部６０は、スイッチング制御部４０の出力変更部５２を出力変更部６１に置換したものであり、他はスイッチング制御部４０と同様の構成になっている。
【００６１】
出力変更部６１は、直流電源６１ａと、加算器６１ｂと、直流電源６１ｃと、ツェナーダイオード６１ｄと、抵抗６１ｅと、ダイオード６１ｆ，６１ｇとで構成されている。
直流電源６１ａは、加算器６１ｂの一方の入力端子に接続されている。加算器６１ｂの他方の入力端子には、スイッチング周波数検出部４６から、ＮＭＯＳ３４のスイッチング周波数を示す周波数検出信号Ｓ４６が入力されるようになっている。加算器６１ｂの出力端子は、抵抗６１ｅの一端に接続されている。抵抗６１ｅの他端が、ツェナーダイオード６１ｄのカソードに接続されると共に，ダイオード６１ｇのアノードに接続されている。直流電源６１ｃは、ダイオード６１ｆのアノードに接続されている。ダイオード６１ｇ，６１ｆのカソードが、誤差増幅器５１の入力端子（＋）に接続されている。ツェナーダイオード６１ｄのアノードは、接地されている。
【００６２】
次に、このスイッチング電源装置の動作を、説明する。
交流電源３１は、第１の実施形態と同様に、正弦波の交流電圧を発生し、全波整流回路３２は、交流電圧を全波整流して脈流電圧に変換する。脈流電圧に対し、このスイッチング電源装置は、基本的に第１の実施形態のスイッチング電源装置と同様の動作をする。即ち、スイッチング制御部６０中のドライバ５０は、セットされた状態で“Ｈ”の制御信号Ｓ５０を発生し、ＮＭＯＳ３４をオンさせて、コイル３３、ＮＭＯＳ３４、抵抗３６にスイッチング電流を流す。スイッチング電流がコイル３３に流れることにより、エネルギーが蓄えられる。
【００６３】
抵抗３６が、スイッチング電流に対応する電圧を発生し、比較器５４の入力端子（＋）に与える。比較器５４は、抵抗３６から与えられた電圧が、その時点で入力端子（−）に入力されている判定用基準値に到達したときに“Ｈ”を出力し、ドライバ５０のリセット端子（Ｒ）に与える。これにより、ドライバ５０がリセットされる。リセットされたドライバ５０は、制御信号Ｓ５０を“Ｌ”にする。“Ｌ”の制御信号Ｓ５０は、ＮＭＯＳ３４のゲートに与えられ、ＮＭＯＳ３４がオフする。
【００６４】
ＮＭＯＳ４６がオフすることにより、コイル３３に蓄えられていたエネルギーが脈流電圧に加算されてダイオード３５を通過し、コンデンサ３７に充電される。コンデンサ３７には、昇圧された直流出力電圧Ｖｏが充電される。
【００６５】
コイル４５には、コイル３３がフライバックエネルギーを放出している期間中に、フライバック電圧が発生し、このコイル４５が発生した電圧が比較器４８の入力端子（＋）に入力される。比較器４８は、直流電源４９が発生する基準電圧とコイル４５に発生した電圧とを比較し、コイル４５に発生した電圧が基準電圧以上のときに“Ｈ”を出力する。そして、コイル３３からのフライバックエネルギーの放出が終了すると、コイル４５に発生していた電圧が減衰する。比較器４８は、コイル４５に発生している電圧が、直流電源４９の発生する基準電圧以下になったときに“Ｌ”を出力する。これにより、ドライバ５０がセットされ、ＮＭＯＳ３４が再びオンする。
【００６６】
以上のようにして、ＮＭＯＳ３４はオン、オフし、コンデンサ３７には、昇圧された直流出力電圧Ｖｏが充電される。
一方、スイッチング周波数検出部４６は、第１の実施形態と同様に動作し、ドライバ５０の出力する制御信号Ｓ５０に基づき、ＮＭＯＳ３４のスイッチング周波に対応する電圧をコンデンサ４６ｅに充電し、その充電電圧をスイッチング周波数を示す周波数検出信号Ｓ４６として出力変更部６１へ出力する。
出力変更部６１中の加算器６１ｂは、スイッチング周波数検出部４６から与えられた周波数検出信号Ｓ４６と直流電源６１ａから与えられた基準電圧との和を求め、誤差増幅器５１の入力端子（−）へ出力する。
【００６７】
ここで、直流電源６１ｃは、加算器６１ｂの出力信号に対して最低値を設定する。即ち、加算器６１ｂの出力信号が低下し、直流電源６１ｃの発生する電圧より低下しても、直流電源６１ｃは、誤差増幅器５１の入力端子（＋）の電圧を直流電源６１ｃの発生する電圧に固定する。
【００６８】
一方、ツェナーダイオード６１ｄは加算器６１ｂの出力信号に上限値を設定する。即ち、加算器６１ｂの出力信号が上昇したときに、ツェナーダイオード６１ｄが降伏し、誤差増幅器５１の入力端子（＋）の電圧をツェナーダイオード６１ｄの降伏電圧に固定する。
直流電源６１ｃ及びツェナーダイオード６１ｄによって上限或いは下限が設定される加算器６１ｂの出力信号が、出力変更部６１の出力する電圧信号Ｓ６１になる。
誤差増幅器５１の入力端子（−）には、直流出力電圧Ｖｏを分圧した電圧信号が、接続点ＮＣから入力されている。誤差増幅器５１は、出力変更回路６１から与えられた電圧信号Ｓ６１と、接続点ＮＣから与えられた電圧信号との差分を求め、帰還信号Ｓ５１として乗算回路５３へ与える。
乗算回路５３には、抵抗４１及び抵抗４２で分圧された脈流電圧が入力されている。乗算回路５３は、誤差増幅器５１から与えられた帰還信号Ｓ５１と、分圧された脈流電圧とを乗算し、この乗算結果の出力信号を比較器５４の入力端子（−）に与える。乗算回路５３の出力信号は、比較器５４の判定用基準値となる。
【００６９】
乗算回路５３の出力信号は、ＮＭＯＳ３４のスイッチング周波数に応じて変化する。従って、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、スイッチング周波数に依存して変化すると共に、ドライバ５０のリセットされるタイミングが、変化する。これにより、ＮＭＯＳ３４がオフするタイミングが、変化し、コイル３３に蓄積されるエネルギーが変化して、直流出力電圧Ｖｏが変化するように制御される。
例えば、交流電源３１から入力される入力電圧が高くなると、全波整流回路３２が出力する脈流電圧のピーク値Ｖｉｐｅａｋも高くなる。脈流電圧が上昇することにより、抵抗３６が発生する電圧が速く判定用基準値に到達する。これにより、比較器５４の出力信号が“Ｈ”に遷移するタイミングが速まる。よって、ＮＭＯＳ３４がオフするタイミングが速くなる。
【００７０】
ＮＭＯＳ３４がオフするタイミングが速くなって、ＮＭＯＳ３４のスイッチング周波数が高くなると、それに比例してスイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６が増加する。
【００７１】
周波数検出信号Ｓ４６が増加することにより、出力変更部６１中の加算器６１ｂの出力信号が増加する。周波数検出信号Ｓ４６が増加しても、加算器６１ｂの出力信号が上限値或いは下限値に固定される場合には、出力変更部６１が出力する電圧信号Ｓ６１が変化しない。上限値或いは下限値に固定されないときには、出力変更部６１の出力する電圧信号Ｓ６１が上昇する。
【００７２】
電圧信号Ｓ６１が変化して高くなると、誤差増幅器５１の出力する帰還信号Ｓ５１も増加する。帰還信号Ｓ５１が増加すると、乗算回路５３の出力信号のレベルが高くなる。
【００７３】
乗算回路５３の出力信号を判定用基準値として入力する比較器５４では、出力信号が“Ｈ”に遷移するタイミングが遅れるようになる。これにより、ドライバ５０がリセットされるタイミングが遅れ、ＮＭＯＳ３４がオフされるタイミングが遅れる。従って、スイッチング電流が流れている時間が増加する。よって、コイル３３に蓄えられるエネルギーが増加し、直流出力電圧Ｖｏが上昇する。出力変更部６１の出力する電圧信号Ｓ６１が変化しない場合には、乗算回路５３の出力信号か変化せず、直流出力電圧Ｖｏが、変化しない。
【００７４】
交流電源３１から入力する入力電圧が低くなると、ＮＭＯＳ３４のスイッチング周波数が一旦低下する。これにより、スイッチング周波数検出部４６で出力する周波数検出信号Ｓ４６が降下する。
【００７５】
周波数検出信号Ｓ４６が降下することにより、出力変更部６１中の加算器６１ｂの出力信号が低下する。周波数検出信号Ｓ４６が降下しても、加算器６１ｂの出力信号が上限値或いは下限値に固定される場合には、出力変更部６１が出力する電圧信号Ｓ６１が変化しない。上限値或いは下限値に固定されないときには、出力変更部６１の出力する電圧信号Ｓ６１が降下する。
【００７６】
電圧信号Ｓ６１が変化して低くなると、誤差増幅器５１の出力する帰還信号Ｓ５１も低下する。帰還信号Ｓ５１が低下すると、乗算回路５３の出力信号のレベルが低くなる。
【００７７】
乗算回路５３の出力信号を判定用基準値として入力する比較器５４では、出力信号が“Ｈ”に遷移するタイミングが速くなる。これにより、ドライバ５０がリセットされるタイミングが速まり、ＮＭＯＳ３４がオフされるタイミングが速まる。従って、スイッチング電流が流れている時間が少なくなる。よって、コイル３３に蓄えられるエネルギーが減少し、直流出力電圧Ｖｏが低下する。出力変更部６１の出力する電圧信号Ｓ６１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが、変化しない。
【００７８】
従って、交流電源３１から入力される入力電圧に応じて、全波整流回路３２が出力する脈流電圧のピーク値が直線的に変化するが、直流主力電圧Ｖｏが、図７のように、上限値と下限値とを持つ。入力電圧が低いときには、直流出力電圧Ｖｏが低く、入力電圧が高ければ、直流出力電圧Ｖｏは高くなる。
【００７９】
一方、直流出力電圧Ｖｏの供給を受ける負荷が重くなったときには、直流出力電圧Ｖｏが低下しようとし、誤差増幅器５１の出力する帰還信号Ｓ５１が増大する。これにより、乗算回路５３の出力信号のレベルが上昇し、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、遅くなる。よって、ＮＭＯＳ３４のスイッチング周波数が低下する。
スイッチング周波数が低くなると、スイッチング周波数検出部４６の出力電圧が低くなり、出力変更部６１の出力電圧も低くなる。そのため、誤差増幅器５１の基準電圧が低くなるため、直流出力電圧Ｖｏも低くなる。出力変更部６１の出力する電圧信号Ｓ６１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが変化しない。
【００８０】
逆に、直流出力電圧Ｖｏの供給を受ける負荷が軽くなったときは、直流出力電圧Ｖｏが増加しようとし、誤差増幅器５１の出力する帰還信号Ｓ５１が減少する。これにより、乗算回路５３の出力信号のレベルが低下し、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、速くなる。よって、ＮＭＯＳ３４のスイッチング周波数が高くなる。
スイッチング周波数が高くなると、スイッチング周波数検出部４６の出力電圧が高くなり、出力変更部６１の出力電圧も高くなる。そのため、誤差増幅器５１の基準電圧が高くなるため、直流出力電圧Ｖｏも高くなる。出力変更部６１の出力する電圧信号Ｓ６１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが、変化しない。
【００８１】
以上のように、本実施形態に係るスイッチング電源装置は、第１の実施形態に係るスイッチング電源装置と同様の（１），（２）の利点を有すると共に、さらに、次の（３）のような効果が期待できる。
【００８２】
（３） 入出力条件の変化によって制御される直流出力電圧Ｖｏに上限値と下限値が設けられるので、不測の事態が発生しても、必要以上に直流出力電圧Ｖｏが変化することを防止できる。よって、スイッチング電源装置の信頼性を確保できるとともに、負荷に対する安全性も確保できる。
【００８３】
［第３の実施形態］
図８は、本発明の第３の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中の要素と共通する要素には、共通の符合が付されている。図９は、図８中の出力変更部７１の構成例を示す回路図である。図１０は、図８のスイッチング電源装置の入出力特性を示す図である。
【００８４】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部７０に変更したものである。スイッチング制御部７０は、スイッチング制御部４０の出力変更部５２を出力変更部７１に置換したものであり、他はスイッチング制御部４０と同様の構成になっている。
【００８５】
出力変更部７１は、直流電源７１ａと、比較器７１ｂとを備えている。
直流電源７１ａは、比較器７１ｂの一方の入力端子（−）に接続されている。比較器７１ｂの他方の入力端子（＋）には、スイッチング周波数検出部４６からスイッチング周波数に対応する周波数検出信号Ｓ４６が与えられる。
【００８６】
比較器７１ｂの出力端子には、抵抗７１ｃの一端が接続されている。抵抗７１ｃの他端には、ダイオード７１ｄのカソードが接続されている。ダイオード７１ｄのアノードは、一端が直流電源７１ｆに接続された抵抗７１ｅと、誤差増幅器５１の入力端子（＋）とに接続されている。
【００８７】
次に、このスイッチング電源装置の動作を、説明する。
交流電源３１は、正弦波の交流電圧を発生し、全波整流回路３２は、交流電圧を全波整流して脈流電圧に変換する。脈流電圧に対し、このスイッチング電源装置は、ＮＭＯＳ３４を繰り返してオン、オフし、直流出力電圧Ｖｏをコンデンサ３７に充電して負荷に供給する。直流出力電圧Ｖｏをコンデンサ３７に充電する基本的動作は、第１及び第２の実施形態と同様である。
【００８８】
スイッチング周波数検出部４６は、ドライバ５０の出力する制御信号Ｓ５０に基づき、ＮＭＯＳ３４のスイッチング周波に対応する電圧をコンデンサ４６ｅに充電し、その充電電圧を、スイッチング周波数を示す周波数検出信号Ｓ４６として出力変更部７１へ出力する。
【００８９】
出力変更部７１中の比較器７１ｂは、スイッチング周波数検出部４６から与えられた周波数検出信号Ｓ４６と直流電源７１ａから与えられた基準電圧とを比較する。信号Ｓ４６が直流電源７１ａから与えられた基準電圧よりも高い場合には、比較器７１ｂが“Ｈ”を出力するので、ダイオード７１ｄがオフ状態になる。この場合には、抵抗７１ｅは、直流電源７１ｆが発生する電圧に対応する電圧を発生し、誤差増幅器５１の入力端子（＋）に与える。
【００９０】
逆に、スイッチング周波数検出部４６から与えられた周波数検出信号Ｓ４６が低い場合には、比較器７１ｂが“Ｌ”を出力する。この場合には、ダイオード７１ｄがオン状態になる。これにより、誤差増幅器５１の入力端子（＋）の電圧が低下する。即ち、出力変更部７１の出力する電圧信号Ｓ７１は、ＮＭＯＳ３４のスイッチング周波数に応じて２段階に変化する。
【００９１】
出力変更部７１の出力する電圧信号Ｓ７１は、誤差増幅器５１の入力端子（＋）に入力される。誤差増幅器５１は、電圧信号Ｓ７１と、接続点ＮＣから与えられた電圧信号との差分を求め、この差分を帰還信号Ｓ５１として乗算回路５３へ与える。
【００９２】
乗算回路５３は、誤差増幅器５１から与えられた帰還信号Ｓ５１と、抵抗４１及び抵抗４２で分圧された脈流電圧とを乗算し、乗算結果の出力信号を比較器５４の入力端子（−）に与える。乗算回路５３の出力信号は、比較器５４の基準値になる。
【００９３】
このスイッチング電源装置でも、入力電圧が変化したり、負荷の軽重が変わることによって、直流出力電圧Ｖｏが変化する。
例えば、入力電圧である交流電源３１が発生する交流電圧が高くなると、全波整流回路３２が出力する脈流電圧のピーク値Ｖｉｐｅａｋも高くなる。脈流電圧が上昇することにより、抵抗３６に流れる電流の傾斜が大きくなる。これにより、比較器５４の出力信号が“Ｈ”に遷移するタイミングが速まる。よって、ＮＭＯＳ３４がオフするタイミングが速くなる。
【００９４】
ＮＭＯＳ３４がオフするタイミングが速くなって、ＮＭＯＳ３４のスイッチング周波数が高くなると、それに比例してスイッチング周波数検出部４６で出力する周波数検出信号Ｓ４６が増加する。
【００９５】
周波数検出信号Ｓ４６が増加することにより、それまでオン状態であった出力変更部７１中のダイオード７１ｄがオフすると、出力変更部７１が出力する電圧号Ｓ７１が変化する。周波数検出信号Ｓ４６が増加しても、ダイオード７１ｄがオン状態のままのときには、出力変更部７１が出力する電圧信号Ｓ７１が変化しない。また、すでにダイオード７１ｂがオフ状態になっており、周波数検出信号Ｓ４６が増加しても、ダイオード７１ｂがオン状態にならない場合には、出力変更部７１の出力する電圧信号Ｓ７１が変化しない。
【００９６】
電圧信号Ｓ７１が変化して高くなると、誤差増幅器５１の出力する帰還信号Ｓ５１も増加する。帰還信号Ｓ５１が増加すると、乗算回路５３の出力信号のレベルが高くなる。
【００９７】
乗算回路５３の出力信号を基準電圧として入力する比較器５４では、出力信号が“Ｈ”に遷移するタイミングが遅れるようになる。これにより、ドライバ５０がリセットされるタイミングが遅れ、ＮＭＯＳ３４がオフされるタイミングが遅れる。よって、コイル３３に蓄えられるエネルギーが増加し、直流出力電圧Ｖｏが上昇する。出力変更部７１の出力する電圧信号Ｓ７１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが変化しない。
【００９８】
交流電源３１からの入力電圧が低くなると、ＮＭＯＳ３４のスイッチング周波数が一旦低下する。これにより、スイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６が降下する。
【００９９】
周波数検出信号Ｓ４６が降下することにより、それまでオフ状態であった出力変更部７１中のダイオード７１ｄがオンすると、出力変更部７１が出力する電圧号Ｓ７１が変化する。周波数検出信号Ｓ４６が降下しても、ダイオード７１ｄがオフ状態のままのときには、出力変更部７１が出力する電圧信号Ｓ７１が変化しない。また、すでにダイオード７１ｂがオン状態になっており、周波数検出信号Ｓ４６が降下しても、ダイオード７１ｂがオフ状態にならない場合には、出力変更部７１の出力する電圧信号Ｓ７１が変化しない。
【０１００】
電圧信号Ｓ７１が変化して低くなると、誤差増幅器５１の出力する帰還信号Ｓ５１も低下する。帰還信号Ｓ５１が低下すると、乗算回路５３の出力信号のレベルが低くなる。
【０１０１】
乗算回路５３の出力信号を基準値として入力する比較器５４では、出力信号が“Ｈ”に遷移するタイミングが速くなる。これにより、ドライバ５０がリセットされるタイミングが速まり、ＮＭＯＳ３４がオフされるタイミングが速まる。従って、スイッチング電流が流れている時間が少なくなる。よって、コイル３３に蓄えられるエネルギーが減少し、直流出力電圧Ｖｏが低下する。出力変更部７１の出力する電圧信号Ｓ７１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが変化しない。
【０１０２】
従って、交流電源３１から入力される入力電圧に応じて、全波整流回路３２が出力する脈流電圧のピーク値が直線的に変化するが、直流主力電圧Ｖｏが、図１０のように、段階的に変化する。入力電圧が低いときには、直流出力電圧Ｖｏが低く、入力電圧が高ければ、直流出力電圧Ｖｏは高くなる。
【０１０３】
一方、直流出力電圧Ｖｏの供給を受ける負荷が、重くなったときには、放電により、直流出力電圧Ｖｏが低下しようとし、誤差増幅器５１の出力する帰還信号Ｓ５１が増加する。これにより、乗算回路５３の出力信号のレベルが上昇し、比較器５４の出力信号“Ｈ”に遷移するタイミングが、遅くなる。よって、ＮＭＯＳ３４のスイッチング周波数が低下する。
スイッチング周波数が低くなると、スイッチング周波数検出部４６の出力電圧が低くなり、出力変更部７１の出力電圧も低くなる。そのため、誤差増幅器５１の基準電圧が低くなるため、直流出力電圧Ｖｏも低くなる。出力変更部７１の出力する電圧信号Ｓ７１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが変化しない。
【０１０４】
逆に、直流出力電圧Ｖｏの供給を受ける負荷が軽くなったときは、直流出力電圧Ｖｏが増加しようとし、誤差増幅器５１の出力する電圧信号Ｓ５１が減少する。これにより、乗算回路５３の出力信号のレベルが低下し、比較器５４の出力信号が“Ｈ”に遷移するタイミングが、速くなる。よって、ＮＭＯＳ３４のスイッチング周波数が高くなる。
スイッチング周波数が高くなると、スイッチング周波数検出部４６の出力電圧が高くなり、出力変更部７１の出力電圧も高くなる。そのため、誤差増幅器５１の基準電圧が高くなるため、直流出力電圧Ｖｏも高くなる。出力変更部７１の出力する電圧信号Ｓ７１が変化しない場合には、乗算回路５３の出力信号が変化せず、直流出力電圧Ｖｏが変化しない。
【０１０５】
以上のように、本実施形態に係るスイッチング電源装置は、第１の実施形態に係るスイッチング電源装置と同様の（１）の利点を有すると共に、入力条件或いは出力条件の変化によって制御される直流出力電圧Ｖｏを、段階的に変化させることができる。
【０１０６】
［第４の実施形態］
図１１は、本発明の第４の実施形態に係るスイッチング電源装置を示す構成図であり、第３の実施形態を示す図８と共通する要素には共通の符号が付されている。図１２は、図１１中の出力変更部８１の構成例を示す回路図である。図１３は、図１１のスイッチング電源装置の入出力特性を示す図である。
【０１０７】
このスイッチング電源装置は、前述の第３の実施形態のスイッチング電源装置中のスイッチング制御部７０をスイッチング制御部８０に変更したものである。スイッチング制御部８０は、スイッチング制御部７０の出力変更部７１を出力変更部８１に置換したものであり、他はスイッチング制御部７０と同様の構成になっている。
【０１０８】
出力変更部８１は、直流電源８１ａと、比較器８１ｂとを備えている。
直流電源８１ａは、比較器８１ｂの一方の入力端子（−）に接続されている。比較器８１ｂの他方の入力端子（＋）には、スイッチング周波数検出部４６からスイッチング周波数を示す周波数検出信号Ｓ４６が与えられる。
比較器８１ｂの出力端子には、抵抗８１ｃの一端が接続されている。抵抗８１ｃの他端には、ダイオード８１ｄのカソードが接続されている。ダイオード８１ｄのアノードは、一端が直流電源８１ｆに接続された抵抗８１ｅの他端と、誤差増幅器５１の入力端子（＋）とに接続されている。
【０１０９】
出力変更部８１には、抵抗８１ｇがさらに設けられている。抵抗８１ｇは、比較器８１ｂの入力端子（＋）と、比較器８１ｂの出力端子との間に接続されている。
【０１１０】
即ち、出力変更部８１は、第３の実施形態の出力変更部７１の比較器７１ｂの入力端子（＋）と出力端子との間に抵抗８１ｇを接続したものと同様になっている。
【０１１１】
次に、このスイッチング電源装置の動作を説明する。
出力変更部８１の抵抗８１ｃ、ダイオード８１ｄ，抵抗８１ｅ及び直流電源８１ｆは、第３の実施形態の抵抗７１ｃ、ダイオード７１ｄ，抵抗７１ｅ及び直流電源７１ｆと同様に動作し、出力変更部８１が出力する電圧信号Ｓ８１を２段階に設定する。これに対し、抵抗８１ｇは、比較器８１ｂの出力端子の電圧を比較器８１ｂの入力端子（＋）に与える。そのため、出力変更部８１が出力する電圧信号Ｓ８１は、ヒステリシスを持つようになる。スイッチング制御部８０の他の動作は、第３の実施形態と同様である。よって、入力電圧の変化や負荷の軽重により、直流出力電圧Ｖｏが段階的に変化するが、図１３のように、直流出力電圧Ｖｏがヒステリシスを持つことになる。
【０１１２】
以上のように、本実施形態のスイッチング電源装置では、出力変更部８１に抵抗８１ｇを設け、直流出力電圧Ｖｏがヒステリシスを持つようにしたので、直流出力電圧Ｖｏが変化した後に、その直流出力電圧Ｖｏがふらつくことを防止できる。
【０１１３】
［第５の実施形態］
図１４は、本発明の第５の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中と共通する要素には、共通の符号が付されている。図１５は、図１４中の出力変更部９１の構成例を示す回路図である。
【０１１４】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部９０に変更したものである。スイッチング制御部９０のスイッチング制御部４０と異なる点は、出力変更部５２を出力変更部９１に置換すると共に、誤差増幅器５１の入力端子（−）に、出力変換部９１の出力端子を接続したことである。
【０１１５】
誤差増幅器５１の入力端子（＋）は、直流電源５１ａと接続され、誤差増幅器５１の入力端子（＋）には、直流電源５１ａから直流電圧が入力される。抵抗４３と抵抗４４との接続点ＮＣは、出力変更部９１に接続され、直流出力電圧Ｖｏが分圧されて、出力変更部９１に入力される。スイッチング制御部９０の他の成は、スイッチング制御部４０と同様である。
【０１１６】
出力変更部９１は、ダイオード９１ａと、ダイオード９１ｂと、加算器９１ｃと、直流電源９１ｄと、で構成されている。ダイオード９１ａは抵抗で構成してもよい。
ダイオード９１ａのアノードには、接続点ＮＣの電圧が入力される。ダイオード９１ａのカソードは、出力変更部９１の出力端子となり、誤差増幅器５１の入力端子（−）に接続されている。加算器９１ｃの一方の入力端子には、スイッチング周波数検出部４６から周波数検出信号Ｓ４６が入力され、加算器９１ｃの他方の入力端子には、直流電源９１ｄが接続されている。加算器９１ｃの出力端子は、ダイオード９１ｂのアノードに接続されている。ダイオード９１ｂのカソードは、誤差増幅器５１の入力端子（−）に接続されている。
【０１１７】
このスイッチング電源装置では、出力変更部９１中の加算器９１ｃの一方の入力端子に、ＮＭＯＳ３４のスイッチング周波数を示す周波数検出信号Ｓ４６が入力され、加算器９１ｃの他方の入力端子に直流電源９１ｄの発生する直流電圧が入力される。加算器９１ｃの出力電圧と、直流出力電圧Ｖｏを分圧した分圧電圧とが、各ダイオード９１ａ，９１ｂをそれぞれ介して、誤差増幅器５１の入力端子（−）に入力される。
通常、周波数検出信号Ｓ４６と直流電源９１ｄの発生する直流電圧との和を出力する加算器９１ｃの出力電圧が、直流電源５１ａの電圧よりも高くなるようにしておく。このようにすると、周波数検出信号Ｓ４６が増加すると、出力変更部が出力する電圧信号Ｓ９１も同様に増加する。周波数検出信号Ｓ４６が低下すると、電圧信号Ｓ９１も同様に低下する。従って、第１の実施形態と同様に動作することになる。
ここで、直流出力電圧Ｖｏが何らかの原因により上昇し、その分圧電圧が直流電源５１ａの発生する電圧を越えると、その分圧電圧が誤差増幅器５１に入力される。その結果、直流出力電圧Ｖｏの上昇が抑制されるように、ＮＭＯＳ３４のスイッチングが制御される。
【０１１８】
以上のように、本実施形態のスイッチング電源装置は、第１の実施形態と同様に動作するので、第１の実施形態と同様の効果が得られる。
【０１１９】
［第６の実施形態］
図１６は、本発明の第６の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中と共通する要素には、共通の符号が付されている。
【０１２０】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部１００に変更したものである。スイッチング制御部１００のスイッチング制御部４０と異なる点は、出力変更部５２を出力変更部１０１に変更したことであり、他の構成は、スイッチング制御部４０と同様である。出力変更部１０１は、例えばマイクロコンピュータで構成されている。
【０１２１】
前述の第１の実施形態では、入出力条件に応じて直流出力電圧Ｖｏを直線的に変化させる構成であったが、直流出力電圧Ｖｏを所定の関数に沿って変化させてもよい。マイクロコンピュータで構成された出力変更部１０１は、スイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６に基づき、所定の関数に沿った電圧信号Ｓ１０１を発生する。これにより、誤差増幅器５１の出力信号もＮＭＯＳ３４のスイッチング周波数に応じて、所定の関数に基づいた変化をする。乗算回路５３の出力信号も、ＮＭＯＳ３４のスイッチング周波数に応じて、所定の関数に基づいた変化をする。従って、入出力条件が変化したときに、直流出力電圧Ｖｏが、所定の関数に基づいて変化することになる。
【０１２２】
以上のような本実施形態のスイッチング電源装置では、マイクロコンピュータで構成された出力変更部１０１を備えているので、入出力条件に基づき変化する直流出力電圧Ｖｏを、必ずしも直線的でない関数に基づいて変化させることができる。また、その関数を任意に変更できるようにすれば、スイッチング電源装置の自由度が増し、用途を拡げることが可能になる。
【０１２３】
［第７の実施形態］
図１７は、本発明の第７の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中の要素と共通する要素には、共通の符号が付されている。図１８は、図１７のスイッチング電源装置の直流出力電圧を示す説明図である。
【０１２４】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部１１０に変更したものである。スイッチング制御部１１０とスイッチング制御部４０と異なる点は、タイマ（ＴＳ）を設けたことである。タイマ１１１は、スイッチング周波数検出部４６が出力する周波数検出信号Ｓ４６が変化したときに、出力変更部５２で出力する電圧信号Ｓ５２を一定時間保持させるものであり、出力変更部５２と誤差増幅器５１の入力端子（＋）との間に、或いは周波数検出部４６と出力変更部５２の間に接続される（図１７では、周波数検出部４６と出力変更部５２との間に接続されている）。出力変更部５２と誤差増幅器５１の入力端子（＋）との間に接続された場合には、タイマ１１１は、出力変更部５２の出力電圧を一定時間保持する。周波数検出部４６と出力変更部５２との間に接続された場合には、タイマ１１１は、周波数検出部４６の出力する周波数検出信号Ｓ４６を保持して出力変更部５２に出力電圧を一定時間保持させる。
【０１２５】
このスイッチング電源装置では、入力条件或いは出力条件が変化して、ＮＭＯＳ３４のスイッチング周波数が変化したときに、タイマ１１１は、そのスイッチング周波数が変化したことをスイッチング周波数検出部４６で出力する周波数検出信号Ｓ４６から検出し、その時点で出力変更部５２が出力する電圧信号Ｓ５２を一定時間保持させる。これにより、一定時間が経過するまでは、誤差増幅器５１及び乗算回路５３の出力信号が変化しない。即ち、直流出力電圧Ｖｏが変化しない。
【０１２６】
一定時間が経過した後には、タイマ１１１は、その時点の周波数検出信号Ｓ４６に応じて出力変更部５２が出力する電圧信号Ｓ５２をそのまま誤差増幅器５１へ出力させる。これにより、入出力条件に応じて直流出力電圧Ｖｏが変化する。例えば図１８のように、交流電源３１からの入力電圧が増加して全波整流回路３２が出力する脈流電圧のピーク値が増加したときに、直流出力電圧Ｖｏの上昇が一定時間抑えられる。他の動作は、第１の実施形態に係るスイッチング電源装置と同様である。
【０１２７】
以上のように、本実施形態のスイッチング電源装置は、タイマ１１１を備えているので、例えば意図的に入力電圧を変化させる際に、タイマ１１１を使用することにより、直流出力電圧Ｖｏの変化を遅らせることができる。
【０１２８】
［第８の実施形態］
図１９は、本発明の第８の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態の図１中の要素と共通する要素には共通の符号が付されている。図２０は、図１９中のスイッチング周波数検出部１２１の構成例を示す回路図である。
【０１２９】
このスイッチング電源装置は、前述の第１の実施形態のスイッチング電源装置中のスイッチング制御部４０をスイッチング制御部１２０に変更したものである。スイッチング制御部１２０とスイッチング制御部４０と異なる点は、スイッチング周波数検出部４６をスイッチング周波数検出部１２１に置換したことである。スイッチング周波数検出部１２１には、抵抗４１と抵抗４２との接続点ＮＢから、脈流電圧を分圧した電圧が入力される。スイッチング制御部１２０の他の構成は、スイッチング制御部４０と同様である。
【０１３０】
スイッチング周波数検出部１２１には、スイッチング周波数検出部４６と同様に、ドライバ５０の出力端子に直列に接続された奇数段のインバータ４６ａと、２入力ＡＮＤ回路４６ｂと、抵抗４６ｃと、抵抗４６ｄと、コンデンサ４６ｅとを備えている。
【０１３１】
奇数段のインバータ４６ａのうちの最終段のインバータ４６ａの出力端子が、ＡＮＤ回路４６ｂの一方の入力端子に接続されている。ＡＮＤ回路４６ｂの他方の入力端子には、ドライバ５０の出力端子が直接に接続されている。ＡＮＤ回路４６ｂの出力端子が、抵抗４６ｃの一端に接続されている。抵抗４６ｃの他端が、抵抗４６ｄの一端とコンデンサ４６ｅの一方の電極とに接続されている。コンデンサ４６ｅの他方の電極及び抵抗４６ｄの他端は、接地されている。
【０１３２】
スイッチング周波数検出部１２１には、さらに、位相センサ１２１ａと、スイッチ１２１ｂと、演算増幅器１２１ｃと、コンデンサ１２１ｄと、抵抗１２１ｅとが設けられている。位相センサ１２１ａは、接続点ＮＢから与えられた電圧に基づき、全波整流回路３２が発生する脈流電圧の位相を検出し、所定の位相になったときに、スイッチ１２１ｂを一時的にオンさせる信号をスイッチ１２１ｂに与えるものである。スイッチ１２１ｂの一端は、抵抗４６ｃとコンデンサ４６ｅとの接続点に接続され、スイッチ１２１ｂの他端は、演算増幅器１２１ｃの入力端子（＋）に接続されている。演算増幅器１２１ｃの出力端子が周波数検出部１２１の出力端子になり、出力変更部５２に接続されている。演算増幅器１２１ｃの入力端子（−）は、一方の電極が接地されたコンデンサ１２１ｄの他方の電極に接続されると共に、演算増幅器１２１ｃの出力端子に接続されている。
【０１３３】
前述の第１の実施形態では、スイッチング周波数検出部４６中のコンデンサ４６ｅの容量が大きいものとし、コンデンサ４６ｅには、ＡＮＤ回路４６ｂが発生するパルスの電圧を平均化した電圧が充電されるものとしていた。即ち、スイッチング周波数検出部４６は、ＮＭＯＳ３４のスイッチング周波数の平均値に対応する電圧を、周波数検出信号Ｓ４６として出力していた。ここで、コンデンサ４６ｅの容量を小さくすることで、特定の時期の近傍でのスイッチング周波数を検出することができる。スイッチング周波数検出部１２１は、特定の時期におけるスイッチング周波数を検出する。以下に、スイッチング周波数検出部１２１の動作を説明する。
【０１３４】
奇数段のインバータ４６ａが、遅延素子となり、ドライバ５０が“Ｈ”の制御信号Ｓ５０を発生するごとに、ＡＮＤ回路４６ｂが、ワンショットのパルスを発生する。抵抗４６ｃ及び抵抗４６ｄは、ワンショットのパルスの電圧を分圧し、コンデンサ４６ｅに充電する。コンデンサ４６ｅには、各時刻の近傍のパルスの電圧が充電される。
【０１３５】
一方、位相センサ１２１ａには、全波整流回路３２の発生する脈流電圧が抵抗４１及び抵抗４２によって分圧されて入力される。位相センサ１２１ａは、接続点ＮＢから入力された電圧から、脈流電圧の位相を検出し、脈流電圧が事前に設定された位相になったときを検出し、そのタイミングで、スイッチ１２１ｂをオンさせる信号Ｓ１２１ａを生成してスイッチ１２１ｂに与える。これにより、スイッチ１２１ｂが一定期間オンし、コンデンサ４６ｅに充電されていた電圧が、演算増幅器１２１ｃに出力される。このコンデンサ４６ｅに充電されていた電圧は、スイッチ１２１ｂがオンする直前の短時間の範囲のスイッチング周波数を示す信号である。
スイッチ１２１ｂ、演算増幅器１２１ｃ及びコンデンサ１２１ｄは、サンプルホールド回路として動作し、スイッチ１２１ｂを介して入力した電圧を一定に保つ。演算増幅器１２１ｃの出力信号が、周波数検出信号になる。
【０１３６】
位相センサ１２１ａが信号Ｓ１２１ｂをスイッチ１２１ｂに与えるタイミングは、脈流電圧の各周期において、スイッチング周波数が最大になるタイミングにしてもよいし、スイッチング周波数が最小になるタイミングにしてもよい。
スイッチング電源装置のスイッチング周波数検出部１２１以外の部分は、第１の実施形態と同様である。
【０１３７】
以上のように、本実施形態のスイッチング電源装置は、位相センサ１２１ａを設け、スイッチ１２１ｂをオン、オフさせるので、スイッチング周波数検出部１２１が出力する周波数検出信号の適正化が可能になり、直流出力電圧Ｖｏの変化も適正にできる。
【０１３８】
［第９の実施形態］
図２１は、本発明の第９の実施形態に係るスイッチング電源装置を示す構成図であり、第１の実施形態を示す図１中の要素と共通する要素には、共通の符号が付されている。
【０１３９】
前述の第１〜第８の実施形態に係るスイッチング電源装置は、コイル３３を用いた非絶縁形の力率改善回路であったが、本発明は、絶縁形の力率改善回路にも適用が可能である。
【０１４０】
図２１のスイッチング電源装置は、変成器（以下、トランスという）１３１を備える絶縁型力率改善回路である。トランス１３１の一次巻線１３１ａの一端は全波整流回路３２の正極に接続されている。一次巻線１３１ａの他端が、ＮＭＯＳ３４のドレインに接続されている。一次巻線１３１ａに電磁結合するトランス１３１の二次巻線１３１ｂの一端が、ダイオード３５のアノードに接続されている。ダイオード３５のカソードと二次巻線１３１ｂの他端との間に、コンデンサ３７が接続されている。
【０１４１】
一次巻線１３１ａ及び二次巻線１３１ｂに電磁結合するトランス１３１の三次巻線１３１ｃの一端は、全波整流回路３２の負極と共に接地されている。三次巻線１３１ｃの他端が、抵抗１３２を介して比較器４８の入力端子（＋）に接続されている。
【０１４２】
コンデンサ３７とダイオード３５のカソードとの接続点に抵抗４３の一端が接続されている。抵抗４３の他端が抵抗４４の一端に接続され、抵抗４４の他端が接地されている。他の構成は、第１の実施形態のスイッチング電源装置と同様であり、入出力条件に応じて直流出力電圧Ｖｏを可変にする。
【０１４３】
このスイッチング電源装置では、ドライバ５０がセットされてＮＭＯＳ３４がオンしたときに、トランス１３１の一次巻線１３１ａに電流が流れ、エネルギーが蓄えられる。ドライバ５０がリセットされてＮＭＯＳ３４がオフすると、一次巻線１３１ａに流れていた電流が遮断されるとともに、二次巻線１３１ｂからエネルギーが放出され、ダイオード３５とコンデンサ３７とが、エネルギーの整流と平滑化とを行い、直流出力電圧Ｖｏを生成する。トランス１３１の三次巻線１３１ｃは、第１の実施形態のコイル４５と同様に機能する。図２１のスイッチング電源装置の他の回路及び素子は、第１の実施形態と同様に動作する。
【０１４４】
以上のように、本実施形態のスイッチング電源装置は、非絶縁形の力率改善回路であるスイッチング電源装置にスイッチング周波数検出部４６と出力変更部５２とを設けたので、ＮＭＯＳ３４のスイッチング周波数に基づき、直流出力電圧Ｖｏを可変にできる。よって、第１の実施形態と同様にスイッチング電流の低減が可能になり、効率を向上できる。
【０１４５】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。その変形例としては、次のようなものがある。
（ｉ） 上記実施形態では、スイッチング周波数検出部４６，１２１は、ドライバ５０の出力端子Ｑに接続され、スイッチング周波数検出部４６がドライバ５０からの信号に基づきＮＭＯＳ３４のスイッチング周波数を検出しているが、これに限定されるものではない。
【０１４６】
例えば、比較器４８の入力端子（＋）、比較器４８の出力端子、ＮＭＯＳ３４のドレイン或いはソース上の信号から、スイッチング周波数を検出するようにしてもよい。
【０１４７】
（ii） 図２２は、スイッチング周波数検出部の他の構成例を示す回路図である。
第１〜第９の実施形態で示したスイッチング周波数検出部４６，１２１は、ＮＭＯＳ３４がオンするごとに発生するワンショットパルスに基づき、ＮＭＯＳ３４のスイッチング周波数を検出している。しかしながら、ＮＭＯＳ３４がオン、オフする際に、オフしている期間は変動するのに対して、オンしている期間はほぼ一定である。よって、ＮＭＯＳ３４がオフしている期間が、単位時間にどの程度あるかを評価することにより、ＮＭＯＳ３４のスイッチング周波数を検出することが可能である。図２２のスイッチング周波数検出部は、ＮＭＯＳ３４がこのようにしてスイッチング周波数を検出する回路であり、第１から第９の実施形態に示したスイッチング周波数検出部４６，１２１と置き換えることができる。
【０１４８】
図２２のスイッチング周波数検出部は、インバータ１４１と、インバータ１４１の出力信号を分圧して分圧電圧を発生する抵抗１４２，１４３と、その分圧電圧を充電するコンデンサ１４４と、抵抗１４５と、演算増幅器１４６と、直流電源１４７と、抵抗１４８とを、備えている。抵抗１４５、演算増幅器１４６、直流電源１４７及び抵抗１４８は、引き算回路を形成し、コンデンサ１４４の充電電圧を直流電源１４７が発生する電圧から減算する機能を持つ。インバータ１４１が、例えば図１のドライバ５０の出力端子Ｑに接続される。
【０１４９】
ドライバ５０が出力する制御信号Ｓ５０が“Ｌ”のとき、ＮＭＯＳ３４は、オフしている。この状態では、インバータ１４１が“Ｈ”の出力信号を発生する。即ち、インバータ１４１は、ＮＭＯＳ３４のオフ期間を抽出するオフ期間抽出回路として動作する。抵抗１４２，１４３は、インバータ１４１の出力信号を分圧するとともに、コンデンサ１４４に平滑化して充電する。コンデンサ１４４の充電電圧が、ＮＭＯＳ３４のスイッチング周波数の逆数を示す信号となる。引き算回路は、直流電源１４７が発生する電圧からコンデンサ１４４の充電電圧を減算し、擬似的にＮＭＯＳ３４のスイッチング周波数に相当する信号を出力する。
【０１５０】
（iii） スイッチング周波数検出回路１２１の位相センサ１２１ａは、抵抗４１と抵抗４２との接続点ＮＢに接続され、接続点ＮＢ上の信号から、脈流電圧の位相を検出しているが、これに限定されず、例えば全波整流回路３２の正極に接続され、この正極が出力する脈流電圧から位相を検出してもよい。
【０１５１】
（iv） 第８の実施形態では、第１の実施形態に示すスイッチング電源装置のスイッチング周波数検出部４６をスイッチング周波数検出部１２１に変更したものであるが、第２〜７の実施形態のスイッチング電源装置及び第９の実施形態のスイッチング電源装置のスイッチング周波数検出部４６も、スイッチング周波数検出部１２１に置き換えることができる。
【０１５２】
（ｖ） 第７の実施形態では、第１の実施形態に示すスイッチング電源装置にタイマ１１１を設けたスイッチング電源装置を示したが、第２〜６の実施形態のスイッチング電源装置及び第８，９の実施形態のスイッチング電源装置にタイマ１１１を設けてもよい。
【０１５３】
（vi） 第４の実施形態では、第３の実施形態に示すスイッチング電源装置の出力変更部５２を出力変更部７１に変更し、直流出力電圧Ｖｏにヒステリシスを持たせたが、第１，２のスイッチング電源装置及び第５〜９の実施形態のスイッチング電源装置の出力変更部５２，６１，９１，１０１についても、直流出力電圧Ｖｏが、ヒステリシスを持つようにしてもよい。
【０１５４】
【発明の効果】
以上詳細に説明したように、本発明によれば、入力条件或いは出力条件が変化したときに、直流出力電圧が変更されるので、電力効率の低下が抑制可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るスイッチング電源装置を示す構成図である。
【図２】図１中のスイッチング周波数検出部の構成例を示す図である。
【図３】図１中の出力変更部を示す回路図である。
【図４】図１の入力電圧と出力直流電圧の関係を示す特性図である。
【図５】本発明の第２の実施形態に係るスイッチング電源装置を示す構成図である。
【図６】図５中の出力変更部の構成例を示す回路図である。
【図７】図５のスイッチング電源装置の入出力特性を示す図である。
【図８】本発明の第３の実施形態に係るスイッチング電源装置の構成図である。
【図９】図８中の出力変更部の構成例を示す回路図である。
【図１０】図８のスイッチング電源装置の入出力特性を示す図である。
【図１１】本発明の第４の実施形態に係るスイッチング電源装置を示す構成図である。
【図１２】図１１中の出力変更部の構成例を示す回路図である。
【図１３】図１１のスイッチング電源装置の入出力特性を示す図である。
【図１４】本発明の第５の実施形態に係るスイッチング電源装置を示す構成図である。
【図１５】図１４中の出力変更部の構成例を示す回路図である。
【図１６】本発明の第６の実施形態に係るスイッチング電源装置を示す構成図である。
【図１７】本発明の第７の実施形態に係るスイッチング電源装置を示す構成図である。
【図１８】図１７のスイッチング電源装置の直流出力電圧を示す説明図である。
【図１９】本発明の第８の実施形態に係るスイッチング電源装置を示す構成図である。
【図２０】図２０は、図１９中のスイッチング周波数検出部の構成例を示す回路図である。
【図２１】本発明の第９の実施形態に係るスイッチング電源装置を示す構成図である。
【図２２】スイッチング周波数検出部の他の構成例を示す回路図である。
【図２３】従来のスイッチング電源装置を示す構成図である。
【図２４】図２３のスイッチング電源装置の入出力特性を示す図である。
【符号の説明】
３１ 交流電源
３２ 全波整流回路
３３ コイル
３４ ＮＭＯＳ
３５ ダイオード
３７ コンデンサ
４０，６０，７０，８０，９０，１００，１１０，１２０
スイッチング制御部
４６，１２１ スイッチング周波数検出部
５２，６１，７１，８１，９１，１０１
出力変更部
１１１ タイマ
Claims (16)
- コイルと、
交流を整流して脈流電圧を発生する整流回路に接続され、繰り返しオン、オフし、オンしているオン期間中に該脈流電圧に対応した傾斜の電流を前記コイルに流してエネルギーを蓄積し、オフしているオフ期間に該電流を遮断するスイッチング素子と、
前記オン期間に前記コイルに蓄えられたエネルギーを、直流出力電圧に変換して負荷へ出力する出力回路と、
前記コイルから前記エネルギーが放出されたことを検出して前記スイッチング素子をオンさせると共に該スイッチング素子のオン期間を設定する制御信号を生成する制御回路と、
繰り返してオン、オフする前記スイッチング素子のスイッチング周波数を検出するスイッチング周波数検出部と、
前記検出されたスイッチング周波数に応じて前記制御信号を変化させて前記直流出力電圧を変化させる出力変更部とを備え、
前記制御回路は、前記出力回路が出力している直流出力電圧を反映させた帰還信号を生成する帰還回路と、前記帰還信号に基づき前記制御信号を発生する制御信号発生手段とを備え、
前記出力変更部は、前記検出されたスイッチング周波数に応じて前記帰還信号を変化させて前記制御信号を変化させることを特徴とするスイッチング電源装置。 - 前記出力変更部は、前記検出されたスイッチング周波数に応じ、該スイッチング周波数が低いときよりも該スイッチング周波数が高いときの方が前記直流出力電圧が高くなるように前記制御信号を変化させることを特徴とする請求項１に記載のスイッチング電源装置。
- 前記出力変更部は、前記検出されたスイッチング周波数の変化に応じて前記直流出力電圧を段階的に変化させることを特徴とする請求項１または２に記載のスイッチング電源装置。
- 前記出力変更部は、前記検出されたスイッチング周波数の変化に応じて前記直流出力電圧をなだらかに変化させることを特徴とする請求項１または２に記載のスイッチング電源装置。
- 前記直流出力電圧は、上限値及び下限値の両方、又は上限値或いは下限値のいずれか一方を有することを特徴とする請求項４に記載のスイッチング電源装置。
- 前記出力変更部は、前記検出されたスイッチング周波数の変化に応じて前記直流出力電圧を所定の関数に沿って変化させることを特徴とする請求項１または２に記載のスイッチング電源装置。
- 前記出力変更部は、前記スイッチング周波数に応じて変化させる前記直流出力電圧にヒステリシスを持たせることを特徴とする請求項１乃至６のいずれか１項に記載のスイッチング電源装置。
- 前記出力変更部は、前記直流出力電圧を変化させるタイミングを一定時間遅らせるタイマ手段をさらに備えることを特徴とする請求項１乃至６のいずれか１項に記載のスイッチング電源装置。
- 前記スイッチング周波数検出部は
、前記スイッチング素子がオンするごとに所定幅のパルスを発生するワンショットパルス発生回路と、
前記ワンショットパルス発生回路が発生したパルスに基づき前記スイッチング周波数を検出して該スイッチング周波数を示す信号を生成する信号化回路と、
を備えることを特徴とする請求項１乃至８のいずれか１項に記載のスイッチング電源装置。 - 前記信号化回路は、前記ワンショットパルス発生回路が発生したパルスを平滑化することにより、前記スイッチング周波数を示す信号を生成することを特徴とする請求項９に記載のスイッチング電源装置。
- 前記スイッチング周波数検出部は、前記スイッチング素子がオフしているオフ期間を抽出して出力信号に示すオフ期間抽出回路と、
前記オフ期間抽出回路の出力信号に応じて前記オフ期間であることを示す信号を生成する信号化回路と、
を備えることを特徴とする請求項１乃至８のいずれか１項に記載のスイッチング電源装置。 - 前記信号化回路は、前記オフ期間抽出回路の出力信号を平滑化することにより、前記オフ期間であることを示す信号を生成することを特徴とする請求項１１に記載のスイッチング電源装置。
- 前記スイッチング周波数検出部は、前記脈流電圧の各周期における前記スイッチング素子のスイッチング周波数の平均値を検出し、
前記出力変更部は、前記検出されたスイッチング周波数の平均値に応じて前記制御信号を変化させて前記直流出力電圧を変化させることを特徴とする請求項１乃至１２のいずれか１項に記載のスイッチング電源装置。 - 前記スイッチング周波数検出部は、前記脈流電圧の各周期における前記スイッチング素子のスイッチング周波数の最大値を検出し、
前記出力変更部は、前記検出されたスイッチング周波数の最大値に応じて前記制御信号を変化させて前記直流出力電圧を変化させることを特徴とする請求項１乃至１２のいずれか１項に記載のスイッチング電源装置。 - 前記スイッチング周波数検出部は、前記脈流電圧の各周期における前記スイッチング素子のスイッチング周波数の最小値を検出し、
前記出力変更部は、前記検出されたスイッチング周波数の最小値に応じて前記制御信号を変化させて前記直流出力電圧を変化させることを特徴とする請求項１乃至１２のいずれか１項に記載のスイッチング電源装置。 - 前記スイッチング周波数検出部は、前記脈流電圧の各周期における所定の位相での前記スイッチング素子のスイッチング周波数を検出し、
前記出力変更部は、前記検出されたスイッチング周波数に応じて前記制御信号を変化させて前記直流出力電圧を変化させることを特徴とする請求項１乃至１２のいずれか１項に記載のスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002358653A JP4306238B2 (ja) | 2002-12-10 | 2002-12-10 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002358653A JP4306238B2 (ja) | 2002-12-10 | 2002-12-10 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004194412A JP2004194412A (ja) | 2004-07-08 |
| JP4306238B2 true JP4306238B2 (ja) | 2009-07-29 |
Family
ID=32758315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002358653A Expired - Fee Related JP4306238B2 (ja) | 2002-12-10 | 2002-12-10 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4306238B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7888917B2 (en) * | 2008-04-23 | 2011-02-15 | Honeywell International Inc. | Systems and methods for producing a substantially constant output voltage in a power source boost system |
| JP5238447B2 (ja) * | 2008-10-14 | 2013-07-17 | オリジン電気株式会社 | Ｄｃ−ｄｃコンバータ |
| JP5104947B2 (ja) | 2009-03-24 | 2012-12-19 | 株式会社村田製作所 | スイッチング電源装置 |
| JP5170117B2 (ja) | 2010-01-18 | 2013-03-27 | 株式会社村田製作所 | スイッチング制御回路及びスイッチング電源装置 |
| KR101567648B1 (ko) * | 2013-12-18 | 2015-11-10 | 현대자동차주식회사 | 배터리 충전 시스템 및 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09238470A (ja) * | 1996-02-29 | 1997-09-09 | Toshiba Lighting & Technol Corp | 電源装置、放電灯点灯装置及び照明装置 |
| JP3528917B2 (ja) * | 2000-11-10 | 2004-05-24 | サンケン電気株式会社 | スイッチング電源装置 |
| EP1471625A4 (en) * | 2002-01-08 | 2006-06-21 | Sanken Electric Co Ltd | PERFORMANCE FACTOR IMPROVEMENT CONVERTER AND CONTROL PROCESS THEREFOR |
-
2002
- 2002-12-10 JP JP2002358653A patent/JP4306238B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004194412A (ja) | 2004-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100796890B1 (ko) | 스위칭 전원장치 | |
| US7352599B2 (en) | Switching power source apparatus | |
| US7778050B2 (en) | Energy transfer device and energy transfer control semiconductor device | |
| US20200389087A1 (en) | Power factor improvement circuit and switching power supply device using same | |
| JP5489502B2 (ja) | 電源装置 | |
| US20040156217A1 (en) | Single conversion power converter with hold-up time | |
| KR100806774B1 (ko) | Ａｃ/ｄｃ 변환기 및 이를 이용한 ａｃ/ｄｃ 변환 방법 | |
| WO2007072075A2 (en) | Switch mode power supply controllers | |
| JP4963068B2 (ja) | 力率改善回路 | |
| JP6272691B2 (ja) | 振幅正規化回路、電源装置および電子機器 | |
| KR101858059B1 (ko) | 스위치 제어 회로, 및 이를 포함하는 역률 보상기 및 그 구동 방법 | |
| KR101812703B1 (ko) | 과전압 반복 방지 회로 및 그 방법, 그리고 이를 이용한 역률 보상 회로 | |
| KR101183493B1 (ko) | 직류전원장치 | |
| JP6635439B2 (ja) | 電源装置 | |
| JP2005518177A (ja) | パワーコンバータの騒音低減 | |
| JP2004364433A (ja) | 直流電圧変換回路 | |
| JP4854556B2 (ja) | 電源装置 | |
| US6867634B2 (en) | Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit | |
| JP4306238B2 (ja) | スイッチング電源装置 | |
| KR100881253B1 (ko) | 전원 장치 | |
| JP6640036B2 (ja) | 電源制御装置、半導体集積回路、および共振型コンバータ | |
| JP2000341957A (ja) | 電源装置 | |
| JP2003299354A (ja) | フライバックコンバータの同期整流回路 | |
| WO2017203687A1 (ja) | スイッチング電源制御回路及びスイッチング電源装置 | |
| JPH04368471A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090427 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |