JP6640036B2 - 電源制御装置、半導体集積回路、および共振型コンバータ - Google Patents

電源制御装置、半導体集積回路、および共振型コンバータ Download PDF

Info

Publication number
JP6640036B2
JP6640036B2 JP2016122846A JP2016122846A JP6640036B2 JP 6640036 B2 JP6640036 B2 JP 6640036B2 JP 2016122846 A JP2016122846 A JP 2016122846A JP 2016122846 A JP2016122846 A JP 2016122846A JP 6640036 B2 JP6640036 B2 JP 6640036B2
Authority
JP
Japan
Prior art keywords
terminal
voltage
overcurrent
semiconductor switch
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016122846A
Other languages
English (en)
Other versions
JP2017229140A (ja
Inventor
盛治 品川
盛治 品川
茂 久田
茂 久田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2016122846A priority Critical patent/JP6640036B2/ja
Publication of JP2017229140A publication Critical patent/JP2017229140A/ja
Application granted granted Critical
Publication of JP6640036B2 publication Critical patent/JP6640036B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、電源制御装置、半導体集積回路、および共振型コンバータに関する。
従来、共振型コンバータの一つとしてLLC電流共振電源が知られている。このLLC電流共振電源では、トランスの漏れインダクタンスと、トランスの1次巻線に接続された共振コンデンサとの共振を利用して1次巻線に流れる電流(共振電流)を正弦波に近づけることで、ノイズの低減や変換効率の向上を図っている。
LLC電流共振電源では過電流保護対策として、共振電流が過電流保護閾値(以下、「OCP閾値」ともいう。OCP:Over Current Protection)を超えたことを検出すると、出力電圧を抑制する動作を行う。LLC電流共振電源の前段(入力段)には、PFC回路(力率改善回路)が設けられることが多い。PFC回路が設けられる場合、LLC電流共振電源の入力電圧の変動は小さい。このため、OCP閾値を一定としても特段の問題は生じなかった。
ところが近年、LLC電流共振電源の前段にPFC回路が設けられないケースが増えてきている。LLC電流共振電源の入力電圧が変動すると、共振電流のピーク値が大きく変動する。このため、OCP閾値を一定にした場合、過電流保護がかかるポイント(出力電流値)が大きく変動する(図5(a)参照)。その結果、LLC電流共振電源の構成素子に大きなストレスが加わることがある。例えば、1次巻線に流れる電流を制御するための半導体スイッチ(MOSFET等)に過電流が流れて破壊に到るおそれがある。
特許文献1には、入力電圧を抵抗で分圧して得られた電圧を用いてOCP閾値を生成することで、入力電圧に応じてOCP閾値を変化させるようにしたスイッチング電源装置が記載されている。
特開2012−170218号公報
しかしながら、特許文献1の場合、高い入力電圧を分圧するための抵抗が必要となるため、共振型コンバータの部品点数の増加、製造コストおよび実装面積の増大という問題がある。さらに、分圧用の抵抗に電流が流れることで損失が増大するという問題がある。また、長期間使用した場合に電食等に伴う抵抗値の変化により誤動作の可能性が高まるといった問題もある。
そこで、本発明は、入力電圧を監視することなく、過電流保護を適切に行うことが可能な電源制御装置、半導体集積回路、および共振型コンバータを提供することを目的とする。
本発明に係る電源制御装置は、
共振型コンバータに用いられ、トランスの1次巻線に流れる電流を制御する半導体スイッチをオン/オフする電源制御装置であって、
前記半導体スイッチがオン状態になってからの経過時間に応じて低下する過電流保護閾値を用いて、前記1次巻線に流れる電流が過電流であるか否かを判定する過電流判定部と、
前記過電流判定部により、前記1次巻線に流れる電流が過電流であると判定された場合、前記半導体スイッチのスイッチング周波数を増加させる出力電圧抑制部と、
を備えることを特徴とする。
また、前記電源制御装置において、
前記1次巻線に流れる電流に応じた電圧を入力するモニタ端子と、
前記共振型コンバータの出力電圧に基づく電圧を入力するフィードバック端子と、
をさらに備えてもよい。
また、前記電源制御装置において、
前記過電流判定部は、
前記モニタ端子の電圧を入力する第1の入力端子と、前記フィードバック端子の電圧に基づく電圧を入力する第2の入力端子とを有し、前記第1の入力端子の電圧が前記第2の入力端子の電圧よりも高い場合に過電流検出信号を出力する第1の比較器を有してもよい。
また、前記電源制御装置において、
前記過電流判定部は、
前記モニタ端子の電圧を入力する第3の入力端子と、前記フィードバック端子の電圧に基づく電圧を入力する第4の入力端子とを有し、前記第3の入力端子の電圧が前記第4の入力端子の電圧に基づく電圧よりも低い場合に過電流検出信号を出力する第2の比較器を有してもよい。
また、前記電源制御装置において、
前記出力電圧抑制部は、第1の主電極が前記フィードバック端子に電気的に接続され、第2の主電極が接地され、前記過電流検出信号を受信するとオン状態になる放電加速用半導体スイッチを有してもよい。
また、前記電源制御装置において、
予め設定された電圧を入力する勾配設定端子と、
前記フィードバック端子の電圧に前記勾配設定端子の電圧を乗じて得られた電圧に基づく電圧を出力する乗算器と、をさらに備え、
前記過電流判定部は、
前記モニタ端子に電気的に接続された第1の入力端子と、前記乗算器の出力端子に電気的に接続された第2の入力端子とを有し、前記第1の入力端子の電圧が前記第2の入力端子の電圧よりも高い場合に過電流検出信号を出力する第1の比較器を有してもよい。
また、前記電源制御装置において、
前記1次巻線に流れる電流に応じた電圧を入力するモニタ端子と、
前記共振型コンバータの出力電圧に基づく電圧を入力するフィードバック端子と、
前記過電流保護閾値の勾配を設定するための勾配設定端子と、をさらに備え、
前記過電流判定部は、前記フィードバック端子の電圧に前記勾配設定端子の電圧を乗じて得られた電圧に基づく電圧を出力する乗算器を有してもよい。
また、前記電源制御装置において、
前記過電流判定部は、
前記モニタ端子に電気的に接続された第1の入力端子と、前記乗算器の出力端子に電気的に接続された第2の入力端子とを有し、前記第1の入力端子の電圧が前記第2の入力端子の電圧よりも高い場合に過電流検出信号を出力する第1の比較器をさらに有してもよい。
また、前記電源制御装置において、
前記過電流判定部は、
前記モニタ端子に電気的に接続された第3の入力端子と、前記乗算器の出力端子に電気的に接続された第4の入力端子とを有し、前記第3の入力端子の電圧が前記第4の入力端子の電圧よりも低い場合に過電流検出信号を出力する第2の比較器をさらに有してもよい。
本発明に係る半導体集積回路は、上記電源制御装置を半導体基板に形成したことを特徴とする。
本発明に係る共振型コンバータは、
1次巻線および2次巻線を有するトランスと、
前記1次巻線に直列接続された共振コンデンサと、
前記トランスの前記2次巻線に発生した電圧を整流および平滑する整流平滑部と、
前記1次巻線に流れる共振電流に応じた電圧を入力するモニタ端子、フィードバック端子、第1のゲート信号出力端子および第2のゲート信号出力端子を有する電源制御装置と、
前記整流平滑部の出力電圧に応じた光量で発光する発光ダイオードと、
一端が前記フィードバック端子に電気的に接続され、他端が接地されたコンデンサと、
コレクタ端子が前記フィードバック端子に電気的に接続され、エミッタ端子が接地され、前記発光ダイオードの光量に応じて電流伝達比が変わるフォトトランジスタと、
ドレイン端子が直流電源の正極に電気的に接続され、ゲート端子が前記第1のゲート信号出力端子に接続された第1の半導体スイッチと、
ドレイン端子が前記第1の半導体スイッチのソース端子に電気的に接続され、ソース端子が接地され、ゲート端子が前記第2のゲート信号出力端子に接続された第2の半導体スイッチと、を備え、
前記電源制御装置は、
前記第1の半導体スイッチまたは第2の半導体スイッチがオン状態になってからの経過時間に応じて低下する過電流保護閾値を用いて、前記1次巻線に流れる電流が過電流であるか否かを判定する過電流判定部と、
前記過電流判定部により、前記1次巻線に流れる電流が過電流であると判定された場合、前記第1および第2の半導体スイッチのスイッチング周波数を増加させる出力電圧抑制部と、
を有することを特徴とする。
また、前記共振型コンバータにおいて、
前記過電流判定部は、前記フィードバック端子の電圧に基づく電圧を前記過電流保護閾値として用いてもよい。
また、前記共振型コンバータにおいて、
前記電源制御装置は、前記過電流保護閾値の勾配を設定するための勾配設定端子をさらに有し、
前記過電流判定部は、前記フィードバック端子の電圧に前記勾配設定端子の電圧を乗じて得られた電圧に基づく電圧を前記過電流保護閾値として用いてもよい。
本発明では、トランスの1次巻線に流れる電流を制御する半導体スイッチがオン状態になってからの経過時間に応じて低下する過電流保護閾値を用いて、1次巻線に流れる電流が過電流であるか否かを判定し、1次巻線に流れる電流が過電流であると判定された場合、半導体スイッチのスイッチング周波数を増加させて、共振型コンバータの出力電圧を抑制する。これにより、本発明によれば、入力電圧を監視することなく、過電流保護を適切に行うことができる。
本実施形態に係る共振型コンバータ100の概略的構成を示す図である。 共振型コンバータ100の出力電圧のスイッチング周波数特性を示すグラフである。 実施形態に係る電源制御装置1の概略的構成を示す図である。 フィードバック端子の電圧および共振電流の時間波形を示す図である。 (a)はOCP閾値を一定にした場合における、共振型コンバータの出力電流と出力電圧の特性を示すグラフであり、(b)はOCP閾値を実施形態のように変化させた場合における、共振型コンバータの出力電流と出力電圧の特性を示すグラフである。 別の実施形態に係る電源制御装置1Aの概略的構成を示す図である。 電源制御装置1Aを用いた場合における各種信号の時間波形の一例を示す図である。
以下、図面を参照しつつ本発明の実施形態に係るについて説明する。
<共振型コンバータ100>
まず、図1を参照して、本発明の実施形態に係る共振型コンバータ100について説明する。
共振型コンバータ100は、直流電源Vinから入力した電力を変換して得られた直流電力を負荷200に供給する。この共振型コンバータ100の入出力特性については、図2に示すように、出力電圧は、入力電圧が高いほど、スイッチング周波数の全域にわたって高くなる。なお、スイッチング周波数fは、共振周波数f0よりも高い周波数が選択される。
共振型コンバータ100は、図1に示すように、電源制御装置1と、半導体スイッチQ1と、半導体スイッチQ2と、トランスTと、共振コンデンサC1と、整流平滑部110と、出力電圧検出部120と、電流電圧変換部130と、発光ダイオードPC1と、フォトトランジスタPC2とを備えている。なお、共振型コンバータ100には、入力電圧(直流電源Vinの電圧)を監視するための回路は設けられていない。
以下、共振型コンバータ100の各構成要素について説明する。
電源制御装置1は、共振型コンバータ100に用いられる。この電源制御装置1については後ほど詳しく説明するが、半導体スイッチQ1,Q2をオン/オフするように構成されている。なお、電源制御装置1は、例えばICチップとして構成される。即ち、電源制御装置1は、半導体基板上に形成された半導体集積回路として構成することが可能である。
トランスTの1次巻線T1には、半導体スイッチQ1,Q2に流れる電流が流れる。半導体スイッチQ1,Q2は、トランスTの1次巻線T1に流れる電流を制御する。半導体スイッチQ1(第1の半導体スイッチ)はハイサイドスイッチであり、半導体スイッチQ2(第2の半導体スイッチ)はローサイドスイッチである。半導体スイッチQ1,Q2は、例えばN型MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)により構成される。なお、半導体スイッチQ1,Q2は、その他、SiCパワーデバイス、GaNパワーデバイス、シリコンパワーデバイス、IGBTなどであってもよい。
図1に示すように、直列接続された半導体スイッチQ1および半導体スイッチQ2が、直流電源Vinの正極と負極の間に接続されている。より詳しくは、半導体スイッチQ1は、ドレイン端子が直流電源Vinの正極に電気的に接続され、ゲート端子が電源制御装置1のゲート信号出力端子G1(第1のゲート信号出力端子)に電気的に接続されている。半導体スイッチQ2は、ドレイン端子が半導体スイッチQ1のソース端子に電気的に接続され、ソース端子が接地され、ゲート端子が電源制御装置1のゲート信号出力端子G2(第2のゲート信号出力端子)に電気的に接続されている。
トランスTは、1次巻線T1および2次巻線T2,T3を有する。1次巻線T1と2次巻線T2,T3との間が絶縁されている。1次巻線T1は、半導体スイッチQ2と並列に接続されている。2次巻線T2,T3は整流平滑部110に接続されている。
共振コンデンサC1は、1次巻線T1に直列接続されている。なお、共振コンデンサC1の配置は、これに限られず、例えば、半導体スイッチQ1と半導体スイッチQ2の接続点Nと、1次巻線T1との間に共振コンデンサC1が設けられてもよい。
整流平滑部110は、ダイオードD1,D2と、平滑コンデンサC5と、を有し、トランスTの2次巻線T2,T3に発生した電圧を整流および平滑する。整流平滑部110の出力側には、負荷200が接続される。また、整流平滑部110の出力には、発光ダイオードPC1および出力電圧検出部120がそれぞれ電気的に接続されている。
発光ダイオードPC1は、アノード端子が整流平滑部110の出力に抵抗R8を介して接続され、カソード端子が出力電圧検出部120に接続されている。この発光ダイオードPC1は、整流平滑部110の出力電圧に応じた光量で発光する。
発光ダイオードPC1から出射された光は、フォトトランジスタPC2で受光される。フォトトランジスタPC2は、発光ダイオードPC1に対応して設けられ、発光ダイオードPC1から出射される光を受光することが可能な位置に配置されている。フォトトランジスタPC2は、コレクタ端子が電源制御装置1のフィードバック端子FBに電気的に接続され、エミッタ端子が接地されている。フォトトランジスタPC2は、発光ダイオードPC1の光量に応じて電流伝達比が変わる。これにより、フォトトランジスタPC2に流れる電流は、受光した光の光量が増加するにつれて増加する。
フォトトランジスタPC2のコレクタ端子は、抵抗R4を介して電源制御装置1のフィードバック端子FBに接続されている。また、抵抗R3およびコンデンサC3が、フォトトランジスタPC2と抵抗R4に並列接続されている。
出力電圧検出部120は、負荷200に供給される直流電圧を監視し、この直流電圧が高くなるにつれて、発光ダイオードPC1に流れる電流を増加させて、発光ダイオードPC1から出射される光の光量を増加させる。
電流電圧変換部130は、トランスTの1次巻線T1に流れる電流(共振電流)を電圧に変換し、電源制御装置1のモニタ端子MONに出力する。共振電流が大きくなるにつれて、電流電圧変換部130が出力する電圧は高くなる。本実施形態では、電流電圧変換部130は、図1に示すように、抵抗R5,R6,R7と、コンデンサC4と、を有する。
<電源制御装置1>
次に、主に図3を参照して、電源制御装置1について詳しく説明する。
電源制御装置1は、フィードバック端子FBの電圧と、モニタ端子MONの電圧とに応じて、半導体スイッチQ1,Q2をスイッチングさせるゲート信号(スイッチング信号)を生成するように構成されている。
まず、電源制御装置1が有する各種端子について説明する。電源制御装置1は、モニタ端子MONと、フィードバック端子FBと、ゲート信号出力端子G1と、ゲート信号出力端子G2と、グランド端子GNDとを有する。
モニタ端子MONは、トランスTの1次巻線T1に流れる電流(共振電流)に応じた電圧を入力する。より詳しくは、モニタ端子MONは、トランスTの1次巻線T1に流れる電流が電流電圧変換部130により変換された電圧を入力する。
フィードバック端子FBは、共振型コンバータ100の出力電圧に基づく電圧を入力する。電源制御装置1は、フィードバック端子FBの電圧に応じた周波数で半導体スイッチQ1,Q2をオンオフする。フィードバック端子FBは、コンデンサC3を介して接地され、抵抗R3を介して接地され、また、直列に接続された抵抗R4およびフォトトランジスタPC2を介して接地される。したがって、フィードバック端子FBに流れる電流は、抵抗R3に流れる電流と、抵抗R4およびフォトトランジスタPC2に流れる電流とからなる。コンデンサC3の放電期間(後述の半導体スイッチQ4がオフ状態の期間)においては、フィードバック端子FBの電圧は時間が経過するにつれて降下する。以下に説明するように、フィードバック端子FBの電圧は、コンデンサC3の蓄電状態や、フォトトランジスタPC2が受光する光量に応じて変化する。
フィードバック端子FBの電圧は、図1に示すように、コンデンサC3の電極間電圧に等しい。コンデンサC3は、一端がフィードバック端子FBに電気的に接続され、他端が接地されており、電源制御装置1の電流源CS(後述)により充電される。コンデンサC3に充電された電荷は、抵抗R3と、直列接続された抵抗R4およびフォトトランジスタPC2とを介して放電される。より詳しくは、コンデンサC3に充電された電荷は、抵抗R3により、常時放電されるとともに、フォトトランジスタPC2において受光される光量に応じて、抵抗R4およびフォトトランジスタPC2により放電される。なお、詳しくは後述するが、電源制御装置1内の半導体スイッチ(放電加速用半導体スイッチ)Q3がオン状態になることで、コンデンサC3の放電時間が短くなる。
ゲート信号出力端子G1は、半導体スイッチQ1をオン/オフするためのゲート信号を出力するための端子である。ゲート信号出力端子G2は、半導体スイッチQ2をオン/オフするためのゲート信号を出力するための端子である。
グランド端子GNDは、接地される。本実施形態では、グランド端子GNDは、直流電源の負極に接続されている。
次に、電源制御装置1の内部構成について図3を参照して説明する。
電源制御装置1は、図3に示すように、過電流判定部10と、出力電圧抑制部20と、制御部30と、駆動部40と、基準電圧生成部50と、半導体スイッチQ1H,Q1L,Q2H,Q2Lとを備えている。なお、半導体スイッチQ1,Q2のスイッチング周波数を所与のソフトスタート周波数でソフトスタート動作させるためのソフトスタート制御部(図示せず)が電源制御装置1に設けられてもよい。
過電流判定部10は、半導体スイッチ(半導体スイッチQ1またはQ2)がオン状態になってからの経過時間に応じて低下するOCP閾値を用いて、1次巻線T1に流れる電流(共振電流)が過電流であるか否かを判定するように構成されている。この過電流判定部10は、後述するように、フィードバック端子FBの電圧に基づく電圧をOCP閾値として用いる。
過電流判定部10は、比較器CMP1,2と、立ち上がり検出部11,12と、ORゲート13と、電圧レベル調整部14と、NOTゲート15と、を有している。
電圧レベル調整部14は、フィードバック端子FBの電圧を比較器CMP1,2の入力電圧に適した電圧にレベル調整して出力する。なお、電圧レベル調整部14の電圧入力線は図3では2本であるが、1本であってもよい。NOTゲート15は、電圧レベル調整部14と比較器CMP2との間に接続されており、電圧レベル調整部14の出力電圧を反転させて比較器CMP2の非反転入力端子(+)に出力する。このNOTゲート15は、電圧レベル調整部14に含まれてもよい。
比較器CMP1(第1の比較器)は、半導体スイッチQ1がオン状態のときの1次巻線T1に流れる電流が過電流であるか否かを検知する。この比較器CMP1は、モニタ端子MONに電気的に接続された第1の入力端子(+)(非反転入力端子)と、フィードバック端子FBに電圧レベル調整部14を介して電気的に接続された第2の入力端子(−)(反転入力端子)とを有する。第1の入力端子はモニタ端子MONの電圧を入力し、第2の入力端子はフィードバック端子FBの電圧に基づく電圧(本実施形態では、電圧レベル調整部14によりレベル調整した後の電圧)を入力する。
比較器CMP2(第2の比較器)は、半導体スイッチQ2がオン状態のときの1次巻線T1に流れる電流が過電流であるか否かを検知する。この比較器CMP2は、モニタ端子MONに電気的に接続された第3の入力端子(−)と、フィードバック端子FBに電圧レベル調整部14およびNOTゲート15を介して電気的に接続された第4の入力端子(+)とを有する。第3の入力端子はモニタ端子MONの電圧を入力し、第4の入力端子はフィードバック端子FBの電圧に基づく電圧(本実施形態では、電圧レベル調整部14によりレベル調整し、NOTゲート15により反転した後の電圧)を入力する。
比較器CMP1は、第1の入力端子の電圧が第2の入力端子の電圧よりも高い場合に過電流検出信号を出力する。比較器CMP2は、第3の入力端子の電圧が第4の入力端子の電圧よりも低い場合に過電流検出信号を出力する。なお、本実施形態では、過電流検出信号はHレベル信号であるが、これに限らない。
立ち上がり検出部11は、比較器CMP1から入力した電圧がLレベルからHレベルに変化したことを検出する。同様に、立ち上がり検出部12は、比較器CMP2から入力した電圧がLレベルからHレベルに変化したことを検出する。立ち上がり検出部11,12の出力信号はORゲート13に入力される。ORゲート13は、立ち上がり検出部11,12の論理和をとって出力電圧抑制部20(半導体スイッチQ3のゲート端子)に出力する。
上記のように、比較器CMP1,2は、フィードバック端子FBの電圧に基づいて過電流判定を行う。換言すれば、本実施形態では、フィードバック端子FBの電圧に基づいてOCP閾値を決定する。
出力電圧抑制部20は、過電流判定部10により、1次巻線T1に流れる電流が過電流であると判定された場合、半導体スイッチQ1および半導体スイッチQ2のスイッチング周波数を増加させる(すなわち、オン/オフ周期を短くする)ように構成されている。本実施形態では、出力電圧抑制部20は、図3に示すように、半導体スイッチ(放電加速用半導体スイッチ)Q3から構成される。この半導体スイッチQ3は、比較器CMP1または比較器CMP2から過電流検出信号が出力された場合にオンする。半導体スイッチQ3は、例えばN型MOSFETである。この場合、半導体スイッチQ3は、ドレイン端子(第1の主電極)がフィードバック端子FBに電気的に接続され、ソース端子(第2の主電極)が接地され、過電流検出信号を受信するとオン状態になる。なお、過電流検出信号がLレベル信号となるように過電流判定部10が構成された場合、半導体スイッチQ3にはP型MOSFETを用いる。
半導体スイッチQ3がオン状態になると、コンデンサC3に蓄えられた電荷は半導体スイッチQ3を通って放電されるため、コンデンサC3の放電時間が短くなる。これにより、半導体スイッチQ1,Q2のスイッチング周波数が高くなる。その結果、図2で説明した共振型コンバータ100の特性から分かるように、共振型コンバータ100の出力電圧は低下することとなる。
制御部30は、フィードバック端子FBの電圧に基づいてスイッチング周波数を制御する。この制御部30は、電流源CSと、半導体スイッチQ4と、比較器(駆動パルス生成用比較器)CMPと、を有する。電流源CSは、定電流を出力する電流源であり、半導体スイッチQ4を介してフィードバック端子FBに接続されている。この電流源CSは、フィードバック端子FBに接続されたコンデンサC3を充電するための電流源である。より詳しくは、電流源CSは、半導体スイッチQ4がオン状態のときにコンデンサC3を充電する。
半導体スイッチQ4は、コンデンサC3に充電するか否かを制御するためのスイッチであり、比較器(駆動パルス生成用比較器)CMPの出力信号に基づいて動作する。この半導体スイッチQ4は、本実施形態では、P型MOSFETにより構成される。半導体スイッチQ4のソース端子が電流源CSの出力に接続され、ドレイン端子がフィードバック端子FBに電気的に接続される。そして、ゲート端子にLレベル信号が入力されると半導体スイッチQ4がオン状態になり、コンデンサC3は電流源CSによって充電される。
比較器CMPは、フィードバック端子FBの電圧に基づいて駆動パルス信号を出力する。より詳しくは、この比較器CMPは、フィードバック端子FBの電圧が参照電圧Vrefよりも高い場合にHレベル信号(第1の信号)を出力し、フィードバック端子FBの電圧が参照電圧Vrefよりも低い場合にLレベル信号(第2の信号)を出力する。なお、比較器CMPは、好ましくはヒステリシスコンパレータであるが、通常の比較器であってもよい。
制御部30は、フィードバック端子FBの電圧が参照電圧Vrefに達するまでの期間は、電流源CSによりコンデンサC3を充電する。その後、参照電圧Vrefに達すると、半導体スイッチQ4がオフ状態になり、制御部30はコンデンサC3の充電を停止する。その後、フィードバック端子FBの電圧が参照電圧Vrefまで低下すると、半導体スイッチQ4がオン状態になり、コンデンサC3は電流源CSにより再び充電される。なお、コンデンサC3の放電期間の長さは、例えば、コンデンサC3の静電容量や抵抗R3,R4の抵抗値によって調整することが可能である。
駆動部40は、図3に示すように、T型フリップフロップ41と、ANDゲート42,43と、デッドタイム生成部44とを有している。
駆動部40は、制御部30(比較器CMP)から供給される駆動パルス信号に基づいて、半導体スイッチQ1H,Q1L,Q2H,Q2Lのゲート端子に供給されるゲート信号を生成する。なお、駆動部40は、半導体スイッチQ1H,Q1L,Q2H,Q2Lに対応した振幅レベルで、駆動パルス信号の周波数に応じた発振周波数のゲート信号を生成する。それにより、ゲート信号出力端子G1,G2から、デッドタイムを挟んで半導体スイッチQ1,Q2が交互にオン状態になるように半導体スイッチQ1,Q2を制御するゲート信号が出力される。ここで、デッドタイムとは、半導体スイッチQ1,Q2の双方がオフとなる期間のことである。
本実施形態では、半導体スイッチQ1H,Q2HはP型MOSFETであり、半導体スイッチQ1L,Q2LはN型MOSFETである。図3に示すように、ゲート信号出力端子G1には、半導体スイッチQ1Hのドレイン端子と、半導体スイッチQ1Lのドレイン端子とが接続される。半導体スイッチQ1Hのソース端子には、基準電圧を生成する基準電圧生成部50が接続される。半導体スイッチQ1Lのソース端子は、基準電位源(グランド等)に接続される。半導体スイッチQ1H,Q1Lのそれぞれのゲート端子には、駆動部40が接続される。
基準電圧生成部50は、基準電圧を生成し、駆動部40と、半導体スイッチQ1Hおよび半導体スイッチQ2Hのソース端子とに基準電圧を供給する。
<共振型コンバータ100の動作>
次に、上記のように構成された共振型コンバータ100の動作について説明する。
共振型コンバータ100は、電源制御装置1によって生成されたゲート信号によってデッドタイムを挟んで半導体スイッチQ1,Q2を交互にオンさせて1次巻線T1を流れる電流を制御する。そして、整流平滑部110から出力される直流電圧が負荷200に供給される。
半導体スイッチQ1がオン状態で、且つ、半導体スイッチQ2がオフ状態である期間では、直流電源Vinの正極から出力された電流が半導体スイッチQ1を介してトランスTの1次巻線T1に供給される。したがって、トランスTの1次巻線T1の正方向に(すなわち、接続点Nから共振コンデンサC1に向かって)電流が流れる。すると、トランスTの2次巻線T2,T3には、正方向と反対の負方向に電流を流そうとする起電力がそれぞれ発生し、ダイオードD1ではアノードの電圧がカソードの電圧より高くなり、ダイオードD1が導通する。その結果、2次巻線T2,T3に発生した起電力が整流され、平滑コンデンサC5で平滑されて、負荷200に供給される。
一方、半導体スイッチQ1がオフ状態で、且つ、半導体スイッチQ2がオン状態である期間では、1次巻線T1の正方向に電流が流れた期間にトランスTに蓄えられたエネルギーが用いられる。すなわち、この期間では、トランスTに蓄えられたエネルギーにより、トランスTの1次巻線T1から半導体スイッチQ2を介して直流電源Vinの負極に電流が供給される。すなわち、1次巻線T1の負方向に電流が流れる。すると、トランスTの2次巻線T2,T3には、1次巻線T1の正方向に電流を流そうとする起電力がそれぞれ発生し、ダイオードD2ではアノードの電圧がカソードの電圧より高くなり、ダイオードD2が導通する。その結果、トランスTの2次巻線T2,T3に発生した起電力が整流され、平滑コンデンサC5で平滑されて、負荷200に供給される。
負荷200に供給される直流電圧は、抵抗R8を介して発光ダイオードPC1に供給されるとともに、出力電圧検出部120に供給される。フォトトランジスタPC2に流れる電流は受光した光の光量が増加するにつれて増加する。このため、共振型コンバータ100の出力電圧が高くなるにつれてコンデンサC3の放電速度が高くなり、その結果、半導体スイッチQ1,Q2のスイッチング周波数が高くなる。
図4は、フィードバック端子FBの電圧VFBの時間波形と、1次巻線T1を流れる電流Iの時間波形を、共振型コンバータ100の入力電圧ごとに示している。なお、図4において電流Iの時間波形は、半導体スイッチQ1がオン状態のときの波形を示しており、半導体スイッチQ2がオン状態のときの波形は図示していない。
図4に示すように、入力電圧が低い場合は、半導体スイッチQ1のスイッチング周波数が比較的低く、半導体スイッチQ1のオン期間が比較的長い。入力電圧が高くになるにつれて、半導体スイッチQ1のスイッチング周波数が高くなり、半導体スイッチQ1のオン期間が短くなる。また、1次巻線T1を流れる電流Iについて見ると、入力電圧が低い場合、電流Iのピーク値は比較的高く、ピーク値に達するタイミング(オン期間における位相)が早い。入力電圧が高くになるにつれて、電流Iのピーク値は低くなり、ピーク値に達するタイミング(オン期間における位相)が遅くなる。このように、入力電圧に応じて、電流のピーク値およびピーク値に達するタイミングが変動する。
従来は、前述したように、入力電圧を監視し、入力電圧に応じてOCP閾値を設定していた。これに対し、本実施形態では、フィードバック端子FBの電圧を用いてOCP閾値を設定する。フィードバック端子FBの電圧は、図4に示すように、オン期間中、コンデンサC3の放電によりなだらかに低下する。入力電圧が高くなるにつれて、1次巻線T1に流れる電流Iがピークに達するタイミングは遅くなるとともに、ピークは低くなる。このことを利用して、フィードバック端子FBの電圧に応じてOCP閾値を設定することで、入力電圧に応じた適切なOCP閾値を設定することができるようになる。
前述のように、OCP閾値は、フィードバック端子FBの電圧VFBを用いて設定されるため、半導体スイッチQ1(またはQ2)がオン状態になってからの経過時間に応じて低下する。低入力電圧時は、共振電流のピークは高く位相が早いところ、OCP閾値も高いため、低入力電圧に応じた過電流検出が可能である。一方、高入力電圧時は、共振電流のピークは低く位相が遅いところ、OCP閾値も低いため、高入力電圧に応じた過電流検出が可能である。このようにして、本実施形態によれば、入力電圧の変動に対応して適切なOCP閾値を設定することができる。その結果、図5(b)に示すように、入力電圧がDC360V,390V,420Vと変動した場合であっても、過電流保護機能が動作するポイント(出力電流値)の変動を抑制することができる。
以上説明したように、本実施形態によれば、入力電圧が変動する場合であっても、入力電圧を監視することなく、過電流保護を適切に行うことができる。
さらに、本実施形態によれば、入力電圧を監視するための抵抗が不要となるため、共振型コンバータの部品点数が減少し、製造コストおよび実装面積を削減することができる。また、従来の共振型コンバータでは、長期間使用した場合、電食等に伴う抵抗値の変化により誤動作のおそれがあったが、本実施形態では、入力電圧を監視するための抵抗が無いのでこのようなおそれはない。
また、本実施形態では、比較器CMP1およびCMP2を用いることで、ハイサイドスイッチ(半導体スイッチQ1)およびローサイドスイッチ(半導体スイッチQ2)の両方についてオン期間中の過電流を監視する。このため、半導体スイッチQ1(または半導体スイッチQ2)のオン期間中にのみ瞬間的な過電流が流れる場合にも、過電流保護動作を行うことができる。
さらに、本実施形態では、フィードバック端子FBの電圧に基づいてOCP閾値を設定するので、共振電流の位相から負荷の状態を正確に把握して過電流保護動作を行うことができる。よって、入力電圧を用いて過電流保護動作を行う場合と比べて、過電流保護の信頼性を向上させることができる。
なお、上記実施形態では、半導体スイッチQ1および半導体スイッチQ2を流れる電流を比較器CMP1およびCMP2でそれぞれ監視していたが、いずれか一方の半導体スイッチに流れる電流のみを監視するようにしてもよい。この場合、比較器CMP1およびCMP2のうちいずれか一方、および削除する比較器に付随する立ち上がり検出部の他、ORゲート13も削除することができる。その結果、部品点数を減らし、コスト削減を図ることができる。また、上記実施形態では、図4で説明したようにコンデンサC3の放電期間に半導体スイッチQ1をオンにしていたが、コンデンサC3の充電期間にオンするようにしてもよい。
<電源制御装置1A>
次に、別の実施形態に係る電源制御装置1Aについて、図6を参照して説明する。前述の電源制御装置1との相違点の一つは、OCP閾値の勾配を設定するための勾配設定端子SSDが設けられている点である。なお、図6では、電源制御装置1と同様の構成要素については同一符号を付している。
電源制御装置1Aは、図6に示すように、予め設定された電圧を入力する勾配設定端子SSDをさらに有する。この勾配設定端子SSDは、OCP閾値の勾配を設定するための端子である。
勾配設定端子SSDに入力される電圧は、勾配設定端子SSDに外付けで接続された素子(コンデンサC6および抵抗R9)により予め設定される。コンデンサC6および抵抗R9は、勾配設定端子SSDと接地との間に接続されている。なお、コンデンサC6を充電する電流源(図示せず)が電源制御装置1A内に設けられる。
電源制御装置1Aは、図6に示すように、過電流判定部10Aと、出力電圧抑制部20と、制御部30と、駆動部40と、基準電圧生成部50と、半導体スイッチQ1H,Q1L,Q2H,Q2Lとを備えている。過電流判定部10A以外の構成は、電源制御装置1と同様であるので説明を省略する。
過電流判定部10Aは、比較器CMP1,2と、立ち上がり検出部11,12と、ORゲート13と、乗算器16,17とを有している。過電流判定部10Aは、以下に説明するように、フィードバック端子FBの電圧および勾配設定端子SSDの電圧に基づいて過電圧保護閾値を設定するように構成されている。
乗算器16,17は、フィードバック端子FBの電圧に勾配設定端子SSDの電圧を乗じて得られた電圧に基づく電圧を出力する。乗算器16,17は、乗算により得られた電圧を比較器CMP1,2の入力電圧に適した電圧にレベル調整して出力する。なお、乗算器17は、乗算結果の電圧を反転させて比較器CMP2の非反転入力端子(+)に出力する。乗算器16の出力端子は比較器CMP1の反転入力端子に接続され、乗算器17の出力端子は比較器CMP2の非反転入力端子に接続されている。
比較器CMP1(第1の比較器)は、モニタ端子MONに電気的に接続された第1の入力端子(+)と、乗算器16の出力端子に電気的に接続された第2の入力端子(−)とを有する。比較器CMP1は、第1の入力端子の電圧が第2の入力端子の電圧よりも高い場合に過電流検出信号(本実施形態ではHレベル信号)を出力する。
比較器CMP2(第2の比較器)は、モニタ端子MONに電気的に接続された第3の入力端子(−)と、乗算器17の出力端子に電気的に接続された第4の入力端子(+)とを有する。この比較器CMP2は、第3の入力端子の電圧が第4の入力端子の電圧よりも低い場合に過電流検出信号(本実施形態ではHレベル信号)を出力する。
上記の構成により、過電流判定部10Aは、乗算器16,17の出力電圧をOCP閾値として用いて、1次巻線T1に流れる電流が過電流であるか否かを判定する。OCP閾値の傾きを調整することができるため、より適切なOCP閾値を設定することができる。
なお、上記の実施形態では、経過時間に応じて低下するOCP閾値を過電流判定部10,10Aでフィードバック端子FBの電圧に基づいて生成したが、本発明はこれに限らない。例えば、マイコンなど任意の電圧波形を生成可能な装置を用いて、半導体スイッチがオン状態になってからの経過時間に応じて低下する電圧をOCP閾値として生成し、過電流判定に用いてもよい。マイコン等の装置は、電源制御装置1,1A内に設けられてもよいし、あるいは、電源制御装置1,1Aに外付けされてもよい。
図7は、電源制御装置1Aを用いた場合における各種信号の時間波形の一例を示している。図7において、VGHは半導体スイッチQ1に出力されるゲート信号であり、VGLは半導体スイッチQ2に出力されるゲート信号である。また、VSSDは、勾配設定端子SSDの電圧である。なお、図7は、勾配設定端子SSDの電圧が、2Vの場合、3.5Vの場合、および5Vの場合の3つのパターンを一つにまとめた図である。
図7から分かるように、勾配設定端子SSDの電圧が高くなるにつれて、OCP閾値の初期値Vは変わらないのに対し、収束値Vは高くなっていく。したがって、勾配設定端子SSDの電圧が高くなるにつれて、OCP閾値の勾配がなだらかになる。図7の例では、勾配設定端子SSDの電圧が5Vのときに収束値Vが初期値Vに等しくなっている。このように勾配設定端子SSDの電圧を変えることで、OCP閾値の傾きを調整することができる。その結果、より適切なOCP閾値を設定することができる。
なお、過電流判定部10Aにおいても過電流判定部10の場合と同様に、半導体スイッチQ1および半導体スイッチQ2のうちいずれか一方の半導体スイッチに流れる電流のみを監視するようにしてもよい。この場合、比較器CMP1およびCMP2のうちいずれか一方、削除する比較器に付随する立ち上がり検出部および乗算器の他、ORゲート13も削除することができるので、部品点数を減らし、コスト削減を図ることができる。
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
1,1A 電源制御装置
10,10A 過電流判定部
11,12 立ち上がり検出部
13 ORゲート
14 電圧レベル調整部
15 NOTゲート
16,17 乗算器
20 出力電圧抑制部
30 制御部
40 駆動部
41 T型フリップフロップ
42,43 ANDゲート
44 デッドタイム生成部
50 基準電圧生成部
100 共振型コンバータ
110 整流平滑部
120 出力電圧検出部
130 電流電圧変換部
200 負荷
C1 共振コンデンサ
C3,C4 コンデンサ
C5 平滑コンデンサ
C6 コンデンサ
CMP,CMP1,CMP2 比較器
CS 電流源
D1,D2 ダイオード
G1,G2 ゲート信号出力端子
FB フィードバック端子
MON モニタ端子
PC1 発光ダイオード
PC2 フォトトランジスタ
Q1,Q2,Q3,Q4,Q5 半導体スイッチ
R3,R4,R5,R6,R7,R8,R9 抵抗
SSD 勾配設定端子
T トランス
T1 1次巻線
T2 2次巻線
Vin 直流電源

Claims (10)

  1. 共振型コンバータに用いられ、トランスの1次巻線に流れる電流を制御する半導体スイッチをオン/オフする電源制御装置であって、
    前記半導体スイッチがオン状態になってからの経過時間に応じて低下する過電流保護閾値を用いて、前記1次巻線に流れる電流が過電流であるか否かを判定する過電流判定部と、
    前記過電流判定部により、前記1次巻線に流れる電流が過電流であると判定された場合、前記半導体スイッチのスイッチング周波数を増加させる出力電圧抑制部と、
    前記1次巻線に流れる電流に応じた電圧を入力するモニタ端子と、
    前記共振型コンバータの出力電圧に基づく電圧を入力するフィードバック端子と、
    を備え
    前記過電流判定部は、
    前記モニタ端子の電圧を入力する第1の入力端子と、前記フィードバック端子の電圧に基づく電圧を入力する第2の入力端子とを有し、前記第1の入力端子の電圧が前記第2の入力端子の電圧よりも高い場合に過電流検出信号を出力する第1の比較器を有することを特徴とする電源制御装置。
  2. 前記過電流判定部は、
    前記モニタ端子の電圧を入力する第3の入力端子と、前記フィードバック端子の電圧に基づく電圧を入力する第4の入力端子とを有し、前記第3の入力端子の電圧が前記第4の入力端子の電圧に基づく電圧よりも低い場合に過電流検出信号を出力する第2の比較器を有することを特徴とする請求項1に記載の電源制御装置。
  3. 前記出力電圧抑制部は、第1の主電極が前記フィードバック端子に電気的に接続され、第2の主電極が接地され、前記過電流検出信号を受信するとオン状態になる放電加速用半導体スイッチを有することを特徴とする請求項1または2に記載の電源制御装置。
  4. 共振型コンバータに用いられ、トランスの1次巻線に流れる電流を制御する半導体スイッチをオン/オフする電源制御装置であって、
    前記半導体スイッチがオン状態になってからの経過時間に応じて低下する過電流保護閾値を用いて、前記1次巻線に流れる電流が過電流であるか否かを判定する過電流判定部と、
    前記過電流判定部により、前記1次巻線に流れる電流が過電流であると判定された場合、前記半導体スイッチのスイッチング周波数を増加させる出力電圧抑制部と、
    前記1次巻線に流れる電流に応じた電圧を入力するモニタ端子と、
    前記共振型コンバータの出力電圧に基づく電圧を入力するフィードバック端子と、
    前記過電流保護閾値の勾配を設定するための勾配設定端子と、を備え、
    前記過電流判定部は、前記フィードバック端子の電圧に前記勾配設定端子の電圧を乗じて得られた電圧に基づく電圧を出力する乗算器を有することを特徴とする電源制御装置。
  5. 前記過電流判定部は、
    前記モニタ端子に電気的に接続された第1の入力端子と、前記乗算器の出力端子に電気的に接続された第2の入力端子とを有し、前記第1の入力端子の電圧が前記第2の入力端子の電圧よりも高い場合に過電流検出信号を出力する第1の比較器をさらに有することを特徴とする請求項4に記載の電源制御装置。
  6. 前記過電流判定部は、
    前記モニタ端子に電気的に接続された第3の入力端子と、前記乗算器の出力端子に電気的に接続された第4の入力端子とを有し、前記第3の入力端子の電圧が前記第4の入力端子の電圧よりも低い場合に過電流検出信号を出力する第2の比較器をさらに有することを特徴とする請求項4または5に記載の電源制御装置。
  7. 前記出力電圧抑制部は、第1の主電極が前記フィードバック端子に電気的に接続され、第2の主電極が接地され、前記過電流検出信号を受信するとオン状態になる放電加速用半導体スイッチを有することを特徴とする請求項5または6のいずれかに記載の電源制御装置。
  8. 請求項1〜7のいずれかに記載の電源制御装置を半導体基板に形成したことを特徴とする半導体集積回路。
  9. 1次巻線および2次巻線を有するトランスと、
    前記1次巻線に直列接続された共振コンデンサと、
    前記トランスの前記2次巻線に発生した電圧を整流および平滑する整流平滑部と、
    前記1次巻線に流れる共振電流に応じた電圧を入力するモニタ端子、フィードバック端子、第1のゲート信号出力端子および第2のゲート信号出力端子を有する電源制御装置と、
    前記整流平滑部の出力電圧に応じた光量で発光する発光ダイオードと、
    一端が前記フィードバック端子に電気的に接続され、他端が接地されたコンデンサと、 コレクタ端子が前記フィードバック端子に電気的に接続され、エミッタ端子が接地され、前記発光ダイオードの光量に応じて電流伝達比が変わるフォトトランジスタと、
    ドレイン端子が直流電源の正極に電気的に接続され、ゲート端子が前記第1のゲート信号出力端子に接続された第1の半導体スイッチと、
    ドレイン端子が前記第1の半導体スイッチのソース端子に電気的に接続され、ソース端子が接地され、ゲート端子が前記第2のゲート信号出力端子に接続された第2の半導体スイッチと、を備え、
    前記電源制御装置は、
    前記第1の半導体スイッチまたは第2の半導体スイッチがオン状態になってからの経過時間に応じて低下する過電流保護閾値を用いて、前記1次巻線に流れる電流が過電流であるか否かを判定する過電流判定部と、
    前記過電流判定部により、前記1次巻線に流れる電流が過電流であると判定された場合、前記第1および第2の半導体スイッチのスイッチング周波数を増加させる出力電圧抑制部と、
    を有し、
    前記過電流判定部は、前記フィードバック端子の電圧に基づく電圧を前記過電流保護閾値として用いることを特徴とする共振型コンバータ。
  10. 1次巻線および2次巻線を有するトランスと、
    前記1次巻線に直列接続された共振コンデンサと、
    前記トランスの前記2次巻線に発生した電圧を整流および平滑する整流平滑部と、
    前記1次巻線に流れる共振電流に応じた電圧を入力するモニタ端子、フィードバック端子、第1のゲート信号出力端子および第2のゲート信号出力端子を有する電源制御装置と、
    前記整流平滑部の出力電圧に応じた光量で発光する発光ダイオードと、
    一端が前記フィードバック端子に電気的に接続され、他端が接地されたコンデンサと、 コレクタ端子が前記フィードバック端子に電気的に接続され、エミッタ端子が接地され、前記発光ダイオードの光量に応じて電流伝達比が変わるフォトトランジスタと、
    ドレイン端子が直流電源の正極に電気的に接続され、ゲート端子が前記第1のゲート信号出力端子に接続された第1の半導体スイッチと、
    ドレイン端子が前記第1の半導体スイッチのソース端子に電気的に接続され、ソース端子が接地され、ゲート端子が前記第2のゲート信号出力端子に接続された第2の半導体スイッチと、を備え、
    前記電源制御装置は、
    前記第1の半導体スイッチまたは第2の半導体スイッチがオン状態になってからの経過時間に応じて低下する過電流保護閾値を用いて、前記1次巻線に流れる電流が過電流であるか否かを判定する過電流判定部と、
    前記過電流判定部により、前記1次巻線に流れる電流が過電流であると判定された場合、前記第1および第2の半導体スイッチのスイッチング周波数を増加させる出力電圧抑制部と、
    を有し、
    前記電源制御装置は、前記過電流保護閾値の勾配を設定するための勾配設定端子をさらに有し、
    前記過電流判定部は、前記フィードバック端子の電圧に前記勾配設定端子の電圧を乗じて得られた電圧に基づく電圧を前記過電流保護閾値として用いることを特徴とする共振型コンバータ。
JP2016122846A 2016-06-21 2016-06-21 電源制御装置、半導体集積回路、および共振型コンバータ Active JP6640036B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016122846A JP6640036B2 (ja) 2016-06-21 2016-06-21 電源制御装置、半導体集積回路、および共振型コンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016122846A JP6640036B2 (ja) 2016-06-21 2016-06-21 電源制御装置、半導体集積回路、および共振型コンバータ

Publications (2)

Publication Number Publication Date
JP2017229140A JP2017229140A (ja) 2017-12-28
JP6640036B2 true JP6640036B2 (ja) 2020-02-05

Family

ID=60889413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016122846A Active JP6640036B2 (ja) 2016-06-21 2016-06-21 電源制御装置、半導体集積回路、および共振型コンバータ

Country Status (1)

Country Link
JP (1) JP6640036B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7362319B2 (ja) * 2019-07-04 2023-10-17 新電元工業株式会社 制御回路およびスイッチング電源装置
JP7148469B2 (ja) * 2019-09-12 2022-10-05 株式会社東芝 半導体回路及び半導体システム
CN116941173A (zh) * 2021-03-02 2023-10-24 Tdk株式会社 开关电源装置和电力供应***

Also Published As

Publication number Publication date
JP2017229140A (ja) 2017-12-28

Similar Documents

Publication Publication Date Title
KR100796890B1 (ko) 스위칭 전원장치
US10128762B2 (en) Semiconductor device for controlling power source
JP5230181B2 (ja) エネルギー伝達装置およびエネルギー伝達制御用半導体装置
JP4210868B2 (ja) スイッチング電源装置
JP5668291B2 (ja) 電源用コントローラ、電源用集積回路コントローラ、および電源
US8953348B2 (en) Switching power supply circuit and power factor controller
US9270167B2 (en) Power factor correction circuit having on-period controlling
US10630187B2 (en) Switching power supply device and semiconductor device
US10250252B2 (en) Control circuit and method therefor
TW201946351A (zh) 電源控制用半導體裝置以及開關電源裝置及其設計方法
US10090767B2 (en) Switching power supply device having a pulse width holder
JP2018093653A (ja) 絶縁型のdc/dcコンバータ、一次側コントローラ、電源アダプタおよび電子機器
KR101812703B1 (ko) 과전압 반복 방지 회로 및 그 방법, 그리고 이를 이용한 역률 보상 회로
US20110194316A1 (en) Switching power supply device
JP2012235561A (ja) 直流電源装置
JP2010252451A (ja) 電力変換装置のスイッチング素子駆動回路
JP5195849B2 (ja) Dc−dcコンバータ
JP6640036B2 (ja) 電源制御装置、半導体集積回路、および共振型コンバータ
US6414861B1 (en) DC-DC converter
TWI405398B (zh) 交流/直流轉換器、交流/直流電壓轉換方法、以及電壓轉換控制器
JP2012070556A (ja) 直流電源装置
US11005373B2 (en) Switching power supply control circuit with bottom point detection
JP7123733B2 (ja) 電源制御装置
JP6455180B2 (ja) 電源制御用半導体装置
JP6810150B2 (ja) スイッチング電源装置および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191225

R150 Certificate of patent or registration of utility model

Ref document number: 6640036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150