JP4301588B2 - ホトカプラ装置 - Google Patents
ホトカプラ装置 Download PDFInfo
- Publication number
- JP4301588B2 JP4301588B2 JP10817898A JP10817898A JP4301588B2 JP 4301588 B2 JP4301588 B2 JP 4301588B2 JP 10817898 A JP10817898 A JP 10817898A JP 10817898 A JP10817898 A JP 10817898A JP 4301588 B2 JP4301588 B2 JP 4301588B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- light emitting
- receiving element
- emitting element
- optical signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【発明の属する技術分野】
本発明は、発光素子と受光素子とを1パッケージ化したホトカプラ装置に関するものであり、特に装置の薄形化に関するものである。
【0002】
【従来の技術】
発光素子と受光素子とを組み合わせ、電気信号を光信号に置き換えて信号の伝達を行うホトカプラ装置は、その間で電気的な回路網を遮断できることから、電源電位が大きく異なる回路網間で信号伝達を行う場合などに多く利用されている。
【0003】
図4は、従来のホトカプラ装置を示す断面図であり、リードフレームの各アイランド1、2に発光素子3と受光素子4とを両者の表面が相対向するように固着し、全体を透光性の樹脂5でモールドしたものである。リード6に印加された電気信号を発光素子3で光信号7に変換し、受光素子4が光信号7を受けて再度電気信号に変換する。この場合、光信号7が直進性を有するので発光素子3の発光面と受光素子4の受光面とを相対向するように配置しなければならない。
【0004】
【発明が解決しようとする課題】
しかしながら、発光面と受光面とを相対向させることは、各素子チップの板厚の分やボンディングワイヤ8の領域を確保するなどの理由により、パッケージ全体の高さ(図面t)を薄くすることが困難である欠点があった。
【0005】
【課題を解決するための手段】
本発明は前述の課題に鑑みて成され、発光素子と受光素子とを1つのパッケージ内に封止し、前記発光素子から発せられた光信号を前記受光素子で受光して電気信号に変換するホトカプラ装置において、
前記光信号の経路が前記パッケージの樹脂内部で折り曲げられて前記受光素子に到達することを特徴とするものである。
【0006】
【発明の実施の形態】
以下、本発明の実施の形態について、図1を参照しながら説明する。尚、図1(A)は図1(B)のAA線断面図を示している。
【0007】
同図において、10、11はリードフレームのアイランドを示している。アイランド10の表面には半導体チップとして構成した受光素子12が半田や銀ペースト等の接着剤13で固定され、前記半導体チップ表面に形成したボンディングパッドとリード14とがボンディングワイヤ15で電気的に接続されている。アイランド11の表面には半導体チップで構成した発光素子16が同じく接着剤13で固定され、前記半導体チップ16の表面に形成したボンディングパッドとリード14とがボンディングワイヤ15で電気的に接続されている。発光素子16は、例えばレーザダイオード素子からなり、受光素子12は、例えばPN接合を用いたフォトセンサであり駆動回路が一体のものでよい。受光素子12のホトダイオード部分を符号17で示した。
【0008】
そして、リード14の先端を含めて、発光素子16と受光素子12を、赤外光あるいは紫外光に対して透明な樹脂18でトランスファーモールドした。アイランド10、11はその裏面が樹脂17の表面と同一平面を構成するように露出させる。また、受光素子12のチップ表面が上を向くように封止するのに対して、発光素子16は受光素子12から水平方向にずれた箇所に配置し、且つ、チップ表面が下を向くように封止した。リード14の先端部は、この素子を表面実装用途に使用できるように、Z字型に折り曲げてある。加えて、パッケージ外形を構成する樹脂18の一部に、反射面19を持つ溝20を形成し、該溝20を受光素子12の上方に設置した。
【0009】
本発明の特徴は、反射面19にある。この反射面19は樹脂18でトランスファーモールドする際に使用する金型に溝20に該当する突起を設けるか、あるいはトランスファーモールドした後に切削・研磨などの手段で樹脂18を削ることによって得ることができる。溝20の反射面19は、受光素子12のチップ水平面に対して略45度の傾斜角をもち、その反射面19は平面視で(図1(B)の様に観測して)受光素子12のホトダイオード部分17の略全体を覆っていることが好ましい。
【0010】
本実施例で発光素子16として用いた半導体レーザは、リード14に印加された電気信号に応じて光信号21を発光する素子であって、その光信号21は、大部分が半導体チップの側壁からチップの表面に対して水平方向に出射される素子である。出射された光信号21は、樹脂18内部を通過し、反射面19で反射する。反射した光信号19は受光素子12のホトダイオード部17に入射され、入射された光信号21に応じた電気信号に再度変換される。
【0011】
このように、光信号21の伝達経路を樹脂18の内部で屈折させたことにより、受光素子12と発光素子16とを対面させる必要が無くなった。従って、受光素子12と発光素子16の位置関係を水平方向にずらし、両者のチップ間の距離を狭めることによって、パッケージ外形寸法の高さtを低く抑えることが可能になった。
【0012】
例えば、リードフレームはCuより成り、厚さは、約0.125mmで、半導体チップの厚みは、例えば250〜300μm程度である。また樹脂18は、透明なエポキシ材料で、全体の厚みtは約1mm〜1.5mmである。当然チップの厚みが薄くなれば、更に薄くできる事は言うまでもない。溝20は、半導体チップを露出することなく、例えば厚みの半分程度、ここでは750μmの深さで形成した。アイランド10、11の裏面を露出させることで、更にパッケージの薄形化が可能になる。
【0013】
ところで、反射面19は、その界面において外気と透明樹脂18との屈折率の違いにより、反射面19を構成する。しかし全ての光が反射されるものではないので、反射効率を向上するために、反射面19に金属被膜を形成してミラー面とするのも良い。
【0014】
この被膜方法としては、半導体技術で使用される蒸着、スパッタ成膜が考えられ、またその他には、メッキが考えられる。ここで注意を要する所は、リード14間の短絡である。前者の二つの被膜方法では、選択マスクを必要とする。またメッキの内、例えば無電解メッキで、溶液の中に全体をディップする場合は、導出する部分のリード14の導出箇所に樹脂等のマスクを付けた後にメッキし、このマスクを取り除けばよい。またディップ以外では、この溶液を溝の部分に滴下してメッキさせても良い。金属材料としては、金、Al、ニッケル等が考えられる。
【0015】
また、反射効率を向上するために、溝20内部を遮光性の樹脂などで埋設してもよい。この場合は、溝20を形成後にポッティングなどの手法で遮光樹脂を滴下すればよい。
【0016】
図2(A)に第2の実施の形態を示した。発光素子16としてLED素子を用いた例である。LED素子はチップ表面から大略垂直方向に光信号21を出射するので、発光素子16のチップ下方にも溝22を形成し、反射面23によって光信号21を反射し、反射面19で再度反射させて受光素子12に導入する形態を採用した。
【0017】
図2(B)に第3の実施の形態を示した。発光素子16としてレーザダイオードを用い、受光素子12と発光素子16とを同じ向きに封止したものである。この場合は、アイランド10に対してアイランド11の高さを少し高くしておき、発光素子16からの光信号21が反射面19に照射されるような形態を採用した。
【0018】
図2(C)に第4の実施の形態を示した。発光素子16としてLED素子を用い、受光素子12と発光素子16とを同じ向きに封止したものである。共にアイランド10、11の裏面が露出するように封止し、発光素子16の上方にも反射面23を持つ溝22を形成したものである。図2(B)、図2(C)の実施形態の法が、チップの向きが同じであるので樹脂18の外形寸法の高さtを低く抑えることができる。
【0019】
図3に第5の実施の形態を示した。これはホトダイオード部17の受光領域の形状に関する。本発明では、溝20の反射面19がホトダイオード部17の上部を覆うようにすること、及び反射面19が約45度の角度で傾斜していることが必要となる。そのため、図3(A)のホトダイオード部17bの様に、光信号21の伝達経路に対して受光領域が縦長の形状、つまり幅W1より長さL1が長い形状であると、これに対応させる為には溝20b(図3(B))の深さH1が必要になる。これに対して、ホトダイオード部17aの様に、光信号21の伝達経路に対して横長の形状、つまり幅W2に対して長さL2が十分に短い形状であれば、これに対応する溝20aの深さH2も小さくてすむ。溝20の深さが浅くすめば、パッケージ外形の高さtもおのずと低く抑えることができる。そこで、受光素子12を形成する半導体チップの幅全体を用いてホトダイオード部17を配置し、縦方向の長さL2を極力短く設計すれば、パッケージの薄形化に寄与することができる。
【0020】
以上の各実施の形態において、リード14先端部の曲げる方向は上下どちらでも可能である。受光素子12用のアイランド10が金属で遮光性を持つことから、実装したときに受光素子12のチップが下を向く(プリント基板側に向く)ように折り曲げておけば、外部からの余計な光の入射による誤動作を防止することができる。また、樹脂18を整形した後に、その全表面を遮光性の樹脂で再度封止する事で不要な光の入射を完全に防止することができる。
【0021】
【発明の効果】
本発明によれば、反射面19を設けることにより光信号21を反射させて受光素子12に到達させる構成としたので、パッケージ寸法の高さtを低く抑えたホトカプラ装置を得ることができる利点を有する。従って、電子機器に組み込んだ際のへ矩形かに寄与することができる利点を有する。
【図面の簡単な説明】
【図1】本発明を説明する(A)断面図、(B)平面図である。
【図2】本発明の他の実施形態を示す断面図である。
【図3】本発明の他の実施形態を示す断面図である。
【図4】従来のホトカプラ装置を示す断面図である。
Claims (3)
- 発光素子と受光素子とを光信号に対して透明な樹脂で1つのパッケージ内に封止し、前記発光素子の側壁から発せられた光信号を前記受光素子で受光して電気信号に変換するホトカプラ装置において、
前記パッケージは、表面、裏面および前記表面から前記裏面に延在する4側面から成る6面体であり、
前記発光素子は、前記パッケージの表面側に、下向きになってに設けられ、
前記受光素子は、前記パッケージの裏面側に、前記発光素子と水平方向にずれ、上向きに成って設けられ、
前記受光素子に相当する前記パッケージの表面に、前記光信号の経路に対して傾斜した反射面を持つ溝が設けられることにより、前記発光素子から発せられた前記光信号の経路が前記パッケージの樹脂内部の前記溝で折り曲げられて前記受光素子に到達することを特徴とするホトカプラ装置。 - 前記発光素子は、上向きになって設けられ、前記発光素子の裏面は、前記受光素子の裏面よりも高い位置に設けられる請求項1に記載のホトカプラ装置。
- 前記光信号の伝達経路の方向に対して、前記受光素子の受光部が横長の形状を持つことを特徴とする請求項1または請求項2に記載のホトカプラ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10817898A JP4301588B2 (ja) | 1998-04-17 | 1998-04-17 | ホトカプラ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10817898A JP4301588B2 (ja) | 1998-04-17 | 1998-04-17 | ホトカプラ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11307808A JPH11307808A (ja) | 1999-11-05 |
JP4301588B2 true JP4301588B2 (ja) | 2009-07-22 |
Family
ID=14477981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10817898A Expired - Fee Related JP4301588B2 (ja) | 1998-04-17 | 1998-04-17 | ホトカプラ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4301588B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6762077B2 (en) | 2001-05-11 | 2004-07-13 | Melexis Nv | Integrated sensor packages and methods of making the same |
US7060216B2 (en) | 2001-05-11 | 2006-06-13 | Melexis, Nv | Tire pressure sensors and methods of making the same |
WO2018105358A1 (ja) * | 2016-12-09 | 2018-06-14 | 株式会社村田製作所 | フォトカプラ |
-
1998
- 1998-04-17 JP JP10817898A patent/JP4301588B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11307808A (ja) | 1999-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6252252B1 (en) | Optical semiconductor device and optical semiconductor module equipped with the same | |
US7364368B2 (en) | Optoelectronic coupling arrangement and transceiver with such an optoelectronic coupling arrangement | |
JP3775069B2 (ja) | 光受信モジュール | |
JP3019078B1 (ja) | 光受信モジュール | |
JP2003008065A (ja) | Smd型光素子モジュールの製造方法 | |
JP4301588B2 (ja) | ホトカプラ装置 | |
TWI504959B (zh) | 光學元件封裝結構及其封裝方法 | |
JP2010093285A (ja) | 半導体装置の製造方法 | |
CN111656540B (zh) | 半导体装置 | |
JP2000077686A (ja) | 半導体装置の実装構造 | |
JP3976420B2 (ja) | 光半導体装置 | |
JP4159147B2 (ja) | 半導体装置 | |
JP4307902B2 (ja) | 光学素子実装パッケージ、光電気複合実装配線基板 | |
JPH11330539A (ja) | 光半導体装置 | |
JP2003075690A (ja) | トランスミッタ及びレシーバ | |
JPH05218491A (ja) | 光結合装置 | |
CN213093213U (zh) | 芯片级封装结构及光电装置 | |
JPS60126874A (ja) | 光結合半導体装置 | |
JP3824696B2 (ja) | フォトカプラ及びその製造方法 | |
JP3976419B2 (ja) | 光半導体装置 | |
JP4475726B2 (ja) | フォトカプラ | |
JP2005050839A (ja) | チップ型フォトカプラ | |
JPH04252082A (ja) | 光結合装置 | |
JP4907002B2 (ja) | 気密封止型半導体装置の製造方法 | |
JP2000124479A (ja) | 光半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050415 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090421 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |