JP4300493B2 - セラミック積層体及びその製造方法 - Google Patents

セラミック積層体及びその製造方法 Download PDF

Info

Publication number
JP4300493B2
JP4300493B2 JP15703198A JP15703198A JP4300493B2 JP 4300493 B2 JP4300493 B2 JP 4300493B2 JP 15703198 A JP15703198 A JP 15703198A JP 15703198 A JP15703198 A JP 15703198A JP 4300493 B2 JP4300493 B2 JP 4300493B2
Authority
JP
Japan
Prior art keywords
ceramic
ceramic layer
layer
laminate
electrode pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15703198A
Other languages
English (en)
Other versions
JPH11354376A (ja
Inventor
博之 伊藤
敏朗 高島
弘直 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP15703198A priority Critical patent/JP4300493B2/ja
Publication of JPH11354376A publication Critical patent/JPH11354376A/ja
Application granted granted Critical
Publication of JP4300493B2 publication Critical patent/JP4300493B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Porous Artificial Stone Or Porous Ceramic Products (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、内部に所定の回路パターンが形成されたセラミック積層体に関し、その変形を抑制することに関するものである。
【0002】
【従来の技術】
セラミックグリーンシートに電極パターンを印刷し、それを積層し、焼成してなるセラミック積層体は、チップ部品、回路基板などに使用されている。
【0003】
このセラミック積層体は、仮焼、粉砕したセラミック粉末と溶剤等を混合したスラリーよりグリーンシートを作製し、そのグリーンシートにパンチングによりスルーホールを適宜形成し、銀、銅などの電極ペーストをスクリーン印刷してグリーンシート上に所定の電極パターンを形成し、これを積層し、焼成してセラミック積層体を得ている。また、焼成前又は後に切断工程が入る場合もある。
【0004】
【発明が解決しようとする課題】
このセラミック積層体は、900〜1000℃程度で一体焼成されるが、このとき、セラミック層と電極との収縮特性が異なり、セラミック積層体が変形することがあった。これは、一般に電極部分が早く収縮を開始し、セラミック層が収縮するときには、電極部分は収縮せず、セラミック層の均一な収縮を阻害することによるものと考えられる。
【0005】
とりわけ、セラミック積層体の内部の電極パターンの構造が、積層方向にアンバランスなとき変形量が大きくなる。例えば、図5(b)に示すように、電極パターン51が積層方向に対称に形成されている場合は、ほとんど変形なしの状態で焼成することができるが、図5(a)に示すように、電極パターン51が積層方向に非対称でアンバランスに形成されている場合、その電極が集中している側の収縮と、集中していない側の収縮に差を生じ、図に示すような変形を生じていた。
【0006】
本発明は、上記のことを鑑みて、積層体内に形成された電極パターンが積層方向でアンバランスな状態であっても、変形を抑制できるセラミック積層体を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明は、電極パターンが形成されたセラミックグリーンシートを積層し、焼成してなり、内部に所定の回路を構成したセラミック積層体において、前記セラミック積層体は、空孔率が異なる第1のセラミック層と第2のセラミック層を備え、前記第1のセラミック層と前記第2のセラミック層は同組成のセラミック材料を焼成してなり、前記第2のセラミック層のセラミック材料は、前記第1のセラミック層のセラミック材料よりも高温で仮焼された仮焼粉を含み、第1のセラミック層と第2のセラミック層とを、他のセラミック層を介さずに重ねて形成して変形を抑制したセラミック積層体である。
【0008】
また本発明は、前記第2のセラミック層の空孔率は5%〜20%であり、前記第1のセラミック層の空孔率よりも大きいものである。
【0009】
また本発明は、電極パターンが形成されたセラミックグリーンシートを積層し、焼成してなり、内部に所定の回路を構成したセラミック積層体において、前記セラミック積層体は、密度が異なる第1のセラミック層と第2のセラミック層を備え、前記第1のセラミック層と前記第2のセラミック層は同組成のセラミック材料を焼成してなり、前記第2のセラミック層のセラミック材料は、前記第1のセラミック層のセラミック材料よりも高温で仮焼された仮焼粉を含み、第1のセラミック層と第2のセラミック層とを、他のセラミック層を介さずに重ねて形成して変形を抑制したセラミック積層体である。
【0010】
また本発明は、前記第2のセラミック層の密度が、前記第1のセラミック層の密度に対して70%〜95%となっているものである。
【0011】
前記セラミック積層体は、更に他のセラミック材料からなるセラミック層を含んでいても良い。
【0014】
【実施の形態】
本発明は、例えば、電極パターンが積層方向にアンバランスな場合に、その電極パターンが積層方向に対称に形成されている場合と同じように、バランスの取れた応力が働くように、第2のセラミック層を介在させるものである。この第2のセラミック層は、主たるセラミック層(第1のセラミック層)よりも焼成収縮率が小さいことが適当である。好ましくは、第1のセラミック層の焼成収縮率の50%〜90%である。
【0015】
また、この第2のセラミック層は、第1のセラミック層とは、異なる空孔率のものとする。そして、その第2のセラミック層の空孔率は、5%〜20%であり、前記第1のセラミック層の空孔率よりも大きいことが好ましい。
【0016】
また、この第2のセラミック層は、第1のセラミック層とは、異なる密度のものとする。そして、前記第2のセラミック層の密度が、前記第1のセラミック層の密度の70%〜95%であることが好ましい。
【0017】
この第2のセラミック層は、第1のセラミック層と同成分であることが望ましい。このため、同成分であるが、焼成収縮率を変える必要がある。このためには、次のような手段がある。
(a)十分に結晶化した粉末を、通常の結晶化してない仮焼粉とを混ぜたセラミック原料粉末を用いる。
(b)仮焼温度を変えて結晶化の度合いを変えた粉末を、通常の結晶化してない仮焼粉とを混ぜたセラミック原料粉末を用いる。
【0018】
【実施例】
セラミック材料として、Al、Si、Ca、Sr、K、Na、Pbの酸化物を混合し、750℃で仮焼し、粉砕したセラミック粉末(通常仮焼粉と呼ぶこととする)を用いた。このセラミック粉末は、900℃で焼成可能であり、焼成後アルミナと長石族鉱物結晶の混晶状態となる。また、仮焼後の状態は、アルミナとアルミナ以外の成分がガラス化したものが混在する状態である。これを第1のセラミック層の材料とした。
【0019】
次に第2のセラミック層の材料について説明する。まず、第1のセラミック材料と同組成の材料を900℃で仮焼し、粉砕した仮焼粉(高温仮焼粉と呼ぶこととする)を得る。この高温仮焼粉は、焼成温度と同じ温度で仮焼して有り、十分に結晶化された材料である。この高温仮焼粉と通常仮焼粉を混合して、第2のセラミック材料とした。
【0020】
表1に示す配合比の第2のセラミック材料を単独で焼成して、材料特性を評価した。その結果を表1に示す。表1の主材料は、第1のセラミック材料単独の特性である。表1の誘電損失は、円柱共振器法により10GHz〜15GHzで測定した。また、密度比率は、主材料の密度を100%としたときのそれぞれの密度の比率である。収縮率比率は、主材料の焼成収縮率を100%としたときのそれぞれの焼成収縮率の比率である。表1に示すように、通常仮焼粉と高温仮焼粉を混合することにより、密度、焼成収縮率、空孔率を適当な値に設定することができる。
【0021】
【表1】
Figure 0004300493
【0022】
第1のセラミック材料と溶剤等を混合したスラリーを用意し、ドクターブレードにてグリーンシートを作製した。このグリーンシートに、図2に示すように銀ペースト電極材料をスクリーン印刷して電極パターン3を形成した。これを第1層とし、その上に電極の印刷してないグリーンシートを積層し、図3に示すような第1のセラミック材料を主体とした構造の積層体を得た。このグリーンシートは、100μmの厚さのものを用い、20mm×20mm×高さ1.0mmのチップに形成した。次いで、表1の試料1、2、3の材料を第2のセラミック材料とし、これと溶剤等を混合しペースト状とし、この第2のセラミック材料のペーストをスクリーン印刷で各チップに印刷形成した。この概略図を図1に示す。この図1の1は第1のセラミック材料からなる第1のセラミック層、2は第2のセラミック材料からなる第2のセラミック層、3は電極パターンを示す。そして、第2のセラミック層2の厚さを変えて、900℃で焼成した。そして、焼成品の変形量を調べた。この結果を表2に示す。
【0023】
【表2】
Figure 0004300493
【0024】
表2において、変形量は、図4に示すように、チップの厚さd(mm)と、チップの全高D(mm)から、D−dを変形量とした。尚、マイナスは逆側に反ったことを示す。この表1からわかるとおり、本発明の実施例は、変形量が少なく、変形を抑制することができた。また、第2のセラミックス層の性状及び厚さにより、変形量を制御できることがわかる。試料3(空孔率37%、密度比率62.5%、収縮率比率15%)では、逆向きの変形量が大きく、実用的でなかった。
【0025】
第2のセラミック層の材料は、高温仮焼粉の含有量が多い程、焼成時の変形量を抑制する効果は大きくなるが、第2のセラミック層の空孔率が上昇しすぎるため、強度が低下して、外部回路を接続するための端子電極の密着強度低下を生じたり、水分を吸収し易くなり、信頼性の低下、材料の誘電損失の増大をまねくといった問題が発生する。このため、第2のセラミック層の材料の空孔率は、第1のセラミック層の材料より大きい値となるが、20%以下であることが好ましい。また、第2のセラミック層の材料の密度は、第1のセラミック層の材料より小さい値となるが、その比率は70〜95%が好ましい。
【0026】
上記実施例では、セラミックス積層体の一端面に全面に第2のセラミックス層を印刷形成したが、積層体の内部に印刷形成しても良い。また、第2のセラミックス層は、印刷形成以外に、シート状に成形し、積層することもできる。また、内部回路に応じて、積層体の内部又は表面に部分的に第2のセラミック層を形成してもよい。この例を図6に示す。この図6は、主たるセラミックス層11のなかに電極パターン13が内蔵されているが、その電極パターンの配列が部分的に異なり、それに合わせ第2のセラミックス層12も部分的に配置されている。このような構造は、大型基板において特に有効な技術となる。このように、第2のセラミック層は、セラミック積層体の内部構造に従って、形成する位置、厚さ、性状を選択することができる。
【0027】
本発明の実施例によれば、内部電極パターンが積層方向でアンバランスであった場合でも、第2のセラミック層を形成することにより、変形を抑制することができる。この第2のセラミック層は第1のセラミック層と同組成であり、焼成後完全に一体化できる。また外観上も優れる。また、第2のセラミック層は、第1のセラミック層より空孔率が大きく、また密度が小さい層として形成し、変形を抑制できた。
【0028】
上記では、セラミック積層体が一つの材質で形成されている構造について説明したが、例えば、磁性体と誘電体の2つの材料からなる複合積層体などにおいても本発明の技術を利用できる。この複合積層体においても、内部に電極パターンが形成され、その電極パターンのアンバランスにより変形が生じる場合、又異なるセラミック層間の性状の違いにより変形が生じることが考えられるが、いずれの場合であっても、変形を抑制するために、上記した本発明を利用できることは容易に理解できる。
【0029】
【発明の効果】
本発明によれば、内部に電極パターンを有するセラミック積層体において、内部電極構造が積層方向にアンバランスなどにより、変形を生じ易い構造であっても、変形を抑制することができるものであり、セラミック積層体の品質を向上させ、ひいては応用品の特性向上につながるものである。
【図面の簡単な説明】
【図1】本発明に係る実施例の構造図である。
【図2】本発明に係る実施例の電極構造図である。
【図3】本発明に係る比較例の構造図である。
【図4】本発明に係る変形量を示す図である。
【図5】従来例の説明図である。
【図6】本発明に係る別の実施例の構造図である。
【符号の説明】
1、11 主たるセラミック層
2、12 第2のセラミック層
3、13 電極パターン

Claims (5)

  1. 電極パターンが形成されたセラミックグリーンシートを積層し、焼成してなり、内部に所定の回路を構成したセラミック積層体において、
    前記セラミック積層体は、空孔率が異なる第1のセラミック層と第2のセラミック層を備え、前記第1のセラミック層と前記第2のセラミック層は同組成のセラミック材料を焼成してなり、前記第2のセラミック層のセラミック材料は、前記第1のセラミック層のセラミック材料よりも高温で仮焼された仮焼粉を含み、
    第1のセラミック層と第2のセラミック層とを、他のセラミック層を介さずに重ねて形成して変形を抑制したことを特徴とするセラミック積層体。
  2. 前記第2のセラミック層の空孔率は5%〜20%であり、前記第1のセラミック層の空孔率よりも大きいことを特徴とする請求項1記載のセラミック積層体。
  3. 電極パターンが形成されたセラミックグリーンシートを積層し、焼成してなり、内部に所定の回路を構成したセラミック積層体において、
    前記セラミック積層体は、密度が異なる第1のセラミック層と第2のセラミック層を備え、前記第1のセラミック層と前記第2のセラミック層は同組成のセラミック材料を焼成してなり、前記第2のセラミック層のセラミック材料は、前記第1のセラミック層のセラミック材料よりも高温で仮焼された仮焼粉を含み、
    第1のセラミック層と第2のセラミック層とを、他のセラミック層を介さずに重ねて形成して変形を抑制したことを特徴とするセラミック積層体。
  4. 前記第2のセラミック層の密度が、前記第1のセラミック層の密度に対して70%〜95%であることを特徴とする請求項3記載のセラミック積層体。
  5. 前記セラミック積層体は、更に他のセラミック材料からなるセラミック層を含むことを特徴とする請求項1〜4記載のいずれかのセラミック積層体。
JP15703198A 1998-06-05 1998-06-05 セラミック積層体及びその製造方法 Expired - Lifetime JP4300493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15703198A JP4300493B2 (ja) 1998-06-05 1998-06-05 セラミック積層体及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15703198A JP4300493B2 (ja) 1998-06-05 1998-06-05 セラミック積層体及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11354376A JPH11354376A (ja) 1999-12-24
JP4300493B2 true JP4300493B2 (ja) 2009-07-22

Family

ID=15640684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15703198A Expired - Lifetime JP4300493B2 (ja) 1998-06-05 1998-06-05 セラミック積層体及びその製造方法

Country Status (1)

Country Link
JP (1) JP4300493B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPQ492199A0 (en) * 1999-12-30 2000-02-03 Ceramic Fuel Cells Limited Laminated structure and method of forming same
JP3633435B2 (ja) * 2000-04-10 2005-03-30 株式会社村田製作所 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
US7251120B2 (en) 2003-09-30 2007-07-31 Murata Manufacturing Co., Ltd. Monolithic ceramic electronic component and method for making the same
KR100891824B1 (ko) 2007-12-06 2009-04-07 삼성전기주식회사 적층 세라믹 패키지
JP4560099B2 (ja) * 2008-03-07 2010-10-13 日本特殊陶業株式会社 多数個取り基板
JP6526438B2 (ja) * 2015-02-19 2019-06-05 日本特殊陶業株式会社 セラミック基板
JP6939187B2 (ja) * 2017-07-25 2021-09-22 Tdk株式会社 電子部品及びその製造方法

Also Published As

Publication number Publication date
JPH11354376A (ja) 1999-12-24

Similar Documents

Publication Publication Date Title
DE10002812C2 (de) Verfahren zur Herstellung eines dielektrischen Glas-Keramikkörpers, der bei niedrigen Temperaturen sinterfähig ist
US5814366A (en) Method of manufacturing multilayered ceramic substrate
US7790271B2 (en) Dielectric ceramic composition, ceramic substrate, and method for producing the same
JP4257711B2 (ja) 電子部品用接合剤および電子部品
US5601672A (en) Method for making ceramic substrates from thin and thick ceramic greensheets
CN107637185B (zh) 多层陶瓷基板以及多层陶瓷基板的制造方法
WO2012133077A1 (ja) 積層セラミックコンデンサ、誘電体セラミック、積層セラミック電子部品および積層セラミックコンデンサの製造方法
JP4300493B2 (ja) セラミック積層体及びその製造方法
JPH07235852A (ja) パイ形フィルタ
JP2003022929A (ja) 積層セラミックコンデンサ
JP2001015374A (ja) 積層セラミックコンデンサ及びその製造方法
JP3827901B2 (ja) 積層セラミックコンデンサ
US7205254B2 (en) Dielectric ceramic composition and multilayer ceramic part
JPH0529771A (ja) セラミツク回路基板およびその製造方法
JPH05190375A (ja) 銅多層セラミック基板の製造方法及びそれに用いる銅ペースト
DE10110151A1 (de) Verdrahtungssubstrat, Verfahren zum Herstellen desselben und elektronische Vorrichtung, die dasselbe verwendet
JP3241054B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP4293615B2 (ja) 積層セラミックコンデンサの製造方法
JP2003063861A (ja) 複合積層セラミック電子部品及びその製造方法
JP4513388B2 (ja) 積層セラミック電子部品の製造方法
JP2002173362A (ja) 誘電体磁器組成物及びそれを用いた多層基板
JP3917770B2 (ja) 低温焼成磁器およびこれを備えた電子部品
JP2005268712A (ja) 積層セラミック電子部品およびその製造方法
JP2002118033A (ja) 複合電子部品
JPH09260198A (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

EXPY Cancellation because of completion of term