JP4297661B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4297661B2 JP4297661B2 JP2002232824A JP2002232824A JP4297661B2 JP 4297661 B2 JP4297661 B2 JP 4297661B2 JP 2002232824 A JP2002232824 A JP 2002232824A JP 2002232824 A JP2002232824 A JP 2002232824A JP 4297661 B2 JP4297661 B2 JP 4297661B2
- Authority
- JP
- Japan
- Prior art keywords
- panel
- signal
- display panel
- sub
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の属する技術分野】
この発明は、表示装置に関し、特に、複数の表示パネルを含む表示装置に関する。
【0002】
【従来の技術】
従来、携帯電話などの表示パネルとして用いられる携帯可能な表示装置が知られている。また、従来、メインパネルとサブパネルとの2つの表示パネルを含む折りたたみ式の携帯電話などが知られている。
【0003】
図10および図11は、従来のメインパネルとサブパネルとの2つの液晶表示パネルを含む折りたたみ式の携帯電話を示した斜視図である。図10および図11を参照して、従来の折りたたみ式の携帯電話100は、表示部100aと操作部100bとから構成されている。表示部100aは、操作部100b側の面に設けられたメインパネル101と、操作部100bとは反対側の面に設けられたサブパネル102とを含んでいる。そして、不使用時には、図10に示すように、表示部100aが操作部100bに対して折りたたまれている。この折りたたまれた状態では、サブパネル102によって時間情報などが表示される。また、使用時には、図10に示した状態から図10の矢印の方向に表示部100aが開かれて、図11に示すような状態となる。この状態では、メインパネル101によって電話番号や動画などが表示される。
【0004】
上記した従来のメインパネル101とサブパネル102とを含む携帯電話100では、メインパネル101とサブパネル102とを別々に搭載していたため、携帯電話100の筐体が大きくなるという不都合があった。このため、携帯電話100の小型化を図るのが困難であった。
【0005】
そこで、従来、メインパネルとサブパネルとを含む携帯電話などの携帯機器において、バックライトの上方および下方にそれぞれメインパネルおよびサブパネルを配置することによって、メインパネルとサブパネルとでバックライトを共用化する技術が提案されている。これにより、バックライトを共用化した分、筐体の小型化を図ることが可能である。
【0006】
【発明が解決しようとする課題】
ここで、携帯電話100などの携帯機器に使用される液晶表示装置では、特に、小型化の要求が強いので、さらなる小型化を図る必要がある。しかしながら、上記したバックライトを共用化する技術では、メインパネルおよびサブパネルのパネル自体は別々に搭載されるので、小型化には限界があった。その結果、上記バックライトを共用化する技術では、さらなる小型化を図るのは困難であるという問題点があった。
【0007】
また、上記バックライトを共用化する技術では、メインパネルおよびサブパネルのパネル自体は別々に搭載されるので、部品点数をより削減するとともに、組立工程をより簡略化するのは困難であった。その結果、装置コストをより低減するのが困難であるという問題点もあった。
【0008】
この発明は上記のような課題を解決するためになされたものであり、
この発明の1つの目的は、複数の表示パネルを含む場合に、より小型化を図ることが可能な表示装置を提供することである。
【0009】
この発明のもう1つの目的は、上記の表示装置において、部品点数をより削減するとともに、組立工程をより簡略化することである。
【0010】
この発明のさらにもう1つの目的は、上記の表示装置において、消費電力を低減することである。
【0011】
【課題を解決するための手段】
上記目的を達成するために、この発明の一の局面による表示装置は、基板上に形成された第1表示パネルと、その基板と同一基板上で、かつ、第1表示パネルが形成される領域とは異なる領域に形成された第2表示パネルと、基板上に互いに交差するように配置されたドレイン線およびゲート線と、第2表示パネルに内蔵され、ゲート線から入力される信号に応じてドレイン線からの信号を保持するためのスタティック型メモリとを備えている。
【0012】
この一の局面による表示装置では、上記のように、同一の基板上の異なる領域に第1表示パネルおよび第2表示パネルを形成することによって、第1表示パネルおよび第2表示パネルを別々の基板上に形成する場合に比べて、より小型化を図ることができる。また、第1表示パネルと第2表示パネルとで、基板を共用化することによって、部品点数をより削減することができるとともに、組立工程をより簡略化することができる。これにより、装置コストをより削減することができる。さらに、第2表示パネルに信号を保持するためのスタティック型メモリを内蔵させることによって、スタティック型メモリにより信号が保持されるので、第2表示パネルを書き換える必要がほとんどない。これにより、第2表示パネルのみ使用する場合に、第2表示パネルの表示内容が次に変化するまでの期間は、ゲート線およびドレイン線を走査するための信号線駆動回路を停止することができるので、その分、消費電力を低減することができる。
【0013】
上記一の局面による表示装置において、好ましくは、スタティック型メモリからの信号に応じて、画素に供給するデジタル映像信号を選択する信号選択回路をさらに備える。このように構成すれば、スタティック型メモリに保持されたデータに対応するデジタル映像信号を容易に信号選択回路により第2表示パネルの画素に供給することができる。
【0014】
上記の場合、第1表示パネルは、ゲート線から入力される信号に応じてドレイン線からアナログ映像信号が供給され、マトリクス状に配置された複数の画素を含むのが好ましい。このように構成すれば、第1表示パネルには、動画像などを表示するのに適したアナログ映像信号を供給することができる。
【0015】
また、上記の場合、好ましくは、ドレイン線およびゲート線を駆動するための信号線駆動回路と、第2表示パネルのみ使用している場合で、かつ、第2表示パネルのスタティック型メモリが信号を保持している間は、信号線駆動回路への電力および駆動信号の供給を停止するための電力・信号供給停止回路とをさらに備える。このように構成すれば、電力・信号供給停止回路により、信号線駆動回路への電力および駆動信号を停止することができるので、容易に、消費電力の低減を図ることができる。
【0016】
この場合、好ましくは、信号線駆動回路に電力を供給するための第1電源回路と、第2表示パネルを駆動するための第2表示パネル駆動回路と、第2表示パネル駆動回路に電力を供給するための第2電源回路とをさらに備え、第2表示パネルのみ使用している場合で、かつ、第2表示パネルのスタティック型メモリが信号を保持している間は、電力・信号供給停止回路により第1電源回路から信号線駆動回路への電力の供給を停止するとともに、第2電源回路から第2表示パネル駆動回路に電力を供給する。このように構成すれば、容易に、第2表示パネルのみを使用する場合に、小さい第2電源回路を用いることができるので、消費電力を低減することができる。
【0017】
上記の場合、好ましくは、第1表示パネルのゲート線に与える信号の電圧レベルを変換するためのレベルシフタと、基板上に形成され、レベルシフタに供給する負電圧を発生させるための負電圧発生回路と、第2表示パネルのみ使用している場合に、負電圧発生回路からレベルシフタへの負電圧の供給を停止するための負電圧供給停止回路とをさらに備える。このように構成すれば、第2表示パネルのみ使用している場合に、負電圧供給停止回路によりレベルシフタへの負電圧の供給を停止することができるので、より消費電力を低減することができる。
【0018】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【0019】
(第1実施形態)
図1は、本発明の第1実施形態によるサブパネルとメインパネルとの2つの表示パネルを含む携帯電話用の液晶表示装置を示した平面図である。
【0020】
まず、図1を参照して、この第1実施形態では、同一のガラス基板1上の異なる領域に、メインパネル2とサブパネル3とが形成されている。このメインパネル2とサブパネル3とは、ドレイン線の延びる方向に沿って配置されている。また、ドレイン線は、メインパネル2とサブパネル3とで共通化されている。メインパネル2は、透過型または半透過型によって構成されており、サブパネル3は、反射型によって構成されている。これにより、同一のガラス基板1上に形成されたメインパネル2とサブパネル3とを互いに反対側の面に表示することが可能な両面表示型の液晶表示装置が得られる。また、メインパネル2では、アナログ映像信号が供給されて動画像などが表示される。サブパネル3では、デジタル映像信号が供給されて静止画像などが表示される。
【0021】
なお、ガラス基板1は、本発明の「基板」の一例である。また、メインパネル2は、本発明の「第1表示パネル」の一例であり、サブパネル3は、本発明の「第2表示パネル」の一例である。
【0022】
メインパネル2のサブパネル3が配置される側と反対側には、ドレイン線を駆動(走査)するためのHシフトレジスタ6が配置されている。このHシフトレジスタ6は、メインパネル2とサブパネル3とで共用化されている。Hシフトレジスタ6とメインパネル2との間には、ドレイン線スイッチ7が配置されている。このドレイン線スイッチ7は、サンプリング信号に応じて、順次スイッチをオンさせることにより映像信号を順次各ドレイン線に供給するために設けられている。
【0023】
また、メインパネル2のゲート線およびサブパネル3のゲート線の延びる方向と直交する方向に、メインパネル2のゲート線およびサブパネル3のゲート線を駆動(走査)するためのVシフトレジスタ4が配置されている。このVシフトレジスタ4は、メインパネル2とサブパネル3とで共用化されている。また、Vシフトレジスタ4とメインパネル2との間には、メインパネル2のゲート線に与える信号の負電圧のレベルを変換するためのVレベルシフタ5が配置されている。
【0024】
なお、Vシフトレジスタ4およびHシフトレジスタ6は、本発明の「信号線駆動回路」の一例であり、Vレベルシフタ5は、本発明の「レベルシフタ」の一例である。
【0025】
また、この第1実施形態では、ガラス基板1上に、クロック生成回路8と、昇圧回路9と、黒/白電圧生成回路10とが設けられている。なお、クロック生成回路8、昇圧回路9および黒/白電圧生成回路10は、本発明の「第2表示パネル駆動回路」の一例である。クロック生成回路8は、リングオシレータにより構成されているとともに、昇圧回路9での昇圧動作を行うためのクロック信号を生成する。昇圧回路9は、後述するSRAM(スタティック型メモリ)32に昇圧された電圧(約5V〜約5.5V)を供給する。黒/白電圧生成回路10は、サブパネル3を交流駆動するために、Lレベル(0V)とHレベル(3V)とを一定周期で切り換えて白(=COM)電源線10aと黒電源線10bとに供給する。
【0026】
ここで、第1実施形態では、サブパネル3の各画素は、スイッチングトランジスタ31と、SRAM(スタティック型メモリ)32と、信号選択回路33と、液晶34とを含んでいる。すなわち、この第1実施形態では、サブパネル3の各画素が、SRAM32を内蔵している。SRAM32は、2つのインバータ回路32aおよび32bによって構成されている。また、信号選択回路33は、2つのNチャネルトランジスタ33aおよび33bによって構成されている。なお、サブパネル3は反射型であるので、サブパネル3の表示画素領域30は、サブパネル3の反射電極(図示せず)が形成される領域になる。したがって、サブパネル3の表示画素領域30は、スイッチングトランジスタ31とSRAM32と信号選択回路33とを覆う領域になる。
【0027】
また、スイッチングトランジスタ31のドレインには、ドレイン線が接続されており、ゲートには、ゲート線が接続されている。スイッチングトランジスタ31のソースには、インバータ回路32bが順方向に接続されている。インバータ回路32aは、インバータ回路32bの出力側とスイッチングトランジスタ31のソースとの間に順方向に接続されている。また、2つのインバータ回路32aおよび32bには、電源としての昇圧回路9が接続されている。
【0028】
また、信号選択回路33は、SRAM32と、液晶34の表示電極との間に設けられている。この信号選択回路33は、SRAM32から供給される信号に応じて液晶34の表示電極に出力すべき信号を選択する回路である。この信号選択回路33のNチャネルトランジスタ33aのドレインには、黒電源線10bを介して、黒/白電圧生成回路10が接続されている。また、Nチャネルトランジスタ33bのドレインには、白電源線10aを介して、黒/白電圧生成回路10が接続されている。また、Nチャネルトランジスタ33aのゲートには、インバータ回路32aの出力が接続されており、Nチャネルトランジスタ33bのゲートには、インバータ回路32bの出力が接続されている。
【0029】
また、メインパネル2の各画素は、スイッチングトランジスタ21と、液晶22と、補助容量23とを含んでいる。スイッチングトランジスタ21のドレインは、ドレイン線に接続されている。また、スイッチングトランジスタ21のソースには、液晶22の表示電極が接続されている。また、スイッチングトランジスタ21のソースには、補助容量23の一方の電極が接続されている。なお、メインパネル2が透過型である場合には、メインパネル2の表示画素領域20は、図1に示すように、スイッチングトランジスタ21と補助容量23とが形成される領域以外の光が透過する領域になる。
【0030】
なお、第1実施形態では、メインパネル2およびサブパネル3は、対極AC駆動によって駆動される。ここで、対極AC駆動とは、映像信号を印加する表示画素の一方電極(表示電極)とは異なる他方電極(対極:COM)を交流駆動させることによって、映像信号の振幅を半分程度にする駆動方式をいう。図2は、アナログ映像信号が表示されるメインパネルを対極AC駆動する場合の波形図であり、図3は、デジタル映像信号が表示されるサブパネルを対極AC駆動した場合の波形図である。図2に示すように、アナログ映像信号が表示されるメインパネル2を対極AC駆動する場合には、対極(COM)の電位と映像信号の電位によっては、画素電極の電位が負の電位になる場合がある。この場合、メインパネル2のスイッチングトランジスタ21のゲート電位が正電位または0であるとスイッチングトランジスタ21がオンするため、メインパネル2のゲート線には、負電圧を印加する必要がある。
【0031】
その一方、デジタル映像信号が表示されるサブパネル3では、対極AC駆動した場合にも、図3に示すように、SRAM32に保持される信号の電位が負の電位になることはない。このため、サブパネル3のゲート線には、負電圧を供給する必要がない。このため、第1実施形態では、Vレベルシフタ5は、メインパネル2に対応する部分のみに配置されており、サブパネル3に対応する部分には配置されていない。
【0032】
また、液晶表示パネルを構成するガラス基板1とは別個に、外部IC11と3V電源15とが設けられている。外部IC11は、電源回路12と、ENB信号制御回路13と、電力・信号供給停止回路14とを含んでいる。なお、電源回路12は、本発明の「第1電源回路」の一例であり、3V電源15は、本発明の「第2電源回路」の一例である。電源回路12は、正電圧VDDを発生するための回路と、負電圧VBBを発生させるための回路とを含んでいる。これにより、外部IC11からVシフトレジスタ4およびHシフトレジスタ6に正電圧VDDが供給されるとともに、Vレベルシフタ5に、負電圧VBBが供給される。また、Vシフトレジスタ4には、外部IC11から、垂直クロック信号VCLK、スタート信号VSTおよびENB信号が供給される。また、Hシフトレジスタ6には、外部IC11から水平クロック信号HCLKおよびスタート信号HSTが供給される。
【0033】
また、ENB信号制御回路13は、Vシフトレジスタ4による走査時に供給するENB信号のHレベルまたはLレベルを制御するために設けられている。電力・信号供給停止回路14は、サブパネル3のみ使用する場合で、かつ、SRAM32により信号を保持している期間に、Vシフトレジスタ4およびHシフトレジスタ6への電力および信号の供給を停止するために設けられている。
【0034】
図4は、図1に示した第1実施形態による液晶表示装置のVシフトレジスタ周辺の内部構成を示した回路図である。次に、図4を参照して、第1実施形態による液晶表示装置のVシフトレジスタ4の内部構成について説明する。Vシフトレジスタ4は、シフトレジスタ4a、4b、4c、4dおよび4eを含んでいる。また、Vシフトレジスタ4は、3つの入力端子と1つの出力端子とを有するAND回路からなるAND1、AND2、AND3およびAND4を含んでいる。AND1の入力端子には、シフトレジスタ4aおよび4b(SR1およびSR2)の出力と、ENB信号とが入力される。また、AND2の入力端子には、シフトレジスタ4bおよび4c(SR2およびSR3)の出力と、ENB信号とが入力される。また、AND3の入力端子には、シフトレジスタ4cおよび4d(SR3およびSR4)の出力と、ENB信号とが入力される。また、AND4の入力端子には、シフトレジスタ4dおよび4e(SR4およびSR5)の出力と、ENB信号とが入力される。
【0035】
AND1、AND2、AND3およびAND4では、3つの入力の全てがHレベルになったときのみ、Hレベルが出力され、3つの入力うち1つでもLレベルがあると、Lレベルが出力される。このため、ENB信号がLレベルになると、Lレベルが出力される。
【0036】
また、AND1およびAND2の出力端子は、それぞれ、ゲート線G1およびG2に接続されている。また、AND3およびAND4の出力端子は、それぞれ、Vレベルシフタ5の各レベルシフタ5aおよび5bを介して、ゲート線G3およびG4に接続されている。
【0037】
ここで、AND1およびAND2は、走査時にサブパネル3への出力を停止する出力停止回路41を構成する。また、AND3およびAND4は、走査時にメインパネル2への出力を停止する出力停止回路42を構成する。
【0038】
図5は、図4に示した第1実施形態による液晶表示装置のVシフトレジスタの駆動方法を説明するためのタイミングチャート図である。次に、図4および図5を参照して、第1実施形態による液晶表示装置のVシフトレジスタ4の駆動方法について説明する。
【0039】
まず、メインパネル2およびサブパネル3の両方を使用する場合について説明する。この場合、メインパネル2は、動画像などを表示するため高い走査周波数で走査する必要があるのに対して、サブパネル3は、静止画像などを表示するため、データの書き換えをほとんど必要としない。したがって、この第1実施形態では、走査周波数はメインパネル2とサブパネル3とで同じにしながら、サブパネル3の画素データのリフレッシュ周波数(フレーム周波数)を低くする。
【0040】
具体的には、Vシフトレジスタ4は、スタート信号VST(図4参照)によって駆動が開始される。そして、Vシフトレジスタ4のシフトレジスタ4a〜4e(SR1〜SR5)は、垂直クロック信号VCLKに同期して、図5に示すように、順次一定期間Hレベルになる。この場合、第1回目の走査時には、サブパネル3に対応するAND1およびAND2にHレベルのENB信号(ENB1およびENB2)を供給するとともに、メインパネル2に対応するAND3およびAND4にもHレベルのENB信号(ENB3およびENB4)を供給する。このENB信号の制御は、図1に示した外部IC11に内蔵されるENB信号制御回路13によって行われる。これにより、図5に示すように、1回目の走査時には、AND1、AND2、AND3およびAND4の出力がそれぞれ一定期間Hレベルになる。これにより、1回目の走査では、ゲート線G1、G2、G3およびG4の全てがそれぞれ一定期間Hレベルになる。
【0041】
なお、ENB信号は、従来、プリチャージ期間中に画素トランジスタ(スイッチングトランジスタ)がオンしないようにするために用いられている。ドレイン線のプリチャージは、予めドレイン線をある程度の電圧に立ち上げておいて、映像信号を少し上乗せするだけでよい状態にするために行われる。この第1実施形態では、そのENB信号を、メインパネル2とサブパネル3との走査周波数を変更するための制御信号や、後述するように、サブパネル3またはメインパネル2の表示を停止するための制御信号として用いる。
【0042】
上記のように、サブパネル3およびメインパネル2の1回目の走査時に、サブパネル3に対応するゲート線G1およびG2をHレベルにすることによって、サブパネル3のスイッチングトランジスタ31がオンする。これにより、ドレイン線D1に供給されたHレベルまたはLレベルの信号がスイッチングトランジスタ31を介してSRAM32に供給される。そして、この信号がSRAM32によって保持される。このSRAM32によって保持された信号がHレベルである場合には、Nチャネルトランジスタ33aがオンするとともに、Nチャネルトランジスタ33bがオフ状態になる。これにより、黒電源線10bからNチャネルトランジスタ33aを介して液晶34の表示電極に黒電圧が供給されるので、液晶34は黒表示を行う。
【0043】
また、SRAM32に保持された信号がLレベルの場合には、Nチャネルトランジスタ33bがオン状態になるとともに、Nチャネルトランジスタ33aはオフ状態になる。これにより、白電源線10aからNチャネルトランジスタ33bを介して白電圧が液晶34の表示電極に供給されるので、液晶34は、白表示を行う。
【0044】
また、メインパネル2では、AND3およびAND4の出力が、Vレベルシフタ5のレベルシフタ5aおよび5bを介して、ゲート線G3およびG4に供給される。メインパネル2の1回目の走査時に、AND3およびAND4の出力をHレベルにすることによって、ゲート線G3およびG4には、Vレベルシフタ5のレベルシフタ5aおよび5bを介して、同じHレベルの電圧が供給される。これにより、スイッチングトランジスタ21がオン状態になる。この状態で、ドレイン線D1にメインパネル2用のアナログ映像信号が供給されるので、そのアナログ映像信号は液晶22の表示電極に供給される。これにより、メインパネル2の対応する画素でアナログ信号表示が行われる。
【0045】
なお、メインパネル2の画素にアナログ映像信号を供給しない期間は、AND3およびAND4の出力がLレベルになるとともに、ゲート線G3およびG4には、レベルシフタ5aおよび5bによってレベル変換された負電圧が供給される。これにより、アナログ映像信号が表示されるメインパネル2を対極AC駆動した場合に、メインパネル2のスイッチングトランジスタ21を確実にオフ状態に保持することができる。
【0046】
ここで、第1実施形態では、Vシフトレジスタ4によるゲート線の2回目以降の走査時には、サブパネル3に対応するAND1およびAND2の出力を強制的にLレベルにする。すなわち、サブパネル3の2回目以降のゲート線の走査時に、ENB信号を図5に示すように、Lレベル(ENB1、ENB2)にすることによって、サブパネル3に対応するAND1およびAND2の出力を強制的にLレベルにする。これにより、Vシフトレジスタ4によるゲート線の2回目以降の走査時に、ゲート線G1およびG2への出力を停止する。この場合、スイッチングトランジスタ31はオフ状態になるので、SRAM32への信号の書き込みは行われない。つまり、この場合には、AND1およびAND2が、出力停止回路41を構成する。
【0047】
そして、サブパネル3では、約1秒に1回程度の割合でENB信号(ENB1、ENB2)を一定期間Hレベルにする。これにより、約1秒に1回のみスイッチングトランジスタ31はオン状態になるので、約1秒に1回のみSRAM32に信号が供給される。つまり、サブパネル3は、Vシフトレジスタ4の走査周波数(約60Hz)とは無関係に約1秒間に1回の周波数(約1Hz)で走査される。
【0048】
その一方、メインパネル2では、2回目以降の走査時も1回目の走査時と同様、ENB信号(ENB3、ENB4)を一定期間Hレベルにすることによって、ゲート線G3およびG4に、Hレベルを一定期間出力する。これにより、メインパネル2のスイッチングトランジスタ21がオン状態になるので、メインパネル2の液晶22にアナログ映像信号が書き込まれる。つまり、メインパネル2は、Vシフトレジスタ4の走査周波数(約60Hz)で走査される。
【0049】
上記のように、第1実施形態では、メインパネル2とサブパネル3とを両方使用する際には、動画像なども表示されるメインパネル2を常に高い走査周波数(約60Hz)で駆動するとともに、サブパネル3を約1秒に1回程度の低い周波数(約1Hz)で駆動する。この場合、サブパネル3には、データ保持回路としてのSRAM32が内蔵されているので、サブパネル3の走査周波数を低くして書き換え周期が長くなったとしても、次の走査までの期間、SRAM32により信号が確実に保持される。
【0050】
次に、サブパネル3を使用せずにメインパネル2のみ使用する場合の動作について説明する。この場合には、サブパネル3に対応するENB信号(ENB1、ENB2)を常にLレベルの状態にする。これにより、AND1およびAND2からの出力が常にLレベルになるので、ゲート線G1およびG2が常にLレベルに保持される。これにより、スイッチングトランジスタ31が常にオフ状態になるので、サブパネル3のSRAM32には、信号が供給されない。さらに、SRAM32の電源および黒・白信号をオフにすると、サブパネル3の表示は行われなくなる。なお、この場合のAND1およびAND2は、サブパネル3の出力停止回路41を構成する。そして、メインパネル2では、ENB信号(ENB3、ENB4)を全ての走査時に一定期間Hレベルにする。これにより、メインパネル2のみ表示が行われる。
【0051】
次に、メインパネル2を使用せずにサブパネル3のみ使用する場合の動作について説明する。この場合には、メインパネル2に対応するENB信号(ENB3、ENB4)を常にLレベルの状態にする。これにより、AND3およびAND4からの出力が常にLレベルになるので、ゲート線G3およびG4が常にLレベルに保持される。この場合、メインパネル2のスイッチングトランジスタ21が常にオフ状態になるので、メインパネル2の液晶22には、アナログ映像信号が書き込まれない。この場合のAND3およびAND4は、メインパネル2の出力停止回路42を構成する。そして、サブパネル3では、約1秒に1回程度の割合でENB信号(ENB1、ENB2)を一定期間Hレベルにする。これにより、約1秒に1回のみスイッチングトランジスタ31はオン状態になるので、約1秒に1回のみSRAM32に信号が供給される。これにより、サブパネル3のみ、黒または白の表示が行われる。
【0052】
なお、サブパネル3のみ使用する場合で、かつ、SRAM32がデータ保持動作を行っている期間は、外部IC回路11の電力・信号停止回路14(図1参照)を用いて、外部IC11からVシフトレジスタ4、Vレベルシフタ5およびHシフトレジスタ6への電力(VDD、VBB)および信号(VCLK、VST、ENB、HCLK、HST)の供給を停止する。そして、3V電源15から図1に示した点線の経路のみ電力供給を行う。
【0053】
ここで、メインパネル2およびサブパネル3が使用状態であるか否かの検出は、図1に示した携帯電話90の開閉検知スイッチ90aに基づいて行われる。具体的には、携帯電話90が折りたたまれてメインパネル2が使用されない状態では、開閉検出スイッチ90aからの出力がLレベルになるので、サブパネル3のみ使用する状態であることが外部IC回路11により検出される。また、携帯電話90が開かれてメインパネルを使用する際には、開閉検出スイッチ90aからの出力がHレベルになるので、メインパネル2およびサブパネル3が使用状態であることが外部IC回路11により検出される。
【0054】
第1実施形態では、上記のように、同一のガラス基板1上の異なる領域にメインパネル2およびサブパネル3を設けることによって、メインパネル2およびサブパネル3を別々のガラス基板上に形成する場合に比べて、より小型化を図ることができる。また、メインパネル2とサブパネル3とで、ガラス基板1とVシフトレジスタ4およびHシフトレジスタ6とを共用化することによって、部品点数をより削減することができるとともに、組立工程をより簡略化することができる。これにより、装置コストをより削減することができる。
【0055】
また、第1実施形態では、上記のように、サブパネル3の各画素にSRAM32を内蔵することによって、サブパネル3の走査周波数を小さくしてサブパネル3の書き換え周期を長くした場合にも、次の走査までの期間、SRAM32により信号を信号電圧の低下なく確実に保持することができるので、信号電圧の低下に起因するちらつき(フリッカ)や表示むらなどを有効に防止することができる。これにより、容易に、サブパネル3の走査周波数をメインパネル3の走査周波数よりも小さくすることができる。
【0056】
また、第1実施形態では、サブパネル3にデジタル映像信号を保持するためのSRAM32を内蔵することによって、SRAM32によりデジタル映像信号が保持されるので、サブパネル3を書き換える必要がほとんどない。これにより、サブパネル3のみ使用する場合で、かつ、サブパネル3のSRAM32が信号を保持している間は、電力・信号供給停止回路14によりVシフトレジスタ4、Vレベルシフタ5およびHシフトレジスタ6への電力および駆動信号の供給を停止することができるので、その分、消費電力を低減することができる。
【0057】
また、第1実施形態では、サブパネル3のみ使用している場合で、かつ、サブパネル3のSRAM32が信号を保持している間は、電源回路12からの電力の供給を停止するとともに、3V電源15からのみ電力を供給することによって、サブパネル3のみ使用する場合に、小さい3V電源15を用いることができる。これによっても、消費電力を低減することができる。
【0058】
また、第1実施形態では、SRAM32からの信号に応じて液晶34の表示電極に供給するデジタル映像信号を選択する信号選択回路33を設けることによって、SRAM32に保持されたデータに対応するデジタル映像信号を、容易に、サブパネル3の液晶34の表示電極に供給することができる。
【0059】
また、第1実施形態では、ドレイン線をメインパネル2とサブパネル3とで共通化することによって、ドレイン線の本数を削減することができる。これにより、消費電力を低減することができるとともに、狭額縁化を図ることができる。
【0060】
(第2実施形態)
図6は、本発明の第2実施形態によるメインパネルとサブパネルとの2つの表示パネルを含む携帯電話用の液晶表示装置を示した平面図である。図7は、図6に示した第2実施形態による液晶表示装置の負電圧供給停止回路の構成を説明するための回路図である。図6および図7を参照して、この第2実施形態では、上記第1実施形態と異なり、Vレベルシフタに負電圧VBBを供給するための降圧回路と、降圧回路からVレベルシフタへの負電圧の供給を停止するための負電圧供給停止回路とがガラス基板上に形成された例について説明する。この第2実施形態のその他の構成は、上記した第1実施形態と同様である。
【0061】
この第2実施形態では、図6に示すように、ガラス基板51上に、上記した第1実施形態と同様、メインパネル2、サブパネル3、Vシフトレジスタ4、Vレベルシフタ5、Hシフトレジスタ6、ドレイン線スイッチ7、クロック生成回路8、昇圧回路9および黒/白電圧生成回路10が形成されている。なお、Vシフトレジスタ4の駆動方法は、上記した第1実施形態と同様である。
【0062】
この第2実施形態では、ガラス基板51上に、さらに、降圧回路52と、負電圧供給停止回路53とが設けられている。なお、降圧回路52は、本発明の「負電圧発生回路」の一例である。
【0063】
負電圧供給停止回路53は、図7に示すように、クロック生成回路8と降圧回路52との間に接続されているとともに、NチャネルトランジスタNT1によって構成されている。NチャネルトランジスタNT1のゲートには、携帯電話9の開閉検知スイッチ90aの出力が接続されている。
【0064】
また、第2実施形態では、ガラス基板51の外部に、外部IC11aが設けられている。外部IC11aには、正電圧VDDを発生させるための電源回路12aと、ENB信号制御回路13と、電力・信号供給停止回路14とが設けられている。
【0065】
図7を参照して、負電圧供給停止回路53の動作としては、携帯電話90が開かれてメインパネル2が使用される状態になると、開閉検知スイッチ90aがVDDに接続される。これにより、HレベルがNチャネルトランジスタNT1のゲートに供給されるので、NチャネルトランジスタNT1がオン状態になる。この状態では、クロック生成回路8からのクロック信号が降圧回路52に供給される。そして、降圧回路52によって降圧動作が行われることにより、負電圧VBBが発生される。この発生された負電圧VBBは、Vレベルシフタ5に供給される。
【0066】
その一方、携帯電話90が閉じた状態でメインパネル2が不使用状態(サブパネル3のみ使用状態)になると、開閉検知スイッチ90aが接地端子に接続されて、LレベルがNチャネルトランジスタNT1のゲートに供給される。この場合には、NチャネルトランジスタNT1がオフ状態になるので、クロック生成回路8からのクロック信号が降圧回路52に供給されない。このため、降圧回路52によって負電圧VBBが発生されないので、負電圧VBBは、Vレベルシフタ5に供給されない。
【0067】
上記のように、第2実施形態では、ガラス基板51上に、降圧回路52と、負電圧供給停止回路53とを設けることによって、サブパネル3のみ使用している場合に、負電圧供給停止回路53によりVレベルシフタ5への負電圧VBBの供給を停止することができるので、より消費電力を低減することができる。
【0068】
なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。
【0069】
(第3実施形態)
図8は、本発明の第3実施形態によるサブパネルとメインパネルとの2つの表示パネルを含む携帯電話用の液晶表示装置を示した平面図である。図8を参照して、この第3実施形態では、上記第1および第2実施形態と異なり、サブパネルの画素にDRAM(ダイナミックランダムアクセスメモリ:ダイナミック型メモリ)を内蔵した例について説明する。
【0070】
具体的には、この第3実施形態では、同一のガラス基板61上の異なる領域に、メインパネル62とサブパネル63とが形成されている。このメインパネル62とサブパネル63とは、ドレイン線の延びる方向に沿って配置されている。また、ドレイン線は、メインパネル62とサブパネル63とで共通化されている。メインパネル62は、透過型または半透過型によって構成されており、サブパネル63は、反射型によって構成されている。これにより、メインパネル62とサブパネル63とを互いに反対側の面に表示することが可能な両面表示型の液晶表示装置が得られる。なお、ガラス基板61は、本発明の「基板」の一例である。また、メインパネル62は、本発明の「第1表示パネル」の一例であり、サブパネル63は、本発明の「第2の表示パネル」の一例である。
【0071】
メインパネル62のサブパネル63が配置される側と反対側には、ドレイン線を駆動(走査)するためのHシフトレジスタ66が配置されている。このHシフトレジスタ66は、メインパネル62とサブパネル63とで共用化されている。Hシフトレジスタ66とメインパネル62との間には、ドレイン線スイッチ67が配置されている。また、メインパネル62のゲート線およびサブパネル63のゲート線の延びる方向と直交する方向に、メインパネル62のゲート線およびサブパネル63のゲート線を駆動(走査)するためのVシフトレジスタ64が配置されている。このVシフトレジスタ64は、メインパネル62とサブパネル63とで共用化されている。また、Vシフトレジスタ64とメインパネル62との間には、メインパネル62のゲート線に与える信号の電圧のレベルを変換するためのVレベルシフタ65が配置されている。
【0072】
なお、Vシフトレジスタ64およびHシフトレジスタ66は、本発明の「信号線駆動回路」の一例であり、Vレベルシフタ65は、本発明の「レベルシフタ」の一例である。
【0073】
また、この第3実施形態においても、第1実施形態と同様、メインパネル62は、動画像などのアナログ映像信号を表示するとともに、サブパネル63は、静止画像などのデジタル映像信号を表示する。そして、メインパネル62およびサブパネル63を対極AC駆動によって駆動する。このため、レベル変換された負電圧をゲート線に供給するためのVレベルシフタ65は、第1実施形態と同様、アナログ映像信号を表示するメインパネル62に対応する部分にのみ配置されている。
【0074】
また、ガラス基板61上には、黒/白電圧生成回路70が設けられている。
【0075】
ここで、第3実施形態では、サブパネル63の各画素が、DRAM633と、信号選択回路634と、液晶635とを含んでいる。DRAM633は、スイッチングトランジスタ631と、容量632とを含んでいる。また、信号選択回路634は、Nチャネルトランジスタ634aと、Pチャネルトランジスタ634bとを含んでいる。
【0076】
DRAM633のスイッチングトランジスタ631のドレインは、ドレイン線に接続されており、ゲートはゲート線に接続されている。また、スイッチングトランジスタ631のソースには、容量632の一方の電極が接続されている。また、スイッチングトランジスタ631のソースは、Nチャネルトランジスタ634aのゲートとPチャネルトランジスタ634bのゲートとに接続されている。また、Nチャネルトランジスタ634aのドレインは、黒電源線70bを介して、黒/白電圧生成回路70に接続されている。Pチャネルトランジスタ634bのドレインは、白電源線70aを介して、黒/白電圧生成回路70に接続されている。また、Nチャネルトランジスタ634aおよびPチャネルトランジスタ634bのソースは、共に、液晶635の表示電極に接続されている。なお、サブパネル63は、反射型であるので、表示画素領域630は、DRAM633および信号選択回路634を含む領域となる。
【0077】
また、メインパネル62の各画素は、スイッチングトランジスタ621と、液晶622と補助容量623とを含んでいる。メインパネル62が、透過型である場合には、スイッチングトランジスタ621および補助容量623が形成される領域以外の光が透過する領域が表示画素領域620となる。
【0078】
また、第3実施形態では、液晶表示パネルを構成するガラス基板61とは別個に、第1実施形態と同様、外部IC11と、3V電源15とが設けられている。外部IC11は、電源回路12とENB信号制御回路13と電力・信号供給停止回路14とを含んでいる。
【0079】
上記した第3実施形態による液晶表示装置のVシフトレジスタ64の内部構成および駆動方法は、図4および図5を用いて説明した第1実施形態によるVシフトレジスタ4の内部構成および駆動方法と同様である。
【0080】
すなわち、この第3実施形態において、メインパネル62およびサブパネル63の両方を使用する場合には、動画像なども表示されるメインパネル62は常に高い走査周波数(約60Hz)で駆動するとともに、静止画像などを表示するサブパネル63は、約1秒に1回程度の走査周波数(約1Hz)で駆動する。具体的には、外部IC11に設けられたENB信号制御回路13を用いてサブパネル63の2回目以降の走査時に、ENB信号を図5に示すようにLレベル(ENB1、ENB2)にすることによって、サブパネル63に対応するAND1およびAND2の出力を強制的にLレベルにする。これにより、Vシフトレジスタ64によるゲート線の2回目以降の走査時に、ゲート線G1およびG2への出力を停止する。
【0081】
そして、サブパネル63では、約1秒に1回程度の割合でENB信号(ENB1、ENB2)を一定期間Hレベルにする。これにより、約1秒に1回のみスイッチングトランジスタ631はオン状態になるので、約1秒に1回のみDRAM633にHレベルまたはLレベルの信号が供給される。つまり、サブパネル63は、Vシフトレジスタ64の走査周波数(約60Hz)とは無関係に約1秒間に1回の周波数(約1Hz)で走査される。そして、DRAM633に保持されている信号がHレベルである場合には、信号選択回路634のNチャネルトランジスタ634aがオン状態になるとともに、Pチャネルトランジスタ634bはオフ状態になる。これにより、黒/白電圧生成回路70からの黒電圧が、黒電源線70bおよびNチャネルトランジスタ634aを介して、液晶635の表示電極に供給される。これにより、黒表示が行われる。
【0082】
また、DRAM633にLレベルが保持されている場合には、Nチャネルトランジスタ634aがオフ状態になるとともに、Pチャネルトランジスタ634bがオン状態になる。この場合には、黒/白電圧生成回路70からの白電圧が、白電源線70aおよびPチャネルトランジスタ634bを介して、液晶635の表示電極に供給される。これにより、白表示が行われる。
【0083】
なお、DRAM633は、第1および第2実施形態のSRAM32と異なり、データを長時間保持することは困難であるので、一定期間毎にリフレッシュ動作を行う必要がある。
【0084】
一方、メインパネル62のゲート線G3およびG4には、2回目以降の走査時も1回目の走査時と同様、ENB信号(ENB3、ENB4)を一定期間Hレベルにすることによって、ゲート線G3およびG4に、Hレベルを一定期間出力する。これにより、メインパネル62のスイッチングトランジスタ621がオン状態になるので、メインパネル62の液晶622にアナログ映像信号が書き込まれる。つまり、メインパネル62は、Vシフトレジスタ64の走査周波数(約60Hz)で走査される。
【0085】
なお、第3実施形態において、メインパネル62のみ使用する場合には、上述した第1実施形態と同様、サブパネル63に対応するENB信号(ENB1、ENB2)を常にLレベルの状態にする。これにより、AND1およびAND2からの出力が常にLレベルになるので、ゲート線G1およびG2が常にLレベルに保持される。これにより、スイッチングトランジスタ631が常にオフ状態になるので、サブパネル63のDRAM633には、信号が供給されない。そして、黒/白電圧生成回路70もオフ状態にすることによって、サブパネル63の表示が行われなくなる。そして、メインパネル62に対応するENB信号(ENB3、ENB4)を全ての走査時に一定期間Hレベルにする。これにより、メインパネル62のみ表示が行われる。
【0086】
また、メインパネル62は使用せずにサブパネル63のみ使用する場合には、第1実施形態と同様、メインパネル62に対応するENB信号(ENB3、ENB4)を常にLレベルの状態にする。これにより、AND3およびAND4からの出力が常にLレベルになるので、ゲート線G3およびG4が常にLレベル(負電圧)に保持される。これにより、スイッチングトランジスタ621が常にオフ状態になるので、メインパネル62の液晶622には、アナログ映像信号が書き込まれない。このため、メインパネル62の表示は行われない。そして、サブパネル63では、約1秒に1回程度の割合でENB信号(ENB1、ENB2)を一定期間Hレベルにする。これにより、約1秒に1回のみスイッチングトランジスタ631はオン状態になるので、約1秒に1回のみDRAM633に信号が供給される。これにより、サブパネル63のみ、黒または白の表示が行われる。
【0087】
なお、サブパネル3のみ使用する場合で、かつ、DRAM633がデータ保持動作を行っている期間は、外部IC回路11の電力・信号停止回路14を用いて、外部IC11からVシフトレジスタ64、Vレベルシフタ65およびHシフトレジスタ66への電力および信号の供給を停止する。そして、3V電源15から図8に示した点線の経路のみ電力供給を行う。
【0088】
第3実施形態では、上記のように、サブパネル63の各画素に、信号保持回路としてのDRAM633を内蔵することによって、サブパネル63の走査周波数を小さくしてサブパネル63の書き換え周期を長くした場合にも、次の走査までの期間、DRAM633により信号を保持することができるので、ちらつき(フリッカ)や表示むらなどが発生するのを抑制することができる。これにより、容易に、サブパネル63の走査周波数をメインパネル62の走査周波数よりも小さくすることができる。
【0089】
また、第3実施形態では、信号選択回路634を、Nチャネルトランジスタ634aとPチャネルトランジスタ634bとから構成することによって、データ保持回路としてDRAM633を用いた場合に、容易に、DRAM633に保持されている信号に対応したデジタル映像信号を選択して液晶635の表示電極に供給することができる。
【0090】
なお、第3実施形態のその他の効果は、上記した第1実施形態と同様である。
【0091】
すなわち、第3実施形態では、同一のガラス基板61の異なる領域にメインパネル62とサブパネル63とを形成することによって、メインパネル62およびサブパネル63を別々のガラス基板上に形成する場合に比べて、より小型化を図ることができる。また、メインパネル62とサブパネル63とで、ガラス基板61とVシフトレジスタ64およびHシフトレジスタ66とを共用化することによって、部品点数をより削減することができるとともに、組立工程をより簡略化することができる。これにより、装置コストをより削減することができる。
【0092】
また、サブパネル63のみ使用している場合で、かつ、サブパネル63のDRAM633が信号を保持している間はVシフトレジスタ64およびHシフトレジスタ66への電力および駆動信号の供給を停止するための電力・信号供給停止回路14を設けることによって、容易に、消費電力の低減を図ることができる。
【0093】
また、サブパネル63のみ使用している場合で、かつ、サブパネル63のDRAM633が信号を保持している間は、電力・信号供給停止回路14により電源回路12からの電力の供給を停止するとともに、3V電源15のみから電力を供給することによって、容易に、サブパネル63のみを使用する場合に、小さい3V電源15を用いることができる。これによっても、消費電力を低減することができる。
【0094】
また、第3実施形態では、ドレイン線をメインパネル62とサブパネル63とで共通化することによって、ドレイン線の本数を削減することができる。これにより、消費電力を低減することができるとともに、狭額縁化を図ることができる。
【0095】
(第4実施形態)
図9は、本発明の第4実施形態によるメインパネルとサブパネルとの2つの表示パネルを含む携帯電話用の液晶表示装置を示した平面図である。図9を参照して、この第4実施形態では、上記第1〜第3実施形態と異なり、サブパネルの画素に、サブパネルの走査周波数を小さくして走査周期を長くした場合にも、十分に信号を保持することが可能な大きな容量値を有する補助容量を設けた例について説明する。
【0096】
まず、図9を参照して、この第4実施形態では、同一のガラス基板71上の異なる領域に、メインパネル72とサブパネル73とが形成されている。このメインパネル72とサブパネル73とは、ドレイン線の延びる方向に沿って配置されている。また、ドレイン線は、メインパネル72とサブパネル73とで共通化されている。メインパネル72は、透過型または半透過型によって構成されており、サブパネル73は、反射型によって構成されている。これにより、メインパネル72とサブパネル73とを互いに反対側の面に表示することが可能な両面表示型の液晶表示装置が得られる。また、第4実施形態においては、メインパネル72およびサブパネル73に、アナログ映像信号が供給される。なお、ガラス基板71は、本発明の「基板」の一例である。また、メインパネル72は、本発明の「第1表示パネル」の一例であり、サブパネル73は、本発明の「第2の表示パネル」の一例である。
【0097】
メインパネル72のサブパネル73が配置される側と反対側には、ドレイン線を駆動(走査)するためのHシフトレジスタ76が配置されている。このHシフトレジスタ76は、メインパネル72とサブパネル73とで共用化されている。Hシフトレジスタ76とメインパネル72との間には、ドレイン線スイッチ77が配置されている。また、メインパネル72およびサブパネル73のドレイン線と平行な方向にVシフトレジスタ74が配置されている。このVシフトレジスタ74は、メインパネル72とサブパネル73とで共用化されている。Vシフトレジスタ74とメインパネル72との間には、メインパネル72に対応する部分のみに、Vレベルシフタ75が配置されている。
【0098】
なお、Vシフトレジスタ74およびHシフトレジスタ76は、本発明の「信号線駆動回路」の一例であり、Vレベルシフタ75は、本発明の「レベルシフタ」の一例である。
【0099】
また、液晶表示パネルを構成するガラス基板71とは別個に、外部IC81が設けられている。外部IC81は、電源回路82と、ENB信号制御回路83とを含んでいる。電源回路82は、正電圧VDDを発生させるための回路と、負電圧VBBを発生させるための回路とを含んでいる。これにより、外部IC81からVシフトレジスタ74およびHシフトレジスタ76に正電圧VDDが供給されるとともに、Vレベルシフタ75に負電圧VBBが供給される。また、Vシフトレジスタ74には、外部IC81から垂直クロック信号VCLK、スタート信号VSTおよびENB信号が供給される。また、Hシフトレジスタ76には、外部IC81から、水平クロック信号HCLKおよびスタート信号HSTが供給される。
【0100】
また、メインパネル72の各画素は、スイッチングトランジスタ721と液晶722と補助容量723とを含んでいる。メインパネル72が、透過型である場合には、スイッチングトランジスタ721および補助容量723が形成される領域以外の光が透過する領域が表示画素領域720となる。
【0101】
ここで、第4実施形態では、サブパネル73の各画素が、スイッチングトランジスタ731と、液晶732と、補助容量733とを含んでいる。この補助容量733は、サブパネル73の走査周波数を小さくして走査周期を長くした場合にも、十分に信号を保持することが可能なように、メインパネル72の補助容量723よりも大きな容量値を有する。なお、この第4実施形態では、サブパネル73は反射型であるので、表示画素領域730を構成する反射電極(図示せず)は、スイッチングトランジスタ731および補助容量733を覆うように形成される。したがって、補助容量733を大きく形成したとしても、表示画素領域730が小さくなることはないので、問題はない。
【0102】
なお、この第4実施形態では、メインパネル72は、対極AC駆動によって駆動され、サブパネル73も、対極AC駆動によって駆動される。アナログ映像信号を表示するメインパネル72に対極AC駆動を用いる場合には、対極(COM)の電位と映像信号の電位によっては、図2に示したように、画素電極の電位が負になる場合がある。この場合、メインパネル72のスイッチングトランジスタ721のゲート電位が正電位または0であるとスイッチングトランジスタ721がオンするため、メインパネル72のゲート線には、負電圧を印加する必要がある。
【0103】
また、この第4実施形態では、サブパネル73も対極AC駆動されるとともに、アナログ映像信号を表示するので、メインパネル72と同様、サブパネル73のゲート線には負電圧を印加する必要がある。
【0104】
この第4実施形態による液晶表示装置のVシフトレジスタ74の内部構成および駆動方法は、サブパネル73を走査する周波数以外は、図4および図5を用いて説明した第1実施形態によるVシフトレジスタ4の内部構成および駆動方法と基本的に同様である。
【0105】
すなわち、メインパネル72およびサブパネル73の両方を使用する場合には、動画像などのアナログ映像信号が表示されるメインパネル72を常に高い周波数(約60Hz)で駆動するとともに、サブパネル73を約1秒に10回〜50回程度の走査周波数(約10Hz〜約50Hz)で駆動する。具体的には、外部IC81に設けられたENB信号制御回路83を用いて、サブパネル73の2回目以降の走査時に、ENB信号を図3に示すようにLレベル(ENB1、ENB2)にすることによって、サブパネル73に対応するAND1およびAND2の出力を強制的にLレベルにする。これにより、Vシフトレジスタ74によるゲート線の2回目以降の走査時に、ゲート線G1およびG2への出力を停止する。
【0106】
そして、サブパネル73では、約1秒に10回〜50回程度の割合でENB信号(ENB1、ENB2)を一定期間Hレベルにする。これにより、約1秒間に10回〜50回程度スイッチングトランジスタ731はオン状態になるので、約1秒間に10回〜50回程度、液晶732および補助容量733にアナログ映像信号が供給される。つまり、サブパネル73は、Vシフトレジスタ74の走査周波数(約60Hz)とは無関係に約1秒間に10回〜50回程度の周波数(約10Hz〜約50Hz)で走査される。
【0107】
一方、メインパネル72のゲート線G3およびG4には、全ての走査時に、ENB信号(ENB3、ENB4)を一定期間Hレベルにすることによって、ゲート線G3およびG4に、Hレベルを一定期間出力する。これにより、メインパネル72のスイッチングトランジスタ721がオン状態になるので、メインパネル72の液晶722にアナログ映像信号が書き込まれる。つまり、メインパネル72は、Vシフトレジスタ74の走査周波数(約60Hz)で走査される。
【0108】
また、メインパネル72のみ使用する場合には、ENB信号制御回路83により、サブパネル73に対応するENB信号(ENB1、ENB2)を常にLレベルの状態にすることによって、AND1およびAND2からなる出力停止回路41からの出力を常にLレベルにする。これにより、スイッチングトランジスタ731が常にオフ状態になるので、サブパネル73の液晶732には、信号が供給されない。これにより、サブパネル73の表示は行われない。そして、メインパネル72に対応するENB信号(ENB3、ENB4)を全ての走査時に一定期間Hレベルにする。これにより、メインパネル72のみ表示が行われる。
【0109】
また、サブパネル73のみ使用する場合には、ENB信号制御回路83により、メインパネル72に対応するENB信号(ENB3、ENB4)を常にLレベルの状態にすることによって、AND3およびAND4からなる出力停止回路42の出力を常にLレベルにする。これにより、メインパネル73の表示は行われない。そして、サブパネル73では、ENB信号制御回路83により、約1秒に10回〜50回程度の割合でENB信号(ENB1、ENB2)を一定期間Hレベルにする。これにより、約1秒に10回〜50回程度、スイッチングトランジスタ731はオン状態になるので、約1秒に10回〜50回程度、補助容量733および液晶732の表示電極にアナログ映像信号が供給される。これにより、サブパネル73のみ、液晶732にアナログ信号表示が行われる。
【0110】
第4実施形態では、上記のように、サブパネル73の走査周波数を小さくしてサブパネル73の書き換え周期を長くした場合にも、次の走査までの期間、映像信号を十分に保持可能な大きな容量値を有する補助容量733を設けることによって、ちらつき(フリッカ)や表示むらなどが発生するのを抑制することができる。これにより、容易に、サブパネル73の走査周波数をメインパネル72の走査周波数よりも小さくすることができる。この場合、このサブパネル73の補助容量733は、メインパネル72の補助容量723の3倍以上の容量値を有するのが好ましい。なお、メインパネル72の補助容量723の3倍〜4倍程度の容量値を有するサブパネル73の補助容量733であれば、サブパネル73のレイアウト上、容易に形成可能である。この場合、サブパネル73は1秒間に15回〜20回程度の周波数(約15Hz〜約20Hz)で書き換えるのが好ましい。
【0111】
また、この第4実施形態では、上記第1〜第3実施形態と同様、同一のガラス基板71上の異なる領域に、メインパネル72およびサブパネル73を設けることによって、メインパネル72およびサブパネル73を別々のガラス基板上に形成する場合に比べて、より小型化を図ることができる。また、メインパネル72とサブパネル73とで、ガラス基板71とVシフトレジスタ74およびHシフトレジスタ76とを共用化することによって、部品点数をより削減することができるとともに、組立工程をより簡略化することができる。これにより、装置コストをより削減することができる。
【0112】
また、第4実施形態では、ドレイン線をメインパネル72とサブパネル73とで共通化することによって、ドレイン線の本数を削減することができる。これにより、消費電力を低減することができるとともに、狭額縁化を図ることができる。
【0113】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0114】
たとえば、上記実施形態では、メインパネルとサブパネルの2つの液晶表示パネルを含む携帯電話用の液晶表示装置を例にとって説明したが、本発明はこれに限らず、複数の表示パネルを含む携帯電話以外の携帯機器用の表示装置や携帯機器以外の機器用の表示装置にも同様に適用可能である。
【0115】
また、上記実施形態では、メインパネルとサブパネルの2つの液晶表示パネルを含む場合について説明したが、本発明はこれに限らず、3つ以上の表示パネルを含む場合にも同様に適用可能である。
【0116】
また、上記実施形態では、液晶表示パネルを含む表示装置に本発明を適用する場合について説明したが、本発明はこれに限らず、EL表示パネルなどの自発光素子を含む表示装置にも適用可能である。EL表示パネルに適用する場合、たとえば、メインパネルをトップエミッション(Top Emission)型とし、サブパネルをボトムエミッション(Bottom Emission)型とすればよい。
【0117】
また、第1〜第3実施形態では、ガラス基板上に、クロック生成回路、黒/白電圧生成回路および昇圧回路を設けたが、本発明はこれに限らず、これらの回路をパネルの外部に設けるようにしてもよい。
【0118】
また、上記実施形態では、メインパネルとサブパネルとでドレイン線を共通化する例を示したが、本発明はこれに限らず、メインパネルとサブパネルとでゲート線を共通化するようにしてもよい。この場合には、ゲート線の延びる方向に沿ってメインパネルとサブパネルとを配置すればよい。
【0119】
また、上記実施形態では、メインパネルとサブパネルとで、VシフトレジスタおよびHシフトレジスタを共用化する例を示したが、本発明はこれに限らず、メインパネルとサブパネルとで、VシフトレジスタおよびHシフトレジスタをそれぞれ別々に設けるようにしてもよい。この場合には、メインパネル用のVシフトレジスタおよびHシフトレジスタと、サブパネル用のVシフトレジスタおよびHシフトレジスタとに、それぞれ、別々の専用のクロック信号を入力することができるので、たとえば、サブパネル用のVシフトレジスタおよびHシフトレジスタに入力するクロック信号を、メインパネル用のVシフトレジスタおよびHシフトレジスタに入力するクロック信号よりも遅くすることができる。このようにすれば、走査時にENB信号によりサブパネルの出力を停止するという制御を行うことなく、メインパネルの走査周波数と、サブパネルの走査周波数とを異ならせることができる。
【0120】
また、上記実施形態では、サブパネルの走査周波数をメインパネルの走査周波数よりも小さくした場合について説明したが、本発明はこれに限らず、サブパネルの走査周波数をメインパネルの走査周波数よりも大きくするようにしてもよい。
【0121】
また、上記実施形態では、サブパネルのみの使用時に、ENB信号を用いてメインパネルに対応するゲート線への出力を停止するとともに、サブパネルに対応するゲート線への走査を複数回に1回(約1秒に1回)のみ出力するようにしたが、本発明はこれに限らず、サブパネルのみ使用する際に、メインパネルに対応するゲート線への出力をENB信号を用いて停止するとともに、サブパネルに供給する垂直クロック信号VCLKおよび水平クロック信号HCLKの周波数を低くすることによって、サブパネルの走査周波数を小さくするようにしてもよい。
【0122】
【発明の効果】
以上のように、本発明によれば、複数の表示パネルを含む場合に、より小型化を図ることができるとともに、消費電力を低減することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態によるメインパネルとサブパネルとの2つの表示パネルを含む携帯電話用の液晶表示装置を示した平面図である。
【図2】図1に示した第1実施形態による液晶表示装置のメインパネルを対極AC駆動した場合の波形図である。
【図3】図1に示した第1実施形態による液晶表示装置のサブパネルを対極AC駆動した場合の波形図である。
【図4】図1に示した第1実施形態による液晶表示装置のVシフトレジスタ周辺の内部構成を示した回路図である。
【図5】図4に示した第1実施形態による液晶表示装置のVシフトレジスタの駆動方法を説明するためのタイミングチャート図である。
【図6】本発明の第2実施形態によるメインパネルとサブパネルとを含む携帯電話用の液晶表示装置を示した平面図である。
【図7】図6に示した第2実施形態による液晶表示装置の負電圧供給停止回路の詳細を示した回路図である。
【図8】本発明の第3実施形態によるメインパネルとサブパネルとを含む携帯電話用の液晶表示装置を示した平面図である。
【図9】本発明の第4実施形態によるメインパネルとサブパネルとを含む携帯電話用の液晶表示装置を示した平面図である。
【図10】従来のメインパネルとサブパネルとを含む折りたたみ式の携帯電話を示した斜視図である。
【図11】従来のメインパネルとサブパネルとを含む折りたたみ式の携帯電話を示した斜視図である。
【符号の説明】
1、51、61、71 ガラス基板(基板)
2、62、72 メインパネル(第1表示パネル)
3、63、73 サブパネル(第2表示パネル)
4、64、74 Vシフトレジスタ(信号線駆動回路)
5、65、75 Vレベルシフタ(レベルシフタ)
6、66、76 Hシフトレジスタ(信号線駆動回路)
8 クロック生成回路(第2表示パネル駆動回路)
9 昇圧回路(第2表示パネル駆動回路)
10 黒/白電圧生成回路(第2表示パネル駆動回路)
12 電源回路(第1電源回路)
13 ENB信号制御回路
14 電力・信号供給停止回路
15 3V電源(第2電源回路)
32 SRAM(スタティック型メモリ)
52 降圧回路(負電圧発生回路)
53 負電圧供給停止回路
Claims (6)
- 基板上に形成された第1表示パネルと、
前記基板と同一基板上で、かつ、前記第1表示パネルが形成される領域とは異なる領域に形成された第2表示パネルと、
前記基板上に互いに交差するように配置されたドレイン線およびゲート線と、
前記第2表示パネルに内蔵され、前記ゲート線から入力される信号に応じて前記ドレイン線からの信号を保持するためのスタティック型メモリと、
前記第1表示パネルのゲート線および前記第2表示パネルのゲート線を駆動するための前記第1表示パネルと前記第2表示パネルとで共用化されたシフトレジスタを備え、
前記第1表示パネルと前記第2表示パネルとは、ドレイン線の延びる方向に沿って配置され、
前記シフトレジスタの前記第2表示パネルに対応する部分には配置されずに、前記シフトレジスタの前記第1表示パネルに対応する部分に配置され、前記第1表示パネルのゲート線に与える信号の電圧レベルを変換するためのレベルシフタをさらに備えた、表示装置。 - 基板上に形成された第1表示パネルと、
前記基板と同一基板上で、かつ、前記第1表示パネルが形成される領域とは異なる領域に形成された第2表示パネルと、
前記基板上に互いに交差するように配置されたドレイン線およびゲート線と、
前記第2表示パネルに内蔵され、前記ゲート線から入力される信号に応じて前記ドレイン線からの信号を保持するためのスタティック型メモリと、
前記第1表示パネルのゲート線に与える信号の電圧レベルを変換するためのレベルシフタと、
前記基板上に形成され、前記レベルシフタに供給する負電圧を発生させるための負電圧発生回路と、
前記第2表示パネルのみ使用している場合に、前記負電圧発生回路から前記レベルシフタへの負電圧の供給を停止するための負電圧供給停止回路とを備える、表示装置。 - 前記スタティック型メモリからの信号に応じて、画素に供給するデジタル映像信号を選択する信号選択回路をさらに備える、請求項1または2に記載の表示装置。
- 前記第1表示パネルは、
前記ゲート線から入力される信号に応じて前記ドレイン線からアナログ映像信号が供給され、マトリクス状に配置された複数の画素を含む、請求項1〜3のいずれか1項に記載の表示装置。 - 前記ドレイン線および前記ゲート線を駆動するための信号線駆動回路と、
前記第2表示パネルのみ使用している場合で、かつ、前記第2表示パネルのスタティック型メモリが前記信号を保持している間は、前記信号線駆動回路への電力および駆動信号の供給を停止するための電力・信号供給停止回路とをさらに備える、請求項1〜4のいずれか1項に記載の表示装置。 - 前記信号線駆動回路に電力を供給するための第1電源回路と、
前記第2表示パネルを駆動するための第2表示パネル駆動回路と、
前記第2表示パネル駆動回路に電力を供給するための第2電源回路とをさらに備え、
前記第2表示パネルのみ使用している場合で、かつ、前記第2表示パネルのスタティック型メモリが前記信号を保持している間は、前記電力・信号供給停止回路により前記第1電源回路から前記信号線駆動回路への電力の供給を停止するとともに、前記第2電源回路から前記第2表示パネル駆動回路に電力を供給する、請求項5に記載の表示装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002232824A JP4297661B2 (ja) | 2002-08-09 | 2002-08-09 | 表示装置 |
TW092119218A TWI266106B (en) | 2002-08-09 | 2003-07-15 | Display device with a plurality of display panels |
CNA031532438A CN1484068A (zh) | 2002-08-09 | 2003-08-07 | 具有多个显示面板的显示装置 |
EP03254918A EP1389775A3 (en) | 2002-08-09 | 2003-08-07 | Display including a plurality of display panels |
KR1020030054918A KR100605443B1 (ko) | 2002-08-09 | 2003-08-08 | 복수의 표시 패널을 포함하는 표시 장치 |
US10/636,589 US7389476B2 (en) | 2002-08-09 | 2003-08-08 | Display including a plurality of display panels |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002232824A JP4297661B2 (ja) | 2002-08-09 | 2002-08-09 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004070220A JP2004070220A (ja) | 2004-03-04 |
JP4297661B2 true JP4297661B2 (ja) | 2009-07-15 |
Family
ID=32018108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002232824A Expired - Fee Related JP4297661B2 (ja) | 2002-08-09 | 2002-08-09 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4297661B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4554961B2 (ja) * | 2004-03-05 | 2010-09-29 | Nec液晶テクノロジー株式会社 | 液晶表示装置およびその駆動方法 |
JP4899300B2 (ja) * | 2004-09-09 | 2012-03-21 | カシオ計算機株式会社 | 液晶表示装置及び液晶表示装置の駆動制御方法 |
CN100468511C (zh) * | 2005-12-21 | 2009-03-11 | 群康科技(深圳)有限公司 | 液晶显示器及其刷新频率调整方法 |
-
2002
- 2002-08-09 JP JP2002232824A patent/JP4297661B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004070220A (ja) | 2004-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6853371B2 (en) | Display device | |
US7808495B2 (en) | Display device and its control method | |
KR100605443B1 (ko) | 복수의 표시 패널을 포함하는 표시 장치 | |
US7518571B2 (en) | Display device | |
JP2012088736A (ja) | 表示装置 | |
JP4204204B2 (ja) | アクティブマトリクス型表示装置 | |
US6950080B2 (en) | Display device | |
US7136057B2 (en) | Display device | |
JP5004386B2 (ja) | 表示装置及びその駆動方法 | |
JP4297661B2 (ja) | 表示装置 | |
JP4297660B2 (ja) | 表示装置 | |
US7038650B2 (en) | Display device | |
JP4297662B2 (ja) | 表示装置 | |
JP2002162947A (ja) | 表示装置 | |
JP4278314B2 (ja) | アクティブマトリクス型表示装置 | |
JP3711006B2 (ja) | 表示装置 | |
JP4963761B2 (ja) | 表示装置 | |
JP4297629B2 (ja) | アクティブマトリクス型表示装置 | |
JP4197852B2 (ja) | アクティブマトリクス型表示装置 | |
JP5495974B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 | |
JP4297628B2 (ja) | アクティブマトリクス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090414 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |