JP4285946B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4285946B2 JP4285946B2 JP2002165477A JP2002165477A JP4285946B2 JP 4285946 B2 JP4285946 B2 JP 4285946B2 JP 2002165477 A JP2002165477 A JP 2002165477A JP 2002165477 A JP2002165477 A JP 2002165477A JP 4285946 B2 JP4285946 B2 JP 4285946B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- forming
- wiring layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、特に、上下配線層がプラグで接続された多層配線構造に関するものである。
【０００２】
【従来の技術】
図１０〜図１３は、従来の半導体装置の製造方法における配線形成を示す断面図である。
まず、単結晶シリコンなどから成る半導体基板１（図示せず）上の下層絶縁層２上の所定の領域に下層配線層３を形成し、この下層配線層３上を覆う全面に絶縁層としての層間絶縁膜４を形成する。その後、下層配線層３上の層間絶縁膜４に接続孔５を開口して、下層配線層３表面を露出する。次に、ＴｉＮ膜／Ｔｉ膜から成るバリアメタル層６を、スパッタリング法またはＣＶＤ法により全面に成膜する（図１０）。
次に、タングステン膜７ａをＣＶＤ法により、接続孔５を埋め込むように全面に形成し（図１１）、続いて、ドライエッチング法によりタングステン膜７ａを全面エッチバックして接続孔５内にのみ残存させてタングステンプラグ７を形成し、層間絶縁膜４上のバリアメタル層６表面を露出させる。このとき、バリアメタル層６上にタングステン膜７ａが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜７ａを層間絶縁膜４上のバリアメタル層６表面より０．１０〜０．３０μｍ程度後退させてリセス８を形成する（図１２）。
【０００３】
次いで、ＡｌＣｕ膜から成る上層アルミ膜９を、３００〜５００℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜９およびバリアメタル層６をパターニングして、タングステンプラグ７により接続された上下配線層３、９の配線形成を完了する（図１３）。
このように、従来の半導体装置の配線形成は、タングステンプラグ７上に接続形成する上層アルミ膜９を高温アルミ成膜法にて成膜していた。この高温アルミ成膜法は、成膜時にアルミ材料が流動状態で成膜されるため、良好なカバレジおよび表面平坦性で成膜できる技術である。
【０００４】
【発明が解決しようとする課題】
上記のような上層アルミ膜９を形成する高温アルミ成膜法では、アルミ材料が良好に流動状態となることが良好なカバレジおよび表面平坦性を得るために重要である。しかしながら、後述する種々の要因によりアルミ材料の流動化が妨げられ、図１３に示すように、タングステンプラグ７上のリセス部８で上層アルミ膜９中にボイド１０が発生したり、また、図１４に示すように窪み１１が生じることがあった。このようなリセス部８での埋め込み不良は、特に接続孔５の開口径が０．３μｍより小さい場合に顕著であり、上層アルミ膜９の配線としての信頼性に問題があった。
【０００５】
高温アルミ成膜法における、アルミ材料の流動化が妨げられる要因の１つは、成膜時に半導体基板１、特に絶縁層から放出されるアウトガスに起因することが判っており、このため、成膜に先立って、半導体基板１を２００〜３００℃程度に加熱して予めアウトガスを放出させる脱ガス処理を従来から施している。この脱ガス処理により、絶縁層表面付近のガスは予め放出されるが、内部に残存したガスが上層アルミ膜９の成膜時に放出しアルミ材料の流動化を妨げることがあった。
また、ドライエッチング法によりタングステン膜７ａを全面エッチバックしてタングステンプラグ７を形成し、バリアメタル層６表面を露出させる際、バリアメタル層６表面がエッチングダメージにより劣化する。このエッチングダメージは、オーバーエッチングにより接続孔５内にリセス８を形成する場合には顕著となる。このようなバリアメタル層６表面の劣化も、バリアメタル層６上に上層アルミ膜９を成膜する際に、アルミ材料の流動化が妨げられる要因となる。
【０００６】
この発明は、上記のような問題点を解消するために成されたものであって、高温アルミ成膜法により成膜してタングステンプラグ上に接続形成する上層アルミ配線層を、成膜時に良好な流動性を有して、タングステンプラグ上にボイドや窪みを発生することなく成膜し、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ配線層を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、半導体基板上に、下層配線層と該下層配線層上に絶縁層を介して形成されたアルミを含む上層アルミ配線層とが、タングステンプラグにより接続された配線構造を有する製造方法であって、高温アルミ成膜法により３００〜５００℃の成膜温度で、上記半導体基板の周囲にアウトガス拡散防止用リングを装着し、成膜室内の上記半導体基板裏面側から排気する状態にて、上記上層アルミ配線層を成膜するとともに、アウトガス拡散防止用リングによって半導体基板の裏面に形成されている絶縁層からのアウトガスが半導体基板の表面側に拡散されるのを抑制するものである。
【０００９】
上記高温アルミ成膜法による上記上層アルミ配線層の形成は、成膜に先だって上記半導体基板を３５０〜５００℃に加熱して脱ガス処理を施した後、上記半導体基板を大気に晒すことなく、上記上層アルミ配線層を成膜するものであってもよい。
【００１１】
上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜をドライエッチングにより全面エッチバックして上記接続孔内にのみ残存させ上記タングステンプラグを形成すると共に、上記絶縁層上のバリアメタル層表面を露出する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層、上記ＴｉＮ膜および上記バリアメタル層をパターニングする工程とを有するものであってもよい。
【００１２】
上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜および上記バリアメタル層をドライエッチングにより全面エッチバックして、上記絶縁層表面よりも後退させた状態で上記接続孔内にのみ残存させ、上記タングステンプラグを形成すると共に、上記絶縁層表面を露出し、さらに上記接続孔開口端における上記絶縁層角部を除去する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層および上記ＴｉＮ膜をパターニングする工程とを有するものであってもよい。
【００１４】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図について説明する。
図１、図２は、この発明の実施の形態１による半導体装置の製造方法における配線形成を示す断面図であり、特に図１は、上層アルミ配線層の形成に先だって行う、裏面絶縁膜除去工程を示すもの、図２はその後の製造工程をしめすものである。
まず、単結晶シリコンなどから成る半導体基板１上の下層絶縁層２上の所定の領域に下層配線層３を形成し、この下層配線層３上を覆う全面に絶縁層としての層間絶縁膜４を形成する。この状態で、半導体基板１の裏面側にも裏面絶縁膜１２が形成されている。次いで、層間絶縁膜４上の全面をホトレジスト膜１３で覆い（図１（ａ））、フッ酸などのエッチング液によるウェットエッチングにより裏面絶縁膜１２を除去し、その後ホトレジスト膜１３を除去する（図１（ｂ））。
【００１５】
これ以降の処理は半導体基板１表面側についての処理であるため、図２は、便宜上、下層絶縁層２より上層部分のみの図示とする。
次いで、下層配線層３上の層間絶縁膜４に接続孔５を開口して、下層配線層３表面を露出する。次に、ＴｉＮ膜／Ｔｉ膜から成るバリアメタル層６を、十分なバリア機能およびオーミックコンタクトを得るための膜厚で、スパッタリング法またはＣＶＤ法により全面に成膜する（図２（ａ））。
次に、タングステン（Ｗ）膜７ａをＣＶＤ法により、接続孔５を埋め込むように全面に形成し（図２（ｂ））、続いて、ドライエッチング法によりタングステン膜７ａを全面エッチバックして接続孔５内にのみ残存させてタングステンプラグ７を形成し、層間絶縁膜４上のバリアメタル層６表面を露出させる。このとき、バリアメタル層６上にタングステン膜７ａが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜７ａを層間絶縁膜４上のバリアメタル層６表面より０．１０〜０．３０μｍ程度後退させてリセス８を形成する（図２（ｃ））。
次いで、半導体基板１を加熱して脱ガス処理をした後、続いて、上層アルミ配線層としてのＡｌＣｕ膜から成る上層アルミ膜９を、３００〜５００℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜９およびバリアメタル層６をパターニングして、タングステンプラグ７により接続された上下配線層３、９の配線形成を完了する（図２（ｄ））。
【００１６】
上記のように、この実施の形態では、半導体基板１裏面に形成された裏面絶縁膜１２を除去し、その後、裏面に絶縁層がない状態で、高温アルミ成膜法により上記上層アルミ膜９を成膜する。このため、上層アルミ膜９の成膜時に、絶縁層を発生源としてアルミ材料の流動化を阻害するＨ２Ｏ、Ｏ２等のアウトガスの発生量を大きく低減でき、成膜時のアルミ材料の流動性を高めることができる。これにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜９が成膜できる。
【００１７】
なお、上層アルミ膜９の成膜に先立って行う脱ガス処理を、成膜温度と同等の高温である３５０〜５００℃に半導体基板１を加熱して行い、続いて半導体基板１を大気に晒すことなく上層アルミ膜９を成膜すると、脱ガス処理の効果がより高くなる。例えば、脱ガス処理を３５０〜４００℃で９０〜１２０ｓｅｃの条件で行った後、続いて４５０℃の成膜温度で上層アルミ膜９の成膜を行う。これにより成膜時のアウトガスの発生量がより効果的に低減でき、より信頼性の高い上層アルミ膜９が得られる。
【００１８】
実施の形態２．
次に、この発明の実施の形態２について説明する。
図３は、この発明の実施の形態２による上層アルミ膜９の成膜時の様子を示す断面図である。
図において、１４は成膜装置のチャンバ、１５はステージ、１６はステージ１５上に載置されるウェハ（半導体基板）、１７はウェハ１６の周囲に装着されるアウトガス拡散防止用リング、１８は排気口である。
この実施の形態では、上記実施の形態１による製造方法にて、裏面絶縁膜１２除去に係る工程を省略した製造方法にて配線形成を行い、上層アルミ膜９の高温アルミ成膜法による成膜を、図３に示すように、ウェハ１６の周囲にアウトガス拡散防止用リング１７を装着し、チャンバ１４内のウェハ裏面側に排気口１８を設けて裏面側から排気する状態で行う。
これにより、ウェハ１６裏面側に絶縁層が存在しても、裏面側からのアウトガスが表面側に拡散されるのが抑制され、上層アルミ膜９の成膜時に、アルミ材料の流動性を高めることができる。これにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜９が成膜できる。
【００１９】
実施の形態３．
次に、この発明の実施の形態３について説明する。
図４〜図８は、この発明の実施の形態３による半導体装置の製造方法における配線形成および構造を示す断面図である。なお図４〜図８は、便宜上、下層絶縁層２より上層部分のみの図示とする。
まず、配線形成について説明する。
半導体基板１上の下層絶縁層２上の所定の領域に下層配線層３を形成し、この下層配線層３上を覆う全面に層間絶縁膜４を形成する。次いで、下層配線層３上の層間絶縁膜４に接続孔５を開口して、下層配線層３表面を露出する。次に、ＴｉＮ膜／Ｔｉ膜から成るバリアメタル層６を、十分なバリア機能およびオーミックコンタクトを得るための膜厚で、スパッタリング法またはＣＶＤ法により全面に成膜する（図４）。
【００２０】
次に、タングステン膜７ａをＣＶＤ法により、接続孔５を埋め込むように全面に形成し（図５）、続いて、ドライエッチング法によりタングステン膜７ａを全面エッチバックして接続孔５内にのみ残存させてタングステンプラグ７を形成し、層間絶縁膜４上のバリアメタル層６表面を露出させる。このとき、バリアメタル層６上にタングステン膜７ａが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜７ａを層間絶縁膜４上のバリアメタル層６表面より０．１０〜０．３０μｍ程度後退させてリセス８を形成する（図６）。
次いで、第２のＴｉＮ膜６ａを、スパッタリング法またはＣＶＤ法により１０〜３０ｎｍの膜厚で全面に成膜する（図７）。
次いで、半導体基板１を加熱して脱ガス処理をした後、続いて、ＡｌＣｕ膜から成る上層アルミ膜９を、３００〜５００℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜９、第２のＴｉＮ膜６ａおよびバリアメタル層６をパターニングして、タングステンプラグ７により接続された上下配線層３、９の配線形成を完了する（図８）。
【００２１】
このように形成された配線構造では、図８に示すように、下層配線層３に達する接続孔５内および層間絶縁膜４表面にバリアメタル層（ＴｉＮ膜／Ｔｉ膜）が形成され、タングステン膜７ａが接続孔５内にバリアメタル層６を介して埋め込まれてタングステンプラグ７を構成する。さらに、層間絶縁膜４表面に形成されたバリアメタル層６上およびタングステンプラグ７上に第２のＴｉＮ膜６ａを介して上層アルミ膜９が形成される。
【００２２】
この実施の形態では、タングステンプラグ７形成時におけるタングステン膜７ａの全面エッチバックにおいて、層間絶縁膜４表面のバリアメタル層６を露出させてエッチングを終了するが、このとき、バリアメタル層（ＴｉＮ膜／Ｔｉ膜）６表面、即ちＴｉＮ膜表面はエッチング時のプラズマなどによるダメージで劣化する。このようにバリアメタル層６表面（ＴｉＮ膜表面）はダメージを受けているが、このバリアメタル層６およびタングステンプラグ７上を覆って、全面に第２のＴｉＮ膜６ａを形成し、その上に、高温アルミ成膜法により上層アルミ膜９の成膜を行う。このように、上層アルミ膜９成膜時に下地（第２のＴｉＮ膜６ａ）の表面状態がダメージのない良好な状態であるため、成膜時のアルミ材料の流動性を阻害する下地の要因がなくなり、アルミ材料の流動性を高めることができる。これにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜９が成膜できる。
【００２３】
なお、この実施の形態に、上記実施の形態１、２で示した方法を適用しても良く、上層アルミ膜９成膜時に、アウトガスによる悪影響が低減できて、成膜時のアルミ材料の流動性を一層高め、より信頼性の高い配線構造が得られる。
【００２４】
実施の形態４．
次に、この発明の実施の形態４について説明する。
図９は、この発明の実施の形態４による半導体装置の製造方法を示す断面図である。なお図９は、便宜上、下層絶縁層２より上層部分のみの図示とする。
まず、上記実施の形態３と同様に、下層配線層３上の層間絶縁膜４に接続孔５を開口し、ＴｉＮ膜／Ｔｉ膜から成るバリアメタル層６、タングステン膜７ａを順次成膜する。続いて、ドライエッチング法によりタングステン膜７ａ、続いてバリアメタル層６を全面エッチバックして、接続孔５内にのみ残存させてタングステンプラグ７を形成し、層間絶縁膜４表面を露出させる。このとき、層間絶縁膜４上にタングステン膜７ａが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜７ａを層間絶縁膜４表面より０．１０〜０．３０μｍ程度後退させてリセス８を形成する。このとき、接続孔開口端部４ａにおける層間絶縁膜角部が除去されて、開口径が拡がった形状となる（図９（ａ））。
【００２５】
次いで、第２のＴｉＮ膜６ｂを、スパッタリング法またはＣＶＤ法により２０〜７０ｎｍの膜厚で全面に成膜し（図９（ｂ））、この後、半導体基板１を加熱して脱ガス処理をした後、続いて、ＡｌＣｕ膜から成る上層アルミ膜９を、３００〜５００℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜９、第２のＴｉＮ膜６ｂをパターニングして、タングステンプラグ７により接続された上下配線層３、９の配線形成を完了する（図９（ｃ））。
【００２６】
この実施の形態では、タングステンプラグ７形成時におけるタングステン膜７ａの全面エッチバックにおいて、層間絶縁膜４表面を露出させてエッチングを終了する。このとき、接続孔開口端部４ａが同時にエッチングされて開口径が拡がる。この後上層アルミ膜９のバリアメタルとなる第２のＴｉＮ膜６ｂを形成し、その上に、高温アルミ成膜法により上層アルミ膜９の成膜を行う。このように、上層アルミ膜９成膜時に下地（第２のＴｉＮ膜６ｂ）の表面状態がダメージのない良好な状態であるため、成膜時のアルミ材料の流動性を阻害する下地の要因がなくなり、アルミ材料の流動性を高めることができる。また、タングステン膜７ａの全面エッチバック時に接続孔５の開口径が拡がるため、上層アルミ膜９がリセス部８に埋め込み易くなる。これらにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜９が成膜できる。
【００２７】
なお、この実施の形態においても、上記実施の形態１、２で示した方法を適用しても良く、上層アルミ膜９成膜時に、アウトガスによる悪影響が低減できて、成膜時のアルミ材料の流動性を一層高め、より信頼性の高い配線構造が得られる。
【００２９】
【発明の効果】
この発明に係る半導体装置の製造方法は、半導体基板上に、下層配線層と該下層配線層上に絶縁層を介して形成されたアルミを含む上層アルミ配線層とが、タングステンプラグにより接続された配線構造を有する製造方法であって、高温アルミ成膜法により３００〜５００℃の成膜温度で、上記半導体基板の周囲にアウトガス拡散防止用リングを装着し、成膜室内の上記半導体基板裏面側から排気する状態にて、上記上層アルミ配線層を成膜するため、上層アルミ配線層の成膜時に、半導体基板裏面からのアウトガスの影響を低減でき、成膜時のアルミ材料の流動性を高めて上層アルミ配線層をカバレジ特性および表面平坦性を良好に成膜でき、信頼性の高い配線構造が得られる。
【００３０】
上記高温アルミ成膜法による上記上層アルミ配線層の形成が、成膜に先だって上記半導体基板を３５０〜５００℃に加熱して脱ガス処理を施した後、上記半導体基板を大気に晒すことなく、上記上層アルミ配線層を成膜する場合、脱ガス処理による効果を高めて、上層アルミ配線層の成膜時に、アウトガスの発生量をさらに効果的に低減でき、より信頼性の高い上層アルミ配線層が成膜できる。
【００３２】
上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜をドライエッチングにより全面エッチバックして上記接続孔内にのみ残存させ上記タングステンプラグを形成すると共に、上記絶縁層上のバリアメタル層表面を露出する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層、上記ＴｉＮ膜および上記バリアメタル層をパターニングする工程とを有する場合、上層アルミ配線層成膜時にアウトガスによる影響が低減できると共に、下地の表面状態が改善でき、成膜時のアルミ材料の流動性を高めて上層アルミ配線層をカバレジ特性および表面平坦性をさらに良好に成膜でき、より信頼性の高い配線構造が得られる。
【００３３】
上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜および上記バリアメタル層をドライエッチングにより全面エッチバックして、上記絶縁層表面よりも後退させた状態で上記接続孔内にのみ残存させ、上記タングステンプラグを形成すると共に、上記絶縁層表面を露出し、さらに上記接続孔開口端における上記絶縁層角部を除去する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層および上記ＴｉＮ膜をパターニングする工程とを有する場合、上層アルミ配線層成膜時にアウトガスによる影響が低減できると共に、下地の表面状態および開口形状が改善でき、成膜時のアルミ材料の流動性を高めて上層アルミ配線層をカバレジ特性および表面平坦性をさらに良好に成膜でき、より信頼性の高い配線構造が得られる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置の配線形成を示す断面図である。
【図２】 この発明の実施の形態１による半導体装置の配線形成を示す断面図である。
【図３】 この発明の実施の形態２による半導体装置の配線形成の様子を示す断面図である。
【図４】 この発明の実施の形態３による半導体装置の配線形成の一工程を示す断面図である。
【図５】 この発明の実施の形態３による半導体装置の配線形成の一工程を示す断面図である。
【図６】 この発明の実施の形態３による半導体装置の配線形成の一工程を示す断面図である。
【図７】 この発明の実施の形態３による半導体装置の配線形成の一工程を示す断面図である。
【図８】 この発明の実施の形態３による半導体装置の構造および配線形成の一工程を示す断面図である。
【図９】 この発明の実施の形態４による半導体装置の配線形成を示す断面図である。
【図１０】 従来の半導体装置の配線形成の一工程を示す断面図である。
【図１１】 従来の半導体装置の配線形成の一工程を示す断面図である。
【図１２】 従来の半導体装置の配線形成の一工程を示す断面図である。
【図１３】 従来の半導体装置の配線形成の一工程を示す断面図である。
【図１４】 従来の半導体装置の配線形成の問題点を示す断面図である。
【符号の説明】
１ 半導体基板、３ 下層配線層、４ 絶縁層としての層間絶縁膜、
４ａ 開口端部、５ 接続孔、６ バリアメタル層（ＴｉＮ膜／Ｔｉ膜）、
６ａ，６ｂ ＴｉＮ膜としての第２のＴｉＮ膜、７ タングステンプラグ、
７ａ タングステン膜、８ リセス、
９ 上層アルミ配線層としての上層アルミ膜、１２ 裏面絶縁膜、
１４ チャンバ、１６ ウェハ、１７ アウトガス拡散防止用リング、
１８ 排気口。
【発明の属する技術分野】
この発明は、半導体装置に関し、特に、上下配線層がプラグで接続された多層配線構造に関するものである。
【０００２】
【従来の技術】
図１０〜図１３は、従来の半導体装置の製造方法における配線形成を示す断面図である。
まず、単結晶シリコンなどから成る半導体基板１（図示せず）上の下層絶縁層２上の所定の領域に下層配線層３を形成し、この下層配線層３上を覆う全面に絶縁層としての層間絶縁膜４を形成する。その後、下層配線層３上の層間絶縁膜４に接続孔５を開口して、下層配線層３表面を露出する。次に、ＴｉＮ膜／Ｔｉ膜から成るバリアメタル層６を、スパッタリング法またはＣＶＤ法により全面に成膜する（図１０）。
次に、タングステン膜７ａをＣＶＤ法により、接続孔５を埋め込むように全面に形成し（図１１）、続いて、ドライエッチング法によりタングステン膜７ａを全面エッチバックして接続孔５内にのみ残存させてタングステンプラグ７を形成し、層間絶縁膜４上のバリアメタル層６表面を露出させる。このとき、バリアメタル層６上にタングステン膜７ａが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜７ａを層間絶縁膜４上のバリアメタル層６表面より０．１０〜０．３０μｍ程度後退させてリセス８を形成する（図１２）。
【０００３】
次いで、ＡｌＣｕ膜から成る上層アルミ膜９を、３００〜５００℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜９およびバリアメタル層６をパターニングして、タングステンプラグ７により接続された上下配線層３、９の配線形成を完了する（図１３）。
このように、従来の半導体装置の配線形成は、タングステンプラグ７上に接続形成する上層アルミ膜９を高温アルミ成膜法にて成膜していた。この高温アルミ成膜法は、成膜時にアルミ材料が流動状態で成膜されるため、良好なカバレジおよび表面平坦性で成膜できる技術である。
【０００４】
【発明が解決しようとする課題】
上記のような上層アルミ膜９を形成する高温アルミ成膜法では、アルミ材料が良好に流動状態となることが良好なカバレジおよび表面平坦性を得るために重要である。しかしながら、後述する種々の要因によりアルミ材料の流動化が妨げられ、図１３に示すように、タングステンプラグ７上のリセス部８で上層アルミ膜９中にボイド１０が発生したり、また、図１４に示すように窪み１１が生じることがあった。このようなリセス部８での埋め込み不良は、特に接続孔５の開口径が０．３μｍより小さい場合に顕著であり、上層アルミ膜９の配線としての信頼性に問題があった。
【０００５】
高温アルミ成膜法における、アルミ材料の流動化が妨げられる要因の１つは、成膜時に半導体基板１、特に絶縁層から放出されるアウトガスに起因することが判っており、このため、成膜に先立って、半導体基板１を２００〜３００℃程度に加熱して予めアウトガスを放出させる脱ガス処理を従来から施している。この脱ガス処理により、絶縁層表面付近のガスは予め放出されるが、内部に残存したガスが上層アルミ膜９の成膜時に放出しアルミ材料の流動化を妨げることがあった。
また、ドライエッチング法によりタングステン膜７ａを全面エッチバックしてタングステンプラグ７を形成し、バリアメタル層６表面を露出させる際、バリアメタル層６表面がエッチングダメージにより劣化する。このエッチングダメージは、オーバーエッチングにより接続孔５内にリセス８を形成する場合には顕著となる。このようなバリアメタル層６表面の劣化も、バリアメタル層６上に上層アルミ膜９を成膜する際に、アルミ材料の流動化が妨げられる要因となる。
【０００６】
この発明は、上記のような問題点を解消するために成されたものであって、高温アルミ成膜法により成膜してタングステンプラグ上に接続形成する上層アルミ配線層を、成膜時に良好な流動性を有して、タングステンプラグ上にボイドや窪みを発生することなく成膜し、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ配線層を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、半導体基板上に、下層配線層と該下層配線層上に絶縁層を介して形成されたアルミを含む上層アルミ配線層とが、タングステンプラグにより接続された配線構造を有する製造方法であって、高温アルミ成膜法により３００〜５００℃の成膜温度で、上記半導体基板の周囲にアウトガス拡散防止用リングを装着し、成膜室内の上記半導体基板裏面側から排気する状態にて、上記上層アルミ配線層を成膜するとともに、アウトガス拡散防止用リングによって半導体基板の裏面に形成されている絶縁層からのアウトガスが半導体基板の表面側に拡散されるのを抑制するものである。
【０００９】
上記高温アルミ成膜法による上記上層アルミ配線層の形成は、成膜に先だって上記半導体基板を３５０〜５００℃に加熱して脱ガス処理を施した後、上記半導体基板を大気に晒すことなく、上記上層アルミ配線層を成膜するものであってもよい。
【００１１】
上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜をドライエッチングにより全面エッチバックして上記接続孔内にのみ残存させ上記タングステンプラグを形成すると共に、上記絶縁層上のバリアメタル層表面を露出する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層、上記ＴｉＮ膜および上記バリアメタル層をパターニングする工程とを有するものであってもよい。
【００１２】
上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜および上記バリアメタル層をドライエッチングにより全面エッチバックして、上記絶縁層表面よりも後退させた状態で上記接続孔内にのみ残存させ、上記タングステンプラグを形成すると共に、上記絶縁層表面を露出し、さらに上記接続孔開口端における上記絶縁層角部を除去する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層および上記ＴｉＮ膜をパターニングする工程とを有するものであってもよい。
【００１４】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図について説明する。
図１、図２は、この発明の実施の形態１による半導体装置の製造方法における配線形成を示す断面図であり、特に図１は、上層アルミ配線層の形成に先だって行う、裏面絶縁膜除去工程を示すもの、図２はその後の製造工程をしめすものである。
まず、単結晶シリコンなどから成る半導体基板１上の下層絶縁層２上の所定の領域に下層配線層３を形成し、この下層配線層３上を覆う全面に絶縁層としての層間絶縁膜４を形成する。この状態で、半導体基板１の裏面側にも裏面絶縁膜１２が形成されている。次いで、層間絶縁膜４上の全面をホトレジスト膜１３で覆い（図１（ａ））、フッ酸などのエッチング液によるウェットエッチングにより裏面絶縁膜１２を除去し、その後ホトレジスト膜１３を除去する（図１（ｂ））。
【００１５】
これ以降の処理は半導体基板１表面側についての処理であるため、図２は、便宜上、下層絶縁層２より上層部分のみの図示とする。
次いで、下層配線層３上の層間絶縁膜４に接続孔５を開口して、下層配線層３表面を露出する。次に、ＴｉＮ膜／Ｔｉ膜から成るバリアメタル層６を、十分なバリア機能およびオーミックコンタクトを得るための膜厚で、スパッタリング法またはＣＶＤ法により全面に成膜する（図２（ａ））。
次に、タングステン（Ｗ）膜７ａをＣＶＤ法により、接続孔５を埋め込むように全面に形成し（図２（ｂ））、続いて、ドライエッチング法によりタングステン膜７ａを全面エッチバックして接続孔５内にのみ残存させてタングステンプラグ７を形成し、層間絶縁膜４上のバリアメタル層６表面を露出させる。このとき、バリアメタル層６上にタングステン膜７ａが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜７ａを層間絶縁膜４上のバリアメタル層６表面より０．１０〜０．３０μｍ程度後退させてリセス８を形成する（図２（ｃ））。
次いで、半導体基板１を加熱して脱ガス処理をした後、続いて、上層アルミ配線層としてのＡｌＣｕ膜から成る上層アルミ膜９を、３００〜５００℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜９およびバリアメタル層６をパターニングして、タングステンプラグ７により接続された上下配線層３、９の配線形成を完了する（図２（ｄ））。
【００１６】
上記のように、この実施の形態では、半導体基板１裏面に形成された裏面絶縁膜１２を除去し、その後、裏面に絶縁層がない状態で、高温アルミ成膜法により上記上層アルミ膜９を成膜する。このため、上層アルミ膜９の成膜時に、絶縁層を発生源としてアルミ材料の流動化を阻害するＨ２Ｏ、Ｏ２等のアウトガスの発生量を大きく低減でき、成膜時のアルミ材料の流動性を高めることができる。これにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜９が成膜できる。
【００１７】
なお、上層アルミ膜９の成膜に先立って行う脱ガス処理を、成膜温度と同等の高温である３５０〜５００℃に半導体基板１を加熱して行い、続いて半導体基板１を大気に晒すことなく上層アルミ膜９を成膜すると、脱ガス処理の効果がより高くなる。例えば、脱ガス処理を３５０〜４００℃で９０〜１２０ｓｅｃの条件で行った後、続いて４５０℃の成膜温度で上層アルミ膜９の成膜を行う。これにより成膜時のアウトガスの発生量がより効果的に低減でき、より信頼性の高い上層アルミ膜９が得られる。
【００１８】
実施の形態２．
次に、この発明の実施の形態２について説明する。
図３は、この発明の実施の形態２による上層アルミ膜９の成膜時の様子を示す断面図である。
図において、１４は成膜装置のチャンバ、１５はステージ、１６はステージ１５上に載置されるウェハ（半導体基板）、１７はウェハ１６の周囲に装着されるアウトガス拡散防止用リング、１８は排気口である。
この実施の形態では、上記実施の形態１による製造方法にて、裏面絶縁膜１２除去に係る工程を省略した製造方法にて配線形成を行い、上層アルミ膜９の高温アルミ成膜法による成膜を、図３に示すように、ウェハ１６の周囲にアウトガス拡散防止用リング１７を装着し、チャンバ１４内のウェハ裏面側に排気口１８を設けて裏面側から排気する状態で行う。
これにより、ウェハ１６裏面側に絶縁層が存在しても、裏面側からのアウトガスが表面側に拡散されるのが抑制され、上層アルミ膜９の成膜時に、アルミ材料の流動性を高めることができる。これにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜９が成膜できる。
【００１９】
実施の形態３．
次に、この発明の実施の形態３について説明する。
図４〜図８は、この発明の実施の形態３による半導体装置の製造方法における配線形成および構造を示す断面図である。なお図４〜図８は、便宜上、下層絶縁層２より上層部分のみの図示とする。
まず、配線形成について説明する。
半導体基板１上の下層絶縁層２上の所定の領域に下層配線層３を形成し、この下層配線層３上を覆う全面に層間絶縁膜４を形成する。次いで、下層配線層３上の層間絶縁膜４に接続孔５を開口して、下層配線層３表面を露出する。次に、ＴｉＮ膜／Ｔｉ膜から成るバリアメタル層６を、十分なバリア機能およびオーミックコンタクトを得るための膜厚で、スパッタリング法またはＣＶＤ法により全面に成膜する（図４）。
【００２０】
次に、タングステン膜７ａをＣＶＤ法により、接続孔５を埋め込むように全面に形成し（図５）、続いて、ドライエッチング法によりタングステン膜７ａを全面エッチバックして接続孔５内にのみ残存させてタングステンプラグ７を形成し、層間絶縁膜４上のバリアメタル層６表面を露出させる。このとき、バリアメタル層６上にタングステン膜７ａが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜７ａを層間絶縁膜４上のバリアメタル層６表面より０．１０〜０．３０μｍ程度後退させてリセス８を形成する（図６）。
次いで、第２のＴｉＮ膜６ａを、スパッタリング法またはＣＶＤ法により１０〜３０ｎｍの膜厚で全面に成膜する（図７）。
次いで、半導体基板１を加熱して脱ガス処理をした後、続いて、ＡｌＣｕ膜から成る上層アルミ膜９を、３００〜５００℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜９、第２のＴｉＮ膜６ａおよびバリアメタル層６をパターニングして、タングステンプラグ７により接続された上下配線層３、９の配線形成を完了する（図８）。
【００２１】
このように形成された配線構造では、図８に示すように、下層配線層３に達する接続孔５内および層間絶縁膜４表面にバリアメタル層（ＴｉＮ膜／Ｔｉ膜）が形成され、タングステン膜７ａが接続孔５内にバリアメタル層６を介して埋め込まれてタングステンプラグ７を構成する。さらに、層間絶縁膜４表面に形成されたバリアメタル層６上およびタングステンプラグ７上に第２のＴｉＮ膜６ａを介して上層アルミ膜９が形成される。
【００２２】
この実施の形態では、タングステンプラグ７形成時におけるタングステン膜７ａの全面エッチバックにおいて、層間絶縁膜４表面のバリアメタル層６を露出させてエッチングを終了するが、このとき、バリアメタル層（ＴｉＮ膜／Ｔｉ膜）６表面、即ちＴｉＮ膜表面はエッチング時のプラズマなどによるダメージで劣化する。このようにバリアメタル層６表面（ＴｉＮ膜表面）はダメージを受けているが、このバリアメタル層６およびタングステンプラグ７上を覆って、全面に第２のＴｉＮ膜６ａを形成し、その上に、高温アルミ成膜法により上層アルミ膜９の成膜を行う。このように、上層アルミ膜９成膜時に下地（第２のＴｉＮ膜６ａ）の表面状態がダメージのない良好な状態であるため、成膜時のアルミ材料の流動性を阻害する下地の要因がなくなり、アルミ材料の流動性を高めることができる。これにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜９が成膜できる。
【００２３】
なお、この実施の形態に、上記実施の形態１、２で示した方法を適用しても良く、上層アルミ膜９成膜時に、アウトガスによる悪影響が低減できて、成膜時のアルミ材料の流動性を一層高め、より信頼性の高い配線構造が得られる。
【００２４】
実施の形態４．
次に、この発明の実施の形態４について説明する。
図９は、この発明の実施の形態４による半導体装置の製造方法を示す断面図である。なお図９は、便宜上、下層絶縁層２より上層部分のみの図示とする。
まず、上記実施の形態３と同様に、下層配線層３上の層間絶縁膜４に接続孔５を開口し、ＴｉＮ膜／Ｔｉ膜から成るバリアメタル層６、タングステン膜７ａを順次成膜する。続いて、ドライエッチング法によりタングステン膜７ａ、続いてバリアメタル層６を全面エッチバックして、接続孔５内にのみ残存させてタングステンプラグ７を形成し、層間絶縁膜４表面を露出させる。このとき、層間絶縁膜４上にタングステン膜７ａが残存して上層に形成する配線層間のショートが発生しないように、所定量のオーバーエッチングを施し、タングステン膜７ａを層間絶縁膜４表面より０．１０〜０．３０μｍ程度後退させてリセス８を形成する。このとき、接続孔開口端部４ａにおける層間絶縁膜角部が除去されて、開口径が拡がった形状となる（図９（ａ））。
【００２５】
次いで、第２のＴｉＮ膜６ｂを、スパッタリング法またはＣＶＤ法により２０〜７０ｎｍの膜厚で全面に成膜し（図９（ｂ））、この後、半導体基板１を加熱して脱ガス処理をした後、続いて、ＡｌＣｕ膜から成る上層アルミ膜９を、３００〜５００℃で成膜する高温アルミ成膜法により全面に成膜し、その後上層アルミ膜９、第２のＴｉＮ膜６ｂをパターニングして、タングステンプラグ７により接続された上下配線層３、９の配線形成を完了する（図９（ｃ））。
【００２６】
この実施の形態では、タングステンプラグ７形成時におけるタングステン膜７ａの全面エッチバックにおいて、層間絶縁膜４表面を露出させてエッチングを終了する。このとき、接続孔開口端部４ａが同時にエッチングされて開口径が拡がる。この後上層アルミ膜９のバリアメタルとなる第２のＴｉＮ膜６ｂを形成し、その上に、高温アルミ成膜法により上層アルミ膜９の成膜を行う。このように、上層アルミ膜９成膜時に下地（第２のＴｉＮ膜６ｂ）の表面状態がダメージのない良好な状態であるため、成膜時のアルミ材料の流動性を阻害する下地の要因がなくなり、アルミ材料の流動性を高めることができる。また、タングステン膜７ａの全面エッチバック時に接続孔５の開口径が拡がるため、上層アルミ膜９がリセス部８に埋め込み易くなる。これらにより、ボイドや窪みが発生することなく、カバレジ特性および表面平坦性が良好で信頼性の高い上層アルミ膜９が成膜できる。
【００２７】
なお、この実施の形態においても、上記実施の形態１、２で示した方法を適用しても良く、上層アルミ膜９成膜時に、アウトガスによる悪影響が低減できて、成膜時のアルミ材料の流動性を一層高め、より信頼性の高い配線構造が得られる。
【００２９】
【発明の効果】
この発明に係る半導体装置の製造方法は、半導体基板上に、下層配線層と該下層配線層上に絶縁層を介して形成されたアルミを含む上層アルミ配線層とが、タングステンプラグにより接続された配線構造を有する製造方法であって、高温アルミ成膜法により３００〜５００℃の成膜温度で、上記半導体基板の周囲にアウトガス拡散防止用リングを装着し、成膜室内の上記半導体基板裏面側から排気する状態にて、上記上層アルミ配線層を成膜するため、上層アルミ配線層の成膜時に、半導体基板裏面からのアウトガスの影響を低減でき、成膜時のアルミ材料の流動性を高めて上層アルミ配線層をカバレジ特性および表面平坦性を良好に成膜でき、信頼性の高い配線構造が得られる。
【００３０】
上記高温アルミ成膜法による上記上層アルミ配線層の形成が、成膜に先だって上記半導体基板を３５０〜５００℃に加熱して脱ガス処理を施した後、上記半導体基板を大気に晒すことなく、上記上層アルミ配線層を成膜する場合、脱ガス処理による効果を高めて、上層アルミ配線層の成膜時に、アウトガスの発生量をさらに効果的に低減でき、より信頼性の高い上層アルミ配線層が成膜できる。
【００３２】
上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜をドライエッチングにより全面エッチバックして上記接続孔内にのみ残存させ上記タングステンプラグを形成すると共に、上記絶縁層上のバリアメタル層表面を露出する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層、上記ＴｉＮ膜および上記バリアメタル層をパターニングする工程とを有する場合、上層アルミ配線層成膜時にアウトガスによる影響が低減できると共に、下地の表面状態が改善でき、成膜時のアルミ材料の流動性を高めて上層アルミ配線層をカバレジ特性および表面平坦性をさらに良好に成膜でき、より信頼性の高い配線構造が得られる。
【００３３】
上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜および上記バリアメタル層をドライエッチングにより全面エッチバックして、上記絶縁層表面よりも後退させた状態で上記接続孔内にのみ残存させ、上記タングステンプラグを形成すると共に、上記絶縁層表面を露出し、さらに上記接続孔開口端における上記絶縁層角部を除去する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層および上記ＴｉＮ膜をパターニングする工程とを有する場合、上層アルミ配線層成膜時にアウトガスによる影響が低減できると共に、下地の表面状態および開口形状が改善でき、成膜時のアルミ材料の流動性を高めて上層アルミ配線層をカバレジ特性および表面平坦性をさらに良好に成膜でき、より信頼性の高い配線構造が得られる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置の配線形成を示す断面図である。
【図２】 この発明の実施の形態１による半導体装置の配線形成を示す断面図である。
【図３】 この発明の実施の形態２による半導体装置の配線形成の様子を示す断面図である。
【図４】 この発明の実施の形態３による半導体装置の配線形成の一工程を示す断面図である。
【図５】 この発明の実施の形態３による半導体装置の配線形成の一工程を示す断面図である。
【図６】 この発明の実施の形態３による半導体装置の配線形成の一工程を示す断面図である。
【図７】 この発明の実施の形態３による半導体装置の配線形成の一工程を示す断面図である。
【図８】 この発明の実施の形態３による半導体装置の構造および配線形成の一工程を示す断面図である。
【図９】 この発明の実施の形態４による半導体装置の配線形成を示す断面図である。
【図１０】 従来の半導体装置の配線形成の一工程を示す断面図である。
【図１１】 従来の半導体装置の配線形成の一工程を示す断面図である。
【図１２】 従来の半導体装置の配線形成の一工程を示す断面図である。
【図１３】 従来の半導体装置の配線形成の一工程を示す断面図である。
【図１４】 従来の半導体装置の配線形成の問題点を示す断面図である。
【符号の説明】
１ 半導体基板、３ 下層配線層、４ 絶縁層としての層間絶縁膜、
４ａ 開口端部、５ 接続孔、６ バリアメタル層（ＴｉＮ膜／Ｔｉ膜）、
６ａ，６ｂ ＴｉＮ膜としての第２のＴｉＮ膜、７ タングステンプラグ、
７ａ タングステン膜、８ リセス、
９ 上層アルミ配線層としての上層アルミ膜、１２ 裏面絶縁膜、
１４ チャンバ、１６ ウェハ、１７ アウトガス拡散防止用リング、
１８ 排気口。
Claims (4)
- 半導体基板上に、下層配線層と該下層配線層上に絶縁層を介して形成されたアルミを含む上層アルミ配線層とが、タングステンプラグにより接続された配線構造を有する半導体装置の製造方法において、高温アルミ成膜法により３００〜５００℃の成膜温度で、上記半導体基板の周囲にアウトガス拡散防止用リングを装着し、成膜室内の上記半導体基板裏面側から排気する状態にて、上記上層アルミ配線層を成膜するとともに、上記アウトガス拡散防止用リングによって上記半導体基板の裏面に形成されている絶縁層からのアウトガスが上記半導体基板の表面側に拡散されるのを抑制することを特徴とする半導体装置の製造方法。
- 上記高温アルミ成膜法による上記上層アルミ配線層の形成は、成膜に先だって上記半導体基板を３５０〜５００℃に加熱して脱ガス処理を施した後、上記半導体基板を大気に晒すことなく、上記上層アルミ配線層を成膜することを特徴とする請求項１に記載の半導体装置の製造方法。
- 上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜をドライエッチングにより全面エッチバックして上記接続孔内にのみ残存させ上記タングステンプラグを形成すると共に、上記絶縁層上のバリアメタル層表面を露出する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層、上記ＴｉＮ膜および上記バリアメタル層をパターニングする工程とを有することを特徴とする請求項１に記載の半導体装置の製造方法。
- 上記下層配線層上に上記絶縁層を形成した後、該絶縁層に上記下層配線層に達する接続孔を開口する工程と、次いで該接続孔を埋め込むように、バリアメタル層を介してタングステン膜を全面に形成し、該タングステン膜および上記バリアメタル層をドライエッチングにより全面エッチバックして、上記絶縁層表面よりも後退させた状態で上記接続孔内にのみ残存させ、上記タングステンプラグを形成すると共に、上記絶縁層表面を露出し、さらに上記接続孔開口端における上記絶縁層角部を除去する工程と、次いで、全面にＴｉＮ膜を形成した後、上記上層アルミ配線層を成膜し、該上層アルミ配線層および上記ＴｉＮ膜をパターニングする工程とを有することを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002165477A JP4285946B2 (ja) | 2002-06-06 | 2002-06-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002165477A JP4285946B2 (ja) | 2002-06-06 | 2002-06-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004014763A JP2004014763A (ja) | 2004-01-15 |
| JP4285946B2 true JP4285946B2 (ja) | 2009-06-24 |
Family
ID=30433311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002165477A Expired - Fee Related JP4285946B2 (ja) | 2002-06-06 | 2002-06-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4285946B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7351656B2 (en) | 2005-01-21 | 2008-04-01 | Kabushiki Kaihsa Toshiba | Semiconductor device having oxidized metal film and manufacture method of the same |
| KR100649352B1 (ko) * | 2005-04-30 | 2006-11-27 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
| JP4718962B2 (ja) | 2005-10-07 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN104064511B (zh) * | 2013-03-19 | 2017-03-29 | 上海华虹宏力半导体制造有限公司 | 硅片接触孔工艺方法 |
| DE112016000071T5 (de) * | 2015-02-03 | 2017-03-23 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
-
2002
- 2002-06-06 JP JP2002165477A patent/JP4285946B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004014763A (ja) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4903345B2 (ja) | 半導体素子の金属配線層形成方法 | |
| JPH118295A (ja) | 半導体装置及びその製造方法 | |
| JP2001015594A (ja) | 半導体装置の多層金属配線の形成方法 | |
| JP4583706B2 (ja) | 半導体素子の多層金属配線形成方法 | |
| JP4285946B2 (ja) | 半導体装置の製造方法 | |
| JPH07335748A (ja) | 半導体素子の製造方法 | |
| JP3781729B2 (ja) | 半導体装置の製造方法 | |
| JPH04307934A (ja) | タングステンプラグの形成方法 | |
| JPH08172058A (ja) | 半導体装置の製造方法 | |
| JP4243099B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP2737979B2 (ja) | 半導体装置 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| JP2002319617A (ja) | 半導体装置及びその製造方法 | |
| KR100987871B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100268809B1 (ko) | 반도체소자의비아콘택형성방법 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JP3618974B2 (ja) | 半導体装置の製造方法 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| JP3949311B2 (ja) | 半導体装置の製造方法 | |
| JP3567635B2 (ja) | コンタクト形成方法 | |
| KR100450241B1 (ko) | 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자 | |
| KR100237029B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| JP3641488B2 (ja) | 多層配線構造の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050601 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050601 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070507 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090324 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |