JP4285266B2 - 定電流制御回路装置 - Google Patents

Description

本発明は、カレントミラー回路を用いて構成される定電流制御回路装置に関する。

図５には、カレントミラー回路を用いて構成される定電流制御回路の一構成例を示す。主電源ＶMAINとグランドとの間には、シャント抵抗であるＡｌ（アルミニュウム）抵抗１と、ＮチャネルＬＤ（Laterally Diffused）ＭＯＳＦＥＴ（電流制御素子）２と、負荷抵抗３との直列回路が接続されている。シャント抵抗１の両端には、カレントミラー回路４を構成する２つのＰＮＰトランジスタ４ａ及び４ｂのエミッタが接続されている。
トランジスタ４ａ及び４ｂのコレクタは、夫々定電流源５ａ及び５ｂを介してグランドに接続されている。また、トランジスタ４ａ及び４ｂのコレクタは、オペアンプ６の反転入力端子及び非反転入力端子に接続されている。そして、オペアンプ６の出力端子は、ＦＥＴ２のゲートに接続されている。

以上のように構成される定電流回路７は、ＦＥＴ２のオン状態によって負荷抵抗３に定電流を流すように制御している。例えば、負荷抵抗３に流れる電流が増加すると当Ａｌ抵抗１における電圧降下が大きくなる。すると、トランジスタ４ｂのエミッタ電位が低下するので、トランジスタ４ａ側のエミッタ−ベース間の電位差が大きくなり、トランジスタ４ａは電流をより多く流そうとする。しかし、コレクタ側には定電流源５ａが接続されているため電流は増加せず、オペアンプ６の反転入力端子の電位が上昇する。その結果ＦＥＴ２のゲート電位が低下するので、ＦＥＴ２はドレイン−ソース間電流を絞るように作用する。

この場合、シャント抵抗１としては、Ａｌ（アルミニュウム）抵抗が比較的適していると考えられる。これは、Ａｌ抵抗の温度特性がトランジスタ４ａ及び４ｂにおけるベース−エミッタ間電圧の温度特性に近いため、その特性をキャンセルするのに適しているからである。ところで、Ａｌ抵抗は、製造プロセスのばらつきによって抵抗値がばらつくが、抵抗値のトリミングができないという問題があるため、必ずしも理想的な抵抗素子であるとは言えない。

本発明は上記事情に鑑みてなされたものであり、その目的は、カレントミラー回路を用いて構成される定電流制御回路装置について、シャント抵抗値のトリミングを容易とし、且つ、装置の温度特性を良好にすることにある。

請求項１又は２記載の定電流制御回路装置によれば、シャント抵抗に替えて、抵抗値が印加電圧によって制御可能に構成されるＭＯＳＦＥＴを使用する。即ち、シャント抵抗にＭＯＳＦＥＴのオン抵抗を利用する。そして、ＭＯＳＦＥＴの温度特性を、温度特性補正回路によって補正する。斯様に構成すれば、ＭＯＳＦＥＴによりシャント抵抗として付与される抵抗値が適切な値となるように、印加電圧によって調整することができる。また、ＭＯＳＦＥＴの温度特性が、カレントミラー回路を構成するＰＮＰトランジスタの温度特性に近似するように補正することで、定電流制御回路装置としての温度特性が良好となるように調整を行なうこともできる。
即ち、ＭＯＳＦＥＴのオン抵抗は、ゲートソース間電圧を制御すれば比較的容易にトリミングすることができる。しかし、ＦＥＴのオン抵抗の温度係数は、カレントミラー回路を構成するＰＮＰトランジスタのベース−エミッタ間電圧のそれよりも大きいため、ＦＥＴのゲートに温度特性補正回路を接続してそのゲート電位を制御し、ＦＥＴの温度特性を補正すれば、定電流制御回路装置としての温度特性が良好となるように調整することができる。
そして、請求項１記載の定電流制御回路装置によれば、ＭＯＳＦＥＴをＰチャネル型とした場合、ゲートとグランドとの間に温度係数が比較的小さい素子を接続し、電源とゲートとの間に温度係数が比較的大きい素子を接続する。斯様に構成すれば、温度が上昇した場合に、グランド側の素子の定数は比較的変化せず、電源側の素子の定数が大きくなるので、ＰチャネルＦＥＴのゲート電位は低下する。すると、当該ＦＥＴにはより大きな電流が流れるようになるのでＦＥＴのＯＮ抵抗は見かけ上低下することになり、結果として、ＦＥＴの温度係数を低下させる方向に作用する。従って、ＰチャネルＦＥＴの温度特性を良好に補正することができる。
また、請求項２記載の定電流制御回路装置によれば、ＭＯＳＦＥＴをＮチャネル型とした場合、ゲートとグランドとの間に温度係数が比較的大きい素子を接続し、電源とゲートとの間に温度係数が比較的小さい素子を接続する。斯様に構成すれば、温度が上昇した場合に、グランド側の素子の定数は大きくなるのに対して、電源側の素子の定数は比較的変化しない。従って、ＮチャネルＦＥＴのゲート電位は上昇する。すると、当該ＦＥＴにはより大きな電流が流れるようになるのでＦＥＴのＯＮ抵抗は低下することになり、結果として、ＦＥＴの温度係数を低下させる方向に作用する。従って、ＮチャネルＦＥＴの温度特性を良好に補正することができる。

請求項３記載の定電流制御回路装置によれば、温度特性補正回路を、ＭＯＳＦＥＴの温度特性が３０００ｐｐｍ〜４０００ｐｐｍとなるように補正する。即ち、ＰＮＰトランジスタにおけるベース−エミッタ間電圧の温度特性は上記数値範囲内にあるので、その数値範囲に合わせて補正を行うことで、定電流制御回路装置の温度特性を良好に設定することができる。

請求項４記載の定電流制御回路装置によれば、温度特性補正回路を２つの抵抗素子で構成する。即ち抵抗素子は、その材質に応じて様々な温度特性を示すものがあるので、２つの抵抗素子を適宜選択して組合わせることで、ＭＯＳＦＥＴの温度特性を適切に補正することができる。

請求項５記載の定電流制御回路装置によれば、２つの抵抗素子を、エミッタ抵抗素子と、ＣｒＳｉ（クローム・シリコン）抵抗素子とで構成する。即ち、エミッタ抵抗素子は１１００〜１２００ｐｐｍ程度の温度係数を有するのに対し、ＣｒＳｉ抵抗素子は２４〜２５ｐｐｍ程度と温度係数が極めて小さい。従って、これらを組合わせれば、ＭＯＳＦＥＴへの印加電圧を変化させることができ、温度特性を補正することができる。

請求項６記載の定電流制御回路装置によれば、温度特性補正回路に、負帰還抵抗が接続されているオペアンプを備える。即ち、前記負帰還抵抗が有する温度特性も加えることで、ＭＯＳＦＥＴの温度特性をより高精度に補正することができる。

（第１実施例）
以下、本発明の第１実施例について図１を参照して説明する。尚、図５と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。本実施例の定電流制御回路（定電流制御回路装置）１１は、図５に示す定電流制御回路に使用されていたＡｌ抵抗１を、ＰチャネルＬＤＭＯＳＦＥＴ（抵抗制御素子）１２に置き換えたものである。即ち、シャント抵抗にＦＥＴ１２のＯＮ抵抗を用いるためである。ＦＥＴ１２のＯＮ抵抗値は、ゲート電位を制御することで容易にトリミングを行うことができる。そして、電源ＶCCとグランドとの間には、エミッタ抵抗１３とＣｒＳｉ抵抗１４との直列回路が接続されており、両者の共通接続点は、ＦＥＴ１２のゲートに接続されている。これらの抵抗１３及び１４は、温度特性補正回路１５を構成している。

次に、本実施例の作用について説明する。カレントミラー回路１４を構成するＰＮＰトランジスタ（半導体素子）１４ａ，１４ｂにおけるベース−エミッタ間電圧の温度係数は３７００ｐｐｍ程度であるのに対し、例えばＡｌ抵抗１の温度係数は３０００〜４０００ｐｐｍ程度であり、両者は近似しているため、その組み合わせによれば、定電流制御回路７の温度特性は平坦に近くなるように設定される。

しかし、Ａｌ抵抗１に替えて使用するＦＥＴ１２におけるＯＮ抵抗の温度係数は５０００〜６０００ｐｐｍ程度であり、ＰＮＰトランジスタ１４ａ，１４ｂの温度係数とは若干乖離している。そこで、ＦＥＴ１２の温度特性を、温度特性補正回路１５によって補正する。即ち、エミッタ抵抗１３は、半導体基板上に形成されるバイポーラトランジスタのエミッタ領域を抵抗素子として利用するものであり、１１００〜１２００ｐｐｍ程度の温度係数（一次温度係数ｔｃ）を有している。これに対して、ＣｒＳｉ抵抗素子１４の温度係数は、２４〜２５ｐｐｍ程度となっている。
このような各素子における温度特性の組み合わせによって、定電流制御回路１１は、周囲温度の変化に対して以下のように動作する。ＦＥＴ１２のゲート電位は、温度特性補正回路１５における抵抗１３及び１４の分圧電位として与えられており、ＦＥＴ１２は、そのゲート電位に応じたＯＮ抵抗値をシャント抵抗値として付与している。

そして、夫々の素子の温度が上昇すると、ＦＥＴ１２のＯＮ抵抗値は増加しようとするが、温度特性補正回路１５においては、ＣｒＳｉ抵抗１４の抵抗値は殆ど変化せず、エミッタ抵抗１３の抵抗値は増加する。すると、両者による分圧電位は低下するため、ＦＥＴ１２のゲート−ソース間電圧は大きくなり、ＦＥＴ１２はソース−ドレイン間電流をより多く流すようになるので、見かけ上の抵抗値が低下するように作用する。従って、ＦＥＴ１２のＯＮ抵抗値の増加傾向と、ゲート電圧の低下による見かけ上の抵抗値の減少傾向とが相殺されることで、定電流制御回路１１の温度特性が平坦化される。

尚、ＦＥＴ１２と温度特性補正回路１５との組み合わせによる温度係数を３０００ｐｐｍ〜４０００ｐｐｍとなるように補正すれば、Ａｌ抵抗１の温度特性と略等しくなるように補正することができる。また、トランジスタ１４ａ，１４ｂの温度係数は３７００ｐｐｍ程度であるが、その他の回路構成要素の温度特性も考慮すれば３３３３ｐｐｍとなるように設定するのがより好ましい。

以上のように本実施例によれば、定電流制御回路１１のシャント抵抗にＰチャネルＭＯＳＦＥＴ１２のオン抵抗を利用し、そのＦＥＴ１２のゲートに温度特性補正回路１５を接続して、温度特性補正回路１５によりＦＥＴ１２のゲート電位を制御することで、ＯＮ抵抗の温度特性を補正するようにした。従って、シャント抵抗値を容易にトリミングすることができると共に、ＦＥＴ１２の温度特性を補正して定電流制御回路１１全体の温度特性が平坦となるように調整することができる。

また、温度特性補正回路１５を、電源ＶCCとグランドとの間に、温度特性が異なるエミッタ抵抗１３とＣｒＳｉ抵抗１４との直列回路を接続して構成したので、それらの温度特性の合成によって所望の特性が得られるように調整することができる。そして、ＰチャネルＭＯＳＦＥＴ１２に応じて、ゲートとグランドとの間に温度係数が比較的小さいＣｒＳｉ抵抗１４を接続し、電源ＶCCとゲートとの間に温度係数が比較的大きいエミッタ抵抗１３を接続したので、温度が上昇した場合にＦＥＴ１２のゲート電位を低下させ、ＯＮ抵抗の温度係数を低下させる方向に作用させて、ＦＥＴ１２の温度特性を良好に補正することができる。

加えて、温度特性補正回路１５により、ＦＥＴ１２の温度特性が３０００ｐｐｍ〜４０００ｐｐｍとなるように補正することで、ＰＮＰトランジスタ１４ａ，１４ｂにおけるベース−エミッタ間電圧の温度特性に対して、定電流制御回路１１の温度特性がＡｌ抵抗１と同程度になるように補正することができる。

（第２実施例）
図２は本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第２実施例の定電流制御回路（定電流制御回路装置）１６は、エミッタ抵抗１３とＣｒＳｉ抵抗１４との共通接続点に、オペアンプ１７の非反転入力端子が接続されており、そのオペアンプ１７の出力端子は、ＦＥＴ１２のゲートに接続されている。

また、オペアンプ１７の出力端子と反転入力端子との間には、負帰還抵抗１８が接続されている。そして、第１実施例の温度特性補正回路１５にオペアンプ１７及び負帰還抵抗１８を接続したものが、温度特性補正回路１９を構成している。その他の構成は第１実施例と同様である。
以上のように構成された第２実施例によれば、オペアンプ１７の出力電圧は、エミッタ抵抗１３とＣｒＳｉ抵抗１４との分圧電位に等しくなるが、負帰還抵抗１８自体も温度特性を有しているので、その温度特性も加えることによって、ＦＥＴ１２のＯＮ抵抗の温度特性をより高精度に補正することができる。

（第３実施例）
図３は本発明の第３実施例であり、第１実施例と異なる部分についてのみ説明する。第３実施例の定電流制御回路（定電流制御回路装置）２０は、第１実施例のＰチャネルＭＯＳＦＥＴ１２に替えて、ＮチャネルＬＤＭＯＳＦＥＴ（抵抗制御素子）２１を用いたものである。そして、温度特性補正回路２２は、第１実施例の温度特性補正回路１５におけるエミッタ抵抗１３とＣｒＳｉ抵抗１４との接続を逆にしたものとなっている。即ち、電源側にＣｒＳｉ抵抗１４が配置され、グランド側にエミッタ抵抗１３が配置されており、両者の共通接続点がＦＥＴ２１のゲートに接続されている。

次に、第３実施例の作用について説明する。シャント抵抗にＮチャネルＭＯＳＦＥＴ２１のＯＮ抵抗を利用する場合は、ＰチャネルＭＯＳＦＥＴ１２の場合とゲート電位の制御関係が逆になる。即ち、夫々の素子の温度が上昇するとＦＥＴ２１のＯＮ抵抗値はやはり増加しようとするが、温度特性補正回路２２においては、グランド側のエミッタ抵抗１３の抵抗値が増加するので分圧電位は上昇する。すると、ＦＥＴ２１のゲートソース間電圧が大きくなり、ＦＥＴ２１はソース−ドレイン間電流をより多く流すようになるので、見かけ上の抵抗値が低下するように作用する。従って、第１実施例と同様に、定電流制御回路２０の温度特性を平坦化することができる。

（第４実施例）
図４は本発明の第４実施例を示すものであり、第３実施例と異なる部分についてのみ説明する。第４実施例の定電流制御回路（定電流制御回路装置）２３は、温度特性補正回路２４を、複数のダイオード２５とＣｒＳｉ抵抗１４との直列回路で構成したものである。そして、最下段に配置されるダイオード２５のカソードとＣｒＳｉ抵抗１４との共通接続点がＦＥＴ２１のゲートに接続されている。

次に、第４実施例の作用について説明する。ダイオード２５は負の温度特性を有しており、温度が上昇すると端子電圧が低下する。従って、温度特性補正回路２４の分圧電位は温度が上昇した場合に上昇することになるので、ＦＥＴ２１のゲート電位を上昇させるため、第３実施例と同様の作用効果が得られる。

本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
温度特性補正回路を構成する抵抗素子は、エミッタ抵抗１３やＣｒＳｉ抵抗１４に限ることなく、適当な温度特性を有するものを適宜選択して使用すれば良い。
抵抗やダイオードに限ることなく、所定の温度特性を有する素子を適宜選択して使用すれば良い。

第４実施例において、抵抗１４を電源側に、複数のダイオード２５をグランド側に接続して、ＦＥＴ２１をＰチャンネルＦＥＴ１２に置き換えても良い。

本発明の第１実施例であり、定電流制御回路の構成を示す図 本発明の第２実施例を示す図１相当図 本発明の第３実施例を示す図１相当図 本発明の第４実施例を示す図１相当図 従来技術を示す図１相当図

符号の説明

図面中、２はＮチャネルＬＤＭＯＳＦＥＴ（電流制御素子）、４はカレントミラー回路、４ａ及び４ｂはＰＮＰトランジスタ（半導体素子）、５ａ，５ｂは定電流源、６はオペアンプ、１１は定電流制御回路（定電流制御回路装置）、１２はＰチャネルＬＤＭＯＳＦＥＴ（抵抗制御素子）、１３はエミッタ抵抗（素子）、１４はＣｒＳｉ抵抗（素子）、１５は温度特性補正回路、１６は定電流制御回路（定電流制御回路装置）、１７はオペアンプ、１８は負帰還抵抗（素子）、１９は温度特性補正回路、２０は定電流制御回路（定電流制御回路装置）、２１はＮチャネルＬＤＭＯＳＦＥＴ（抵抗制御素子）、２３は定電流制御回路（定電流制御回路装置）、２４は温度特性補正回路、２５はダイオード（素子）を示す。

Claims (6)

1. 電源より負荷に対して供給する電流量を制御するための電流制御素子と、
   前記電源と前記電流制御素子との間に直列に接続され、その直列回路に付与する抵抗値を印加電圧によって制御可能に構成されるＰチャネル型ＭＯＳＦＥＴと、
   このＭＯＳＦＥＴの両端に、電源側端子が夫々接続される１対のＰＮＰトランジスタで構成されるカレントミラー回路と、
   前記１対のＰＮＰトランジスタのグランド側端子とグランドとの間に接続される１対の定電流源と、
   ２つの入力端子が前記グランド側端子に夫々接続され、出力端子が前記電流制御素子の制御端子に接続されるオペアンプと、
   前記ＭＯＳＦＥＴの温度特性を補正する温度特性補正回路とで構成され、
   前記温度特性補正回路は、前記ＭＯＳＦＥＴのゲートとグランドとの間に接続される、温度係数が比較的小さい素子と、電源と前記ＭＯＳＦＥＴのゲートとの間に接続される、温度係数が比較的大きい素子とで構成されることを特徴とする定電流制御回路装置。
2. 電源より負荷に対して供給する電流量を制御するための電流制御素子と、
   前記電源と前記電流制御素子との間に直列に接続され、その直列回路に付与する抵抗値を印加電圧によって制御可能に構成されるＮチャネル型ＭＯＳＦＥＴと、
   このＭＯＳＦＥＴの両端に、電源側端子が夫々接続される１対のＰＮＰトランジスタで構成されるカレントミラー回路と、
   前記１対のＰＮＰトランジスタのグランド側端子とグランドとの間に接続される１対の定電流源と、
   ２つの入力端子が前記グランド側端子に夫々接続され、出力端子が前記電流制御素子の制御端子に接続されるオペアンプと、
   前記ＭＯＳＦＥＴの温度特性を補正する温度特性補正回路とで構成され、
   前記温度特性補正回路は、前記ＭＯＳＦＥＴのゲートとグランドとの間に接続される、温度係数が比較的大きい素子と、電源と前記ＭＯＳＦＥＴのゲートとの間に接続される、温度係数が比較的小さい素子とで構成されることを特徴とする定電流制御回路装置。
3. 前記温度特性補正回路は、前記ＭＯＳＦＥＴの温度特性が３０００ｐｐｍ〜４０００ｐｐｍとなるように補正することを特徴とする請求項１又は２記載の定電流制御回路装置。
4. 前記温度特性補正回路を、２つの抵抗素子で構成したことを特徴とする請求項１乃至３の何れかに記載の定電流制御回路装置。
5. 前記２つの抵抗素子を、エミッタ抵抗素子と、ＣｒＳｉ抵抗素子とで構成したことを特徴とする請求項４記載の定電流制御回路装置。
6. 前記温度特性補正回路は、入力端子が前記２つの素子の共通接続点に接続され、出力端子が前記ＭＯＳＦＥＴのゲートに接続されると共に、負帰還抵抗が接続されているオペアンプを備えていることを特徴とする請求項１乃至５の何れかに記載の定電流制御回路装置。

Images