JP6646475B2 - ダイオード駆動回路およびダイオード駆動システム - Google Patents

Description

本発明は、ダイオード駆動回路およびダイオード駆動システムに関する。

従来、ダイオード駆動回路において、カレントミラー回路を用いた技術が知られている（例えば、特許文献１参照）。
特許文献１ 特開２００５−２６４１０号公報

しかしながら、従来のダイオード駆動回路は、カレントミラー回路のミラー元とミラー先のトランジスタにおいて、ドレイン・ソース間電圧に差が生じ、入力電流に対する出力電流のリニアリティが劣化する。

本発明の第１の態様においては、ダイオードを駆動するためのダイオード駆動回路であって、第１のトランジスタと、ダイオードに接続された第２のトランジスタとを有し、第１のトランジスタに流れる電流を第２のトランジスタにミラーする第１のカレントミラー回路と、第１のトランジスタに流れる電流を予め定められた電流値に設定する電流設定部と、第１のトランジスタのドレイン端子に接続され、第１のトランジスタのドレイン端子の電圧を予め定められた電圧に設定する電圧設定部とを備えるダイオード駆動回路を提供する。

本発明の第２の態様においては、ダイオード駆動回路と、第２のトランジスタのドレイン端子に接続されたダイオードとを備えるダイオード駆動システムを提供する。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

実施例１に係るダイオード駆動システム２００の構成の概要を示す。 実施例１に係るダイオード駆動システム２００の具体的な回路構成を示す。 比較例１に係るダイオード駆動回路５００の構成の一例を示す。 比較例１に係るダイオード駆動回路５００の入出力特性の一例を示す。 制御回路３０の具体的な回路構成の一例を示す。 実施例２に係るダイオード駆動システム２００の構成の一例を示す。 実施例２に係るダイオード駆動システム２００の具体的な回路構成を示す。 実施例３に係るダイオード駆動システム２００の構成の一例を示す。 実施例３に係るダイオード駆動システム２００の具体的な回路構成を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

［実施例１］
図１は、実施例１に係るダイオード駆動システム２００の構成の概要を示す。本例のダイオード駆動システム２００は、ダイオード駆動回路１００およびダイオード５０を備える。ダイオード駆動回路１００は、カレントミラー回路１０、電圧設定部２０および電流設定部４０を備える。電圧設定部２０は、トランジスタ部２５および制御回路３０を備える。

カレントミラー回路１０は、入力電流Ｉｉｎをミラーした出力電流Ｉｏｕｔを生成する。一例において、カレントミラー回路１０は、ミラー元のトランジスタＴＲ１と、ミラー先のトランジスタＴＲ２の２つのトランジスタを有する。カレントミラー回路１０は、電流設定部４０およびダイオード５０に接続される。カレントミラー回路１０は、電流設定部４０が設定した入力電流Ｉｉｎに対応する出力電流Ｉｏｕｔをダイオード５０に出力する。

電圧設定部２０は、カレントミラー回路１０のミラー元のトランジスタＴＲ１のドレイン電圧を予め定められた電圧に設定する。本明細書において、ドレイン電圧とは、トランジスタのドレイン端子の電圧を指す。本例の電圧設定部２０が設定するドレイン電圧をＶ_{Ｄ＿ＴＲ１}とする。ドレイン電圧Ｖ_{Ｄ＿ＴＲ１}は、トランジスタＴＲ１，ＴＲ２のサイズ等に応じて決定されてよい。一例において、トランジスタ部２５は、トランジスタＴＲ３を有する。

制御回路３０は、トランジスタＴＲ３のゲート電圧を制御する。本例の制御回路３０は、トランジスタＴＲ３のゲート電圧を制御電圧Ｖ_ｃｔｒｌに設定する。制御電圧Ｖ_ｃｔｒｌは、設定すべきトランジスタＴＲ１のドレイン電圧Ｖ_{Ｄ＿ＴＲ１}の大きさに応じて決定されてよい。これにより、電圧設定部２０は、制御回路３０が出力する制御電圧Ｖ_ｃｔｒｌに応じて、トランジスタＴＲ１のドレイン電圧Ｖ_{Ｄ＿ＴＲ１}を制御する。制御回路３０は、電圧設定部２０が有する制御部の一例である。なお、本明細書において、ゲート電圧とは、トランジスタのゲート端子の電圧を指す。

電流設定部４０は、予め定められた入力電流Ｉｉｎを生成する。電流設定部４０は、カレントミラー回路１０と電気的に接続される。電流設定部４０は、カレントミラー回路１０のミラー元のトランジスタＴＲ１のドレイン電流を入力電流Ｉｉｎに設定する。入力電流Ｉｉｎの大きさは、ダイオード５０の駆動電流に応じて適宜変更されてよい。

ダイオード５０は、カレントミラー回路１０と電気的に接続されている。ダイオード５０は、カレントミラー回路１０が出力する出力電流Ｉｏｕｔにより駆動する。

図２は、実施例１に係るダイオード駆動システム２００のより具体的な回路構成を示す。

カレントミラー回路１０は、ＰＭＯＳ型のトランジスタＴＲ１およびトランジスタＴＲ２を備える。但し、カレントミラー回路１０は、ＮＭＯＳ型で構成されてもよい。トランジスタＴＲ１およびトランジスタＴＲ２は、互いのゲート端子が接続され、カレントミラー回路を構成する。

トランジスタＴＲ１は、カレントミラー回路のミラー元のトランジスタである。トランジスタＴＲ１のソース端子は、電源電圧ＶＤＤに設定された電源端子に接続されている。また、トランジスタＴＲ１のドレイン端子は、電圧設定部２０に接続されている。

トランジスタＴＲ２は、カレントミラー回路のミラー先のトランジスタである。トランジスタＴＲ２のソース端子は、電源電圧ＶＤＤに設定された電源端子に接続されている。また、トランジスタＴＲ２のドレイン端子は、ダイオード５０に接続されている。

電圧設定部２０は、トランジスタＴＲ１のドレイン端子の電圧を予め定められた電圧に設定する。電圧設定部２０が有するトランジスタ部２５は、トランジスタＴＲ３を備える。本例のトランジスタＴＲ３は、ＰＭＯＳ型のトランジスタである。トランジスタＴＲ３のソース端子は、トランジスタＴＲ１のドレイン端子に接続されている。トランジスタＴＲ３のドレイン端子は、電流設定部４０に接続されている。

制御回路３０は、トランジスタＴＲ１のドレイン電圧Ｖ_{Ｄ＿ＴＲ１}が予め定められた電圧値となるように、制御電圧Ｖ_ｃｔｒｌを設定する。一例において、制御回路３０は、トランジスタＴＲ３のソース電圧、すなわちトランジスタＴＲ１のドレイン電圧Ｖ_{Ｄ＿ＴＲ１}が、トランジスタＴＲ２のドレイン電圧Ｖ_{Ｄ＿ＴＲ２}と同じ電位となるように、トランジスタＴＲ３のゲート電圧を制御する。なお、本明細書において、ソース電圧とは、トランジスタのソース端子の電圧を指す。

電流設定部４０は、定電流源ＣＧ１を備える。本例の定電流源ＣＧ１は、一端がトランジスタＴＲ３のドレイン端子に接続され、他端がグラウンド等の基準端子に接続される。定電流源ＣＧ１は、予め定められた定電流を生成し、トランジスタＴＲ１のドレイン電流に設定する。一例において、定電流源ＣＧ１は、入力電流Ｉｉｎをダイオード５０の駆動電流に設定する。また、トランジスタＴＲ３と定電流源ＣＧ１との間には、接続を切り替えるためのスイッチＳＷが設けられてよい。

ダイオード５０は、トランジスタＴＲ２のドレイン端子に接続されている。ダイオード５０は、カレントミラー回路１０が出力した出力電流Ｉｏｕｔにより駆動される。例えば、ダイオード５０は、レーザーダイオード（ＬＤ：ＬＡＳＥＲ ＤＩＯＤＥ）である。

以上の通り、本例のダイオード駆動回路１００は、トランジスタＴＲ１のドレイン電圧Ｖ_{Ｄ＿ＴＲ１}が予め定められた電圧値となるように制御する。トランジスタＴＲ１のドレイン電圧Ｖ_{Ｄ＿ＴＲ１}をトランジスタＴＲ２のドレイン電圧Ｖ_{Ｄ＿ＴＲ２}と同じ値となるよう設定することにより、ダイオード駆動回路１００は、出力電流Ｉｏｕｔの入力電流Ｉｉｎに対するリニアリティを向上できる。

［比較例１］
図３は、比較例１に係るダイオード駆動回路５００の構成の一例を示す。ダイオード駆動回路５００は、カレントミラー回路５１０、電流設定部５４０およびダイオード５５０を備える。

カレントミラー回路５１０は、トランジスタＰ１およびトランジスタＰ２を有する。トランジスタＰ１およびトランジスタＰ２は、それぞれＰＭＯＳ型のトランジスタである。トランジスタＰ１は、ダイオード接続されている。カレントミラー回路５１０は、ミラー元のトランジスタＰ１に流れる入力電流Ｉｉｎを、ミラー先のトランジスタＰ２に出力電流Ｉｏｕｔとして流す。Ｖ_{ＤＳ＿Ｐ１}は、トランジスタＰ１のドレイン・ソース間電圧を示す。Ｖ_{ＤＳ＿Ｐ２}は、トランジスタＰ２のドレイン・ソース間電圧を示す。

電流設定部５４０は、定電流源を有する。定電流源は、入力電流ＩｉｎをトランジスタＰ１のドレイン電流に設定する。定電流源は、トランジスタＰ１のドレイン端子に接続される。

ダイオード５５０は、カレントミラー回路５１０が出力した出力電流Ｉｏｕｔにより駆動する。本例のダイオード５５０は、レーザーダイオードである。

図４は、比較例１に係るダイオード駆動回路５００の入出力特性の一例を示す。縦軸は出力電流Ｉｏｕｔを示し、横軸は入力電流Ｉｉｎを示す。実線は、ダイオード駆動回路５００において、リニアリティが悪化した実特性を示す。破線は、リニアリティが悪化していない理想的な特性を示す。

本明細書において、ダイオード駆動回路が有するカレントミラー回路は、説明を簡潔にするため、ミラー元とミラー先のトランジスタに流れるドレイン電流の電流比が１：１であることを前提とする。例えば、本例の計算において、ミラー元のトランジスタとミラー先のトランジスタの電流比が１：１であり、Ｉｏｕｔ＝Ｉｉｎ＝Ｉｄであることを前提とする。Ｉｄは、ミラー元およびミラー先のトランジスタのドレイン電流である。

比較例１に係るダイオード駆動回路５００では、トランジスタＰ２のドレイン・ソース間電圧Ｖ_{ＤＳ＿Ｐ２}は、駆動回路の出力電流Ｉｏｕｔと駆動負荷であるダイオード５５０のインピーダンスにより決まる。トランジスタＰ２のドレイン・ソース間電圧Ｖ_{ＤＳ＿Ｐ２}は、次式で示される。

ここで、Ｒ_ｌｏａｄは、ダイオード５５０の駆動時のインピーダンスを示す。（数１）式より、ドレイン電流が大きいほどトランジスタＰ２のドレイン・ソース間電圧Ｖ_{ＤＳ＿Ｐ２}は低くなる。

一方、トランジスタＰ１のドレイン・ソース間電圧Ｖ_{ＤＳ＿Ｐ１}は、入力電流Ｉｉｎと、トランジスタＰ１の特性で決まる。一般的なＰＭＯＳトランジスタのドレイン電流Ｉｄは、飽和領域において、次式で示される。

（数２）式において、係数Ｋｐは、Ｋｐ＝μｐ・Ｃｏｘ・Ｗ／Ｌで示される。μｐはチャネルキャリアの表面移動度を、ＣｏｘはＰＭＯＳトランジスタのゲート酸化膜容量を、ＷはＰＭＯＳトランジスタのチャネル幅を、ＬはＰＭＯＳトランジスタのチャネル長を、ＶｇｓはＰＭＯＳトランジスタのソース・ゲート間電圧の絶対値を、ＶｔｈはＰＭＯＳトランジスタのしきい値電圧の絶対値をそれぞれ示している。

この場合、トランジスタＰ１のドレイン・ソース間電圧は、次式で示される。

（数３）式は、ドレイン電流Ｉｄが大きいほど、トランジスタＰ１のドレイン・ソース間電圧Ｖ_{ＤＳ＿Ｐ１}が高くなることを示す。ドレイン電流Ｉｄが大きくなるほどトランジスタＰ１およびトランジスタＰ２のドレイン‐ソース間電圧差が生じる。これにより、ダイオード駆動回路５００では、出力電流Ｉｏｕｔの入力電流Ｉｉｎに対するリニアリティが劣化する。

例えば、ダイオード駆動回路５００がダイオード５５０としてＬＤを駆動する場合、ＬＤ発光時のトランジスタＰ２のドレイン端子の電位は２Ｖ程度である。但し、ダイオード５５０の駆動電流が大きくなるほど、トランジスタＰ２のドレイン端子の電位は上昇する。一方、ダイオード５５０の駆動電流が大きくなるほどトランジスタＰ２のゲート端子の電位は低下して、トランジスタＰ２の動作領域が飽和領域からリニア領域に近づく。これにより、実線で示すように、入出力特性のリニアリティの劣化が大きくなる場合がある。

図５は、実施例に係る制御回路３０の具体的な回路構成の一例を示す。本例の制御回路３０は、演算増幅器３１、トランジスタＴＲ８、抵抗Ｒ１、抵抗Ｒ２、定電流源ＣＧ３および定電流源ＣＧ４を備える。

演算増幅器３１は、出力端子、正側入力端子および負側入力端子を有する。演算増幅器３１の出力端子は、トランジスタＴＲ８のゲート端子に接続されている。演算増幅器３１は、トランジスタＴＲ８のゲート電圧を制御電圧Ｖ_ｃｔｒｌに設定する。演算増幅器３１の正側入力端子は、例えば、基準電圧Ｖ_ＢＩＡＳに設定される。一方、演算増幅器３１の負側入力端子は、抵抗Ｒ１を介して定電流源ＣＧ３に接続される。また、演算増幅器３１の負側入力端子は、抵抗Ｒ２を介して定電流源ＣＧ４に接続される。なお、演算増幅器３１の出力端子は、トランジスタＴＲ３のゲート端子にも接続されてよい。

トランジスタＴＲ８は、トランジスタＴＲ３に対応した特性を有するトランジスタである。一例において、トランジスタＴＲ８は、トランジスタＴＲ３と同一のサイズ又は比例したサイズのＰＭＯＳトランジスタである。本例のトランジスタＴＲ８は、トランジスタＴＲ３と同一のサイズを有する。また、本例のトランジスタＴＲ８は、ＰＭＯＳトランジスタである。トランジスタＴＲ８のゲート端子は、演算増幅器３１の出力端子に接続されている。トランジスタＴＲ８のソース端子は、定電流源ＣＧ３に接続されている。また、トランジスタＴＲ８のドレイン端子は、定電流源ＣＧ４に接続されている。

抵抗Ｒ１は、一端が定電流源ＣＧ３に接続され、他端が演算増幅器３１の負側入力端子に接続される。抵抗Ｒ２は、一端が定電流源ＣＧ４に接続され、他端が演算増幅器３１の負側入力端子に接続される。トランジスタＴＲ８は、バイアス状態を挿入したトランジスタＴＲ３と同様に設定される。なお、本明細書において、トランジスタＴＲ３とトランジスタＴＲ８に流れる電流が１：１であることを前提とする。

定電流源ＣＧ３は、予め定められた電流Ｉ_Ａ＋Ｉ_Ｂを流す。定電流源ＣＧ４は、予め定められた電流Ｉ_Ｂを流す。電流Ｉ_Ａは、直列に接続された抵抗Ｒ１および抵抗Ｒ２を流れる。また、電流Ｉ_Ｂは、トランジスタＴＲ８を流れる。

ここで、（Ｒ１＋Ｒ２）×Ｉ_Ａ＝２Ｖ、Ｒ２×Ｉ_Ａ＝Ｖ_BIASとすれば、フィードバックループによりトランジスタＴＲ８のソース端子は２．０Ｖとなる。よって、制御回路３０は、制御電圧Ｖ_ｃｔｒｌでトランジスタＰＭＯＳ３のゲート端子を制御すれば、トランジスタＴＲ１のドレイン・ソース間電圧Ｖ_{ＤＳ＿ＴＲ１}を２Ｖ付近に設定できる。これにより、本例のダイオード駆動回路１００は、出力電流Ｉｏｕｔの入力電流Ｉｉｎに対するリニアリティを、比較例１に係るダイオード駆動回路５００よりも改善できる。

［実施例２］
図６は、実施例２に係るダイオード駆動システム２００の構成の一例を示す。ダイオード駆動システム２００は、ダイオード駆動回路１００およびダイオード５０を備える。本例のダイオード駆動回路１００は、レプリカ部１１、出力部１２、電圧設定部２０、第２カレントミラー回路６０および電流比較部７０を備える。電圧設定部２０は、トランジスタ部２５および制御回路３０を備える。なお、レプリカ部１１および出力部１２は、カレントミラー回路１０の一例である。また、第２カレントミラー回路６０および電流比較部７０は、電流設定部４０の一例である。

レプリカ部１１は、トランジスタＴＲ１を有する。出力部１２は、トランジスタＴＲ２を有する。トランジスタＴＲ１およびトランジスタＴＲ２は、ゲート端子が互いに接続されている。ゲート電位Ｖ_{Ｇ＿ＴＲ１＿ＴＲ２}は、トランジスタＴＲ１およびトランジスタＴＲ２のゲート端子の電位を指す。

第２カレントミラー回路６０は、レプリカ部１１のトランジスタＴＲ１に流れるドレイン電流Ｉｄのミラー電流を生成する。本例の第２カレントミラー回路６０には、レプリカ部１１からドレイン電流Ｉｄに対応する出力電流Ｉｏｕｔ'が入力される。第２カレントミラー回路６０は、入力された出力電流Ｉｏｕｔ'をミラーしたミラー電流Ｉｏｕｔ'を生成する。第２カレントミラー回路６０は、生成したミラー電流Ｉｏｕｔ'を電流比較部７０に出力する。

電流比較部７０は、入力されたミラー電流Ｉｏｕｔ'と、生成した入力電流Ｉｉｎとを比較する。電流比較部７０は、ミラー電流Ｉｏｕｔ'が入力電流Ｉｉｎよりも大きい場合に、ゲート電位Ｖ_{Ｇ＿ＴＲ１＿ＴＲ２}を高くする。一方、電流比較部７０は、ミラー電流Ｉｏｕｔ'が入力電流Ｉｉｎよりも小さい場合にゲート電位Ｖ_{Ｇ＿ＴＲ１＿ＴＲ２}を低くする。このように、電流比較部７０は、ミラー電流Ｉｏｕｔ'と入力電流Ｉｉｎとの電流バランスにより、出力電流Ｉｏｕｔと入力電流Ｉｉｎとが等しくなるように、ゲート電位Ｖ_{Ｇ＿ＴＲ１＿ＴＲ２}にフィードバックを掛ける。

図７は、実施例２に係るダイオード駆動システム２００のより具体的な回路構成を示す。レプリカ部１１は、トランジスタＴＲ１を有する。出力部１２は、トランジスタＴＲ２を有する。第２カレントミラー回路６０は、トランジスタＴＲ４，ＴＲ５，ＴＲ６，ＴＲ７を有する。また、電流比較部７０は、トランジスタＴＲ７および定電流源ＣＧ２を有する。なお、制御回路３０は、図５で示した構成を有してよい。

トランジスタＴＲ４およびトランジスタＴＲ５は、カレントミラー回路を構成する。当該カレントミラー回路は、トランジスタＴＲ４に流れる電流を、トランジスタＴＲ５にミラーする。本例のトランジスタＴＲ４およびトランジスタＴＲ５は、ＮＭＯＳ型のトランジスタである。トランジスタＴＲ４のドレイン端子は、トランジスタＴＲ３のドレイン端子と接続されている。トランジスタＴＲ５のドレイン端子は、トランジスタＴＲ６のドレイン端子と接続されている。

トランジスタＴＲ６およびトランジスタＴＲ７は、カレントミラー回路を構成する。当該カレントミラー回路は、トランジスタＴＲ６に流れる電流を、トランジスタＴＲ７にミラーする。本例のトランジスタＴＲ６およびトランジスタＴＲ７は、ＰＭＯＳ型のトランジスタである。トランジスタＴＲ７には、トランジスタＴＲ１に流れるドレイン電流Ｉｏｕｔ'に対応した電流Ｉｏｕｔ'が流れる。

電流比較部７０の定電流源ＣＧ２は、入力電流Ｉｉｎを生成する。電流比較部７０の定電流源ＣＧ２は、トランジスタＴＲ７のドレイン端子に接続される。トランジスタＴＲ７と定電流源ＣＧ２との間のノードは、トランジスタＴＲ１およびトランジスタＴＲ２のゲート端子に接続されている。これにより、電流比較部７０は、トランジスタＴＲ７のドレイン電流Ｉｏｕｔ'が入力電流Ｉｉｎに対して大きければ、ゲート電位Ｖ_{Ｇ＿ＴＲ１＿ＴＲ２}を上昇させる。一方、電流比較部７０は、トランジスタＴＲ７のドレイン電流Ｉｏｕｔ'が入力電流Ｉｉｎに対して小さければ、ゲート電位Ｖ_{Ｇ＿ＴＲ１＿ＴＲ２}を下降させる。即ち、電流比較部７０は、トランジスタＴＲ１のドレイン電流に対応するトランジスタＴＲ７のドレイン電流Ｉｏｕｔ'が入力電流Ｉｉｎとなるように、ゲート電位Ｖ_{Ｇ＿ＴＲ１＿ＴＲ２}にフィードバックを掛ける。

ここで、本例のダイオード駆動回路１００は、全てのＭＯＳトランジスタが飽和領域で動作していることを前提としている。しかし、電源電圧ＶＤＤが高い方向に変動した際に、トランジスタＴＲ３のＭＯＳトランジスタがリニア領域で動作する場合がある。これは、トランジスタＴＲ３のドレイン端子の電圧が電源電圧ＶＤＤに依存することに起因している。

トランジスタＴＲ３のドレイン端子の電圧は次式で示される。

（数４）式は、電源電圧ＶＤＤが高くなるとトランジスタＴＲ３のドレイン電圧が上昇することを示す。ここで、トランジスタＴＲ３が飽和領域で動作する為の条件は、次式で示される。

なお、上式では、ＰＭＯＳトランジスタについて計算しているので、絶対値としている。

ここに（数４）式及び、Ｖ_{Ｓ＿ＴＲ３}＝Ｖ_{Ｄ＿ＴＲ１}、Ｖ_{ＧＳ＿ＴＲ３}＝Ｖ_ｃｔｒｌ−Ｖ_{Ｄ＿ＴＲ１}を代入し整理すると、次式が得られる。

（数７）式の条件が満たせなくなると、トランジスタＴＲ３は、ドレイン・ソース間電圧を確保できず、リニア領域で動作する。リニア領域で動作すると、ドレイン電圧Ｖ_{Ｄ＿ＴＲ１}が意図した電圧で抑えられなくなる場合がある。

しかしながら、本例のダイオード駆動回路１００は、トランジスタＴＲ３のドレイン電圧を、トランジスタＴＲ４のゲート・ソース間電圧ＶＧＳ＿ＴＲ４に設定するので、電源電圧ＶＤＤの制限を受けない。そのため、本例のダイオード駆動回路１００には、（数７）式のような制約がない。よって、本例のダイオード駆動回路１００は、トランジスタＴＲ３を飽和領域で動作させやすく、動作可能な電源電圧ＶＤＤの範囲が比較例に係るダイオード駆動回路５００よりも広い。

以上の通り、本例のダイオード駆動回路１００は、トランジスタＴＲ１およびトランジスタＴＲ２のゲート電位Ｖ_{Ｇ＿ＴＲ１＿ＴＲ２}を、入力電流ＩｉｎとトランジスタＴＲ７のドレイン電流Ｉｏｕｔ'との電流バランスで調整する。これにより、本例のダイオード駆動回路１００は、電源電圧ＶＤＤの広い範囲で、出力電流Ｉｏｕｔの入力電流Ｉｉｎに対するリニアリティを向上できる。

［実施例３］
図８は、実施例３に係るダイオード駆動システム２００の構成の一例を示す。ダイオード駆動システム２００は、ダイオード駆動回路１００およびダイオード５０を備える。本例のダイオード駆動回路１００は、レプリカ部１１、出力部１２、電圧設定部２０、第２カレントミラー回路６０および電流比較部７０を備える。電圧設定部２０は、トランジスタ部２５および制御回路３０を備える。本例では、実施例２に係るダイオード駆動回路１００と異なる構成について、特に説明する。

制御回路３０は、生成した制御電圧Ｖ_ｃｔｒｌによりトランジスタ部２５を制御する。本例の制御回路３０には、出力部１２が有するトランジスタＴＲ２のドレイン電圧Ｖ_{Ｄ＿ＴＲ２}が入力される。制御回路３０は、ドレイン電圧Ｖ_{Ｄ＿ＴＲ２}に基づいて、制御電圧Ｖ_ｃｔｒｌを制御する。

本例のダイオード駆動回路１００は、トランジスタＴＲ１のドレイン電圧Ｖ_{Ｄ＿ＴＲ１}をトランジスタＴＲ２のドレイン電圧Ｖ_{Ｄ＿ＴＲ２}と等しくなるように、トランジスタＴＲ３のゲート電位へフィードバックをかける。これにより、トランジスタＴＲ２のドレイン電圧Ｖ_{Ｄ＿ＴＲ２}が変動した場合であっても、トランジスタＴＲ２のドレイン電圧Ｖ_{Ｄ＿ＴＲ２}をトランジスタＴＲ１のドレイン電圧Ｖ_{Ｄ＿ＴＲ１}と同一に制御できる。

図９は、実施例３に係るダイオード駆動回路１００のより具体的な回路構成を示す。本例では、実施例２に係るダイオード駆動回路１００と異なる構成について、特に説明する。

制御回路３０は、トランジスタＴＲ２のドレイン電圧Ｖ_{Ｄ＿ＴＲ２}に基づいて、トランジスタＴＲ３のゲート電圧を制御する。本例の制御回路３０は、演算増幅器ＡＭＰを有する。演算増幅器ＡＭＰの出力端子は、トランジスタＴＲ３のゲート端子に接続される。演算増幅器ＡＭＰの反転入力端子は、トランジスタＴＲ１のドレイン端子に接続される。演算増幅器ＡＭＰの正転入力端子は、トランジスタＴＲ２のドレイン端子に接続される。

本例のダイオード駆動回路１００は、トランジスタＴＲ１のドレイン電圧Ｖ_{Ｄ＿ＴＲ１}をトランジスタＴＲ２のドレイン電圧Ｖ_{Ｄ＿ＴＲ２}と等しく（即ち、Ｖ_{Ｄ＿ＴＲ１}＝Ｖ_{Ｄ＿ＴＲ２}）なるように制御する。これにより、ダイオード駆動回路１００は、トランジスタＴＲ１およびトランジスタＴＲ２が飽和領域においてカレントミラー回路として正常に動作していれば、トランジスタＴＲ１およびトランジスタＴＲ２のドレイン電流の誤差を抑制できる。

ここで、ダイオード駆動回路１００が大電流でダイオード５０を駆動させると、トランジスタＴＲ２のドレイン電圧Ｖ_{Ｄ＿ＴＲ２}が上昇する場合がある。トランジスタＴＲ２のドレイン電圧Ｖ_{Ｄ＿ＴＲ２}が上昇して、トランジスタＴＲ１のドレイン電圧Ｖ_{Ｄ＿ＴＲ１}よりも大きく（即ち、Ｖ_{Ｄ＿ＴＲ１}＜Ｖ_{Ｄ＿ＴＲ２}）なった場合、出力電流ＩｏｕｔがトランジスタＴＲ１のドレイン電流よりも低下する。

一方、本例のダイオード駆動回路１００は、大電流動作時においても、トランジスタＴＲ２のドレイン電圧Ｖ_{Ｄ＿ＴＲ２}をトランジスタＴＲ１のドレイン電圧Ｖ_{Ｄ＿ＴＲ１}と同一に制御する。これにより、ダイオード駆動回路１００は、大電流動作時においても、出力電流Ｉｏｕｔの入力電流Ｉｉｎに対するリニアリティを向上できる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・カレントミラー回路、１１・・・レプリカ部、１２・・・出力部、２０・・・電圧設定部、２５・・・トランジスタ部、３０・・・制御回路、３１・・・演算増幅器、４０・・・電流設定部、５０・・・ダイオード、６０・・・第２カレントミラー回路、７０・・・電流比較部、１００・・・ダイオード駆動回路、２００・・・ダイオード駆動システム、５００・・・ダイオード駆動回路、５１０・・・カレントミラー回路、５４０・・・電流設定部、５５０・・・ダイオード

Claims (9)

1. ダイオードを駆動するためのダイオード駆動回路であって、
   第１のトランジスタと、前記ダイオードに接続された第２のトランジスタとを有し、前記第１のトランジスタに流れる電流を前記第２のトランジスタにミラーする第１のカレントミラー回路と、
   前記第１のトランジスタに流れる電流を予め定められた電流値に設定する電流設定部と、
   前記第１のトランジスタのドレイン端子に接続され、前記第１のトランジスタのドレイン端子の電圧を予め定められた電圧に設定する電圧設定部と
   を備え、
   前記電圧設定部は、
   ソース端子が前記第１のトランジスタのドレイン端子に接続された第３のトランジスタ
   を含み、
   前記電流設定部は、
   第４のトランジスタおよび第５のトランジスタを有し、前記第４のトランジスタに流れる電流を前記第５のトランジスタにミラーする第２のカレントミラー回路と、
   第６のトランジスタおよび第７のトランジスタを有し、前記第６のトランジスタに流れる電流を前記第７のトランジスタにミラーする第３のカレントミラー回路と、
   前記第７のトランジスタのドレイン端子に接続された第２の定電流源と
   を含み、
   前記第４のトランジスタのドレイン端子は前記第３のトランジスタのドレイン端子と接続されており、
   前記第５のトランジスタのドレイン端子は前記第６のトランジスタのドレイン端子と接続されており、
   前記第１のトランジスタと前記第２のトランジスタのゲート端子は、前記第７のトランジスタと前記第２の定電流源との間の接続ノードに接続されている
   ダイオード駆動回路。
2. 前記電圧設定部は、
   前記第３のトランジスタのゲート端子の電圧を制御するための制御部
   を含み、
   前記制御部は、
   出力端子が前記第３のトランジスタのゲート端子に接続された演算増幅器と、
   前記演算増幅器の出力端子にゲート端子が接続された第８のトランジスタと、
   前記第８のトランジスタのソース端子に接続された第３の定電流源と、
   前記第８のトランジスタのドレイン端子に接続された第４の定電流源と、
   一端が前記第３の定電流源に接続され、他端が前記演算増幅器の反転入力端子に接続された第１の抵抗と、
   一端が前記第４の定電流源に接続され、他端が前記演算増幅器の反転入力端子に接続された第２の抵抗と
   を有する
   請求項１に記載のダイオード駆動回路。
3. 前記電圧設定部は、
   前記第３のトランジスタのゲート端子の電圧を制御するための制御部
   を含み、
   前記制御部は、
   出力端子が前記第３のトランジスタのゲート端子に接続され、反転入力端子が前記第１のトランジスタのドレイン端子に接続され、正転入力端子が前記第２のトランジスタのドレイン端子に接続された演算増幅器を有する
   請求項１に記載のダイオード駆動回路。
4. ダイオードを駆動するためのダイオード駆動回路であって、
   第１のトランジスタと、前記ダイオードに接続された第２のトランジスタとを有し、前記第１のトランジスタに流れる電流を前記第２のトランジスタにミラーする第１のカレントミラー回路と、
   前記第１のトランジスタに流れる電流を予め定められた電流値に設定する電流設定部と、
   前記第１のトランジスタのドレイン端子に接続され、前記第１のトランジスタのドレイン端子の電圧を予め定められた電圧に設定する電圧設定部と
   を備え、
   前記電圧設定部は、
   ソース端子が前記第１のトランジスタのドレイン端子に接続された第３のトランジスタと、
   前記第３のトランジスタのゲート端子の電圧を制御するための制御部と
   を含み、
   前記制御部は、
   出力端子が前記第３のトランジスタのゲート端子に接続された演算増幅器と、
   前記演算増幅器の出力端子にゲート端子が接続された第８のトランジスタと、
   前記第８のトランジスタのソース端子に接続された第３の定電流源と、
   前記第８のトランジスタのドレイン端子に接続された第４の定電流源と、
   一端が前記第３の定電流源に接続され、他端が前記演算増幅器の反転入力端子に接続された第１の抵抗と、
   一端が前記第４の定電流源に接続され、他端が前記演算増幅器の反転入力端子に接続された第２の抵抗と
   を有する
   ダイオード駆動回路。
5. ダイオードを駆動するためのダイオード駆動回路であって、
   第１のトランジスタと、前記ダイオードに接続された第２のトランジスタとを有し、前記第１のトランジスタに流れる電流を前記第２のトランジスタにミラーする第１のカレントミラー回路と、
   前記第１のトランジスタに流れる電流を予め定められた電流値に設定する電流設定部と、
   前記第１のトランジスタのドレイン端子に接続され、前記第１のトランジスタのドレイン端子の電圧を予め定められた電圧に設定する電圧設定部と
   を備え、
   前記電圧設定部は、
   ソース端子が前記第１のトランジスタのドレイン端子に接続された第３のトランジスタと、
   前記第３のトランジスタのゲート端子の電圧を制御するための制御部と
   を含み、
   前記制御部は、
   出力端子が前記第３のトランジスタのゲート端子に接続され、反転入力端子が前記第１のトランジスタのドレイン端子に接続され、正転入力端子が前記第２のトランジスタのドレイン端子に接続された演算増幅器を有する
   ダイオード駆動回路。
6. 前記電流設定部は、前記第３のトランジスタのドレイン端子に接続された第１の定電流源を含む
   請求項４または５に記載のダイオード駆動回路。
7. 前記演算増幅器の正転入力端子は、前記第３の定電流源の電流値と前記第４の定電流源の電流値との差の電流値と、前記第２の抵抗の抵抗値との積に対応する基準電圧に設定される
   請求項２または４に記載のダイオード駆動回路。
8. 請求項１から７のいずれか一項に記載のダイオード駆動回路と、
   前記第２のトランジスタのドレイン端子に接続された前記ダイオードと
   を備える
   ダイオード駆動システム。
9. 前記ダイオードはレーザーダイオードである請求項８に記載のダイオード駆動システム。

Images