JP4282008B2 - キャパシタ充電回路 - Google Patents
キャパシタ充電回路 Download PDFInfo
- Publication number
- JP4282008B2 JP4282008B2 JP2004096103A JP2004096103A JP4282008B2 JP 4282008 B2 JP4282008 B2 JP 4282008B2 JP 2004096103 A JP2004096103 A JP 2004096103A JP 2004096103 A JP2004096103 A JP 2004096103A JP 4282008 B2 JP4282008 B2 JP 4282008B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- terminal
- signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims description 63
- 238000011144 upstream manufacturing Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 6
- 230000002159 abnormal effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 36
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
このように直列接続された複数の大容量キャパシタを充電する際に問題となるのが、キャパシタの容量差や自己充電、自己放電などによって生ずる充電の不均一である。
この対策には、通常、並列モニタと呼ばれる充電均一化回路が用いられている。
図5では、並列モニタ回路を一つしか記載していないが、並列モニタ回路は直列に接続されたキャパシタ毎に設けられており、各キャパシタに設けられている並列モニタ回路は全て同じ構成をしているので、そのうちの1つについて説明を行う。
並列モニタ回路は、2つの基準電圧Vr1とVr2、これらの基準電圧Vr1,Vr2とキャパシタC1の電圧を比較する比較回路CMP、基準電圧Vr1とVr2を切替える2つのスイッチS1、S2、キャパシタC1の充電電流をバイパスするトランジスタTr1、および比較回路CMPの出力に基づいてスイッチS1,S2を切り替え制御するスイッチ制御回路で構成されている。
スイッチ制御回路は全ての比較回路CMPの出力を監視しているので、キャパシタC1の放電動作を持続させている間に、他のキャパシタの充電電圧が設定値の0.8Vに達すると、スイッチS1を基準電圧Vr1に切替え、バイパスモードを解除し、満充電電圧の3Vまで充電する。
本発明の目的は、上述した実情を考慮してなされたものであって、ICの制御端子がオープンになった場合や、並列モニタ回路に制御回路からの信号線が接続されていない状態で通電された場合に、並列モニタ回路の動作を禁止し、さらに消費電力を低下させるスタンバイモードに移行させるキャパシタ充電回路を提供することにある。
各ICの制御端子の一つである高電圧側IC接続出力端子がオープンの状態でOFFとなるNchオープンドレインのトランジスタを有し、該ICの制御端子の一つである高電圧側IC接続出力端子は単独ではフローティングであるが、対応する受け側の上位側隣接ICの低電圧側IC接続入力端子に接続された(+)電源に接続された高抵抗素子からなる第2の抵抗に引っ張られて上位側隣接ICの(+)電源電圧になることを特徴としている(請求項1参照)。
また、前記電圧設定回路に入力される全てのコード信号は、ICの(+)電源に抵抗を介してプルアップされており、ICの制御端子がオープンになった場合、入力されたコード信号が全てハイレベルとして扱われることで、該電圧設定回路の出力端子からICの内部回路にスタンバイモード信号を送出し、動作停止状態にすることを特徴としている(請求項3参照)。
また、前記電圧設定回路に入力される全てのコード信号を、前記並列モニタ回路を複数備えたICを複数個縦続接続するときに各制御端子間で伝送される状態制御信号自体をコード化し、該ICの制御端子がオープンになった場合には、入力されたコード信号は全てハイレベルとして扱われることで、該電圧設定回路の出力端子からICの内部回路にスタンバイモード信号を送出して、前記キャパシタの異常電圧検出以外は動作停止状態にすることも特徴としている(請求項5参照)。
また、ICの制御端子がオープンになった場合には、モニタ電圧を設定するために複数ビットで構成されたコード信号が全てハイレベルになるようにして、並列モニタ回路をスタンバイモードに移行させることができ、さらにコード信号の全てのビットを半導体装置の電源にプルアップしたので、並列モニタ回路に制御回路からの信号線が接続されていない場合も、並列モニタ回路をスタンバイモードに移行させることができる(請求項3〜5)。
その結果、通電中に並列モニタ回路と制御回路の接続が外れた場合に、並列モニタ回路が誤動作をして、キャパシタに対し異常充電を行い、キャパシタを破壊してしまうことを防止することができる。
さらに、半導体装置にはスタンバイ専用端子設ける必要が無く、端子の節約ができ、端子数の少ない半導体パッケージの使用を可能としたので、パッケージのコストダウンが可能となった。
また、スタンバイ信号の配線も不要となったので、回路設計の負担も少なくなった。
図1は、本発明の一実施例に係る半導体装置と制御回路との接続を示す図である。
図1において、1Aは、破線で囲った部分が並列モニタ回路を複数含んだ半導体装置(IC)である。実施例では、5個の並列モニタ回路の例を示してあるが、並列モニタ回路の数は任意である。
制御回路2AはCPUなどで構成され、半導体装置1Aとは別の集積回路である。制御回路2Aから、並列モニタ回路のモニタ電圧を設定する4ビットのコード信号RCa〜dが半導体装置1Aに接続されている。半導体装置1A内では、コード信号RCa〜dは全て半導体装置1Aの電源Vddに抵抗Ra〜dを介してプルアップされている。また、コード信号RCa〜dは、半導体装置1A内の全ての並列モニタ回路1〜5に接続されている。
なお、図1では制御回路2Aと半導体装置1Aの間の接続は、モニタ電圧設定用のコード信号RCa〜dだけを記載しているが、実際には、後述するように、多くの信号線が接続されている。
半導体装置1Aの端子Vddと端子Vssには電源VBが接続されている。各並列モニタ回路に接続された端子Celln(以下nは整数)と端子Celln+1の間にはキャパシタCnと、抵抗Rnをエミッタに接続したバイパストランジスタQnが接続されている。
バイパストランジスタQnのベースは、端子Outnを介してバイパスドライブトランジスタMnのドレインに接続されている。
半導体装置1Aに含まれる並列モニタ回路1〜nの構成は全て同じなので、並列モニタ回路1について説明を行う。並列モニタ回路1は、電圧設定回路VS1、基準電圧Vr1、2つの比較回路CMP11,CMP12、出力制御回路OC1、バイパスドライブトランジスタM1で構成されている。
比較回路CMP12は、入力回路にヒステリシスを持たせてあり、基準電圧Vr1と電圧設定回路VS1から出力される電圧VSo1を比較し、出力電圧VSo1が基準電圧Vr1を超えると、比較回路CMP12が反転し、ハイレベルを出力する。
出力制御回路OC1は、制御回路2Aから送られてくる出力イネーブル信号ENIN1により制御され、出力イネーブル信号ENIN1がアクティブのとき比較回路CMP12の出力をバイパスドライブトランジスタM1のゲートに接続する。
出力制御回路OC1がアクティブになると、比較回路CMP12の出力がバイパスドライブトランジスタM1のゲートに接続されるので、バイパスドライブトランジスタM1はオンとなり、半導体装置1Aに接続されているバイパストランジスタQ1をオンにする。
バイパストランジスタQ1がオンになると、キャパシタC1の充電電流を抵抗R1とバイパストランジスタQ1を介してバイパスする。
電圧設定回路VS1は、4ビットのコード信号RC1a〜dをデコードするデコーダ13と、デコーダ13の出力でオン/オフするアナログスイッチASW1〜15と、直列接続された抵抗r0〜18と、抵抗r18の他端と端子Cell2の間にドレインとソースが接続されたNMOSトランジスタM1aと、抵抗r16に並列接続されたヒューズ素子F1と、抵抗r17に並列接続されたアナログスイッチASW16と、アナログスイッチASW16の制御端子ASGBに出力が接続されたインバータINV1とで構成されている。
制御回路2Aから送られてきた4ビットのコード信号RC1a〜dは、デコーダ13でデコードされる。デコーダ13の出力はOUT1〜16までの16本と、これらの出力を反転したOUT1B〜16Bで構成されている。
出力信号OUT1〜16は、図6の左端のNo.と同じ出力番号の端子がハイレベルになるので、出力信号OUT4〜13はテーブルの内容の記載を省略してある。また、出力信号OUT1B〜16B信号は、OUT1〜16信号を反転した信号であるため、テーブルの記載を割愛した。
デコーダ13の出力OUT1とOUT1Bは、アナログスイッチASW1の制御端子ASGとASGBに接続されている。同様に、デコーダ13の出力OUT2〜15とOUT2B〜15Bは、アナログスイッチASW2〜15の制御端子ASGとASGBに接続されている。
アナログスイッチASW1〜16は、図4の示すように、NMOSトランジスタ10AとPMOSトランジスタ11Aを並列に接続した一般的な構成のものが使用できる。
アナログスイッチASW1〜15の入力INは、全て抵抗r0と抵抗r1の交点に接続されている。また、アナログスイッチASW1の出力OUTは、抵抗r1と抵抗r2の交点に接続されている。同様に、アナログスイッチASWnは、抵抗rnと抵抗rn+1の交点に接続されている。
抵抗r17の両端には、アナログスイッチASW16の入力INと出力OUTが接続されており、アナログスイッチASW16の制御端子ASGには比較回路CMP12の出力が、ASGBには比較回路CMP12の出力をインバータINV1で反転した出力が接続されている。
電圧設定回路VS1の出力電圧VSo1は、抵抗r0と抵抗r1の交点から取り出され、比較回路CMP12の反転入力に接続されている。
比較回路CMP12の非反転入力と端子Cell1(Vdd)間には、基準電圧Vr1が接続されている。
コード信号RC1a〜dの組み合わせが図6のNo.1〜15までの間は、アナログスイッチASW1〜15の何れか一つがオンしている。このとき、デコーダ13の出力OUT16Bはハイレベルになっているので、NMOSトランジスタM1aはオンとなり、直列抵抗を端子Cell2に接続する。また、抵抗r0の他端は電源Vddに接続されているので、電圧設定回路VS1の出力電圧VSo1は、電源電圧Vddを抵抗r0と抵抗1から18までの和で分圧した電圧となる。
すなわち、コード信号RC1の組み合わせで、オンさせるアナログスイッチASWを任意に設定することで、キャパシタC1のバイパスを行うモニタ電圧を任意に設定することができる。
このように、並列モニタ回路をスタンバイ状態に切替える信号を、電圧設定回路VS1の電圧設定用コード信号RC1を全てハイレベルの組み合わせにしたので、何らかの原因で、半導体装置1Aと制御回路2Aの接続が外れ、半導体装置1Aのコード信号端子がオープンになった場合は、並列モニタ回路はスタンバイモードに移行するため、キャパシタC1〜nを異常充電することが無くなった。
さらに、スタンバイ専用の端子を設けることなく、スタンバイ動作を実現させることが可能となった。
図7に示すように、制御回路(コントロール用マイコン)2Aからの状態制御信号は上り信号になる。制御回路2Aからの状態制御信号が、IC1の低電圧側IC接続端子へ入力される。IC1に入力した上り信号は、内部回路で信号変換を施し、高電圧側IC接続端子からIC2の低電圧側IC接続端子へ入力される。これを繰り返して一番電圧の高いICまで状態制御信号を伝達する。
これにより、並列モニタ回路内部をスタンバイモードにするための端子は勿論のこと、配線も不要にすることができる。また、端子の少ないパッケージを用いるので、パッケージのコストダウンも可能になる。
図8(a)は上り信号セット(低電圧側入力端子と高電圧側出力端子),(b)は下り信号セット(高電圧側入力端子と低電圧側出力端子)を示している。図に示すように、それぞれ高電圧側IC接続出力端子はNchオープンドレインであり、高電圧側IC接続入力端子はICのVssに接続された高抵抗素子の逆端子側で、かつインバータ入力端子、低電圧側IC接続出力端子はPchオープンドレインであり、低電圧側IC接続入力端子はICのVddに接続された高抵抗素子の逆端子側で、かつインバータ入力端子となる。
すなわち、図8(a)で、ICの制御端子がオープンになった場合、NchオープンドレインはOFFとなり、ICnの高電圧側IC接続出力端子は単独ではフローティングであるが、対応する受け側のICn+1の低電圧側IC接続入力端子に接続されたVddに接続された高抵抗素子に引っ張られることにより、ICn+1のVdd電圧になる。
1番目の方法は、図1に示すように、半導体装置1A内では、コード信号RCa〜dは全て半導体装置1Aの電源Vddに抵抗Ra〜dを介してプルアップされている。また、コード信号RCa〜dは、半導体装置1A内の全ての並列モニタ回路1〜5に接続されている。
このような構成のため、半導体装置1Aと制御回路2Aを接続しているコード信号RCa〜d線が、何らかの原因で外れてしまった場合には、コード信号RCa〜dは全てハイレベルとして扱われることになる。図6に示すテーブルに示すように、全てハイレベルの場合には、電圧設定回路の出力端子OUT16になってICの内部回路をスタンバイ状態にする。
これを回避するために、電圧コードの必要がない状態制御信号とコード信号とのマージをとることにより、端子数を増加することなく、半導体装置1Aの内部をスタンバイ状態にすることができる。
これにより、並列モニタ回路内部をスタンバイモードにするための端子は勿論のこと、
配線も不要にすることができる。また、端子の少ないパッケージを用いるので、パッケー
ジのコストダウンも可能になる。
RCa〜RCd…コード信号線、Ra〜Rd…プルアップ抵抗、
Q1〜Q5…バイパストランジスタ、VS1…電圧設定回路、CMP1,2…比較回路、
OC1…出力制御回路、M1…パイバイドライブトランジスタ、
Out1〜5…比較回路の出力端子、Vr1,Vr2…基準電圧、13…デコーダ、
ASW1〜16…アナログスイッチ、INV1…インバータ、F1…ヒューズ、
M1a…充電完了信号生成用NchMOSトランジスタ、EN1…イネーブル端子、
10A…アナログスイッチを構成するNchMOSトランジスタ、
11A…アナログスイッチを構成するPchMOSトランジスタ。
Claims (5)
- 直流電源を、直列接続された複数のキャパシタに印加して、前記キャパシタを均等に充電するために、前記キャパシタの各々の電圧が、電圧設定回路により設定されたモニタ電圧を超えると、前記キャパシタの各々に接続されているバイパス用トランジスタを制御し、前記キャパシタの充電電流をバイパスする並列モニタ回路が複数直列接続されたICを複数個縦続接続し、制御回路から前記並列モニタ回路の前記電圧設定回路に入力されるモニタ電圧を設定するための全てのコード信号は、該ICの(+)電源に第1の抵抗を介してプルアップされており、該ICの制御端子がオープンになった場合、入力されたコード信号が全てハイレベルとして扱われることで、該電圧設定回路の出力端子からICの内部回路にスタンバイモード信号を送出し、
前記複数個縦続接続されたICのうち隣接するICの制御端子間では、該制御端子の一つである下り信号の低電圧側IC接続出力端子が一つ低電圧側ICヘ状態制御信号を出力し、対応する下り信号の高電圧側IC接続入力端子へ入力し、該制御端子の一つである上り信号の高電圧側IC接続出力端子が一つ高電圧側ICへ状態制御信号を出力し、対応する上り信号の低電圧側IC接続入力端子へ入力し、
各ICの制御端子の一つである高電圧側IC接続出力端子がオープンの状態でOFFとなるNchオープンドレインのトランジスタを有し、
該ICの制御端子の一つである高電圧側IC接続出力端子は単独ではフローティングであるが、対応する受け側の上位側隣接ICの低電圧側IC接続入力端子に接続された(+)電源に接続された高抵抗素子からなる第2の抵抗に引っ張られて上位側隣接ICの(+)電源電圧になることを特徴とするキャパシタ充電回路。 - 請求項1に記載のキャパシタ充電回路において、
前記各ICの低電圧側IC接続出力端子がオープンの状態でOFFとなるPchオープンドレインのトランジスタを有し、
該ICの低電圧側IC接続出力端子は単独ではフローティングであるが、対応する受け側の下位側隣接ICの高電圧側IC接続入力端子に接続された(−)電源に接続された高抵抗素子からなる第3の抵抗に引っ張られて下位側隣接ICの(−)電源電圧になることを特徴とするキャパシタ充電回路。 - 請求項1または2に記載のキャパシタ充電回路において、
前記ICの制御端子がオープンになった場合、前記電圧設定回路の出力端子からICの内部回路にスタンバイモード信号を送出することにより、該ICの内部回路を動作停止状態にすることを特徴とするキャパシタ充電回路。 - 請求項1または2に記載のキャパシタ充電回路において、
前記電圧設定回路に入力される全てのコード信号を、前記並列モニタ回路を複数備えたICを複数個縦続接続するときに各制御端子間で伝送される状態制御信号とマージをとり、
該ICの制御端子がオープンになった場合には、該電圧設定回路の出力端子からICの内部回路にスタンバイモード信号を送出することにより、該ICの内部回路を動作停止状態にすることを特徴とするキャパシタ充電回路。 - 請求項1または2記載のキャパシタ充電回路において、
前記電圧設定回路に入力される全てのコード信号を、前記並列モニタ回路を複数備えたICを複数個縦続接続するときに各制御端子間で伝送される状態制御信号自体をコード化し、
該ICの制御端子がオープンになった場合には、該電圧設定回路の出力端子からICの内部回路にスタンバイモード信号を送出することにより、前記キャパシタの異常電圧検出以外は動作停止状態にすることを特徴とするキャパシタ充電回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004096103A JP4282008B2 (ja) | 2004-03-29 | 2004-03-29 | キャパシタ充電回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004096103A JP4282008B2 (ja) | 2004-03-29 | 2004-03-29 | キャパシタ充電回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005287154A JP2005287154A (ja) | 2005-10-13 |
JP4282008B2 true JP4282008B2 (ja) | 2009-06-17 |
Family
ID=35184961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004096103A Expired - Lifetime JP4282008B2 (ja) | 2004-03-29 | 2004-03-29 | キャパシタ充電回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4282008B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4846698B2 (ja) * | 2007-12-04 | 2011-12-28 | 株式会社リコー | 並列モニタ回路およびそれを用いた半導体装置 |
JP5510228B2 (ja) * | 2010-09-15 | 2014-06-04 | ミツミ電機株式会社 | 保護回路 |
JP6110199B2 (ja) * | 2013-04-26 | 2017-04-05 | ローム株式会社 | 蓄電素子監視回路、充電システム、及び集積回路 |
-
2004
- 2004-03-29 JP JP2004096103A patent/JP4282008B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005287154A (ja) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5793596A (en) | Floating positive circuit breaker | |
JP4982274B2 (ja) | バッテリ状態監視回路及びバッテリ装置 | |
US6744151B2 (en) | Multi-channel power supply selector | |
JP4398432B2 (ja) | 充放電制御回路および充電式電源装置 | |
JP2001111403A (ja) | 双方向性スイッチ用の制御システムおよび制御方法 | |
JP3254159B2 (ja) | 充放電制御回路 | |
US7965065B2 (en) | Trimming circuit | |
JP2009195100A (ja) | バッテリ状態監視回路及びバッテリ装置 | |
KR100818850B1 (ko) | 배터리 상태 감시 회로 | |
US20030095369A1 (en) | Battery protection by a sequential blowing fuse | |
EP2150868B1 (en) | User selectable pin for connection of an internal regulator to an external filter/stabilization capacitor and prevention of a current surge therebetween | |
US5324996A (en) | Floating fault tolerant input buffer circuit | |
JP4282008B2 (ja) | キャパシタ充電回路 | |
JP4078650B2 (ja) | 並列モニタ回路およびそれを用いた半導体装置 | |
US7489559B2 (en) | Recursive device for switching over a high potential greater than a nominal potential of a technology in which the device is made and related system and method | |
JP4846698B2 (ja) | 並列モニタ回路およびそれを用いた半導体装置 | |
JP4148172B2 (ja) | 並列モニタ回路およびそれを用いた半導体装置 | |
JP2008178292A (ja) | 並列モニタ回路およびそれを用いた半導体装置 | |
JP2015057013A (ja) | 組電池の均等化装置 | |
JP3944855B2 (ja) | キャパシタ充電用半導体装置 | |
JP3361712B2 (ja) | 充放電制御回路 | |
US4996451A (en) | Programmable static selection circuit for programmable devices | |
JP4088897B2 (ja) | 並列モニタ回路およびそれを用いた半導体装置 | |
JP3199550B2 (ja) | バッテリチェック回路 | |
JP2006230100A (ja) | 並列モニタ回路用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4282008 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |