JP4282008B2 - Capacitor charging circuit - Google Patents
Capacitor charging circuit Download PDFInfo
- Publication number
- JP4282008B2 JP4282008B2 JP2004096103A JP2004096103A JP4282008B2 JP 4282008 B2 JP4282008 B2 JP 4282008B2 JP 2004096103 A JP2004096103 A JP 2004096103A JP 2004096103 A JP2004096103 A JP 2004096103A JP 4282008 B2 JP4282008 B2 JP 4282008B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- terminal
- signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims description 63
- 238000011144 upstream manufacturing Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 6
- 230000002159 abnormal effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 36
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
本発明は、直列接続された複数の電気二重層キャパシタを均等に充電するための複数の並列モニタ回路を備えたキャパシタ充電回路に関し、特にモニタ電圧を変更可能にした並列モニタ回路のスタンバイモードの設定に関する。 The present invention relates to a capacitor charging circuit including a plurality of parallel monitor circuits for uniformly charging a plurality of electric double layer capacitors connected in series, and more particularly, setting of a standby mode of a parallel monitor circuit capable of changing a monitor voltage About.
電気二重層キャパシタは、充電に時間がかかる2次電池と比較して、急速充電が可能である。しかも、電気二重層キャパシタには、大量にエネルギーが貯蔵できるという2次電池には無い利点を有している。しかし、電気二重層キャパシタは定格電圧が2.7V程度と低いため、通常複数のキャパシタを直列に接続して必要な電圧を確保している。
このように直列接続された複数の大容量キャパシタを充電する際に問題となるのが、キャパシタの容量差や自己充電、自己放電などによって生ずる充電の不均一である。
この対策には、通常、並列モニタと呼ばれる充電均一化回路が用いられている。
The electric double layer capacitor can be rapidly charged as compared with a secondary battery that takes time to charge. Moreover, the electric double layer capacitor has an advantage not found in secondary batteries that it can store a large amount of energy. However, since the rated voltage of the electric double layer capacitor is as low as about 2.7 V, usually a plurality of capacitors are connected in series to ensure the necessary voltage.
When charging a plurality of large-capacity capacitors connected in series in this way, the problem is non-uniform charging caused by capacitance differences of the capacitors, self-charging, self-discharging, and the like.
For this measure, a charge equalization circuit called a parallel monitor is usually used.
図5は、特許第3313647号公報に開示されている並列モニタ回路の一部を示す図である。
図5では、並列モニタ回路を一つしか記載していないが、並列モニタ回路は直列に接続されたキャパシタ毎に設けられており、各キャパシタに設けられている並列モニタ回路は全て同じ構成をしているので、そのうちの1つについて説明を行う。
並列モニタ回路は、2つの基準電圧Vr1とVr2、これらの基準電圧Vr1,Vr2とキャパシタC1の電圧を比較する比較回路CMP、基準電圧Vr1とVr2を切替える2つのスイッチS1、S2、キャパシタC1の充電電流をバイパスするトランジスタTr1、および比較回路CMPの出力に基づいてスイッチS1,S2を切り替え制御するスイッチ制御回路で構成されている。
FIG. 5 is a diagram showing a part of the parallel monitor circuit disclosed in Japanese Patent No. 3313647.
Although only one parallel monitor circuit is shown in FIG. 5, the parallel monitor circuit is provided for each capacitor connected in series, and all the parallel monitor circuits provided in each capacitor have the same configuration. Therefore, one of them will be described.
The parallel monitor circuit includes two reference voltages Vr1 and Vr2, a comparison circuit CMP for comparing the reference voltages Vr1 and Vr2 with the voltage of the capacitor C1, two switches S1 and S2 for switching the reference voltages Vr1 and Vr2, and charging of the capacitor C1. A transistor Tr1 that bypasses the current and a switch control circuit that switches and controls the switches S1 and S2 based on the output of the comparison circuit CMP.
基準電圧Vr1は、キャパシタC1の満充電電圧で3V、基準電圧Vr2は満充電電圧より低い0.8Vに設定されている。充電の初期段階では、スイッチS1は基準電圧Vr2に接続されている。キャパシタC1の電圧が0.8Vに達すると比較回路CMPの出力が反転し、トランジスタTr1をオンにする。トランジスタTr1がオンすると、トランジスタTr1を含めた回路の抵抗成分によって決まる時定数で、キャパシタC1を放電する。
スイッチ制御回路は全ての比較回路CMPの出力を監視しているので、キャパシタC1の放電動作を持続させている間に、他のキャパシタの充電電圧が設定値の0.8Vに達すると、スイッチS1を基準電圧Vr1に切替え、バイパスモードを解除し、満充電電圧の3Vまで充電する。
The reference voltage Vr1 is set to 3V as the full charge voltage of the capacitor C1, and the reference voltage Vr2 is set to 0.8V which is lower than the full charge voltage. In the initial stage of charging, the switch S1 is connected to the reference voltage Vr2. When the voltage of the capacitor C1 reaches 0.8V, the output of the comparison circuit CMP is inverted to turn on the transistor Tr1. When the transistor Tr1 is turned on, the capacitor C1 is discharged with a time constant determined by the resistance component of the circuit including the transistor Tr1.
Since the switch control circuit monitors the outputs of all the comparison circuits CMP, when the charge voltage of the other capacitor reaches the set value of 0.8 V while continuing the discharge operation of the capacitor C1, the switch S1. Is switched to the reference voltage Vr1, the bypass mode is canceled, and the battery is charged up to 3V of the full charge voltage.
前記したように、並列モニタ回路は直列接続されたキャパシタの数だけ必要になるので、並列モニタ回路全体の規模は大きくなる。そこで、並列モニタ回路を複数内蔵した半導体装置の開発が進められている。しかし、並列モニタ回路を多数集積した場合でも、上記のスイッチ制御回路のように、比較回路CMPの出力を監視したり、基準電圧Vr1とVr2を切替えたりする制御回路は、CPU等を用いて構成するため、通常、別の半導体装置に分けるようにしていた。 As described above, since the number of parallel monitor circuits required is equal to the number of capacitors connected in series, the scale of the parallel monitor circuit as a whole increases. Therefore, development of semiconductor devices incorporating a plurality of parallel monitor circuits is underway. However, even when a large number of parallel monitor circuits are integrated, a control circuit that monitors the output of the comparison circuit CMP and switches between the reference voltages Vr1 and Vr2 is configured using a CPU or the like, as in the above switch control circuit. For this reason, the semiconductor device is usually divided into different semiconductor devices.
さらに、従来の並列モニタ回路では、充電制御を行っていない間も比較回路CMPには電力が供給されており、電力の無駄が生じていた。一般的には、半導体装置に含まれる回路が動作を行わない場合は、その回路の動作を停止し、供給電力を少なくするスタンバイモードに移行させることが知られている。しかし、スタンバイモードに移行するには半導体装置にスタンバイ用の端子を設けて、半導体装置とは別に、前述のようなCPUなどを含む制御回路からスタンバイ信号を供給するようにしていた。 Further, in the conventional parallel monitor circuit, power is supplied to the comparison circuit CMP even when charging control is not performed, and power is wasted. Generally, when a circuit included in a semiconductor device does not operate, it is known to stop the operation of the circuit and shift to a standby mode in which power supply is reduced. However, in order to shift to the standby mode, a standby terminal is provided in the semiconductor device, and a standby signal is supplied from a control circuit including the CPU as described above separately from the semiconductor device.
しかしながら、並列モニタ回路を多数集積した半導体装置(IC)と並列モニタ回路を制御する制御回路を分離した場合は、並列モニタ回路を集積した半導体装置だけではその機能を働かせることができないばかりか、通電中に並列モニタ回路と制御回路の接続が外れた場合に、並列モニタ回路が誤動作をして、キャパシタに対し異常充電を行い、キャパシタを破壊してしまうことも考えられる。これは、ICの制御端子がオープンになった場合にも、全く同じ状態になる。 However, when a semiconductor device (IC) in which a large number of parallel monitor circuits are integrated and a control circuit that controls the parallel monitor circuit are separated, not only the semiconductor device in which the parallel monitor circuit is integrated cannot function, but also the energization. When the connection between the parallel monitor circuit and the control circuit is disconnected during the operation, the parallel monitor circuit may malfunction and perform abnormal charging on the capacitor, thereby destroying the capacitor. This is exactly the same when the IC control terminal is open.
(目的)
本発明の目的は、上述した実情を考慮してなされたものであって、ICの制御端子がオープンになった場合や、並列モニタ回路に制御回路からの信号線が接続されていない状態で通電された場合に、並列モニタ回路の動作を禁止し、さらに消費電力を低下させるスタンバイモードに移行させるキャパシタ充電回路を提供することにある。
(the purpose)
The object of the present invention has been made in consideration of the above-described circumstances, and is energized when the control terminal of the IC is open or when the signal line from the control circuit is not connected to the parallel monitor circuit. It is an object of the present invention to provide a capacitor charging circuit that prohibits the operation of a parallel monitor circuit and shifts to a standby mode that further reduces power consumption.
上記の課題を解決するために、本発明のキャパシタ充電回路は、直流電源を、直列接続された複数のキャパシタに印加して、前記キャパシタを均等に充電するために、前記キャパシタの各々の電圧が、電圧設定回路により設定されたモニタ電圧を超えると、前記キャパシタの各々に接続されているバイパス用トランジスタを制御し、前記キャパシタの充電電流をバイパスする並列モニタ回路が複数直列接続されたICを複数個縦続接続し、制御回路から前記並列モニタ回路の前記電圧設定回路に入力されるモニタ電圧を設定するための全てのコード信号は、該ICの(+)電源に第1の抵抗を介してプルアップされており、該ICの制御端子がオープンになった場合、入力されたコード信号が全てハイレベルとして扱われることで、該電圧設定回路の出力端子からICの内部回路にスタンバイモード信号を送出し、前記複数個縦続接続されたICのうち隣接するICの制御端子間では、該制御端子の一つである下り信号の低電圧側IC接続出力端子が一つ低電圧側ICヘ状態制御信号を出力し、対応する下り信号の高電圧側IC接続入力端子へ入力し、該制御端子の一つである上り信号の高電圧側IC接続出力端子が一つ高電圧側ICへ状態制御信号を出力し、対応する上り信号の低電圧側IC接続入力端子へ入力し、
各ICの制御端子の一つである高電圧側IC接続出力端子がオープンの状態でOFFとなるNchオープンドレインのトランジスタを有し、該ICの制御端子の一つである高電圧側IC接続出力端子は単独ではフローティングであるが、対応する受け側の上位側隣接ICの低電圧側IC接続入力端子に接続された(+)電源に接続された高抵抗素子からなる第2の抵抗に引っ張られて上位側隣接ICの(+)電源電圧になることを特徴としている(請求項1参照)。
In order to solve the above-described problems, the capacitor charging circuit of the present invention applies a DC power source to a plurality of capacitors connected in series, and charges each of the capacitors in order to uniformly charge the capacitors. When a monitor voltage set by the voltage setting circuit is exceeded, a plurality of parallel monitor circuits that control bypass transistors connected to each of the capacitors and bypass the charging current of the capacitors are connected in series. All the code signals for setting the monitor voltage input from the control circuit to the voltage setting circuit of the parallel monitor circuit are pulled through the first resistor to the (+) power source of the IC. When the control terminal of the IC is open, all the input code signals are treated as high level, so that the voltage setting is From the output terminal of the circuit to the internal circuit of the IC sends a standby mode signal, wherein in the control terminals of the adjacent IC among a plurality cascaded IC, downlink signal low voltage side of which is one of the control terminals One IC connection output terminal outputs a state control signal to the low voltage side IC, inputs it to the corresponding high voltage side IC connection input terminal of the down signal, and the high voltage side IC of the up signal that is one of the control terminals. One connection output terminal outputs a state control signal to the high voltage side IC, and inputs to the low voltage side IC connection input terminal of the corresponding upstream signal,
The high voltage side IC connection output terminal, which is one of the control terminals of each IC, has an Nch open drain transistor that is turned off when the IC is open, and the high voltage side IC connection output that is one of the control terminals of the IC Although the terminal is floating alone, it is pulled by the second resistor composed of the high resistance element connected to the (+) power supply connected to the low voltage side IC connection input terminal of the corresponding upper side adjacent IC on the receiving side. Thus, the power supply voltage is the (+) power supply voltage of the upper side adjacent IC (refer to claim 1).
また、前記各ICの低電圧側IC接続出力端子がオープンの状態でOFFとなるPchオープンドレインのトランジスタを有し、該ICの低電圧側IC接続出力端子は単独ではフローティングであるが、対応する受け側の下位側隣接ICの高電圧側IC接続入力端子に接続された(−)電源に接続された高抵抗素子からなる第3の抵抗に引っ張られて下位側隣接ICの(−)電源電圧になることも特徴としている(請求項2参照)。
また、前記電圧設定回路に入力される全てのコード信号は、ICの(+)電源に抵抗を介してプルアップされており、ICの制御端子がオープンになった場合、入力されたコード信号が全てハイレベルとして扱われることで、該電圧設定回路の出力端子からICの内部回路にスタンバイモード信号を送出し、動作停止状態にすることを特徴としている(請求項3参照)。
In addition, each IC has a Pch open drain transistor which is turned OFF when the low voltage side IC connection output terminal of the IC is open, and the low voltage side IC connection output terminal of the IC is floating alone, The (−) power supply voltage of the lower side adjacent IC is pulled by the third resistor composed of the high resistance element connected to the (−) power source connected to the high voltage side IC connection input terminal of the lower side adjacent IC on the receiving side. (Refer to claim 2).
Further, all the code signals input to the voltage setting circuit are pulled up to the (+) power source of the IC via a resistor, and when the IC control terminal is opened, the input code signal is Since all are treated as high level, a standby mode signal is sent from the output terminal of the voltage setting circuit to the internal circuit of the IC, and the operation is stopped (see claim 3).
また、前記電圧設定回路に入力される全てのコード信号を、前記並列モニタ回路を複数備えたICを複数個縦続接続するときに各制御端子間で伝送される状態制御信号とマージをとり、該ICの制御端子がオープンになった場合には、入力されたコード信号は全てハイレベルとして扱われることで、該電圧設定回路の出力端子からICの内部回路にスタンバイモード信号を送出し、動作停止状態にすることも特徴としている(請求項4参照)。
また、前記電圧設定回路に入力される全てのコード信号を、前記並列モニタ回路を複数備えたICを複数個縦続接続するときに各制御端子間で伝送される状態制御信号自体をコード化し、該ICの制御端子がオープンになった場合には、入力されたコード信号は全てハイレベルとして扱われることで、該電圧設定回路の出力端子からICの内部回路にスタンバイモード信号を送出して、前記キャパシタの異常電圧検出以外は動作停止状態にすることも特徴としている(請求項5参照)。
Further, all the code signals input to the voltage setting circuit are merged with a state control signal transmitted between the control terminals when a plurality of ICs including a plurality of the parallel monitor circuits are connected in cascade. When the control terminal of the IC is open, all the input code signals are treated as high level, so that the standby mode signal is sent from the output terminal of the voltage setting circuit to the internal circuit of the IC, and the operation is stopped. It is also characterized by a state (see claim 4).
In addition, all the code signals input to the voltage setting circuit are encoded as state control signals themselves transmitted between the control terminals when a plurality of ICs including a plurality of the parallel monitor circuits are connected in cascade. When the control terminal of the IC is opened, all the input code signals are handled as high level, so that a standby mode signal is sent from the output terminal of the voltage setting circuit to the internal circuit of the IC, Other than detecting the abnormal voltage of the capacitor, the operation is also stopped (see claim 5).
本発明によれば、モニタ電圧が変更可能な並列モニタ回路を複数含んだ半導体装置において、複数個のICを縦続接続した各ICの制御端子がオープンになった場合には、終端処理なしにICの消費電流を削減する状態になるような回路を構成することができる(請求項1,2)。
また、ICの制御端子がオープンになった場合には、モニタ電圧を設定するために複数ビットで構成されたコード信号が全てハイレベルになるようにして、並列モニタ回路をスタンバイモードに移行させることができ、さらにコード信号の全てのビットを半導体装置の電源にプルアップしたので、並列モニタ回路に制御回路からの信号線が接続されていない場合も、並列モニタ回路をスタンバイモードに移行させることができる(請求項3〜5)。
その結果、通電中に並列モニタ回路と制御回路の接続が外れた場合に、並列モニタ回路が誤動作をして、キャパシタに対し異常充電を行い、キャパシタを破壊してしまうことを防止することができる。
さらに、半導体装置にはスタンバイ専用端子設ける必要が無く、端子の節約ができ、端子数の少ない半導体パッケージの使用を可能としたので、パッケージのコストダウンが可能となった。
また、スタンバイ信号の配線も不要となったので、回路設計の負担も少なくなった。
According to the present invention, in a semiconductor device including a plurality of parallel monitor circuits whose monitor voltages can be changed, when a control terminal of each IC in which a plurality of ICs are cascade-connected is opened, the IC is not terminated. It is possible to configure a circuit that reduces the current consumption.
When the control terminal of the IC is opened, the parallel monitor circuit is shifted to the standby mode by setting all the code signals composed of a plurality of bits to the high level in order to set the monitor voltage. In addition, since all the bits of the code signal are pulled up to the power supply of the semiconductor device, the parallel monitor circuit can be shifted to the standby mode even when the signal line from the control circuit is not connected to the parallel monitor circuit. (
As a result, when the connection between the parallel monitor circuit and the control circuit is disconnected during energization, it is possible to prevent the parallel monitor circuit from malfunctioning, abnormally charging the capacitor, and destroying the capacitor. .
In addition, it is not necessary to provide a dedicated standby terminal for the semiconductor device, the number of terminals can be saved, and the use of a semiconductor package with a small number of terminals is possible, so that the cost of the package can be reduced.
Also, the standby signal wiring is no longer necessary, reducing the circuit design burden.
以下、図面を参照して、本発明の実施形態を詳細に説明する。
図1は、本発明の一実施例に係る半導体装置と制御回路との接続を示す図である。
図1において、1Aは、破線で囲った部分が並列モニタ回路を複数含んだ半導体装置(IC)である。実施例では、5個の並列モニタ回路の例を示してあるが、並列モニタ回路の数は任意である。
制御回路2AはCPUなどで構成され、半導体装置1Aとは別の集積回路である。制御回路2Aから、並列モニタ回路のモニタ電圧を設定する4ビットのコード信号RCa〜dが半導体装置1Aに接続されている。半導体装置1A内では、コード信号RCa〜dは全て半導体装置1Aの電源Vddに抵抗Ra〜dを介してプルアップされている。また、コード信号RCa〜dは、半導体装置1A内の全ての並列モニタ回路1〜5に接続されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a diagram illustrating a connection between a semiconductor device and a control circuit according to an embodiment of the present invention.
In FIG. 1,
The
このような構成のため、半導体装置1Aと制御回路2Aを接続しているコード信号RCa〜d線が、何らかの原因で外れてしまった場合には、コード信号RCa〜dは全てハイレベルとして扱われることになる。
なお、図1では制御回路2Aと半導体装置1Aの間の接続は、モニタ電圧設定用のコード信号RCa〜dだけを記載しているが、実際には、後述するように、多くの信号線が接続されている。
Due to such a configuration, when the code signals RCa to d connecting the
In FIG. 1, the connection between the
図2は、本発明の一実施例に係る並列モニタ回路の内部回路構成図である。
半導体装置1Aの端子Vddと端子Vssには電源VBが接続されている。各並列モニタ回路に接続された端子Celln(以下nは整数)と端子Celln+1の間にはキャパシタCnと、抵抗Rnをエミッタに接続したバイパストランジスタQnが接続されている。
バイパストランジスタQnのベースは、端子Outnを介してバイパスドライブトランジスタMnのドレインに接続されている。
半導体装置1Aに含まれる並列モニタ回路1〜nの構成は全て同じなので、並列モニタ回路1について説明を行う。並列モニタ回路1は、電圧設定回路VS1、基準電圧Vr1、2つの比較回路CMP11,CMP12、出力制御回路OC1、バイパスドライブトランジスタM1で構成されている。
FIG. 2 is an internal circuit configuration diagram of a parallel monitor circuit according to an embodiment of the present invention.
A power supply VB is connected to the terminal Vdd and the terminal Vss of the
The base of the bypass transistor Qn is connected to the drain of the bypass drive transistor Mn via the terminal Outn.
Since the
電圧設定回路VS1は、キャパシタC1の電圧に比例した電圧を生成する。また、比例定数は、制御回路2Aから送られてくるコード信号RC1によって設定されている。コード信号RC1は4ビットのデジタル信号で、コードの組み合わせにより初期化から満充電までの15種類のモニタ電圧を設定する。
比較回路CMP12は、入力回路にヒステリシスを持たせてあり、基準電圧Vr1と電圧設定回路VS1から出力される電圧VSo1を比較し、出力電圧VSo1が基準電圧Vr1を超えると、比較回路CMP12が反転し、ハイレベルを出力する。
The voltage setting circuit VS1 generates a voltage proportional to the voltage of the capacitor C1. The proportionality constant is set by the code signal RC1 sent from the
The comparison circuit CMP12 has hysteresis in the input circuit, compares the reference voltage Vr1 with the voltage VSo1 output from the voltage setting circuit VS1, and when the output voltage VSo1 exceeds the reference voltage Vr1, the comparison circuit CMP12 is inverted. , Output high level.
比較回路CMP11の2つの入力はキャパシタC1の両端に接続されており、キャパシタC1が負電圧に充電されたことを検出するための比較回路である。負電圧の検出は、入力端子にヒステリシスを持たせたことで実現しており、キャパシタC1の電圧が−0.2Vになるとハイレベルを出力する。この信号はローボルテイジ検出信号LVD1として制御回路2Aに送られる。制御回路2Aはローボルテイジ検出信号LVD1を受け取ると、キャパシタの放電を停止する。
Two inputs of the comparison circuit CMP11 are connected to both ends of the capacitor C1, and are comparison circuits for detecting that the capacitor C1 is charged to a negative voltage. Detection of the negative voltage is realized by providing hysteresis at the input terminal, and outputs a high level when the voltage of the capacitor C1 becomes −0.2V. This signal is sent to the
この比較回路CMP11は、キャパシタC1が過放電した場合を検出するもので、電気二重層キャパシタに逆電圧が印加されないようにするための保護回路である。
出力制御回路OC1は、制御回路2Aから送られてくる出力イネーブル信号ENIN1により制御され、出力イネーブル信号ENIN1がアクティブのとき比較回路CMP12の出力をバイパスドライブトランジスタM1のゲートに接続する。
The comparison circuit CMP11 detects a case where the capacitor C1 is overdischarged, and is a protection circuit for preventing a reverse voltage from being applied to the electric double layer capacitor.
The output control circuit OC1 is controlled by the output enable signal ENIN1 sent from the
キャパシタC1の電圧が徐々に上昇し、電圧設定回路VS1の出力電圧VSo1が基準電圧Vr1を超えると、比較回路CMP12が反転し、ハイレベルを出力する。この信号は、ハイボルテイジ検出信号HVD1として制御回路2Aに送られる。制御回路2Aではハイボルテイジ検出信号HVD1を受け取ると、所定の処理を行った後、出力イネーブル信号ENIN1を並列モニタ回路1に送り、出力制御回路OC1をアクティブにする。
出力制御回路OC1がアクティブになると、比較回路CMP12の出力がバイパスドライブトランジスタM1のゲートに接続されるので、バイパスドライブトランジスタM1はオンとなり、半導体装置1Aに接続されているバイパストランジスタQ1をオンにする。
バイパストランジスタQ1がオンになると、キャパシタC1の充電電流を抵抗R1とバイパストランジスタQ1を介してバイパスする。
When the voltage of the capacitor C1 gradually increases and the output voltage VSo1 of the voltage setting circuit VS1 exceeds the reference voltage Vr1, the comparison circuit CMP12 is inverted and outputs a high level. This signal is sent to the
When the output control circuit OC1 becomes active, the output of the comparison circuit CMP12 is connected to the gate of the bypass drive transistor M1, so that the bypass drive transistor M1 is turned on and the bypass transistor Q1 connected to the
When the bypass transistor Q1 is turned on, the charging current of the capacitor C1 is bypassed via the resistor R1 and the bypass transistor Q1.
制御回路2Aは、各々の並列モニタ回路に接続されているキャパシタC1〜Cnが満充電したと判断すると、コード信号RC1を全てハイレベルにしたコード信号を並列モニタ回路1に送る。電圧設定回路VS1は、このコード信号RC1を受信すると、並列モニタ回路1内の比較回路CMP11とCMP12をスタンバイ状態に切替える。また、後述するように電圧設定回路VS1の消費電流も低減する。
When the
図3は、図2における電圧設定回路VS1の詳細回路図である。
電圧設定回路VS1は、4ビットのコード信号RC1a〜dをデコードするデコーダ13と、デコーダ13の出力でオン/オフするアナログスイッチASW1〜15と、直列接続された抵抗r0〜18と、抵抗r18の他端と端子Cell2の間にドレインとソースが接続されたNMOSトランジスタM1aと、抵抗r16に並列接続されたヒューズ素子F1と、抵抗r17に並列接続されたアナログスイッチASW16と、アナログスイッチASW16の制御端子ASGBに出力が接続されたインバータINV1とで構成されている。
制御回路2Aから送られてきた4ビットのコード信号RC1a〜dは、デコーダ13でデコードされる。デコーダ13の出力はOUT1〜16までの16本と、これらの出力を反転したOUT1B〜16Bで構成されている。
FIG. 3 is a detailed circuit diagram of the voltage setting circuit VS1 in FIG.
The voltage setting circuit VS1 includes a
The 4-bit code signals RC1a to RC1d sent from the
図6は、デコーダ13のコード信号RC1a〜dと出力信号OUT1〜16の関係を示すテーブルの図である。
出力信号OUT1〜16は、図6の左端のNo.と同じ出力番号の端子がハイレベルになるので、出力信号OUT4〜13はテーブルの内容の記載を省略してある。また、出力信号OUT1B〜16B信号は、OUT1〜16信号を反転した信号であるため、テーブルの記載を割愛した。
FIG. 6 is a table showing the relationship between the code signals RC1a to RC1d of the
The output signals OUT1 to OUT16 are No. 1 at the left end of FIG. Since the terminals having the same output number as those of the output signal OUT become high level, the output signals OUT4 to OUT13 are not shown in the table. Further, since the output signals OUT1B to 16B are signals obtained by inverting the OUT1 to 16 signals, description of the table is omitted.
図4は、本発明の一実施例に係るアナログスイッチの回路構成図である。
デコーダ13の出力OUT1とOUT1Bは、アナログスイッチASW1の制御端子ASGとASGBに接続されている。同様に、デコーダ13の出力OUT2〜15とOUT2B〜15Bは、アナログスイッチASW2〜15の制御端子ASGとASGBに接続されている。
アナログスイッチASW1〜16は、図4の示すように、NMOSトランジスタ10AとPMOSトランジスタ11Aを並列に接続した一般的な構成のものが使用できる。
アナログスイッチASW1〜15の入力INは、全て抵抗r0と抵抗r1の交点に接続されている。また、アナログスイッチASW1の出力OUTは、抵抗r1と抵抗r2の交点に接続されている。同様に、アナログスイッチASWnは、抵抗rnと抵抗rn+1の交点に接続されている。
FIG. 4 is a circuit configuration diagram of an analog switch according to an embodiment of the present invention.
Outputs OUT1 and OUT1B of the
As the analog switches ASW1 to ASW16, those having a general configuration in which an
The inputs IN of the analog switches ASW1 to ASW15 are all connected to the intersection of the resistor r0 and the resistor r1. The output OUT of the analog switch ASW1 is connected to the intersection of the resistor r1 and the resistor r2. Similarly, the analog switch ASWn is connected to the intersection of the resistor rn and the
抵抗r16には、ヒューズF1が並列に接続されている。トリミングにより、このヒューズF1を切断するかしないかで、電圧設定回路VS1で設定可能な電圧範囲を変えることができるので、1つの回路構成で電圧範囲が異なる2種類の半導体装置を供給可能にしている。
抵抗r17の両端には、アナログスイッチASW16の入力INと出力OUTが接続されており、アナログスイッチASW16の制御端子ASGには比較回路CMP12の出力が、ASGBには比較回路CMP12の出力をインバータINV1で反転した出力が接続されている。
A fuse F1 is connected in parallel to the resistor r16. By trimming, the voltage range that can be set by the voltage setting circuit VS1 can be changed depending on whether or not the fuse F1 is cut. Therefore, it is possible to supply two types of semiconductor devices having different voltage ranges in one circuit configuration. Yes.
An input IN and an output OUT of the analog switch ASW16 are connected to both ends of the resistor r17. The output of the comparison circuit CMP12 is connected to the control terminal ASG of the analog switch ASW16, and the output of the comparison circuit CMP12 is connected to the ASGB by the inverter INV1. Inverted output is connected.
抵抗r18の他端と端子Cell2の間に接続されたNMOSトランジスタM1aのゲートは、デコーダ13の出力OUT16Bに接続されている。
電圧設定回路VS1の出力電圧VSo1は、抵抗r0と抵抗r1の交点から取り出され、比較回路CMP12の反転入力に接続されている。
比較回路CMP12の非反転入力と端子Cell1(Vdd)間には、基準電圧Vr1が接続されている。
コード信号RC1a〜dの組み合わせが図6のNo.1〜15までの間は、アナログスイッチASW1〜15の何れか一つがオンしている。このとき、デコーダ13の出力OUT16Bはハイレベルになっているので、NMOSトランジスタM1aはオンとなり、直列抵抗を端子Cell2に接続する。また、抵抗r0の他端は電源Vddに接続されているので、電圧設定回路VS1の出力電圧VSo1は、電源電圧Vddを抵抗r0と抵抗1から18までの和で分圧した電圧となる。
The gate of the NMOS transistor M1a connected between the other end of the resistor r18 and the terminal Cell2 is connected to the output OUT16B of the
The output voltage VSo1 of the voltage setting circuit VS1 is extracted from the intersection of the resistor r0 and the resistor r1, and is connected to the inverting input of the comparison circuit CMP12.
A reference voltage Vr1 is connected between the non-inverting input of the comparison circuit CMP12 and the terminal Cell1 (Vdd).
While the combinations of the code signals RC1a to RC1d are Nos. 1 to 15 in FIG. 6, any one of the analog switches ASW1 to ASW1 is on. At this time, since the output OUT16B of the
今、アナログスイッチASWnがオンすると、そのアナログスイッチASWnの入力INと出力OUTに挟まれた抵抗r1〜抵抗rnがショートされるため、電圧設定回路VS1の出力電圧VSo1は低下する。すなわち、抵抗r0の電圧降下が大きくなるので、nが大きいほどモニタ電圧を低く設定することになる。
すなわち、コード信号RC1の組み合わせで、オンさせるアナログスイッチASWを任意に設定することで、キャパシタC1のバイパスを行うモニタ電圧を任意に設定することができる。
When the analog switch ASWn is turned on, the resistors r1 to rn sandwiched between the input IN and the output OUT of the analog switch ASWn are short-circuited, so that the output voltage VSo1 of the voltage setting circuit VS1 is lowered. That is, since the voltage drop of the resistor r0 increases, the monitor voltage is set lower as n increases.
That is, the monitor voltage for bypassing the capacitor C1 can be arbitrarily set by arbitrarily setting the analog switch ASW to be turned on by the combination of the code signal RC1.
キャパシタC1の充電初期は、端子Cell1と端子Cell2間の電圧が小さいので、抵抗r0の両端の電圧は基準電圧Vr1より小さく、比較回路CMP12の出力はローレベルとなる。キャパシタC1の充電が進んで抵抗r0の両端の電圧が基準電圧Vr1を超えると、比較回路CMP12の出力はハイレベルに反転する。これから先の動作は、図2で述べた通りである。 Since the voltage between the terminal Cell1 and the terminal Cell2 is small at the initial charging stage of the capacitor C1, the voltage across the resistor r0 is smaller than the reference voltage Vr1, and the output of the comparison circuit CMP12 is at a low level. When charging of the capacitor C1 proceeds and the voltage across the resistor r0 exceeds the reference voltage Vr1, the output of the comparison circuit CMP12 is inverted to a high level. The subsequent operation is as described in FIG.
制御回路2Aは、各々の並列モニタ回路に接続されているキャパシタが満充電したと判断すると、コード信号RC1a〜dを全てハイレベルにし、図6に示す組み合わせテーブルのNo.16の条件を出力する。その結果、デコーダ13の出力OUT16がハイレベル、OUT16Bがローレベルとなるので、NMOSトランジスタM1aはオフして、直列抵抗r0〜r18には電流が流れなくなる。更に、デコーダ13の出力OUT16は比較回路CMP12のイネーブル端子ENに接続されているので、比較回路CMP12の動作を禁止し、低消費電力のスタンバイモードに移行させる。
When the
図2に示したように、比較回路CMP11のイネーブル端子ENにも接続されているので、比較回路CMP11もスタンバイモードに移行する。
このように、並列モニタ回路をスタンバイ状態に切替える信号を、電圧設定回路VS1の電圧設定用コード信号RC1を全てハイレベルの組み合わせにしたので、何らかの原因で、半導体装置1Aと制御回路2Aの接続が外れ、半導体装置1Aのコード信号端子がオープンになった場合は、並列モニタ回路はスタンバイモードに移行するため、キャパシタC1〜nを異常充電することが無くなった。
さらに、スタンバイ専用の端子を設けることなく、スタンバイ動作を実現させることが可能となった。
As shown in FIG. 2, since it is also connected to the enable terminal EN of the comparison circuit CMP11, the comparison circuit CMP11 also shifts to the standby mode.
As described above, since the signals for switching the parallel monitor circuit to the standby state are all set to the high level combination of the voltage setting code signals RC1 of the voltage setting circuit VS1, the connection between the
Furthermore, standby operation can be realized without providing a dedicated terminal for standby.
最後に、抵抗r17とアナログスイッチASW16の動作を説明する。比較回路CMP12の出力がローレベルのときは、アナログスイッチASW16はオフとなり、抵抗r17が直列抵抗に加わる。しかし、比較回路CMP12の出力がハイレベルになるとアナログスイッチASW16はオンとなり、抵抗r17をショートするので、電圧設定回路VS1の出力電圧VSo1を低下させる。電圧設定回路VS1の出力電圧VSo1は比較回路CMP12の反転入力に接続されているので、結果的に比較回路CMP12の入力にヒステリシス特性を与えていることになる。 Finally, the operation of the resistor r17 and the analog switch ASW16 will be described. When the output of the comparison circuit CMP12 is at a low level, the analog switch ASW16 is turned off, and the resistor r17 is added to the series resistor. However, when the output of the comparison circuit CMP12 becomes high level, the analog switch ASW16 is turned on and the resistor r17 is short-circuited, so that the output voltage VSo1 of the voltage setting circuit VS1 is lowered. Since the output voltage VSo1 of the voltage setting circuit VS1 is connected to the inverting input of the comparison circuit CMP12, as a result, a hysteresis characteristic is given to the input of the comparison circuit CMP12.
図7は、本発明の複数の半導体装置間の制御端子の接続方法を示す図である。
図7に示すように、制御回路(コントロール用マイコン)2Aからの状態制御信号は上り信号になる。制御回路2Aからの状態制御信号が、IC1の低電圧側IC接続端子へ入力される。IC1に入力した上り信号は、内部回路で信号変換を施し、高電圧側IC接続端子からIC2の低電圧側IC接続端子へ入力される。これを繰り返して一番電圧の高いICまで状態制御信号を伝達する。
FIG. 7 is a diagram showing a method of connecting control terminals between a plurality of semiconductor devices according to the present invention.
As shown in FIG. 7, the state control signal from the control circuit (control microcomputer) 2A is an upstream signal. A state control signal from the
制御端子を整理すると、下り信号の低電圧側IC接続端子は一つ低電圧側ICへ信号を出力し、対応する下り信号の高電圧側IC接続端子へ入力される。上り信号の高電圧側IC接続端子は一つ高電圧側ICへ信号を出力し、対応する上り信号の低電圧側IC接続端子へ入力される。図7に示すように、制御端子は4種類存在し、高電圧側IC接続出力端子、高電圧側IC接続入力端子、低電圧側IC接続出力端子、および低電圧側IC接続入力端子となる。 When the control terminals are arranged, one low-voltage side IC connection terminal of the downstream signal outputs a signal to the low-voltage side IC and is input to the corresponding high-voltage side IC connection terminal of the downstream signal. The high voltage side IC connection terminal of the upstream signal outputs a signal to one high voltage side IC and is input to the corresponding low voltage side IC connection terminal of the upstream signal. As shown in FIG. 7, there are four types of control terminals, which are a high voltage side IC connection output terminal, a high voltage side IC connection input terminal, a low voltage side IC connection output terminal, and a low voltage side IC connection input terminal.
このように、直列に複数接続されたICの動作状態を最下部のICから一段ずつ上へコントロールするので、1つの信号につき状態制御のために2端子が必要となる。従って、複数の状態制御が必要な場合には、1つの状態のON/OFFに2端子使用することは、ICにした場合に製造コストの増加に繋がる。 As described above, since the operation state of a plurality of ICs connected in series is controlled upward from the lowermost IC one step at a time, two terminals are required for state control per signal. Therefore, when a plurality of state controls are required, using two terminals for ON / OFF of one state leads to an increase in manufacturing cost when an IC is used.
これを回避するために、本実施例では、電圧コードの必要がない状態制御信号とコード信号とのマージをとる方法と、状態制御信号をコード化して信号線をマージする方法を採用する。
これにより、並列モニタ回路内部をスタンバイモードにするための端子は勿論のこと、配線も不要にすることができる。また、端子の少ないパッケージを用いるので、パッケージのコストダウンも可能になる。
In order to avoid this, this embodiment employs a method of merging a state control signal and a code signal that do not require a voltage code, and a method of merging the state control signal and merging signal lines.
This eliminates the need for wiring as well as terminals for setting the parallel monitor circuit in the standby mode. Further, since a package with few terminals is used, the cost of the package can be reduced.
図8は、本発明の一実施例に係る制御端子の具体的接続方法を示す図である。
図8(a)は上り信号セット(低電圧側入力端子と高電圧側出力端子),(b)は下り信号セット(高電圧側入力端子と低電圧側出力端子)を示している。図に示すように、それぞれ高電圧側IC接続出力端子はNchオープンドレインであり、高電圧側IC接続入力端子はICのVssに接続された高抵抗素子の逆端子側で、かつインバータ入力端子、低電圧側IC接続出力端子はPchオープンドレインであり、低電圧側IC接続入力端子はICのVddに接続された高抵抗素子の逆端子側で、かつインバータ入力端子となる。
FIG. 8 is a diagram illustrating a specific connection method of control terminals according to an embodiment of the present invention.
FIG. 8A shows an upstream signal set (low voltage side input terminal and high voltage side output terminal), and FIG. 8B shows a downstream signal set (high voltage side input terminal and low voltage side output terminal). As shown in the figure, the high voltage side IC connection output terminal is an Nch open drain, the high voltage side IC connection input terminal is the reverse terminal side of the high resistance element connected to Vss of the IC, and the inverter input terminal, The low voltage side IC connection output terminal is a Pch open drain, and the low voltage side IC connection input terminal is the reverse terminal side of the high resistance element connected to Vdd of the IC, and also serves as an inverter input terminal.
図8(a)で、ICnの高電圧側IC接続出力端子のNchオープンドレインがONの場合、ICnの高電圧側IC接続出力端子はICnのVss電圧となる。対応する受け側のICn+1の低電圧側IC接続入力端子は、ICnのICのLOW信号を受けてICn+1のVddに接続された高抵抗素子には若干の電流が流れるが、インバータ入力にはLOW信号が入力される。ICn+1内部には信号が伝わり、更にICn+1の高電圧側IC接続出力端子のNchオープンドレインがONになり、ICn+2へ伝達されていく。
In FIG. 8A, when the Nch open drain of the high voltage side IC connection output terminal of ICn is ON, the high voltage side IC connection output terminal of ICn becomes the Vss voltage of ICn. The low voltage side IC connection input terminal of the corresponding receiving side ICn + 1 receives a LOW signal of the ICn IC, and a little current flows through the high resistance element connected to Vdd of the ICn + 1, but the LOW signal is supplied to the inverter input. Is entered. A signal is transmitted inside ICn + 1, and the Nch open drain of the high voltage side IC connection output terminal of ICn + 1 is turned ON and transmitted to
ICnの高電圧側IC接続出力端子のNchオープンドレインがOFFの場合、ICnの高電圧側IC接続出力端子は単独ではフローティングであるが、対応する受け側のICn+1の低電圧側IC接続入力端子に接続されたVddに接続された高抵抗素子に引っ張られることにより、ICn+1のVdd電圧になり、ICn+1の低電圧側IC接続入力端子のインバータ入力にはHIGH信号が入力される。ICn+1内部には信号が伝わり、更にICn+1の高電圧側IC接続出力端子のNchオープンドレインがOFFになり、ICn+2へ伝達されていく。
When the Nch open drain of the high voltage side IC connection output terminal of ICn is OFF, the high voltage side IC connection output terminal of ICn is floating alone, but the low voltage side IC connection input terminal of the corresponding receiving side ICn + 1 By being pulled by the high resistance element connected to the connected Vdd, the Vdd voltage of ICn + 1 is obtained, and a HIGH signal is input to the inverter input of the low voltage side IC connection input terminal of
図8(b)で、ICnの低電圧側IC接続出力端子のPchオープンドレインがONの場合、ICの低電圧側IC接続出力端子はICnのVdd電圧になる。対応する受け側のICn−1の高電圧側IC接続入力端子は、ICnのICのHIGH信号を受けて、ICn−1のVssに接続された高抵抗素子には若干の電流が流れるが、インバータ入力にはHIGH信号が入力される。ICn−1内部には信号が伝わり、更にICn−1の低電圧側IC接続出力端子のPchオープンドレインがONになり、ICn−2に伝達されていく。 In FIG. 8B, when the Pch open drain of the low voltage side IC connection output terminal of ICn is ON, the low voltage side IC connection output terminal of the IC becomes the Vdd voltage of ICn. The high voltage side IC connection input terminal of the corresponding receiving side ICn-1 receives a HIGH signal of the ICn IC, and a slight current flows through the high resistance element connected to Vss of the ICn-1, but the inverter A HIGH signal is input to the input. A signal is transmitted inside ICn-1, and the Pch open drain of the low voltage side IC connection output terminal of ICn-1 is turned on and transmitted to ICn-2.
ICnの低電圧側IC接続出力端子のPchオープンドレインがOFFの場合、ICnの低電圧側IC接続出力端子は単独ではフローティングであるが、対応する受け側のICn−1の高電圧側IC接続入力端子に接続されたVssに接続された高抵抗素子に引っ張られることにより、ICn−1のVss電圧になる。ICn−1の高電圧側IC接続入力端子のインバータ入力にはLOW信号が入力される。ICn−1内部には信号が伝わり、更にICn−1の低電圧側IC接続出力端子のPchオープンドレインがOFFになり、ICn−2へ伝達されていく。ただし、制御端子の構成は、上記内容の方式およびシステムに限定されるものでなく、その他種々の方式に対応するものである。 When the Pch open drain of the low voltage side IC connection output terminal of ICn is OFF, the low voltage side IC connection output terminal of ICn is floating alone, but the high voltage side IC connection input of the corresponding receiving side ICn-1 By being pulled by a high resistance element connected to Vss connected to the terminal, the Vss voltage of ICn-1 is obtained. A LOW signal is input to the inverter input of the high voltage side IC connection input terminal of ICn-1. A signal is transmitted inside ICn-1, and the Pch open drain of the low voltage side IC connection output terminal of ICn-1 is turned OFF and transmitted to ICn-2. However, the configuration of the control terminal is not limited to the above-described method and system, and corresponds to various other methods.
本発明では、制御回路2Aが外れた場合の誤動作を回避することができる。放電時は制御回路2Aを外して使用することを想定した場合、ICの動作は必要ないにもかかわらず、消費電力を必要とすることは問題であるので、暴走を回避させる。
すなわち、図8(a)で、ICの制御端子がオープンになった場合、NchオープンドレインはOFFとなり、ICnの高電圧側IC接続出力端子は単独ではフローティングであるが、対応する受け側のICn+1の低電圧側IC接続入力端子に接続されたVddに接続された高抵抗素子に引っ張られることにより、ICn+1のVdd電圧になる。
In the present invention, it is possible to avoid malfunction when the
That is, in FIG. 8A, when the control terminal of the IC is open, the Nch open drain is turned OFF, and the high voltage side IC connection output terminal of ICn is floating alone, but the corresponding receiving
本発明においては、制御回路2Aが外れて、ICの制御端子がオープンになった場合にも、終端処理なしでICの消費電流を削減する状態になるような回路構成を備えている。
1番目の方法は、図1に示すように、半導体装置1A内では、コード信号RCa〜dは全て半導体装置1Aの電源Vddに抵抗Ra〜dを介してプルアップされている。また、コード信号RCa〜dは、半導体装置1A内の全ての並列モニタ回路1〜5に接続されている。
このような構成のため、半導体装置1Aと制御回路2Aを接続しているコード信号RCa〜d線が、何らかの原因で外れてしまった場合には、コード信号RCa〜dは全てハイレベルとして扱われることになる。図6に示すテーブルに示すように、全てハイレベルの場合には、電圧設定回路の出力端子OUT16になってICの内部回路をスタンバイ状態にする。
In the present invention, even when the
In the first method, as shown in FIG. 1, in the
Due to such a configuration, when the code signals RCa to d connecting the
2番目の方法は、コード信号RCa〜dを、電圧設定コードが必要のない前記状態制御信号とのマージをとる方法である。すなわち、直列に複数接続されたICの動作状態を最下部のICから一段ずつ上へコントロールするので、1つの信号につき状態制御のために2端子が必要となる。従って、複数の状態制御が必要な場合には、1つの状態のON/OFFに2端子使用することは、ICにした場合に製造コストの増加に繋がる。
これを回避するために、電圧コードの必要がない状態制御信号とコード信号とのマージをとることにより、端子数を増加することなく、半導体装置1Aの内部をスタンバイ状態にすることができる。
The second method is a method of merging the code signals RCa to RCd with the state control signal that does not require a voltage setting code. That is, since the operation state of a plurality of ICs connected in series is controlled one step upward from the lowest IC, two terminals are required for state control per signal. Therefore, when a plurality of state controls are required, using two terminals for ON / OFF of one state leads to an increase in manufacturing cost when an IC is used.
In order to avoid this, by merging the state control signal that does not require a voltage code and the code signal, the inside of the
3番目の方法は、前記状態制御信号自体をコード化することで、信号線をマージする方法である。すなわち、前述のように、4種類の高電圧側IC接続出力端子、高電圧側IC接続入力端子、低電圧側IC接続出力端子、および低電圧側IC接続入力端子を介してコード化した状態制御信号で信号線をマージすることにより、端子数を増加することなく、半導体装置1Aの内部をスタンバイ状態にすることができる。
これにより、並列モニタ回路内部をスタンバイモードにするための端子は勿論のこと、
配線も不要にすることができる。また、端子の少ないパッケージを用いるので、パッケー
ジのコストダウンも可能になる。
The third method is a method of merging signal lines by coding the state control signal itself. That is, as described above, coded state control through four types of high voltage side IC connection output terminals, high voltage side IC connection input terminals, low voltage side IC connection output terminals, and low voltage side IC connection input terminals By merging signal lines with signals, the inside of the
As a result, the terminal for setting the inside of the parallel monitor circuit to the standby mode is, of course,
Wiring can also be eliminated. Further, since a package with few terminals is used, the cost of the package can be reduced.
1A…半導体装置に含まれている並列モニタ回路、2A…制御回路、
RCa〜RCd…コード信号線、Ra〜Rd…プルアップ抵抗、
Q1〜Q5…バイパストランジスタ、VS1…電圧設定回路、CMP1,2…比較回路、
OC1…出力制御回路、M1…パイバイドライブトランジスタ、
Out1〜5…比較回路の出力端子、Vr1,Vr2…基準電圧、13…デコーダ、
ASW1〜16…アナログスイッチ、INV1…インバータ、F1…ヒューズ、
M1a…充電完了信号生成用NchMOSトランジスタ、EN1…イネーブル端子、
10A…アナログスイッチを構成するNchMOSトランジスタ、
11A…アナログスイッチを構成するPchMOSトランジスタ。
1A: parallel monitor circuit included in semiconductor device, 2A: control circuit,
RCa to RCd: Code signal line, Ra to Rd: Pull-up resistor,
Q1 to Q5 ... bypass transistors, VS1 ... voltage setting circuit, CMP1, 2 ... comparison circuit,
OC1 ... Output control circuit, M1 ... Piby drive transistor,
Out1-5: Output terminals of the comparison circuit, Vr1, Vr2: Reference voltage, 13: Decoder,
ASW1-16 ... Analog switch, INV1 ... Inverter, F1 ... Fuse,
M1a: NchMOS transistor for charge completion signal generation, EN1: Enable terminal,
10A: NchMOS transistor constituting an analog switch,
11A: PchMOS transistor constituting an analog switch.
Claims (5)
前記複数個縦続接続されたICのうち隣接するICの制御端子間では、該制御端子の一つである下り信号の低電圧側IC接続出力端子が一つ低電圧側ICヘ状態制御信号を出力し、対応する下り信号の高電圧側IC接続入力端子へ入力し、該制御端子の一つである上り信号の高電圧側IC接続出力端子が一つ高電圧側ICへ状態制御信号を出力し、対応する上り信号の低電圧側IC接続入力端子へ入力し、
各ICの制御端子の一つである高電圧側IC接続出力端子がオープンの状態でOFFとなるNchオープンドレインのトランジスタを有し、
該ICの制御端子の一つである高電圧側IC接続出力端子は単独ではフローティングであるが、対応する受け側の上位側隣接ICの低電圧側IC接続入力端子に接続された(+)電源に接続された高抵抗素子からなる第2の抵抗に引っ張られて上位側隣接ICの(+)電源電圧になることを特徴とするキャパシタ充電回路。 When a voltage of each of the capacitors exceeds a monitor voltage set by a voltage setting circuit in order to apply a direct current power source to a plurality of capacitors connected in series and charge the capacitors evenly, controlling a bypass transistor that is connected to each parallel monitor circuit for bypassing the charging current of the capacitor plurality cascaded multiple series-connected IC, the voltage setting circuit of the parallel monitor circuits from the control circuit When all the code signals for setting the monitor voltage input to the IC are pulled up to the (+) power source of the IC via the first resistor and the control terminal of the IC is opened, Since all the input code signals are treated as high level, the standby mode signal is sent from the output terminal of the voltage setting circuit to the internal circuit of the IC. Out,
Among the plurality of cascaded ICs, between the control terminals of adjacent ICs, one low voltage side IC connection output terminal of the downstream signal that is one of the control terminals outputs a state control signal to the low voltage side IC. Then, the corresponding downstream signal is input to the high voltage side IC connection input terminal, and the high voltage side IC connection output terminal of the upstream signal which is one of the control terminals outputs a state control signal to one high voltage side IC. , Input to the low voltage side IC connection input terminal of the corresponding upstream signal,
It has an Nch open drain transistor which is turned off when the high voltage side IC connection output terminal which is one of the control terminals of each IC is open,
The high voltage side IC connection output terminal which is one of the control terminals of the IC is floating alone, but is connected to the low voltage side IC connection input terminal of the corresponding upper side adjacent IC on the receiving side (+) power supply A capacitor charging circuit , wherein the capacitor is pulled by a second resistor composed of a high resistance element connected to, and becomes a (+) power supply voltage of an upper side adjacent IC.
前記各ICの低電圧側IC接続出力端子がオープンの状態でOFFとなるPchオープンドレインのトランジスタを有し、
該ICの低電圧側IC接続出力端子は単独ではフローティングであるが、対応する受け側の下位側隣接ICの高電圧側IC接続入力端子に接続された(−)電源に接続された高抵抗素子からなる第3の抵抗に引っ張られて下位側隣接ICの(−)電源電圧になることを特徴とするキャパシタ充電回路。 The capacitor charging circuit according to claim 1,
A low-voltage side IC connection output terminal of each IC has a Pch open drain transistor that is OFF when the IC is open;
The low voltage side IC connection output terminal of the IC is floating alone, but the high resistance element connected to the (−) power source connected to the high voltage side IC connection input terminal of the corresponding lower side adjacent IC on the receiving side A capacitor charging circuit , wherein the capacitor charging circuit is pulled by a third resistor consisting of the above and becomes a (−) power supply voltage of a lower side adjacent IC.
前記ICの制御端子がオープンになった場合、前記電圧設定回路の出力端子からICの内部回路にスタンバイモード信号を送出することにより、該ICの内部回路を動作停止状態にすることを特徴とするキャパシタ充電回路。 The capacitor charging circuit according to claim 1 or 2,
When the control terminal of the IC is opened, a standby mode signal is sent from the output terminal of the voltage setting circuit to the internal circuit of the IC, thereby putting the internal circuit of the IC into an operation stop state. Capacitor charging circuit .
前記電圧設定回路に入力される全てのコード信号を、前記並列モニタ回路を複数備えたICを複数個縦続接続するときに各制御端子間で伝送される状態制御信号とマージをとり、
該ICの制御端子がオープンになった場合には、該電圧設定回路の出力端子からICの内部回路にスタンバイモード信号を送出することにより、該ICの内部回路を動作停止状態にすることを特徴とするキャパシタ充電回路。 The capacitor charging circuit according to claim 1 or 2,
All code signals input to the voltage setting circuit are merged with a state control signal transmitted between the control terminals when a plurality of ICs having a plurality of the parallel monitor circuits are cascaded,
When the control terminal of the IC is opened, a standby mode signal is sent from the output terminal of the voltage setting circuit to the internal circuit of the IC, thereby bringing the internal circuit of the IC into an operation stop state. Capacitor charging circuit .
前記電圧設定回路に入力される全てのコード信号を、前記並列モニタ回路を複数備えたICを複数個縦続接続するときに各制御端子間で伝送される状態制御信号自体をコード化し、
該ICの制御端子がオープンになった場合には、該電圧設定回路の出力端子からICの内部回路にスタンバイモード信号を送出することにより、前記キャパシタの異常電圧検出以外は動作停止状態にすることを特徴とするキャパシタ充電回路。 The capacitor charging circuit according to claim 1 or 2,
All the code signals input to the voltage setting circuit are encoded as state control signals themselves transmitted between the control terminals when a plurality of ICs including a plurality of the parallel monitor circuits are cascade-connected,
When the control terminal of the IC is open, a standby mode signal is sent from the output terminal of the voltage setting circuit to the internal circuit of the IC, so that the operation is stopped except for the abnormal voltage detection of the capacitor. A capacitor charging circuit .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004096103A JP4282008B2 (en) | 2004-03-29 | 2004-03-29 | Capacitor charging circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004096103A JP4282008B2 (en) | 2004-03-29 | 2004-03-29 | Capacitor charging circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005287154A JP2005287154A (en) | 2005-10-13 |
JP4282008B2 true JP4282008B2 (en) | 2009-06-17 |
Family
ID=35184961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004096103A Expired - Lifetime JP4282008B2 (en) | 2004-03-29 | 2004-03-29 | Capacitor charging circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4282008B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4846698B2 (en) * | 2007-12-04 | 2011-12-28 | 株式会社リコー | Parallel monitor circuit and semiconductor device using the same |
JP5510228B2 (en) * | 2010-09-15 | 2014-06-04 | ミツミ電機株式会社 | Protection circuit |
JP6110199B2 (en) * | 2013-04-26 | 2017-04-05 | ローム株式会社 | Storage element monitoring circuit, charging system, and integrated circuit |
-
2004
- 2004-03-29 JP JP2004096103A patent/JP4282008B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005287154A (en) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5793596A (en) | Floating positive circuit breaker | |
JP4982274B2 (en) | Battery state monitoring circuit and battery device | |
US6744151B2 (en) | Multi-channel power supply selector | |
JP4398432B2 (en) | Charge / discharge control circuit and rechargeable power supply | |
JP2001111403A (en) | System and method for controlling bidirectional switch | |
JP3254159B2 (en) | Charge / discharge control circuit | |
US7965065B2 (en) | Trimming circuit | |
JP2009195100A (en) | Battery state monitoring circuit and battery device | |
KR100818850B1 (en) | Battery state monitoring circuit | |
US20030095369A1 (en) | Battery protection by a sequential blowing fuse | |
EP2150868B1 (en) | User selectable pin for connection of an internal regulator to an external filter/stabilization capacitor and prevention of a current surge therebetween | |
US5324996A (en) | Floating fault tolerant input buffer circuit | |
JP4282008B2 (en) | Capacitor charging circuit | |
JP4078650B2 (en) | Parallel monitor circuit and semiconductor device using the same | |
US7489559B2 (en) | Recursive device for switching over a high potential greater than a nominal potential of a technology in which the device is made and related system and method | |
JP4846698B2 (en) | Parallel monitor circuit and semiconductor device using the same | |
JP4148172B2 (en) | Parallel monitor circuit and semiconductor device using the same | |
JP2008178292A (en) | Parallel monitor circuit and semiconductor device using it | |
JP2015057013A (en) | Battery pack equalizer | |
JP3944855B2 (en) | Capacitor charging semiconductor device | |
JP3361712B2 (en) | Charge / discharge control circuit | |
US4996451A (en) | Programmable static selection circuit for programmable devices | |
JP4088897B2 (en) | Parallel monitor circuit and semiconductor device using the same | |
JP3199550B2 (en) | Battery check circuit | |
JP2006230100A (en) | Semiconductor device for parallel monitor circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4282008 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |