JP4277599B2 - オフセット補正方法、オフセット補正回路及び電子ボリューム - Google Patents
オフセット補正方法、オフセット補正回路及び電子ボリューム Download PDFInfo
- Publication number
- JP4277599B2 JP4277599B2 JP2003196563A JP2003196563A JP4277599B2 JP 4277599 B2 JP4277599 B2 JP 4277599B2 JP 2003196563 A JP2003196563 A JP 2003196563A JP 2003196563 A JP2003196563 A JP 2003196563A JP 4277599 B2 JP4277599 B2 JP 4277599B2
- Authority
- JP
- Japan
- Prior art keywords
- offset
- output
- signal
- circuit
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 title claims description 59
- 238000000034 method Methods 0.000 title claims description 10
- 230000003321 amplification Effects 0.000 claims description 63
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 63
- 238000001514 detection method Methods 0.000 claims description 6
- 230000011664 signaling Effects 0.000 claims 1
- 102100021851 Calbindin Human genes 0.000 description 24
- 101000898082 Homo sapiens Calbindin Proteins 0.000 description 24
- 101001021643 Pseudozyma antarctica Lipase B Proteins 0.000 description 22
- 238000010586 diagram Methods 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 102100024735 Resistin Human genes 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 101150091950 retn gene Proteins 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 102100021849 Calretinin Human genes 0.000 description 2
- 101000898072 Homo sapiens Calretinin Proteins 0.000 description 2
- 101000821884 Homo sapiens Protein S100-G Proteins 0.000 description 2
- 102100021486 Protein S100-G Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45686—Indexing scheme relating to differential amplifiers the LC comprising one or more potentiometers, which are not shunting potentiometers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子ボリュームのオフセッットを補正するのに好適なオフセット補正方法、オフセット補正回路及び電子ボリュームに関する。
【０００２】
【従来の技術】
従来、増幅回路などを構成要素とするとともに、デジタル信号によって利得が制御される電子ボリュームがある。この電子ボリュームの出力に直流オフセットがある場合、増幅回路の利得を変えると出力の直流電位が変化し、雑音が発生してしまう。
【０００３】
ところで、増幅回路の一つであるオペアンプのオフセット電圧は、温度変動及び経年変化などによって変動する。したがって、オペアンプの製造段階においてオフセット電圧を補正することのみでは上記温度変動及び経年変化などで生ずるオフセット電圧を補正することができない。この問題に対応するため、オペアンプの製造段階以降においてオフセット電圧を補正する回路が考え出されている。
【０００４】
このような従来のオフセット電圧補正回路としては、オペアンプのオフセット電圧を測定し、そのオフセット電圧を補正値として該オペアンプの入力信号に加算することで、オフセット電圧補正を行うものが考え出されている（例えば、特許文献１参照）。
【０００５】
また、従来のオフセット電圧補正回路としては、オペアンプの入力差動部のそれぞれの負荷トランジスタと直列にＭＯＳトランジスタを追加し、それぞれのＭＯＳトランジスタのゲート−ドレイン間にコンデンサを接続し、双方のコンデンサの充電電圧を調整することによってＭＯＳトランジスタのゲート電圧を変えて、オペアンプのオフセット電圧補正を行うものが考え出されている。
【０００６】
また、一般にオペアンプのチップ内に大容量のコンデンサを配置することは困難であるため、上記従来のオフセット電圧補正回路では補正終了時にコンデンサに充電された電荷が短時間で放電されてしまい、一定の周期で常に補正をかける必要があった。そこで、従来においては、コンデンサを用いずに、オペアンプの出力電圧を所定の参照電圧と比較する比較手段（コンパレータ）を用いてオペアンプのオフセット電圧を補正するオフセット電圧補正回路が考え出されている（例えば、特許文献２参照）。
【０００７】
【特許文献１】
特公平１１−２８８８８３３号公報
【特許文献２】
特開平１１−８８０７１号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に記載されている従来のオフセット電圧補正回路では、オペアンプの入力信号に補正値を加算するので、そのオペアンプのダイナミックレンジ、歪率及び入出力インピーダンスなどが劣化するおそれがある。そこで、上記特許文献１に記載されているオフセット電圧補正回路を用いて電子ボリュームを構成した場合は、かかる電子ボリュームのダイナミックレンジ、歪率及び入出力インピーダンスなどが劣化するおそれがある。
【０００９】
また、上記特許文献２に記載されているオフセット電圧補正回路では、オペアンプのオフセットを高精度に零（キャンセル）にするためにはオペアンプのオフセット値を検出するためのコンパレータなどを性能が高精度である必要がある。そして、かかる高精度なコンパレータの設計及び製造は容易でなく多大な製造コストもかかる。
【００１０】
また、電子ボリュームの構成要素とされるオペアンプにオフセットがあると、そのオフセット値に応じた雑音が発生してしまう。さらに、増幅機能をもつ電子ボリュームにおいては、かかるオフセット値に応じた雑音が増幅率だけ大きくなって出力してしまう。そこで、従来においては、高精度にオペアンプのオフセットをなくして、雑音のない電子ボリュームを作ろうとすると、その設計及び製造は容易でなく多大な製造コストもかかってしまうという問題点もあった。
【００１１】
本発明は、上記問題を解決するためになされたもので、増幅回路のオフセットを簡便にかつ高精度に低減することができるオフセット補正方法、オフセット補正回路及び電子ボリュームを提供することを目的とする。
【００１２】
また、本発明は、電子ボリュームのオフセットを簡便にかつ高精度に低減することができるオフセット補正方法、オフセット補正回路及び電子ボリュームを提供することを目的とする。
【００１３】
また、本発明は、電子ボリュームにおいて生じるノイズであって増幅回路のオフセットが原因となるノイズを簡便にかつ高精度に低減することができる電子ボリュームを提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するため、この発明は以下の構成を有する。
即ち、請求項１に記載された発明は、増幅手段と該増幅手段のオフセットを検出して補正する信号を出力するオフセット判定手段とを有するオフセット補正回路であって、前記オフセット判定手段は、前記増幅手段の出力と基準値とを比較する比較手段と、前記比較手段の出力に応じてカウント・アップ又はカウント・ダウンするカウンタとを有し、前記増幅手段は、前記カウンタの出力によりオフセットが調整されるオフセット調整手段を有することを特徴とする。
【００１５】
本発明によれば、増幅手段のオフセット値を比較手段（コンパレータなど）及びカウンタを用いてデジタル値として検出することができる。そして、本発明によれば、そのデジタル値に基づいてオフセット調整手段の動作又は状態（例えば可変抵抗など、あるいは差動増幅回路の電流制限抵抗など）の値を高精度に制御することができる。したがって、本発明によれば、簡易な回路構成を用いて高精度に増幅回路のオフセットを補正することができる。
また、本発明によれば、オフセット補正の対象とされる増幅手段に、特別な入力信号を加える必要がないので、増幅手段のダイナミックレンジ、歪率及び入出力インピーダンスなどを劣化させることなく、その増幅手段のオフセットを高精度に補正することができる。
【００１６】
また、請求項２に記載された発明は、請求項１に記載されたオフセット補正回路において、前記オフセット調整手段が前記増幅手段の構成要素をなす初段増幅部の可変抵抗であり、該可変抵抗は、前記カウンタの出力により抵抗値が制御されるものであることを特徴とする。
本発明によれば、オフセット調整手段が増幅手段の初段増幅部の可変抵抗であるので、増幅手段のオフセットを効果的に簡便かつ高精度に補正することができる。例えばかかる初段増幅部の可変抵抗は、初段増幅部をなす差動増幅回路の電流制限抵抗とすることで、増幅手段のオフセットを効果的にかつ簡便に補正することができる。
【００１７】
また、請求項３に記載された発明は、請求項１に記載されたオフセット補正回路において、前記オフセット調節手段が、前記増幅手段のバイアスを前記カウンタの出力に基づいて変更するバイアス可変部と、前記増幅手段の構成要素をなす初段増幅部の可変抵抗部と、のうちの少なくとも一方を有することを特徴とする。
【００１８】
本発明によれば、増幅手段のバイアスと増幅手段の初段増幅部の可変抵抗部とのうちの一方、又は両方を前記カウンタの出力に基づいて制御するので、増幅手段のオフセットを簡素な回路構成により高精度に補正することができる。
【００１９】
また、請求項４に記載された発明は、請求項１乃至３のいずれか一項に記載されたオフセット補正回路が、電源投入がなされたことを検出してリセット信号を出力する電源投入検出手段をさらに備え、前記リセット信号は、前記オフセット判定手段の始動信号となることを特徴とする。
【００２０】
本発明によれば、オフセット補正の対象とされる増幅手段に電源が投入される時に、その増幅手段のオフセットを補正することができる。したがって、本発明によれば、増幅手段に電源が投入される毎に、すなわち増幅手段の起動時毎に、その増幅手段のオフセットを無くすことができるので、温度変動及び経年変化などによって増幅手段をなす素子の特性が変動しても、その増幅手段のオフセットを高精度にかつ簡易に無くすことができる。
【００２１】
また、請求項５に記載された発明に係る電子ボリュームは、入力信号が入力される入力部と、前記入力信号を増幅する増幅手段と、前記増幅手段から出力された出力信号が出力される出力部と、前記出力部から出力された出力信号と基準値とを比較する比較手段と、該比較手段の出力に応じてカウント・アップ又はカウント・ダウンするカウンタと、からなるオフセット判定手段と、前記増幅手段の構成要素であって、前記カウンタの出力によりオフセットが調整されるオフセット調整手段と、前記増幅手段から出力された出力信号を該増幅手段の入力信号の一部として負帰還させる可変抵抗器と、を有し、前記増幅手段及び前記可変抵抗器は、利得可変手段を構成していることを特徴とする。
【００２２】
本発明によれば、電子ボリュームの主要構成要素をなす増幅手段のオフセット値を、比較手段及びカウンタを用いてデジタル値として検出して高精度に補正することができる。そして、本発明によれば、電子ボリュームの主要構成要素をなす増幅手段に、特別な入力信号を加える必要がないので、増幅手段のダイナミックレンジ、歪率及び入出力インピーダンスなどを劣化させることなく、その増幅手段のオフセットを高精度に補正することができる。
ここで、電子ボリュームの出力に直流オフセットがある場合、その電子ボリュームの利得を変えると出力の直流電位が変化し、その電子ボリュームから雑音が発生することとなる。そして、増幅手段を持った電子ボリュームにおける出力の直流電位は、その増幅手段のオフセットによって決まる。さらに、増幅手段がある電子ボリュームでは、増幅手段のオフセット値は電子ボリュームの増幅率だけ倍増されて出力されるので、オフセットによる雑音発生の弊害は大きくなる。したがって、本発明によれば、雑音発生が少ない電子ボリュームを簡便に提供することができる。また、本発明によれば、温度変動及び経年変化などによって電子ボリュームをなす素子の特性が変動しても、雑音発生を抑えることができる電子ボリュームを簡便に提供することができる。
【００２３】
また、請求項６に記載された発明は、請求項５に記載された電子ボリュームにおいて、前記オフセット調整手段が、前記増幅手段の構成要素をなす初段増幅部の可変抵抗であり、該可変抵抗は、前記カウンタの出力により抵抗値が制御されるものであることを特徴とする。
【００２４】
本発明によれば、オフセット調整手段が増幅手段の初段増幅部の可変抵抗であるので、増幅手段のオフセットを効果的に簡便かつ高精度に補正することができる。
【００２５】
また、請求項７に記載された発明は、請求項５に記載された電子ボリュームにおいて、前記オフセット調節手段が、前記増幅手段のバイアスを前記カウンタの出力に基づいて変更するバイアス可変部と、前記増幅手段の構成要素をなす初段増幅部の可変抵抗部と、のうちの少なくとも一方を有することを特徴とする。
【００２６】
本発明によれば、電子ボリュームの主要構成要素をなす増幅手段のバイアスと増幅手段の初段増幅部の可変抵抗部とのうちの一方、又は両方を前記カウンタの出力に基づいて制御するので、増幅手段のオフセットを簡素な回路構成により高精度に補正することができる。
【００２７】
また、請求項８に記載された発明は、請求項５乃至７のいずれか一項に記載された電子ボリュームにおいて、電源投入がなされたことを検出してリセット信号を出力する電源投入検出手段をさらに備え、前記リセット信号は、前記オフセット判定手段の始動信号となることを特徴とする。
【００２８】
本発明によれば、電子ボリュームの主要構成要素をなすものであってオフセット補正の対象とされる増幅手段に電源が投入される時に、その増幅手段のオフセットを補正することができる。したがって、本発明によれば、増幅手段に電源が投入される毎に、すなわち増幅手段の起動時毎に、その増幅手段のオフセットを無くすことができるので、温度変動及び経年変化などによって増幅手段をなす素子の特性が変動しても、その増幅手段のオフセットを高精度にかつ簡易に無くすことができ、長期間にわたって雑音発生を抑えることができる電子ボリュームを簡便に提供することができる。
【００２９】
また、請求項９に記載された発明は、請求項５乃至８のいずれか一項に記載された電子ボリュームにおいて、リセット信号に基づいて前記利得可変手段におけるオフセット調整動作を起動させるとともに、前記カウンタの動作及び前記利得可変手段の利得を制御する制御回路と、前記制御回路から出力されたボリューム値信号に基づいて前記増幅手段の利得を可変する信号を生成して出力するデコーダと、前記増幅手段の利得を変更する構成要素であって前記ボリューム値信号に応じて分圧状態を変える分圧可変抵抗とをさらに備えることを特徴とする。
【００３０】
本発明によれば、電子ボリュームに電源が投入される毎に、その電子ボリュームの主要構成要素をなす増幅手段のオフセットを補正して無くすことができる。さらに、本発明によれば、オフセット補正をするときに、増幅手段の利得を大きく（例えば最大値）するので、かかるオフセット値を簡便な回路により高精度に検出して高精度に補正することができる。
【００３１】
また、請求項１０に記載された発明は、増幅手段のオフセットを補正するオフセット補正方法であって、前記増幅手段の出力と基準値とを比較し、該比較の結果に基づいてカウンタのカウント値をアップ又はダウンさせ、前記増幅手段のオフセットを調整するオフセット調整手段の動作を、前記カウント値に基づいて制御することを特徴とする。
【００３２】
本発明によれば、増幅手段のオフセット値をコンパレータなどの比較手段及びカウンタを用いてデジタル値として検出することができる。そして、本発明によれば、そのデジタル値に基づいてオフセット調整手段の動作又は状態（例えば可変抵抗など）を高精度に制御することができる。したがって、本発明によれば簡易な回路構成を用いて高精度に増幅手段のオフセットを補正することができる。
また、本発明によれば、オフセット補正の対象とされる増幅手段に、特別な入力信号を加える必要がないので、増幅手段のダイナミックレンジ、歪率及び入出力インピーダンスなどを劣化させることなく、その増幅手段のオフセットを高精度に補正することができる。
【００３３】
また、請求項１１に記載された発明は、請求項１０に記載されたオフセット補正方法において、前記増幅手段は増幅率が可変であり、前記オフセットの補正は前記増幅手段の増幅率を大きくした状態で行うことを特徴とする。
本発明によれば、オフセット補正をするときに、増幅手段の利得を大きく（例えば最大値）するので、かかるオフセット値を簡便な回路により高精度に検出して高精度に補正することができる。
【００３４】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態について説明する。
図１は本発明の実施形態に係る電子ボリュームの概要構成の一例を示すブロック図である。
【００３５】
（概要構成例）
図１に示す電子ボリューム１００は、入力端子（ＩＮ）に入力された入力信号に対して所定の利得でこれを増幅しこの増幅された信号を出力信号として出力端子（ＯＵＴ）から出力するものであり、外部からの信号によって抵抗値などを可変する利得可変部１と、利得可変部１のオフセットを補正するオフセット補正回路をなすオフセット判別回路１０とを備えている。利得可変部１は増幅回路であるオペアンプ２と、オペアンプ２の出力を負帰還する可変抵抗３とを備えている。
【００３６】
したがって、オペアンプ２及び可変抵抗３からなる利得可変部１の利得（増幅率）は、可変抵抗３を外部信号により変更することにより、制御することができる。そして、オフセット判別回路１０は、利得可変部１の構成要素であるオペアンプ２のオフセットを補正するオフセット補正回路である。
【００３７】
オペアンプ２は、複数段の増幅部を有する。そして、図２はオペアンプ２の初段増幅部を示す回路図である。このオペアンプ２の初段増幅部は、差動増幅回路を構成しており、定電流源と、トランジスタＴｒ１，Ｔｒ２と、可変抵抗Ｒ１，Ｒ２とを構成要素としている。トランジスタＴｒ１，Ｔｒ２それぞれの電流入力端は定電流源に接続されている。トランジスタＴｒ１の電流出力端は可変抵抗Ｒ１の一方端に接続されており、トランジスタＴｒ２の電流出力端は可変抵抗Ｒ２の一方端に接続されている。可変抵抗Ｒ１の他方端及び可変抵抗Ｒ２の他方端はそれぞれアースに接続されている。そして、トランジスタＴｒ１の制御端がオペアンプ２のプラス側入力端子となっており、トランジスタＴｒ２の制御端がオペアンプ２のマイナス側入力端子となっている。
【００３８】
このような構成のオペアンプ２における可変抵抗Ｒ１又は可変抵抗Ｒ２の値を、オフセット判別回路１０が可変することにより、オペアンプ２のオフセットが補正され実質的に零とされる。
【００３９】
また、このような構成において、例えば、可変抵抗Ｒ１の値を変化させた場合におけるオペアンプ２のオフセット電圧Ｖoffsetの影響度は、下記数式で表すことができる。
Ｖoffset＝Ｉｄ１×（△Ｒ１／Ｒ１）／ｇｍ
ここで、Ｉｄ１は可変抵抗Ｒ１を流れる電流であり、ｇｍはトランジスタＴｒ１の相互コンダクタンスである。そして、Ｒ１は可変抵抗Ｒ１の抵抗値であり、△Ｒ１は可変抵抗Ｒ１の抵抗値の変化分である。
【００４０】
オフセット判別回路１０は、コンパレータ１１と、カウンタ１２と、レジスタ１３とを有して構成されている。ここで、コンパレータ１１自体のオフセットが大きい場合は、オフセット判別回路１０のオフセット補正精度が悪くなってしまう。しかし、本実施形態では、オフセット判定時に利得可変部１の利得を大きくすることで、一般的なコンパレータ又はオペアンプを用いて、十分高精度にオフセット補正することができる。したがって、コンパレータ１１としてはオペアンプを用いることができる。また、レジスタ１３については、カウンタ１２にカウント値を保持することができればカウンタ１２の出力を直接利得可変部１に出力することとしてもよい。
【００４１】
利得可変部１の出力端子は、コンパレータ１１のマイナス側端子に接続されている。コンパレータ１１のプラス側端子はアースに接続されている。なお、これらのコンパレータ１１のプラス側端子とマイナス側端子とは、カウンタ１２及びオペアンプ２のオフセット補正方法に合わせて入れ違いに接続してもよい。
【００４２】
コンパレータ１１の出力端子は、カウンタ１２の入力端子に接続されている。カウンタ１２の出力端子は、レジスタ１３の入力端子に接続されている。レジスタ１３の出力端子は利得可変部１のオフセット制御端子に接続されている。オフセット制御端子に与えられたレジスタ１３の値により、オペアンプ２のオフセットが制御される。また、出力端子は、スイッチ２０によって利得可変部１の出力又はアースに接続される。
【００４３】
（概要動作例）
利得可変部１のオフセットは、利得可変部１の電源投入時すなわちオペアンプ２の電源投入時に、オフセット判別回路１０によってオフセット補正される。また、利得可変部１のオフセットは、利得可変部１（又は利得可変部１を含んでなる装置）の初期化シーケンスの一部として行うのが好ましい。
【００４４】
そこで、かかる電源投入時及びオフセット補正時においては、利得可変部１の出力によって異常事態が生じないように、スイッチ２０により出力（ＯＵＴ）が電子ボリュームから切り離されてアース（アナログ基準電位）される。
【００４５】
また、オフセット補正時においては、オフセット判別回路１０によって利得可変部１の増幅率が大きく（例えば最大値）に設定される。この増幅率の設定は、可変抵抗３の値を（例えばアースに最も近いタップにスイッチ接続）制御する信号をオフセット判別回路１０が電源投入時に出力することで行われる。このように、増幅率を大きく設定することでオフセット検出を容易にする。このとき、オペアンプ２のプラス側入力端子は、入力（ＩＮ）からの影響を除くために、アースに接続することが好ましい。さらに可変抵抗３のアース端子に接続すれば外部の影響を小さくすることができる。
【００４６】
この状態において、オフセット判別回路１０は、利得可変部１の出力を入力して、利得可変部１のオフセット（オペアンプ２のオフセット）を判別（検出）し、その判別結果に基づいてオペアンプ２の初段増幅部のオフセットをデジタル制御で調整する。このオペアンプ２の初段増幅部のオフセット調整は、図２に示す可変抵抗Ｒ１，Ｒ２を可変制御することにより行い、その可変制御は上記オペアンプ２のオフセット電圧Ｖoffsetの影響度を示す数式に基づいて行う。
【００４７】
オフセット判別回路１０におけるオフセットの判別は、次のように行われる。例えば、オフセットがプラス側に発生した場合、コンパレータ１１がオペアンプ２の出力電圧と基準値（アース電位）とを比較した結果に応じた信号を出力する。これにより、カウンタ１２はそのオフセットの大きさに応じた値だけカウント値をダウン（又はアップ）させる。すると、レジスタ１３は、カウンタ１２のカウント値を入力して保持するとともにオペアンプ２の可変抵抗Ｒ２（又は可変抵抗Ｒ１）の値を小さくする（又は大きくする）信号を出力する。これにより、オペアンプ２のオフセットは実質的に無くなる。
【００４８】
一方、オフセットがマイナス側に発生した場合、コンパレータ１１がオペアンプ２の出力電圧と基準値（アース電位）とを比較した結果に応じた信号を出力する。これにより、カウンタ１２はそのオフセットの大きさに応じた値だけカウント値をアップ（又はダウン）させる。すると、レジスタ１３は、カウンタ１２のカウント値を入力して保持するとともにオペアンプ２の可変抵抗Ｒ１（又は可変抵抗Ｒ２）の値を小さくする（又は大きくする）信号を出力する。これにより、オペアンプ２のオフセットは実質的に無くなる。
【００４９】
これらのように、オフセット判別回路１０は、利得可変部１のオフセット値であるアナログ値をデジタル信号に変換し、そのデジタル信号によってオペアンプ２の可変抵抗Ｒ１，Ｒ２を調整して、利得可変部１のオフセットを無くすことができる。この時のオフセット値をデジタル信号としてレジスタに保持することで、以後電子ボリューム１００をオフセットのない状態で動作させることができる。
【００５０】
また、本実施形態によれば、利得可変部１のオフセット補正をするときに利得可変部１の利得（増幅率）を大きくするので、そのオフセットもかかる増幅率だけ倍増されてオフセット判別回路１０に入力される。したがって、本実施形態によれば、コンパレータ１１の精度に対する影響を小さくして利得可変部１のオフセット補正をすることができ、コンパレータ１１として一般的なオペアンプなどを用いて高精度にオフセット補正することができる。
【００５１】
また、本実施形態によれば、利得可変部１の電源投入時にオフセットを補正するので、かかる増幅回路のオフセットをその電源投入時に回路状態及び周囲温度状態などに応じて高精度に無くすことができる。そして、本発明によれば、利得可変部１の電源投入時毎に、すなわち利得可変部１の初期化シーケンスの毎に、その利得可変部１のオフセットを無くすことができるので、温度変動及び経年変化などによってオペアンプ２をなす素子の特性が変動しても、そのオペアンプ２のオフセットを高精度にかつ簡易に無くすことができる。
【００５２】
また、本実施形態によれば、利得可変部１又はオペアンプ２に、特別な入力信号を加える必要がないので、利得可変部１のダイナミックレンジ、歪率及び入出力インピーダンスなどを劣化させることなく、その利得可変部１のオフセットを高精度に無くすことができる。
【００５３】
したがって、これらにより、本実施形態の電子ボリューム１００は、増幅回路（オペアンプ２）のオフセットを精密に補正することができるので、雑音発生が極めて少ない電子ボリュームとなることができる。
【００５４】
（具体的構成例）
次に、上記電子ボリューム１００の具体的な構成例について図３から図７を参照して説明する。図３は、電子ボリューム１００の具体的構成例を示すブロック図である。本電子ボリューム１００は図１に示す電子ボリューム１００と同様に利得可変部１と、オフセット判別回路１０とを備えている。なお、図３において図１に示す符号と同一符号のものは同一の機能を有するものとする。
【００５５】
利得可変部１は、オペアンプ２と、オペアンプ２の出力を負帰還する可変抵抗３と、オペアンプ２の入力信号を分圧する可変抵抗４と、外部信号に基づいて可変抵抗３，４を制御するデコーダ５とを備えている。デコーダ５は、オフセット判別回路１０から出力されたボリューム値信号（ゲイン制御信号）ＤＥＥを入力し、そのボリューム値信号ＤＥＥに基づいて信号ＳＡ，ＳＢを出力することで可変抵抗３，４を制御する。オペアンプ２は、オフセット判別回路１０から出力されたオフセット調整データ信号ＣＡＬＢによって構成要素の属性（抵抗値）が可変制御されオフセット補正される。
【００５６】
オフセット判別回路１０は、コンパレータ１１と、カウンタ１２と、パワーオンリセット回路１５と、発振回路１６と、分周回路１７と、制御回路１８とを備えている。電子ボリューム１の出力端は、コンパレータ１１のプラス側入力端子に接続されている。コンパレータ１１のマイナス側入力端子はアースに接続されている。
【００５７】
コンパレータ１１は、オフセット判別信号ＯＦＳを出力する。そして、コンパレータ１１の出力端子は、カウンタ１２の入力端子に接続されている。カウンタ１２の出力端子は、利得可変部１の入力端子に接続されている。そして、カウンタ１２は、オフセット調整データ信号ＣＡＬＢを利得可変部１に出力する。ここでは、図１に示したレジスタ１３が省略されている。これはカウンタ１２がデータ保持するように制御されているためである（後述）。また、カウンタ１２のカウント値（初期値など）は、制御回路１８から出力される設定信号ＳＥＴで設定される。また、カウンタ１２に入力されるクロック信号ＣＫＣＮＴは、制御回路１８の出力信号/ＭＡＳＫと分周回路１７の出力信号１６０ＵＳとの論理積することで生成される。
【００５８】
発振回路１６のクロック信号Ｃ２０ＵＳ（例えば周期２０μＳ）は、分周回路１７及び制御回路１８に入力される。分周回路１７は、入力した信号を１／８に分周して出力する。パワーオンリセット回路１５は、電子ボリューム１００が電源投入されると、リセット信号ＲＳＴＮを制御回路１８に出力するものであり、その電源投入がなされたことを検出する電源投入検出手段となる。
【００５９】
制御回路１８は、電子ボリューム１００全体の動作を制御するものであり、オフセットキャンセル・イネーブル信号/ＥＮＢＬを利得可変部１，コンパレータ１１及び発振回路１６に出力する。また、制御回路１８は、利得可変部１の増幅率（利得）を制御するボリューム値信号ＤＥＥを出力する。また、制御回路１８には、コンパレータ１１から出力されたオフセット判別信号ＯＦＳなどが入力される。
【００６０】
次に、利得可変部１の構成要素をなすオペアンプ２の具体的な構成例について図４から図６を参照して説明する。図４はオペアンプ２の構成例を示す要部回路図である。オペアンプ２は、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６，Ｔｒ７と、バイアス可変部４１と、可変抵抗Ｒ１，Ｒ２からなる可変抵抗部４２と、２つの定電流源とを有して構成されている。そして、トランジスタＴｒ１，Ｔｒ２，バイアス可変部４１と可変抵抗Ｒ１，Ｒ２とは初段増幅部を構成している。トランジスタＴｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６，Ｔｒ７は後段増幅部を構成している。
【００６１】
図５は、図４におけるバイアス可変部４１の具体例を示す回路図である。バイアス可変部４１は、トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３，Ｔｒ１４，Ｔｒ１５及びスイッチＳ１１，Ｓ１２，Ｓ１３，Ｓ１４からなるプラス側回路と、トランジスタＴｒ２１，Ｔｒ２２，Ｔｒ２３，Ｔｒ２４，Ｔｒ２５及びスイッチＳ２１，Ｓ２２，Ｓ２３，Ｓ２４からなるプラス側回路とで構成されている。このプラス側回路は、トランジスタＴｒ１と可変抵抗Ｒ１との間に設けられている。また、マイナス側回路は、トランジスタＴｒ２と可変抵抗Ｒ２との間に設けられている。各トランジスタの幅をＷ、長さをＬとし、その比Ｗ／Ｌ＝ｍとしたとき、トランジスタＴｒ１２のｍを１とすると、トランジスタＴｒ１３は２ｍ、トランジスタＴｒ１４は４ｍ、トランジスタＴｒ１５は８ｍとなる。すなわち、トランジスタＴｒ１３はトランジスタＴｒ１２相当のトランジスタを２個並列に接続したことと等価なトランジスタである。また、トランジスタＴｒ１４はトランジスタＴｒ１２相当のトランジスタを４個並列に接続したこと、トランジスタＴｒ１５はトランジスタＴｒ１２相当のトランジスタを８個並列に接続したこと、と等価なトランジスタである。トランジスタＴｒ１２のｍとトランジスタＴｒ２２のｍは同じである。
【００６２】
そして、トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３，Ｔｒ１４，Ｔｒ１５それぞれ入出力端は、並列に接続されている。また、トランジスタＴｒ２１，Ｔｒ２２，Ｔｒ２３，Ｔｒ２４，Ｔｒ２５それぞれ入出力端は、並列に接続されている。スイッチＳ１１，Ｓ１２，Ｓ１３，Ｓ１４は、トランジスタＴｒ１２，Ｔｒ１３，Ｔｒ１４，Ｔｒ１５それぞれのゲートに所定電圧Ｖｇ１を印加させるか否かを切り替えるスイッチである。
【００６３】
また、スイッチＳ２１，Ｓ２２，Ｓ２３，Ｓ２４は、トランジスタＴｒ２２，Ｔｒ２３，Ｔｒ２４，Ｔｒ２５それぞれのゲートに所定電圧Ｖｇ１を印加させるか否かを切り替えるスイッチである。そして、スイッチＳ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４は、オフセット判別回路１０から出力されるオフセット調整データ信号ＣＡＬＢによって制御される。各スイッチは、制御信号が「０」の時に各トランジスタのゲートはＶｇ１に、「１」の時に電源に接続（トランジスタはオフ）される。
【００６４】
ここで、オフセット調整データ信号ＣＡＬＢは、利得可変部１内のデコーダ２１（後述）により、スイッチＳ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４をそれぞれ制御する信号ＣＢ０・４，ＣＢ１・４，ＣＢ２・４，ＣＢ３・４，/(ＣＢ０)・/４，/(ＣＢ１)・/４，/(ＣＢ２)・/４，/(ＣＢ３)・/４に変換される。
上記において、「/」記号は、その記号の後に示す信号を反転させた信号であることを意味し、論理記号における「否定論理」を意味している。例えば、/(ＣＢ０)は、信号ＣＢ０を反転させた信号である。そして、「/(ＣＢ０)・/４」は信号ＣＢ０を反転させた信号と信号ＣＢ４を反転させた信号との論理績を意味している。以下の記載においても同様に表現する。
【００６５】
図６は、オペアンプ２における可変抵抗Ｒ１，Ｒ２からなる可変抵抗部４２の具体的な構成例を示す回路図である。可変抵抗部４２は、抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２と、スイッチＳ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ３５，Ｓ３６と、定電流源ＣＣ１，ＣＣ２，ＣＣ３，ＣＣ４とで構成されている。
各定電流源は、定電流源ＣＣ１の電流をｉとすると、定電流源ＣＣ２はその２倍の２ｉ、定電流源ＣＣ３はその３倍の３ｉ、定電流源ＣＣ４はその４倍の４ｉとなるように設定されている。
【００６６】
スイッチＳ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ３５，Ｓ３６は、オフセット調整データ信号ＣＡＬＢによりそれぞれ制御される。例えば、オフセット調整データ信号ＣＡＬＢが５ビット（ＬＳＢの第０ビットからＭＳＢの第４ビットまで）のデジタル信号からなるものとする。すると、スイッチＳ３１，Ｓ３２はオフセット調整データ信号ＣＡＬＢの第４ビットで制御され、スイッチＳ３３はオフセット調整データ信号ＣＡＬＢの第０ビットで制御され、スイッチＳ３４はオフセット調整データ信号ＣＡＬＢの第１ビットで制御され、スイッチＳ３５はオフセット調整データ信号ＣＡＬＢの第２ビットで制御され、スイッチＳ３６はオフセット調整データ信号ＣＡＬＢの第３ビットで制御されるものとする。
【００６７】
これらのように、利得可変部１内のオペアンプ２における初段増幅部をなす差動増幅回路のプラス側構成要素及びマイナス側構成要素の各特性は、オフセット調整データ信号ＣＡＬＢによってそれぞれ別個にデジタル制御される。したがって、利得可変部１内のオペアンプ２のオフセットは、オフセット調整データ信号ＣＡＬＢによって精密にかつ簡便に補正することができる。
【００６８】
図７は、利得可変部１の構成要素であってオフセット調整データ信号ＣＡＬＢを所望信号に変換するデコーダ２１の構成例を示す回路図である。デコーダ２１は、インバータ５１，５２，５３，５４，５５と、アンド回路６１，６２，６３，６４，６５，６６，６７，６８とで構成されている。そして、デコーダ２１は、オフセット調整データ信号ＣＡＬＢを、上記スイッチＳ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４をそれぞれ制御する信号ＣＢ０・４，ＣＢ１・４，ＣＢ２・４，ＣＢ３・４，/(ＣＢ０)・/４，/(ＣＢ１)・/４，/(ＣＢ２)・/４，/(ＣＢ３)・/４に変換して出力する。
【００６９】
（具体的動作例）
次に、上記電子ボリューム１００の具体的な動作について図８及び図９を参照して説明する。図８は、電子ボリューム１００の具体的動作例を示すフローチャートである。図９は、図３に示す電子ボリューム１００における各部の信号を示すタイミングチャートである。
【００７０】
先ず、電子ボリューム１００が電源投入され電源オンとされる（ステップＳ１）。
するとパワーオンリセット回路１５からリセット信号ＲＳＴＮが出力される。すると、制御回路１８は、リセット信号ＲＳＴＮを入力し、これによりオフセットキャンセル（補正）を始動すべく、オフセットキャンセル・イネーブル信号/ＥＮＢＬ（ローレベル）を出力する（ステップＳ２）。
このオフセットキャンセル（補正）の始動は、外部要求（信号/ＣＢ）に基づいて行ってもよい。
【００７１】
ステップＳ２におけるオフセットキャンセル・イネーブル信号/ＥＮＢＬ（ローレベル）の出力により、オフセット判別回路１０は始動される。そして、発振回路１６は、オフセットキャンセル・イネーブル信号/ＥＮＢＬ（ローレベル）を入力すると、発振し、例えば周期２０μＳのクロック信号Ｃ２０ＵＳを出力する。このとき制御回路１８から出力される出力信号/ＭＡＳＫはローレベルとされる。そして、出力信号/ＭＡＳＫがローレベルとなっている間（例えば１６０ｍｓ）、利得可変部１の利得（増幅率）を大きくし（例えば４６ｄＢ）、かつ利得可変部１の入力を無し（アース電位）にするように、制御回路１８がボリューム値信号（ゲイン制御信号）ＤＥＥを出力する。
【００７２】
このボリューム値信号ＤＥＥは利得可変部１のデコーダ（ボリュームレジスタ）５に保持される。そして、デコーダ５は、ボリューム値信号ＤＥＥを信号ＳＡ，ＳＢとして出力して、可変抵抗３，４の値を制御する。これにより、図３における可変抵抗３のタップは図中左端に設定され、オペアンプ２のプラス入力端子がアースに接続される。オペアンプ２のオフセットが正確に検出できる状態となる（ステップＳ３）。
例えば、可変抵抗３のタップが図中左端に設定されたとき、可変抵抗３におけるタップの図中左側の抵抗値が「１」とすると、同図中右側の抵抗値が「１９９」となるものとする。この１対１９９の抵抗比により、オペアンプ２及び可変抵抗３による利得が２００位（４６ｄＢ）となる。この状態とすることで、オペアンプ２のオフセットが４６ｄＢ増幅されて出力される。
【００７３】
また、ステップＳ３の状態では、カウンタ１２が入力するクロック信号ＣＫＣＮＴが発生していないので、カウンタ１２は計数していない。次いで、制御回路１８は、内蔵するマスクカウンタ（図示せず）によるゼロクロスタイマーカウンタを始動する。このマスクカウンタは、利得可変部１の本来の動作出力と、オフセット補正のための出力との切替タイミングを制御する機能を有している。また、マスクカウンタは、例えば分周回路１７を介して周期２０μＳのクロック信号Ｃ２０ＵＳを８０００計数することで１６０ｍｓ測定し、この１６０ｍｓだけ待ち状態をつくる（ステップＳ４）。
【００７４】
次いで、ステップＳ４の１６０ｍｓが経過すると、出力信号/ＭＡＳＫはハイレベルとなる。そして、出力信号/ＭＡＳＫがハイレベルとなると、カウンタ１２にはクロック信号ＣＫＣＮＴが入力され、カウンタ１２は計数動作が可能となり、オフセット判別信号ＯＦＳの検出が可能となる（ステップＳ５）。
【００７５】
ここで、カウンタ１２は５ビットカウンタで初期値が１０ｈ（１６進数の「１０」）に設定されている。そして、カウンタ１２は、オフセット判別信号ＯＦＳの状態に応じてアップ／ダウン動作を行うことで、利得可変部１のオフセット値を検出する。具体的には、オフセット判別信号ＯＦＳがハイレベルの時はカウントアップし、オフセット判別信号ＯＦＳがローレベルの時はカウントダウンする（ステップＳ６）。
【００７６】
そして、カウンタ１２の出力であるオフセット調整データ信号ＣＡＬＢによって利得可変部１におけるオペアンプ２のオフセットが１ステップ毎に調整される。図９に示す例では、オフセット判別信号ＯＦＳがハイレベルであるので、オフセット調整データ信号ＣＡＬＢは１０ｈ、１１ｈ、１２ｈ、…１Ｂｈと増加し、オフセットは段階的に下がってくる。これにより、図７に示すデコーダ２１の出力信号ＣＢ０・４，ＣＢ１・４，ＣＢ２・４，ＣＢ３・４，/(ＣＢ０)・/４，/(ＣＢ１)・/４，/(ＣＢ２)・/４，/(ＣＢ３)・/４は次のようになる。
【００７７】
オフセット調整データ信号ＣＡＬＢは１０ｈのとき、出力信号ＣＢ０・４，ＣＢ１・４，ＣＢ２・４，ＣＢ３・４，/(ＣＢ０)・/４，/(ＣＢ１)・/４，/(ＣＢ２)・/４，/(ＣＢ３)・/４は全てローレベルとなる。
【００７８】
バイアス可変部４１（図５）においては、スイッチＳ１１〜Ｓ１４，Ｓ２１〜Ｓ２４は全てＶｇ１側に接続され、＋側及び−側とも同じバイアス値となる。可変抵抗部４２（図６）においては、スイッチＳ３１のみオンとされ、他のスイッチは全てオフとされ、定電流源はどちらにも接続されない状態となる。
オフセット調整データ信号ＣＡＬＢは１１ｈ（ＣＡＬＢ４＝１，ＣＡＬＢ３＝０，ＣＡＬＢ２＝０，ＣＡＬＢ１＝０，ＣＡＬＢ０＝１）のとき、出力信号ＣＢ０・４の１つだけハイレベルとなり、他の出力信号ＣＢ１・４，ＣＢ２・４，ＣＢ３・４，/(ＣＢ０)・/４，/(ＣＢ１)・/４，/(ＣＢ２)・/４，/(ＣＢ３)・/４はローレベルとなる。
バイアス可変部４１（図５）においては、スイッチＳ１１のみ電源側となり、トランジスタＴｒ１２はオフとなり、＋側のバイアス値を上げる。可変抵抗部４２（図６）においては、スイッチＳ３１，Ｓ３３がオンとなり、＋側の電流を増やし（抵抗を小さくすることに相当する）、オフセット電圧を下げる。
【００７９】
オフセット調整データ信号ＣＡＬＢは１２ｈ（ＣＡＬＢ４＝１，ＣＡＬＢ３＝０，ＣＡＬＢ２＝０，ＣＡＬＢ１＝１，ＣＡＬＢ０＝０）のとき、出力信号ＣＢ１・４だけハイレベルとなり、他の出力信号ＣＢ０・４，ＣＢ２・４，ＣＢ３・４，/(ＣＢ０)・/４，/(ＣＢ１)・/４，/(ＣＢ２)・/４，/(ＣＢ３)・/４はローレベルとなる。
可変バイアス部４１（図５）においては、スイッチＳ１２のみ電源側となり、トランジスタＴｒ１３はオフとなる。可変抵抗部４２（図６）においては、スイッチＳ３１，Ｓ３２がオンとなり、＋側の電流をさらに増やす。オフセット電圧は、ＣＡＬＢ＝１１ｈの時よりさらに下がる。
【００８０】
これらにより、図５に示すＳ１１，Ｓ１２などが段階的に制御され、トランジスタＴｒ１２，Ｔｒ１３などがオフ状態となり、さらに図６に示すスイッチＳ３１，Ｓ３２などが段階的に制御され、＋側（又は−側）の電流を可変して、オペアンプ２のオフセットが段階的に補正される（ステップＳ７）。
【００８１】
次いで、制御回路１８は、オフセット判別信号ＯＦＳを監視していて、オフセット判別信号ＯＦＳがハイレベルからローレベルに反転したことを検出する（ステップＳ８）。
【００８２】
すると、制御回路１８は、オフセットキャンセル・イネーブル信号/ＥＮＢＬをハイレベルにし、出力信号/ＭＡＳＫをロウレベルとする。これにより、オフセット調整データ信号ＣＡＬＢはその時の値で保持され、オフセットキャンセル動作が終了する（ステップＳ９，Ｓ１０）。
そして、制御回路１８ないのマスクカウンタにおけるゼロクロスタイマーカウンタがリセットされる（ステップＳ１１）。
【００８３】
これらのように、電源投入時にリセット信号ＲＳＴＮによって、オフセットキャンセル動作が開始されるが、外部からの制御信号/ＣＢによって上記と同様の動作を開始してもよい。これは、上位のシステム制御部（ＣＰＵ）が必要に応じて電子ボリューム１００のオフセットキャンセル動作を行うときに用いられる。
【００８４】
また、これらにより、本実施形態の電子ボリューム１００は、構成要素とする増幅回路（オペアンプ２）のオフセットを精密に補正することができるので、雑音発生が極めて少ない電子ボリュームとなることができる。
【００８５】
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
上記実施形態では、オフセット調整のため、バイアス可変部４１と可変抵抗部４２との両方を備えた例を示したが、回路を構成するトランジスタ、オフセット出力値の要求などから、バイアス可変部４１と可変抵抗部４２とにおけるどちらか一方のみを用いる構成としてもよい。このような構成にすると、可変範囲は小さくなるが、回路構成をより簡素化することができる。
【００８６】
【発明の効果】
以上説明したように、本発明によれば、増幅回路のオフセットを簡便にかつ高精度に低減することができるオフセット補正回路及び電子ボリュームを提供することができる。
また、本発明によれば、電子ボリュームのオフセットを簡便にかつ高精度に低減することができるオフセット補正回路及び電子ボリュームを提供することができる。
また、本発明によれば、電子ボリュームにおいて生じるノイズであって増幅回路のオフセットが原因となるノイズを簡便にかつ高精度に低減することができる電子ボリュームを提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る電子ボリュームのブロック図である。
【図２】 同上の電子ボリュームにおけるオペアンプの初段増幅部の回路図である。
【図３】 同上の電子ボリュームの具体的構成例を示すブロック図である。
【図４】 同上の電子ボリュームにおけるオペアンプの要部回路図である。
【図５】 同上オペアンプのバイアス可変部の一部を示す回路図である。
【図６】 同上オペアンプの初段増幅回路の可変抵抗部の回路図である。
【図７】 同上の電子ボリュームにおけるオフセット調整用のデコーダを示す回路図である。
【図８】 同上の電子ボリュームの動作を示すフローチャートである。
【図９】 同上の電子ボリュームにおける各部の信号を示すタイミングチャートである。
【符号の説明】
１…利得可変部、２…オペアンプ、３，４…可変抵抗、５…デコーダ、１０…オフセット判別回路、１１…コンパレータ、１２…カウンタ、１３…レジスタ、１５…パワーオンリセット回路、１６…発振回路、１７…分周回路、１８…制御回路、２０…スイッチ、５１，５２，５３，５４，５５…インバータ、６１，６２，６３，６４，６５，６６，６７，６８…アンド回路、１００…電子ボリューム
【発明の属する技術分野】
本発明は、電子ボリュームのオフセッットを補正するのに好適なオフセット補正方法、オフセット補正回路及び電子ボリュームに関する。
【０００２】
【従来の技術】
従来、増幅回路などを構成要素とするとともに、デジタル信号によって利得が制御される電子ボリュームがある。この電子ボリュームの出力に直流オフセットがある場合、増幅回路の利得を変えると出力の直流電位が変化し、雑音が発生してしまう。
【０００３】
ところで、増幅回路の一つであるオペアンプのオフセット電圧は、温度変動及び経年変化などによって変動する。したがって、オペアンプの製造段階においてオフセット電圧を補正することのみでは上記温度変動及び経年変化などで生ずるオフセット電圧を補正することができない。この問題に対応するため、オペアンプの製造段階以降においてオフセット電圧を補正する回路が考え出されている。
【０００４】
このような従来のオフセット電圧補正回路としては、オペアンプのオフセット電圧を測定し、そのオフセット電圧を補正値として該オペアンプの入力信号に加算することで、オフセット電圧補正を行うものが考え出されている（例えば、特許文献１参照）。
【０００５】
また、従来のオフセット電圧補正回路としては、オペアンプの入力差動部のそれぞれの負荷トランジスタと直列にＭＯＳトランジスタを追加し、それぞれのＭＯＳトランジスタのゲート−ドレイン間にコンデンサを接続し、双方のコンデンサの充電電圧を調整することによってＭＯＳトランジスタのゲート電圧を変えて、オペアンプのオフセット電圧補正を行うものが考え出されている。
【０００６】
また、一般にオペアンプのチップ内に大容量のコンデンサを配置することは困難であるため、上記従来のオフセット電圧補正回路では補正終了時にコンデンサに充電された電荷が短時間で放電されてしまい、一定の周期で常に補正をかける必要があった。そこで、従来においては、コンデンサを用いずに、オペアンプの出力電圧を所定の参照電圧と比較する比較手段（コンパレータ）を用いてオペアンプのオフセット電圧を補正するオフセット電圧補正回路が考え出されている（例えば、特許文献２参照）。
【０００７】
【特許文献１】
特公平１１−２８８８８３３号公報
【特許文献２】
特開平１１−８８０７１号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に記載されている従来のオフセット電圧補正回路では、オペアンプの入力信号に補正値を加算するので、そのオペアンプのダイナミックレンジ、歪率及び入出力インピーダンスなどが劣化するおそれがある。そこで、上記特許文献１に記載されているオフセット電圧補正回路を用いて電子ボリュームを構成した場合は、かかる電子ボリュームのダイナミックレンジ、歪率及び入出力インピーダンスなどが劣化するおそれがある。
【０００９】
また、上記特許文献２に記載されているオフセット電圧補正回路では、オペアンプのオフセットを高精度に零（キャンセル）にするためにはオペアンプのオフセット値を検出するためのコンパレータなどを性能が高精度である必要がある。そして、かかる高精度なコンパレータの設計及び製造は容易でなく多大な製造コストもかかる。
【００１０】
また、電子ボリュームの構成要素とされるオペアンプにオフセットがあると、そのオフセット値に応じた雑音が発生してしまう。さらに、増幅機能をもつ電子ボリュームにおいては、かかるオフセット値に応じた雑音が増幅率だけ大きくなって出力してしまう。そこで、従来においては、高精度にオペアンプのオフセットをなくして、雑音のない電子ボリュームを作ろうとすると、その設計及び製造は容易でなく多大な製造コストもかかってしまうという問題点もあった。
【００１１】
本発明は、上記問題を解決するためになされたもので、増幅回路のオフセットを簡便にかつ高精度に低減することができるオフセット補正方法、オフセット補正回路及び電子ボリュームを提供することを目的とする。
【００１２】
また、本発明は、電子ボリュームのオフセットを簡便にかつ高精度に低減することができるオフセット補正方法、オフセット補正回路及び電子ボリュームを提供することを目的とする。
【００１３】
また、本発明は、電子ボリュームにおいて生じるノイズであって増幅回路のオフセットが原因となるノイズを簡便にかつ高精度に低減することができる電子ボリュームを提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するため、この発明は以下の構成を有する。
即ち、請求項１に記載された発明は、増幅手段と該増幅手段のオフセットを検出して補正する信号を出力するオフセット判定手段とを有するオフセット補正回路であって、前記オフセット判定手段は、前記増幅手段の出力と基準値とを比較する比較手段と、前記比較手段の出力に応じてカウント・アップ又はカウント・ダウンするカウンタとを有し、前記増幅手段は、前記カウンタの出力によりオフセットが調整されるオフセット調整手段を有することを特徴とする。
【００１５】
本発明によれば、増幅手段のオフセット値を比較手段（コンパレータなど）及びカウンタを用いてデジタル値として検出することができる。そして、本発明によれば、そのデジタル値に基づいてオフセット調整手段の動作又は状態（例えば可変抵抗など、あるいは差動増幅回路の電流制限抵抗など）の値を高精度に制御することができる。したがって、本発明によれば、簡易な回路構成を用いて高精度に増幅回路のオフセットを補正することができる。
また、本発明によれば、オフセット補正の対象とされる増幅手段に、特別な入力信号を加える必要がないので、増幅手段のダイナミックレンジ、歪率及び入出力インピーダンスなどを劣化させることなく、その増幅手段のオフセットを高精度に補正することができる。
【００１６】
また、請求項２に記載された発明は、請求項１に記載されたオフセット補正回路において、前記オフセット調整手段が前記増幅手段の構成要素をなす初段増幅部の可変抵抗であり、該可変抵抗は、前記カウンタの出力により抵抗値が制御されるものであることを特徴とする。
本発明によれば、オフセット調整手段が増幅手段の初段増幅部の可変抵抗であるので、増幅手段のオフセットを効果的に簡便かつ高精度に補正することができる。例えばかかる初段増幅部の可変抵抗は、初段増幅部をなす差動増幅回路の電流制限抵抗とすることで、増幅手段のオフセットを効果的にかつ簡便に補正することができる。
【００１７】
また、請求項３に記載された発明は、請求項１に記載されたオフセット補正回路において、前記オフセット調節手段が、前記増幅手段のバイアスを前記カウンタの出力に基づいて変更するバイアス可変部と、前記増幅手段の構成要素をなす初段増幅部の可変抵抗部と、のうちの少なくとも一方を有することを特徴とする。
【００１８】
本発明によれば、増幅手段のバイアスと増幅手段の初段増幅部の可変抵抗部とのうちの一方、又は両方を前記カウンタの出力に基づいて制御するので、増幅手段のオフセットを簡素な回路構成により高精度に補正することができる。
【００１９】
また、請求項４に記載された発明は、請求項１乃至３のいずれか一項に記載されたオフセット補正回路が、電源投入がなされたことを検出してリセット信号を出力する電源投入検出手段をさらに備え、前記リセット信号は、前記オフセット判定手段の始動信号となることを特徴とする。
【００２０】
本発明によれば、オフセット補正の対象とされる増幅手段に電源が投入される時に、その増幅手段のオフセットを補正することができる。したがって、本発明によれば、増幅手段に電源が投入される毎に、すなわち増幅手段の起動時毎に、その増幅手段のオフセットを無くすことができるので、温度変動及び経年変化などによって増幅手段をなす素子の特性が変動しても、その増幅手段のオフセットを高精度にかつ簡易に無くすことができる。
【００２１】
また、請求項５に記載された発明に係る電子ボリュームは、入力信号が入力される入力部と、前記入力信号を増幅する増幅手段と、前記増幅手段から出力された出力信号が出力される出力部と、前記出力部から出力された出力信号と基準値とを比較する比較手段と、該比較手段の出力に応じてカウント・アップ又はカウント・ダウンするカウンタと、からなるオフセット判定手段と、前記増幅手段の構成要素であって、前記カウンタの出力によりオフセットが調整されるオフセット調整手段と、前記増幅手段から出力された出力信号を該増幅手段の入力信号の一部として負帰還させる可変抵抗器と、を有し、前記増幅手段及び前記可変抵抗器は、利得可変手段を構成していることを特徴とする。
【００２２】
本発明によれば、電子ボリュームの主要構成要素をなす増幅手段のオフセット値を、比較手段及びカウンタを用いてデジタル値として検出して高精度に補正することができる。そして、本発明によれば、電子ボリュームの主要構成要素をなす増幅手段に、特別な入力信号を加える必要がないので、増幅手段のダイナミックレンジ、歪率及び入出力インピーダンスなどを劣化させることなく、その増幅手段のオフセットを高精度に補正することができる。
ここで、電子ボリュームの出力に直流オフセットがある場合、その電子ボリュームの利得を変えると出力の直流電位が変化し、その電子ボリュームから雑音が発生することとなる。そして、増幅手段を持った電子ボリュームにおける出力の直流電位は、その増幅手段のオフセットによって決まる。さらに、増幅手段がある電子ボリュームでは、増幅手段のオフセット値は電子ボリュームの増幅率だけ倍増されて出力されるので、オフセットによる雑音発生の弊害は大きくなる。したがって、本発明によれば、雑音発生が少ない電子ボリュームを簡便に提供することができる。また、本発明によれば、温度変動及び経年変化などによって電子ボリュームをなす素子の特性が変動しても、雑音発生を抑えることができる電子ボリュームを簡便に提供することができる。
【００２３】
また、請求項６に記載された発明は、請求項５に記載された電子ボリュームにおいて、前記オフセット調整手段が、前記増幅手段の構成要素をなす初段増幅部の可変抵抗であり、該可変抵抗は、前記カウンタの出力により抵抗値が制御されるものであることを特徴とする。
【００２４】
本発明によれば、オフセット調整手段が増幅手段の初段増幅部の可変抵抗であるので、増幅手段のオフセットを効果的に簡便かつ高精度に補正することができる。
【００２５】
また、請求項７に記載された発明は、請求項５に記載された電子ボリュームにおいて、前記オフセット調節手段が、前記増幅手段のバイアスを前記カウンタの出力に基づいて変更するバイアス可変部と、前記増幅手段の構成要素をなす初段増幅部の可変抵抗部と、のうちの少なくとも一方を有することを特徴とする。
【００２６】
本発明によれば、電子ボリュームの主要構成要素をなす増幅手段のバイアスと増幅手段の初段増幅部の可変抵抗部とのうちの一方、又は両方を前記カウンタの出力に基づいて制御するので、増幅手段のオフセットを簡素な回路構成により高精度に補正することができる。
【００２７】
また、請求項８に記載された発明は、請求項５乃至７のいずれか一項に記載された電子ボリュームにおいて、電源投入がなされたことを検出してリセット信号を出力する電源投入検出手段をさらに備え、前記リセット信号は、前記オフセット判定手段の始動信号となることを特徴とする。
【００２８】
本発明によれば、電子ボリュームの主要構成要素をなすものであってオフセット補正の対象とされる増幅手段に電源が投入される時に、その増幅手段のオフセットを補正することができる。したがって、本発明によれば、増幅手段に電源が投入される毎に、すなわち増幅手段の起動時毎に、その増幅手段のオフセットを無くすことができるので、温度変動及び経年変化などによって増幅手段をなす素子の特性が変動しても、その増幅手段のオフセットを高精度にかつ簡易に無くすことができ、長期間にわたって雑音発生を抑えることができる電子ボリュームを簡便に提供することができる。
【００２９】
また、請求項９に記載された発明は、請求項５乃至８のいずれか一項に記載された電子ボリュームにおいて、リセット信号に基づいて前記利得可変手段におけるオフセット調整動作を起動させるとともに、前記カウンタの動作及び前記利得可変手段の利得を制御する制御回路と、前記制御回路から出力されたボリューム値信号に基づいて前記増幅手段の利得を可変する信号を生成して出力するデコーダと、前記増幅手段の利得を変更する構成要素であって前記ボリューム値信号に応じて分圧状態を変える分圧可変抵抗とをさらに備えることを特徴とする。
【００３０】
本発明によれば、電子ボリュームに電源が投入される毎に、その電子ボリュームの主要構成要素をなす増幅手段のオフセットを補正して無くすことができる。さらに、本発明によれば、オフセット補正をするときに、増幅手段の利得を大きく（例えば最大値）するので、かかるオフセット値を簡便な回路により高精度に検出して高精度に補正することができる。
【００３１】
また、請求項１０に記載された発明は、増幅手段のオフセットを補正するオフセット補正方法であって、前記増幅手段の出力と基準値とを比較し、該比較の結果に基づいてカウンタのカウント値をアップ又はダウンさせ、前記増幅手段のオフセットを調整するオフセット調整手段の動作を、前記カウント値に基づいて制御することを特徴とする。
【００３２】
本発明によれば、増幅手段のオフセット値をコンパレータなどの比較手段及びカウンタを用いてデジタル値として検出することができる。そして、本発明によれば、そのデジタル値に基づいてオフセット調整手段の動作又は状態（例えば可変抵抗など）を高精度に制御することができる。したがって、本発明によれば簡易な回路構成を用いて高精度に増幅手段のオフセットを補正することができる。
また、本発明によれば、オフセット補正の対象とされる増幅手段に、特別な入力信号を加える必要がないので、増幅手段のダイナミックレンジ、歪率及び入出力インピーダンスなどを劣化させることなく、その増幅手段のオフセットを高精度に補正することができる。
【００３３】
また、請求項１１に記載された発明は、請求項１０に記載されたオフセット補正方法において、前記増幅手段は増幅率が可変であり、前記オフセットの補正は前記増幅手段の増幅率を大きくした状態で行うことを特徴とする。
本発明によれば、オフセット補正をするときに、増幅手段の利得を大きく（例えば最大値）するので、かかるオフセット値を簡便な回路により高精度に検出して高精度に補正することができる。
【００３４】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態について説明する。
図１は本発明の実施形態に係る電子ボリュームの概要構成の一例を示すブロック図である。
【００３５】
（概要構成例）
図１に示す電子ボリューム１００は、入力端子（ＩＮ）に入力された入力信号に対して所定の利得でこれを増幅しこの増幅された信号を出力信号として出力端子（ＯＵＴ）から出力するものであり、外部からの信号によって抵抗値などを可変する利得可変部１と、利得可変部１のオフセットを補正するオフセット補正回路をなすオフセット判別回路１０とを備えている。利得可変部１は増幅回路であるオペアンプ２と、オペアンプ２の出力を負帰還する可変抵抗３とを備えている。
【００３６】
したがって、オペアンプ２及び可変抵抗３からなる利得可変部１の利得（増幅率）は、可変抵抗３を外部信号により変更することにより、制御することができる。そして、オフセット判別回路１０は、利得可変部１の構成要素であるオペアンプ２のオフセットを補正するオフセット補正回路である。
【００３７】
オペアンプ２は、複数段の増幅部を有する。そして、図２はオペアンプ２の初段増幅部を示す回路図である。このオペアンプ２の初段増幅部は、差動増幅回路を構成しており、定電流源と、トランジスタＴｒ１，Ｔｒ２と、可変抵抗Ｒ１，Ｒ２とを構成要素としている。トランジスタＴｒ１，Ｔｒ２それぞれの電流入力端は定電流源に接続されている。トランジスタＴｒ１の電流出力端は可変抵抗Ｒ１の一方端に接続されており、トランジスタＴｒ２の電流出力端は可変抵抗Ｒ２の一方端に接続されている。可変抵抗Ｒ１の他方端及び可変抵抗Ｒ２の他方端はそれぞれアースに接続されている。そして、トランジスタＴｒ１の制御端がオペアンプ２のプラス側入力端子となっており、トランジスタＴｒ２の制御端がオペアンプ２のマイナス側入力端子となっている。
【００３８】
このような構成のオペアンプ２における可変抵抗Ｒ１又は可変抵抗Ｒ２の値を、オフセット判別回路１０が可変することにより、オペアンプ２のオフセットが補正され実質的に零とされる。
【００３９】
また、このような構成において、例えば、可変抵抗Ｒ１の値を変化させた場合におけるオペアンプ２のオフセット電圧Ｖoffsetの影響度は、下記数式で表すことができる。
Ｖoffset＝Ｉｄ１×（△Ｒ１／Ｒ１）／ｇｍ
ここで、Ｉｄ１は可変抵抗Ｒ１を流れる電流であり、ｇｍはトランジスタＴｒ１の相互コンダクタンスである。そして、Ｒ１は可変抵抗Ｒ１の抵抗値であり、△Ｒ１は可変抵抗Ｒ１の抵抗値の変化分である。
【００４０】
オフセット判別回路１０は、コンパレータ１１と、カウンタ１２と、レジスタ１３とを有して構成されている。ここで、コンパレータ１１自体のオフセットが大きい場合は、オフセット判別回路１０のオフセット補正精度が悪くなってしまう。しかし、本実施形態では、オフセット判定時に利得可変部１の利得を大きくすることで、一般的なコンパレータ又はオペアンプを用いて、十分高精度にオフセット補正することができる。したがって、コンパレータ１１としてはオペアンプを用いることができる。また、レジスタ１３については、カウンタ１２にカウント値を保持することができればカウンタ１２の出力を直接利得可変部１に出力することとしてもよい。
【００４１】
利得可変部１の出力端子は、コンパレータ１１のマイナス側端子に接続されている。コンパレータ１１のプラス側端子はアースに接続されている。なお、これらのコンパレータ１１のプラス側端子とマイナス側端子とは、カウンタ１２及びオペアンプ２のオフセット補正方法に合わせて入れ違いに接続してもよい。
【００４２】
コンパレータ１１の出力端子は、カウンタ１２の入力端子に接続されている。カウンタ１２の出力端子は、レジスタ１３の入力端子に接続されている。レジスタ１３の出力端子は利得可変部１のオフセット制御端子に接続されている。オフセット制御端子に与えられたレジスタ１３の値により、オペアンプ２のオフセットが制御される。また、出力端子は、スイッチ２０によって利得可変部１の出力又はアースに接続される。
【００４３】
（概要動作例）
利得可変部１のオフセットは、利得可変部１の電源投入時すなわちオペアンプ２の電源投入時に、オフセット判別回路１０によってオフセット補正される。また、利得可変部１のオフセットは、利得可変部１（又は利得可変部１を含んでなる装置）の初期化シーケンスの一部として行うのが好ましい。
【００４４】
そこで、かかる電源投入時及びオフセット補正時においては、利得可変部１の出力によって異常事態が生じないように、スイッチ２０により出力（ＯＵＴ）が電子ボリュームから切り離されてアース（アナログ基準電位）される。
【００４５】
また、オフセット補正時においては、オフセット判別回路１０によって利得可変部１の増幅率が大きく（例えば最大値）に設定される。この増幅率の設定は、可変抵抗３の値を（例えばアースに最も近いタップにスイッチ接続）制御する信号をオフセット判別回路１０が電源投入時に出力することで行われる。このように、増幅率を大きく設定することでオフセット検出を容易にする。このとき、オペアンプ２のプラス側入力端子は、入力（ＩＮ）からの影響を除くために、アースに接続することが好ましい。さらに可変抵抗３のアース端子に接続すれば外部の影響を小さくすることができる。
【００４６】
この状態において、オフセット判別回路１０は、利得可変部１の出力を入力して、利得可変部１のオフセット（オペアンプ２のオフセット）を判別（検出）し、その判別結果に基づいてオペアンプ２の初段増幅部のオフセットをデジタル制御で調整する。このオペアンプ２の初段増幅部のオフセット調整は、図２に示す可変抵抗Ｒ１，Ｒ２を可変制御することにより行い、その可変制御は上記オペアンプ２のオフセット電圧Ｖoffsetの影響度を示す数式に基づいて行う。
【００４７】
オフセット判別回路１０におけるオフセットの判別は、次のように行われる。例えば、オフセットがプラス側に発生した場合、コンパレータ１１がオペアンプ２の出力電圧と基準値（アース電位）とを比較した結果に応じた信号を出力する。これにより、カウンタ１２はそのオフセットの大きさに応じた値だけカウント値をダウン（又はアップ）させる。すると、レジスタ１３は、カウンタ１２のカウント値を入力して保持するとともにオペアンプ２の可変抵抗Ｒ２（又は可変抵抗Ｒ１）の値を小さくする（又は大きくする）信号を出力する。これにより、オペアンプ２のオフセットは実質的に無くなる。
【００４８】
一方、オフセットがマイナス側に発生した場合、コンパレータ１１がオペアンプ２の出力電圧と基準値（アース電位）とを比較した結果に応じた信号を出力する。これにより、カウンタ１２はそのオフセットの大きさに応じた値だけカウント値をアップ（又はダウン）させる。すると、レジスタ１３は、カウンタ１２のカウント値を入力して保持するとともにオペアンプ２の可変抵抗Ｒ１（又は可変抵抗Ｒ２）の値を小さくする（又は大きくする）信号を出力する。これにより、オペアンプ２のオフセットは実質的に無くなる。
【００４９】
これらのように、オフセット判別回路１０は、利得可変部１のオフセット値であるアナログ値をデジタル信号に変換し、そのデジタル信号によってオペアンプ２の可変抵抗Ｒ１，Ｒ２を調整して、利得可変部１のオフセットを無くすことができる。この時のオフセット値をデジタル信号としてレジスタに保持することで、以後電子ボリューム１００をオフセットのない状態で動作させることができる。
【００５０】
また、本実施形態によれば、利得可変部１のオフセット補正をするときに利得可変部１の利得（増幅率）を大きくするので、そのオフセットもかかる増幅率だけ倍増されてオフセット判別回路１０に入力される。したがって、本実施形態によれば、コンパレータ１１の精度に対する影響を小さくして利得可変部１のオフセット補正をすることができ、コンパレータ１１として一般的なオペアンプなどを用いて高精度にオフセット補正することができる。
【００５１】
また、本実施形態によれば、利得可変部１の電源投入時にオフセットを補正するので、かかる増幅回路のオフセットをその電源投入時に回路状態及び周囲温度状態などに応じて高精度に無くすことができる。そして、本発明によれば、利得可変部１の電源投入時毎に、すなわち利得可変部１の初期化シーケンスの毎に、その利得可変部１のオフセットを無くすことができるので、温度変動及び経年変化などによってオペアンプ２をなす素子の特性が変動しても、そのオペアンプ２のオフセットを高精度にかつ簡易に無くすことができる。
【００５２】
また、本実施形態によれば、利得可変部１又はオペアンプ２に、特別な入力信号を加える必要がないので、利得可変部１のダイナミックレンジ、歪率及び入出力インピーダンスなどを劣化させることなく、その利得可変部１のオフセットを高精度に無くすことができる。
【００５３】
したがって、これらにより、本実施形態の電子ボリューム１００は、増幅回路（オペアンプ２）のオフセットを精密に補正することができるので、雑音発生が極めて少ない電子ボリュームとなることができる。
【００５４】
（具体的構成例）
次に、上記電子ボリューム１００の具体的な構成例について図３から図７を参照して説明する。図３は、電子ボリューム１００の具体的構成例を示すブロック図である。本電子ボリューム１００は図１に示す電子ボリューム１００と同様に利得可変部１と、オフセット判別回路１０とを備えている。なお、図３において図１に示す符号と同一符号のものは同一の機能を有するものとする。
【００５５】
利得可変部１は、オペアンプ２と、オペアンプ２の出力を負帰還する可変抵抗３と、オペアンプ２の入力信号を分圧する可変抵抗４と、外部信号に基づいて可変抵抗３，４を制御するデコーダ５とを備えている。デコーダ５は、オフセット判別回路１０から出力されたボリューム値信号（ゲイン制御信号）ＤＥＥを入力し、そのボリューム値信号ＤＥＥに基づいて信号ＳＡ，ＳＢを出力することで可変抵抗３，４を制御する。オペアンプ２は、オフセット判別回路１０から出力されたオフセット調整データ信号ＣＡＬＢによって構成要素の属性（抵抗値）が可変制御されオフセット補正される。
【００５６】
オフセット判別回路１０は、コンパレータ１１と、カウンタ１２と、パワーオンリセット回路１５と、発振回路１６と、分周回路１７と、制御回路１８とを備えている。電子ボリューム１の出力端は、コンパレータ１１のプラス側入力端子に接続されている。コンパレータ１１のマイナス側入力端子はアースに接続されている。
【００５７】
コンパレータ１１は、オフセット判別信号ＯＦＳを出力する。そして、コンパレータ１１の出力端子は、カウンタ１２の入力端子に接続されている。カウンタ１２の出力端子は、利得可変部１の入力端子に接続されている。そして、カウンタ１２は、オフセット調整データ信号ＣＡＬＢを利得可変部１に出力する。ここでは、図１に示したレジスタ１３が省略されている。これはカウンタ１２がデータ保持するように制御されているためである（後述）。また、カウンタ１２のカウント値（初期値など）は、制御回路１８から出力される設定信号ＳＥＴで設定される。また、カウンタ１２に入力されるクロック信号ＣＫＣＮＴは、制御回路１８の出力信号/ＭＡＳＫと分周回路１７の出力信号１６０ＵＳとの論理積することで生成される。
【００５８】
発振回路１６のクロック信号Ｃ２０ＵＳ（例えば周期２０μＳ）は、分周回路１７及び制御回路１８に入力される。分周回路１７は、入力した信号を１／８に分周して出力する。パワーオンリセット回路１５は、電子ボリューム１００が電源投入されると、リセット信号ＲＳＴＮを制御回路１８に出力するものであり、その電源投入がなされたことを検出する電源投入検出手段となる。
【００５９】
制御回路１８は、電子ボリューム１００全体の動作を制御するものであり、オフセットキャンセル・イネーブル信号/ＥＮＢＬを利得可変部１，コンパレータ１１及び発振回路１６に出力する。また、制御回路１８は、利得可変部１の増幅率（利得）を制御するボリューム値信号ＤＥＥを出力する。また、制御回路１８には、コンパレータ１１から出力されたオフセット判別信号ＯＦＳなどが入力される。
【００６０】
次に、利得可変部１の構成要素をなすオペアンプ２の具体的な構成例について図４から図６を参照して説明する。図４はオペアンプ２の構成例を示す要部回路図である。オペアンプ２は、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６，Ｔｒ７と、バイアス可変部４１と、可変抵抗Ｒ１，Ｒ２からなる可変抵抗部４２と、２つの定電流源とを有して構成されている。そして、トランジスタＴｒ１，Ｔｒ２，バイアス可変部４１と可変抵抗Ｒ１，Ｒ２とは初段増幅部を構成している。トランジスタＴｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６，Ｔｒ７は後段増幅部を構成している。
【００６１】
図５は、図４におけるバイアス可変部４１の具体例を示す回路図である。バイアス可変部４１は、トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３，Ｔｒ１４，Ｔｒ１５及びスイッチＳ１１，Ｓ１２，Ｓ１３，Ｓ１４からなるプラス側回路と、トランジスタＴｒ２１，Ｔｒ２２，Ｔｒ２３，Ｔｒ２４，Ｔｒ２５及びスイッチＳ２１，Ｓ２２，Ｓ２３，Ｓ２４からなるプラス側回路とで構成されている。このプラス側回路は、トランジスタＴｒ１と可変抵抗Ｒ１との間に設けられている。また、マイナス側回路は、トランジスタＴｒ２と可変抵抗Ｒ２との間に設けられている。各トランジスタの幅をＷ、長さをＬとし、その比Ｗ／Ｌ＝ｍとしたとき、トランジスタＴｒ１２のｍを１とすると、トランジスタＴｒ１３は２ｍ、トランジスタＴｒ１４は４ｍ、トランジスタＴｒ１５は８ｍとなる。すなわち、トランジスタＴｒ１３はトランジスタＴｒ１２相当のトランジスタを２個並列に接続したことと等価なトランジスタである。また、トランジスタＴｒ１４はトランジスタＴｒ１２相当のトランジスタを４個並列に接続したこと、トランジスタＴｒ１５はトランジスタＴｒ１２相当のトランジスタを８個並列に接続したこと、と等価なトランジスタである。トランジスタＴｒ１２のｍとトランジスタＴｒ２２のｍは同じである。
【００６２】
そして、トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３，Ｔｒ１４，Ｔｒ１５それぞれ入出力端は、並列に接続されている。また、トランジスタＴｒ２１，Ｔｒ２２，Ｔｒ２３，Ｔｒ２４，Ｔｒ２５それぞれ入出力端は、並列に接続されている。スイッチＳ１１，Ｓ１２，Ｓ１３，Ｓ１４は、トランジスタＴｒ１２，Ｔｒ１３，Ｔｒ１４，Ｔｒ１５それぞれのゲートに所定電圧Ｖｇ１を印加させるか否かを切り替えるスイッチである。
【００６３】
また、スイッチＳ２１，Ｓ２２，Ｓ２３，Ｓ２４は、トランジスタＴｒ２２，Ｔｒ２３，Ｔｒ２４，Ｔｒ２５それぞれのゲートに所定電圧Ｖｇ１を印加させるか否かを切り替えるスイッチである。そして、スイッチＳ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４は、オフセット判別回路１０から出力されるオフセット調整データ信号ＣＡＬＢによって制御される。各スイッチは、制御信号が「０」の時に各トランジスタのゲートはＶｇ１に、「１」の時に電源に接続（トランジスタはオフ）される。
【００６４】
ここで、オフセット調整データ信号ＣＡＬＢは、利得可変部１内のデコーダ２１（後述）により、スイッチＳ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４をそれぞれ制御する信号ＣＢ０・４，ＣＢ１・４，ＣＢ２・４，ＣＢ３・４，/(ＣＢ０)・/４，/(ＣＢ１)・/４，/(ＣＢ２)・/４，/(ＣＢ３)・/４に変換される。
上記において、「/」記号は、その記号の後に示す信号を反転させた信号であることを意味し、論理記号における「否定論理」を意味している。例えば、/(ＣＢ０)は、信号ＣＢ０を反転させた信号である。そして、「/(ＣＢ０)・/４」は信号ＣＢ０を反転させた信号と信号ＣＢ４を反転させた信号との論理績を意味している。以下の記載においても同様に表現する。
【００６５】
図６は、オペアンプ２における可変抵抗Ｒ１，Ｒ２からなる可変抵抗部４２の具体的な構成例を示す回路図である。可変抵抗部４２は、抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２と、スイッチＳ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ３５，Ｓ３６と、定電流源ＣＣ１，ＣＣ２，ＣＣ３，ＣＣ４とで構成されている。
各定電流源は、定電流源ＣＣ１の電流をｉとすると、定電流源ＣＣ２はその２倍の２ｉ、定電流源ＣＣ３はその３倍の３ｉ、定電流源ＣＣ４はその４倍の４ｉとなるように設定されている。
【００６６】
スイッチＳ３１，Ｓ３２，Ｓ３３，Ｓ３４，Ｓ３５，Ｓ３６は、オフセット調整データ信号ＣＡＬＢによりそれぞれ制御される。例えば、オフセット調整データ信号ＣＡＬＢが５ビット（ＬＳＢの第０ビットからＭＳＢの第４ビットまで）のデジタル信号からなるものとする。すると、スイッチＳ３１，Ｓ３２はオフセット調整データ信号ＣＡＬＢの第４ビットで制御され、スイッチＳ３３はオフセット調整データ信号ＣＡＬＢの第０ビットで制御され、スイッチＳ３４はオフセット調整データ信号ＣＡＬＢの第１ビットで制御され、スイッチＳ３５はオフセット調整データ信号ＣＡＬＢの第２ビットで制御され、スイッチＳ３６はオフセット調整データ信号ＣＡＬＢの第３ビットで制御されるものとする。
【００６７】
これらのように、利得可変部１内のオペアンプ２における初段増幅部をなす差動増幅回路のプラス側構成要素及びマイナス側構成要素の各特性は、オフセット調整データ信号ＣＡＬＢによってそれぞれ別個にデジタル制御される。したがって、利得可変部１内のオペアンプ２のオフセットは、オフセット調整データ信号ＣＡＬＢによって精密にかつ簡便に補正することができる。
【００６８】
図７は、利得可変部１の構成要素であってオフセット調整データ信号ＣＡＬＢを所望信号に変換するデコーダ２１の構成例を示す回路図である。デコーダ２１は、インバータ５１，５２，５３，５４，５５と、アンド回路６１，６２，６３，６４，６５，６６，６７，６８とで構成されている。そして、デコーダ２１は、オフセット調整データ信号ＣＡＬＢを、上記スイッチＳ１１，Ｓ１２，Ｓ１３，Ｓ１４，Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４をそれぞれ制御する信号ＣＢ０・４，ＣＢ１・４，ＣＢ２・４，ＣＢ３・４，/(ＣＢ０)・/４，/(ＣＢ１)・/４，/(ＣＢ２)・/４，/(ＣＢ３)・/４に変換して出力する。
【００６９】
（具体的動作例）
次に、上記電子ボリューム１００の具体的な動作について図８及び図９を参照して説明する。図８は、電子ボリューム１００の具体的動作例を示すフローチャートである。図９は、図３に示す電子ボリューム１００における各部の信号を示すタイミングチャートである。
【００７０】
先ず、電子ボリューム１００が電源投入され電源オンとされる（ステップＳ１）。
するとパワーオンリセット回路１５からリセット信号ＲＳＴＮが出力される。すると、制御回路１８は、リセット信号ＲＳＴＮを入力し、これによりオフセットキャンセル（補正）を始動すべく、オフセットキャンセル・イネーブル信号/ＥＮＢＬ（ローレベル）を出力する（ステップＳ２）。
このオフセットキャンセル（補正）の始動は、外部要求（信号/ＣＢ）に基づいて行ってもよい。
【００７１】
ステップＳ２におけるオフセットキャンセル・イネーブル信号/ＥＮＢＬ（ローレベル）の出力により、オフセット判別回路１０は始動される。そして、発振回路１６は、オフセットキャンセル・イネーブル信号/ＥＮＢＬ（ローレベル）を入力すると、発振し、例えば周期２０μＳのクロック信号Ｃ２０ＵＳを出力する。このとき制御回路１８から出力される出力信号/ＭＡＳＫはローレベルとされる。そして、出力信号/ＭＡＳＫがローレベルとなっている間（例えば１６０ｍｓ）、利得可変部１の利得（増幅率）を大きくし（例えば４６ｄＢ）、かつ利得可変部１の入力を無し（アース電位）にするように、制御回路１８がボリューム値信号（ゲイン制御信号）ＤＥＥを出力する。
【００７２】
このボリューム値信号ＤＥＥは利得可変部１のデコーダ（ボリュームレジスタ）５に保持される。そして、デコーダ５は、ボリューム値信号ＤＥＥを信号ＳＡ，ＳＢとして出力して、可変抵抗３，４の値を制御する。これにより、図３における可変抵抗３のタップは図中左端に設定され、オペアンプ２のプラス入力端子がアースに接続される。オペアンプ２のオフセットが正確に検出できる状態となる（ステップＳ３）。
例えば、可変抵抗３のタップが図中左端に設定されたとき、可変抵抗３におけるタップの図中左側の抵抗値が「１」とすると、同図中右側の抵抗値が「１９９」となるものとする。この１対１９９の抵抗比により、オペアンプ２及び可変抵抗３による利得が２００位（４６ｄＢ）となる。この状態とすることで、オペアンプ２のオフセットが４６ｄＢ増幅されて出力される。
【００７３】
また、ステップＳ３の状態では、カウンタ１２が入力するクロック信号ＣＫＣＮＴが発生していないので、カウンタ１２は計数していない。次いで、制御回路１８は、内蔵するマスクカウンタ（図示せず）によるゼロクロスタイマーカウンタを始動する。このマスクカウンタは、利得可変部１の本来の動作出力と、オフセット補正のための出力との切替タイミングを制御する機能を有している。また、マスクカウンタは、例えば分周回路１７を介して周期２０μＳのクロック信号Ｃ２０ＵＳを８０００計数することで１６０ｍｓ測定し、この１６０ｍｓだけ待ち状態をつくる（ステップＳ４）。
【００７４】
次いで、ステップＳ４の１６０ｍｓが経過すると、出力信号/ＭＡＳＫはハイレベルとなる。そして、出力信号/ＭＡＳＫがハイレベルとなると、カウンタ１２にはクロック信号ＣＫＣＮＴが入力され、カウンタ１２は計数動作が可能となり、オフセット判別信号ＯＦＳの検出が可能となる（ステップＳ５）。
【００７５】
ここで、カウンタ１２は５ビットカウンタで初期値が１０ｈ（１６進数の「１０」）に設定されている。そして、カウンタ１２は、オフセット判別信号ＯＦＳの状態に応じてアップ／ダウン動作を行うことで、利得可変部１のオフセット値を検出する。具体的には、オフセット判別信号ＯＦＳがハイレベルの時はカウントアップし、オフセット判別信号ＯＦＳがローレベルの時はカウントダウンする（ステップＳ６）。
【００７６】
そして、カウンタ１２の出力であるオフセット調整データ信号ＣＡＬＢによって利得可変部１におけるオペアンプ２のオフセットが１ステップ毎に調整される。図９に示す例では、オフセット判別信号ＯＦＳがハイレベルであるので、オフセット調整データ信号ＣＡＬＢは１０ｈ、１１ｈ、１２ｈ、…１Ｂｈと増加し、オフセットは段階的に下がってくる。これにより、図７に示すデコーダ２１の出力信号ＣＢ０・４，ＣＢ１・４，ＣＢ２・４，ＣＢ３・４，/(ＣＢ０)・/４，/(ＣＢ１)・/４，/(ＣＢ２)・/４，/(ＣＢ３)・/４は次のようになる。
【００７７】
オフセット調整データ信号ＣＡＬＢは１０ｈのとき、出力信号ＣＢ０・４，ＣＢ１・４，ＣＢ２・４，ＣＢ３・４，/(ＣＢ０)・/４，/(ＣＢ１)・/４，/(ＣＢ２)・/４，/(ＣＢ３)・/４は全てローレベルとなる。
【００７８】
バイアス可変部４１（図５）においては、スイッチＳ１１〜Ｓ１４，Ｓ２１〜Ｓ２４は全てＶｇ１側に接続され、＋側及び−側とも同じバイアス値となる。可変抵抗部４２（図６）においては、スイッチＳ３１のみオンとされ、他のスイッチは全てオフとされ、定電流源はどちらにも接続されない状態となる。
オフセット調整データ信号ＣＡＬＢは１１ｈ（ＣＡＬＢ４＝１，ＣＡＬＢ３＝０，ＣＡＬＢ２＝０，ＣＡＬＢ１＝０，ＣＡＬＢ０＝１）のとき、出力信号ＣＢ０・４の１つだけハイレベルとなり、他の出力信号ＣＢ１・４，ＣＢ２・４，ＣＢ３・４，/(ＣＢ０)・/４，/(ＣＢ１)・/４，/(ＣＢ２)・/４，/(ＣＢ３)・/４はローレベルとなる。
バイアス可変部４１（図５）においては、スイッチＳ１１のみ電源側となり、トランジスタＴｒ１２はオフとなり、＋側のバイアス値を上げる。可変抵抗部４２（図６）においては、スイッチＳ３１，Ｓ３３がオンとなり、＋側の電流を増やし（抵抗を小さくすることに相当する）、オフセット電圧を下げる。
【００７９】
オフセット調整データ信号ＣＡＬＢは１２ｈ（ＣＡＬＢ４＝１，ＣＡＬＢ３＝０，ＣＡＬＢ２＝０，ＣＡＬＢ１＝１，ＣＡＬＢ０＝０）のとき、出力信号ＣＢ１・４だけハイレベルとなり、他の出力信号ＣＢ０・４，ＣＢ２・４，ＣＢ３・４，/(ＣＢ０)・/４，/(ＣＢ１)・/４，/(ＣＢ２)・/４，/(ＣＢ３)・/４はローレベルとなる。
可変バイアス部４１（図５）においては、スイッチＳ１２のみ電源側となり、トランジスタＴｒ１３はオフとなる。可変抵抗部４２（図６）においては、スイッチＳ３１，Ｓ３２がオンとなり、＋側の電流をさらに増やす。オフセット電圧は、ＣＡＬＢ＝１１ｈの時よりさらに下がる。
【００８０】
これらにより、図５に示すＳ１１，Ｓ１２などが段階的に制御され、トランジスタＴｒ１２，Ｔｒ１３などがオフ状態となり、さらに図６に示すスイッチＳ３１，Ｓ３２などが段階的に制御され、＋側（又は−側）の電流を可変して、オペアンプ２のオフセットが段階的に補正される（ステップＳ７）。
【００８１】
次いで、制御回路１８は、オフセット判別信号ＯＦＳを監視していて、オフセット判別信号ＯＦＳがハイレベルからローレベルに反転したことを検出する（ステップＳ８）。
【００８２】
すると、制御回路１８は、オフセットキャンセル・イネーブル信号/ＥＮＢＬをハイレベルにし、出力信号/ＭＡＳＫをロウレベルとする。これにより、オフセット調整データ信号ＣＡＬＢはその時の値で保持され、オフセットキャンセル動作が終了する（ステップＳ９，Ｓ１０）。
そして、制御回路１８ないのマスクカウンタにおけるゼロクロスタイマーカウンタがリセットされる（ステップＳ１１）。
【００８３】
これらのように、電源投入時にリセット信号ＲＳＴＮによって、オフセットキャンセル動作が開始されるが、外部からの制御信号/ＣＢによって上記と同様の動作を開始してもよい。これは、上位のシステム制御部（ＣＰＵ）が必要に応じて電子ボリューム１００のオフセットキャンセル動作を行うときに用いられる。
【００８４】
また、これらにより、本実施形態の電子ボリューム１００は、構成要素とする増幅回路（オペアンプ２）のオフセットを精密に補正することができるので、雑音発生が極めて少ない電子ボリュームとなることができる。
【００８５】
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
上記実施形態では、オフセット調整のため、バイアス可変部４１と可変抵抗部４２との両方を備えた例を示したが、回路を構成するトランジスタ、オフセット出力値の要求などから、バイアス可変部４１と可変抵抗部４２とにおけるどちらか一方のみを用いる構成としてもよい。このような構成にすると、可変範囲は小さくなるが、回路構成をより簡素化することができる。
【００８６】
【発明の効果】
以上説明したように、本発明によれば、増幅回路のオフセットを簡便にかつ高精度に低減することができるオフセット補正回路及び電子ボリュームを提供することができる。
また、本発明によれば、電子ボリュームのオフセットを簡便にかつ高精度に低減することができるオフセット補正回路及び電子ボリュームを提供することができる。
また、本発明によれば、電子ボリュームにおいて生じるノイズであって増幅回路のオフセットが原因となるノイズを簡便にかつ高精度に低減することができる電子ボリュームを提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る電子ボリュームのブロック図である。
【図２】 同上の電子ボリュームにおけるオペアンプの初段増幅部の回路図である。
【図３】 同上の電子ボリュームの具体的構成例を示すブロック図である。
【図４】 同上の電子ボリュームにおけるオペアンプの要部回路図である。
【図５】 同上オペアンプのバイアス可変部の一部を示す回路図である。
【図６】 同上オペアンプの初段増幅回路の可変抵抗部の回路図である。
【図７】 同上の電子ボリュームにおけるオフセット調整用のデコーダを示す回路図である。
【図８】 同上の電子ボリュームの動作を示すフローチャートである。
【図９】 同上の電子ボリュームにおける各部の信号を示すタイミングチャートである。
【符号の説明】
１…利得可変部、２…オペアンプ、３，４…可変抵抗、５…デコーダ、１０…オフセット判別回路、１１…コンパレータ、１２…カウンタ、１３…レジスタ、１５…パワーオンリセット回路、１６…発振回路、１７…分周回路、１８…制御回路、２０…スイッチ、５１，５２，５３，５４，５５…インバータ、６１，６２，６３，６４，６５，６６，６７，６８…アンド回路、１００…電子ボリューム
Claims (7)
- 増幅手段と該増幅手段のオフセットを検出して補正する信号を出力するオフセット判定手段とを有するオフセット補正回路であって、
前記オフセット判定手段は、
前記増幅手段の出力と基準値とを比較する比較手段と、
前記比較手段の出力に応じてカウント・アップ又はカウント・ダウンするカウンタとを有し、
前記増幅手段は、
前記カウンタの出力によりオフセットが調整されるオフセット調整手段を有し、
前記オフセット調整手段は、
前記増幅手段のバイアスを前記カウンタの出力に基づいて変更するバイアス可変部と、
前記カウンタの出力により抵抗値が制御される、前記増幅手段の構成要素をなす初段増幅部の可変抵抗部と、を有し、
前記バイアス可変部は、
前記初段増幅部を構成する一対の差動用のトランジスタの一方に接続され、各々が並列に接続された複数のトランジスタからなるプラス側回路と、
前記初段増幅部を構成する一対の差動用のトランジスタの他方に接続され、各々が並列に接続された複数のトランジスタからなるマイナス側回路と、から構成され、
オフセット補正の初期状態において前記プラス側回路及びマイナス側回路のトランジスタのオンオフを初期設定し、その後前記カウンタが順次カウント・アップ又はカウント・ダウンすることにより前記プラス側回路及びマイナス側回路のトランジスタを順次オン又はオフにしてバイアス値を制御する
ことを特徴とするオフセット補正回路。 - 前記オフセット補正回路は、
電源投入がなされたことを検出してリセット信号を出力する電源投入検出手段をさらに備え、
前記リセット信号は、前記オフセット判定手段の始動信号となることを特徴とする請求項１に記載のオフセット補正回路。 - 入力信号が入力される入力部と、
前記入力信号を増幅する増幅手段と、
前記増幅手段から出力された出力信号が出力される出力部と、
前記出力部から出力された出力信号と基準値とを比較する比較手段と、該比較手段の出力に応じてカウント・アップ又はカウント・ダウンするカウンタと、からなるオフセット判定手段と、
前記増幅手段の構成要素であって、前記カウンタの出力によりオフセットが調整されるオフセット調整手段と、
前記増幅手段から出力された出力信号を該増幅手段の入力信号の一部として負帰還させる可変抵抗器と、を有し、
前記増幅手段及び前記可変抵抗器は、利得可変手段を構成し、
前記オフセット調整手段は、
前記増幅手段のバイアスを前記カウンタの出力に基づいて変更するバイアス可変部と、
前記カウンタの出力により抵抗値が制御される、前記増幅手段の構成要素をなす初段増幅部の可変抵抗部と、を有し、
前記バイアス可変部は、
前記初段増幅部を構成する一対の差動用のトランジスタの一方に接続され、各々が並列に接続された複数のトランジスタからなるプラス側回路と、
前記初段増幅部を構成する一対の差動用のトランジスタの他方に接続され、各々が並列に接続された複数のトランジスタからなるマイナス側回路と、から構成され、
オフセット補正の初期状態において前記プラス側回路及びマイナス側回路のトランジスタのオンオフを初期設定し、その後前記カウンタが順次カウント・アップ又はカウント・ ダウンすることにより前記プラス側回路及びマイナス側回路のトランジスタを順次オン又はオフにしてバイアス値を制御する
ことを特徴とする電子ボリューム。 - 前記電子ボリュームは、
電源投入がなされたことを検出してリセット信号を出力する電源投入検出手段をさらに備え、
前記リセット信号は、前記オフセット判定手段の始動信号となることを特徴とする請求項３に記載の電子ボリューム。 - 前記電子ボリュームは、
リセット信号に基づいて前記利得可変手段におけるオフセット調整動作を起動させるとともに、前記カウンタの動作及び前記利得可変手段の利得を制御する制御回路と、
前記制御回路から出力されたボリューム値信号に基づいて前記増幅手段の利得を可変する信号を生成して出力するデコーダと、
前記増幅手段の利得を変更する構成要素であって前記ボリューム値信号に応じて分圧状態を変える分圧可変抵抗とをさらに備えることを特徴とする請求項３又は４に記載の電子ボリューム。 - バイアス可変部と可変抵抗部とを有する増幅手段のオフセットを補正するオフセット補正方法であって、
前記バイアス可変部は、
前記初段増幅部を構成する一対の差動用のトランジスタの一方に接続され、各々が並列に接続された複数のトランジスタからなるプラス側回路と、
前記初段増幅部を構成する一対の差動用のトランジスタの他方に接続され、各々が並列に接続された複数のトランジスタからなるマイナス側回路と、から構成されるものであり、
オフセット補正の初期状態において、前記プラス側回路及びマイナス側回路のトランジスタのオンオフを初期設定し、
その後、前記増幅手段の出力と基準値とを比較し、
該比較の結果に基づいてカウンタのカウント値をアップ又はダウンさせることにより前記プラス側回路及びマイナス側回路のトランジスタを順次オン又はオフにしてバイアス値を制御する
ことを特徴とするオフセット補正方法。 - 前記増幅手段は、増幅率が可変であり、
前記オフセットの補正は、前記増幅手段の増幅率を大きくした状態で行うことを特徴とする請求項６に記載のオフセット補正方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003196563A JP4277599B2 (ja) | 2003-07-14 | 2003-07-14 | オフセット補正方法、オフセット補正回路及び電子ボリューム |
| US10/890,057 US7245169B2 (en) | 2003-07-14 | 2004-07-13 | Offset correcting method, offset correcting circuit, and electronic volume |
| CN2004100636808A CN1578122B (zh) | 2003-07-14 | 2004-07-14 | 偏移校正方法、偏移校正电路及电子音量装置 |
| KR1020040054877A KR100668537B1 (ko) | 2003-07-14 | 2004-07-14 | 오프셋 보정 방법, 오프셋 보정 회로 및 전자 볼륨 |
| CNU2004200739937U CN2770223Y (zh) | 2003-07-14 | 2004-07-14 | 偏移校正电路及电子音量装置 |
| TW093120997A TWI322563B (en) | 2003-07-14 | 2004-07-14 | Offset correcting method, offset correcting circuit, and electronic volume |
| US11/818,131 US7554376B2 (en) | 2003-07-14 | 2007-06-13 | Offset correcting method, offset correcting circuit, and electronic volume |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003196563A JP4277599B2 (ja) | 2003-07-14 | 2003-07-14 | オフセット補正方法、オフセット補正回路及び電子ボリューム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005033541A JP2005033541A (ja) | 2005-02-03 |
| JP4277599B2 true JP4277599B2 (ja) | 2009-06-10 |
Family
ID=34113589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003196563A Expired - Fee Related JP4277599B2 (ja) | 2003-07-14 | 2003-07-14 | オフセット補正方法、オフセット補正回路及び電子ボリューム |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7245169B2 (ja) |
| JP (1) | JP4277599B2 (ja) |
| KR (1) | KR100668537B1 (ja) |
| CN (2) | CN2770223Y (ja) |
| TW (1) | TWI322563B (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100562029B1 (ko) | 2002-11-08 | 2006-03-16 | 권동순 | 전도성비금속체, 상기 전도성비금속체로 제조된 전도성이온용액, 상기 전도성이온용액으로 제조된 액상발열체 및 상기 액상발열체의 제조방법 |
| JP4277599B2 (ja) * | 2003-07-14 | 2009-06-10 | ヤマハ株式会社 | オフセット補正方法、オフセット補正回路及び電子ボリューム |
| JP2006222495A (ja) * | 2005-02-08 | 2006-08-24 | Olympus Corp | 光電流検出回路 |
| US7630464B1 (en) * | 2005-04-19 | 2009-12-08 | Lattice Semiconductor Corporation | Analog-to-digital systems and methods |
| JP4600167B2 (ja) * | 2005-06-14 | 2010-12-15 | トヨタ自動車株式会社 | 差動増幅回路 |
| JP2007116493A (ja) * | 2005-10-21 | 2007-05-10 | Oki Electric Ind Co Ltd | オフセットキャンセル装置 |
| US7368968B1 (en) * | 2005-12-29 | 2008-05-06 | Altera Corporation | Signal offset cancellation |
| JP2008147735A (ja) * | 2006-12-06 | 2008-06-26 | Sony Corp | 増幅回路、並びに半導体装置および制御方法 |
| US20080246537A1 (en) * | 2007-04-03 | 2008-10-09 | Broadcom Corporation | Programmable discontinuity resistors for reference ladders |
| JP4824651B2 (ja) * | 2007-08-28 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | データ通信システム、および受信回路のオフセット調整方法 |
| DE102008016428A1 (de) * | 2008-03-31 | 2009-10-08 | Advanced Micro Devices, Inc., Sunnyvale | Analogkomparator mit digitaler Offsetkompensation |
| JP2009284050A (ja) * | 2008-05-20 | 2009-12-03 | Nec Electronics Corp | 差動増幅回路 |
| CN101610071B (zh) * | 2008-06-19 | 2011-12-14 | 承景科技股份有限公司 | 前置放大器及其中校准偏移电压的方法 |
| FR2946201A1 (fr) * | 2009-05-29 | 2010-12-03 | St Ericsson Grenoble Sas | Annulation d'offset pour amplificateur audio |
| TWI420919B (zh) * | 2009-12-22 | 2013-12-21 | Hon Hai Prec Ind Co Ltd | 音量調節系統 |
| JP5502549B2 (ja) | 2010-03-26 | 2014-05-28 | ラピスセミコンダクタ株式会社 | 電圧出力装置 |
| CN101834565A (zh) * | 2010-04-23 | 2010-09-15 | 美商威睿电通公司 | 信号放大电路及信号放大方法 |
| JP5624493B2 (ja) * | 2011-02-16 | 2014-11-12 | キヤノン株式会社 | 差動増幅装置 |
| CN105045331B (zh) * | 2012-04-24 | 2017-10-17 | 华为技术有限公司 | 随机误差电压处理电路和运放器件 |
| JP5894869B2 (ja) * | 2012-06-21 | 2016-03-30 | 株式会社日立製作所 | トランスインピーダンスアンプ |
| TWI505724B (zh) * | 2013-06-10 | 2015-10-21 | Princeton Technology Corp | 增益控制系統、聲音播放系統及其增益控制之方法 |
| CN103616919B (zh) * | 2013-12-12 | 2016-03-23 | 杭州士兰微电子股份有限公司 | 惠斯通电桥装置及其调试方法 |
| KR20150069936A (ko) | 2013-12-16 | 2015-06-24 | 현대자동차주식회사 | 차동 증폭기의 오프셋 보정장치 및 방법 |
| JP6307980B2 (ja) * | 2014-03-31 | 2018-04-11 | 株式会社ソシオネクスト | 差動増幅回路および半導体集積回路 |
| TWI535193B (zh) * | 2014-07-10 | 2016-05-21 | 晶致半導體股份有限公司 | 具有校正功能之驅動裝置及其應用之無線充電驅動系統 |
| WO2016051583A1 (ja) * | 2014-10-03 | 2016-04-07 | パイオニア株式会社 | オフセット電圧監視装置及びオフセット電圧監視方法 |
| CN107370463B (zh) * | 2017-06-15 | 2023-09-01 | 西安华泰半导体科技有限公司 | 一种基于背栅效应与沟道长度调制效应的失调自校正运放 |
| JP7293151B2 (ja) * | 2020-03-03 | 2023-06-19 | 株式会社東芝 | 電流検出回路および電流検出システム |
| US11994082B1 (en) * | 2023-04-27 | 2024-05-28 | Renesas Electronics Corporation | Semiconductor device |
| KR102671333B1 (ko) | 2024-01-03 | 2024-06-04 | 주식회사 코본테크 | 오프셋전압에 의한 오차를 제거한 dc전류측정회로모듈 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2453720A1 (de) * | 1974-11-13 | 1976-05-20 | Hartmann & Braun Ag | Vorrichtung zur selbsttaetigen driftkorrektur eines messgeraetes |
| JPS6011849B2 (ja) | 1976-02-10 | 1985-03-28 | 日本電気株式会社 | オフセツト補償回路 |
| JPS5676613A (en) | 1979-11-29 | 1981-06-24 | Toshiba Corp | Automatic offset calibrating circuit for operational amplifier |
| FR2473810A1 (fr) * | 1980-01-09 | 1981-07-17 | Ibm France | Procede de compensation de la tension de decalage d'un amplificateur differentiel et macro-fonctionnelle en resultant |
| JPS56119516A (en) | 1980-02-25 | 1981-09-19 | Sharp Corp | Digital control system sound volume adjusting device |
| US4490682A (en) * | 1981-12-15 | 1984-12-25 | Analogic Corporation | Instrumentation amplifier having automatic offset adjustment |
| JPS60213108A (ja) | 1984-04-06 | 1985-10-25 | Hitachi Ltd | 増幅回路 |
| JPS6143005A (ja) | 1984-08-03 | 1986-03-01 | Rohm Co Ltd | オフセット調整増幅回路 |
| DE3605561A1 (de) | 1986-02-21 | 1987-08-27 | Thomson Brandt Gmbh | Verfahren zur kompensation der offset-spannung eines regelverstaerkers und schaltungsanordnung zur durchfuehrung des verfahrens |
| JPS62247611A (ja) | 1986-04-20 | 1987-10-28 | Asahi Kasei Micro Syst Kk | オフセツト補償演算増幅回路 |
| US5061900A (en) | 1989-06-19 | 1991-10-29 | Raytheon Company | Self-zeroing amplifier |
| US5087914A (en) | 1990-08-22 | 1992-02-11 | Crystal Semiconductor Corp. | DC calibration system for a digital-to-analog converter |
| JPH04185018A (ja) | 1990-11-20 | 1992-07-01 | Ando Electric Co Ltd | 増幅率可変増幅器のオフセット処理回路 |
| JPH04341004A (ja) * | 1991-05-17 | 1992-11-27 | Mitsubishi Electric Corp | オフセット補正回路 |
| US5395078A (en) * | 1991-12-09 | 1995-03-07 | Servo Corporation Of America | Low speed wheel presence transducer for railroads with self calibration |
| JPH05251944A (ja) | 1992-03-05 | 1993-09-28 | Nec Corp | 演算増幅器の較正回路 |
| JP3383063B2 (ja) | 1994-03-18 | 2003-03-04 | 富士通株式会社 | 電子ボリューム装置 |
| JP3425277B2 (ja) | 1995-08-25 | 2003-07-14 | 株式会社東芝 | 無線受信機 |
| US6426663B1 (en) | 1996-03-04 | 2002-07-30 | Delphi Technologies, Inc. | Analog/digital feedback circuitry for minimizing DC offset variations in an analog signal |
| US5789974A (en) * | 1996-07-17 | 1998-08-04 | Analog Devices, Inc. | Calibrating the DC-offset of amplifiers |
| DE19630396C2 (de) * | 1996-07-26 | 1998-07-09 | Sgs Thomson Microelectronics | Verfahren und Vorrichtung zur Offset-Kompensation einer Signalverarbeitungsschaltung |
| JP3468009B2 (ja) | 1997-02-19 | 2003-11-17 | 三菱電機株式会社 | 受信機 |
| JP3514111B2 (ja) | 1997-07-09 | 2004-03-31 | 株式会社デンソー | オフセット電圧補正回路 |
| US6556154B1 (en) * | 1998-03-31 | 2003-04-29 | Lattice Semiconductor Corporation | Offset voltage calibration DAC with reduced sensitivity to mismatch errors |
| JP3638442B2 (ja) | 1998-08-18 | 2005-04-13 | 旭化成マイクロシステム株式会社 | ボリウム回路 |
| JP2001044770A (ja) | 1999-07-30 | 2001-02-16 | Fujitsu Ten Ltd | 増幅回路 |
| DE10023114A1 (de) * | 2000-05-11 | 2001-11-29 | Infineon Technologies Ag | Verstärkerschaltung mit Offset-Kompensation, insbesondere für digitale Modulationseinrichtungen |
| TW519617B (en) | 2000-06-29 | 2003-02-01 | Inventec Corp | Method for automatically capturing identification value of controller in volume control program |
| JP2003046514A (ja) * | 2001-07-31 | 2003-02-14 | Toshiba Corp | データ通信の中継機能を有する電子機器 |
| US7349433B2 (en) * | 2001-11-01 | 2008-03-25 | Texas Instruments Incorporated | Signaling for parameterized quality of service (QoS) support |
| US7304973B2 (en) * | 2002-07-02 | 2007-12-04 | Sharp Laboratories Of America, Inc. | IEEE 802.11 burst acknowledgement interface |
| JP4277599B2 (ja) * | 2003-07-14 | 2009-06-10 | ヤマハ株式会社 | オフセット補正方法、オフセット補正回路及び電子ボリューム |
| KR100564606B1 (ko) * | 2004-01-29 | 2006-03-28 | 삼성전자주식회사 | 연산 증폭기의 오프셋 제거 장치 |
-
2003
- 2003-07-14 JP JP2003196563A patent/JP4277599B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-13 US US10/890,057 patent/US7245169B2/en not_active Expired - Fee Related
- 2004-07-14 TW TW093120997A patent/TWI322563B/zh not_active IP Right Cessation
- 2004-07-14 CN CNU2004200739937U patent/CN2770223Y/zh not_active Expired - Fee Related
- 2004-07-14 KR KR1020040054877A patent/KR100668537B1/ko not_active IP Right Cessation
- 2004-07-14 CN CN2004100636808A patent/CN1578122B/zh not_active Expired - Fee Related
-
2007
- 2007-06-13 US US11/818,131 patent/US7554376B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050030081A1 (en) | 2005-02-10 |
| TW200518447A (en) | 2005-06-01 |
| JP2005033541A (ja) | 2005-02-03 |
| TWI322563B (en) | 2010-03-21 |
| US7245169B2 (en) | 2007-07-17 |
| KR100668537B1 (ko) | 2007-01-16 |
| KR20050008524A (ko) | 2005-01-21 |
| CN1578122B (zh) | 2010-05-05 |
| CN1578122A (zh) | 2005-02-09 |
| US20070247208A1 (en) | 2007-10-25 |
| CN2770223Y (zh) | 2006-04-05 |
| US7554376B2 (en) | 2009-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4277599B2 (ja) | オフセット補正方法、オフセット補正回路及び電子ボリューム | |
| JP3514111B2 (ja) | オフセット電圧補正回路 | |
| JP3350040B2 (ja) | 温度補償型発振器 | |
| JP4188931B2 (ja) | 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法 | |
| US8174317B2 (en) | Fully-differential amplifier circuit | |
| JP4392678B2 (ja) | Ｄｌｌ回路 | |
| CN113258896B (zh) | 可编程增益放大器、集成电路、电子设备及频率校正方法 | |
| JP3109560B2 (ja) | ばらつき補償技術による半導体集積回路 | |
| CN111726106A (zh) | 一种双反馈环路张弛振荡器 | |
| TWI448868B (zh) | Voltage regulator | |
| JP2001044770A (ja) | 増幅回路 | |
| JP6413715B2 (ja) | 増幅装置およびオフセット電圧補正方法 | |
| JP3779445B2 (ja) | 電圧制御発振回路 | |
| JP4652863B2 (ja) | フィルタ回路のｑ補正 | |
| JP2003177829A (ja) | レギュレータ回路 | |
| JP5472384B2 (ja) | Ｃｒ発振回路 | |
| US9823285B2 (en) | Charge measurement | |
| TW202207635A (zh) | 信號接收裝置 | |
| CN112234973B (zh) | 一种适用于驱动宽范围电容负载的多级运放 | |
| CN220210409U (zh) | 一种高精度rc振荡电路 | |
| JP2010161532A (ja) | 圧電発振器 | |
| JPWO2008010331A1 (ja) | 差動電流出力型回路の出力コンダクタンス自動調整回路およびフィルタ回路 | |
| JP2009182523A (ja) | 電流源回路 | |
| JP3775903B2 (ja) | 定電流回路 | |
| JP3977075B2 (ja) | Ｇｍ増幅器およびＧｍ−Ｃフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |