JP4266728B2 - 同期化制御方式 - Google Patents
同期化制御方式 Download PDFInfo
- Publication number
- JP4266728B2 JP4266728B2 JP2003186005A JP2003186005A JP4266728B2 JP 4266728 B2 JP4266728 B2 JP 4266728B2 JP 2003186005 A JP2003186005 A JP 2003186005A JP 2003186005 A JP2003186005 A JP 2003186005A JP 4266728 B2 JP4266728 B2 JP 4266728B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- clock
- signal
- synchronization
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、異なる発振回路で動作するモジュール間の同期制御回路に関する。
【0002】
【従来の技術】
従来、この種の同期化回路は、例えば特開平5−257566号公報に記載されるように非同期信号を同期信号に変換するために用いられている。
【0003】
図3は、従来の同期化回路の一例を示す回路図である。フリップフロップ(以下、F/Fという。)311は第1クロックの2分の1の周波数である第2クロック信号302クロック入力とし、第1クロック、第2クロックの周期よりも幅がある非同期信号300をデータ入力として出力信号304を出力する。F/F312は第2クロックの反転クロックである第3クロック信号303をクロック入力とし非同期信号300をデータ入力として出力信号305を出力する。ゲート313は上記の出力信号304及び305の論理積306を、ゲート314は上記の出力信号304及び305の論理和を出力する。セレクタ315は論理積306及び論理和307を切り替えて目的の同期信号308を出力する。F/F301は同期信号308をデータ入力、第1クロック信号301をクロック入力とし、出力信号309を送出してセレクタ315を制御する。セレクタ315は、出力信号309が「0」の時は論理積306を、出力信号309が「1」の時は論理和307を選択する。
【0004】
【特許文献1】
特開平5−257566号公報
【0005】
【発明が解決しようとする課題】
第1の問題点は、従来の技術において非同期信号が同期されるクロック周期よりも幅が大きくなければ同期化できないことである。その理由は、非同期信号をそのまま同期信号を生成するターゲットクロックの2分の1周期のクロックを入力したF/Fに非同期信号をデータとして与える事にある。
【0006】
そこで、本発明の目的は、非同期信号が同期化されるクロックの周期よりも小さな幅のパルス信号であった場合でも同期化できる同期化回路を提供することにある。
【0007】
【課題を解決するための手段】
本発明によれば、第1のクロックと、この第1クロックの2分の1の周波数で動作する同期化用の第2のクロックとを具備し、第1のフリップフロップから出力される非同期レベル信号を反転出力するインバータと、前記第1のフリップフロップとインバータの反転出力とを非同期パルス信号で選択出力するセレクタと、前記第1クロックをクロック入力とし前記セレクタの出力を入力とし前記非同期レベル信号に変換出力する前記第1フリップフロップと、を有する非同期レベル信号生成回路と、前記第2のクロックをクロック入力とし前記非同期レベル信号を入力とする第2のフリップフロップと、前記第2クロックをクロック入力とし第2フリップフロップの出力を入力とする第3のフリップフロップと、を有する同期回路と、前記第3のフリップフロップの出力と第4のフリップフロップの出力を入力とし、同期パルス信号を出力する排他的論理和回路と、前記第4のフリップフロップの出力を反転出力するインバータと、前記第4のフリップフロップの出力と前記インバータの出力とを前記同期パルス信号で選択出力する第2のセレクタと、前記第2クロックをクロック入力とし前記第2のセレクタの出力を入力とする前記第4のフリップフロップと、を有する同期パルス信号生成回路と、を備えることを特徴とする同期化制御回路を得ることができる。
【0008】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【0009】
図1を参照すると、非同期レベル信号生成回路30は、クロック2で動作するF/F3と非同期パルス信号1で出力を切り替えるセレクタ5とF/F3の出力を反転させるインバータ6で構成され、非同期レベル信号4を出力する。
【0010】
非同期レベル信号4は、同期化回路40に入力される。同期化回路40は、クロック13で動作するF/F9、F/F11で構成され、同期信号12を生成する。同期信号12は、同期パルス信号生成回路50に入力される。
【0011】
同期パルス信号生成回路は、クロック13で動作するF/F15と同期パルス信号21で出力を切り替えるセレクタ17とF/F15の出力を反転させるインバータ18と同期信号12、同期レベル信号16から同期パルス信号21を生成する排他的論理和14から構成されている。
【0012】
次に、本発明の実施の形態の動作について、図1を参照して詳細に説明する。また、本発明の全てのF/Fの初期値は「0」として説明する。
【0013】
非同期パルス信号1が「1」の状態になるとセレクタ5は、F/F3の出力である非同期レベル信号4をインバータ6で反転されたインバータ出力信号7を選択する。F/Fの初期値は、「0」であるからセレクタ出力信号8は、「1」の状態になり、クロック2の立ち上がりエッジでF/F3が「1」をサンプルし、非同期レベル信号4は、「1」になる。次に、非同期信号1が「1」になるまで非同期レベル信号4のレベルは、セレクタ5により常にF/F3に入力されるために変化しない。非同期レベル信号4は、ターゲットクロックであるクロック13で動作する同期化F/F9に入力され、同期化F/F9の出力10を出力する。同期化F/F9の出力10は、メタステーブル状態になる可能性があるので、さらに同期化F/F11で同期化し非同期レベル信号4からレベル「1」の同期信号12を生成する。
【0014】
同期信号12は、排他的論理和14に入力される。排他的論理和14のもう一方の入力であるF/F15の出力である同期レベル信号16は、初期値「0」であるため同期信号12が「1」になると排他的論理和14の出力である同期パルス信号21は、「1」になる。同期パルス信号21が「1」になるとセレクタ17は、F/F15の出力である同期レベル信号16を反転させるインバータ18の出力19を選択し、セレクタ出力20が「1」になりクロック13の立ち上がりエッジでF/F15の出力である同期レベル信号16が「1」になる。同期レベル信号16が「1」になると排他的論理和14の出力である同期パルス信号21は「0」になりクロック13に同期化されたパルス信号が生成される。
【0015】
次に、本発明の実施例について図面を参照して詳細に説明する。図1を参照すると、非同期レベル信号生成回路30は、クロック2で動作するF/F3と非同期パルス信号1で出力を切り替えるセレクタ5とF/F3の出力反転させるインバータ6で構成され、非同期レベル信号4を出力する。
【0016】
非同期レベル信号4は、同期化回路40に入力される。同期化回路40は、クロック13で動作するF/F9、F/F11で構成され、同期信号12を生成する。同期信号12は、同期パルス信号生成回路50に入力される。
【0017】
同期パルス信号生成回路は、クロック13で動作するF/F15と同期パルス信号21で出力を切り替えるセレクタ17とF/F15の出力を反転させるインバータ18と同期信号12、同期レベル信号16から同期パルス信号21を生成する排他的論理和14から構成されている。
【0018】
次に、本発明の実施例の動作について、図1,図2を参照して詳細に説明する。また、本発明の全てのF/Fの初期値は、「0」として説明する。
【0019】
非同期パルス信号1が「1」の状態(C1〜C2間)になるとセレクタ5は、F/F3の出力である非同期レベル信号4をインバータ6で反転されたインバータ出力信号7を選択する。F/F3の初期値は、「0」であるからセレクタ出力信号8は、「1」の状態(C1〜C2間)になり、クロック2の立ち上がりエッジ(C2)でF/F3が「1」をサンプルし、非同期レベル信号4は、「1」になる。次に非同期信号1が「1」になるまで非同期レベル信号4のレベルは、セレクタ5により常にF/F3に入力されるために「1」の状態を保つ(C2〜C10間)。非同期レベル信号4は、ターゲットクロックであるクロック13で動作する同期化F/F9に入力され、同期化F/F9の出力10を出力する(T2)。同期化F/F9の出力10は、メタステーブル状態になる可能性があるので、さらに同期化F/F11で同期化し非同期レベル信号4からレベル「1」の同期信号12を生成する(T3)。
【0020】
同期信号12は、排他的論理和14に入力される。排他的論理和14のもう一方の入力であるF/F15の出力である同期レベル信号16は、初期値「0」であるため同期信号12が「1」になると排他的論理和14の出力である同期パルス信号21は、「1」になる(T3〜T4間)。同期パルス信号21が「1」になるとセレクタ17は、F/F15の出力である同期レベル信号16を反転させるインバータ18の出力19を選択し、セレクタ出力20が「1」になり(T3〜T4間)クロック13の立ち上がりエッジ(T4)でF/F15の出力である同期レベル信号16が「1」になる。同期レベル信号16が「1」になると排他的論理和14の出力である同期パルス信号21は、「0」になりクロック13に同期化されたパルス信号が生成される(T3〜T4間)。
【0021】
また次に、非同期パルス信号1が「1」の状態(C9〜C10間)になるとセレクタ5は、F/F3の出力である非同期レベル信号4をインバータ6で反転されたインバータ出力信号7を選択する。F/F3は、「1」に保たれていたため、セレクタ出力信号8は、「0」の状態(C9〜C10間)になり、クロック2の立ち上がりエッジ(C10)でF/F3が「0」をサンプルし、非同期レベル信号4は、「0」になる。次に非同期信号1が「1」になるまで非同期レベル信号4のレベルは、セレクタ5により常にF/F3に入力されるために「0」の状態を保つ(C10)。非同期れべr氏gの宇4は、ターゲットクロックであるクロック13で動作する同期化F/F9に入力され、同期化F/F9の出力10を出力する(T6)。さらに同期化F/F11で同期化し非同期レベル信号4かららレベル「0」の同期信号12を生成する(T7)。
【0022】
同期信号12は、排他的論理和14に入力される。排他的論理和14の網一方の入力であるF/F15の出力である同期レベル信号16は、「1」に保たれていたため、同期信号12が「0」になると排他的論理和14の出力である同期パルス信号21は、「1」になる(T7〜T8)。同期パルス信号21が「1」になるとセレクタ17は、F/F15の出力である同期レベル信号16を反転させるインバータ18の出力19を選択し、セレクタ出力20が「0」になり(T7〜T8間)クロック13の立ち上がりエッジ(図2のT8)でF/F15の出力である同期レベル信号16が「0」になる。同期レベル信号16が「0」になると排他的論理和14の出力である同期パルス四郷21は、「0」になりクロック13に同期化されたパルス信号が生成される(T7〜T8間)。
【0023】
このように、同期化したいターゲットクロックよりも幅の小さなパルス信号を同期化する場合、パルス信号をレベル信号に変換し、同期化を行うことにより確実に同期化を行う事ができる。
【0024】
【発明の効果】
本発明の効果は、小さい回路構成で同期化したいターゲットクロックよりも幅の小さなパルス信号を同期化できる事にある。その理由は、ターゲットクロックよりも幅の小さなパルス信号をレベル信号に変換する事により確実にターゲットクロックでサンプルできるようにしたからである。
【図面の簡単な説明】
【図1】本発明の実施の形態を示す回路図である。
【図2】本発明の実施の形態の動作を示すタイムチャートである。
【図3】従来の同期化回路を示す回路図である。
【符号の説明】
1 非同期パルス信号
2,13 クロック
3,9,11,15 フリップフロップ
4 非同期パルス信号
5,17 セレクタ
6,18 インバータ
7,19 インバータ出力
8,20 セレクタ出力信号
Claims (1)
- 第1のクロックと、この第1クロックの2分の1の周波数で動作する同期化用の第2のクロックとを具備し、
第1のフリップフロップから出力される非同期レベル信号を反転出力するインバータと、前記第1のフリップフロップとインバータの反転出力とを非同期パルス信号で選択出力するセレクタと、前記第1クロックをクロック入力とし前記セレクタの出力を入力とし前記非同期レベル信号に変換出力する前記第1フリップフロップと、を有する非同期レベル信号生成回路と、
前記第2のクロックをクロック入力とし前記非同期レベル信号を入力とする第2のフリップフロップと、前記第2クロックをクロック入力とし第2フリップフロップの出力を入力とする第3のフリップフロップと、を有する同期回路と、
前記第3のフリップフロップの出力と第4のフリップフロップの出力を入力とし、同期パルス信号を出力する排他的論理和回路と、前記第4のフリップフロップの出力を反転出力するインバータと、前記第4のフリップフロップの出力と前記インバータの出力とを前記同期パルス信号で選択出力する第2のセレクタと、前記第2クロックをクロック入力とし前記第2のセレクタの出力を入力とする前記第4のフリップフロップと、を有する同期パルス信号生成回路と、
を備えることを特徴とする同期化制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003186005A JP4266728B2 (ja) | 2003-06-30 | 2003-06-30 | 同期化制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003186005A JP4266728B2 (ja) | 2003-06-30 | 2003-06-30 | 同期化制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005018657A JP2005018657A (ja) | 2005-01-20 |
JP4266728B2 true JP4266728B2 (ja) | 2009-05-20 |
Family
ID=34185251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003186005A Expired - Fee Related JP4266728B2 (ja) | 2003-06-30 | 2003-06-30 | 同期化制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4266728B2 (ja) |
-
2003
- 2003-06-30 JP JP2003186005A patent/JP4266728B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005018657A (ja) | 2005-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20020072049A (ko) | 글리치 제거 장치 | |
CN114546083B (zh) | 一种复位同步器电路及其时钟门控方法 | |
JP4192228B2 (ja) | データ発生装置 | |
JP2009239512A (ja) | Cdr回路 | |
US6886106B2 (en) | System and method for controlling a multiplexer for selecting between an input clock and an input duty-cycle-corrected clock and outputting the selected clock and an enable signal | |
JP2005338619A (ja) | ドットクロック同期生成回路 | |
JP4266728B2 (ja) | 同期化制御方式 | |
CN108781080B (zh) | 分频电路、分路器电路、以及半导体集成电路 | |
JP2005236549A (ja) | クロック信号切替回路 | |
KR20120027850A (ko) | 듀티 검출기를 포함하는 듀티 보정 회로, 이를 포함하는 지연동기루프 회로 및 듀티 보정 방법 | |
JPH0865173A (ja) | パラレルシリアル変換回路 | |
JPH0590970A (ja) | Cmiエンコーダ回路 | |
JP2798125B2 (ja) | ディジタル信号同期化回路 | |
JP7116342B2 (ja) | デマルチプレクサ回路、及び半導体集積回路 | |
KR100882725B1 (ko) | 동기 데이터 변환장치 | |
KR0175605B1 (ko) | 에이.티.엠.에서 유토피아 동기소자와 논-유토피아 비동기소자의 접속 제어 로직 | |
KR100503053B1 (ko) | 클럭조정회로 | |
JP2022156708A (ja) | クロック同期回路、半導体装置、及びクロック同期方法 | |
JP3493111B2 (ja) | 半導体集積回路装置 | |
JP2004022750A (ja) | 半導体装置 | |
JPH09139730A (ja) | エラステックストア | |
JP4646710B2 (ja) | 半導体集積回路 | |
JPH1141215A (ja) | クロック乗せ換え回路 | |
JP2000022507A (ja) | クロック信号切り換え装置 | |
JP3312647B2 (ja) | 非同期セット/リセット付きフリップフロップ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050331 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050414 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060518 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070125 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090217 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |