JP4266079B2 - 原版とその作製方法及びその原版を用いた露光方法 - Google Patents
原版とその作製方法及びその原版を用いた露光方法 Download PDFInfo
- Publication number
- JP4266079B2 JP4266079B2 JP2001110309A JP2001110309A JP4266079B2 JP 4266079 B2 JP4266079 B2 JP 4266079B2 JP 2001110309 A JP2001110309 A JP 2001110309A JP 2001110309 A JP2001110309 A JP 2001110309A JP 4266079 B2 JP4266079 B2 JP 4266079B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- original
- area
- exposed
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の属する技術分野】
この発明は露光方法及び原版作製方法に係わり、特に露光転写装置を用いてパターンをレチクル上に実現するための露光方法、及びそのレチクルの作製に使用される原版の作製方法に関する。
【0002】
【従来の技術】
露光転写装置を用いてパターンをレチクル上に実現するための、従来の露光方法について説明する。
【0003】
露光転写装置にはi線ステッパを用いた。このi線ステッパは、原版上のパターンをレチクルに1/5縮小して精度良く転写できるものである。一回で露光できるパターンの大きさ(以下ショットと呼ぶ)は、レチクル上で22×22mmの正方形である。レチクル上のパターンは、通常、100×100mm程度の大きさを持つ。このため、上記i線ステッパを用いて所望のパターンをレチクルに実現するためには、複数のショットをつなぎ合わせることが必要となる。複数のショットをつなぎ合わせる方法は二つある。
【0004】
一つは、ショットとショットとを単純に接して露光する方法である。この方法は簡単である、という利点があるが、ショット同士のつなぎ合わせの部分で精度が悪化する可能性がある。
【0005】
もう一つは、上記i線ステッパに特殊な光学フィルタを装着し、ショットの一部をオーバーラップさせて露光する方法である。本明細書では、以下、この方法を重ね合わせ露光法と呼ぶことにする。この重ね合わせ露光法を用いると、つなぎ合わせたことが無視できるほど、ショット同士を精度良くつなぎ合わせることができる。この方法を用いた際の、実質的なショットの大きさは、21×21mmとなる。
【0006】
レチクル上に実現しようとするパターンの一例を図14Aに示す。本明細書で示す寸法は全て、レチクル上の寸法を表記する。
【0007】
図14Aに示すように、機能素子A、即ちICチップパターンが配置される繰り返し周期は、X方向に33mm、Y方向に30mmである。そして、機能素子Aは、レチクル101上に3×4個の計12個が配置される。
【0008】
レチクル101上に配置された機能素子Aは、上下、左右ともに幅0.5mmのダイシング領域102により囲まれ、レチクル上に実現しようとする全パターンの大きさは、99.5×120.5mmとなる。ダイシング領域102には機能素子Aと同様に、微細なパターンが入っている。この微細なパターンは、レチクル101に描かれたパターンをウェーハに露光する際の品質管理マークとして用いられるもので、機能素子Aとは異なるパターンである。そして、このパターンは、機能素子Aに入っているパターンは全て同じパターンであり、繰り返し性を持つのに対し、基本的に繰り返し性を持たない。このため、上記i線ステッパを用いて、図14Aに示すパターンをレチクル101上に実現しようとすると、全領域をカバーするだけの原版枚数が必要となる。
【0009】
つまり、図14Aに示すパターンでは、X方向に必要な原版枚数は99.5mm/21mm=4.7で5枚、Y方向に必要な原版枚数は120.5mm/21mm=5.7で6枚、である。
【0010】
よって、図14Bに示すように、5×6=30枚の原版103(103-1〜103-30)が必要となる。
【0011】
【発明が解決しようとする課題】
このように、ショットよりも大きいパターンをレチクル101に描くための原版を作製する従来の方法では、ダイシング領域102のパターンに繰り返し性が無いため、パターンに繰り返し性を持つ機能素子Aがあるにも関わらず、原版103の数を減らすことができない。原版枚数にかかる費用は、これらを用いて作製されるレチクルの代金、つまり、その製造コストに直接影響する。このため、原版枚数を少なくすることが経済的に求められる。
【0012】
この発明は、上記の事情に鑑み為されたもので、その目的は、複数回の露光工程を経て作製される製品(例えばレチクル)にかかる製造コストを軽減することが可能な原版とその作製方法、及びその原版を用いた露光方法とを提供することにある。
【0013】
また、他の目的は、複数回の露光工程を経て作製される製品(例えばレチクル)の修正にかかる修正コストを軽減することが可能な原版、及びその原版作製方法を提供することにある。
【0014】
【課題を解決するための手段】
上記目的を達成するために、この発明に係る原版作製方法では、一度に露光できる領域以上の大きさを持つパターンを被露光体に露光する際に用いられる原版を作製する原版作製方法であって、前記一度に露光できる領域以上の大きさを持つパターンを、X方向パターンを有する第1のダイシング領域のパターンと、前記X方向に交差するY方向パターンを有する第2のダイシング領域のパターンと、機能素子のパターンとに分割し、前記X方向パターン及び前記Y方向パターンのいずれか一方を前記一度に露光できる領域に応じて複数に分割して、分割された複数の前記X方向パターン及び前記Y方向パターンのいずれか一方を一定間隔で並べて1枚の第1原版に描き、前記機能素子領域のパターンを、少なくとも1枚の第2原版に描く。
【0015】
このような原版作製方法によれば、一度に露光できる領域以上の大きさを持つパターンを、繰り返し性が低い領域と、繰り返し性が高い領域とに分割する。このように分割することで、繰り返し性が高い領域が、繰り返し性が低い領域の影響を受け難くなる。このため、繰り返し性が高い領域のパターンが描かれた第2原版については、複数回の露光の際にそれぞれ共通に使用することが可能となり、必要な原版の枚数は減る。
【0016】
このように必要な原版の枚数が減ることによって、複数回の露光工程を経て作製される製品(例えばレチクル)にかかる製造コストを軽減することが可能になる。
【0018】
また、その露光方法は、一度に露光できる領域以上の大きさを持つパターンを、前記一度に露光できる領域範囲内に分割して描いた原版を用いて、被露光体に露光する露光方法であって、前記一度に露光できる領域以上の大きさを持つパターンを、X方向パターンを有する第1のダイシング領域のパターンと、前記X方向に交差するY方向パターンを有する第2のダイシング領域のパターンと、機能素子のパターンとに分割し、前記X方向パターン及び前記Y方向パターンのいずれか一方を前記一度に露光できる領域に応じて複数に分割して、分割された複数の前記X方向パターン及び前記Y方向パターンのいずれか一方を一定間隔で並べて描いた1枚の第1原版を用いて、前記第1のダイシング領域のパターンと前記第2のダイシング領域のパターンを前記被露光体に露光し、前記機能素子のパターンが描かれた少なくとも1枚の第2原版を用いて、前記機能素子のパターンを前記被露光体に共通に露光する。
【0027】
【発明の実施の形態】
以下、この発明の実施形態を、図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【0028】
まず、実施形態の説明に先立ち、本発明で使用される露光装置の概略構成を説明しておく。
【0029】
図1は、本発明で使用される露光装置の概略構成を示す図である。
【0030】
図1に示すように、光源200から照射された光は、メカブラインド(可動ブラインド)201に入射される。
【0031】
メカブラインド201は、光源200から照射された光を遮蔽して、マスターマスク(原版)1の露光フィールド(ショット)を制限するものである。メカブラインド201は、例えばX方向に沿って可動なX-ブラインド201X、及びY方向に沿って可動なY-ブラインド201Yから構成される。そして、露光フィールドは、これらX-ブラインド201X及びY-ブラインド201Yにより、光が通過する窓202の大きさを様々に変化させることで、適宜制限される。メカブラインド201によって制限された光は、グラデーションフィルタ203に入射される。
【0032】
グラデーションフィルタ203は、従来の技術の欄で説明した、重ね合わせ露光法を用いる際に使用されるもので、露光がオーバーラップする部分において、露光量を直線的に減少させるように制御するフィルタである。露光量を直線的に減少させることで、露光がオーバーラップする部分の露光量に過不足が生じることを抑制でき、ショット同士を精度良くつなぎ合わせることができる。グラデーションフィルタ203によって、露光量が制御された光は照明光学系204を介してマスターマスク1に照射され、マスターマスク1を照明する。
【0033】
マスターマスク1は複数あり、それぞれの露光フィールドには、ドーターマスク2に転写したいパターン3が分割されて描かれている。図1には、2枚のマスターマスク1-1、1-2が示されており、それぞれに転写したいパターン3の左半分(3-1)、右半分(3-2)が描かれている。マスターマスク1を照明した光は、マスターマスク1を介して縮小投影光学系205に入射される。
【0034】
縮小投影光学系205は、マスターマスク1に描かれたパターン3を縮小、例えば1/5に縮小して、ドーターマスク2に投影する。ドーターマスク2の表面には、例えば感光性樹脂(フォトレジスト)が塗布されており、感光性樹脂は、投影されたパターンに応じて露光される。図1では、X方向に沿って4個、Y方向に沿って2個、計8個のショットが示されている。露光は、これらショット毎に、計8回の露光が行われる。この露光には、ドーターマスク2が載置されるステージをX方向、Y方向に動かして順次露光する、いわゆるステップ・アンド・リピート方式のような露光方式を用いれば良い。これにより、パターン3-1、3-2からなるパターンが合計4個、ドーターマスク2に転写される。
【0035】
次に、この発明の第1実施形態に係る原版1を作製する原版作製方法について詳細に説明する。
【0036】
(第1実施形態)
図1に示した露光装置を用いて作製されるレチクルに必要な原版枚数を減らすために、本第1実施形態では以下の対策をとった。
【0037】
この対策の基本構成は、半導体素子、例えばICチップとなる機能素子Aと、ダイシング領域とを別々に露光することである。
【0038】
機能素子Aは、全く同じパターンがレチクル2上で繰り返し出現するために、必要な原版枚数は、機能素子A一つ分あれば充分である。これに対して、従来の技術では、レチクル2上の全ての機能素子Aをダイシング領域とともに原版上に作製した。
【0039】
しかし、後述するように、本第1実施形態のような方法を用いれば、原版に描かれるパターンを減らすことができる。ひいては、原版枚数の抑制につながる。
【0040】
機能素子Aと、ダイシング領域とを別々に露光できる理由は、第一に機能素子Aが単体で機能する素子であり、ダイシング領域とは全く独立していること、第二に機能素子Aとダイシング領域との境界は、ガードリングと呼ばれる数十μmの、精度を必要としないパターンが存在することによる。つまり、機能素子Aとダイシング領域は接してはいるが、その境界には精度を必要とするパターンは存在しない。このため、従来の技術の欄で述べたような特殊なフィルタ、例えば図1に示したグラデーションフィルタ203を用いたつなぎ合わせではなく、ショット同士を接して露光するだけで必要な精度を満たすことができる。
【0041】
なお、先にも述べた通り、ダイシング領域にも品質管理マークなどの精度を必要とするパターンが入っているため、この部分におけるダイシング領域同士のつなぎ合わせは、例えばグラデーションフィルタ203を用いた露光が必要である。ただし、ダイシング領域が「十字状」、または「T字状」に交差する場所は精度を必要とするパターンは存在しないため、この部分もショット同士を接する方法が採れる。
【0042】
このような対策により、具体的に必要な原版枚数は、以下の通りとなる。
【0043】
図2は、機能素子Aを実現するために必要な原版を示した図である。
【0044】
図2に示すように、機能素子Aのエリアは、繰り返し周期の33×30mmから、ダイシング幅を引いた32.5×29.5mmである。また、4枚の原版1-1〜1-4を使用した際の転写可能なパターンエリアは、原版1枚が21×21mmであるため、4枚では42×42mmとなる。このように原版4枚分のパターンエリアと機能素子Aのエリアサイズとを比較すると、原版4枚分のパターンエリアのほうが大きいことが分かる。よって、機能素子Aを露光するために必要な原版枚数は4枚となる。
【0045】
図3はダイシング領域、特にX方向に沿ったダイシング領域を実現するために必要な原版を示した図、同様に図4はY方向に沿ったダイシング領域を実現するために必要な原版を示した図である。
【0046】
図3、図4に示すように、ダイシング領域4の露光を行うために必要な原版枚数は2枚である。以下、その詳細を述べる。
【0047】
まず、図3Aに示すように、X方向のダイシング領域4Xを一度に露光できる大きさの領域X(X1〜X25)に分割し、これら分割した領域Xは、図3Bに示すように、1枚の原版1-5上に一定間隔で並べられる。同様に、図4Aに示すように、Y方向のダイシング領域4Yを一度に露光できる大きさの領域Y(Y1〜Y24)に分割し、これら分割した領域Yは、図4Bに示すように、1枚の原版1-6上に一定間隔で並べられる。本明細書では、これら分割した領域X、またはYを、以下分割チップと呼ぶ。
【0048】
X方向のダイシング領域4Xは5つの分割チップXを必要とし、Y方向のダイシング領域4Yは、6つの分割チップYを必要とする。
【0049】
さらにX方向のダイシング領域4Xは5列、Y方向のダイシング領域4Yは4列であるので、X方向分割チップXは5×5=25個、Y方向分割チップYは6×4=24個必要となる。図3Bでは、下端部のX方向分割チップX1〜X5を原版1-5上に、図4Bでは、右端部のY方向分割チップY1〜Y6を原版1-6上に並べたものをそれぞれ一例として示している。
【0050】
ダイシング領域4のパターンをレチクル上に実現するためには、ダイシング領域4のパターンの全てが原版1上に無ければならない。ダイシング領域4は、一見、機能素子Aよりも大きく見える。しかし、本第1実施形態では、ダイシング領域4を露光するために必要な原版枚数は2枚となる。
【0051】
これは、ダイシング領域4を、X方向、及びY方向の双方とも、一度に露光できる分割チップX(X1〜X25)、Y(Y1〜Y24)に分割し、それぞれ1枚の原版に並べるからである。そして、露光は、分割チップX1〜X25ごとに選択して、同様に分割チップY1〜Y25ごとに選択して行われる。このような選択的な露光は、図1に示した露光装置のメカブラインド201を用いて、露光フィールドを制限すれば良い。露光フィールドを制限する様子を、図5A、図5Bに示す。
【0052】
図5Aは、原版1-5に描かれたX方向分割チップ(同図ではX1〜X6のみ図示)のうち、分割チップX5を選択して照明している状態を示している。
【0053】
図5Aに示すように、X-ブラインド201Xを用いて、窓202のX方向の大きさを、例えば原版1のX方向露光フィールドに合わせる。さらにY-ブラインド201Yを用いて、窓202のY方向の大きさを、分割チップX5のエリアに合わせる。
【0054】
このようにメカブラインド201を用いて、露光フィールドを制限すれば、1枚の原版1-5に複数の分割チップX1〜X25、言い換えれば1枚の原版1-5に複数のショットが並べられていた場合でも、ショット毎に選択して露光することができる。
【0055】
また、図5Bは、原版1-6に描かれたY方向分割チップ(同図ではY1〜Y6のみ図示)のうち、分割チップY5を露光している状態を示している。
【0056】
この場合には、Y-ブラインド201Yを用いて、窓202のY方向の大きさを、例えば原版1のY方向露光フィールドに合わせ、さらにX-ブラインド201Xを用いて、窓202のX方向の大きさを、分割チップY5のエリアに合わせる。これにより、1枚の原版1-6に描かれた複数の分割チップY1〜Y24のうち、分割チップY5のみを選択して露光できる。
【0057】
ところで、複数の分割チップX、またはYを原版1上に並べる際、ある一定の間隔以下にはできない。その理由は、原版1の特定の領域のみを露光するメカブラインド201が原版1の表面と光学的に共役ではないため、多少のぼやけが生じることにある。本第1実施形態では、このぼやけ量は0.3mmであった。このため、分割チップX同士が干渉しない、または分割チップY同士が干渉しないようにするためには、分割チップX同士、または分割チップY同士が、最低でも上記ぼやけ量以上離れている必要がある。
【0058】
つまり、目的の分割チップX、または分割チップYのみが露光され、それ以外の分割チップが露光されないようにするためには、分割チップの両脇に上記ぼやけ量分の禁止領域が必要となる。結論として、本第1実施形態における分割チップX、または分割チップYの配置間隔は、最小で0.5mm(ダイシング領域4の幅)+0.3mm(禁止領域の幅)=0.8mmとなる。従って、本第1実施形態において、1枚の原版1には入る分割チップの最大数は、21mm/0.8mm=26個となる。先にも述べたように、X方向のダイシング領域4Xは25個に分割され、Y方向のダイシング領域4Yは24個に分割されているから、それぞれ1枚の原版に納めることができる。
【0059】
結局、本第1実施形態によれば、従来、30枚必要であった原版を、機能素子A用原版4枚と、X方向ダイシング領域用原版、及びY方向ダイシング領域用原版の2枚の合計6枚に抑制することができた。このように原版1の枚数が抑制されることで、レチクルの作製にかかる費用を軽減することができる。
【0060】
(第2実施形態)
本第2実施形態は、上記第1実施形態よりも、原版枚数をさらに抑制しようとするものである。
【0061】
原版枚数をさらに抑制するために、本第2実施形態では以下のような対策をとった。
【0062】
上記第1実施形態で説明したように、本来の製造目的である機能素子Aのパターンを実現するためには、4枚の原版1-1〜1-4が必要である。
【0063】
図6Aは、図2に示した原版1-1〜1-4の部分を拡大して示した図である。
【0064】
図6Aに示すように、4枚の原版1-1〜1-4が構成するエリアと、機能素子Aのエリアとを比較すると、原版1-1〜1-4が構成するエリアのほうが大きく、機能素子Aの前後左右に余白部分20が残っている。上記第1実施形態では、余白部分20は使用しなかった。本第2実施形態では、この余白部分に、ダイシング領域4のパターンなど、機能素子A以外のパターンを配置することにより、原版枚数をさらに抑制する。
【0065】
図7A、及び図7Bは本第2実施形態に係る原版を示す図である。
【0066】
特に図7Aに示すように、本第2実施形態では、余白部分20に、X方向分割チップX(同図ではX1〜X5のみを図示)を配置する。
【0067】
さらに本第2実施形態では、余白部分20を有効に活用するために、機能素子Aを原版1-1〜1-4で構成されるエリアの中心位置に配置するのではなく、そのエリアの中心からずれた位置、例えばそのエリアの隅に接するように配置した。図7Aには、特に機能素子Aを左下隅に接して配置した場合が示されている。このように、機能素子Aを左下隅に接して配置すると、機能素子Aの右側と上側とに、より大きな余白部分20を作ることができる。そして、X方向分割チップXは、このより大きな余白部分に配置されている。図6Bに、図7Aに示す原版1-1〜1-4の部分を拡大した図を示す。
【0068】
図6Bに示すように、機能素子Aが描かれる原版1-1〜1-4には、他のパターンを配置できる有効な余白部分20に、42×12.2mmのサイズがある。この余白部分20の面積は、1枚の原版の面積21×21mmよりも大きい。したがって、X方向のダイシング領域4Xの分割チップXは、この余白部分20に並べることが可能である。なお、Y方向のダイシング領域4Yの分割チップYは、図7Bに示すように、第1実施形態と同様、原版1-6に並べられる。
【0069】
このように本第2実施形態によれば、レチクルの作製に必要な原版枚数を、上記第1実施形態の6枚から、5枚に減らすことが可能となる。
【0070】
(第3実施形態)
本第3実施形態は、上記第1、第2実施形態よりも、原版枚数をさらに抑制しようとするものである。
【0071】
上記第1、第2実施形態では、ダイシング領域4のパターンに全く周期性がなく、全てのダイシング領域4の分割チップX、Yに配置することが必要になる一般的な場合について述べた。しかし、実際には、電子デバイスを露光するためのレチクルに入っているダイシング領域4のパターンには、ある程度の周期性を持つものもある。このようにダイシング領域4のパターンにも、ある程度の周期性、つまり繰り返し性があるパターンについては、原版1上に一つさえあれば、繰り返し露光/転写することができる。レチクル上で繰り返しパターンが多いほど、原版に描く必要のあるパターンは少なくなり、ひいては原版の必要の枚数が少なくなる。
【0072】
例えば図2に示したようなパターンでは、X方向のダイシング領域4Xは5列ある。5列のうち、内側3列のダイシング領域4Xは共通のパターンが使用される場合がある。このとき、原版1上に必要なダイシング領域4Xのパターンは、上端、下端、内側の3種類になる。
【0073】
同様にY方向の4列のダイシング領域4Yについても、内側2列は共通のパターンが使用される場合がある。よって、原版1上に必要なダイシング領域4Yのパターンもまた、上端、下端、内側の3種類である。
【0074】
このようにダイシング領域4のパターンが共通である場合には、ダイシング領域4に必要な領域を原版1上から大幅に減らすことができる。さらにダイシング領域4に必要な領域が小さく、かつ機能素子Aの原版1に多くの余白が残されている場合には、機能素子Aの原版1にダイシング領域4のパターンの全てを配置することがことができる。これを示したのが図8である。
【0075】
図8は、本第3実施形態に係る原版を示す図である。
【0076】
図8に示すように、X方向の1列のダイシング領域4Xは、例えば5個の分割チップXに分割される。上述した通り、ダイシング領域4Xのパターンは3種類あるため、計15個の領域が必要である。これら15個の分割チップXを1枚の原版1に配置するためには、配置間隔を、例えば第1実施形態と同様に0.8mmとすると、12×21mmの領域が必要である。図6Cに、図8に示す原版1-1〜1-4の部分を拡大した図を示す。
【0077】
図6Cに示すように、機能素子Aの上側には、高さ12.2mmの余白部分20が残っているため、上記15個の分割チップXは全て、例えば原版1-1の1枚に並べることができる。
【0078】
また、Y方向の1列のダイシング領域4Yは、例えば6個の分割チップYに分割される。ダイシング領域4Yのパターンもまた3種類あるため、計18個の領域が必要である。これら18個の領域を配置するのに必要な領域は、同様の計算で14.4×21mmとなる。この領域は、図6Cに示すように、Y方向2つの原版1-2、1-4に跨った領域を使えば、7.2×42mmにすることができる。Y方向の配置可能な余白部分20は、配置禁止領域を除いて、9.2×42mmであるから、上記18個の分割チップYは全て、例えば原版1-2、1-4の2枚に跨って配置することができる。
【0079】
このように本第3実施形態によれば、レチクルの作製に必要な原版枚数を、上記第1実施形態の6枚、及び上記第2実施形態の5枚から、4枚に減らすことができる。
【0080】
(第4実施形態)
上記第1〜第3実施形態の目的は、全く新規なレチクルを作製する際に必要な原版枚数をいかに減らすか、であった。
【0081】
本第4実施形態は、既存のレチクルのパターン自体に改良が施された際、パターンを変更する原版枚数をいかに減らすかを目的としている。
【0082】
通常、電気デバイス、例えば半導体素子の製造にあたり、電気特性の向上、収率の向上を目的として、レチクルのパターンに改良が施されることが多々ある。DRAMや、フラッシュメモリ等に代表される半導体記憶装置では、そのチップ内のパターンを、大別して2種類に分けることができる。それは、情報記憶を司るメモリセル領域(セルアレイパターン)、及ぶメモリセル領域から読み出した電気信号を外部に出力する回路等が配置される周辺回路領域である。チップにおけるメモリセル領域と周辺回路領域とは、図9Aに示すように、おおまかに位置分けが為されている。半導体記憶装置の多くは、電気信号のタイミングを合わせるために、周辺回路領域をチップの中心部分に配置されている。レチクルのパターンが最も頻繁に改良されるのは、この周辺回路領域に他ならない。
【0083】
メモリセル領域のパターンが改良される場合、メモリセル領域は、原版全てに跨っているため、原版を新規に作成し直す必要がある。しかし、例えば図9Bに示すように、周辺回路領域等の局所的な改良の場合、その改良部分40を含む原版だけを交換すれば良い。
【0084】
そこで、本第4実施形態では、周辺回路領域の改良に対応するため、周辺回路領域がなるべく少ない枚数の原版に跨るような配置を行った。
【0085】
第1実施形態で述べたように、機能素子(本例では半導体記憶装置)用の原版1-1〜1-4が構成するエリアは、常に機能素子よりも大きい。このため、原版1-1〜1-4が構成するエリアに、機能素子をどのように配置するかについては自由度がある。
【0086】
例えば図10に示すように、機能素子を、原版1-1〜1-4が構成するエリアの中心に配置してしまうと、改良部分40が2枚の原版、例えば同図に示すように原版1-2、1-4に跨ってしまい、2枚の原版を新規に作製し直す必要がある。
【0087】
これを避けるために、本第4実施形態では、図11に示すように、機能素子の隅と、原版1-1〜1-4が構成するエリアの隅とを合わせるようにした。これにより、改良部分40は、1枚の原版、例えば同図に示すように、原版1-4のみに納めることが可能となる。このため、新規に作製し直す原版枚数は1枚で済む。
【0088】
このような配置を行うことで、周辺回路領域のパターンが改良された際に、交換すべき原版の枚数を減らすことができる。
【0089】
また、この配置方法は、第2、第3実施形態で述べた機能素子用の原版の余白部分20を大きくする方法と矛盾しないため、上記第2、第3実施形態と組み合わせると、より有効である。
【0090】
(第5実施形態)
上記第4実施形態では、改良部分40が周辺回路領域の一部分であった場合の例であった。
【0091】
本第5実施形態では、改良部分40が複数箇所にわたる場合にいかに新規に作成する原版枚数を減らすかに関している。
【0092】
図12は、第5実施形態に係る原版修正方法を示す図である。
【0093】
図12Aには、周辺回路領域の一部分と、Y方向のダイシング領域4Yの一部分とに、それぞれ改良部分40-1、40-2が存在する例が示されている。これら改良部分40-1、40-2はそれぞれ、異なった原版1-2と、1-4とに存在する。このため、パターンを修正するには、原版1-2、1-4を新規に作製し直す必要がある。
【0094】
しかし、図12Bに示すように、改良部分40-1、40-2は、1枚の原版に納めることが可能である。例えば本第5実施形態では、分割チップYのうち、改良が施されなかった分割チップY(本例ではY1〜Y3、Y5、Y6)については、原版1-2、1-4を用い、改良部分40-2を含む分割チップY(本例ではY4)のみ、及び改良部分40-1を含む新規に作製し直した原版1-4NEWの、余白部分20に描いた。これにより、改良部分40が複数箇所にわたる場合でも、作製し直す原版の枚数の減らすことができる。
【0095】
この第5実施形態のように、改良が施された部分だけで新規に原版を作製することで、パターン改良時に伴う、修正が必要な原版枚数を少なくすることができる。
【0096】
(第6実施形態)
図13は、第6実施形態に係る原版修正方法を示す図である。
【0097】
図13に示すように、本実施形態6では、一つの機能素子につき、8つの改良部分40-1〜40-8が含まれている。各々の改良部分は、同図中の拡大部分に示すように、中央に配置された配線パターン41が、その下側に隣接する配線パターン42に接合されている状態(改良前)を、その上側に隣接する配線パターン43に接合される状態(改良後)につなぎ変える、というものである。配線パターン41、42、43はそれぞれ、900nm幅のCr(クロム)パターンである。
【0098】
このような8つの改良部分40-1〜40-8は2枚の原版1-3、1-4にわたっているため、新規に2枚の原版を作製する必要があった。
【0099】
しかし、上記のようなパターン改良は、新規な原版を作製しなくても、原版上で容易に修正できる。例えばレーザーリペアと、集束イオンビーム(FIB)とを用いれば良い。以下、レーザーリペアと、FIBとを用いた、の原版上での修正の一例を説明する。
【0100】
まず、レーザーリペアを用いて、中央に配置された配線パターン41と、その下側に隣接する配線パターン42とを接合している部分のクロム(Cr)を除去する。次いで、FIBを用いて、配線パターン41と、その上側に隣接する配線パターン42とが接合するように、石英(Qz)製の原版1上に、カーボンを堆積する。
【0101】
このような原版1上での修正を、原版1-3、1-4上の改良部分40-1〜40-8に全てに対して行う。このように修正された原版1-3、1-4を用いて、レチクルを作製すれば、作製されたレチクルには改良後のパターンを得ることができる。
【0102】
レチクル上のパターンではなく、原版1上のパターンを修正するのは、以下の二つの理由からである。
【0103】
第一に、原版1上のパターンサイズは、レチクル上と比較して、例えば5倍の大きさがあり、レチクル上のパターンを修正するよりも、原版1上のパターンを修正するほうが容易であること、
第二に、一つの機能素子あたり、8箇所の改良部分40-1〜40-8があるため、同じ機能素子が、例えば12個並ぶレチクル上で修正しようとすると、8×12=96箇所の修正が必要となり、多大な労力を要すること、及び全ての修正が成功しない確率も高まること、などによる。
【0104】
本第6実施形態を用いれば、原版1上のパターン修正を行うことにより、新規に原版を作製せずに、レチクルのパターンの改良に対応することができる。
【0105】
以上、この発明を第1〜第6実施形態により説明したが、この発明は、これら実施形態それぞれに限定されるものではなく、その実施にあたっては、発明の要旨を逸脱しない範囲で種々に変形することが可能である。
【0106】
また、上記実施形態はそれぞれ、単独で実施することが可能であるが、適宜組み合わせて実施することも、もちろん可能である。
【0107】
さらに、上記各実施形態には、種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
【0108】
【発明の効果】
以上説明したように、この発明によれば、複数回の露光工程を経て作製される製品(例えばレチクル)にかかる製造コストを軽減することが可能な原版とその作製方法、及びその原版を用いた露光方法とを提供できる。
【0109】
また、これとともに、複数回の露光工程を経て作製される製品(例えばレチクル)の修正にかかる修正コストを軽減することが可能な原版、及びその原版作製方法を提供できる。
【図面の簡単な説明】
【図1】図1は本発明で使用される露光装置の概略構成を示す図。
【図2】図2はこの発明の第1実施形態に係る機能素子用原版を示す図。
【図3】図3AはX方向ダイシング領域の分割を示す図、図3Bはこの発明の第1実施形態に係るX方向ダイシング領域用原版を示す図。
【図4】図4AはY方向ダイシング領域の分割を示す図、図4Bはこの発明の第1実施形態に係るY方向ダイシング領域用原版を示す図。
【図5】図5Aはこの発明の第1実施形態に係るX方向ダイシング領域用原版を照明している状態を示す図、図5Bはこの発明の第1実施形態に係るY方向ダイシング領域用原版を照明している状態を示す図。
【図6】図6Aは第1実施形態に係る機能素子用原版を拡大して示す図、図6Bは第2実施形態に係る機能素子及びX方向ダイシング領域用原版を拡大して示す図、図6Cは第3実施形態に係る機能素子、X方向及びY方向ダイシング領域用原版を拡大して示す図。
【図7】図7Aはこの発明の第2実施形態に係る機能素子及びX方向ダイシング領域用原版を示す図、図7Bはこの発明の第2実施形態に係るY方向ダイシング領域用原版を示す図。
【図8】図8はこの発明の第3実施形態に係る機能素子、X方向及びY方向ダイシング領域用原版を示す図。
【図9】図9A、図9Bはそれぞれ半導体記憶装置チップのパターンを示す平面図。
【図10】図10は典型的な原版配置を示す図。
【図11】図11はこの発明の第4実施形態に係る原版配置を示す図。
【図12】図12Aは原版の改良部分を示す図、図12Bはこの発明の第5実施形態に係る修正原版を示す図。
【図13】図13はこの発明の第6実施形態に係る修正原版を示す図。
【図14】図14Aはレチクルの平面図、図14Bは従来の原版を示す図。
【符号の説明】
1、1-1〜1-6…マスターマスク(原版)
2…ドーターマスク(レチクル)
3、3-1、3-2…マスターマスク上のパターン
4、4X、4Y…ダイシング領域
X、X1〜X25…X方向ダイシング領域のパターン(X方向分割チップ)
Y、Y1〜Y25…Y方向ダイシング領域のパターン(Y方向分割チップ)
20…余白部分
40、40-1〜40-8…改良部分
201…メカブラインド(可動ブラインド)
Claims (6)
- 一度に露光できる領域以上の大きさを持つパターンを被露光体に露光する際に用いられる原版を作製する原版作製方法であって、
前記一度に露光できる領域以上の大きさを持つパターンを、X方向パターンを有する第1のダイシング領域のパターンと、前記X方向に交差するY方向パターンを有する第2のダイシング領域のパターンと、機能素子のパターンとに分割し、
前記X方向パターン及び前記Y方向パターンのいずれか一方を前記一度に露光できる領域に応じて複数に分割して、分割された複数の前記X方向パターン及び前記Y方向パターンのいずれか一方を一定間隔で並べて1枚の第1原版に描き、
前記機能素子領域のパターンを、少なくとも1枚の第2原版に描くことを特徴とする原版作製方法。 - 前記第2原版における前記機能素子のパターンが描かれた部分以外に、前記X方向パターン及び前記Y方向パターンのいずれか一方を更に描くことを特徴とする請求項1に記載の原版作製方法。
- 一度に露光できる領域以上の大きさを持つパターンを、前記一度に露光できる領域範囲内に分割して描いた原版を用いて、被露光体に露光する露光方法であって、
前記一度に露光できる領域以上の大きさを持つパターンを、X方向パターンを有する第1のダイシング領域のパターンと、前記X方向に交差するY方向パターンを有する第2のダイシング領域のパターンと、機能素子のパターンとに分割し、前記X方向パターン及び前記Y方向パターンのいずれか一方を前記一度に露光できる領域に応じて複数に分割して、分割された複数の前記X方向パターン及び前記Y方向パターンのいずれか一方を一定間隔で並べて描いた1枚の第1原版を用いて、前記第1のダイシング領域のパターンまたは前記第2のダイシング領域のパターンを前記被露光体に露光し、
前記機能素子のパターンが描かれた少なくとも1枚の第2原版を用いて、前記機能素子のパターンを前記被露光体に共通に露光することを特徴とする露光方法。 - 前記第2原版における前記機能素子のパターンが描かれた部分以外に、前記X方向パターン及び前記Y方向パターンのいずれか一方を更に描き、前記被露光体に共通に露光することを特徴とする請求項3に記載の露光方法。
- 前記第2原版に描かれた前記X方向パターンまたは前記Y方向パターンを前記被露光体に露光する際、前記機能素子のパターンは遮光し、前記X方向パターンまたは前記Y方向パターンのみを選択して照明することを特徴とする請求項4に記載の露光方法。
- 前記第1原版に描かれている前記複数に分割して一定間隔で並べたパターンを前記被露光体に露光する際、前記複数に分割して一定間隔で並べたパターンのうち、露光したいパターンのみを選択して照明することを特徴とする請求項4に記載の露光方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001110309A JP4266079B2 (ja) | 2001-04-09 | 2001-04-09 | 原版とその作製方法及びその原版を用いた露光方法 |
CNB021061955A CN1221867C (zh) | 2001-04-09 | 2002-04-09 | 用母掩模在中间掩模上形成ic芯片的图形用的曝光方法 |
EP02007382A EP1249733A3 (en) | 2001-04-09 | 2002-04-09 | Exposure method for forming pattern for IC chips on reticle by use of master masks |
KR10-2002-0019186A KR100464740B1 (ko) | 2001-04-09 | 2002-04-09 | 마스터 마스크를 이용하여 레티클에 ic 칩의 패턴을형성하기 위한 노광 방법 |
US10/118,050 US7029799B2 (en) | 2001-04-09 | 2002-04-09 | Exposure method for forming pattern for IC chips on reticle by use of master masks |
TW091107090A TW583504B (en) | 2001-04-09 | 2002-04-09 | A method for forming master masks, a method for exposing pattern by using master masks, a device mask and a method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001110309A JP4266079B2 (ja) | 2001-04-09 | 2001-04-09 | 原版とその作製方法及びその原版を用いた露光方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002303968A JP2002303968A (ja) | 2002-10-18 |
JP4266079B2 true JP4266079B2 (ja) | 2009-05-20 |
Family
ID=18962107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001110309A Expired - Fee Related JP4266079B2 (ja) | 2001-04-09 | 2001-04-09 | 原版とその作製方法及びその原版を用いた露光方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7029799B2 (ja) |
EP (1) | EP1249733A3 (ja) |
JP (1) | JP4266079B2 (ja) |
KR (1) | KR100464740B1 (ja) |
CN (1) | CN1221867C (ja) |
TW (1) | TW583504B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG118283A1 (en) * | 2003-06-20 | 2006-01-27 | Asml Netherlands Bv | Lithographic apparatus and device manufacturing method |
JP4571870B2 (ja) * | 2005-02-02 | 2010-10-27 | 株式会社ディスコ | 露光装置 |
US7924406B2 (en) * | 2005-07-13 | 2011-04-12 | Asml Netherlands B.V. | Stage apparatus, lithographic apparatus and device manufacturing method having switch device for two illumination channels |
JP4336671B2 (ja) | 2005-07-15 | 2009-09-30 | キヤノン株式会社 | 露光パラメータの決定をコンピュータに実行させるプログラム、露光パラメータを決定する決定方法、露光方法及びデバイス製造方法。 |
CN101446758B (zh) * | 2007-11-28 | 2011-05-11 | 中国科学院微电子研究所 | 改善微机械非制冷红外成像芯片中反光板平整度的方法 |
CN102109757B (zh) * | 2009-12-29 | 2012-11-21 | 富葵精密组件(深圳)有限公司 | 底片、底片设计方法及使用该底片制作的电路基板 |
US9865503B2 (en) * | 2015-11-06 | 2018-01-09 | Marvell Israel (M.I.S.L) Ltd. | Method to produce a semiconductor wafer for versatile products |
JP2017134200A (ja) * | 2016-01-27 | 2017-08-03 | 株式会社ディスコ | 露光装置 |
WO2023157888A1 (ja) * | 2022-02-17 | 2023-08-24 | 株式会社ニコン | 露光方法、デバイス製造方法、露光装置、及び露光システム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55108738A (en) * | 1979-02-13 | 1980-08-21 | Fujitsu Ltd | Inspection for registration of photomask |
JPS58173832A (ja) * | 1982-04-05 | 1983-10-12 | Oki Electric Ind Co Ltd | ウエ−ハアラインメント方法 |
JPH0215612A (ja) * | 1988-07-04 | 1990-01-19 | Oki Electric Ind Co Ltd | 半導体装置の認識符号形成方法 |
US5705299A (en) | 1992-12-16 | 1998-01-06 | Texas Instruments Incorporated | Large die photolithography |
JPH06224099A (ja) | 1993-01-26 | 1994-08-12 | Sony Corp | 半導体装置の製造方法 |
JPH1064788A (ja) * | 1996-08-22 | 1998-03-06 | Toshiba Corp | 半導体装置の製造方法と露光用マスク |
TW449672B (en) | 1997-12-25 | 2001-08-11 | Nippon Kogaku Kk | Process and apparatus for manufacturing photomask and method of manufacturing the same |
US6136517A (en) * | 1998-03-06 | 2000-10-24 | Raytheon Company | Method for photo composition of large area integrated circuits |
WO1999050712A1 (fr) * | 1998-03-26 | 1999-10-07 | Nikon Corporation | Procede et systeme d'exposition, photomasque et son procede de fabrication, micro-composant et son procede de fabrication |
JP3751762B2 (ja) * | 1998-12-08 | 2006-03-01 | 株式会社東芝 | 半導体装置の製造方法および原板 |
JP2000340492A (ja) | 1999-05-28 | 2000-12-08 | Nec Corp | 電子線露光用マスクとそれを用いた半導体装置製造方法 |
-
2001
- 2001-04-09 JP JP2001110309A patent/JP4266079B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-09 TW TW091107090A patent/TW583504B/zh not_active IP Right Cessation
- 2002-04-09 KR KR10-2002-0019186A patent/KR100464740B1/ko not_active IP Right Cessation
- 2002-04-09 CN CNB021061955A patent/CN1221867C/zh not_active Expired - Fee Related
- 2002-04-09 EP EP02007382A patent/EP1249733A3/en not_active Withdrawn
- 2002-04-09 US US10/118,050 patent/US7029799B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TW583504B (en) | 2004-04-11 |
CN1380584A (zh) | 2002-11-20 |
CN1221867C (zh) | 2005-10-05 |
JP2002303968A (ja) | 2002-10-18 |
US7029799B2 (en) | 2006-04-18 |
EP1249733A2 (en) | 2002-10-16 |
US20020160277A1 (en) | 2002-10-31 |
KR20020079530A (ko) | 2002-10-19 |
KR100464740B1 (ko) | 2005-01-06 |
EP1249733A3 (en) | 2005-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5364716A (en) | Pattern exposing method using phase shift and mask used therefor | |
US4849313A (en) | Method for making a reticle mask | |
US5340700A (en) | Method for improved lithographic patterning in a semiconductor fabrication process | |
US6492073B1 (en) | Removal of line end shortening in microlithography and mask set for removal | |
US4657379A (en) | Photomask and exposure apparatus using the same | |
JP4266079B2 (ja) | 原版とその作製方法及びその原版を用いた露光方法 | |
JPH10213895A (ja) | レチクルの合わせ測定用マーク | |
US6710851B1 (en) | Multi pattern reticle | |
EP1443364B1 (en) | Projection exposure apparatus | |
US4397543A (en) | Mask for imaging a pattern of a photoresist layer, method of making said mask, and use thereof in a photolithographic process | |
KR100225761B1 (ko) | 레티클 마스크 설계 방법 | |
JPS59160144A (ja) | ホトマスク | |
JP3314762B2 (ja) | 電子線露光用マスク及びこれを用いる電子線露光方法と電子線露光装置並びにデバイスの製造方法 | |
KR100228570B1 (ko) | 반도체 기판 노출 방법 | |
KR20010007452A (ko) | 노광방법, 노광장치 및 반도체디바이스의 제조방법 | |
KR100298633B1 (ko) | 반도체장치의제조방법 | |
JPH01234850A (ja) | 半導体集積回路用フォトマスク | |
JPH11133585A (ja) | 露光用マスク及びその製造方法 | |
JPH0787174B2 (ja) | パタ−ン形成方法 | |
JPH0645221A (ja) | 投影露光装置 | |
JPH11135417A (ja) | パターン転写方法及びパターン転写用マスク | |
JP2545431B2 (ja) | リソグラフィ―用レチクルおよびレチクルパタ―ン転写方法 | |
JP2003015274A (ja) | レチクルおよびレチクルの製造方法 | |
JP2006039512A (ja) | 露光装置及びマイクロデバイスの製造方法 | |
JPS62299969A (ja) | フオトマスク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |