JP4265722B2 - パターンデータ修正方法及び装置 - Google Patents
パターンデータ修正方法及び装置 Download PDFInfo
- Publication number
- JP4265722B2 JP4265722B2 JP2000238152A JP2000238152A JP4265722B2 JP 4265722 B2 JP4265722 B2 JP 4265722B2 JP 2000238152 A JP2000238152 A JP 2000238152A JP 2000238152 A JP2000238152 A JP 2000238152A JP 4265722 B2 JP4265722 B2 JP 4265722B2
- Authority
- JP
- Japan
- Prior art keywords
- graphic data
- data
- size
- pattern
- graphic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、設計された回路のパターンデータを修正するパターンデータ修正方法及び装置に関する。
【０００２】
【従来の技術】
半導体集積回路の多機能化及びパターン高密度化に伴い、設計データ量が増大する傾向にあり、設計されたパターンデータの修正を短時間で行なうことが要求されている。
【０００３】
図６は、半導体集積回路の設計データのセル配置を視覚的に示す概略ブロック図である。
【０００４】
例えば、半導体集積回路メーカは、チップ全体のセルＴＯＰのうちセルＣ〜Ｆを設計し、外部のある会社にセルＡの設計を依頼し、他の会社にセルＢの設計を依頼し、出来上がったセルＡ及びＢをセルＴＯＰ内に配置する。一般に、設計されたセルＴＯＰ、Ａ及びＢのＣＡＤデータのフォーマットは互いに異なり、セルＡ及びＢをセルＴＯＰ内に配置する際にこれらのフォーマットが統一されたフォーマット、例えばＧＤＳ２フォーマットに変換される。セルＴＯＰ、Ａ及びＢの中のセル名はそれぞれ独立に付けられており、例えばセルＴＯＰ内のセルＣとセルＡ内のセルＣとは、セル名が同一であってもその内容は異なる。
【０００５】
図８（Ａ）、（Ｂ）及び（Ｃ）はそれぞれ、図６中のセルＡ、Ｂ及びＴＯＰの階層構造を示す。実際にはこれらの階層構造は複雑であるが、説明上、簡単なものが示されている。
【０００６】
セルＡ及びＢをセルＴＯＰ内に配置する際、一般にフォーマットが互いに異なるので、セルＡ及びＢ内が展開されて階層構造が無くなる。
【０００７】
図７は、セルＴＯＰ内にセルＡ及びＢが配置された状態を視覚的に示す。
【０００８】
図９は、図７のセルＴＯＰに含まれる図形データを示す。各セルは、複数の図形データを含む。
【０００９】
図形は、その種類が矩形（ＲＥＣ）の場合、対角点の座標で表され、種類が多角形（ＰＯＬ）の場合、各頂点の座標で表され、種類が配線の場合、両端の座標で表される。
【００１０】
【発明が解決しようとする課題】
図７において、セルＡ内の図形を修正する場合、セルＡのデータをセルＴＯＰのファイルから抽出して別ファイルとし、表示画像を見ながら入力装置を操作して、修正すべき図形を選択し修正を行なう。
【００１１】
しかし、例えば同一サイズのコンタクトホールパターンを１００個を修正する場合、１個ずつ修正しなければならず、１個当たりの修正時間が約１０秒である場合、１００個修正すると全修正時間は約２０分となる。セルＴＯＰからセルＡとＢの図形データを抽出し、これらを１つの別ファイルとし、セルＡ及びＢに含まれている複数の同一図形を修正する場合についても同様である。
【００１２】
本発明の目的は、このような問題点に鑑み、設計された回路のパターンデータをより短時間で修正することが可能なパターンデータ修正方法及び装置を提供することにある。
【００１３】
【課題を解決するための手段及びその作用効果】
本発明では、設計された回路のパターンデータを修正するパターンデータ修正方法において、コンピュータにより、
同一図形データを同一グループにすることにより図形データをグループ化し、
選択された図形データを修正した場合、この図形データと同一グループの他の図形データを自動修正する。
【００１４】
この方法によれば、グループ化と自動修正とにより、設計された回路のパターンデータをより短時間で修正することができる。
【００１５】
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００１７】
［第１実施形態］
図１は、本発明の第１実施形態のパターンデータ修正装置を示す概略ブロック図である。
【００１８】
この装置は、パターン修正プログラムがインストールされたコンピュータであるパターン修正処理装置１０に、入力装置１１、表示装置１２、記憶装置１３及び１４が接続されたシステムである。
【００１９】
記憶装置１３には、例えば図７に示すセルＴＯＰの設計データが格納されており、より具体的には図９に示すような図形データが格納されている。
【００２０】
表示装置１２の表示を見ながら入力装置１１を操作して、セルＴＯＰに含まれている例えばセルＡ及びＢを修正対象として選択する。パターン修正処理装置１０はこれに応答して、図４に示す処理を行なう。すなわち、パターン修正処理装置１０は、セルＡ及びＢをセルＴＯＰから抽出し、これを別ファイルとして記憶装置１４に格納し、記憶装置１４に格納されている図９に示す図形データに対し、サイズ及びグループのデータを付加し、図２に示すようなデータを作成する。
【００２１】
図３（Ａ）、（Ｂ）及び（Ｃ）はそれぞれ、矩形ＲＥＣ、多角形ＰＯＬ及び配線ＰＴＨのサイズを示す。
【００２２】
矩形ＲＥＣのサイズは、横及び縦の長さがＷ１及びＨ１である。多角形ＰＯＬのサイズは、これが内接される矩形の横及び縦の長さＷ２及びＨ２である。配線ＰＴＨのサイズは、線の長さＬ１であり、線幅の値はレイヤ毎に統一して与えられている。
【００２３】
マスクは、レイヤ毎に製作される。
【００２４】
図形の種類、レイヤ及びサイズが同一である場合、同一グループ名を付与する。例えばＮＯ．１とＮＯ．３は図形の種類、レイヤ及びサイズが同一であり、同一グループ名Ｇ１が付与されている。
【００２５】
次に、図４のグループ化処理を説明する。
【００２６】
（Ｓ１）セルＡ及びＢをセルＴＯＰから抽出し、これを別ファイルとして記憶装置１４に格納する。
【００２７】
（Ｓ２）このファイルから、次の図形データを１つ取り出す。最初は、図２中のＮＯ．１の図形データを取り出す。
【００２８】
（Ｓ３）取り出すべき図形データがなければ処理を終了し、そうでなければステップＳ４へ進む。
【００２９】
（Ｓ４）この図形データにグループ名が付与されていればステップＳ２へ戻り、そうでなければステップＳ５へ進む。
【００３０】
（Ｓ５）ステップＳ２で取り出した図形データにグループ名を付与する。例えば図２中のＮＯ．１の図形に対しグループ名Ｇ１を付与する。
【００３１】
（Ｓ６）この図形データと図形の種類、レイヤ及びサイズが一致する図形データを検索する。
【００３２】
（Ｓ７）一致する図形データがなければステップＳ２へ戻り、あればステップＳ８へ進む。
【００３３】
（Ｓ８）一致する図形データに対し、ステップＳ５で付与したグループ名と同一のグループ名を付与する。例えば図２のＮＯ．３の図形データがＮＯ．１のそれに一致する場合、ＮＯ．３の図形データにグループ名Ｇ１を付与する。
【００３４】
ステップＳ２へ戻り、前回の次の図形データ、例えばＮＯ．２の図形データを取り出す。
【００３５】
このようなグループ化処理が終了した後、図５に示す修正処理がパターン修正処理装置１０により行なわれる。
【００３６】
（Ｓ１０）操作者は、表示装置１２の表示を見ながら入力装置１１を操作して、修正対象の図形を選択し修正する。
【００３７】
（Ｓ１１）ステップＳ１０で修正した図形と同一グループ名の図形が図２中に存在すればステップＳ１２へ進み、そうでなければこの選択図形に対する修正処理を終了する。
【００３８】
（Ｓ１２）同一グループの図形をステップＳ１０と同様に修正する。この修正はパターン修正処理装置１０により自動的に行われる。
【００３９】
例えばステップＳ１０で一辺が１μｍの矩形コンタクトホールパターンを一辺が０．９μｍの矩形に操作者が修正した場合、これと同一図形がパターン修正処理装置１０により自動的に修正される。このような処理により、設計されたパターンデータの修正処理が短時間で行なわれる。例えば１００個の同一図形を修正するのに１個あたり約１０秒かかり、従来では全体として約２０分かかったものが、本実施形態によれば約１０秒で全修正が行なわれる。
【００４０】
図１において、記憶装置１３に格納されているセルＴＯＰ内のセルＡ及びＢは、この修正後、記憶装置１４内のセルＡ及びＢと置き換えられる。この際、サイズ及びグループのデータが削除される。このサイズ及びグループのデータは記憶装置１４に格納され、再度セルＡ及びＢが修正対象として選択された場合にはこのデータが用いられる。
【００４１】
なお、本発明には外にも種々の変形例が含まれる。
【００４２】
例えば、ポリゴンデータの場合には上記サイズの替わりに、その始点座標が（０，０）となるように図形を平行移動したときの座標値を用いてもよい。また、修正のためにセルＴＯＰから抽出されるセルは１つ以上であればよい。
【図面の簡単な説明】
【図１】本発明の一実施形態のパターンデータ修正装置を示す概略ブロック図である。
【図２】修正対象のセルに含まれる図形データの説明図である。
【図３】（Ａ）、（Ｂ）及び（Ｃ）はそれぞれ、矩形、多角形及び配線のサイズを説明する図である。
【図４】図１のパターン修正処理装置１０により実行されるグループ化処理の手順を示すフローチャートである。
【図５】図４の処理に続いて図１のパターン修正処理装置１０により実行されるパターン修正処理の手順を示すフローチャートである。
【図６】従来の、半導体集積回路のセル配置を視覚的に示す概略ブロック図である。
【図７】従来の、セルＴＯＰ内にセルＡ及びＢが配置された状態を視覚的に示す図である。
【図８】（Ａ）、（Ｂ）及び（Ｃ）はそれぞれ、図６中のセルＡ、Ｂ及びＴＯＰの階層構造を示す図である。
【図９】図７のセルＴＯＰに含まれる図形データの説明図である。
【符号の説明】
１０ パターン修正処理装置
１１ 入力装置
１２ 表示装置
１３、１４ 記憶装置
Ａ〜Ｆ、ＴＯＰ セル
【発明の属する技術分野】
本発明は、設計された回路のパターンデータを修正するパターンデータ修正方法及び装置に関する。
【０００２】
【従来の技術】
半導体集積回路の多機能化及びパターン高密度化に伴い、設計データ量が増大する傾向にあり、設計されたパターンデータの修正を短時間で行なうことが要求されている。
【０００３】
図６は、半導体集積回路の設計データのセル配置を視覚的に示す概略ブロック図である。
【０００４】
例えば、半導体集積回路メーカは、チップ全体のセルＴＯＰのうちセルＣ〜Ｆを設計し、外部のある会社にセルＡの設計を依頼し、他の会社にセルＢの設計を依頼し、出来上がったセルＡ及びＢをセルＴＯＰ内に配置する。一般に、設計されたセルＴＯＰ、Ａ及びＢのＣＡＤデータのフォーマットは互いに異なり、セルＡ及びＢをセルＴＯＰ内に配置する際にこれらのフォーマットが統一されたフォーマット、例えばＧＤＳ２フォーマットに変換される。セルＴＯＰ、Ａ及びＢの中のセル名はそれぞれ独立に付けられており、例えばセルＴＯＰ内のセルＣとセルＡ内のセルＣとは、セル名が同一であってもその内容は異なる。
【０００５】
図８（Ａ）、（Ｂ）及び（Ｃ）はそれぞれ、図６中のセルＡ、Ｂ及びＴＯＰの階層構造を示す。実際にはこれらの階層構造は複雑であるが、説明上、簡単なものが示されている。
【０００６】
セルＡ及びＢをセルＴＯＰ内に配置する際、一般にフォーマットが互いに異なるので、セルＡ及びＢ内が展開されて階層構造が無くなる。
【０００７】
図７は、セルＴＯＰ内にセルＡ及びＢが配置された状態を視覚的に示す。
【０００８】
図９は、図７のセルＴＯＰに含まれる図形データを示す。各セルは、複数の図形データを含む。
【０００９】
図形は、その種類が矩形（ＲＥＣ）の場合、対角点の座標で表され、種類が多角形（ＰＯＬ）の場合、各頂点の座標で表され、種類が配線の場合、両端の座標で表される。
【００１０】
【発明が解決しようとする課題】
図７において、セルＡ内の図形を修正する場合、セルＡのデータをセルＴＯＰのファイルから抽出して別ファイルとし、表示画像を見ながら入力装置を操作して、修正すべき図形を選択し修正を行なう。
【００１１】
しかし、例えば同一サイズのコンタクトホールパターンを１００個を修正する場合、１個ずつ修正しなければならず、１個当たりの修正時間が約１０秒である場合、１００個修正すると全修正時間は約２０分となる。セルＴＯＰからセルＡとＢの図形データを抽出し、これらを１つの別ファイルとし、セルＡ及びＢに含まれている複数の同一図形を修正する場合についても同様である。
【００１２】
本発明の目的は、このような問題点に鑑み、設計された回路のパターンデータをより短時間で修正することが可能なパターンデータ修正方法及び装置を提供することにある。
【００１３】
【課題を解決するための手段及びその作用効果】
本発明では、設計された回路のパターンデータを修正するパターンデータ修正方法において、コンピュータにより、
同一図形データを同一グループにすることにより図形データをグループ化し、
選択された図形データを修正した場合、この図形データと同一グループの他の図形データを自動修正する。
【００１４】
この方法によれば、グループ化と自動修正とにより、設計された回路のパターンデータをより短時間で修正することができる。
【００１５】
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００１７】
［第１実施形態］
図１は、本発明の第１実施形態のパターンデータ修正装置を示す概略ブロック図である。
【００１８】
この装置は、パターン修正プログラムがインストールされたコンピュータであるパターン修正処理装置１０に、入力装置１１、表示装置１２、記憶装置１３及び１４が接続されたシステムである。
【００１９】
記憶装置１３には、例えば図７に示すセルＴＯＰの設計データが格納されており、より具体的には図９に示すような図形データが格納されている。
【００２０】
表示装置１２の表示を見ながら入力装置１１を操作して、セルＴＯＰに含まれている例えばセルＡ及びＢを修正対象として選択する。パターン修正処理装置１０はこれに応答して、図４に示す処理を行なう。すなわち、パターン修正処理装置１０は、セルＡ及びＢをセルＴＯＰから抽出し、これを別ファイルとして記憶装置１４に格納し、記憶装置１４に格納されている図９に示す図形データに対し、サイズ及びグループのデータを付加し、図２に示すようなデータを作成する。
【００２１】
図３（Ａ）、（Ｂ）及び（Ｃ）はそれぞれ、矩形ＲＥＣ、多角形ＰＯＬ及び配線ＰＴＨのサイズを示す。
【００２２】
矩形ＲＥＣのサイズは、横及び縦の長さがＷ１及びＨ１である。多角形ＰＯＬのサイズは、これが内接される矩形の横及び縦の長さＷ２及びＨ２である。配線ＰＴＨのサイズは、線の長さＬ１であり、線幅の値はレイヤ毎に統一して与えられている。
【００２３】
マスクは、レイヤ毎に製作される。
【００２４】
図形の種類、レイヤ及びサイズが同一である場合、同一グループ名を付与する。例えばＮＯ．１とＮＯ．３は図形の種類、レイヤ及びサイズが同一であり、同一グループ名Ｇ１が付与されている。
【００２５】
次に、図４のグループ化処理を説明する。
【００２６】
（Ｓ１）セルＡ及びＢをセルＴＯＰから抽出し、これを別ファイルとして記憶装置１４に格納する。
【００２７】
（Ｓ２）このファイルから、次の図形データを１つ取り出す。最初は、図２中のＮＯ．１の図形データを取り出す。
【００２８】
（Ｓ３）取り出すべき図形データがなければ処理を終了し、そうでなければステップＳ４へ進む。
【００２９】
（Ｓ４）この図形データにグループ名が付与されていればステップＳ２へ戻り、そうでなければステップＳ５へ進む。
【００３０】
（Ｓ５）ステップＳ２で取り出した図形データにグループ名を付与する。例えば図２中のＮＯ．１の図形に対しグループ名Ｇ１を付与する。
【００３１】
（Ｓ６）この図形データと図形の種類、レイヤ及びサイズが一致する図形データを検索する。
【００３２】
（Ｓ７）一致する図形データがなければステップＳ２へ戻り、あればステップＳ８へ進む。
【００３３】
（Ｓ８）一致する図形データに対し、ステップＳ５で付与したグループ名と同一のグループ名を付与する。例えば図２のＮＯ．３の図形データがＮＯ．１のそれに一致する場合、ＮＯ．３の図形データにグループ名Ｇ１を付与する。
【００３４】
ステップＳ２へ戻り、前回の次の図形データ、例えばＮＯ．２の図形データを取り出す。
【００３５】
このようなグループ化処理が終了した後、図５に示す修正処理がパターン修正処理装置１０により行なわれる。
【００３６】
（Ｓ１０）操作者は、表示装置１２の表示を見ながら入力装置１１を操作して、修正対象の図形を選択し修正する。
【００３７】
（Ｓ１１）ステップＳ１０で修正した図形と同一グループ名の図形が図２中に存在すればステップＳ１２へ進み、そうでなければこの選択図形に対する修正処理を終了する。
【００３８】
（Ｓ１２）同一グループの図形をステップＳ１０と同様に修正する。この修正はパターン修正処理装置１０により自動的に行われる。
【００３９】
例えばステップＳ１０で一辺が１μｍの矩形コンタクトホールパターンを一辺が０．９μｍの矩形に操作者が修正した場合、これと同一図形がパターン修正処理装置１０により自動的に修正される。このような処理により、設計されたパターンデータの修正処理が短時間で行なわれる。例えば１００個の同一図形を修正するのに１個あたり約１０秒かかり、従来では全体として約２０分かかったものが、本実施形態によれば約１０秒で全修正が行なわれる。
【００４０】
図１において、記憶装置１３に格納されているセルＴＯＰ内のセルＡ及びＢは、この修正後、記憶装置１４内のセルＡ及びＢと置き換えられる。この際、サイズ及びグループのデータが削除される。このサイズ及びグループのデータは記憶装置１４に格納され、再度セルＡ及びＢが修正対象として選択された場合にはこのデータが用いられる。
【００４１】
なお、本発明には外にも種々の変形例が含まれる。
【００４２】
例えば、ポリゴンデータの場合には上記サイズの替わりに、その始点座標が（０，０）となるように図形を平行移動したときの座標値を用いてもよい。また、修正のためにセルＴＯＰから抽出されるセルは１つ以上であればよい。
【図面の簡単な説明】
【図１】本発明の一実施形態のパターンデータ修正装置を示す概略ブロック図である。
【図２】修正対象のセルに含まれる図形データの説明図である。
【図３】（Ａ）、（Ｂ）及び（Ｃ）はそれぞれ、矩形、多角形及び配線のサイズを説明する図である。
【図４】図１のパターン修正処理装置１０により実行されるグループ化処理の手順を示すフローチャートである。
【図５】図４の処理に続いて図１のパターン修正処理装置１０により実行されるパターン修正処理の手順を示すフローチャートである。
【図６】従来の、半導体集積回路のセル配置を視覚的に示す概略ブロック図である。
【図７】従来の、セルＴＯＰ内にセルＡ及びＢが配置された状態を視覚的に示す図である。
【図８】（Ａ）、（Ｂ）及び（Ｃ）はそれぞれ、図６中のセルＡ、Ｂ及びＴＯＰの階層構造を示す図である。
【図９】図７のセルＴＯＰに含まれる図形データの説明図である。
【符号の説明】
１０ パターン修正処理装置
１１ 入力装置
１２ 表示装置
１３、１４ 記憶装置
Ａ〜Ｆ、ＴＯＰ セル
Claims (3)
- 設計された回路のパターンデータを修正するパターンデータ修正方法において、コンピュータにより、
図形の種類と、製作されるマスクに対応したレイヤと、座標値とを含む図形データについて、該図形が内接する矩形の隣り合う２辺の長さである図形サイズを求め、該図形サイズを該図形データに付加し、
該種類、該レイヤ及び該サイズが同一である該図形データに同一のグループ名を付加するすることにより、該図形データをグループ化し、
選択された図形データを修正した場合、この図形データと同一グループの他の図形データを自動修正する、
ことを特徴とするパターンデータ修正方法。 - 設計された回路のパターンデータを修正するパターンデータ修正装置において、
図形の種類と、製作されるマスクに対応したレイヤと、座標値とを含む図形データについて、該図形が内接する矩形の隣り合う２辺の長さである図形サイズを求め、該図形サイズを該図形データに付加し、
該種類、該レイヤ及び該サイズが同一である該図形データに同一のグループ名を付加するすることにより、該図形データをグループ化し、
選択された図形データを修正した場合、この図形データと同一グループの他の図形データを自動修正する、
コンピュータを有することを特徴とするパターンデータ修正装置。 - 設計された回路のパターンデータを修正するために、コンピュータに対し、
図形の種類と、製作されるマスクに対応したレイヤと、座標値とを含む図形データについて、該図形が内接する矩形の隣り合う２辺の長さである図形サイズを求めさせ、該図形サイズを該図形データに付加させ、
該種類、該レイヤ及び該サイズが同一である該図形データに同一のグループ名を付加させることにより、該図形データをグループ化させ、
選択された図形データを修正した場合、この図形データと同一グループの他の図形データを自動修正させる、
ためのプログラムが記録されたことを特徴とするコンピュータ読み取り可能な記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000238152A JP4265722B2 (ja) | 2000-08-07 | 2000-08-07 | パターンデータ修正方法及び装置 |
| US09/771,693 US6523164B2 (en) | 2000-08-07 | 2001-01-30 | Method and apparatus for modifying flattened data of designed circuit pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000238152A JP4265722B2 (ja) | 2000-08-07 | 2000-08-07 | パターンデータ修正方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002049653A JP2002049653A (ja) | 2002-02-15 |
| JP4265722B2 true JP4265722B2 (ja) | 2009-05-20 |
Family
ID=18729897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000238152A Expired - Fee Related JP4265722B2 (ja) | 2000-08-07 | 2000-08-07 | パターンデータ修正方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6523164B2 (ja) |
| JP (1) | JP4265722B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015050439A (ja) * | 2013-09-04 | 2015-03-16 | 株式会社東芝 | 描画データの補正方法、描画方法、及びリソグラフィ用のマスク又はテンプレートの製造方法 |
| JP6389040B2 (ja) * | 2014-02-17 | 2018-09-12 | 株式会社Ｓｃｒｅｅｎホールディングス | パターン描画装置用のｇｕｉ装置、パターン描画システム、ジョブチケット更新方法およびプログラム |
| JP6474655B2 (ja) * | 2014-09-30 | 2019-02-27 | エイブリック株式会社 | レチクル透過率測定方法、投影露光装置および投影露光方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063405A (ja) * | 1983-09-16 | 1985-04-11 | Fujitsu Ltd | パタ−ン検査方法及びその装置 |
| JPS6083328A (ja) * | 1983-10-13 | 1985-05-11 | Fujitsu Ltd | フオトマスクの検査方法 |
| JPS63140373A (ja) * | 1986-12-02 | 1988-06-11 | Oki Electric Ind Co Ltd | Ｃａｄ／ｃａｍ装置における板金展開方法 |
| JPH0574943A (ja) | 1991-09-11 | 1993-03-26 | Mitsubishi Electric Corp | 集積回路レイアウトパターン設計用ｃａｄ装置 |
| US5533148A (en) * | 1993-09-30 | 1996-07-02 | International Business Machines Corporation | Method for restructuring physical design images into hierarchical data models |
| JPH07191199A (ja) * | 1993-12-27 | 1995-07-28 | Fujitsu Ltd | 荷電粒子ビーム露光システム及び露光方法 |
| US5553273A (en) * | 1995-04-17 | 1996-09-03 | International Business Machines Corporation | Vertex minimization in a smart optical proximity correction system |
| US5909376A (en) * | 1995-11-20 | 1999-06-01 | Lsi Logic Corporation | Physical design automation system and process for designing integrated circuit chips using highly parallel sieve optimization with multiple "jiggles" |
| KR100225761B1 (ko) * | 1996-06-04 | 1999-10-15 | 윤종용 | 레티클 마스크 설계 방법 |
| US6076465A (en) * | 1996-09-20 | 2000-06-20 | Kla-Tencor Corporation | System and method for determining reticle defect printability |
| JP3022381B2 (ja) * | 1997-03-14 | 2000-03-21 | 日本電気株式会社 | 集積回路パターンデータ処理方法 |
| JP3396629B2 (ja) * | 1998-07-29 | 2003-04-14 | 松下電器産業株式会社 | マスクパターン補正方法 |
| US6397373B1 (en) * | 1999-07-12 | 2002-05-28 | Taiwan Semiconductor Manufacturing Company | Efficient design rule check (DRC) review system |
| US6353922B1 (en) * | 1999-08-24 | 2002-03-05 | International Business Machines Corporation | Automatic generation of one dimensional data compaction commands for electron beam lithography |
-
2000
- 2000-08-07 JP JP2000238152A patent/JP4265722B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-30 US US09/771,693 patent/US6523164B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6523164B2 (en) | 2003-02-18 |
| US20020032899A1 (en) | 2002-03-14 |
| JP2002049653A (ja) | 2002-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847968A (en) | Printed circuit board CAD device which alternates placing components and routing connectors between them | |
| US20010056569A1 (en) | Method of designing layout of semiconductor device | |
| JP4769687B2 (ja) | タイミング検証方法、タイミング検証装置及びタイミング検証プログラム | |
| JP4265722B2 (ja) | パターンデータ修正方法及び装置 | |
| US6237133B1 (en) | Mask pattern data creation method and system that are not subject to data stream data format limitations | |
| JP2010062475A (ja) | レイアウトパターン生成方法、半導体装置の製造方法、プログラム、レイアウトパターン生成装置 | |
| JP3003058B2 (ja) | 基板ｃａｄシステム | |
| JPH10256255A (ja) | 半導体集積回路装置のパターン発生方法 | |
| JP2009302179A (ja) | 半導体集積回路のレイアウトシステム及び方法 | |
| JP3502311B2 (ja) | 集積回路レイアウトシステム、レイアウト方法及び記録媒体 | |
| JP2010113586A (ja) | レイアウト密度検証システム、レイアウト密度検証方法、及びレイアウト密度検証用プログラム | |
| JP2005228999A (ja) | 半導体集積回路のレイアウトパターン修正装置、半導体集積回路のレイアウトパターン修正方法、半導体集積装置の製造方法、半導体集積回路のレイアウトパターン修正プログラムおよび可読記録媒体 | |
| JP4455148B2 (ja) | セル配置図作成装置及び方法並びにプログラム | |
| JP4411743B2 (ja) | 設計データ変換装置、パターン設計支援装置、設計データ変換方法および配線基板のパターン設計方法。 | |
| JP3099782B2 (ja) | Ｃａｍデータの自動修正装置、自動修正方法及び自動修正プログラムを記録した記録媒体 | |
| JP3095307B2 (ja) | 電気部品自動配置装置及び電気部品の自動配置方法 | |
| JP3606144B2 (ja) | プリント配線板の設計システム | |
| JPH09212672A (ja) | 図形データの処理方法 | |
| JP2690657B2 (ja) | レイアウトパターン発生装置 | |
| JP2002151594A (ja) | 半導体集積回路の設計方法及び半導体集積回路の設計支援装置 | |
| JPH0143345B2 (ja) | ||
| JP3147055B2 (ja) | 図形の検索方法、図形検索装置及び記録媒体 | |
| JP2010061514A (ja) | 半導体集積回路の設計方法及び設計装置 | |
| JP2002218213A (ja) | デジタル画像表示用プログラム及びそれを記憶した記憶媒体 | |
| JP2005284826A (ja) | 半導体集積回路のゲートリサイズ装置及び方法とそのプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060726 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090210 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |