JP4260478B2

JP4260478B2 - 回路装置

Info

Publication number: JP4260478B2
Application number: JP2002538724A
Authority: JP
Inventors: マルセルベアイ; アーノルドダブリューブアイ; エバーアールドエムジェイアエンデケルク; ウィルヘルムスエイチエムランゲスラグ
Original assignee: Koninklijke Philips NV; Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2000-10-25
Filing date: 2001-10-18
Publication date: 2009-04-30
Anticipated expiration: 2021-10-18
Also published as: DE60117837D1; US20020093838A1; DE60117837T2; US6535401B2; EP1332648B1; WO2002035893A1; EP1332648A1; JP2004512663A; CN100393180C; CN1394464A

Description

【０００１】
【発明の属する技術分野】
本発明は、ランプに通電するための回路装置であって、
当該回路装置は、ＤＣ電圧源に接続されるべき入力端子と、
前記入力端子に結合される、前記ＤＣ電圧源により供給されるＤＣ電圧からランプ電流を生成するためのインバータとを有し、
前記インバータは、前記入力端子に結合されるスイッチング素子と、
前記スイッチング素子の制御電極に結合される、該スイッチング素子を交互に導通状態及び非導通状態にするための制御信号を生成する制御回路と、
前記制御回路に結合される、前記制御信号のデューティサイクルを設定するために用いられるパルス幅変調器(pulse duration modulator)とを有し、
前記デューティサイクルは、前記パルス幅変調器の出力部に現れるデジタル信号に正比例する、回路装置に関する。
【０００２】
【従来の技術】
斯かる回路装置は良く知られている。斯かる回路装置において、制御信号のデューティサイクルは、例えば周囲温度に無関係に、容易に再現可能なようにして設定され得る。しかしながら、斯かる回路装置の不利な点は、デジタル信号が限られたビット数からなるため、制御信号のデューティサイクルの値全部が設定され得ないことである。結果として、当該回路装置により通電されるランプにより消費される電力も、比較的少数の設定(setting)しか持たない。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、制御信号のデューティサイクル、それ故に、回路装置により通電されるランプにより消費される電力を非常に再現可能性をもって調整可能にするだけでなく、制御信号のデューティサイクルの平均値及びランプにより消費される電力の平均値を比較的多数の設定に対して設定することを可能にする回路装置を提供することにある。
【０００４】
【課題を解決するための手段】
これを達成するために、冒頭段落に述べられる回路装置は、本発明によれば、更に前記パルス幅変調器に、前記デジタル信号を周期的に変調するための回路部Ｍが設けられ、この変調の各周期が、前記デジタル信号が第１の値を持つ第１の時間間隔と前記デジタル信号が第２の値を持つ第２の時間間隔とを有し、前記第１の値及び前記第２の値が前記回路部Ｍにより別個に調整可能であることを特徴とする。
【０００５】
デジタル信号の変調は、制御信号のデューティサイクルの変調及びランプにより消費される電力の変調をもたらす。第１のデジタル信号の第１の値及び第２の値が異なるように選択されると、制御信号のデューティサイクルの値、それ故に、ランプにより消費される電力は、第１の時間間隔の間該デジタル信号の第１の値に対応し、第２の時間間隔の間該デジタル信号の第２の値に対応する。変調の周期におけるランプにより消費される平均電力は、デジタル信号の第１の値に対応するランプ電力の値と該デジタル信号の第２の値に対応するランプ電力の値との間の範囲をとる。これにより、ランプ電力の平均値が、デジタル信号の値の取り得る数を超える数の設定に対して設定され得る。
【０００６】
前記変調の各周期が、Ｎ個の連続する時間間隔を有し、Ｎは２以上の自然数であり、前記デジタル信号の値が、これら時間間隔の少なくとも１つの時間間隔の間、前記回路部Ｍによりその他の時間間隔の１つの間の値と異なる値に設定され得ることが好ましい。ランプ電力の取り得る設定の数は、Ｎについて選択される値が増加するにつれて増加する。
【０００７】
デジタル信号を周期的に変調するための回路部Ｍは、Ｎ個の前記時間間隔の各時間間隔が等しい継続時間である場合に比較的簡単に実施され得る。回路部Ｍが、前記連続する時間間隔を計時するためのタイマを有することが好ましい。
【０００８】
しかしながら、更に回路部Ｍに、前記連続する時間間隔の１つの時間間隔の継続時間または各時間間隔の継続時間を設定するための回路部Ｍ’が設けられても良い。前記連続する時間間隔の少なくとも１つの継続時間を設定することにより、スイッチング素子のデューティサイクルの平均値、それ故に、ランプにより消費される電力の平均値を設定することが可能である。この場合、Ｎが２に等しいことが好ましい。なぜなら、これにより、回路部Ｍ’の構造を比較的簡単にすることができるからである。変調周期における１つの時間間隔の継続時間または各時間間隔の継続時間を設定することは、マイクロプロセッサが回路部Ｍを形成するために用いられる本発明による回路装置の実施例においてとりわけ有利である。調整されるランプ電力の高い分解能が、マイクロプロセッサの“ＣＰＵタイム(CPU time)”のほんの一部を用いるだけで得られることが分かった。
【０００９】
本発明による回路装置の好ましい実施例においては、前記インバータが、単一のスイッチング素子を有さず、第１のスイッチング素子及び第２のスイッチング素子の直列配列を備えるブリッジ回路を有し、前記直列配列はまた、前記入力端子も相互に接続し、前記制御回路の各出力部は、これらスイッチング素子の関連する制御電極に結合され、前記制御回路は、前記第１のスイッチング素子を導通状態及び非導通状態にするための第１の制御信号並びに前記第２のスイッチング素子を導通状態及び非導通状態にするための第２の制御信号を生成する。この好ましい実施例は、第１及び第２の制御信号のデューティサイクルが等しく、パルス幅変調器の出力部に現れるデジタル信号に正比例するようにして実施され得る。しかしながら、他の例によれば、第１及び第２の制御信号を同様に変調し、次いで、該第１の制御信号に該第２の制御信号に相対的な位相偏位を施すことも可能である。この位相偏位は、ランプ電力に影響を及ぼさず、制御信号のデューティサイクルの変調に起因するランプの光束の変調を抑制する。
【００１０】
好ましい実施例はまた、第１及び第２の制御信号のデューティサイクルが別個に変調され得るようにしても実施され得る。１つのパルス幅変調器に代わり、斯かる実施例においては、当該回路装置に、前記第１の制御信号のデューティサイクルを設定するための第１のパルス幅変調器及び前記第２の制御信号のデューティサイクルを設定するための第２のパルス幅変調器が設けられ、前記第１の制御信号のデューティサイクルは、前記第１のパルス幅変調器の出力部に現れる第１のデジタル信号の値に正比例し、前記第２の制御信号のデューティサイクルは、前記第２のパルス幅変調器の出力部に現れる第２のデジタル信号の値に正比例し、前記第１のパルス幅変調器に、前記第１のデジタル信号を周期的に変調するための第１の回路部Ｍ１が設けられ、前記第２のパルス幅変調器に、前記第２のデジタル信号を周期的に変調するための第２の回路部Ｍ２が設けられる。好ましい実施例の斯かる実施例においては、第１の制御信号のデューティサイクルの平均値が、第２の制御信号のデューティサイクルの平均値と異なるように選択され得る。その結果、ランプ電力が設定され得る設定の数が更に増加される。第１及び第２の制御信号の変調周波数は、等しくなるように又は等しくならないように選択され得る。
【００１１】
本発明のこれらの及び他の特徴が、以下に記載の実施例を参照して明らかになり、詳述されるであろう。
【００１２】
【発明の実施の形態】
図１において、Ｋ５及びＫ６は、低周波ＡＣ電圧を供給するＡＣ電圧源の各極に接続されるべき端子を示す。Ｋ５及びＫ６は、低周波ＡＣ電圧を整流するための整流手段ＧＭの各々の入力部に接続される。整流手段ＧＭの各々の出力部は、ＤＣ電圧源に接続されるべき入力端子Ｋ１及びＫ２に接続される。入力端子Ｋ１は、コンデンサＣ１により入力端子Ｋ２に接続される。ＤＣ電圧源は、ＡＣ電圧源、整流手段ＧＭ及びバッファコンデンサとして働くコンデンサＣ１により形成される。コンデンサＣ１は、第１のスイッチング素子Ｓ１及び第２のスイッチング素子Ｓ２の直列配列により分流される。スイッチング素子Ｓ１の制御電極は、制御回路Ｓｃの第１の出力部に接続される。スイッチング素子Ｓ２の制御電極は、制御回路Ｓｃの第２の出力部に接続される。制御回路Ｓｃは、第１のスイッチング素子Ｓ１を導通状態及び非導通状態にするための第１の制御信号並びに第２のスイッチング素子Ｓ２を導通状態及び非導通状態にするための第２の制御信号を生成するための回路部である。前記制御回路の第１の入力部は、第１のパルス幅変調器ＰＷＭ１の出力部に接続される。前記制御回路の第２の入力部は、第２のパルス幅変調器ＰＷＭ２の出力部に接続される。パルス幅変調器(pulse duration modulators)ＰＷＭ１及びＰＷＭ２は、各々、第１の制御信号のデューティサイクル及び第２の制御信号のデューティサイクルを設定するための回路部である。これらデューティサイクルは、各々、当該回路装置の動作中に、第１のパルス幅変調器ＰＷＭ１の出力部に現れる第１のデジタル信号、及び動作中に、第２のパルス幅変調器ＰＷＭ２の出力部に現れる第２のデジタル信号に正比例する。これらパルス幅変調器は、マイクロプロセッサμＰの一部を形成する。更に、第１のパルス幅変調器ＰＷＭ１には、第１のデジタル信号を周期的に変調するための第１の回路部Ｍ１が設けられている。図１に示される例において、第１のデジタル信号の変調の各周期は、等しい継続時間の４個の連続する時間間隔を有する。回路部Ｍ１は、これら時間間隔の各々の間第１のデジタル信号を特定の値に設定することが可能である。更に、第２のパルス幅変調器ＰＷＭ２には、第２のデジタル信号を周期的に変調するための第２の回路部Ｍ２が設けられている。図１に示される例において、第２のデジタル信号の変調の各周期は、等しい継続時間の４個の連続する時間間隔を有する。回路部Ｍ２は、これら時間間隔の各々の間第２のデジタル信号を特定の値に設定することが可能である。
【００１３】
回路部Ｍ１及びＭ２は両方とも、第１または第２のデジタル信号の変調の周期における前記連続する時間間隔を計時するためのタイマを有する。図１に示される例において、第１及び第２のデジタル信号の変調の周期は等しくなるように選択されている。結果として、第１のデジタル信号の変調の周期における前記連続する時間間隔各々の継続時間も、前記第２のデジタル信号の変調の周期における４個の連続する時間間隔各々の継続時間に等しい。これにより、マイクロプロセッサμＰの一部を形成する単一のタイマが、回路部Ｍ１に具備されるタイマ及び回路部Ｍ２に具備されるタイマを形成することができる。
【００１４】
スイッチング素子Ｓ２は、コイルＬ１、ランプ端子Ｋ３、コンデンサＣ３、ランプ端子Ｋ４及びコンデンサＣ２の直列配列により形成される負荷分岐(load branch)により分流される。ランプＬＡは、ランプ端子Ｋ３及びＫ４に接続される。負荷分岐、マイクロプロセッサμＰ、制御回路Ｓｃ並びにスイッチング素子Ｓ１及びＳ２は共同で、ブリッジ回路を形成する。
【００１５】
図２において、時間が、任意の単位で水平軸に沿ってプロットされている。数字１〜４は、第１のデジタル信号または第２のデジタル信号の変調の周期における連続する時間間隔を指示している。垂直軸に沿って、第１または第２のデジタル信号の１０進値がプロットされている。Ｔは、第１または第２のデジタル信号の変調の変調周期の継続時間である。
【００１６】
図１に示される例の動作は以下の通りである。端子Ｋ５及びＫ６がＡＣ電圧源に接続されると、このＡＣ電圧源により供給される低周波ＡＣ電圧が整流され、ＤＣ電圧がコンデンサＣ１間に印加される。制御回路Ｓｃが、スイッチング素子を交互に周波数ｆで導通状態及び非導通状態にする。結果として、実質的に方形波の電圧が負荷分岐間にかかる。前記実質的に方形波の電圧の影響を受けて、周波数ｆの交流電流が負荷分岐内を流れる。変調の周期における４個の時間間隔各々の間、第１のデジタル信号及び第２のデジタル信号両方の値が同一の１０進値に等しい場合、デューティサイクルは変調周期にわたって一定であり、変調周期にわたるデューティサイクルの平均値は両方の制御信号に関し同じである。この状況は、例えば、図２に示されるカーブＩの場合のように、第１及び第２のデジタル信号が、変調周期全体の間１０進値１００に等しい場合に起こる。対応するランプ電力は第１の値を持つ。ランプ電力の設定は、変調周期における４個の時間間隔のうちの１つの時間間隔の間第１及び第２のデジタル信号の両方をより高い値、例えば、１０進値１０１に設定することにより、第２のより高い値に増加され得る。これは、回路部Ｍ１及びＭ２を通じて起こる。第１及び第２のデジタル信号の結果としての形態が、図２のカーブＩＩに示されている。第３の値への更なる電力の増加を、各デジタル信号を変調の各周期において２つの時間間隔の間１０進値１０１に設定することにより達成することができる。第１及び第２のデジタル信号の結果としての形態が、図２のカーブＩＩＩに示されている。これらデジタル信号が両方とも、各変調周期において３つの時間間隔の間１０１に等しくなるように設定されると、両制御信号の変調周期平均のデューティサイクルが更なる増加を呈する。変調周期における平均ランプ電力も、第４の値に更なる増加を呈する。この第１及び第２のデジタル信号の形態が、図２のカーブＩＶに示されている。このようにして、ランプ電力が、３つのレベル（第２、第３及び第４の値）に設定され得る。これは、第１及び第２のデジタル信号が変調されず、それ故に、１００又は１０１のタイムコンスタントな１０進値にしか設定され得ないような場合には不可能であろう。変調周期内の時間間隔の数をより多く選択することによりランプ電力の設定の数を拡張することができる。しかしながら、これは、概して、変調周期もより長くなるように選択される必要があり、その結果、変調の周波数が低減し、ユーザにより気付かれる恐れがある、と言う不利な点を持つ。
【００１７】
図１に示される例の場合、代替例として、二つのデジタル信号を違ったように変調することによりランプ電力の設定の数を増加させることも可能である。例えば、第２のデジタル信号が、図２におけるカーブＩＩに等しくなるように設定される一方で、第１のデジタル信号を、図２におけるカーブＩに等しくなるように設定することができる。この場合、第１及び第２の制御信号の変調周期平均のデューティサイクルが異なる。この場合、変調周期平均のランプ電力は、上述の第１の値及び第２の値の間の範囲の値を持つ。
【００１８】
図３に示される回路装置の構造は、図１に示される回路装置の構造に実質的に対応する。図３に示される回路装置と図１に示される回路装置との違いは、図３に示される回路装置のマイクロプロセッサμＰが、２つのパルス幅変調器に代わり、１つのパルス幅変調器ＰＷＭしか備えていない点である。パルス幅変調器ＰＷＭには、該パルス幅変調器ＰＷＭの出力部に現れるデジタル信号を周期的に変調するための回路部Ｍが設けられている。回路部Ｍには、変調周期における時間間隔各々の継続時間を設定するための回路部Ｍ’が設けられている。変調周期内の時間間隔の数は、２に等しくなるように選択されている。
【００１９】
図４において、時間が、任意の単位で水平軸に沿ってプロットされている。数字１及び２は、デジタル信号の変調の周期における連続する時間間隔を指示している。垂直軸に沿って、デジタル信号の１０進値がプロットされている。Ｔは、デジタル信号の変調の変調周期の継続時間である。
【００２０】
図３に示される例の動作は、図１に示される例の動作と実質的に同様である。重要な違いは、図３に示される例のユーザが、回路部Ｍ’により時間間隔１及び２の継続時間を設定することができる点である。図３に示される例において、変調周期の継続時間Ｔは不変である。例えば、変調周期の継続時間Ｔが１ミリ秒(1 msec)に選択され、時間間隔１及び２が１０マイクロ秒(10 sec)の倍数になるように設定され得る場合、デジタル信号の変調周期平均の値は、該デジタル信号の２つの連続する値の間で位置付けられる９９個のレベルに設定され得る。このようにして、非常に多数のランプにより消費される電力の平均値が設定され得る。図３に示される回路装置におけるマイクロプロセッサμＰを、２つのパルス幅変調器を備えるマイクロプロセッサと置き換え、各パルス幅変調器に、該パルス幅変調器の出力部におけるデジタル信号を変調するための回路部Ｍを設け、故に、第１及び第２の制御信号が違ったように変調され得るようにすることにより、電力設定の分解能を更に増加させることができるであろう。
【００２１】
図１及び図３に示される例の具体的な実施例は、２つのパルス幅変調器を備えるPhilips 80C552のマイクロプロセッサを用いることにより、またはPhilips 768のマイクロプロセッサを用いることにより簡単に実現することができる。
【図面の簡単な説明】
【図１】本発明による回路装置の第１の例を示す。
【図２】図１に示される回路装置の動作中に、図１に示される回路装置の一部を形成するパルス幅変調器ＰＷＭ１及びＰＷＭ２の各々の出力部に現れる第１のデジタル信号及び第２のデジタル信号の１０進値の一例を示す。
【図３】本発明による回路装置の第２の例を示す。
【図４】図３に示される回路装置の動作中に、図３に示される回路装置の一部を形成するパルス幅変調器ＰＷＭの出力部に現れるデジタル信号の１０進値の形態の一例を示す。

Claims

ランプに通電するための回路装置であって、
当該回路装置は、ＤＣ電圧源に接続されるべき入力端子と、
前記入力端子に結合される、前記ＤＣ電圧源により供給されるＤＣ電圧からランプ電流を生成するためのインバータとを有し、
前記インバータは、前記入力端子に結合されるスイッチング素子と、
前記スイッチング素子の制御電極に結合される、該スイッチング素子を交互に導通状態及び非導通状態にするための制御信号を生成する制御回路と、
前記制御回路に結合される、前記制御信号のデューティサイクルを設定するために用いられるパルス幅変調器とを有し、
前記デューティサイクルは、前記パルス幅変調器の出力部に現れるデジタル信号に正比例する、回路装置において、
更に前記パルス幅変調器に、前記デジタル信号を周期的に変調するための回路部Ｍが設けられ、この変調の各周期が、前記デジタル信号が第１の値を持つ第１の時間間隔と前記デジタル信号が第２の値を持つ第２の時間間隔とを有し、前記第１の値及び前記第２の値が前記回路部Ｍにより別個に調整可能であり、前記デジタル信号の前記変調の各周期は、Ｎ個の連続する時間間隔を有し、Ｎは２以上の自然数であり、前記デジタル信号の値は、これら時間間隔の少なくとも１つの時間間隔の間、前記回路部Ｍによりその他の時間間隔の１つの間の値と異なる値に設定され得、更に前記回路部Ｍに、前記連続する時間間隔の１つの継続時間を設定するための回路部Ｍ ' が設けられることを特徴とする回路装置。
前記回路部Ｍ'に、前記変調の周期における各前記時間間隔を設定するための手段が設けられることを特徴とする請求項１に記載の回路装置。
Ｎは２に等しいことを特徴とする請求項１又は２に記載の回路装置。
前記インバータは、第１のスイッチング素子及び第２のスイッチング素子の直列配列を備えるブリッジ回路を有し、前記直列配列はまた、前記入力端子も相互に接続し、前記制御回路の各出力部は、これらスイッチング素子の関連する制御電極に結合され、前記制御回路は、前記第１のスイッチング素子を導通状態及び非導通状態にするための第１の制御信号並びに前記第２のスイッチング素子を導通状態及び非導通状態にするための第２の制御信号を生成することを特徴とする請求項１乃至３の何れか一項に記載の回路装置。
前記第１の制御信号及び前記第２の制御信号のデューティサイクルの変調周期平均の値が等しいことを特徴とする請求項４に記載の回路装置。
当該回路装置に、前記第１の制御信号のデューティサイクルを設定するための第１のパルス幅変調器及び前記第２の制御信号のデューティサイクルを設定するための第２のパルス幅変調器が設けられ、前記第１の制御信号のデューティサイクルは、前記第１のパルス幅変調器の出力部に現れる第１のデジタル信号の値に正比例し、前記第２の制御信号のデューティサイクルは、前記第２のパルス幅変調器の出力部に現れる第２のデジタル信号の値に正比例し、前記第１のパルス幅変調器に、前記第１のデジタル信号を周期的に変調するための第１の回路部Ｍ１が設けられ、前記第２のパルス幅変調器に、前記第２のデジタル信号を周期的に変調するための第２の回路部Ｍ２が設けられることを特徴とする請求項４に記載の回路装置。