JP4260478B2 - 回路装置 - Google Patents
回路装置 Download PDFInfo
- Publication number
- JP4260478B2 JP4260478B2 JP2002538724A JP2002538724A JP4260478B2 JP 4260478 B2 JP4260478 B2 JP 4260478B2 JP 2002538724 A JP2002538724 A JP 2002538724A JP 2002538724 A JP2002538724 A JP 2002538724A JP 4260478 B2 JP4260478 B2 JP 4260478B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- digital signal
- pulse width
- value
- width modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/36—Controlling
- H05B41/38—Controlling the intensity of light
- H05B41/39—Controlling the intensity of light continuously
- H05B41/392—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor
- H05B41/3921—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations
Landscapes
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【発明の属する技術分野】
本発明は、ランプに通電するための回路装置であって、
当該回路装置は、DC電圧源に接続されるべき入力端子と、
前記入力端子に結合される、前記DC電圧源により供給されるDC電圧からランプ電流を生成するためのインバータとを有し、
前記インバータは、前記入力端子に結合されるスイッチング素子と、
前記スイッチング素子の制御電極に結合される、該スイッチング素子を交互に導通状態及び非導通状態にするための制御信号を生成する制御回路と、
前記制御回路に結合される、前記制御信号のデューティサイクルを設定するために用いられるパルス幅変調器(pulse duration modulator)とを有し、
前記デューティサイクルは、前記パルス幅変調器の出力部に現れるデジタル信号に正比例する、回路装置に関する。
【0002】
【従来の技術】
斯かる回路装置は良く知られている。斯かる回路装置において、制御信号のデューティサイクルは、例えば周囲温度に無関係に、容易に再現可能なようにして設定され得る。しかしながら、斯かる回路装置の不利な点は、デジタル信号が限られたビット数からなるため、制御信号のデューティサイクルの値全部が設定され得ないことである。結果として、当該回路装置により通電されるランプにより消費される電力も、比較的少数の設定(setting)しか持たない。
【0003】
【発明が解決しようとする課題】
本発明の目的は、制御信号のデューティサイクル、それ故に、回路装置により通電されるランプにより消費される電力を非常に再現可能性をもって調整可能にするだけでなく、制御信号のデューティサイクルの平均値及びランプにより消費される電力の平均値を比較的多数の設定に対して設定することを可能にする回路装置を提供することにある。
【0004】
【課題を解決するための手段】
これを達成するために、冒頭段落に述べられる回路装置は、本発明によれば、更に前記パルス幅変調器に、前記デジタル信号を周期的に変調するための回路部Mが設けられ、この変調の各周期が、前記デジタル信号が第1の値を持つ第1の時間間隔と前記デジタル信号が第2の値を持つ第2の時間間隔とを有し、前記第1の値及び前記第2の値が前記回路部Mにより別個に調整可能であることを特徴とする。
【0005】
デジタル信号の変調は、制御信号のデューティサイクルの変調及びランプにより消費される電力の変調をもたらす。第1のデジタル信号の第1の値及び第2の値が異なるように選択されると、制御信号のデューティサイクルの値、それ故に、ランプにより消費される電力は、第1の時間間隔の間該デジタル信号の第1の値に対応し、第2の時間間隔の間該デジタル信号の第2の値に対応する。変調の周期におけるランプにより消費される平均電力は、デジタル信号の第1の値に対応するランプ電力の値と該デジタル信号の第2の値に対応するランプ電力の値との間の範囲をとる。これにより、ランプ電力の平均値が、デジタル信号の値の取り得る数を超える数の設定に対して設定され得る。
【0006】
前記変調の各周期が、N個の連続する時間間隔を有し、Nは2以上の自然数であり、前記デジタル信号の値が、これら時間間隔の少なくとも1つの時間間隔の間、前記回路部Mによりその他の時間間隔の1つの間の値と異なる値に設定され得ることが好ましい。ランプ電力の取り得る設定の数は、Nについて選択される値が増加するにつれて増加する。
【0007】
デジタル信号を周期的に変調するための回路部Mは、N個の前記時間間隔の各時間間隔が等しい継続時間である場合に比較的簡単に実施され得る。回路部Mが、前記連続する時間間隔を計時するためのタイマを有することが好ましい。
【0008】
しかしながら、更に回路部Mに、前記連続する時間間隔の1つの時間間隔の継続時間または各時間間隔の継続時間を設定するための回路部M’が設けられても良い。前記連続する時間間隔の少なくとも1つの継続時間を設定することにより、スイッチング素子のデューティサイクルの平均値、それ故に、ランプにより消費される電力の平均値を設定することが可能である。この場合、Nが2に等しいことが好ましい。なぜなら、これにより、回路部M’の構造を比較的簡単にすることができるからである。変調周期における1つの時間間隔の継続時間または各時間間隔の継続時間を設定することは、マイクロプロセッサが回路部Mを形成するために用いられる本発明による回路装置の実施例においてとりわけ有利である。調整されるランプ電力の高い分解能が、マイクロプロセッサの“CPUタイム(CPU time)”のほんの一部を用いるだけで得られることが分かった。
【0009】
本発明による回路装置の好ましい実施例においては、前記インバータが、単一のスイッチング素子を有さず、第1のスイッチング素子及び第2のスイッチング素子の直列配列を備えるブリッジ回路を有し、前記直列配列はまた、前記入力端子も相互に接続し、前記制御回路の各出力部は、これらスイッチング素子の関連する制御電極に結合され、前記制御回路は、前記第1のスイッチング素子を導通状態及び非導通状態にするための第1の制御信号並びに前記第2のスイッチング素子を導通状態及び非導通状態にするための第2の制御信号を生成する。この好ましい実施例は、第1及び第2の制御信号のデューティサイクルが等しく、パルス幅変調器の出力部に現れるデジタル信号に正比例するようにして実施され得る。しかしながら、他の例によれば、第1及び第2の制御信号を同様に変調し、次いで、該第1の制御信号に該第2の制御信号に相対的な位相偏位を施すことも可能である。この位相偏位は、ランプ電力に影響を及ぼさず、制御信号のデューティサイクルの変調に起因するランプの光束の変調を抑制する。
【0010】
好ましい実施例はまた、第1及び第2の制御信号のデューティサイクルが別個に変調され得るようにしても実施され得る。1つのパルス幅変調器に代わり、斯かる実施例においては、当該回路装置に、前記第1の制御信号のデューティサイクルを設定するための第1のパルス幅変調器及び前記第2の制御信号のデューティサイクルを設定するための第2のパルス幅変調器が設けられ、前記第1の制御信号のデューティサイクルは、前記第1のパルス幅変調器の出力部に現れる第1のデジタル信号の値に正比例し、前記第2の制御信号のデューティサイクルは、前記第2のパルス幅変調器の出力部に現れる第2のデジタル信号の値に正比例し、前記第1のパルス幅変調器に、前記第1のデジタル信号を周期的に変調するための第1の回路部M1が設けられ、前記第2のパルス幅変調器に、前記第2のデジタル信号を周期的に変調するための第2の回路部M2が設けられる。好ましい実施例の斯かる実施例においては、第1の制御信号のデューティサイクルの平均値が、第2の制御信号のデューティサイクルの平均値と異なるように選択され得る。その結果、ランプ電力が設定され得る設定の数が更に増加される。第1及び第2の制御信号の変調周波数は、等しくなるように又は等しくならないように選択され得る。
【0011】
本発明のこれらの及び他の特徴が、以下に記載の実施例を参照して明らかになり、詳述されるであろう。
【0012】
【発明の実施の形態】
図1において、K5及びK6は、低周波AC電圧を供給するAC電圧源の各極に接続されるべき端子を示す。K5及びK6は、低周波AC電圧を整流するための整流手段GMの各々の入力部に接続される。整流手段GMの各々の出力部は、DC電圧源に接続されるべき入力端子K1及びK2に接続される。入力端子K1は、コンデンサC1により入力端子K2に接続される。DC電圧源は、AC電圧源、整流手段GM及びバッファコンデンサとして働くコンデンサC1により形成される。コンデンサC1は、第1のスイッチング素子S1及び第2のスイッチング素子S2の直列配列により分流される。スイッチング素子S1の制御電極は、制御回路Scの第1の出力部に接続される。スイッチング素子S2の制御電極は、制御回路Scの第2の出力部に接続される。制御回路Scは、第1のスイッチング素子S1を導通状態及び非導通状態にするための第1の制御信号並びに第2のスイッチング素子S2を導通状態及び非導通状態にするための第2の制御信号を生成するための回路部である。前記制御回路の第1の入力部は、第1のパルス幅変調器PWM1の出力部に接続される。前記制御回路の第2の入力部は、第2のパルス幅変調器PWM2の出力部に接続される。パルス幅変調器(pulse duration modulators)PWM1及びPWM2は、各々、第1の制御信号のデューティサイクル及び第2の制御信号のデューティサイクルを設定するための回路部である。これらデューティサイクルは、各々、当該回路装置の動作中に、第1のパルス幅変調器PWM1の出力部に現れる第1のデジタル信号、及び動作中に、第2のパルス幅変調器PWM2の出力部に現れる第2のデジタル信号に正比例する。これらパルス幅変調器は、マイクロプロセッサμPの一部を形成する。更に、第1のパルス幅変調器PWM1には、第1のデジタル信号を周期的に変調するための第1の回路部M1が設けられている。図1に示される例において、第1のデジタル信号の変調の各周期は、等しい継続時間の4個の連続する時間間隔を有する。回路部M1は、これら時間間隔の各々の間第1のデジタル信号を特定の値に設定することが可能である。更に、第2のパルス幅変調器PWM2には、第2のデジタル信号を周期的に変調するための第2の回路部M2が設けられている。図1に示される例において、第2のデジタル信号の変調の各周期は、等しい継続時間の4個の連続する時間間隔を有する。回路部M2は、これら時間間隔の各々の間第2のデジタル信号を特定の値に設定することが可能である。
【0013】
回路部M1及びM2は両方とも、第1または第2のデジタル信号の変調の周期における前記連続する時間間隔を計時するためのタイマを有する。図1に示される例において、第1及び第2のデジタル信号の変調の周期は等しくなるように選択されている。結果として、第1のデジタル信号の変調の周期における前記連続する時間間隔各々の継続時間も、前記第2のデジタル信号の変調の周期における4個の連続する時間間隔各々の継続時間に等しい。これにより、マイクロプロセッサμPの一部を形成する単一のタイマが、回路部M1に具備されるタイマ及び回路部M2に具備されるタイマを形成することができる。
【0014】
スイッチング素子S2は、コイルL1、ランプ端子K3、コンデンサC3、ランプ端子K4及びコンデンサC2の直列配列により形成される負荷分岐(load branch)により分流される。ランプLAは、ランプ端子K3及びK4に接続される。負荷分岐、マイクロプロセッサμP、制御回路Sc並びにスイッチング素子S1及びS2は共同で、ブリッジ回路を形成する。
【0015】
図2において、時間が、任意の単位で水平軸に沿ってプロットされている。数字1〜4は、第1のデジタル信号または第2のデジタル信号の変調の周期における連続する時間間隔を指示している。垂直軸に沿って、第1または第2のデジタル信号の10進値がプロットされている。Tは、第1または第2のデジタル信号の変調の変調周期の継続時間である。
【0016】
図1に示される例の動作は以下の通りである。端子K5及びK6がAC電圧源に接続されると、このAC電圧源により供給される低周波AC電圧が整流され、DC電圧がコンデンサC1間に印加される。制御回路Scが、スイッチング素子を交互に周波数fで導通状態及び非導通状態にする。結果として、実質的に方形波の電圧が負荷分岐間にかかる。前記実質的に方形波の電圧の影響を受けて、周波数fの交流電流が負荷分岐内を流れる。変調の周期における4個の時間間隔各々の間、第1のデジタル信号及び第2のデジタル信号両方の値が同一の10進値に等しい場合、デューティサイクルは変調周期にわたって一定であり、変調周期にわたるデューティサイクルの平均値は両方の制御信号に関し同じである。この状況は、例えば、図2に示されるカーブIの場合のように、第1及び第2のデジタル信号が、変調周期全体の間10進値100に等しい場合に起こる。対応するランプ電力は第1の値を持つ。ランプ電力の設定は、変調周期における4個の時間間隔のうちの1つの時間間隔の間第1及び第2のデジタル信号の両方をより高い値、例えば、10進値101に設定することにより、第2のより高い値に増加され得る。これは、回路部M1及びM2を通じて起こる。第1及び第2のデジタル信号の結果としての形態が、図2のカーブIIに示されている。第3の値への更なる電力の増加を、各デジタル信号を変調の各周期において2つの時間間隔の間10進値101に設定することにより達成することができる。第1及び第2のデジタル信号の結果としての形態が、図2のカーブIIIに示されている。これらデジタル信号が両方とも、各変調周期において3つの時間間隔の間101に等しくなるように設定されると、両制御信号の変調周期平均のデューティサイクルが更なる増加を呈する。変調周期における平均ランプ電力も、第4の値に更なる増加を呈する。この第1及び第2のデジタル信号の形態が、図2のカーブIVに示されている。このようにして、ランプ電力が、3つのレベル(第2、第3及び第4の値)に設定され得る。これは、第1及び第2のデジタル信号が変調されず、それ故に、100又は101のタイムコンスタントな10進値にしか設定され得ないような場合には不可能であろう。変調周期内の時間間隔の数をより多く選択することによりランプ電力の設定の数を拡張することができる。しかしながら、これは、概して、変調周期もより長くなるように選択される必要があり、その結果、変調の周波数が低減し、ユーザにより気付かれる恐れがある、と言う不利な点を持つ。
【0017】
図1に示される例の場合、代替例として、二つのデジタル信号を違ったように変調することによりランプ電力の設定の数を増加させることも可能である。例えば、第2のデジタル信号が、図2におけるカーブIIに等しくなるように設定される一方で、第1のデジタル信号を、図2におけるカーブIに等しくなるように設定することができる。この場合、第1及び第2の制御信号の変調周期平均のデューティサイクルが異なる。この場合、変調周期平均のランプ電力は、上述の第1の値及び第2の値の間の範囲の値を持つ。
【0018】
図3に示される回路装置の構造は、図1に示される回路装置の構造に実質的に対応する。図3に示される回路装置と図1に示される回路装置との違いは、図3に示される回路装置のマイクロプロセッサμPが、2つのパルス幅変調器に代わり、1つのパルス幅変調器PWMしか備えていない点である。パルス幅変調器PWMには、該パルス幅変調器PWMの出力部に現れるデジタル信号を周期的に変調するための回路部Mが設けられている。回路部Mには、変調周期における時間間隔各々の継続時間を設定するための回路部M’が設けられている。変調周期内の時間間隔の数は、2に等しくなるように選択されている。
【0019】
図4において、時間が、任意の単位で水平軸に沿ってプロットされている。数字1及び2は、デジタル信号の変調の周期における連続する時間間隔を指示している。垂直軸に沿って、デジタル信号の10進値がプロットされている。Tは、デジタル信号の変調の変調周期の継続時間である。
【0020】
図3に示される例の動作は、図1に示される例の動作と実質的に同様である。重要な違いは、図3に示される例のユーザが、回路部M’により時間間隔1及び2の継続時間を設定することができる点である。図3に示される例において、変調周期の継続時間Tは不変である。例えば、変調周期の継続時間Tが1ミリ秒(1 msec)に選択され、時間間隔1及び2が10マイクロ秒(10 sec)の倍数になるように設定され得る場合、デジタル信号の変調周期平均の値は、該デジタル信号の2つの連続する値の間で位置付けられる99個のレベルに設定され得る。このようにして、非常に多数のランプにより消費される電力の平均値が設定され得る。図3に示される回路装置におけるマイクロプロセッサμPを、2つのパルス幅変調器を備えるマイクロプロセッサと置き換え、各パルス幅変調器に、該パルス幅変調器の出力部におけるデジタル信号を変調するための回路部Mを設け、故に、第1及び第2の制御信号が違ったように変調され得るようにすることにより、電力設定の分解能を更に増加させることができるであろう。
【0021】
図1及び図3に示される例の具体的な実施例は、2つのパルス幅変調器を備えるPhilips 80C552のマイクロプロセッサを用いることにより、またはPhilips 768のマイクロプロセッサを用いることにより簡単に実現することができる。
【図面の簡単な説明】
【図1】本発明による回路装置の第1の例を示す。
【図2】図1に示される回路装置の動作中に、図1に示される回路装置の一部を形成するパルス幅変調器PWM1及びPWM2の各々の出力部に現れる第1のデジタル信号及び第2のデジタル信号の10進値の一例を示す。
【図3】本発明による回路装置の第2の例を示す。
【図4】図3に示される回路装置の動作中に、図3に示される回路装置の一部を形成するパルス幅変調器PWMの出力部に現れるデジタル信号の10進値の形態の一例を示す。
Claims (6)
- ランプに通電するための回路装置であって、
当該回路装置は、DC電圧源に接続されるべき入力端子と、
前記入力端子に結合される、前記DC電圧源により供給されるDC電圧からランプ電流を生成するためのインバータとを有し、
前記インバータは、前記入力端子に結合されるスイッチング素子と、
前記スイッチング素子の制御電極に結合される、該スイッチング素子を交互に導通状態及び非導通状態にするための制御信号を生成する制御回路と、
前記制御回路に結合される、前記制御信号のデューティサイクルを設定するために用いられるパルス幅変調器とを有し、
前記デューティサイクルは、前記パルス幅変調器の出力部に現れるデジタル信号に正比例する、回路装置において、
更に前記パルス幅変調器に、前記デジタル信号を周期的に変調するための回路部Mが設けられ、この変調の各周期が、前記デジタル信号が第1の値を持つ第1の時間間隔と前記デジタル信号が第2の値を持つ第2の時間間隔とを有し、前記第1の値及び前記第2の値が前記回路部Mにより別個に調整可能であり、前記デジタル信号の前記変調の各周期は、N個の連続する時間間隔を有し、Nは2以上の自然数であり、前記デジタル信号の値は、これら時間間隔の少なくとも1つの時間間隔の間、前記回路部Mによりその他の時間間隔の1つの間の値と異なる値に設定され得、更に前記回路部Mに、前記連続する時間間隔の1つの継続時間を設定するための回路部M ' が設けられることを特徴とする回路装置。 - 前記回路部M'に、前記変調の周期における各前記時間間隔を設定するための手段が設けられることを特徴とする請求項1に記載の回路装置。
- Nは2に等しいことを特徴とする請求項1又は2に記載の回路装置。
- 前記インバータは、第1のスイッチング素子及び第2のスイッチング素子の直列配列を備えるブリッジ回路を有し、前記直列配列はまた、前記入力端子も相互に接続し、前記制御回路の各出力部は、これらスイッチング素子の関連する制御電極に結合され、前記制御回路は、前記第1のスイッチング素子を導通状態及び非導通状態にするための第1の制御信号並びに前記第2のスイッチング素子を導通状態及び非導通状態にするための第2の制御信号を生成することを特徴とする請求項1乃至3の何れか一項に記載の回路装置。
- 前記第1の制御信号及び前記第2の制御信号のデューティサイクルの変調周期平均の値が等しいことを特徴とする請求項4に記載の回路装置。
- 当該回路装置に、前記第1の制御信号のデューティサイクルを設定するための第1のパルス幅変調器及び前記第2の制御信号のデューティサイクルを設定するための第2のパルス幅変調器が設けられ、前記第1の制御信号のデューティサイクルは、前記第1のパルス幅変調器の出力部に現れる第1のデジタル信号の値に正比例し、前記第2の制御信号のデューティサイクルは、前記第2のパルス幅変調器の出力部に現れる第2のデジタル信号の値に正比例し、前記第1のパルス幅変調器に、前記第1のデジタル信号を周期的に変調するための第1の回路部M1が設けられ、前記第2のパルス幅変調器に、前記第2のデジタル信号を周期的に変調するための第2の回路部M2が設けられることを特徴とする請求項4に記載の回路装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00203698 | 2000-10-25 | ||
PCT/EP2001/012327 WO2002035893A1 (en) | 2000-10-25 | 2001-10-18 | Circuit arrangement |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004512663A JP2004512663A (ja) | 2004-04-22 |
JP2004512663A5 JP2004512663A5 (ja) | 2005-12-22 |
JP4260478B2 true JP4260478B2 (ja) | 2009-04-30 |
Family
ID=8172175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002538724A Expired - Fee Related JP4260478B2 (ja) | 2000-10-25 | 2001-10-18 | 回路装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6535401B2 (ja) |
EP (1) | EP1332648B1 (ja) |
JP (1) | JP4260478B2 (ja) |
CN (1) | CN100393180C (ja) |
DE (1) | DE60117837T2 (ja) |
WO (1) | WO2002035893A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004057932A1 (en) * | 2002-12-19 | 2004-07-08 | Koninklijke Philips Electronics N.V. | Method and device for driving a gas-discharge lamp |
US7249516B2 (en) | 2004-07-28 | 2007-07-31 | Brooks Automation, Inc. | Method of operating a resistive heat-loss pressure sensor |
DE102005013308A1 (de) * | 2005-03-22 | 2006-09-28 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Vorschaltgerät mit einer Dimmvorrichtung |
JP4325604B2 (ja) * | 2005-09-30 | 2009-09-02 | 日本電気株式会社 | 可視光制御装置、可視光通信装置、可視光制御方法及びプログラム |
JP4788591B2 (ja) * | 2006-12-18 | 2011-10-05 | 日本電気株式会社 | 可視光制御装置、可視光通信装置、可視光制御方法及びプログラム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3933491A1 (de) * | 1989-10-06 | 1991-04-18 | Endress Hauser Gmbh Co | Anordnung zur umwandlung einer elektrischen eingangsgroesse in ein dazu proportionales elektrisches gleichsignal |
DE4021131A1 (de) * | 1990-07-03 | 1992-01-09 | Zumtobel Ag | Schaltungsanordnung und verfahren zum annaehern einer nichtlinearen uebertragungsfunktion |
DE4106431C1 (ja) * | 1991-02-26 | 1992-02-20 | Siemens Ag, 8000 Muenchen, De | |
US5568044A (en) * | 1994-09-27 | 1996-10-22 | Micrel, Inc. | Voltage regulator that operates in either PWM or PFM mode |
US5747972A (en) * | 1995-01-11 | 1998-05-05 | Microplanet Ltd. | Method and apparatus for electronic power control |
EP0892500B1 (en) * | 1997-07-17 | 2003-02-26 | STMicroelectronics S.r.l. | System for increasing the definition in converting a digital datum in a PWM signal for driving a full-bridge output stage |
KR19990068269A (ko) * | 1999-01-02 | 1999-09-06 | 김중성 | 마이크로프로세서를이용한고압방전등용전자식안정기 |
US6222745B1 (en) * | 1999-10-19 | 2001-04-24 | Texas Instruments Incorporated | Digitally synthesized multiple phase pulse width modulation |
-
2001
- 2001-10-18 EP EP01980517A patent/EP1332648B1/en not_active Expired - Lifetime
- 2001-10-18 WO PCT/EP2001/012327 patent/WO2002035893A1/en active IP Right Grant
- 2001-10-18 CN CNB018032621A patent/CN100393180C/zh not_active Expired - Fee Related
- 2001-10-18 JP JP2002538724A patent/JP4260478B2/ja not_active Expired - Fee Related
- 2001-10-18 DE DE60117837T patent/DE60117837T2/de not_active Expired - Fee Related
- 2001-10-23 US US10/040,187 patent/US6535401B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE60117837D1 (de) | 2006-05-04 |
US20020093838A1 (en) | 2002-07-18 |
DE60117837T2 (de) | 2006-09-21 |
US6535401B2 (en) | 2003-03-18 |
EP1332648B1 (en) | 2006-03-08 |
WO2002035893A1 (en) | 2002-05-02 |
EP1332648A1 (en) | 2003-08-06 |
JP2004512663A (ja) | 2004-04-22 |
CN100393180C (zh) | 2008-06-04 |
CN1394464A (zh) | 2003-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04264397A (ja) | 放電ランプ点灯回路 | |
JPH04329299A (ja) | 高圧ナトリウムランプ作動用回路 | |
JP4260478B2 (ja) | 回路装置 | |
JPH0778696A (ja) | 放電ランプ点灯回路 | |
WO2004045255A2 (en) | Circuit arrangement for operating a high pressure discharge lamp | |
US8344658B2 (en) | Cold-cathode fluorescent lamp multiple lamp current matching circuit | |
US6392361B2 (en) | Microprocessor based switching device for energizing a lamp | |
JPH07169580A (ja) | 放電ランプ作動用回路 | |
JPH07142178A (ja) | ランプ駆動回路 | |
US7224589B2 (en) | Inverter circuit for producing power factor correction effect | |
US6385068B2 (en) | Circuit device | |
US7166971B2 (en) | Circuit arrangement for operating a high pressure discharge lamp | |
JPH03116698A (ja) | 放電灯点灯装置 | |
JPH08213184A (ja) | 放電灯点灯装置およびそれを用いた液晶バックライト | |
JPH06243975A (ja) | 放電灯点灯装置 | |
JP2002100495A (ja) | 無電極放電灯点灯装置 | |
JPH07211463A (ja) | 照明装置 | |
JP3295819B2 (ja) | 放電灯点灯装置 | |
JPH04123796A (ja) | 放電灯の点灯装置 | |
JPH01115099A (ja) | インバータ | |
JPH0325919B2 (ja) | ||
JPH09245983A (ja) | 放電灯点灯装置 | |
JPH06310283A (ja) | 調光点灯装置 | |
JPH02144806A (ja) | 放電灯点灯装置 | |
JPH01115098A (ja) | インバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041015 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070111 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070411 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080306 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080606 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |