JP2009048505A - 回路動作検証装置、回路動作検証方法、半導体集積回路の製造方法、制御プログラム、およびコンピュータ読み取り可能な可読記憶媒体 - Google Patents

Abstract

【課題】配線の自己発熱による温度上昇を考慮した抵抗計算を行い、回路動作の遅延変動を正確に検証することができる回路動作検証装置を提供する。
【解決手段】半導体集積回路の回路動作を検証する回路動作検証装置１００において、あらかじめ熱解析シミュレーションにより得られた熱分布情報から、該半導体集積回路における温度分布を示す温度分布テーブルを作成する温度分布テーブル作成部１１２と、ネットリスト情報から該半導体集積回路における配線の各部分（配線抵抗素子）の抵抗値をその位置とともに抽出する配線抵抗抽出部１２１と、上記温度分布テーブルを用いて、該各配線抵抗素子の抵抗値からその温度に依存した温度依存抵抗値を計算する温度依存配線抵抗計算部１３１とを備え、該各配線抵抗素子の温度依存抵抗値を用いて上記回路動作の遅延変動を検証するようにした。
【選択図】図１

Description

本発明は、回路動作検証装置、回路動作検証方法、半導体集積回路の製造方法、制御プログラム、およびコンピュータ読み取り可能な可読記憶媒体に関し、特に、標準素子の自動配置配線を用いたＬＳＩ（大規模半導体集積回路）を設計する場合において、信号配線に電流が流れることによって生じるジュール熱により配線の温度が上昇し、その結果、配線抵抗が増加して回路動作の遅延が変動する際の遅延変動を検証する回路動作検証装置および回路動作検証方法、並びに、該回路動作検証装置を用いて半導体集積回路を製造する方法、該回路動作検証方法をコンピュータに実行させるための制御プログラム、および該制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体に関する。

近年、半導体加工技術の進歩により、高速で高機能なＬＳＩが実現されている。一方で、ＬＳＩの高集積化に伴い、これまで顕在化してこなかった新たな問題が生じてきている。卑近な問題として、ＬＳＩの電力密度の増加に伴う発熱問題がある。特に配線においては、配線に電流が流れることによって発生するジュール熱による配線の温度上昇、即ち、自己発熱の問題が深刻である。配線の温度が上昇すると、エレクトロマイグレーションによる信頼性の低下や、配線抵抗の増大による回路動作速度の低下が性能劣化を招く。ここで、配線抵抗Ｒと温度Ｔの関係は、一般に以下の式で近似される。

Ｒ ＝ Ｒ０（１＋ａ（Ｔ−Ｔ０）） …（１）
ただし、Ｔは解析する温度、Ｔ０は参照温度（以下、リファレンス温度ともいう。）、Ｒ０は温度がＴ０のときの抵抗値、ａは配線の温度係数である。ここで、参照温度Ｔ０は、回路設計時に用いる基準温度であり、例えば常温の２５℃などが用いられる。温度係数ａは、温度変化に対する抵抗変化率であり、現在の半導体製造で使われているＣｕ配線の場合、およそ０．００３である。式（１）によれば、配線の温度がリファレンス温度Ｔ０から１００℃だけ上昇した場合の抵抗の変化率は３０％となる。このように、配線の自己発熱により温度が上昇すると、配線抵抗が増大し、回路動作速度の低下が性能劣化を招くことは避けられない。

このような状況のもと、ＬＳＩを設計する際に、上記に示した熱を考慮した設計を行うことが重要視されている。ＬＳＩの熱解析は、市販のＣＡＤソフトや数値シミュレーションソフトを用いて行うことができる。ここで、熱解析の手法を簡単に示す。

一般に、ＬＳＩ内の３次元物体の熱分布は、エネルギー保存則の原理から導かれる熱伝導方程式（式（２））を解くことによって求めることができる。

ｃρ∂Ｔ／∂ｔ ＝ ｋ∂^２Ｔ／∂ｘ^２ ＋ ｋ∂^２Ｔ／∂ｙ^２
＋ ｋ∂^２Ｔ／∂ｚ^２ ＋ ｑ …（２）
ただし、ｔは時刻、Ｔは温度である。また、単位時間・単位体積あたりの内部発熱をｑ（ｘ，ｙ，ｚ，ｔ）、物質の比熱をｃ、密度をρ、熱伝導率をｋで表す。ｘ，ｙ，ｚは、３次元座標空間におけるｘ座標，ｙ座標，ｚ座標である。

ＬＳＩの熱解析は定常状態での解析が一般的である。発熱が定常状態の場合、過渡的な温度変化はなくなるため、式（２）の左辺が０となる。そこで、式（２）の左辺を０で置き換えた熱伝導方程式をコントロールボリュームの考え方を用いて離散化し、各コントロールボリュームを熱抵抗で結ぶことにより熱回路抵抗網を作ることができる。ここで、コントロールボリュームは、ＬＳＩ内の３次元物体の占める領域を複数に分割して得られるものである。こうしてできた熱回路抵抗網に発熱源を設定し、該熱回路抵抗網を熱拡散解析モデルとしてモデル化し、数値解析を行うことにより、ＬＳＩ内の３次元物体の熱分布が得られる。なお、コントロールボリュームを用いた数値解析の考え方は公知であり、ここでは説明を省略する。

今、熱解析の一例として、配線で消費される電流によって生じる熱を発熱源とした場合の配線の熱分布を考える。簡単のために、図１５に示すような構造を持つ配線の熱分布を考える。図１５に示す配線構造では、シリコン基板１上に絶縁膜（図示せず）を介して配線１０が形成されており、該配線１０の周囲は、絶縁膜（図示せず）により覆われている。この配線１０は、配線幅ｗ、配線厚さｔｍ、配線長Ｌ、基板１からの配線高さｔｏｘを有するものであり、該配線１０の両端は、接続コンタクト１０ａによって基板１に接続されている。ここで、この配線の長さ方向の熱分布は、以下の式（３）に示すように１次元で考えることができる。ここでは、上記３次元座標空間におけるｘ座標軸は配線の長さ方向としている。

ｃρ∂Ｔ／∂ｔ ＝ ｋ∂^２Ｔ／∂ｘ^２ ＋ ｑ …（３）
非特許文献１に従うと、配線内部の熱発生量と、絶縁膜中の熱拡散による放熱量とから定常状態での１次元熱拡散方程式を導くことができる。ただし、導出に必要な配線の電気抵抗率、配線の熱伝導率、配線の電気抵抗の温度係数、絶縁膜の熱伝導率は、物質固有の値である。また、配線のＲＭＳ（Ｒｏｏｔ ｍｅａｎ ｓｑｕａｒｅ）電流ＩｒｍｓについてはＬＳＩの動作に依存するものであり、消費電力シミュレーション等によって見積もられる値である。

このようにして求めた配線の熱分布を図１６に示す。ここで、基板の表面温度は均一と仮定し、該温度をＴｒｅｆとする。図１６に示す熱分布の横軸は配線の長さ方向の位置ｘ（ｕｍ）、縦軸は配線の温度Ｔ（℃）を表している。図１６からわかるように、定常状態における配線の温度は均一ではなく、長さ方向に対して不均一である。つまり、配線の中央付近で温度が最大（ΔＴｍａｘ）となり、絶縁膜中での熱拡散の影響により、配線１０では、基板と接続されている両端に向かって温度が低くなる。例えば、図１６に示すように、配線１０の端部（ｘ＝ｘ１）の温度（Ｔ＝Ｔ１）は、配線１０の端部より中央にずれた位置（ｘ＝ｘ２）の温度（Ｔ＝Ｔ２）より低い。

次に、上記で得られた配線の熱分布に対し、熱による配線抵抗の変化を考慮した遅延変動を検証する従来の方法を示す。

従来手法の１つめとして、配線の自己発熱による温度をチップ全体の環境温度として解析する方法、即ち、配線の自己発熱により生ずる基板と配線の温度差を考えず、チップ全体をある固定の温度、例えば、配線の最大温度ΔＴｍａｘ（図１６参照）で解析する方法がある。しかしながら、この方法によると、配線の自己発熱により生ずる配線と基板との温度差を考慮しておらず、また、配線の温度を均一と考えるため、精度上の問題がある。

従来手法の２つめの手法として、非特許文献２に示すように、配線の自己発熱による熱上昇の最大温度ΔＴｍａｘ（図１６参照）を当該配線の温度として与える方法がある。しかし、この方法によると、配線の温度を均一と仮定し、最大温度ΔＴｍａｘを与えるため、この方法により得られる配線抵抗は、熱拡散により不均一な熱分布を持つ実際の配線の抵抗より大きくなる。つまり、この方法では、回路における動作遅延を実際の動作遅延より大きく見積もってしまうという精度上の問題がある。
Ｙｉ−Ｋａｎ Ｃｈｅｎｇ，Ｃｈｉｎｇ−Ｈａｎ Ｔｓａｉ，Ｃｈｉｎ−Ｃｈｉ Ｔｅｎｇ，ａｎｄ Ｓｕｎｇ−Ｍｏ （Ｓｔｅｖｅ） Ｋａｎｇ，"Ｅｌｅｃｔｒｏｔｈｅｒｍａｌ Ａｎａｌｙｓｉｓ ｏｆ ＶＬＳＩ Ｓｙｓｔｅｍｓ，"Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐｕｂｌｉｓｈｅｒｓ，Ｉｎｃ．，２０００． Ｋ．Ｓｈｉｎｋａｉ ｅｔ ａｌ．，Ｓｅｌｆ−ｈｅａｔｉｎｇ ｉｎ Ｓｈｏｒｔ Ｉｎｔｒａ−ｂｌｏｃｋ Ｗｉｒｅｓ，Ｔｈｅ ２０ｔｈ Ｗｏｒｋｓｈｏｐ Ｃｉｒｃｕｉｔｓ ＆ Ｓｙｓｔｅｍｓ， ２００７．

上記のような回路動作の遅延変動を検証する従来手法では、配線の温度を均一として固定値を用いるので、配線の自己発熱による温度上昇に応じた正確な抵抗変化を計算することができず、回路動作の正確な遅延変動を検証することができない。

本発明は、上記のような従来の問題を解決するためになされたもので、配線の自己発熱による温度上昇を考慮した抵抗値を計算することができ、これにより回路動作の遅延変動を正確に検証することができる回路動作検証装置および回路動作検証方法、並びに、該回路動作検証装置を用いて半導体集積回路を製造する方法、該回路動作検証方法をコンピュータに実行させるための制御プログラム、および該制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体を提供することを目的とする。

本発明にかかる回路動作検証装置は、検証対象である対象回路の回路動作を検証する回路動作検証装置であって、該対象回路を構成する配線の自己発熱による温度分布を、該対象回路のレイアウトにおける位置座標、および該位置座標が示す位置での温度として作成する温度分布作成手段と、該対象回路の回路構成を示すレイアウトデータから、該対象回路を構成する配線における抵抗分布を抽出する抵抗分布抽出手段と、該温度分布に基づいて、自己発熱した該配線の各部における、決められた基準温度との温度差に応じた抵抗変動を該抵抗分布に反映して、該配線の温度依存抵抗分布を計算する温度依存抵抗分布計算手段と、該配線の温度依存抵抗分布に基づいて、該配線の自己発熱による抵抗変動に応じた該回路動作の遅延変動量を算出する遅延計算手段とを備えたものであり、そのことにより上記目的が達成される。

本発明は、上記回路動作検証装置において、前記対象回路は、複数の回路素子と、該複数の回路素子の間で信号を伝達する信号配線とを有する半導体集積回路であり、前記対象回路における配線は該信号配線であることが好ましい。

本発明は、上記回路動作検証装置において、前記抵抗分布抽出手段は、前記半導体集積回路の回路構成を示すレイアウトデータから、該半導体集積回路を構成する配線の抵抗網として、該配線の経路に沿って複数の配線抵抗素子を接続してなる仮想抵抗網を導出し、前記抵抗分布を示す情報として、該各配線抵抗素子の位置とその基準温度での抵抗値とを対応付ける抵抗分布テーブルを作成するものであることが好ましい。

本発明は、上記回路動作検証装置において、前記半導体集積回路の回路構成を示すレイアウトデータは、該レイアウトデータから、前記回路素子および前記配線抵抗素子を含む素子の、前記半導体集積回路における接続関係を示す素子接続情報ファイルが得られるものであり、前記抵抗分布抽出手段は、該素子接続情報ファイルが有する該各配線抵抗素子の位置座標と抵抗値とを抽出する配線抵抗抽出部と、該抽出した各配線抵抗素子の位置座標と抵抗値とを抵抗分布テーブルとして格納する抵抗素子情報格納部とを有することが好ましい。

本発明は、上記回路動作検証装置において、前記温度分布作成手段は、前記半導体集積回路の熱解析シミュレーションにより得られた熱分布情報を格納する熱分布情報格納部を有し、該熱分布情報に基づいて、該半導体集積回路における温度分布を、該半導体集積回路のレイアウトにおける位置座標、および該位置座標が示す位置での温度として作成するものであることが好ましい。

本発明は、上記回路動作検証装置において、前記温度分布を示す情報として、前記半導体集積回路のレイアウトにおける位置座標と、該配線の自己発熱に依存する、該位置座標の示す位置での温度とを含む温度分布テーブルを作成する温度分布テーブル作成部を含むことが好ましい。

本発明は、上記回路動作検証装置において、前記温度分布作成手段は、前記温度分布テーブルを格納する温度分布テーブル格納部を有することが好ましい。

本発明は、上記回路動作検証装置において、前記温度依存抵抗分布計算手段は、前記温度分布テーブル格納部に格納されている温度分布テーブルから前記各配線抵抗素子が位置する位置座標に相当する温度を取り出して、該各配線抵抗素子の温度に依存した温度依存抵抗値を計算する温度依存配線抵抗計算部を有することが好ましい。

本発明は、上記回路動作検証装置において、前記温度依存配線抵抗計算部は、前記取り出した各配線抵抗素子の位置座標に相当する温度と、該各配線抵抗素子の基準温度との差分に、配線材料固有の抵抗変動を示す温度係数を掛けて、該各配線抵抗素子の温度を考慮した温度依存抵抗値を計算するものであることが好ましい。

本発明は、上記回路動作検証装置において、前記配線材料固有の抵抗変動を示す温度係数を格納する温度係数格納部を有することが好ましい。

本発明は、上記回路動作検証装置において、前記温度依存配線抵抗計算部は、前記配線の温度依存抵抗分布を示す情報として、該各配線抵抗素子の位置座標と、その位置座標に相当する温度に応じた抵抗値とを対応付ける温度依存抵抗分布テーブルを作成するものであり、前記温度依存抵抗分布計算手段は、該温度依存抵抗分布テーブルを格納する温度依存抵抗情報格納部を有することが好ましい。

本発明は、上記回路動作検証装置において、前記遅延計算手段は、前記素子接続情報ファイルに含まれる前記各配線抵抗素子の抵抗値を、前記温度依存配線抵抗計算部で計算した、該配線抵抗素子の温度に依存した温度依存抵抗値に置き換える抵抗値置換部を有することが好ましい。

本発明は、上記回路動作検証装置において、前記抵抗値を前記温度依存抵抗値に置き換えた素子接続情報ファイルを格納するファイル格納部を有することが好ましい。

本発明は、上記回路動作検証装置において、前記遅延計算手段は、前記ファイル格納部に格納した素子接続情報ファイルを用いて、前記回路動作の遅延計算を行う遅延時間計算部を有することが好ましい。

本発明にかかる半導体集積回路の製造方法は、回路情報に基づいて得られたマスクパターンを用いて半導体集積回路を製造する方法であって、該回路情報は、基準温度で動作するよう回路設計された半導体集積回路の回路構成を示す温度非依存回路情報を、上記本発明にかかる回路動作検証装置による回路動作検証処理により、前記配線の自己発熱による回路動作の遅延変動を反映するよう変更して得られた温度依存回路情報であり、そのことにより上記目的が達成される。

本発明にかかる回路動作検証方法は、検証対象である対象回路の回路動作を検証する回路動作検証方法であって、該対象回路を構成する配線の自己発熱による温度分布を、該対象回路のレイアウトにおける位置座標、および該位置座標が示す位置での温度として作成する温度分布作成ステップと、該対象回路の回路構成を示すレイアウトデータから、該対象回路を構成する配線における抵抗分布を抽出する抵抗分布抽出ステップと、該温度分布に基づいて、自己発熱した該配線の各部における、決められた基準温度との温度差に応じた抵抗変動を該抵抗分布に反映して、該配線の温度依存抵抗分布を計算する温度依存抵抗分布計算ステップと、該配線の温度依存抵抗分布に基づいて、該配線の自己発熱による抵抗変動に応じた該回路動作の遅延変動量を算出する遅延計算ステップとを含むものであり、そのことにより上記目的が達成される。

本発明は、上記回路動作検証方法において、前記対象回路は、複数の回路素子と、該複数の回路素子の間で信号を伝達する信号配線とを有する半導体集積回路であり、前記対象回路における配線は該信号配線であることが好ましい。

本発明は、上記回路動作検証方法において、前記抵抗分布抽出ステップでは、前記半導体集積回路の回路構成を示すレイアウトデータから、該半導体集積回路を構成する配線の抵抗網として、該配線の経路に沿って複数の配線抵抗素子を接続してなる仮想抵抗網を導出し、前記抵抗分布を示す情報として、該各配線抵抗素子の位置とその基準温度での抵抗値とを対応付ける抵抗分布テーブルを作成することが好ましい。

本発明は、上記回路動作検証方法において、前記半導体集積回路の回路構成を示すレイアウトデータは、該レイアウトデータから、前記回路素子および前記配線抵抗素子を含む素子の、前記半導体集積回路における接続関係を示す素子接続情報ファイルが得られるものであり、前記抵抗分布抽出ステップは、該素子接続情報ファイルが有する該各配線抵抗素子の位置座標と抵抗値とを抽出する配線抵抗抽出ステップと、該抽出した各配線抵抗素子の位置座標と抵抗値とを抵抗分布テーブルとして格納する格納ステップとを含むことが好ましい。

本発明は、上記回路動作検証方法において、前記半導体集積回路の熱解析シミュレーションにより予め取得した熱分布情報に基づいて、該半導体集積回路における温度分布を、該半導体集積回路のレイアウトにおける位置座標、および該位置座標が示す位置での温度として作成することが好ましい。

本発明は、上記回路動作検証方法において、前記温度分布作成ステップは、前記温度分布を示す情報として、前記半導体集積回路のレイアウトにおける位置座標と、該配線の自己発熱に依存する、該位置座標の示す位置での温度とを含む温度分布テーブルを作成する温度分布テーブル作成ステップを含むことが好ましい。

本発明は、上記回路動作検証方法において、前記温度分布作成ステップは、前記温度分布テーブルを格納するステップを含むことが好ましい。

本発明は、上記回路動作検証方法において、前記温度依存抵抗分布計算ステップは、前記格納した温度分布テーブルから前記各配線抵抗素子が位置する位置座標に相当する温度を取り出して、該各配線抵抗素子の温度に依存した温度依存抵抗値を計算する温度依存配線抵抗計算ステップを含むことが好ましい。

本発明は、上記回路動作検証方法において、前記温度依存配線抵抗計算ステップでは、前記取り出した各配線抵抗素子の位置座標に相当する温度と、該各配線抵抗素子の基準温度との差分に、配線材料固有の抵抗変動を示す温度係数を掛けて、該各配線抵抗素子の温度を考慮した温度依存抵抗値を計算することが好ましい。

本発明は、上記回路動作検証方法において、前記配線材料固有の抵抗変動を示す温度係数として、予め準備されている温度係数を用いることが好ましい。

本発明は、上記回路動作検証方法において、前記温度依存配線抵抗計算ステップは、前記配線の温度依存抵抗分布を示す情報として、該各配線抵抗素子の位置座標と、その位置座標に相当する温度に応じた抵抗値とを対応付ける温度依存抵抗分布テーブルを作成するものであり、該作成された温度依存抵抗分布テーブルは格納されることが好ましい。

本発明は、上記回路動作検証方法において、前記遅延計算ステップは、前記素子接続情報ファイルに含まれる前記各配線抵抗素子の抵抗値を、前記温度依存配線抵抗計算ステップで計算した、該配線抵抗素子の温度に依存した温度依存抵抗値に置き換える抵抗値置換ステップを含むことが好ましい。

本発明は、上記回路動作検証方法において、前記抵抗値を前記温度依存抵抗値に置き換えた素子接続情報ファイルは格納されることが好ましい。

本発明は、上記回路動作検証方法において、前記遅延計算ステップは、前記格納した素子接続情報ファイルを用いて、前記回路動作の遅延計算を行う遅延時間計算ステップを含むことが好ましい。

本発明にかかる制御プログラムは、上記本発明にかかる回路動作検証方法の各ステップをコンピュータに実行させるための処理手順が記述されたものであり、そのことにより上記目的が達成される。

本発明にかかるコンピュータ読み取り可能な可読記憶媒体は、上記本発明にかかる制御プログラムが格納されたものであり、そのことにより上記目的が達成される。

以下、本発明の作用について説明する。

本発明においては、検証対象である対象回路を構成する配線の自己発熱による温度分布を、該対象回路のレイアウトにおける位置座標、および該位置座標が示す位置での温度として作成する温度分布作成手段と、該対象回路の回路構成を示すレイアウトデータから、該対象回路を構成する配線における抵抗分布を抽出する抵抗分布抽出手段とを備え、該温度分布に基づいて、自己発熱した該配線の各部における、決められた基準温度との温度差に応じた抵抗変動を該抵抗分布に反映して、該配線の温度依存抵抗分布を計算するので、回路動作の遅延変動量の算出に、配線の自己発熱によって生じる温度上昇による抵抗変化を反映した配線における抵抗分布を用いることができ、これにより回路動作の遅延変動を正確に求めることができる。

また、本発明においては、上記対象回路である半導体集積回路の回路構成を示すレイアウトデータから、該半導体集積回路を構成する配線の抵抗網として、該配線の経路に沿って複数の配線抵抗素子を接続してなる仮想抵抗網を導出し、前記抵抗分布を示す情報として、該各配線抵抗素子の位置とその基準温度での抵抗値とを対応付ける抵抗分布テーブルを作成するので、配線の抵抗分布を示す情報として、配線の各部での抵抗値を簡単に参照することができる情報を作成することができる。

また、本発明においては、上記半導体集積回路の熱解析シミュレーションにより得られた熱分布情報に基づいて、該半導体集積回路における温度分布を、該半導体集積回路のレイアウトにおける位置座標、および該位置座標が示す位置での温度として作成するので、市販のＣＡＤソフトなどがＬＳＩの熱解析に用いることができるものであることから、該熱分布情報からの温度分布テーブルの作成は、市販のＣＡＤソフトなどを用いて簡単に行うことができる。

また、本発明においては、上記温度分布テーブルから得られる各配線抵抗素子の位置座標に相当する温度と、該各配線抵抗素子の基準温度との差分に、配線材料固有の抵抗変動を示す温度係数を掛けて、該各配線抵抗素子の温度を考慮した温度依存抵抗値を計算するので、配線抵抗素子、つまり配線の各部での、自己発熱における温度上昇を考慮した抵抗値を、複雑な計算をすることなく精度よく求めることができる。

また、本発明においては、上記半導体集積回路を構成する回路素子および配線抵抗素子（配線を複数に分割したときの各部分）の接続関係を示す素子接続情報ファイルにおける各配線抵抗素子の抵抗値を、その自己発熱における温度上昇を考慮した抵抗値と置き換え、該抵抗値を置き換えた素子接続情報ファイルを用いて、該半導体集積回路の回路動作の遅延計算を行うので、素子接続情報ファイルを用いて回路動作の遅延計算を行う構成を変更することなく、回路動作の遅延変動の精度を高めることができる。

以上により、本発明によれば、検証対象である対象回路を構成する配線の自己発熱による温度分布を、該対象回路のレイアウトにおける位置座標、および該位置座標が示す位置での温度として作成し、該対象回路の回路構成を示すレイアウトデータから、該対象回路を構成する配線における抵抗分布を抽出し、該温度分布および該抵抗分布に基づいて、自己発熱した該配線の各部における、決められた基準温度との温度差に応じた抵抗変動を反映して該配線の温度依存抵抗分布を計算するので、該配線の温度依存抵抗分布に基づいて、配線の自己発熱による温度上昇による回路動作の遅延変動を正確に検証することができる。

以下、本発明の実施形態について説明する。
（実施形態１）
図１は、本発明の実施形態１による回路動作検証装置の機能ブロックを示す図である。

この実施形態１の回路動作検証装置１００は、標準素子の自動配置配線を用いたＬＳＩを検証対象（対象回路）とし、該ＬＳＩを設計する際に、ＬＳＩにおける、配線の自己発熱に起因した回路動作の遅延変動を検証するものである。

すなわち、本実施形態の回路動作検証装置１００は、対象回路を構成する配線の自己発熱による温度分布を、該対象回路のレイアウトにおける位置座標と、該位置座標が示す位置での温度として作成する温度分布作成手段１０１と、該対象回路の回路構成を示すレイアウトデータから、該対象回路を構成する配線の参照温度（リファレンス温度）における抵抗分布を抽出する抵抗分布抽出手段１０２とを備えている。ここで、該抵抗分布抽出手段１０２は、上記対象回路を構成する配線の参照温度における抵抗分布を示す情報として、該対象回路のレイアウトにおける位置座標と、該位置座標が示す位置での配線の抵抗値とにより示す抵抗分布情報を作成する。

さらに、本実施形態１の回路動作検証装置１００は、上記温度分布および抵抗分布に基づいて、自己発熱した配線の各部における、上記参照温度との温度差に応じた抵抗変動を反映した、該配線の温度依存抵抗分布を計算する温度依存抵抗分布計算手段１０３と、計算した該温度依存抵抗分布に基づいて、該配線の自己発熱による抵抗変動に応じた回路動作の遅延変動量を計算する遅延計算手段１０４とを備えている。

以下、上記回路動作検証装置１００を構成する各手段１０１〜１０４について詳しく説明する。

まず、上記温度分布作成手段１０１について詳述する。

この温度分布情成手段１０１は、ＬＳＩの配線生成後のレイアウトに対する熱解析シミュレーションにより得られた熱分布情報を格納する熱分布情報格納部１１１と、該格納部１１１に格納されている熱分布情報に基づいて、ＬＳＩを構成する配線の自己発熱による温度分布を、ＬＳＩのレイアウトにおける位置座標と、該位置座標が示す位置での温度とにより示す温度分布情報である温度分布テーブルを作成する温度分布テーブル作成部１１２と、該作成された温度分布テーブルを格納する温度分布テーブル格納部１１３とを有している。

ここで、上記温度分布作成手段１０１は、あらかじめ消費電力シミュレーションによって求めておいた配線の消費電流値を発熱源として与え、熱解析シミュレーションを行うことにより求めた熱分布を元にして温度分布を作成するものであるため、市販のＣＡＤソフト等を用いて容易にレイアウト上の各位置座標と該各位置座標での温度とを示す温度分布テーブルを得ることができる。

例えば、図２および図３は、該温度分布テーブルを説明する図であり、図２は、２つの回路素子間の配線構造を示し、図３は、上記温度分布テーブルにおける位置座標と温度との対応を示している。

図２に示す配線構造では、前段の回路素子１１と後段の回路素子１２とが配線１０により接続されている。ここで、該配線１０は、該両回路素子間の配線経路に沿ってｎ個の部分（配線部分）Ｗｐ１〜Ｗｐｎに仮想的に分割した構造とし、前段の回路素子１１の出力端とこれにつながる配線部分Ｗｐ１との接続点をサブノードＮ１とし、隣接する配線部分の接続点をサブノードＮ２、・・・、Ｎｎとし、後段の回路素子１２に隣接する配線部分Ｗｐｎと該後段の回路素子１２との接続点をサブノードＮｎ＋１としている。また、各サブノードＮ１、Ｎ２、・・・、Ｎｎは、位置座標（Ｘ１，Ｙ１）、（Ｘ２，Ｙ２）、・・・、（Ｘｎ，Ｙｎ）が示すレイアウト上の位置に位置するものとしている。

図３に示す温度分布テーブルＴ１には、ＬＳＩのレイアウト上の位置を示すＸ座標およびＹ座標と、温度との対応が示されている。具体的には、この温度分布テーブルＴ１では、位置座標（Ｘ１，Ｙ１）、（Ｘ２，Ｙ１）、・・・、（Ｘｎ，Ｙ１）、（Ｘ１，Ｙ２）、・・・、（Ｘｎ，Ｙｎ）、・・・、（Ｘｍ，Ｙｍ）で示される各位置の温度が、それぞれ温度Ｔ１１，Ｔ２１、・・・、Ｔｎ１，Ｔ１２，・・・，Ｔｎｎ，・・・，Ｔｍｍであることが示されている。

例えば、図３の温度分布テーブルＴａ１は、Ｘ座標（Ｘ１），Ｙ座標（Ｙ１）を温度（Ｔ１１）に対応付けて、該位置座標（Ｘ１，Ｙ１）が示す位置の温度が温度Ｔ１１であることを示している。従って、この温度分布テーブルＴａ１を参照することにより、該位置座標（Ｘ１，Ｙ１）が示す位置にある図２に示すサブノードＮ１の温度として温度Ｔ１１が得られる。またここでは、上記配線１０の各配線部分Ｗｐｎの温度は、その一端側のサブノードＮｎに代表されることとなるため、配線部分Ｗｐ１の温度は温度Ｔ１１であることが分かる。

次に、上記抵抗分布情報作成手段１０２について詳述する。

この抵抗分布抽出手段１０２は、前記ＬＳＩの回路構成を示すレイアウトデータから、該半導体集積回路を構成する配線の抵抗網として、該配線の経路に沿って複数の配線抵抗素子を接続してなる仮想的抵抗網を導出し、上記抵抗分布を示す情報として、該各配線抵抗素子の位置とその参照温度での抵抗値とを抽出する配線抵抗抽出部１２１と、該各配線抵抗素子の位置と抵抗値とをテーブル形式で格納する素子抵抗情報格納部１２２とを有している。

ここで、上記抵抗分布抽出手段１０２では、上記レイアウトデータからの配線抵抗の抽出は、市販のＬＰＥ（Ｌａｙｏｕｔ Ｐａｒａｍｅｔｅｒ Ｅｘｔｒａｃｔｉｏｎ）ツール（寄生回路成分抽出ツール）を用いて行うことが可能である。

具体的には、ＬＰＥツールにより、半導体集積回路のレイアウトデータから、回路素子および配線の接続関係を示す、リファレンス温度対応の素子接続情報ファイル（以下、寄生素子ネットリストともいう。）が抽出される。さらに、この寄生素子ネットリスト情報は、寄生回路成分、つまり配線抵抗素子の両端のノードの座標情報を保有しているため、該寄生素子ネットリスト情報から配線抵抗素子の位置座標と抵抗値とは既知である。従って、配線抵抗抽出部１２１では、寄生素子ネットリスト情報から、該各配線抵抗素子の位置と抵抗値とが抽出される。

例えば、図４および図５は、テーブル形式の抵抗分布情報を説明する図であり、図４は、ＬＰＥツールにより得られた寄生回路成分（配線抵抗素子）の例として、図２に示す配線構造に相当するものを示し、図５は、上記テーブル形式の抵抗分布情報として、配線抵抗素子の位置座標とその抵抗値との対応である抵抗分布テーブルＴａ２を示している。

図４では、図２に示す配線部分Ｗｐ１、Ｗｐ２、・・・、Ｗｐｎは、素子名Ａ１１、Ａ２２、・・・、Ａｎｎを有する配線抵抗素子（以下、単に、配線抵抗素子Ａ１１、Ａ２２、・・・、Ａｎｎという。）として示されている。

また、図５に示す抵抗分布テーブルＴａ２では、配線抵抗素子の素子名と、ＬＳＩのレイアウト上の位置を示すＸ座標およびＹ座標と、その抵抗値との対応が示されている。つまり、図５では、位置座標（Ｘ１，Ｙ１）、・・・、（Ｘ１，Ｙｋ）、・・・、（Ｘ２，Ｙ２）、・・・、（Ｘ２，Ｙｓ）、・・・、（Ｘｎ，Ｙｎ）、・・・、（Ｘｍ，Ｙｍ）で示される各位置は、それぞれ素子名Ａ１１、・・・、Ａ１ｋ、・・・、Ａ２２、・・・、Ａ２ｓ、・・・、Ａｎｎ、・・・、Ａｍｍを持つ配線抵抗素子の抵抗値Ｒ１１、・・・、Ｒ１ｋ、・・・、Ｒ２２、・・・、Ｒ２ｓ、・・・、Ｒｎｎ、・・・、Ｒｍｍに対応付けられている。

続いて、上記温度依存抵抗分布計算手段１０３について詳述する。

この温度依存抵抗分布計算手段１０３は、上記温度分布テーブル格納部１１３に格納されている温度分布テーブルＴａ１、および上記抵抗素子情報格納部１２２に格納されている抵抗分布テーブルＴａ２から、上記配線を構成する各配線部分である配線抵抗素子の、その位置での温度を考慮した抵抗値を計算して、温度依存配線抵抗を求める温度依存配線抵抗計算部１３１と、該温度依存配線抵抗を格納する温度依存抵抗情報格納部１３２とを有している。

上記温度依存配線抵抗計算部１３１では、上記抵抗分布テーブルＴａ２に含まれる各配線抵抗素子の座標位置に対応する温度が、温度分布テーブルＴａ１から抽出され、さらに、該抵抗分布テーブルＴａ２に含まれる各配線抵抗素子のリファレンス温度での抵抗から、温度係数を用いて該抽出した温度に対応した温度依存抵抗値が求められる。この際用いる温度係数は、回路動作検証装置１００に設けられている温度係数格納部１３０に予め格納されているものである。

以下、温度依存配線抵抗の計算方法について具体的に説明する。

図６は、抵抗の温度依存性を示している。図６において、Ｒ０は温度Ｔ０のときの抵抗値で、温度Ｔ０をリファレンス温度とすると、温度Ｔ０のときの抵抗Ｒ０は、上記抵抗分布テーブルＴａ２に示されるとおり既知である。このとき、温度変化に対する抵抗変化は、線形で近似することができることは一般によく知られている。即ち、これは、図６にグラフＬｔで示しているように、抵抗の温度依存性として上記式（１）で表すことができる。ただし、Ｔは解析する温度、ａは配線の温度係数、Ｒは解析温度Ｔにおける抵抗値（温度依存抵抗値）である。ここで、温度係数ａは、半導体製造上の配線材料固有のものであり、上述したとおり、あらかじめ温度係数格納部１３０に格納されている。

具体的には、温度依存配線抵抗計算部１３１では、抵抗分布抽出手段１０２の抵抗素子情報格納部１２２から得られた各配線抵抗素子に対応させて、温度分布作成手段１０１の温度分布テーブル格納部１１３から、該配線抵抗素子が位置する位置座標での温度Ｔが取り出される。このように配線抵抗素子に対応付けて取り出された、配線の自己発熱により上昇した温度Ｔと、リファレンス温度Ｔ０と、該配線抵抗素子のリファレンス温度での抵抗値Ｒ０と、別途与えられている配線抵抗の温度係数αとが、前記式（１）の抵抗計算式に当てはめられて、自己発熱により上昇した温度Ｔにおける配線抵抗素子の抵抗Ｒが求められる。

例えば、位置座標（Ｘ１，Ｙ１）を有する配線抵抗素子Ａ１１については、抵抗素子情報格納部１２２に格納されている抵抗分布テーブルＴａ２からその位置座標（Ｘ１，Ｙ１）に対応する抵抗値Ｒ１１が得られ、温度分布テーブル格納部１１３に格納されている温度分布テーブルＴａ１からは、その位置座標（Ｘ１，Ｙ１）に対応する温度Ｔ１１が得られる。

従って、上記抵抗計算式（１）にこれらの値を当てはめると、以下のように、配線抵抗素子Ａ１１の自己発熱により上昇した温度を考慮した抵抗値Ｒ’１１を、複雑な計算をすることなく、しかも精度よく求めることができる。

Ｒ’１１＝Ｒ１１（１＋ａ（Ｔ１１−Ｔ０））
上記温度依存情報格納部１３２は、このような抵抗計算を、図５に示す配線抵抗素子Ａｍｍに対して行って得られた、各配線抵抗素子の温度依存抵抗Ｒ’ｍｍを格納している。なお、各配線抵抗素子の温度依存抵抗を温度依存情報格納部１３２に格納する形式は、図７に示すように、素子名、Ｘ座標、Ｙ座標、および抵抗値を含むテーブル形式とすることができる。ただし、各配線抵抗素子の温度依存抵抗の格納形式は、図７に示すテーブル形式に限定されるものではなく、各配線抵抗素子の素子名と温度依存抵抗との対応のみを示す形式など、各配線抵抗素子の温度依存抵抗を参照できるものであればどのような形式であってもよい。

最後に、上記遅延計算手段１０４について詳述する。

この遅延計算手段１０４は、温度依存抵抗情報格納部１３２に格納されている該温度依存配線抵抗を用いて回路動作の遅延時間を計算するものである。ここで、回路動作の遅延時間の計算は、上述したように半導体集積回路のレイアウトデータから得られた、リファレンス温度対応の寄生素子ネットリスト（素子接続情報ファイル）を用いて遅延計算ツールにより行われる。

具体的には、この遅延計算手段１０４は、上記リファレンス温度対応の寄生素子ネットリストにおける各配線抵抗素子の抵抗値を、温度依存抵抗計算により求めた温度依存抵抗値に置き換える抵抗値置換部１４１と、該抵抗値を置き換えた寄生素子ネットリストを用いて回路動作の遅延時間を計算する遅延時間計算部１４２とを有している。ここで、半導体集積回路のレイアウトデータから得られたリファレンス温度対応の寄生素子ネットリストは、回路動作検証装置１００に設けられているファイル格納部１４０に予め格納されており、また、該抵抗値を置き換えた寄生素子ネットリストはファイル格納部１４０に格納される。従って、遅延時間計算部１４２は、回路動作の遅延時間の計算には、該ファイル格納部１４０に格納されている、抵抗値が置換された寄生素子ネットリストを用いる。

このような構成の回路動作検証装置１００では、自己発熱による配線の不均一な温度による回路動作の遅延変動を考慮して遅延時間の計算を精度よく行うことができる。

図８は、上記寄生素子ネットリストを説明する図であり、図８（ａ）は、半導体集積回路のレイアウトデータから得られる、リファレンス温度対応の寄生素子ネットリストを示し、図８（ｂ）は、リファレンス温度対応の寄生素子ネットリストにおける各配線抵抗素子の抵抗値を、温度依存抵抗計算により求めた抵抗値に置き換えて得られる温度依存寄生素子ネットリストを示している。

図８（ａ）に示すネットリストＮＬａでは、図２に示す配線１０の各配線部分に相当する配線抵抗素子Ａ１１，Ａ２２，・・・，Ａｎｎ（図４参照）はサブノードＮ１，Ｎ２，・・・，ＮｎとＮ２，Ｎ３，・・・，Ｎｎ＋１との間に位置し、その抵抗値Ｒ１１，Ｒ２２，・・・，Ｒｎｎは該配線抵抗素子を代表する位置座標（Ｘ１，Ｙ１）、（Ｘ２，Ｙ２）、・・・、（Ｘｎ，Ｙｎ）に対応させられている。

また、図８（ｂ）に示す温度依存寄生素子ネットリストＮＬｂでは、図８（ａ）に示す各配線抵抗素子Ａ１１，Ａ２２，・・・，Ａｎｎの抵抗値は、温度を考慮した温度依存抵抗値Ｒ’１１，Ｒ’２２，・・・，Ｒ’ｎｎに置き換えられている。

次に、図１に示す回路動作検証装置１００の機能ブロックを実現するハードウエア構成について説明する。

図９は、図１で説明した回路動作検証装置の機能ブロックを実現するハードウエア構成例を示すブロック図である。

図９に示すように、本実施形態の回路動作検証装置１００は、コンピュータシステムで構成される。該回路動作検証装置１００は、各種入力指令を行うためのキーボードやマウス、画面入力装置などの操作入力部２と、表示画面を含み、各種入力指令に応じて該表示画面上に初期状態を示す画像、選択誘導を行うための画像、および処理結果を示す画像などの各種画像を表示可能となるように構成した表示部３とを有している。該回路動作検証装置１００は、全体的な制御を行う制御手段としてのＣＰＵ４（中央演算処理装置）と、ＣＰＵ４の起動時にワークメモリとして働く一時記憶手段としてのＲＡＭ５と、ＣＰＵ４を動作させるための制御プログラムおよびＣＰＵ４の動作に用いる各種データなどが記録されたコンピュータ読み取り可能な可読記録媒体（記憶手段）としてのＲＯＭ６と、回路動作検証処理における各種データを記憶すると共にこれを参照可能とするためのデータベース７とを有している。

ここで、ＣＰＵ４は、その内部に、操作入力部２からの入力指令の他、ＲＯＭ６内からＲＡＭ５内に読み出された制御プログラムおよび該制御プログラムによる処理に用いる各種データに基づいて、前述した回路動作検証のための処理を行う各部、つまり温度分布テーブル作成部１１２、配線抵抗抽出部１２１、温度依存配線抵抗計算部１３１、抵抗値置換部１４１および遅延時間計算部１４２を構築したものである。

ＲＯＭ６は、ハードディスク、光ディスク、磁気ディスクおよびＩＣメモリなどの可読記録媒体（記憶手段）で構成されている。なお、上記制御プログラムおよびこの制御プログラムによる動作に用いる各種データは、携帯自在な光ディスク、磁気ディスクおよびＩＣメモリなどからＲＯＭ６にダウンロードされてもよいし、コンピュータのハードディスクからＲＯＭ６にダウンロードされてもよいし、無線または有線、インターネットなどを介してＲＯＭ６にダウンロードされてもよい。

このように図９に示すハードウエア構成を有する回路動作検証装置１００は、図１に示す回路動作検証処理機能をコンピュータに実行させるための処理手順が記述された制御プログラムをコンピュータ読み取り可能な可読記憶媒体に格納して、コンピュータ（ＣＰＵ４）により自動的に回路動作検証処理を行うものである。

ＲＡＭ５やデータベース７は、ＣＰＵ４による回路動作検証処理中に中間データとして生成される各種データをその都度格納すると共に、必要に応じてこれらを参照可能とするものであり、図１に示す各格納部１１１、１１３、１２２、１３０、１３２、１４０として用いられるものである。なお、データベース７はＲＡＭ５と一体として同じ記憶手段を構成するものであってもよい。

次に動作について説明する。

本実施形態の回路動作検証装置１００は、上述したように、半導体集積回路においてジュール熱による配線の温度上昇により生ずる回路動作の遅延変動を検証するものであり、以下この検証処理について図１０のフローチャートを用いて説明する。

まず、回路動作検証装置１００では、マスクレイアウトにおける位置座標と温度との対応関係を示す温度分布テーブルＴａ１が、図１に示す温度分布テーブル作成手段１１２により作成されて格納される（ステップＳ１、Ｓ２）。

つまり、回路動作検証装置１００の熱分布情報格納部１１１には、ＬＳＩの熱解析シミュレーションにより得られた熱分布情報があらかじめ格納されている。この熱分布情報には、半導体集積回路のレイアウト上の位置座標およびその位置座標での温度が含まれている。従って、温度分布テーブル作成部１１２では、熱分布情報格納部１１１に格納されている熱分布情報からレイアウト上の位置座標とその位置座標での温度との対応を示す温度分布情報が図３に示す温度分布テーブルＴａ１の形式で作成される（ステップＳ１）。

図３に示すテーブルＴａ１では、図２に示す配線における位置を示すＸ座標およびＹ座標と、これらの座標が示す位置での温度とを示している。図２に示す位置座標（Ｘ１，Ｙ１），（Ｘ２，Ｙ２），・・・，（Ｘｎ，Ｙｎ）は、配線１０がｎ個の配線部分（配線抵抗素子）Ｗｐ１，Ｗｐ２，・・・，Ｗｐｎに分割されたときのサブノードＮ１，Ｎ２，・・・、Ｎｎの座標を示している。

次に、こうして作成した温度分布テーブルＴａ１は温度分布テーブル格納部１１３に格納される（ステップＳ２）。

続いて、回路動作検証装置１００では、図５（ａ）に示すテーブル形式の抵抗素子情報（抵抗分布テーブル）Ｔａ２が、図１に示す配線抵抗抽出部１２１により作成されて、抵抗素子情報格納部１３２に格納される（ステップＳ３、Ｓ４）。

つまり、回路動作検証装置１００の配線抵抗抽出部１２１では、上述したＬＰＥツールによって抽出した、配線の寄生抵抗を含む回路素子のネットリスト情報（図８（ａ））から、配線抵抗素子の座標と抵抗値とが取り出され（ステップＳ３）、図５に示すテーブルＴａ２の形式で抵抗素子情報格納部１２２に格納される（ステップＳ４）。図５に示す抵抗素子情報Ｔａ２は、図４に示すような直列接続のｎ個の配線抵抗素子に分割された配線１０における各配線抵抗素子の抵抗値とその端部ノード（サブノード）の位置座標とを含んでいる。

さらに、温度依存配線抵抗計算手段１０３では温度依存抵抗計算が行われる（ステップＳ５）。

つまり、抵抗の温度依存性、つまり温度変化に対する抵抗変化は、上記式（１）および図６で示されるように線形で近似することができる。従って、図５に示す抵抗分布テーブルＴａ２に含まれる、リファレンス温度での各配線抵抗素子の抵抗値に、解析温度Ｔとリファレンス温度Ｔ０との温度差ΔＴに相当する抵抗変化分ΔＲを加算することにより、温度変化を考慮した温度依存抵抗値を算出することができる。

以下具体的に、リファレンス温度で抽出した抵抗値に対し、温度依存性を考慮した温度依存抵抗値を計算する方法について示す。

図５に示す抵抗分布テーブルＴａ２の各配線抵抗素子Ａｍｍについて、配線抵抗素子Ａｍｍが位置する座標（Ｘｍ，Ｙｍ）に対応する温度Ｔｍｍを、図３の温度格納テーブルＴａ１から取り出す。

例えば、図２および図４に示す配線１０における配線抵抗素子Ａ１１について、該配線抵抗素子Ａ１１が位置する座標（Ｘ１，Ｙ１）に対応する温度Ｔ１１を、図３の温度分布テーブルＴａ１から取り出す。取り出した温度Ｔ１１を式（１）に当てはめて、該温度Ｔ１１とリファレンス温度Ｔ０との温度差に温度係数格納部１３０から取り出した温度係数ａを掛けた値が、リファレンス温度Ｔ０での抵抗Ｒ１１に対する抵抗変化分ΔＲである。この変化分ΔＲを、配線抵抗素子Ａ１１のリファレンス温度での抵抗値Ｒ１１に加算することにより、温度変化を考慮した温度依存抵抗値Ｒ’１１を算出することができる。

以下、同様に、配線抵抗素子Ａ２２，．．．，Ａｎｎについて同様の操作を繰り返すことにより、配線１０に対する温度依存抵抗分布を得ることができる。

ここで、図５に示す抵抗分布テーブルＴａ２における配線抵抗素子Ａｋｊの位置を示す位置座標（Ｘｋ，Ｙｊ）が、図３に示す温度分布テーブルＴａ１にない場合、図３における位置座標のうちの、該位置座標（Ｘｋ，Ｙｊ）に直近の近傍の２点の座標の温度の平均を、該配線抵抗素子Ａｋｊの温度として当てはめて補間する。

このようにして得られたすべての配線抵抗素子の温度を考慮した抵抗値を温度依存抵抗値として、図７に示すテーブルＴａ３の形式で温度依存抵抗情報格納部１３２に格納する（ステップＳ６）。

最後に、遅延時間計算手段１０４にて温度を考慮した遅延時間計算が行われる（ステップＳ７）。

つまり、上記温度依存抵抗の算出ステップＳ５で算出した温度依存抵抗値を、温度依存抵抗情報格納部１３２から取り出し、これを、リファレンス温度で抽出した寄生素子ネットリストＮＬａ（図８（ａ））の抵抗値Ｒ１１、Ｒ２２、・・・、Ｒｎｎと置き換える。その後、該置き換えにより得られた寄生素子ネットリストＮＬｂ（図８（ｂ））を用いて、通常の遅延計算ツールにより遅延計算を行う。

以上により、配線の自己発熱によって生じる不均一な温度変化による抵抗変化を考慮した遅延時間を得ることができる。

なお、配線の自己発熱による不均一な温度変化を考慮した遅延時間を求める処理順序は、図１０に示す処理順序に限るものではなく、例えば、温度分布テーブルを求める処理と、配線抵抗情報（抵抗分布テーブル）を抽出する処理とは並行して行ってもよく、また、温度分布テーブルを求める処理は、配線抵抗情報（抵抗分布テーブル）を抽出する処理の後で行ってもよい。

このように本実施形態では、配線の自己発熱によって生じる温度変化による抵抗変化を考慮して遅延時間を計算するので、以下の効果を期待できる。

標準セルの自動配置配線を用いたＬＳＩ設計において、あらかじめ求めておいた配線の自己発熱によって生じる温度分布における位置と温度の情報を参照し、別途抽出しておいた配線レイアウトの個々の位置での温度を得ることにより、配線レイアウトの位置ごとの温度変化を考慮した正確な抵抗計算を行うことができる。

また、配線の自己発熱によって生じる熱を考慮して求めた温度依存抵抗値を用いて遅延計算を行うことにより、配線の自己発熱による遅延変動を考慮した回路動作の遅延時間を正確に計算することができる。

以下、本発明による効果として、本実施形態で得られた回路動作の遅延時間の演算精度について図１１から図１４を用いて説明する。

標準セルの自動配置配線を用いた設計により得られた回路構成を示すレイアウトデータに対して、該回路構成に含まれる回路素子として、図１１に示すように、２つのインバータ素子と、これらのインバータ素子間を接続する長さＬの配線とを考える。図１１に示す回路構成では、前段のインバータ素子１１ａの出力ノードが配線１０を介して後段のインバータ素子１２ａの入力ノードに接続されている。

図１２は、熱解析シミュレーションの結果得られた図１１に示す配線部分の１次元の熱分布を表す。即ち、図１２に示す横軸は配線長さＬで、縦軸は温度Ｔである。

図１３は、図１１に示すような駆動側のインバータ素子の出力から次段のインバータ素子の入力までの遅延時間を測定した結果である。

図１３においては、本発明の欄には、本発明にかかる回路動作検証方法により得られる検証結果、従来法１の欄には、配線中の不均一な熱分布を考慮せず、配線全体が図１２の最大温度Ｔｍａｘとした従来の回路検証方法により得られる検証結果、従来法２の欄には、配線中の不均一な熱分布を考慮せずに、環境温度としてセル部分と配線部分に図１２の最大温度Ｔｍａｘを適用した従来の回路検証方法により得られる検証結果を示しており、それぞれ抵抗変動率と遅延変動率とを含んでいる。

本発明では、従来法による抵抗変化率が２２．５％であったのに対し、本発明による手法により熱分布を正確に考慮すると抵抗変化率は１４．７％であり、従来法では７．８％の過剰な抵抗値の見積もりを行っていたことがわかる。さらに、遅延変動率については、従来法１による遅延変動率が１９．２％、従来法２による遅延変動率が２２．４％であったものが、本発明によると遅延変動率は１４．０％となり、従来法では少なくとも５．２％の過剰な遅延量の見積もりを行っていたことがわかる。

図１４は、図１３に示す抵抗変動率を第１Ｙ軸（紙面左側の縦軸）に、また、遅延変動率を第２Ｙ軸（紙面右側の縦軸）にとって、上記図１３に示す各解析手法に対する解析結果の変化をグラフ化したものである。

図１４において、グラフＧ１は、解析手法の違いによる、つまり本発明、従来例１、および従来例２による解析手法で得られる抵抗変動率の違いを示し、グラフＧ２は、解析手法の違いによる、つまり本発明、従来例１、および従来例２による解析手法で得られる遅延変動率の違いを示している。

図１３、図１４が示すように、本発明によれば、配線の自己発熱による不均一な熱分布を考慮した場合、従来の最大温度を適用していた場合の遅延量の見積もりに比べて過剰な遅延量の見積もりを大幅に改善することができる。

言い換えると、このように、配線の自己発熱によって生じる温度上昇を考慮した抵抗変化による遅延変動を正確に求めるためには、配線の不均一な熱分布、即ち、位置に依存する温度変化を考慮する必要がある。

ところが、上記のような回路動作の遅延変動を検証する従来手法によると、配線と基板との温度差、あるいは、配線の不均一な熱分布を考慮しないので、上記に述べたように、配線の自己発熱によって生じる熱は拡散の効果により均一でなくなり、位置に依存した分布として得られる。したがって、配線の温度を均一とし固定した値を与える従来の手法では、正確な抵抗変化を計算することができず、このため、正確な遅延変動を検証することができない。

一方、本発明のように、配線の各々の位置での温度を、当該位置に相当する配線部分（配線抵抗素子）の抵抗を計算する際に考慮することにより、上記式（１）で示す正確な抵抗値を求めることができる。この抵抗値を用いて回路の遅延変動を検証することにより、実際の動作を正確に見積もることができる。

さらに、本実施形態では、上記対象回路である半導体集積回路の回路構成を示すレイアウトデータから、該半導体集積回路を構成する配線の抵抗網として、該配線の経路に沿って複数の配線抵抗素子を接続してなる仮想抵抗網を導出し、上記抵抗分布を示す情報として、該各配線抵抗素子の位置とその基準温度での抵抗値とを対応付ける抵抗分布テーブルを作成するので、配線の抵抗分布を示す情報として、配線の各部での抵抗値を簡単に参照することができる情報を作成することができる。

また、本実施形態では、上記半導体集積回路の熱解析シミュレーションにより得られた熱分布情報に基づいて、該半導体集積回路における温度分布を、該半導体集積回路のレイアウトにおける位置座標、および該位置座標が示す位置での温度として作成するので、市販のＣＡＤソフトなどがＬＳＩの熱解析に用いることができるものであることから、該熱分布情報からの温度分布テーブルの作成は、市販のＣＡＤソフトなどを用いて簡単に行うことができる。

また、本実施形態では、上記温度分布テーブルから得られる各配線抵抗素子の位置座標に相当する温度と、該各配線抵抗素子の基準温度との差分に、配線材料固有の抵抗変動を示す温度係数を掛けて、該各配線抵抗素子の温度を考慮した温度依存抵抗値を計算するので、配線抵抗素子、つまり配線の各部での、自己発熱における温度上昇を考慮した抵抗値を、複雑な計算をすることなく精度よく求めることができる。

また、本実施形態では、上記半導体集積回路を構成する回路素子および配線抵抗素子（配線を複数に分割したときの各部分）の接続関係を示す寄生素子ネットリスト（素子接続情報ファイル）における各配線抵抗素子の抵抗値を、その自己発熱における温度上昇を考慮した抵抗値と置き換え、該抵抗値を置き換えた寄生素子ネットリストを用いて、該半導体集積回路の回路動作の遅延計算を行うので、寄生素子ネットリストを用いて回路動作の遅延計算を行う構成を従来の構成から変更することなく、回路動作の遅延変動の精度を高めることができる。
（実施形態２）
次に本発明の実施形態２として半導体集積回路の製造方法について説明する。

この実施形態２による半導体集積回路の製造方法は、回路情報に基づいて得られたマスクパターンを用いて半導体集積回路を製造する方法であって、該回路情報として、基準温度で動作するよう回路設計された半導体集積回路の回路構成を示す温度非依存回路情報を、実施形態１の回路動作検証装置による回路動作検証処理により、前記配線の自己発熱による回路動作の遅延変動を反映するよう変更して得られた温度依存回路情報を用いるものである。

このような実施形態２の半導体集積回路の製造方法では、配線の自己発熱による温度上昇を考慮した抵抗値を計算することができ、これにより回路動作の遅延変動を正確に検証することができる。

従って、半導体集積回路の製造方法に用いるマスクパターンは、正確な回路動作の遅延変動の検証結果に基づいて得られたものとなり、過剰な遅延量の見積もりに起因してパターン幅が必要以上に大きくしたり、素子の動作性能を過剰に高めたりすることが回避され、適正な性能のＬＳＩを低価格で提供することが可能となる。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、回路動作検証装置および回路動作検証方法、並びに、該回路動作検証装置を用いて半導体集積回路を製造する方法、該回路動作検証方法をコンピュータに実行させるための制御プログラム、および該制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体の分野において、配線の自己発熱によって生じる温度変化による抵抗変化を考慮して遅延時間を計算するので、以下の効果を期待できる。

標準セルの自動配置配線を用いたＬＳＩ設計において、あらかじめ求めておいた配線の自己発熱によって生じる熱分布における位置と温度の情報を参照し、別途抽出しておいた配線の各部分（配線抵抗素子）のレイアウト上の位置座標での温度を得ることにより、レイアウト上の位置ごとの温度変化を考慮した正確な抵抗計算を行うことができる。

また、配線の自己発熱によって生じる熱を考慮して求めた抵抗値を用いて遅延計算を行うことにより、配線の自己発熱による遅延変動を考慮した遅延計算を行うことができる。

図１は、本発明の一実施形態による回路動作検証装置の要部構成例を示すブロック図である。 図２は、上記実施形態の回路動作検証装置の対象となる半導体集積回路における配線構造の例を示す図である。 図３は、上記実施形態の回路動作検証装置において、温度分布作成手段により配線の熱分布情報から得られた温度分布テーブルを示す図である。 図４は、上記実施形態の回路動作検証装置において、ＬＰＥツールにより得られた寄生回路成分（配線抵抗素子）の例を説明する図であり、図２に示す配線の各部分（配線抵抗素子）を示している。 図５は、上記実施形態の回路動作検証装置において、抵抗分布抽出手段により素子接続情報ファイルから得られた抵抗分布テーブルを示す図である。 図６は、抵抗の温度依存性をグラフにより説明する図である。 図７は、上記実施形態の回路動作検証装置において、温度依存抵抗分布計算手段により算出された温度依存抵抗分布テーブルを示す図である。 図８は、上記寄生素子ネットリストを説明する図であり、図８（ａ）は、半導体集積回路のレイアウトデータから得られる、リファレンス温度対応の寄生素子ネットリストを示し、図８（ｂ）は、リファレンス温度対応の寄生素子ネットリストにおける各配線抵抗素子の抵抗値を、温度依存抵抗計算により求めた抵抗値に置き換えて得られる温度依存寄生素子ネットリストを示している。 図９は、上記実施形態の回路動作検証装置のハードウエア構成例を示すブロック図である。 図１０は、本実施形態の回路動作検証装置の動作を説明する図であり、回路動作の遅延変動を検証する検証処理のフローチャートを示している。 図１１は、本発明による効果を説明する図であり、半導体集積回路構成に含まれる回路素子（２つのインバータ素子）と、これらのインバータ素子間を接続する配線とを模式的に示している。 図１２は、本発明による効果を説明する図であり、熱解析シミュレーションの結果得られた図１１に示す配線の１次元の熱分布をグラフで表している。 図１３は、本発明による効果を説明する図であり、本発明の回路動作検証方法により得られる検証結果である抵抗変動率と遅延変動率をそれぞれ、従来の手法により得られるものと対比して示している。 図１４は、本発明による効果を説明する図であり、図１３に示す比較結果をグラフで示している。 図１５は、熱解析の一例を説明する図であり、半導体基板上に絶縁膜を介して配線を形成してなる配線構造を示している。 図１６は、図１５に示す配線構造における熱分布をグラフで示す図である。

符号の説明

１００ 回路動作検証装置
１０１ 温度分布作成手段
１０２ 抵抗分布抽出手段
１０３ 温度依存抵抗分布計算手段
１０４ 遅延計算手段
１１１ 熱分布情報格納部
１１２ 温度分布テーブル作成部
１１３ 温度分布テーブル格納部
１２１ 配線抵抗抽出部
１２２ 抵抗素子情報格納部
１３０ 温度係数格納部
１３１ 温度依存配線抵抗計算部
１３２ 温度依存抵抗情報格納部
１４０ ファイル格納部
１４１ 抵抗値置換部
１４２ 遅延時間計算部

Claims (31)

1. 検証対象である対象回路の回路動作を検証する回路動作検証装置であって、
   該対象回路を構成する配線の自己発熱による温度分布を、該対象回路のレイアウトにおける位置座標、および該位置座標が示す位置での温度として作成する温度分布作成手段と、
   該対象回路の回路構成を示すレイアウトデータから、該対象回路を構成する配線における抵抗分布を抽出する抵抗分布抽出手段と、
   該温度分布に基づいて、自己発熱した該配線の各部における、決められた基準温度との温度差に応じた抵抗変動を該抵抗分布に反映して、該配線の温度依存抵抗分布を計算する温度依存抵抗分布計算手段と、
   該配線の温度依存抵抗分布に基づいて、該配線の自己発熱による抵抗変動に応じた該回路動作の遅延変動量を算出する遅延計算手段とを備えた回路動作検証装置。
2. 前記対象回路は、複数の回路素子と、該複数の回路素子の間で信号を伝達する信号配線とを有する半導体集積回路であり、前記対象回路における配線は該信号配線である請求項１に記載の回路動作検証装置。
3. 前記抵抗分布抽出手段は、前記半導体集積回路の回路構成を示すレイアウトデータから、該半導体集積回路を構成する配線の抵抗網として、該配線の経路に沿って複数の配線抵抗素子を接続してなる仮想抵抗網を導出し、前記抵抗分布を示す情報として、該各配線抵抗素子の位置とその基準温度での抵抗値とを対応付ける抵抗分布テーブルを作成するものである請求項２に記載の回路動作検証装置。
4. 前記半導体集積回路の回路構成を示すレイアウトデータは、該レイアウトデータから、前記回路素子および前記配線抵抗素子を含む素子の、前記半導体集積回路における接続関係を示す素子接続情報ファイルが得られるものであり、
   前記抵抗分布抽出手段は、該素子接続情報ファイルが有する該各配線抵抗素子の位置座標と抵抗値とを抽出する配線抵抗抽出部と、該抽出した各配線抵抗素子の位置座標と抵抗値とを抵抗分布テーブルとして格納する抵抗素子情報格納部とを有する請求項３に記載の回路動作検証装置。
5. 前記温度分布作成手段は、前記半導体集積回路の熱解析シミュレーションにより得られた熱分布情報を格納する熱分布情報格納部を有し、該熱分布情報に基づいて、該半導体集積回路における温度分布を、該半導体集積回路のレイアウトにおける位置座標、および該位置座標が示す位置での温度として作成するものである請求項３に記載の回路動作検証装置。
6. 前記温度分布作成手段は、前記温度分布を示す情報として、前記半導体集積回路のレイアウトにおける位置座標と、該配線の自己発熱に依存する、該位置座標の示す位置での温度とを含む温度分布テーブルを作成する温度分布テーブル作成部を含む請求項５に記載の回路動作検証装置。
7. 前記温度分布作成手段は、前記温度分布テーブルを格納する温度分布テーブル格納部を有する請求項６に記載の回路動作検証装置。
8. 前記温度依存抵抗分布計算手段は、前記温度分布テーブル格納部に格納されている温度分布テーブルから前記各配線抵抗素子が位置する位置座標に相当する温度を取り出して、該各配線抵抗素子の温度に依存した温度依存抵抗値を計算する温度依存配線抵抗計算部を有する請求項７に記載の回路動作検証装置。
9. 前記温度依存配線抵抗計算部は、前記取り出した各配線抵抗素子の位置座標に相当する温度と、該各配線抵抗素子の基準温度との差分に、配線材料固有の抵抗変動を示す温度係数を掛けて、該各配線抵抗素子の温度を考慮した温度依存抵抗値を計算するものである請求項８に記載の回路動作検証装置。
10. 前記配線材料固有の抵抗変動を示す温度係数を格納する温度係数格納部を有する請求項９に記載の回路動作検証装置。
11. 前記温度依存配線抵抗計算部は、前記配線の温度依存抵抗分布を示す情報として、該各配線抵抗素子の位置座標と、その位置座標に相当する温度に応じた抵抗値とを対応付ける温度依存抵抗分布テーブルを作成するものであり、
    前記温度依存抵抗分布計算手段は、該温度依存抵抗分布テーブルを格納する温度依存抵抗情報格納部を有する請求項１０に記載の回路動作検証装置。
12. 前記遅延計算手段は、前記素子接続情報ファイルに含まれる前記各配線抵抗素子の抵抗値を、前記温度依存配線抵抗計算部で計算した、該配線抵抗素子の温度に依存した温度依存抵抗値に置き換える抵抗値置換部を有する請求項８に記載の回路動作検証装置。
13. 前記抵抗値を前記温度依存抵抗値に置き換えた素子接続情報ファイルを格納するファイル格納部を有する請求項１２に記載の回路動作検証装置。
14. 前記遅延計算手段は、前記ファイル格納部に格納した素子接続情報ファイルを用いて、前記回路動作の遅延計算を行う遅延時間計算部を有する請求項１３に記載の回路動作検証装置。
15. 回路情報に基づいて得られたマスクパターンを用いて半導体集積回路を製造する方法であって、
    該回路情報は、基準温度で動作するよう回路設計された半導体集積回路の回路構成を示す温度非依存回路情報を、請求項１〜１４のいずれかに記載の回路動作検証装置による回路動作検証処理により、前記配線の自己発熱による回路動作の遅延変動を反映するよう変更して得られた温度依存回路情報である半導体集積回路の製造方法。
16. 検証対象である対象回路の回路動作を検証する回路動作検証方法であって、
    該対象回路を構成する配線の自己発熱による温度分布を、該対象回路のレイアウトにおける位置座標、および該位置座標が示す位置での温度として作成する温度分布作成ステップと、
    該対象回路の回路構成を示すレイアウトデータから、該対象回路を構成する配線における抵抗分布を抽出する抵抗分布抽出ステップと、
    該温度分布に基づいて、自己発熱した該配線の各部における、決められた基準温度との温度差に応じた抵抗変動を該抵抗分布に反映して、該配線の温度依存抵抗分布を計算する温度依存抵抗分布計算ステップと、
    該配線の温度依存抵抗分布に基づいて、該配線の自己発熱による抵抗変動に応じた該回路動作の遅延変動量を算出する遅延計算ステップとを含む回路動作検証方法。
17. 前記対象回路は、複数の回路素子と、該複数の回路素子の間で信号を伝達する信号配線とを有する半導体集積回路であり、前記対象回路における配線は該信号配線である請求項１６に記載の回路動作検証方法。
18. 前記抵抗分布抽出ステップでは、前記半導体集積回路の回路構成を示すレイアウトデータから、該半導体集積回路を構成する配線の抵抗網として、該配線の経路に沿って複数の配線抵抗素子を接続してなる仮想抵抗網を導出し、前記抵抗分布を示す情報として、該各配線抵抗素子の位置とその基準温度での抵抗値とを対応付ける抵抗分布テーブルを作成する、請求項１７に記載の回路動作検証方法。
19. 前記半導体集積回路の回路構成を示すレイアウトデータは、該レイアウトデータから、前記回路素子および前記配線抵抗素子を含む素子の、前記半導体集積回路における接続関係を示す素子接続情報ファイルが得られるものであり、
    前記抵抗分布抽出ステップは、該素子接続情報ファイルが有する該各配線抵抗素子の位置座標と抵抗値とを抽出する配線抵抗抽出ステップと、該抽出した各配線抵抗素子の位置座標と抵抗値とを抵抗分布テーブルとして格納する格納ステップとを含む請求項１８に記載の回路動作検証方法。
20. 前記温度分布作成ステップでは、前記半導体集積回路の熱解析シミュレーションにより予め取得した熱分布情報に基づいて、該半導体集積回路における温度分布を、該半導体集積回路のレイアウトにおける位置座標、および該位置座標が示す位置での温度として作成する請求項１８に記載の回路動作検証方法。
21. 前記温度分布作成ステップは、前記温度分布を示す情報として、前記半導体集積回路のレイアウトにおける位置座標と、該配線の自己発熱に依存する、該位置座標の示す位置での温度とを含む温度分布テーブルを作成する温度分布テーブル作成ステップを含む請求項２０に記載の回路動作検証方法。
22. 前記温度分布作成ステップは、前記温度分布テーブルを格納するステップを含む請求項２１に記載の回路動作検証方法。
23. 前記温度依存抵抗分布計算ステップは、前記格納した温度分布テーブルから前記各配線抵抗素子が位置する位置座標に相当する温度を取り出して、該各配線抵抗素子の温度に依存した温度依存抵抗値を計算する温度依存配線抵抗計算ステップを含む請求項２２に記載の回路動作検証方法。
24. 前記温度依存配線抵抗計算ステップでは、前記取り出した各配線抵抗素子の位置座標に相当する温度と、該各配線抵抗素子の基準温度との差分に、配線材料固有の抵抗変動を示す温度係数を掛けて、該各配線抵抗素子の温度を考慮した温度依存抵抗値を計算する請求項２３に記載の回路動作検証方法。
25. 前記配線材料固有の抵抗変動を示す温度係数として、予め準備されている温度係数を用いる請求項２４に記載の回路動作検証方法。
26. 前記温度依存配線抵抗計算ステップは、前記配線の温度依存抵抗分布を示す情報として、該各配線抵抗素子の位置座標と、その位置座標に相当する温度に応じた抵抗値とを対応付ける温度依存抵抗分布テーブルを作成するものであり、
    該作成された温度依存抵抗分布テーブルは格納される請求項２２に記載の回路動作検証方法。
27. 前記遅延計算ステップは、前記素子接続情報ファイルに含まれる前記各配線抵抗素子の抵抗値を、前記温度依存配線抵抗計算ステップで計算した、該配線抵抗素子の温度に依存した温度依存抵抗値に置き換える抵抗値置換ステップを含む請求項２３に記載の回路動作検証方法。
28. 前記抵抗値を前記温度依存抵抗値に置き換えた素子接続情報ファイルは格納される請求項２７に記載の回路動作検証方法。
29. 前記遅延計算ステップは、前記格納した素子接続情報ファイルを用いて、前記回路動作の遅延計算を行う遅延時間計算ステップを含む請求項２８に記載の回路動作検証方法。
30. 請求項１６〜２９のいずれかに記載の回路動作検証方法の各ステップをコンピュータに実行させるための処理手順が記述された制御プログラム。
31. 請求項３０に記載の制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体。

Images