JP4252774B2 - 定電流源システムにおける電気回路 - Google Patents
定電流源システムにおける電気回路 Download PDFInfo
- Publication number
- JP4252774B2 JP4252774B2 JP2002214178A JP2002214178A JP4252774B2 JP 4252774 B2 JP4252774 B2 JP 4252774B2 JP 2002214178 A JP2002214178 A JP 2002214178A JP 2002214178 A JP2002214178 A JP 2002214178A JP 4252774 B2 JP4252774 B2 JP 4252774B2
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- circuit
- terminal
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/618—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series and in parallel with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は電流源に関し、特に、CMOS技術を利用する定電流源に関する。
【0002】
【従来の技術】
一般に、NMOS素子を利用すると、定電流源の実現を比較的容易にする。図1は、一般的な定電流源として構成されたNMOSトランジスタ100を示す。ゲート端子102がソース端子104に結合され、ゲート・ソース電圧(Vgs)がゼロに等しくなるようにする。トランジスタ100は負の電圧閾値を有するので、一定のドレイン電流が利用可能である。この一般的な定電流源は、電源供給(Vcc)に依存しないRC時定数を形成するために広く使用されている。
【0003】
図2は、図1の一般的な定電流源回路を利用するRC回路200を示す。回路200は、定電流源を形成するNMOSトランジスタ202と、制御入力206を受信するトランジスタ204を有する。回路200は、出力210に結合するタイミング・キャパシタ208も有する。動作時にあっては、定電流源202は、一定の電流を供給し、タイミング・キャパシタ208を充電し、これにより良好な(consistent)出力信号を形成する。
【0004】
図3は、図2のRC回路200の出力を時間に関してプロットしたグラフ300を示す。302に示されるように、入力信号が高レベル(H)である場合は、出力信号はゼロに近づく。304に示されるように、入力信号が低レベル(L)である場合は、出力信号は一定の比率で上昇し、一定の電流を供給する定電流源となる。例えば、一定の電流はキャパシタ208によって受信されるので、出力におけるdv/dtは一定である。そして、定電流源は、定電流RC回路のような様々な回路を構成可能にする。
【0005】
【発明が解決しようとする課題】
しかしながら、技術動向がCMOSプロセスおよび素子を利用するように移行するにつれて、負の閾値のNMOSトランジスタは一般に利用されなくなる。したがって、CMOS技術を利用して定電流源を得る手法が望まれる。
【0006】
【課題を解決するための手段】
本発明は、CMOS技術を利用する定電流源を提供するシステムを含む。このシステムは、一般のNMOS回路を置換して、定電流源を生成するCMOS回路を有する。
【0007】
本発明の一形態によれば、定電流源として機能するCMOS回路が提供される。本回路は、バイアス出力端子を有するバイアス回路より成る。バイアス回路は、前記バイアス出力端子における出力であるバイアス信号を生成する。本回路は、バイアス信号を受信するように前記バイアス出力端子に結合されるスイッチ入力端子を有するスイッチ回路を含む。また、スイッチ回路は、スイッチ出力端子、および入力端子を受信するよう結合されたスイッチ制御端子を有し、前記入力信号に応答して、前記バイアス信号が前記スイッチ出力端子にスイッチされ、スイッチされたバイアス信号を形成する。また、本回路は、スイッチされたバイアス信号を受信するためにスイッチ出力端子に結合された第1入力端子と、前記入力信号を受信するよう結合された第2入力端子と、出力端子とを有する。出力回路は、前記出力端子において一定の電流を有する出力信号を生成するよう動作する。
【0008】
本発明の一形態によれば、CMOS回路により一定の電流を生成する方法が提供される。本方法は、バイアス信号を生成するステップと、入力信号に応答して前記バイアス信号を切り替え、スイッチされたバイアス信号を生成するステップと、前記入力信号および前記スイッチされたバイアス信号を受信して、一定の電流を与える出力信号を生成するステップより成る。
【0009】
【発明の実施の形態】
本発明の更なる形態および付随する効果は、添付の図面に関連した以下の詳細な説明を参照することにより、一層明確になるであろう。
【0010】
本発明はCMOS定電流源回路を有する。本発明に包含される1つ又はそれ以上の実施例が説明されるが、本発明の範囲から逸脱することなしに、説明した実施例を変更および変形することが可能である。
【0011】
図4は、本発明による定電流源として機能するCMOS回路の一実施例400を示す。回路400は、バイアス回路402、スイッチ回路404および出力回路406を有する。
【0012】
バイアス回路402は、バイアス出力端子416を有する。一実施例にあっては、バイアス回路は、Nチャネル・トランジスタ410、Nチャネル・トランジスタ412および抵抗器414により形成される。バイアス回路402は、バイアス出力端子416における出力であるバイアス電圧レベルを設定する。
【0013】
スイッチ回路404は、スイッチ入力端子418、スイッチ出力端子420およびスイッチ制御端子424を有する。一実施例にあっては、スイッチ回路404は、Nチャネル・トランジスタ415により形成され、これは、スイッチ入力端子418に結合されるドレイン端子と、スイッチ出力端子420に結合されるソース端子と、スイッチ制御端子424に結合されるゲート端子とを有する。スイッチ入力端子418は、バイアス出力端子416に結合される。スイッチ制御端子は入力信号(Vin)に結合され、スイッチ出力端子420は出力部406の第1入力端子422に結合される。
【0014】
出力回路406は、第1入力端子422(ノード1とも呼ばれる)、第2入力端子426および出力端子428を有する。一実施例にあっては、出力回路406は、Pチャネル・トランジスタ430、Nチャネル・トランジスタ432およびNチャネル・トランジスタ434を有し、これらは互いに結合され、出力端子428における一定の電流を提供する出力信号(out)を生成する。第1入力端子422(N1)は、スイッチ出力端子420に結合される。第2入力端子426は入力信号Vinに結合される。
【0015】
回路400の動作時にあっては、入力信号Vinがハイ・レベルである場合に、出力端子428における出力信号(out)はローであり、ノードN1は2*Vthに設定される電圧レベルを有し、ここでVthはNチャネル・トランジスタの閾電圧(Vt)に等しい。Vin信号がロー・レベルに向かうと、端子428の出力信号はハイに向かい始める一方、ノードN1は絶縁される。出力電圧がハイに向かうにつれて、ノードN1のレベルは、トランジスタ432のチャネル・キャパシタンスに起因して高く結合される。その結果、ノードN1における電圧Vn1は、次式で表わされる;
Vn1=2*Vth+Vout
こうして、トランジスタ432のゲート・ソース電圧は2×Vthに維持される。トランジスタ432は飽和モードで動作することを想定すると、出力端子428において一定の電流が利用可能である。
【0016】
図5は、本発明により構成されたCMOS定電流源の一実施例を示すRC回路500を示す。回路200は、出力504に結合するタイミング・キャパシタ502も有する。動作時にあっては、定電流源は、一定の電流を供給し、タイミング・キャパシタを充電し、キャパシタ502に関して一定のdv/dtを形成する。
【0017】
本発明はCMOS技術を利用する定電流源を含む。上述した実施例は本発明の例示であり、本発明の範囲が説明した特定の実施例に限定されることを意図しない。したがって、本発明の1つ又はそれ以上の実施例が図示され説明されるが、本発明の精神または本質から逸脱することなしに、様々な変更がなされ得る。したがって、ここに開示したものおよび記述は例示的であることを意図するが、特許請求の範囲に記載される本発明の範囲を制限するものではない。
【0018】
【図面の簡単な説明】
【図1】図1は、典型的な定電流源として構成されたNMOSトランジスタを示す。
【図2】図2は、図1の典型的な定電流源回路を利用するRC回路を示す。
【図3】図3は、図2のRC回路の出力を時間に対してプロットしたグラフを示す。
【図4】図4は、本発明により定電流源として機能するCMOS回路の一実施例を示す。
【図5】図5は、本発明により構成されたCMOS定電流源の一実施例を利用するRC回路を示す。
【符号の説明】
100 NMOSトランジスタ
102 ゲート端子
104 ソース端子
200 RC回路
202 NMOSトランジスタ
204 トランジスタ
206 制御入力
208 タイミング・キャパシタ
210 出力
400 CMOS回路
402 バイアス回路
404 スイッチ回路
406 出力回路
410,412,415 Nチャネル・トランジスタ
414 抵抗器
416 バイアス出力端子
418 スイッチ入力端子
420 スイッチ出力端子
422 第1入力端子
424 スイッチ制御端子
426 第2入力端子
428 出力端子
430 Pチャネル・トランジスタ
432,434 Nチャネル・トランジスタ
500 RC回路
502 タイミング・キャパシタ
504 出力
Claims (3)
- 定電流源として機能する電気回路であって、
バイアス出力端子を有し、該バイアス出力端子における出力であるバイアス信号を生成するバイアス回路と、
バイアス信号を受信するように前記バイアス出力端子に結合されたスイッチ入力端子、スイッチ出力端子およびスイッチ制御端子を有するスイッチ回路であって、前記スイッチ制御端子は入力信号を受信するよう結合され、前記入力信号に応答して、前記バイアス信号が前記スイッチ出力端子にスイッチされ、スイッチされたバイアス信号を形成するスイッチ回路と、
スイッチされたバイアス信号を受信するためにスイッチ出力端子に結合された第1入力端子と、前記入力信号を受信するよう結合された第2入力端子と、出力端子とを有する出力回路であって、前記出力端子において一定の電流を有する出力信号を生成するよう動作する出力回路と、
を有し、前記出力回路が、
電源と、前記入力信号を受信するための前記第2入力端子とに結合された第1MOSトランジスタと、
前記第1MOSトランジスタに結合され、前記スイッチされたバイアス信号を受信するための前記第1入力端子に結合された第2MOSトランジスタと、
前記入力信号を受信するための前記第2入力端子と、接地電位に結合され、前記出力端子における第2MOSトランジスタに結合された第3MOSトランジスタと、
を有し、前記スイッチ回路がオフの時に前記第1MOSトランジスタはオンに及び前記第3MOSトランジスタはオフになり、前記スイッチ回路がオンの時に前記第1MOSトランジスタはオフに及び前記第3MOSトランジスタはオンになるようにした電気回路。 - 前記バイアス回路が、
電源に結合された抵抗器と、
前記バイアス出力端子および前記抵抗器に結合された第4MOSトランジスタと、
前記第4MOSトランジスタに結合され接地電位に結合される第5MOSトランジスタとを有するようにした請求項1記載の電気回路。 - 前記スイッチ回路が、前記スイッチ入力端子に結合されたドレイン端子と、前記スイッチ出力端子に結合されたソース端子と、前記スイッチ制御端子に結合されたゲート端子とを有する第6MOSトランジスタを含むようにした請求項1又は2に記載の電気回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/916,972 US6566938B2 (en) | 2001-07-27 | 2001-07-27 | System for a constant current source |
US09/916972 | 2001-07-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003079138A JP2003079138A (ja) | 2003-03-14 |
JP4252774B2 true JP4252774B2 (ja) | 2009-04-08 |
Family
ID=25438165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002214178A Expired - Fee Related JP4252774B2 (ja) | 2001-07-27 | 2002-07-23 | 定電流源システムにおける電気回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6566938B2 (ja) |
JP (1) | JP4252774B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011217277A (ja) * | 2010-04-01 | 2011-10-27 | Toshiba Corp | 電流源回路 |
CN113568460B (zh) * | 2020-04-29 | 2022-11-18 | 无锡华润上华科技有限公司 | 偏置电流产生电路及闪存 |
TWI795870B (zh) * | 2020-11-06 | 2023-03-11 | 大陸商廣州印芯半導體技術有限公司 | 影像感測器以及影像感測方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5568084A (en) * | 1994-12-16 | 1996-10-22 | Sgs-Thomson Microelectronics, Inc. | Circuit for providing a compensated bias voltage |
US5942809A (en) * | 1997-12-24 | 1999-08-24 | Oki Electric Industry Co., Ltd. | Method and apparatus for generating internal supply voltage |
JP2000056843A (ja) * | 1998-08-04 | 2000-02-25 | Toyota Autom Loom Works Ltd | 基準電圧生成回路 |
-
2001
- 2001-07-27 US US09/916,972 patent/US6566938B2/en not_active Expired - Lifetime
-
2002
- 2002-07-23 JP JP2002214178A patent/JP4252774B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20030020532A1 (en) | 2003-01-30 |
US6566938B2 (en) | 2003-05-20 |
JP2003079138A (ja) | 2003-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7286004B2 (en) | Current source circuit | |
JP2003324937A5 (ja) | ||
US6791391B2 (en) | Level shifting circuit | |
US7482847B2 (en) | Power-on reset circuit | |
JP2001292563A5 (ja) | ||
JP4714353B2 (ja) | 基準電圧回路 | |
JP3902769B2 (ja) | 降圧電圧出力回路 | |
JP4252774B2 (ja) | 定電流源システムにおける電気回路 | |
JPH06216733A (ja) | 電子スイッチのドライバ回路 | |
JPH04239221A (ja) | 半導体集積回路 | |
CN110518903B (zh) | 一种电平移位电路 | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
JP2006271032A (ja) | 半導体集積回路及びチャージポンプ回路 | |
KR960019978A (ko) | 펄스 발생기 | |
CN113014240B (zh) | 一种信号开关管的控制电路以及模拟开关电路 | |
JP2003101405A (ja) | レベルシフト回路 | |
KR100973137B1 (ko) | 부트스트랩회로 | |
JP2005045934A (ja) | チャージポンプ回路 | |
JPH0659761A (ja) | 半導体集積回路 | |
US5598210A (en) | On chip driver for electric shuttering | |
JPS6122345Y2 (ja) | ||
JP2005518698A5 (ja) | ||
JP2002314393A (ja) | 低しきい値mosトランジスタの電源スタンバイ回路 | |
JPH09186294A (ja) | 電圧発生回路及び半導体装置 | |
JPH0548014A (ja) | パワーオンリセツト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4252774 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |