CN113568460B - 偏置电流产生电路及闪存 - Google Patents

偏置电流产生电路及闪存 Download PDF

Info

Publication number
CN113568460B
CN113568460B CN202010353377.0A CN202010353377A CN113568460B CN 113568460 B CN113568460 B CN 113568460B CN 202010353377 A CN202010353377 A CN 202010353377A CN 113568460 B CN113568460 B CN 113568460B
Authority
CN
China
Prior art keywords
bias current
mos transistor
mos
mos tube
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010353377.0A
Other languages
English (en)
Other versions
CN113568460A (zh
Inventor
李有慧
朱丽娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202010353377.0A priority Critical patent/CN113568460B/zh
Priority to JP2022562060A priority patent/JP7490077B2/ja
Priority to PCT/CN2020/134967 priority patent/WO2021218160A1/zh
Priority to US17/799,459 priority patent/US20230095590A1/en
Publication of CN113568460A publication Critical patent/CN113568460A/zh
Application granted granted Critical
Publication of CN113568460B publication Critical patent/CN113568460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种偏置电流产生电路及闪存。所述电路包括用于提供产生偏置电流所需电压的电压源；根据控制信号控制开关电路导通和关断的开关电路；用于在开关电路导通时产生偏置电流的电流产生电路，电流产生电路包括第一MOS管和第二MOS管，二极管接法的第一MOS管的输入端与开关电路的输出端连接，第一MOS管的输出端与二极管接法的第二MOS管的输入端连接，第二MOS管的输出端接地。在开关电路导通时，电压源通过开关电路向电流产生电路中的第一MOS管和第二MOS管提供产生偏置电流的电压，进而产生偏置电流，该偏置电流产生电路不需要启动电路就可进入正常电流工作状态，从而产生需要的偏置电流，建立偏置电流的时间较短。

Description

偏置电流产生电路及闪存
技术领域
本发明涉及半导体技术领域，特别是涉及一种偏置电流产生电路及一种闪存。
背景技术
如图1所示，典型的偏置电流产生电路有两个稳态工作点：电流为0安培状态和正常工作电流状态，偏置电流产生电路若要脱离电流为0安培的状态，需要一个启动电路进行电路的启动，而启动电路通常需要一定的时间才能使偏置电流产生电路进入正常工作电流状态，偏置电流的建立时间较长。闪存集成设计(Flash IP)对偏置电流的建立时间要求比较高，偏置电流需要很短的建立时间，这种典型的偏置电流产生电路不能满足Flash IP对偏置电流的要求。
发明内容
基于此，有必要针对上述问题，提供一种偏置电流产生电路及一种闪存。
一种偏置电流产生电路,包括：
电压源，所述电压源用于提供产生偏置电流所需的电压；
开关电路，所述开关电路的输入端与所述电压源连接，所述开关电路的控制端接收控制信号，并根据所述控制信号控制开关电路的导通和关断；
电流产生电路，所述电流产生电路用于在开关电路导通时产生偏置电流，所述电流产生电路包括第一MOS管和第二MOS管，所述第一MOS管的输入端和所述第一MOS管的控制端均与所述开关电路的输出端连接，所述第一MOS管的输出端分别与所述第二MOS管的输入端和所述第二MOS管的控制端连接，所述第二MOS管的输出端接地。
在其中一个实施例中，所述电流产生电路还包括分压电阻，所述分压电阻的一端与所述开关电路的输出端连接，所述分压电阻的另一端分别与第一MOS管的输入端和第一MOS管的控制端连接。
在其中一个实施例中，所述分压电阻为可变电阻或固定电阻。
在其中一个实施例中，所述控制信号为高电平时，所述开关电路关断，所述控制信号为低电平时，所述开关电路导通。
在其中一个实施例中，所述开关电路为第三MOS管，在所述开关电路导通时，所述第三MOS管工作在线性区。
在其中一个实施例中，所述第三MOS管为第二导电类型MOS管。
在其中一个实施例中，所述第一MOS管和/或所述第二MOS管为第一导电类型MOS管，所述第一MOS管为本征MOS管，所述第二MOS管为非本征MOS管。
在其中一个实施例中，所述分压电阻的阻值大于等于200千欧姆且小于等于500千欧姆。
在其中一个实施例中，所述电压源的数量为1，所述电压源的电压大于等于1.3伏特且小于等于1.5伏特。
一种闪存，包括上述任一项所述的偏置电流产生电路。
本发明偏置电流产生电路及闪存中，用于产生偏置电流的电流产生电路，在开关电路导通时，电压源通过开关电路向电流产生电路中的第一MOS管和第二MOS管提供产生偏置电流的电压，进而产生偏置电流，该偏置电流产生电路不需要启动电路就可进入正常电流工作状态，从而产生需要的偏置电流，与使用启动电路产生偏置电流的电路相比，本申请建立偏置电流的时间较短，满足了flash IP对偏置电流建立时间的要求。
附图说明
图1为典型的偏置电流产生电路的电路图；
图2为一实施例中偏置电流产生电路的电路框图；
图3为一实施例中偏置电流产生电路的电路图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
如图2所示，在一个实施例中，提供一种偏置电流产生电路,包括：
电压源100，所述电压源用于提供产生偏置电流所需的电压；
开关电路200，所述开关电路200的输入端与所述电压源连接，所述开关电路200的控制端接收控制信号，并根据所述控制信号控制开关电路200的导通和关断；
电流产生电路300，所述电流产生电路300用于在开关电路200导通时产生偏置电流，所述电流产生电路300包括第一MOS管和第二MOS管，所述第一MOS管的输入端和所述第一MOS管的控制端均与所述开关电路200的输出端连接，所述第一MOS管的输出端分别与所述第二MOS管的输入端和所述第二MOS管的控制端连接，所述第二MOS管的输出端接地。
在一个实施例中，所述电压源的数量为1，所述电压源的电压大于等于1.3伏特且小于等于1.5伏特。
在一个实施例中，所述控制信号为高电平时，所述开关电路关断，所述控制信号为低电平时，所述开关电路导通。
在一个实施例中，所述控制信号为低电平时，所述开关电路关断，所述控制信号为高电平时，所述开关电路导通。
第一MOS管和第二MOS管均为二极管接法的MOS管，通过第一MOS管和第二MOS管的阈值电压产生电压差，进而产生偏置电流。
在一个实施例中，所述第一MOS管和所述第二MOS管均为第一导电类型MOS管，所述第一MOS管为本征MOS管，所述第二MOS管为非本征MOS管。
本发明偏置电流产生电路中，用于产生偏置电流的电流产生电路，在开关电路导通时，电压源通过开关电路向电流产生电路中的第一MOS管和第二MOS管提供产生偏置电流的电压，进而产生偏置电流，该偏置电流产生电路不需要启动电路就可进入正常电流工作状态，从而产生需要的偏置电流，与使用启动电路产生偏置电流的电路相比，本申请建立偏置电流的时间较短，满足了flash IP对偏置电流建立时间的要求。
进一步，在单电源超低功耗工艺中，不管是NMOS管还是PMOS管，阈值电压都比较高。而且，第一MOS管有体效应，阈值电压会更高，第一MOS管和第二MOS管控制端和输出端的电压相加的值在极端情况下，可能会接近或者超过1.3伏特，当电压源VDD有3伏特甚至更高的电位可供选择时，偏置电流一般较大，能够满足其他电路工作的需要，但当电压源VDD只有1.5伏特的电位可供选择时，且当电压源VDD的实际电压值为1.3伏特时，虽然在TT工艺角下电路也能提供足够大小的偏置电流，但当MOS管的工艺角偏向SS或者在低温下应用时，偏置电流就会明显变小，完全偏离期望的值，致使其他电路无法正常工作。本申请的偏置电流产生电路中，当第一MOS管为本征MOS管，第二MOS管为非本征MOS管时，第一MOS管控制端和输出端的电压接近0伏特，第一MOS管和第二MOS管控制端和输出端的电压相加的值在极端情况下，小于1.3伏特，避免了电压源VDD的实际电压值为1.3伏特时，而MOS管的工艺角又偏向SS或者在低温下应用，偏置电流就会明显变小，完全偏离期望的值，致使其他电路无法正常工作的问题。而第一MOS管和第二MOS管均为二极管接法的MOS管，即第一MOS管的控制端和第一MOS管的输入端接在一起，第二MOS管的控制端和第二MOS管的输入端接在一起，可以让第一MOS管的控制端和第二MOS管的控制端尽可能接受到较高的电位，从而尽可能保证第一MOS管和第二MOS管能够正常开启(尤其是第一MOS管)。所以，无论在何种条件下，第一MOS管和第二MOS管都能导通，不会发生在某些工艺角和低温下，偏置电流IB变得很小的问题。
在此补充说明一下工艺角相关情况。与双极晶体管不同，在不同的芯片之间以及在不同批次的晶圆上的芯片之间，金属氧化物半导体场效应管(MOS管)的参数变化很大。为了便于数字电路的设计，以工艺角的形式划分MOS管的性能范围，将NMOS和PMOS晶体管的速度波动范围限制在由四个角所确定的矩形内。这四个角分别是：快NFET和快PFET，慢NFET和慢PFET，快NFET和慢PFET，慢NFET和快PFET，采用5个工艺角的模式时，就有TT,FF,SS,FS,SF5个工艺角，TT指NFET-Typical corner&PFET-Typical corner，FS指NFET-Fast corner&PFET-Slow corner。其中,Typical指MOS管的驱动电流是一个平均值，Fast指MOS管的驱动电流是其最大值，而Slow指MOS管的驱动电流是其最小值(此电流为Ids电流)。从测量角度解释，也有理解为载流子迁移率(Carrier mobility)的快慢。
在一个实施例中，所述第一MOS管或所述第二MOS管为第一导电类型MOS管，所述第一MOS管为本征MOS管，所述第二MOS管为非本征MOS管。即第一MOS管和第二MOS管为不同导电类型的MOS管。
在一个实施例中，所述第一MOS管和所述第二MOS管均为第二导电类型MOS管，所述第一MOS管为本征MOS管，所述第二MOS管为非本征MOS管。
在一个实施例中，所述开关电路为第三MOS管，在所述开关电路导通时，所述第三MOS管工作在线性区。
在一个实施例中，所述第三MOS管为第二导电类型MOS管，第二导电类型与第一导电类型为相反的导电类型。
在一个实施例中，所述第三MOS管为第一导电类型MOS管。
在一个实施例中，第一MOS管为本征NMOS管，第二MOS管为普通NMOS管，第三MOS管为PMOS管。此时，第一MOS管和第二MOS管的衬底接地，第三MOS管的衬底接电源，例如电压源100等。
在一个实施例中，第一MOS管为PMOS管，第二MOS管为普通NMOS管，第三MOS管为PMOS管。
在一个实施例中，第一MOS管为本征NMOS管，第二MOS管和第三MOS管均为普通NMOS管。
在一个实施例中，第一MOS管为PMOS管，第二MOS管和第三MOS管均为普通PMOS管。
在一个实施例中，所述电流产生电路300还包括分压电阻R1，所述分压电阻R1的一端与所述开关电路200的输出端连接，所述分压电阻的另一端分别与第一MOS管的输入端和第一MOS管的控制端连接。体效应产生的原因就是输出端电位高于衬底电位，压差越大，体效应越明显，阀值电压就越高。分压电阻R1接在开关电路200的输出端与第一MOS管之间，而不是在第一MOS管与第二MOS管之间，使得第一MOS管的输出端的电位相对于衬底电位的压差相对更小，如此减小了第一MOS管的体效应，减小了第一MOS管的阀值电压，更容易获得较高的偏置电流。另外，当电压源的电压升高到1.65伏特时，产生的偏置电流IB会增大。增大的偏置电流IB在电阻R1上会产生较大压降，而电压源的电压不变，此时第一MOS管和第二MOS管控制端和输出端的电压相加的值会相应减小，而偏置电流IB和MOS管的控制端和输出端的电压与阈值电压VT的差值的平方成正比，MOS管的阈值电压VT为固定值，当MOS管的控制端和输出端的电压减小时，相应的会使偏置电流IB减小。电阻R起到一种负反馈的作用，使得偏置电流IB的变化不会特别大。
在一个实施例中，所述分压电阻R1为可变电阻，可以根据需要直接调节电阻R1的阻值，使得偏置电流产生电路中的分压电阻在可变电阻的最大阻值和零之间变化，使得偏置电流产生电路具有很强的可测性。
在一个实施例中，所述分压电阻R1为固定电阻，例如220千欧姆、230千欧姆、250千欧姆、270千欧姆、300千欧姆、350千欧姆、400千欧姆、450千欧姆等。可以根据对偏置电流产生电路中静态功耗的要求来选取分压电阻R1的阻值。
如图3所示，在一个实施例中，开关电路为PMOS管M00，第一MOS管为本征NMOS管M01，第二MOS管为普通NMOS管M02，MOS管M00的源极和衬底接电压源VDD的输出端，MOS管M00的栅极接控制信号，MOS管M00的漏极与分压电阻R1的一端连接，分压电阻R1的另一端分别与MOS管M01的漏极和MOS管M01的栅极连接，MOS管M01的源极分别与MOS管M02的漏极和MOS管M02的栅极连接，MOS管M02的源极和衬底、MOS管MO1的衬底接地，即MOS管M01和MOS管M02均为二极管接法的MOS管。当控制信号为高电平时，MOS管M00关断，整个偏置电流产生电路不工作，无偏置电流产生，此时，偏置电流产生电路的静态功耗为0；当控制信号为低电平时，MOS管M00导通且工作在线性区，MOS管M00的阻抗近似为零，可以忽略不计，此时偏置电流产生电路的偏置电流IB≈(VDD-VGS1-VGS2)/R1，其中VDD为电压源VDD的电压，VGS1为MOS管M01的栅极相对于源极的电压，VGS2为MOS管M02的栅极相对于源极的电压，R1为分压电阻R1的阻值。
在一个实施例中，所述分压电阻的阻值大于等于200千欧姆且小于等于500千欧姆,例如220千欧姆、230千欧姆、250千欧姆、270千欧姆、300千欧姆、350千欧姆、400千欧姆、450千欧姆等。在其他实施例中，根据偏置电流产生电路中静态功耗的要求来选取分压电阻的阻值。
在一个实施例中，所述偏置电流产生电路用于单电源超低功耗工艺中。
上述偏置电流产生电路，包括：电压源，所述电压源用于提供产生偏置电流所需的电压；开关电路，所述开关电路的输入端与所述电压源连接，所述开关电路的控制端接收控制信号，并根据所述控制信号控制开关电路的导通和关断；电流产生电路，所述电流产生电路用于在开关电路导通时产生偏置电流，所述电流产生电路包括第一MOS管和第二MOS管，所述第一MOS管的输入端和所述第一MOS管的控制端均与所述开关电路的输出端连接，所述第一MOS管的输出端分别与所述第二MOS管的输入端和所述第二MOS管的控制端连接，所述第二MOS管的输出端接地。本方案中用于产生偏置电流的电流产生电路包括第一MOS管和第二MOS管，第一MOS管的输入端和控制端均与所述开关电路的输出端连接开关电路的输入端与电压源连接，所述第一MOS管的输出端分别与所述第二MOS管的输入端和控制端连接，所述第二MOS管的输出端接地，在开关电路导通时，电压源通过开关电路向电流产生电路中的第一MOS管和第二MOS管提供产生偏置电流的电压，进而产生偏置电流，该偏置电流产生电路不需要启动电路就可进入正常电流工作状态，从而产生需要的偏置电流，与使用启动电路产生偏置电流的电路相比，本申请建立偏置电流的时间较短，满足了flash IP对偏置电流建立时间的要求。
一种闪存，包括上述任一项所述的偏置电流产生电路。
在一个实施例中，所述闪存为在单电源超低功耗工艺形成的闪存。
上述闪存，包括上述任一项所述的偏置电流产生电路。本方案闪存中用于产生偏置电流的电流产生电路包括第一MOS管和第二MOS管，第一MOS管的输入端和第一MOS管的控制端均与所述开关电路的输出端连接开关电路的输入端与电压源连接，所述第一MOS管的输出端分别与所述第二MOS管的输入端和所述第二MOS管的控制端连接，所述第二MOS管的输出端接地，在开关电路导通时，电压源通过开关电路向电流产生电路中的第一MOS管和第二MOS管提供产生偏置电流的电压，进而产生偏置电流，该偏置电流产生电路不需要启动电路就可进入正常电流工作状态，从而产生需要的偏置电流，与使用启动电路产生偏置电流的电路相比，本申请建立偏置电流的时间较短，满足了flash IP对偏置电流建立时间的要求。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种偏置电流产生电路,其特征在于，所述偏置电流产生电路包括：
电压源，所述电压源用于提供产生偏置电流所需的电压；
开关电路，所述开关电路的输入端与所述电压源连接，所述开关电路的控制端接收控制信号，并根据所述控制信号控制开关电路的导通和关断；
电流产生电路，所述电流产生电路用于在开关电路导通时产生偏置电流，所述电流产生电路包括第一MOS管和第二MOS管，所述第一MOS管的输入端和所述第一MOS管的控制端均与所述开关电路的输出端连接，所述第一MOS管的输出端分别与所述第二MOS管的输入端和所述第二MOS管的控制端连接，所述第二MOS管的输出端接地；
其中，所述第一MOS管为本征MOS管；所述电流产生电路还包括分压电阻，所述分压电阻的一端与所述开关电路的输出端连接，所述分压电阻的另一端分别与第一MOS管的输入端和所述第一MOS管的控制端连接。
2.根据权利要求1所述的偏置电流产生电路，其特征在于，所述分压电阻为可变电阻或固定电阻。
3.根据权利要求1所述的偏置电流产生电路，其特征在于，所述控制信号为高电平时，所述开关电路关断，所述控制信号为低电平时，所述开关电路导通。
4.根据权利要求1所述的偏置电流产生电路，其特征在于，所述开关电路为第三MOS管，在所述开关电路导通时，所述第三MOS管工作在线性区。
5.根据权利要求4所述的偏置电流产生电路，其特征在于，所述第三MOS管为第二导电类型MOS管。
6.根据权利要求1所述的偏置电流产生电路，其特征在于，所述第一MOS管和/或所述第二MOS管为第一导电类型MOS管，所述第二MOS管为非本征MOS管。
7.根据权利要求1所述的偏置电流产生电路，其特征在于，所述分压电阻的阻值大于等于200千欧姆且小于等于500千欧姆。
8.根据权利要求1所述的偏置电流产生电路，其特征在于，所述电压源的数量为1，所述电压源的电压大于等于1.3伏特且小于等于1.5伏特。
9.一种闪存，其特征在于，所述闪存包括权利要求1-8任一项所述的偏置电流产生电路。
CN202010353377.0A 2020-04-29 2020-04-29 偏置电流产生电路及闪存 Active CN113568460B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010353377.0A CN113568460B (zh) 2020-04-29 2020-04-29 偏置电流产生电路及闪存
JP2022562060A JP7490077B2 (ja) 2020-04-29 2020-12-09 バイアス電流発生回路及びフラッシュメモリ
PCT/CN2020/134967 WO2021218160A1 (zh) 2020-04-29 2020-12-09 偏置电流产生电路及闪存
US17/799,459 US20230095590A1 (en) 2020-04-29 2020-12-09 Bias current generation circuit and flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010353377.0A CN113568460B (zh) 2020-04-29 2020-04-29 偏置电流产生电路及闪存

Publications (2)

Publication Number Publication Date
CN113568460A CN113568460A (zh) 2021-10-29
CN113568460B true CN113568460B (zh) 2022-11-18

Family

ID=78158300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010353377.0A Active CN113568460B (zh) 2020-04-29 2020-04-29 偏置电流产生电路及闪存

Country Status (4)

Country Link
US (1) US20230095590A1 (zh)
JP (1) JP7490077B2 (zh)
CN (1) CN113568460B (zh)
WO (1) WO2021218160A1 (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284007A (ja) * 1991-03-12 1992-10-08 Nec Kansai Ltd バイアス回路
JP2003029853A (ja) * 2001-07-16 2003-01-31 Mitsubishi Electric Corp シリーズレギュレータ
US6566938B2 (en) * 2001-07-27 2003-05-20 Fujitsu Limited System for a constant current source
ITMI20021901A1 (it) * 2002-09-06 2004-03-07 Atmel Corp Sistema di controllo di inserzione di potenza per un convertitore in riduzione di tensione
KR100904467B1 (ko) * 2008-01-09 2009-06-24 주식회사 하이닉스반도체 펌핑전압 감지회로
JP5202980B2 (ja) * 2008-02-13 2013-06-05 セイコーインスツル株式会社 定電流回路
CN101387894A (zh) * 2008-10-07 2009-03-18 深圳市矽普特科技有限公司 一种偏置电流产生电路及运算放大器
JP5219876B2 (ja) * 2009-02-13 2013-06-26 新日本無線株式会社 バイアス電流発生回路
JP5237853B2 (ja) * 2009-02-23 2013-07-17 セイコーインスツル株式会社 定電流回路
US8604862B2 (en) * 2009-11-16 2013-12-10 Analog Devices, Inc. Four-quadrant bootstrapped switch circuit
CN102545780B (zh) * 2010-12-23 2014-09-03 鼎亿数码科技(上海)有限公司 压控振荡器的偏置电路
JP5709682B2 (ja) * 2011-07-26 2015-04-30 新日本無線株式会社 演算増幅器
CN104517573B (zh) * 2014-08-25 2017-02-15 上海华虹宏力半导体制造有限公司 偏置电压产生电路和液晶驱动电路
US10044346B2 (en) * 2016-09-09 2018-08-07 Nuvoton Technology Corporation Low-power slew rate detector for edge rate control of an output power stage
CN206379873U (zh) * 2016-12-22 2017-08-04 比亚迪股份有限公司 开关电源的栅极驱动电路和开关电源装置
CN108664065B (zh) * 2017-03-31 2020-05-01 中芯国际集成电路制造(上海)有限公司 偏置电流产生电路
CN107015594A (zh) * 2017-05-30 2017-08-04 长沙方星腾电子科技有限公司 一种偏置电流产生电路
CN107390763A (zh) * 2017-08-31 2017-11-24 长江存储科技有限责任公司 一种对电源不敏感的低温漂电流源电路
JP6969991B2 (ja) * 2017-11-30 2021-11-24 日立Astemo株式会社 センサ出力回路およびセンサ装置
CN208314603U (zh) * 2018-06-29 2019-01-01 苏州锴威特半导体有限公司 一种零温漂电流偏置电路

Also Published As

Publication number Publication date
JP7490077B2 (ja) 2024-05-24
CN113568460A (zh) 2021-10-29
JP2023520815A (ja) 2023-05-19
WO2021218160A1 (zh) 2021-11-04
US20230095590A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
JP3765433B2 (ja) 基板電圧を所望の値に維持するための回路及び方法
KR100274918B1 (ko) 실리콘온절연체전계효과트랜지스터,실리콘온절연체회로및정전방전으로부터실리콘온절연체디바이스를보호하는방법
WO1998045948A1 (en) Qmos digital logic circuits
US7902913B2 (en) Reference voltage generation circuit
JP2008193101A (ja) 半導体装置
JP3661792B2 (ja) 超低電圧論理回路にバイアスをかけるための装置
CN106653752B (zh) 半导体器件
JP2012004254A (ja) ダイオード回路
US6628161B2 (en) Reference voltage circuit
US20230266785A1 (en) Voltage reference circuit and method for providing reference voltage
EP0700090A1 (en) Semiconductor integrated circuit comprising a current mirror circuit
KR940004445B1 (ko) 기준전압 발생장치
JP2002158291A (ja) 基板への降伏電圧が高い低電圧トランジスタ
CN113568460B (zh) 偏置电流产生电路及闪存
US8836027B2 (en) Switch circuit using LDMOS element
US5949277A (en) Nominal temperature and process compensating bias circuit
US11709517B2 (en) Bias current generator circuit
US9166047B2 (en) Switch circuit using LDMOS device
US7362166B2 (en) Apparatus for polarity-inversion-protected supplying of an electronic component with an intermediate voltage from a supply voltage
WO1986002180A1 (en) A field effect transistor current source
US20240241535A1 (en) Curvature compensation circuits for bandgap voltage reference circuits
US20230266784A1 (en) Integrated circuit and semiconductor module
US20230266384A1 (en) Voltage tracking circuit and method of operating the same
KR20240113374A (ko) 밴드갭 전압 기준 회로들을 위한 곡률 보상 회로들
US5872461A (en) Current bypass circuit used in a semiconductor integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant