JP4247623B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP4247623B2 JP4247623B2 JP2004356786A JP2004356786A JP4247623B2 JP 4247623 B2 JP4247623 B2 JP 4247623B2 JP 2004356786 A JP2004356786 A JP 2004356786A JP 2004356786 A JP2004356786 A JP 2004356786A JP 4247623 B2 JP4247623 B2 JP 4247623B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- semiconductor
- electrode
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
前記半導体素子の前記電極が接続されるボンディング部と、前記ボンディング部に電気的に接続しているランド部と、を有する配線パターンが形成された基板と、
前記ランド部に設けられる外部電極と、
を含む。本発明によれば、複数の半導体素子が平面方向に並べられて基板に搭載され、各半導体素子はフェースダウンボンディングされる。したがって、半導体素子の領域内でボンディングが行われるので、基板の面積を必要最低限に小さくすることができる。その結果、半導体装置の小型化が可能になる。
(2)この半導体装置において、
それぞれの前記外部電極は、前記半導体素子の搭載領域内に設けられてもよい。これによれば、それぞれの半導体素子の電極に対応して、それぞれの半導体素子に対応する領域内に外部電極が設けられる。
(3)この半導体装置において、
全ての前記外部電極は、全ての前記半導体素子に対応する領域の外側に設けられてもよい。こうすることで、基板の外周端部に外部電極を配列することができる。
(4)この半導体装置において、
前記基板は、フレキシブル基板であって前記複数の半導体素子を搭載する領域よりも大きく形成され、外周端部に平坦保持部材が設けられてもよい。こうすることで、フレキシブル基板を使用しても、平坦保持部材によって、外部電極の高さの平坦性(コプラナリティ)を確保することができる。
(5)この半導体装置において、
全ての前記外部電極は、いずれか1つの前記半導体素子のみに対応する領域内に設けられてもよい。これによれば、いずれか1つの半導体素子に対応する領域内に全ての外部電極が設けられ、それ以外の半導体素子に対応する領域内には外部電極が設けられない。
(6)この半導体装置において、
前記基板は、フレキシブル基板であって一部が曲げられて、
前記外部電極が設けられる領域に対応する前記1つの半導体素子における前記電極が形成された面とは反対側の面に、残りの半導体素子のうちの少なくとも1つにおける前記電極が形成された面とは反対側の面が接着されてもよい。これによれば、半導体素子の上に他の半導体素子が接着されるので、半導体装置の平面方向のサイズを小さくすることができる。
(7)この半導体装置において、
前記基板は、曲げられる領域に沿って少なくとも1つの穴が形成されてもよい。このように、基板に穴を形成しておくことで、基板の弾力を小さくして曲げられた状態を維持しやすくなる。
(8)この半導体装置において、
前記穴は、曲げ線に沿って延びる長穴であり、
前記配線パターンは、前記穴上を通って形成され、
前記長穴の、前記曲げ線に沿って延びる辺が、外形端の一部となっていてもよい。これによれば、長穴の辺によって半導体装置の外形端の一部が形成されるので、端部の位置を正確に決めることができる。
(9)この半導体装置において、
複数の前記穴が形成され、
前記配線パターンは、前記複数の穴上を通って形成され、
前記複数の穴は、曲げ線に沿って延びる長穴であって、並列して形成されていてもよい。こうすることで、基板を曲げやすくなる。
(10)この半導体装置において、
前記基板は、曲げられる領域に沿ってスリットが形成され、
前記スリットによって、基板が切断されてなり、対向する切断端部間に間隔があけられていてもよい。こうすることで、切断された基板を一体的なものととらえた場合に、この基板を容易に曲げることができる。
(11)この半導体装置において、
前記スリットを掛け渡す接続部材が設けられていてもよい。これによれば、接続部材によって、基板の曲げられた部分が補強される。
(12)この半導体装置において、
前記穴を介して、前記配線パターン上に柔軟性を有する樹脂が設けられ、
前記樹脂が前記基板とともに曲げられていてもよい。これによれば、樹脂によって、基板の曲げられた部分が補強される。
(13)この半導体装置において、
導電性又は熱伝導性の接着剤を介して、前記半導体素子が接着されてもよい。導電性の接着剤を使用すれば、接着される半導体素子の表面の電位を同じにすることができ、熱伝導性の接着剤を使用すれば、発熱量の大きい半導体素子の熱を発熱量の小さい半導体素子に伝えることで冷却が可能になる。
(14)この半導体装置において、
前記半導体素子のうちの一つは、残りの半導体素子よりも平面積が大きく形成され、
前記外部電極は、前記平面積の大きい半導体素子に対応した領域にのみ設けられてもよい。こうすることで、半導体素子の平面積の超えない範囲で外部電極を設ける領域を最も広く確保することができる。
(15)この半導体装置において、
前記半導体素子の電極は、接着剤に導電粒子が分散されてなる異方性導電材料を介して前記ボンディング部に接続されてもよい。これによれば、異方性導電材料によってボンディング部と電極とを電気的に導通させるので、信頼性及び生産性に優れた方法で半導体装置を製造することができる。
(16)本発明に係る半導体装置の製造方法は、複数のボンディング部と、前記ボンディング部に電気的に接続される複数のランド部と、を有する配線パターンが形成された基板と、電極を有する複数の半導体素子と、を用意する工程と、
少なくとも前記ボンディング部上に、接着剤に導電粒子が分散されてなる異方性導電材料を設ける工程と、
前記異方性導電材料における前記ボンディング部上に前記電極を位置合わせして、前記半導体素子を前記基板の上に載せる工程と、
前記半導体素子と前記基板との少なくともいずれか一方を押圧して、前記導電粒子を介して、前記ボンディング部と前記電極とを電気的に接続する工程と、
前記ランド部に外部電極を形成する工程と、
を含む。本発明によれば、複数の半導体素子を基板に搭載して、各半導体素子の電極とボンディング部とをフェースダウンボンディングする。したがって、半導体素子の領域内でボンディングを行うので、基板の面積を必要最低限に小さくすることができる。その結果、半導体装置の小型化が可能になる。また、異方性導電材料によってボンディング部と電極とを電気的に導通させるので、信頼性及び生産性に優れた方法で半導体装置を製造することができる。
(17)この方法において、
前記基板は、フレキシブル基板であって前記複数の半導体素子を搭載する領域よりも大きく形成され、
前記基板の外周端部に平坦保持部材を設ける工程を含んでもよい。こうすることで、フレキシブル基板を使用しても、外部電極の高さの平坦性(コプラナリティ)を確保することができる。全ての外部電極を、全ての半導体素子に対応する領域の外側に設ける場合には、平坦保持部材の貼り付けられた領域に外部電極を設けることができる。
(18)この方法において、
前記半導体素子を前記基板の上に載せる工程の後に、前記基板の一部を曲げて、いずれか1つの前記半導体素子における前記電極が形成された面とは反対側の面に、他の1つの前記半導体素子における前記電極が形成された面とは反対側の面を接着する工程を含んでもよい。これによれば、半導体素子の上に他の半導体素子を接着するので、半導体装置の平面方向のサイズを小さくすることができる。
(19)この製造方法において、
前記基板は、曲げられる領域に沿って少なくとも1つの穴が形成されてもよい。このように、基板に穴を形成しておくことで、基板の弾力を小さくして曲げやすくすることができる。
(20)本発明に係る回路基板には、上記半導体装置が実装される。
(21)本発明に係る電子機器は、上記回路基板を有する。
図1(A)〜図1(C)は、本発明を適用した第1の実施の形態に係る半導体装置を示す図である。なお、図1(A)は半導体装置の平面図であり、図1(B)は図1(A)のIB−IB線断面図であり、図1(C)は半導体装置の底面図である半導体装置1は、基板10と、複数(例えば2つ)の半導体素子(半導体チップ)20、30と、複数の外部電極40と、を含む。
図2(A)〜図2(C)は、本発明を適用した第2の実施の形態に係る半導体装置を示す図である。なお、図2(A)は半導体装置の平面図であり、図2(B)は図2(A)のIIB−IIB線断面図であり、図2(C)は半導体装置の底面図である。半導体装置2は、基板110と、外部電極140と、第1の実施の形態で用いられた複数(例えば2つ)の半導体素子(半導体チップ)20、30と、を含む。
図3(A)〜図3(C)は、本発明を適用した第3の実施の形態に係る半導体装置を示す図である。なお、図3(A)は半導体装置の平面図であり、図3(B)は図3(A)のIIIB−IIIB線断面図であり、図3(C)は半導体装置の底面図である。半導体装置3は、基板210と、外部電極240と、第1の実施の形態で用いられた複数(例えば2つ)の半導体素子(半導体チップ)20、30と、を含む。
図5は、本発明を適用した第4の実施の形態に係る半導体装置を示す図であり、図6(A)〜図6(C)は、図5に示す半導体装置の基板を展開した図である。なお、図6(A)は平面図であり、図6(B)は図6(A)のVB−VB線断面図であり、図6(C)は底面図である。半導体装置5は、基板310と、半導体素子320、330と、外部電極340と、を含む。
図7は、本発明を適用した第5の実施の形態に係る半導体装置の基板を展開した図である。本実施の形態に係る半導体装置も、図5に示す半導体装置5と同様に、基板410が曲げられて構成される。また、基板410には、第4の実施の形態と同様に、半導体素子320、330が搭載されている。
図8は、本発明を適用した第6の実施の形態に係る半導体装置の基板を展開した図である。本実施の形態に係る半導体装置も、図5に示す半導体装置5と同様に、基板510が曲げられて構成される。また、基板510には、第4の実施の形態と同様に、半導体素子320、330が搭載されている。
図9は、本発明を適用した第6の実施の形態に係る半導体装置の基板を展開した図である。本実施の形態は、図8に示す基板510のスリット500を掛け渡す接続部材620が設けられた点で、第6の実施の形態と異なる。接続部材620を設けることで、切断されている基板510がつながって補強される。したがって、配線パターン612の幅も、図8に示す配線パターン512の幅よりも細くして良い。接続部材620は、配線パターン612と同一の材料で形成してもよい。配線パターン612を、銅箔などの金属箔をエッチングして形成する場合には、接続部材620も同時に形成することができるので工程を増やさなくて良い。
図10は、本発明を適用した第8の実施の形態に係る半導体装置を示す図である。図10に示す半導体装置は、基板710及び穴700を除き、図5に示す半導体装置5と同じ構成である。
図11は、本発明を適用した第9の実施の形態に係る半導体装置を示す図である。図11に示す半導体装置では、基板810に形成された穴800を介して、配線パターン312上に柔軟性を有する樹脂820が設けられている。樹脂820として例えば軟らかいポリイミド樹脂を使用することができる。
Claims (8)
- 電極を有する複数の半導体素子と、
前記電極が接続されるボンディング部と、前記ボンディング部に電気的に接続しているランド部と、を有する配線パターンが形成されたフレキシブル基板と、
前記ランド部に設けられる外部電極と、
を有し、
前記フレキシブル基板の第1の領域に前記半導体素子が載置され、前記第1の領域の間の第2の領域が曲げられることで、前記複数の半導体素子のうちの1つの半導体素子における前記電極が形成された面とは反対側の面に、他の半導体素子のうちの少なくとも1つの半導体素子の前記電極が形成された面とは反対側の面が接着剤で接着され、
前記第2の領域に、複数の穴が形成され、
複数の前記穴は、曲げ線に沿って間隔を置いて配置され、
前記穴は、前記曲げ線に沿って延びる長穴であって、前記長穴の前記曲げ線に沿って延びる辺が、外形端の一部となり、
前記配線パターンの一部は、前記長穴上を通り、
前記半導体素子のうちの一つは、残りの半導体素子よりも平面積が大きく形成され、
前記外部電極は、前記平面積の大きい半導体素子に対応した領域にのみ設けられていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記接着剤は、導電性の接着剤である半導体装置。 - 請求項1ないし2のいずれか1項に記載の半導体装置において、
前記接着剤は、熱伝導性の接着剤である半導体装置。 - 請求項1ないし3のいずれか1項に記載の半導体装置において、
前記半導体素子の電極は、接着剤に導電粒子が分散されてなる異方性導電材料を介して前記ボンディング部に接続される半導体装置。 - 電極を有する複数の半導体素子と、ボンディング部と前記ボンディング部に電気的に接続しているランド部とを有する配線パターンが形成されたフレキシブル基板と、を用意する工程と、
前記半導体素子を前記フレキシブル基板の第1の領域に搭載し、前記ボンディング部と前記電極を電気的に接続する工程と、
前記第1の領域の間の第2の領域で前記フレキシブル基板を曲げて、いずれか1つの前記半導体素子における前記電極が形成された面とは反対側の面に、他の半導体素子における前記電極が形成された面とは反対側の面を接着剤で接着する工程と、
前記ランド部に外部電極を形成する工程と、
を含み、
前記第2の領域に、複数の穴が形成され、
複数の前記穴は、曲げ線に沿って間隔を置いて配置され、
前記穴は、前記曲げ線に沿って延びる長穴であって、前記長穴の前記曲げ線に沿って延びる辺が、外形端の一部となり、
前記配線パターンの一部は、前記長穴上を通り、
前記半導体素子のうちの一つは、残りの半導体素子よりも平面積が大きく形成され、
前記外部電極は、前記平面積の大きい半導体素子に対応した領域にのみ設けられる半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法において、
前記ボンディング部と前記電極を電気的に接続する工程は、
少なくとも前記ボンディング部上に、接着剤に導電粒子が分散されてなる異方性導電材料を設ける工程と、
前記異方性導電材料における前記ボンディング部上に前記電極を位置合わせして、前記半導体素子を前記フレキシブル基板上に載せる工程と、
前記半導体素子と前記フレキシブル基板との少なくともいずれか一方を押圧して、前記導電粒子を介して、前記ボンディング部と前記電極とを電気的に接続する工程と、
を含む半導体装置の製造方法。 - 請求項1から請求項4のいずれか1項に記載の半導体装置が実装された回路基板。
- 請求項7記載の回路基板を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004356786A JP4247623B2 (ja) | 1998-09-09 | 2004-12-09 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27261398 | 1998-09-09 | ||
JP2004356786A JP4247623B2 (ja) | 1998-09-09 | 2004-12-09 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000569448 Division | 1999-09-03 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005123643A JP2005123643A (ja) | 2005-05-12 |
JP2005123643A5 JP2005123643A5 (ja) | 2006-10-12 |
JP4247623B2 true JP4247623B2 (ja) | 2009-04-02 |
Family
ID=34621720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004356786A Expired - Fee Related JP4247623B2 (ja) | 1998-09-09 | 2004-12-09 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4247623B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009295763A (ja) * | 2008-06-05 | 2009-12-17 | Fujitsu Ltd | 半導体実装装置及び電子機器 |
-
2004
- 2004-12-09 JP JP2004356786A patent/JP4247623B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005123643A (ja) | 2005-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100514558B1 (ko) | 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 | |
JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US7009293B2 (en) | Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument | |
TW515078B (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic machine | |
JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
KR20010104217A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
JP2000133672A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2000138313A (ja) | 半導体装置及びその製造方法 | |
JP2000164618A (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
JP4102969B2 (ja) | 半導体装置 | |
JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TW548757B (en) | Semiconductor device, its manufacturing method, circuit substrate and electronic machine | |
US6410366B1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
KR20110128227A (ko) | 다층 프린트 기판 및 그 제조 방법 | |
JP4247623B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
JP2006202870A (ja) | 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置 | |
JP2003037244A (ja) | 半導体装置用テープキャリア及びそれを用いた半導体装置 | |
JP2001068620A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004207300A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2001085592A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2001060656A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2000286308A (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060830 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081230 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |