JP4245644B1 - 静電気放電保護装置及びこれを備えた半導体集積回路 - Google Patents
静電気放電保護装置及びこれを備えた半導体集積回路 Download PDFInfo
- Publication number
- JP4245644B1 JP4245644B1 JP2007301534A JP2007301534A JP4245644B1 JP 4245644 B1 JP4245644 B1 JP 4245644B1 JP 2007301534 A JP2007301534 A JP 2007301534A JP 2007301534 A JP2007301534 A JP 2007301534A JP 4245644 B1 JP4245644 B1 JP 4245644B1
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- type
- integrated circuit
- semiconductor integrated
- electrostatic discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 226
- 239000012535 impurity Substances 0.000 claims abstract description 256
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000002955 isolation Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 230000002829 reductive effect Effects 0.000 description 12
- 239000012212 insulator Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【解決手段】 第1導電型の半導体基板1と、第2導電型のウェル2と、半導体基板表面に形成される第2導電型でウェルより高不純物濃度のカソード及びアノードの一方となる第1不純物領域6と、半導体基板表面に形成される第1導電型で半導体基板より高不純物濃度の第1コンタクト不純物領域7と、ウェル表面上においてウェル表面に接して形成される第1導電型でカソード及びアノードの他方となる第2不純物領域4と、ウェル表面に形成される第2導電型でウェルより高不純物濃度の第2コンタクト不純物領域5と、半導体基板とウェルの境界領域の半導体基板表面とウェル表面の両方に跨って形成される第2導電型でウェルより高不純物濃度の境界不純物領域8を備える。
【選択図】 図1
Description
図1に、本発明装置の第1実施形態のサイリスタ構造の断面構造を模式的に示す。図1に示すように、本発明装置は、P型半導体基板1と、P型半導体基板1の表面に形成されるN型ウェル2と、P型半導体基板1の表面に形成されるN型ウェル2より高不純物濃度のN型カソード不純物領域6(第1不純物領域に相当)と、P型半導体基板1の表面に形成されるP型半導体基板1より高不純物濃度のP型コンタクト不純物領域7(第1コンタクト不純物領域に相当)と、N型ウェル2の表面上において下面がN型ウェル2の表面に接して形成されるP型アノード不純物領域4(第2不純物領域に相当)と、N型ウェル2の表面に形成されるN型ウェル2より高不純物濃度のN型コンタクト不純物領域5(第2コンタクト不純物領域に相当)と、P型半導体基板1とN型ウェル2の境界領域のP型半導体基板1とN型ウェル2の両表面に跨って形成されるN型ウェル2より高不純物濃度のN型境界不純物領域8と、を備えて構成される。また、P型半導体基板1とN型ウェル2の表面に形成される各不純物領域5〜8の隣接する相互間を分離するために、素子分離絶縁体3が設けられている。
図3に、本発明装置の第2実施形態のサイリスタ構造の断面構造を模式的に示す。図3に示すように、本発明装置は、P型半導体基板1と、P型半導体基板1の表面に形成されるN型ウェル2と、P型半導体基板1の表面に形成されるN型ウェル2より高不純物濃度のN型カソード不純物領域6と、P型半導体基板1の表面に形成されるP型半導体基板1より高不純物濃度のP型コンタクト不純物領域7と、N型ウェル2と後述するN型境界不純物領域8の表面上において下面がN型ウェル2とN型境界不純物領域8の両表面に接して形成されるP型アノード不純物領域4aと、N型ウェル2の表面に形成されるN型ウェル2より高不純物濃度のN型コンタクト不純物領域5と、P型半導体基板1とN型ウェル2の境界領域のP型半導体基板1とN型ウェル2の両表面に跨って形成されるN型ウェル2より高不純物濃度のN型境界不純物領域8と、を備えて構成される。また、P型半導体基板1とN型ウェル2の表面に形成される各不純物領域5〜8の隣接する相互間を分離するために、素子分離絶縁体3が設けられている。
次に、第1実施形態または第2実施形態の本発明装置を備えた半導体集積回路(本発明回路)について、図5〜図7を参照して説明する。ここで、本発明回路30は、本発明装置31及び本発明装置31を除く本発明回路30の内部回路32が、共通のP型半導体基板(図示せず)上に形成されているものとする。
上記第1及び第2実施形態の本発明装置では、半導体基板1の導電型(第1導電型)がP型で、ウェル2の導電型(第2導電型)がN型の場合を想定して説明したが、半導体基板1がN型で、ウェル2がP型であっても構わない。この場合、各不純物領域の導電型は、P型がN型に、N型がP型に夫々入れ替わり、アノード不純物領域とカソード不純物領域の位置が入れ替わり、アノード端子とカソード端子の位置が入れ替わり、ウェル端子と半導体基板端子の導電型の記載が入れ替わる。
2: N型ウェル
3: 素子分離絶縁体
4、4a: P型アノード不純物領域(第2不純物領域)
5: N型コンタクト不純物領域(第2コンタクト不純物領域)
6: N型カソード不純物領域(第1不純物領域)
7: P型コンタクト不純物領域(第1コンタクト不純物領域)
8: N型境界不純物領域
9: 層間絶縁膜
10a〜10f: コンタクト金属
11〜16: 金属配線
20: 外部接続用の信号端子
21: 電源供給端子
22: 基準電圧端子
23: アノード端子
24: N型ウェル端子
25: カソード端子
26: P型半導体基板端子
27: 外部接続用の信号線
28: 電源供給線
29: 基準電圧線
30、60: 本発明に係る半導体集積回路
31、61: 本発明に係る静電気放電保護装置
32: 半導体集積回路の内部回路
33: 従来の静電気放電保護装置のP型高濃度不純物領域(アノード領域)
34: 従来の静電気放電保護装置
35: 従来の静電気放電保護装置のアノード端子
36: 従来の静電気放電保護装置のカソード端子
41: N型半導体基板
42: P型ウェル
44、44a: N型カソード不純物領域(第2不純物領域)
45: P型コンタクト不純物領域(第2コンタクト不純物領域)
46: P型アノード不純物領域(第1不純物領域)
47: N型コンタクト不純物領域(第1コンタクト不純物領域)
48: P型境界不純物領域
53: アノード端子
54: P型ウェル端子
55: カソード端子
56: N型半導体基板端子
Claims (11)
- 静電気放電によって半導体集積回路に生じる過電流または過電圧から前記半導体集積回路内の回路素子を保護するためのサイリスタ構造の静電気放電保護装置であって、
前記半導体集積回路が形成される第1導電型の半導体基板と、
前記半導体基板表面に形成される前記第1導電型と逆導電型の第2導電型のウェルと、
前記半導体基板表面に形成される前記第2導電型で前記ウェルより高不純物濃度の前記サイリスタ構造のカソード及びアノードの一方となる第1不純物領域と、
前記半導体基板表面に形成される前記第1導電型で前記半導体基板より高不純物濃度の第1コンタクト不純物領域と、
前記ウェル表面上において下面が前記ウェル表面に接して形成される第1導電型で前記サイリスタ構造のカソード及びアノードの他方となる第2不純物領域と、
前記ウェル表面に形成される前記第2導電型で前記ウェルより高不純物濃度の第2コンタクト不純物領域と、
前記半導体基板と前記ウェルの境界領域の前記半導体基板表面と前記ウェル表面の両方に跨って形成される前記第2導電型で前記ウェルより高不純物濃度の境界不純物領域と、
を備えていることを特徴とする静電気放電保護装置。 - 前記第2不純物領域が、多結晶シリコン、または、単結晶シリコンで形成されていることを特徴とする請求項1に記載の静電気放電保護装置。
- 前記第2不純物領域が、前記ウェル表面と前記境界不純物領域の表面の両表面に跨って、当該両表面と接していることを特徴とする請求項1または2に記載の静電気放電保護装置。
- P型半導体基板上に形成された半導体集積回路であって、
前記第1導電型がP型で、前記第2導電型がN型である請求項1〜3の何れか1項に記載の静電気放電保護装置を備えることを特徴とする半導体集積回路。 - 前記静電気放電保護装置の前記第2不純物領域と前記第2コンタクト不純物領域が、前記半導体集積回路の電源供給線と電気的に接続し、
前記静電気放電保護装置の前記第1不純物領域と前記第1コンタクト不純物領域が、前記半導体集積回路の基準電圧線と電気的に接続していることを特徴とする請求項4に記載の半導体集積回路。 - 前記静電気放電保護装置の前記第2不純物領域と前記第2コンタクト不純物領域が、前記半導体集積回路の電源供給線と電気的に接続し、
前記静電気放電保護装置の前記第1不純物領域が、前記半導体集積回路の外部接続用の信号端子と電気的に接続し、
前記静電気放電保護装置の前記第1コンタクト不純物領域が、前記半導体集積回路の基準電圧線と電気的に接続していることを特徴とする請求項4に記載の半導体集積回路。 - 前記静電気放電保護装置の前記第2不純物領域と前記第2コンタクト不純物領域が、前記半導体集積回路の外部接続用の信号端子と電気的に接続し、
前記静電気放電保護装置の前記第1不純物領域と前記第1コンタクト不純物領域が、前記半導体集積回路の基準電圧線と電気的に接続していることを特徴とする請求項4に記載の半導体集積回路。 - N型半導体基板上に形成された半導体集積回路であって、
前記第1導電型がN型で、前記第2導電型がP型である請求項1〜3の何れか1項に記載の静電気放電保護装置を備えることを特徴とする半導体集積回路。 - 前記静電気放電保護装置の前記第1不純物領域と前記第1コンタクト不純物領域が、前記半導体集積回路の電源供給線と電気的に接続し、
前記静電気放電保護装置の前記第2不純物領域と前記第2コンタクト不純物領域が、前記半導体集積回路の基準電圧線と電気的に接続していることを特徴とする請求項8に記載の半導体集積回路。 - 前記静電気放電保護装置の前記第1不純物領域と前記第1コンタクト不純物領域が、前記半導体集積回路の電源供給線と電気的に接続し、
前記静電気放電保護装置の前記第2不純物領域が、前記半導体集積回路の外部接続用の信号端子と電気的に接続し、
前記静電気放電保護装置の前記第2コンタクト不純物領域が、前記半導体集積回路の基準電圧線と電気的に接続していることを特徴とする請求項8に記載の半導体集積回路。 - 前記静電気放電保護装置の前記第1不純物領域と前記第1コンタクト不純物領域が、前記半導体集積回路の外部接続用の信号端子と電気的に接続し、
前記静電気放電保護装置の前記第2不純物領域と前記第2コンタクト不純物領域が、前記半導体集積回路の基準電圧線と電気的に接続していることを特徴とする請求項8に記載の半導体集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007301534A JP4245644B1 (ja) | 2007-11-21 | 2007-11-21 | 静電気放電保護装置及びこれを備えた半導体集積回路 |
PCT/JP2008/068931 WO2009066524A1 (ja) | 2007-11-21 | 2008-10-20 | 静電気放電保護装置及びこれを備えた半導体集積回路 |
TW97140474A TWI382525B (zh) | 2007-11-21 | 2008-10-22 | Electrostatic discharge protection device and its semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007301534A JP4245644B1 (ja) | 2007-11-21 | 2007-11-21 | 静電気放電保護装置及びこれを備えた半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4245644B1 true JP4245644B1 (ja) | 2009-03-25 |
JP2009130025A JP2009130025A (ja) | 2009-06-11 |
Family
ID=40559952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007301534A Expired - Fee Related JP4245644B1 (ja) | 2007-11-21 | 2007-11-21 | 静電気放電保護装置及びこれを備えた半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4245644B1 (ja) |
TW (1) | TWI382525B (ja) |
WO (1) | WO2009066524A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106796938B (zh) * | 2014-08-26 | 2019-11-05 | 三菱电机株式会社 | 半导体元件 |
US10366974B2 (en) * | 2017-05-15 | 2019-07-30 | Nxp B.V. | Electrostatic discharge (ESD) protection device and method for operating an ESD protection device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62295448A (ja) * | 1986-04-11 | 1987-12-22 | テキサス インスツルメンツ インコ−ポレイテツド | 静電気に対する保護装置を備えた集積回路 |
JP2755570B2 (ja) * | 1996-04-23 | 1998-05-20 | 華邦電子股▲ふん▼有限公司 | 静電気放電保護回路の製造方法 |
JP4256544B2 (ja) * | 1998-08-25 | 2009-04-22 | シャープ株式会社 | 半導体集積回路の静電気保護装置、その製造方法および静電気保護装置を用いた静電気保護回路 |
JP2001291836A (ja) * | 2000-04-11 | 2001-10-19 | Seiko Epson Corp | 静電気保護用半導体装置 |
JP3810375B2 (ja) * | 2003-03-14 | 2006-08-16 | ローム株式会社 | 半導体装置 |
TW200509496A (en) * | 2003-08-21 | 2005-03-01 | Fultec Pty Ltd Proprietary | Integrated electronic disconnecting circuits, methods, and systems |
JP2005079287A (ja) * | 2003-08-29 | 2005-03-24 | Nec Electronics Corp | 集積回路 |
JP2007012864A (ja) * | 2005-06-30 | 2007-01-18 | Nippon Telegr & Teleph Corp <Ntt> | 静電放電保護回路 |
JP2007042711A (ja) * | 2005-08-01 | 2007-02-15 | Seiko Epson Corp | 静電気保護部を備えるオペアンプ回路 |
-
2007
- 2007-11-21 JP JP2007301534A patent/JP4245644B1/ja not_active Expired - Fee Related
-
2008
- 2008-10-20 WO PCT/JP2008/068931 patent/WO2009066524A1/ja active Application Filing
- 2008-10-22 TW TW97140474A patent/TWI382525B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200937615A (en) | 2009-09-01 |
JP2009130025A (ja) | 2009-06-11 |
WO2009066524A1 (ja) | 2009-05-28 |
TWI382525B (zh) | 2013-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4955222B2 (ja) | 半導体装置の製造方法 | |
TWI259573B (en) | High efficiency substrate-triggered ESD protection component | |
JP4996166B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2013008715A (ja) | 半導体装置 | |
US8546877B2 (en) | Semiconductor device | |
JP2009512184A (ja) | 静電気放電保護デバイス | |
KR101862900B1 (ko) | 반도체 장치 | |
JP2008218564A (ja) | 半導体装置 | |
JP6841161B2 (ja) | 半導体装置 | |
WO2016017383A1 (ja) | Esd素子を有する半導体装置 | |
JP2009277963A (ja) | 半導体装置 | |
JP2007287988A (ja) | 半導体装置 | |
JP2010087096A (ja) | 半導体装置及びその製造方法 | |
US11373996B2 (en) | Silicon-controlled-rectifier electrostatic protection structure and fabrication method thereof | |
JP2012216705A (ja) | 半導体装置 | |
JP4245644B1 (ja) | 静電気放電保護装置及びこれを備えた半導体集積回路 | |
JP2005039127A (ja) | ダイオード | |
JP2010010263A (ja) | 縦型半導体装置 | |
JP2008172112A (ja) | 半導体装置 | |
JP2008182121A (ja) | 半導体装置及びその製造方法 | |
WO2020017383A1 (ja) | 半導体装置及びその製造方法 | |
TW201724458A (zh) | 場效電晶體及半導體裝置 | |
JP2008270367A (ja) | 半導体装置 | |
JP2007201154A (ja) | 高出力半導体装置 | |
JP2013201286A (ja) | 半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090106 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |