JP4240085B2 - 半導体発光装置及びその製造方法 - Google Patents
半導体発光装置及びその製造方法 Download PDFInfo
- Publication number
- JP4240085B2 JP4240085B2 JP2006206496A JP2006206496A JP4240085B2 JP 4240085 B2 JP4240085 B2 JP 4240085B2 JP 2006206496 A JP2006206496 A JP 2006206496A JP 2006206496 A JP2006206496 A JP 2006206496A JP 4240085 B2 JP4240085 B2 JP 4240085B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ridge
- emitting device
- semiconductor light
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
1導電型第1クラッド層11、活性層12及び第2導電型第1クラッド層13を成長した(図5(a))後、該第2導電型第1クラッド層13表面をSiO2 等の保護膜31で被覆し、フォトリソグラフィ法でストライプ状の窓を開け、該ストライプ領域にのみ第2導電型第2クラッド層13aと第2導電型コンタクト層14を選択成長する(図5(b))。次いで、リッジ以外の部分を覆う保護膜31、リッジを形成する第2導電型第2クラッド層13aの側面及び第2導電型コンタクト層14の表面全体をSiNx 等の絶縁層31aで被覆し、再度リッジ頂部のSiNx 絶縁層をフォトリソグラフィ法で除去した後、表面全体に電極32を形成する(図5(c))。
は、半田材が電極と保護膜の厚み分回り込むだけでその下の化合物半導体層に達してしまい電流漏れを生じやすく、リッジ部分が他の部分に比べて、とびだしているためストレスによる劣化を招きやすい等の問題があり好ましい状態ではない。
クラッド層や活性層、電流ブロック層、必要に応じて接触抵抗低減のために第2導電型第2クラッド層上に形成される第2導電型コンタクト層についても限定はしないが、AlGaAs、AlGaInP、GaInPAs、AlGaInN、BeMgZnSSe、CdZnSeTe等の一般的なIII-V族、II−VI族半導体を用いてDH構造を作成すればよい。また、このとき、電流ブロック層は、リッジ部分に電流を集中させ、リッジ部分でのみレーザー発振を起こせるような材料であればよいが、厚みに関しては厚すぎると、例えばリッジストライプ幅の制御性が悪くなり、薄いとj−downに組立てた場合にリッジストライプ部分へのストレスを回避する効果が薄れる。そのため電流ブロック層の厚みの下限値は、100nm以上が好ましく、300nm以上がより好ましく、500nm以上が最も好ましい。またその上限値は、2000nm以下が好ましく、1500nm以下がより好ましく、1000nm以下が最も好ましい。電流ブロック層は、絶縁層でもよいが、半導体層であることが好ましい。この場合、導電型としては第1導電型であるかまたは高抵抗であり、キャリア濃度の下限値は、1×1017cm-3以上が好ましく、5×1017cm-3以上がより好ましく、7×1017cm-3以上が最も好ましい。またその上限値は、1×1019cm-3以下が好ましく、5×1018cm-3以下がより好ましく、3×1018cm-3以下が最も好ましい。また、保護膜と電流ブロック層の境界部分での電流の漏れを防ぐためには、電流ブロック層は保護膜上にのりかかる様に形成されることがより好ましい。
以下である場合には、リッジ部分の厚みやキャリア濃度の制御が容易となるので好ましい。ここで保護膜の幅Dやリッジ部分の繰り返し幅Lは、それぞれの繰り返し単位中での幅が同一ならその同一の幅を、各繰り返し単位中での幅にばらつきがあれば、それぞれの幅の平均値を用いればよい。
(1)ストライプ領域の両側を覆う保護膜の更に外側に半導体、誘電体等好ましくは半導体の電流ブロック層を形成することにより、劈開、組立時の歩留まりを向上させ、ジャンクションダウンで組み立てた際のリッジ部へのストレスを軽減して長寿命とすることができる。
(2)表面が低次の面方位に対してオフアングルを有する基板を採用することにより、再成長リッジ部が左右非対称の形状となっても光密度分布(あるいはビームプロファイル)の横方向の対称性は良好となる様にし、高出力まで安定な基本横モードで発振可能とし、素子歩留まり及び信頼性を向上させることができる。
(3)ストライプ領域の両側を覆う保護膜の更に外側に電流ブロック層が形成されるリッジダミー領域を有する構造を形成することにより、ストライプ部分の厚みや組成、キャリア濃度の制御を容易に行う。
(実施例)
この実施例は図1に示すものである。表面が(100)面である厚さ350μmのn型GaAs(n=1×1018cm-3)基板21上に、MOCVD法によりSiドープAlx Ga1-x As(x=0.55:n=1×1018cm-3)で厚さ1.5μmのn型第1クラッド層11、ノンドープAlX Ga1-X As(x=0.14)で厚さ0.06μmの活性層12、ZnドープAlX Ga1-X As(x=0.55:p=1×1018cm-3)で厚さ0.25μmのp型第1クラッド層13、厚さ10nmのZnドープAlX Ga1-X As(x=0.2:p=1×1018cm-3)を順次積層した。次に保護膜としてSiNX 膜31を200nm堆積させ、フォトリソグラフィー法によりこのSiNX 保護膜に[01−1]B方向に幅22μmのストライプ状にSiNX膜を残した。ここで[01−1]B方
向とは(100)面と[01−1]面の間に存在する[11−1]がAs面が表面に表れるように定義される。また、このリッジ部分の繰り返し幅Lは250μmごととした。(D/L=0.088)。この上にMOCVD法により、厚さ0.5μmのSiドープGaAs(n=1×1018c m-3)電流ブロック層16を選択成長させた。次に、フォトリソグラフィー法により、ストライプ状のSiNX膜の中心に[01−1]B方向に幅2.2
μmのストライプ状の窓を開けた。この上に、MOCVD法により選択成長を行い、リッジストライプ状に、ふつうの基板上への全面成長を行った場合に、ZnドープAlX Ga1-X As(x=0.57:p=1×1018cm-3)で厚さ1.25μmとなるようなp型第2クラッド層13aとキャリア濃度1×1019cm-3のZnドープGaAsて厚さ0.5μmとなるようなp型コンタクト層14を形成した。リッジ部分に成長したクラッド層やコンタクト層の厚みを断面観察により測定した結果、その厚みはふつうの基板に全面成長した場合と誤差の範囲で一致した。この後、p側の電極を蒸着し、基板を100μmまで薄くした後にn側の電極を蒸着した。図10に本実施例の半導体発光装置の断面図を示した。こうして作成したウエハーより劈開でチップを切り出したところ、劈開による損傷がなく、組立による電極剥がれもなかった。近視野像を確認した所、リッジ部分でのみ発光が観察され、電流ブロックにより、リッジ部分のみに電流狭窄されているのが確認された。また、図9(a)のようにj−downで組立を行ったところ、図6に示す通り非常に良好な電流−電圧特性を示し、非リッジ部分への電流もれがないことを確認し、製品歩留まりも良好で有ることを確認した。
(比較例)
実施例と同様の工程でレーザを作成した。この際、電流ブロック層としての半導体層16の選択成長をせずにp型コンタクト層14の上にSiNX 絶縁膜XYを200nm堆積させ、フォトリソグラフィー法によりこのSiNX 絶縁膜に[0−1−1]A方向にリッジストライプ上に幅10μmにストライプ状の窓を開けた。これ以外は全く実施例と同じにした。図11に本比較例の半導体発光装置の断面図を示した。劈開、組立を行った結果、p-側表面にSiNX膜、電極が形成されるために劈開性が悪くなったり、電極、SiNX膜が剥がれるなどの問題が起こった。近視野像を確認した所、リッジダミー領域での電流もれにより活性層全体が発光している様子が確認されSiNx絶縁膜により十分に電流が狭窄されないレーザーが多数認められた。また、図9(b)のようにj-downで組み立てた場合は、電流漏れを生じ、図7に示す通り、電流−電圧特性のとれないものが多数発生し、リッジストライプとその両側に成長した部分の厚みが同じであるため半田材からのストレス等での劣化を招きやすく十分なレーザー特性が得られず、また、歩留まりが低下した。
12 活性層
13 第2導電型第1クラッド層
13a 第2導電型第2クラッド層
13b リッジダミー領域に出来た第2導電型第2クラッド層
14 第2導電型コンタクト層
14a リッジ部分に出来た第2導電型コンタクト層
14b リッジダミー領域に出来た第2導電型コンタクト層
15 酸化防止層
16 電流ブロック層
21 基板
31 保護膜
31a 絶縁層
32 エピタキシャル層側電極
33 基板側電極
34 はんだ材
35 ヒートシンク
36 ボンディングワイヤー
Claims (12)
- 基板上に、活性層を含む化合物半導体層、開口部上に形成されたリッジ型の化合物半導体層、該開口部の両側に形成された保護膜、および該保護膜の外側のリッジダミー領域に電流ブロック層とリッジ型化合物半導体層に対応する化合物半導体層を有し、
基板上に、該電流ブロック層と該リッジ型化合物半導体層に対応する化合物半導体層がこの順に積層されており、かつ、リッジダミー領域がリッジ部分より厚いことを特徴とする半導体発光装置。 - 前記リッジ型の化合物半導体の一部が、保護膜上にのりかかることを特徴とする請求項1に記載の半導体発光装置。
- 前記の活性層を含む化合物半導体層が、活性層の上下にそれぞれ活性層より屈折率の小さい層を含むことを特徴とする請求項1または2に記載の半導体発光装置。
- 前記の活性層の上下の活性層より屈折率の小さい層のうち、基板側の層が第1導電型クラッド層であり、他方の層が第2導電型第1クラッド層であることを特徴とする請求項3に記載の半導体発光装置。
- 前記のリッジ型の化合物半導体層が、活性層より屈折率の小さい層を含むことを特徴とする請求項1〜4のいずれか1項に記載の半導体発光装置。
- 前記の活性層より屈折率の小さい層が、第2導電型第2クラッド層であることを特徴とする請求項5に記載の半導体発光装置。
- 前記のリッジ型の化合物半導体層が、活性層より屈折率の小さい層とコンタクト層を含み、かつこの順に積層されていることを特徴とする請求項5または6に記載の半導体発光装置。
- 前記電流ブロック層が、半導体層であることを特徴とする請求項1〜7のいずれか1項に記載の半導体発光装置。
- 前記電流ブロック層が、第1導電型の半導体層または高抵抗の半導体層であることを特徴とする請求項8に記載の半導体発光装置。
- 前記電流ブロック層の厚みが、100nm以上、2000nm以下であることを特徴とする請求項1〜9のいずれか1項に記載の半導体発光装置。
- 前記電流ブロック層のキャリア濃度が、1×10 17 cm -3 以上かつ1×10 19 cm -3 以下であることを特徴とする請求項1〜10のいずれか1項に記載の半導体発光装置。
- 前記半導体発光装置をj−down(ジャンクションダウン)で組み立てたことを特徴とする請求項1〜11のいずれか1項に記載の半導体発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006206496A JP4240085B2 (ja) | 1998-09-25 | 2006-07-28 | 半導体発光装置及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27163498 | 1998-09-25 | ||
JP2006206496A JP4240085B2 (ja) | 1998-09-25 | 2006-07-28 | 半導体発光装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27086499A Division JP3864634B2 (ja) | 1998-09-25 | 1999-09-24 | 半導体発光装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006287273A JP2006287273A (ja) | 2006-10-19 |
JP4240085B2 true JP4240085B2 (ja) | 2009-03-18 |
Family
ID=37408756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006206496A Expired - Fee Related JP4240085B2 (ja) | 1998-09-25 | 2006-07-28 | 半導体発光装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4240085B2 (ja) |
-
2006
- 2006-07-28 JP JP2006206496A patent/JP4240085B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006287273A (ja) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0989643B1 (en) | Semiconductor light-emitting device and manufacturing method for the same | |
JP3864634B2 (ja) | 半導体発光装置及びその製造方法 | |
US6639926B1 (en) | Semiconductor light-emitting device | |
JP4028158B2 (ja) | 半導体光デバイス装置 | |
JP3892637B2 (ja) | 半導体光デバイス装置 | |
JP3889910B2 (ja) | 半導体発光装置およびその製造方法 | |
JP2001135895A (ja) | 半導体発光装置 | |
JP2001185809A (ja) | 半導体光デバイス装置及びその製造方法 | |
JP2002124738A (ja) | 半導体光デバイス装置及びその製造方法 | |
JP2001203423A (ja) | 半導体発光装置 | |
JP4240085B2 (ja) | 半導体発光装置及びその製造方法 | |
JP4163321B2 (ja) | 半導体発光装置 | |
JP2001057458A (ja) | 半導体発光装置 | |
EP0867949B1 (en) | Semiconductor light-emitting device | |
JP2001185810A (ja) | 半導体光デバイス装置及びその製造方法 | |
JP3963632B2 (ja) | 半導体光デバイス装置 | |
JP3889911B2 (ja) | 半導体発光装置およびその製造方法 | |
JP2002026451A (ja) | 半導体光デバイス装置 | |
US6023483A (en) | Semiconductor light-emitting device | |
JP2000312053A (ja) | 半導体光デバイス装置 | |
JP2000332359A (ja) | 半導体発光装置 | |
JP2007049188A (ja) | 半導体発光装置およびその製造方法 | |
JP2001024276A (ja) | 半導体発光装置 | |
JP2001024281A (ja) | 半導体発光装置 | |
JP2005333126A (ja) | 半導体発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |