JP4237467B2 - マイクロ波・ミリ波回路 - Google Patents
マイクロ波・ミリ波回路 Download PDFInfo
- Publication number
- JP4237467B2 JP4237467B2 JP2002306995A JP2002306995A JP4237467B2 JP 4237467 B2 JP4237467 B2 JP 4237467B2 JP 2002306995 A JP2002306995 A JP 2002306995A JP 2002306995 A JP2002306995 A JP 2002306995A JP 4237467 B2 JP4237467 B2 JP 4237467B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- transistor
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波・ミリ波回路に関する。
【０００２】
【従来の技術】
従来、例えば、マイクロ波・ミリ波帯電力増幅器として、入力整合回路とトランジスタと出力整合回路とを有する増幅回路を並列接続して動作させ、各増幅回路からの出力信号を合成して出力する電力増幅器が知られている(例えば、非特許文献１参照)。
【０００３】
図１５は、非特許文献１に開示された従来の電力増幅器の構成を示すブロック図である。この電力増幅器は、第１増幅回路を、オープンスタブ１を有する入力整合回路と、電界効果トランジスタ２と、一端が容量素子３を介して接地されたショートスタブ４を有する出力整合回路を備えて構成している。また、第２増幅回路を、オープンスタブ１'を有する入力整合回路と、電界効果トランジスタ２'と、一端が容量素子３'を介して接地されたショートスタブ４'を有する出力整合回路を備えて構成している。そして、上記第１増幅回路と第２増幅回路とは並列に接続されている。
【０００４】
入力端子５から入力された高周波信号は２分配され、上記第１増幅回路と第２増幅回路とに入力される。そして、各第１増幅回路と第２増幅回路とによって増幅された高周波信号は２合成されて、出力端子６から出力される。
【０００５】
また、上記電界効果トランジスタ２および電界効果トランジスタ２'のゲート直流バイアス(入力側直流バイアス)は、端子１１から、抵抗７を有して先端が容量素子８を介して接地されたショートスタブ９と抵抗１０とを経由して、２分配位置の前段に供給される。また、電界効果トランジスタ２および電界効果トランジスタ２'のドレイン直流バイアス(出力側直流バイアス)は、端子１２から、電界効果トランジスタ２'の出力側に設けられると共に、容量素子３'を介して先端が接地されたショートスタブ４'を経由して供給される。
【０００６】
また、奇モード発振を抑制するために、２つの電界効果トランジスタ２,２'の間には、抵抗１３と抵抗１４とが挿入されている。尚、上記奇モード発振は、同相分配された信号が夫々増幅回路によって増幅された後に同相合成される構成によってできる閉ループでの発振であり、並列接続された上記第１,第２増幅回路を構成する夫々のトランジスタ２,２'の特性がばらついていたり、各増幅回路を構成する整合回路の特性が異なっている場合に、奇モード電力が発生し、発振に成長して行くものと考えられる。そのために、上記閉ループの対向する位置に発生した奇モード電力を吸収する抵抗を設けることによって、奇モード発振を抑制することができるのである。
【０００７】
【非特許文献１】
１９９９年電子情報通信学会春季全国大会論文集Ｃ‐２‐５８
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の非特許文献１に開示された電力増幅器は、以下のような問題がある。
【０００９】
すなわち、上記電界効果トランジスタ２'の出力側に設けられて２合成位置の前段に位置するショートスタブ４'の接地点から、ショートスタブ４'を介して、電界効果トランジスタ２'と電界効果トランジスタ２とのドレイン直流バイアスを供給する構成においては、電界効果トランジスタ２'には経路Ａによってドレイン直流バイアスが供給される一方、電界効果トランジスタ２には経路Ｂによって２合成位置を経由してドレイン直流バイアスが供給されることになる。したがって、経路Ｂの配線抵抗によって、２つの電界効果トランジスタ２,２'に共通のドレイン直流バイアスを供給することが困難になり、２つの電界効果トランジスタ２,２'を同一動作させることができない。したがって、飽和出力電力や付加電力効率が低下したり、奇モード発振が起こり易くなるという問題がある。
【００１０】
さらに、上記第１,第２増幅回路の安定性を向上させる等の目的で、抵抗素子や抵抗素子と容量素子との並列回路等の抵抗成分を含む回路素子を各増幅回路の電界効果トランジスタ２,２'の後段に設けようとした場合、上記回路素子を経路Ａと経路Ｂとに同様に配置することが必要となり、回路構成の自由度が低下してしまうという問題がある。例えば、ショートスタブ４およびショートスタブ４'の後段に抵抗成分を含む回路を設ける場合には、経路Ｂに抵抗成分を含む回路が２つ配置されることになり、上記抵抗成分によってトランジスタ２'のドレイン直流バイアスのみが低下されしまうという問題がある。
【００１１】
また、上記並列接続された第１,第２増幅回路の一方の出力整合回路を構成するショートスタブ４'の容量素子３'を介して接地された点からドレイン直流バイアスを供給する構成を成しているため、容量素子３'によって接地となる動作帯域の外では、端子１２に接続される外部直流バイアス回路１５の特性が出力整合回路の特性に影響してしまう。そのために、上記動作帯域の外ではショートスタブ４'とショートスタブ４との特性は異なったものとなる。
【００１２】
すなわち、上記動作帯域外では、夫々の増幅回路が有する出力整合回路の特性が異なったものとなってしまい、奇モード発振が起こる原因となる。その場合、発生した奇モード電力を一部消費するための抵抗１３および抵抗１４が設けられてはいるものの、発振を防止するための最適な抵抗値を決定することは困難であり、十分な効果が得られない場合が生ずると共に、これらの抵抗に基づいて不要な消費電力が生じてしまうのである。
【００１３】
さらに、本従来の電力増幅器においては、コプレーナ線路を用いて形成されており、フリップチップ接続による実装を考慮している。しかしながら、フリップチップ接続においては接続部分でのインピーダンス不整合は小さいものの、周波数が高くなるに連れて無視できなくなる。また、上記フリップチップ接続においては、実装時に歩留まりが低下してしまうことがあり、ワイヤボンディング等のより簡易で高歩留まりな接続手段による接続が好ましい。しかしながら、本従来の電力増幅器においては、ワイヤボンディング接続による実装を行うと、ボンディングワイヤの寄生インピーダンスのためにインピーダンス不整合が起り、十分な特性が得られないことがある。
【００１４】
通常、高周波回路の入力端子あるいは出力端子から高周波回路を見たインピーダンスは、Ｚ０(例えば、５０Ω)となるよう設計される。そのため、これらの高周波回路間を接続した場合でも、インピーダンス整合が実現できる。さらに、例えば、電力増幅器では、そのように設計された高周波回路に接続されることを前提として、利得,低雑音特性,飽和出力電力あるいは付加電力効率が向上するような入力整合回路や出力整合回路等の設計が可能になる。
【００１５】
しかしながら、ミリ波帯(３０ＧＨz〜３００ＧＨz)では、上述のように設計された高周波回路の入出力端子間をボンディングワイヤやビアホール等の接続手段によって接続した場合、これらの接続手段が有するインピーダンスによってインピーダンス不整合が起こり、十分な性能が得られないことになる。例えば、電力増幅器の出力端子と他の高周波回路の入力端子とをワイヤボンディングやビアホール等の接続手段によって接続した場合、これらの接続手段の寄生インピーダンスによるインピーダンス不整合が起こり、電力増幅器の利得が低下したり、雑音特性や飽和出力電力や付加電力効率が劣化してしまうのである。
【００１６】
図１６は、電力増幅器が形成された誘電体基板２１を、高周波回路が形成された誘電体基板２２上に搭載した場合の端子間の接続部分を示している。この端子間の接続においては、上記電力増幅器の出力端子２３と上記高周波回路の入力端子２５とを、ボンディングワイヤ２４によって接続している。また、図１７は図１６に示す接続部分を等価回路で表したものであり、ボンディングワイヤ２４はその主なインピーダンス成分であるインダクタンスとして表現されている。そして、入力端子２５から誘電体基板２２上に形成された高周波回路を見たインピーダンスＺ２は５０Ωになるよう設計されており、図１８に示すスミスチャート上においては中心に位置している。
【００１７】
ここで、上記ボンディングワイヤ２４の主なインピーダンス成分としてインダクタンスを考慮すると、上記電力増幅器の出力端子２３から高周波回路の入力端子２５側を見たインピーダンスはＺ１となり、図１８に示すようにスミスチャートの中心からずれてしまい、インピーダンス不整合が起こることになる。そのために、上記電力増幅器の利得や飽和出力電力が低下してしまうことになる。尚、上述においては、電力増幅器の出力端子２３と高周波回路の入力端子２５とを接続した場合の端子間の接続部分を示したが、上記電力増幅器の入力側、つまり上記電力増幅器の入力端子と高周波回路の出力端子とを接続する場合にも、同様の問題が起こるのである。
【００１８】
ところで、ワイヤボンディング実装においては、接地面が基板裏面となるマイクロストリップ線路で構成することが好ましく、このマイクロストリップ線路を用いてマイクロ波・ミリ波回路を構成する場合には、基板表面の接地パターンはビアホールによって基板裏面の接地面と接続されることになる。ここで、例えば電力増幅器を構成する場合には、トランジスタの接地すべき端子をビアホールによって接地することになる。ところが、その場合には、上記ビアホールの寄生インダクタンスのためにトランジスタの利得が低下してしまい、十分な飽和出力電力が得られない場合がある。また、アイソレーション特性が低下してしまって、奇モード発振が起こり易くなるという問題も生ずる。
【００１９】
そこで、この発明の目的は、ボンディングワイヤやビアホール等の接続手段による接続の際に生じるインピーダンス不整合を防止すると共に、複数の単位回路に共通の直流バイアスを供給することができるマイクロ波・ミリ波回路を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方と、を有する単位回路と、
上記単位回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記単位回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路に設けられたショートスタブは、当該出力回路の前段に位置する回路の出力端に一端が接続された伝送線路の他端に、接続されており、
上記伝送線路およびショートスタブの合計の長さは、λを基本波の波長とした場合に略λ/４である
ことを特徴としている。
【００２１】
上記構成によれば、上記入力側直流バイアス供給端子から、上記入力回路のショートスタブを利用して、上記トランジスタの入力端に直流バイアスが供給される。あるいは、上記出力側直流バイアス供給端子から、上記出力回路のショートスタブを利用して、上記トランジスタの出力端に直流バイアスが供給される。したがって、上記入力回路側や出力回路側に、別途直流バイアス供給用の回路を設ける必要がなくなる。さらに、上記ショートスタブの長さをλ/４(λ：基本波の波長)未満とすることによって、上記ショートスタブをインピーダンス変換回路（以下、ワイヤ補償回路と言う)の構成要素として利用することが可能になる。
【００２２】
さらに、例えば、本マイクロ波・ミリ波回路が上記単位回路が増幅回路である電力増幅器の場合には、上記ショートスタブは当該出力回路の前段に位置する回路に接続された伝送線路に接続されており、上記伝送線路およびショートスタブの合計の長さが略λ/４になっているため、例えば、上記ショートスタブの後段に位置する回路を２倍波に対して高インピーダンスとなるよう設計することによって、当該出力回路の前段に位置する回路の出力端、すなわち上記合成回路の出力端あるいは上記増幅回路の出力端は、２倍波に対してして略短絡となる。したがって、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることが容易になり、本電力増幅器の付加電力効率を向上させることが可能となる。例えば、上記合成回路の出力端から各トランジスタの出力端までの出力整合回路部分における位相変化を略ｎ・λ/４(ｎは整数)とすれば、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることができる。
【００２３】
また、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方とを有すると共に、並列に接続された複数の単位回路と、
上記各単位回路の入力端に接続されると共に、入力された信号を上記各単位回路に分配する分配回路と、
上記各単位回路の出力端に接続されると共に、上記各単位回路から出力された信号を合成する合成回路と、
上記分配回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記合成回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記各トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記各トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路に設けられたショートスタブは、当該出力回路の前段に位置する回路の出力端に一端が接続された伝送線路の他端に、接続されており、
上記伝送線路およびショートスタブの合計の長さは、λを基本波の波長とした場合に略λ/４である
ことを特徴としている。
【００２４】
上記構成によれば、上記入力側直流バイアス供給端子から、上記入力回路のショートスタブを利用して、上記分配回路を介して各トランジスタの入力端に直流バイアスが供給される。または、上記出力側直流バイアス供給端子から、上記出力回路のショートスタブを利用して、上記合成回路を介して各トランジスタの出力端に直流バイアスが供給される。したがって、上記入力回路側あるいは出力回路側に、別途直流バイアス供給用の回路を設ける必要がなくなる。さらに、上記ショートスタブの長さをλ/４未満とすることによって、ワイヤ補償回路の構成要素として利用することが可能になる。こうして、上記入力回路や出力回路のショートスタブは、ワイヤ補償回路の構成要素としてのみならず、直流バイアス供給用のショートスタブとしても利用される。
【００２５】
その際に、上記分配回路あるいは合成回路を介して上記各単位回路のトランジスタに直流バイアスが供給されるために、各トランジスタには、略同じ経路を辿って直流バイアスが供給されることになる。したがって、配線抵抗等の影響がなく、各単位回路における抵抗成分を有する回路を同じ様に配置すれば、各トランジスタに共通の直流バイアスが印加される。
【００２６】
さらに、例えば、上記各単位回路が増幅回路である場合には、一つの増幅回路の出力整合回路におけるショートスタブのみを介して出力側直流バイアスが供給されることがない。したがって、外部のバイアス供給回路の影響がなく、各増幅回路が全周波数帯域において略同一な特性になり、各増幅回路を均一動作させることが容易になる。その結果、奇モード電力の発生が抑止され、閉ループ発振が防止されるという効果も奏される。
【００２７】
さらに、例えば、本マイクロ波・ミリ波回路が上記単位回路が増幅回路である電力増幅器の場合には、上記ショートスタブは当該出力回路の前段に位置する回路に接続された伝送線路に接続されており、上記伝送線路およびショートスタブの合計の長さが略λ/４になっているため、例えば、上記ショートスタブの後段に位置する回路を２倍波に対して高インピーダンスとなるよう設計することによって、当該出力回路の前段に位置する回路の出力端、すなわち上記合成回路の出力端あるいは上記増幅回路の出力端は、２倍波に対してして略短絡となる。したがって、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることが容易になり、本電力増幅器の付加電力効率を向上させることが可能となる。例えば、上記合成回路の出力端から各トランジスタの出力端までの出力整合回路部分における位相変化を略ｎ・λ/４(ｎは整数)とすれば、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることができる。
【００２８】
また、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方と、を有する単位回路と、
上記単位回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記単位回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第１の伝送線路と、
上記第１の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第２の伝送線路と、
上記第２の伝送線路の他端に夫々の一端が接続されたオープンスタブおよび第３の伝送線路
を備えると共に、上記第３の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴としている。
【００２９】
上記構成によれば、上記ショートスタブを用いてワイヤ補償回路を実現することが可能になる。したがって、ボンディングワイヤ等による実装後において、上記第１の伝送線路のショートスタブ接続点から本マイクロ波・ミリ波回路の出力端子側を見たインピーダンスを略５０Ωに整合させることが可能になる。さらに、上記ショートスタブを、上述した出力側直流バイヤス供給の際に利用されるショートスタブとすることができる。
【００３０】
また、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方とを有すると共に、並列に接続された複数の単位回路と、
上記各単位回路の入力端に接続されると共に、入力された信号を上記各単位回路に分配する分配回路と、
上記各単位回路の出力端に接続されると共に、上記各単位回路から出力された信号を合成する合成回路と、
上記分配回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記合成回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記各トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記各トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第１の伝送線路と、
上記第１の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第２の伝送線路と、
上記第２の伝送線路の他端に夫々の一端が接続されたオープンスタブおよび第３の伝送線路
を備えると共に、上記第３の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴としている。
【００３１】
上記構成によれば、上記ショートスタブを用いてワイヤ補償回路を実現することが可能になる。したがって、ボンディングワイヤ等による実装後において、上記第１の伝送線路のショートスタブ接続点から本マイクロ波・ミリ波回路の出力端子側を見たインピーダンスを略５０Ωに整合させることが可能になる。さらに、上記ショートスタブを、上述した出力側直流バイヤス供給の際に利用されるショートスタブとすることができる。
【００３２】
また、１実施例のマイクロ波・ミリ波回路では、
上記第２の伝送線路およびオープンスタブの合計の長さは、λを基本波の波長とした場合に略λ/４である。
【００３３】
例えば、本マイクロ波・ミリ波回路が電力増幅器である場合には、オープンスタブに一端が接続された第３の伝送線路の他端は容量素子を介して本電力増幅器の出力端子に接続され、上記出力端子は他の基板上に形成された高周波回路の入力端子に、主に寄生インピーダンスとしてインダクタンス成分を有するボンディングワイヤ等によって接続される。そして、ミリ波帯で動作する電力増幅器においては、その２倍波は非常に高い周波数となり、上記インダクタンスは高いインピーダンスとなる。そのために、上記オープンスタブ接続点から電力増幅器の出力端子側を見たインピーダンスは、開放に近くなる。
【００３４】
この実施例によれば、上記第２の伝送線路およびオープンスタブの合計の長さを略λ/４にしている。したがって、例えば、上記オープンスタブの長さを略λ/８とすれば、上記オープンスタブ接続点は２倍波に対して略短絡となり、上記第２の伝送線路の長さを略λ/８とすれば、ショートスタブ接続点から電力増幅器の出力側を見たインピーダンスを略開放とすることができる。このようにすれば、例えば、上記第１の伝送線路およびショートスタブの合計の長さを略λ/４とすることによって、合成回路の出力端あるいは増幅回路の出力端を２倍波に対して短絡とすることができる。そのために、ワイヤ補償回路を構成しつつ２倍波処理を行うことが容易になり、実装時におけるインピーダンス不整合の抑制と２倍波処理による高効率動作とが同時に実現される。
【００３５】
また、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方と、を有する単位回路と、
上記単位回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記単位回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第１の伝送線路と、
上記第１の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第２の伝送線路
を備えると共に、上記第２の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴としている。
【００３６】
上記構成によれば、上記ショートスタブを用いてワイヤ補償回路を実現することが可能になる。したがって、ワイヤボンディング等による実装後において、上記第１の伝送線路のショートスタブ接続点から本マイクロ波・ミリ波回路の出力端子側を見たインピーダンスを略５０Ωとすることが可能になる。さらに、上記ショートスタブを、上述した出力側直流バイアス供給の際に利用されるショートスタブとすることができる。
【００３７】
また、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方とを有すると共に、並列に接続された複数の単位回路と、
上記各単位回路の入力端に接続されると共に、入力された信号を上記各単位回路に分配する分配回路と、
上記各単位回路の出力端に接続されると共に、上記各単位回路から出力された信号を合成する合成回路と、
上記分配回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記合成回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記各トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記各トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第１の伝送線路と、
上記第１の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第２の伝送線路
を備えると共に、上記第２の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴としている。
【００３８】
上記構成によれば、上記ショートスタブを用いてワイヤ補償回路を実現することが可能になる。したがって、ワイヤボンディング等による実装後において、上記第１の伝送線路のショートスタブ接続点から本マイクロ波・ミリ波回路の出力端子側を見たインピーダンスを略５０Ωとすることが可能になる。さらに、上記ショートスタブを、上述した出力側直流バイアス供給の際に利用されるショートスタブとすることができる。
【００３９】
また、１実施例のマイクロ波・ミリ波回路では、
上記第２の伝送線路の長さは、λを基本波の波長とした場合に略λ/４である。
【００４０】
この実施例によれば、上記第２の伝送線路の長さを略λ/４にしている。したがって、例えば、本マイクロ波・ミリ波回路が電力増幅器である場合には、ワイヤボンディング等による実装後、本電力増幅器の出力端に接続された上記ボンディングワイヤ等が有するインダクタンス成分のインピーダンスは、２倍波に対して高インピーダンスとなる。そのために、２倍波に対しては、上記ショートスタブ接続点から本電力増幅器の出力端子側を見たインピーダンスが略開放となる。したがって、例えば、上記第１の伝送線路およびショートスタブの合計の長さを略λ/４と設定することによって、ワイヤ補償回路を構成しつつ、２倍波処理を容易に行うことが可能になる。
【００４１】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００４２】
・第１実施の形態
図１は、本実施の形態のマイクロ波・ミリ波回路におけるブロック図である。ここで、本実施の形態におけるマイクロ波・ミリ波回路は、単位回路３８を増幅回路とする電力増幅器であるとして説明する。
【００４３】
本電力増幅器は、入力整合回路３２とトランジスタ３３と出力整合回路３４を含む増幅回路３８の前段に入力回路３１を配置し、出力整合回路３４の後段に出力回路３５を配置して構成されている。そして、入力回路３１に設けられた入力側直流バイアス供給端子３９からトランジスタ３３の入力側直流バイアスが供給される一方、出力回路３５に設けられた出力側直流バイアス供給端子４０からトランジスタ３３の出力側直流バイアスが供給される。尚、３６は入力端子、３７は出力端子である。
【００４４】
ここで、上記入力整合回路３２は、５０Ωからトランジスタ３３の信号源インピーダンスへのインピーダンス変換を行う。一方、出力整合回路３４は、トランジスタ３３の負荷インピーダンスから５０Ωへのインピーダンス変換を行う。また、入力回路３１および出力回路３５は、ワイヤボンディング等による実装時に生じるインピーダンス不整合を緩和するためのワイヤ補償回路によって構成されている。
【００４５】
このように、上記出力回路３５を、ショートスタブを用いたワイヤ補償回路で構成することによって、出力側直流バイアスの供給を行うと共に、実装時における入出力端子間の接続手段によるインピーダンス不整合による本電力増幅器の利得や飽和出力電力の低下を防止することができる。そのため、別途、出力側に直流バイアス供給用の回路を設ける必要がなくなるのである。また、特に、入力回路３１を、上記ショートスタブを用いたワイヤ補償回路によって構成することによって、実装時における入出力端子間の接続手段によるインピーダンス不整合を低減することができると共に、トランジスタ３３に対する所望の信号源インピーダンスを得ることが可能になり、低雑音特性を実現することができるのである。
【００４６】
尚、本実施の形態においては、上記単位回路３８を増幅回路であるとしているが、増幅回路のみならず、周波数マルチプライア、発振器や周波数ミキサなどのマイクロ波・ミリ波回路、等であっても差し支えない。
【００４７】
・第２実施の形態
図２は、本実施の形態のマイクロ波・ミリ波回路におけるブロック図である。ここで、本実施の形態におけるマイクロ波・ミリ波回路は、単位回路５０および単位回路５０'を増幅回路とする電力増幅器であるとして説明する。
【００４８】
本電力増幅器は、入力整合回路４３とトランジスタ４４と出力整合回路４５を含む増幅回路５０と、入力整合回路４３'とトランジスタ４４'と出力整合回路４５'を含む増幅回路５０'とを、分配回路４２と合成回路４６とに並列接続している。さらに、分配回路４２の前段には入力回路４１を配置し、合成回路４６の後段には出力回路４７を配置して構成されている。そして、入力回路４１に設けられた入力側直流バイアス供給端子５１から各増幅回路５０,５０'のトランジスタ４４,４４'の入力側直流バイアスが供給される一方、出力回路４７に設けられた出力側直流バイアス供給端子５２から各増幅回路５０,５０'のトランジスタ４４,４４'の出力側直流バイアスが供給される。尚、４８は入力端子であり、４９は出力端子である。
【００４９】
その場合、上記入力された入力側直流バイアスは、分配回路４２を介して夫々の増幅回路５０,５０'を構成している各トランジスタ４４,４４'に供給される。一方、上記入力された出力側直流バイアスは、合成回路４６を介して夫々のトランジスタ４４,４４'に供給される。そのために、増幅回路５０と増幅回路５０'とを同様な構成にすることができ、夫々のトランジスタ４４,４４'へのバイアス供給経路を等しくして均一動作させることができる。したがって、増幅回路部分の設計自由度が向上すると共に、奇モード発振を防止する効果を奏することができるのである。
【００５０】
さらに、上記入力回路４１および出力回路４７を、ワイヤボンディング等による実装時に生ずるインピーダンス不整合を緩和するために、以下のようなワイヤ補償回路によって構成している。
【００５１】
図３は、上記出力回路４７におけるワイヤ補償回路の一つの構成例を示す。このワイヤ補償回路においては、合成回路４６の出力端に第１伝送線路６１の一端が接続されている。そして、第１伝送線路６１の他端にはλ/４未満の長さを有するショートスタブ６２が接続され、ショートスタブ６２の先端は容量素子６３を介して接地されている。さらに、第１伝送線路６１の他端には第２伝送線路６４の一端が接続され、第２伝送線路６４の他端にはオープンスタブ６５と第３伝送線路６６の一端とが接続されている。さらに、第３伝送線路６６の他端は、容量素子６７を介して本電力増幅器の出力端子４９に接続されている。
【００５２】
そして、他の基板上に形成された高周波回路６８の入力端子６９と、例えばボンディングワイヤによって接続される。ここでは、上記ボンディングワイヤを、その主なインピーダンス成分であるインダクタンス７０によって示している。
【００５３】
ここで、上記入力端子６９から高周波回路６８を見たインピーダンスＺ２は、例えば５０Ωになるよう設計されており、図４に示すスミスチャート上においては中心に位置している。ここで、ボンディングワイヤが有するインダクタンス７０を考慮すると、本電力増幅器の出力端子４９から高周波回路６８側を見たインピーダンスはＺ１となり、図４におけるスミスチャートの中心からずれてしまってインピーダンス不整合が起こることになる。
【００５４】
しかしながら、本ワイヤ補償回路においては、上記出力端子４９に、容量素子６７および第３伝送線路６６が接続され(第３伝送線路６６はごく短いものとして無視する)、さらにオープンスタブ６５が接続されることによって、オープンスタブ６５の接続点から高周波回路６８側を見込んだインピーダンスは、図４に示すように、スミスチャート上においてＺ１からＺＡに移動する。次に、オープンスタブ６５の接続点に第２伝送線路６４が接続されることによって、第２伝送線路６４の先端から第２伝送線路６４を含んで高周波回路６８側を見込んだインピーダンスは、図４に示すように、スミスチャート上においてＺＡからＺＢに移動する。さらに、第２伝送線路６４にショートスタブ６２を接続することによって、ショートスタブ６２の接続点から高周波回路６８側を見込んだインピーダンスは、図４に示すように、スミスチャート上においてＺＢからＺＣ(＝Ｚ２)に移動する。その結果、出力回路４７を、上記構成を有するワイヤ補償回路とすることによって、ボンディングワイヤ接続によるインピーダンス不整合を低減することができるのである。
【００５５】
ここで、本電力増幅器を、例えば６０ＧＨz帯電力増幅器とした場合における図３に示す出力回路４７のワイヤ補償回路の具体的構成は、上記ボンディングワイヤのインダクタンス７０を０.２nＨ程度とし、厚さが７０μmのＧaＡs基板上にマイクロストリップ線路によって構成すると、次のようになる。
【００５６】
上記第１伝送線路６１を、線路幅略５０μm,線路長略２９０μmで形成する。また、上記ショートスタブ６２を、線路幅略３０μm,線路長略１５０μmで形成する。そして、上記第１伝送線路６１とショートスタブ６２との合計の長さを略λ/４とする。さらに、第２伝送線路６４を、線路幅略５０μm,線路長略２００μmで形成する。また、オープンスタブ６５を、線路幅略３０μm,線路長略２２０μmで形成する。そして、第２伝送線路６４およびオープンスタブ６５の夫々の長さを略λ/８の長さとする。また、第３伝送線路６６を、線路幅略５０μm,線路長３０μmで形成する。
【００５７】
尚、この場合における出力回路４７の反射係数Ｓ11特性及び透過係数Ｓ21特性を図５に示す。また、反射係数Ｓ11の位相特性を図６に示す。図５から分るように、動作周波数である６０ＧＨz帯ではリターンロス(Ｓ11)が２０dＢ以上となって、ボンディングワイヤによるインピーダンス不整合を防止することができる。それと同時に、２倍波である１２０ＧＨz帯ではリターンロス(Ｓ11)が１dＢ以下となり、その反射位相角は略１８０度となる。したがって、出力回路４７の入力端(合成回路４６の出力端)で２倍波に対して略短絡状態にすることができるのである。
【００５８】
尚、上記動作周波数である６０ＧＨz帯でのリターンロス(Ｓ11)は２０dＢ以上となったが、１０dＢ以上であればよい。
【００５９】
図７は、本実施の形態における上記出力回路４７の、図３とは異なるワイヤ補償回路の構成例を示す。このワイヤ補償回路においては、合成回路４６の出力端に第１伝送線路７１の一端が接続されている。そして、第１伝送線路７１の他端にはショートスタブ７２が接続され、ショートスタブ７２の先端は容量素子７３を介して接地されている。さらに、第１伝送線路７１の他端には第２伝送線路７４の一端が接続され、第２伝送線路７４の他端には容量素子７５を介して本電力増幅器の出力端子４９が接続されている。
【００６０】
そして、図３に示すワイヤ補償回路の場合と同様に、他の基板上に形成された高周波回路６８の入力端子６９と、例えばボンディングワイヤ(インダクタンス７０によって示す)によって接続されている。
【００６１】
上記ワイヤボンディング等の接続手段によるインピーダンス不整合によって、本電力増幅器の出力端子４９から高周波回路６８側を見たインピーダンスはＺ１となり、図８に示すスミスチャートの中心(Ｚ２)からずれてしまう。そこで、直流阻止のための容量素子７５を介して上記第２伝送線路７４を接続することによって、インピーダンスをＺＢまで移動させる。次に、ショートスタブ７２を接続することによって、ショートスタブ７２の接続点から高周波回路６８側を見たインピーダンスを、ＺＢからＺＣ(＝Ｚ２)に移動させて、ボンディングワイヤ接続によるインピーダンス不整合を低減するのである。
【００６２】
以上のように、本実施の形態においては、上記出力回路４７を、ショートスタブ６２,７２を用いたワイヤ補償回路よって構成している。したがって、実装時における入出力端子間の接続手段によるインピーダンス不整合に起因する本電力増幅器の利得や飽和出力電力の低下を防止することができる。それと同時に、上述したように、出力側直流バイアスの供給を、ショートスタブ６２,７２を経由して出力回路４７から合成回路４６を介して増幅回路５０のトランジスタ４４と増幅回路５０'のトランジスタ４４'とに行うことができる。そのために、増幅回路５０と増幅回路５０'とを同様な構成にして、夫々のトランジスタ４４,４４'へのバイアス供給経路を等しくすることができ、奇モード発振を防止することができるのである。
【００６３】
さらに、上記第１伝送線路６１,７１とショートスタブ６２,７２との合計の長さを略λ/４にすることによって、合成回路４６の出力端を２倍波に対して略短絡状態とすることができる。したがって、各トランジスタ４４,４４'の出力整合回路４５,４５'および合成回路４６を調整することによって、本電力増幅器の付加電力効率の向上を容易に図ることができるのである。
【００６４】
また、図７に示すワイヤ補償回路においては、動作周波数がミリ波帯である場合に、本電力増幅器の出力端子４９から高周波回路６８側を見たインピーダンスＺ１は、インダクタンス７０によって２倍波に対して高インピーダンスとなる。そのために、第２伝送線路７４の長さを略λ/４にすることによって、第２伝送線路７４の先端から第２伝送線路７４を含んで高周波回路６８側を見たインピーダンスＺＢを、２倍波に対して略開放状態にすることができる。
【００６５】
尚、本実施の形態においては、本電力増幅器の出力回路４７についてのみ説明したが、上記説明における出力端子４９を入力端子４８に置き換え、高周波回路６８の入力端子６９を高周波回路６８の出力端子に置き換えれば、入力回路４１についても同様にワイヤ補償回路を構成することができる。特に、入力回路４１においては、ワイヤ補償回路を構成することによって、実装時における入出力端子間の接続手段によるインピーダンス不整合を低減することができると共に、トランジスタ４４,４４'に対する所望の信号源インピーダンスを得ることが可能になり、雑音特性の劣化を防止することができるのである。
【００６６】
また、本実施の形態においては、上記単位回路５０と単位回路５０'とを増幅回路としている。しかしながら、上記増幅回路のみならず、周波数マルチプライア、発振器や周波数ミキサ等のマイクロ波・ミリ波回路、であっても一向に構わない。
【００６７】
・第３実施の形態
図９は、本実施の形態のマイクロ波・ミリ波回路における具体的な構成図である。ここで、本実施の形態におけるマイクロ波・ミリ波回路は、単位回路９０および単位回路９０'を増幅回路とする電力増幅器であるとして説明する。
【００６８】
本電力増幅器は、他の高周波回路(増幅器等)の入力側と一体に化合物半導体基板上に形成する場合を考慮したものであり、出力回路のみをワイヤ補償回路で構成している。
【００６９】
本電力増幅器は、上記第２実施の形態における電力増幅器の場合と同様に、入力回路８１と、分配回路８２と、分配回路８２に並列接続された増幅回路９０,９０'と、前段に増幅回路９０,９０'を並列接続する合成回路８６と、出力回路８７と、入力端子８８と、出力端子８９、を含んで構成されている。そして、増幅回路９０,９０'は、入力整合回路８３,８３'とトランジスタ８４,８４'と出力整合回路８５,８５'を含んで構成されている。
【００７０】
上記入力回路８１は、伝送線路９１、先端が容量素子９３によって交流的に接地されている略λ/４の長さを有するショートスタブ９２、伝送線路９４、を含んで構成されている。そして、入力側直流バイアス供給回路としても機能する。また、分配回路８２は、伝送線路９５と、伝送線路９５に並列接続された伝送線路９６および伝送線路９６'、を含んで構成されている。
【００７１】
また、上記入力整合回路８３,８３'は、伝送線路９７,９７'、オープンスタブ９８,９８'、伝送線路９９,９９'、を含んで構成されている。また、出力整合回路８５,８５'は、伝送線路１００,１００'、先端が容量素子１０２,１０２'を介して接地されたショートスタブ１０１,１０１'、伝送線路１０３,１０３'、を含んで構成されている。
【００７２】
また、上記合成回路８６は、出力整合回路８５の伝送線路１０３に接続された伝送線路１０４、出力整合回路８５'の伝送線路１０３'に接続された伝送線路１０４'、伝送線路１０５、を含んで構成されている。また、出力回路８７は、伝送線路１０６、先端が容量素子１０８を介して接地されているショートスタブ１０７、伝送線路１０９、オープンスタブ１１０、伝送線路１１１、を含んで、ワイヤ補償回路によって構成されている。
【００７３】
このように、上記出力回路８７は、ワイヤ補償回路によって構成されているため、ワイヤボンディング等による実装時に生じるインピーダンス不整合を低減することができる。そのために、実装後における利得や飽和出力電力の低下を防止することができる。また、入力回路８１を構成する伝送線路９１および伝送線路９４は略５０Ωの特性インピーダンスを有しており、入力回路８１の入出力インピーダンスは略５０Ωである。
【００７４】
また、上記トランジスタ８４,８４'の入出力インピーダンスは、夫々入力整合回路８３,８３'と出力整合回路８５,８５'とによって略５０Ωに整合している。さらに、出力回路８７の入力インピーダンスは、ワイヤ補償回路によってワイヤボンディング実装後に略５０Ωとなるようにしている。そのために、分配回路８２および合成回路８６は、５０Ωの入出力インピーダンスを有する高周波回路間の分配回路および合成回路として個別に設計することが可能になり、設計をより効率的に行うことができる。
【００７５】
尚、本実施の形態においては、上記トランジスタ８４,８４'の入出力インピーダンスの夫々を、入力整合回路８３,８３'と出力整合回路８５,８５'とによって略５０Ωに整合させているが、略５０Ωに限定されるものではない。要は、分配回路８２の入力端から増幅回路側を見たインピーダンスと合成回路８６の出力端から増幅回路側を見たインピーダンスとの夫々が略Ｚ０Ωになるようにし、出力回路８７の入力インピーダンスがワイヤ補償回路としての機能によってワイヤボンディング実装後に略Ｚ０Ωになるようにすれば良いのである。
【００７６】
ところで、上記トランジスタ８４,８４'の入力側直流バイアスは、容量素子９３を介して接地された略λ/４の長さを有するショートスタブ９２の接地点から供給することによって、動作帯域での回路特性に影響を与えずに直流バイアスを供給することが可能である。したがって、トランジスタ８４,８４'の入力側直流バイアス電圧は、入力側直流バイアス供給端子１１２から印加される。そして、抵抗１１３と抵抗１１４とによって分圧された後に、抵抗１１５,ショートスタブ９２および伝送線路９４を介して分配回路８２に入力され、分配回路８２を経由して各増幅回路９０,９０'を構成するトランジスタ８４,８４'に供給される。
【００７７】
また、上記出力回路８７は、一端が容量素子１０８を介して接地されたショートスタブ１０７を用いてワイヤ補償回路を構成している。そのために、実装時に生じるインピーダンス不整合を緩和すると共に、ショートスタブ１０７の接地点から出力側直流バイアスを印加することができ、別途、出力側直流バイアス供給回路を設ける必要がなくなる。すなわち、トランジスタ８４,８４'の出力側直流バイアスは、出力側直流バイアス供給端子１１６から印加される。そして、合成回路８６を経由して各増幅回路９０,９０'を構成するトランジスタ８４,８４'に供給される。
【００７８】
このように、上記トランジスタ８４,８４'の入力側直流バイアスは分配回路８２を介して供給され、トランジスタ８４,８４'の出力側直流バイアスは合成回路８６を介して供給される。そのために、各トランジスタ８４,８４'へのバイアス供給経路が等しくなって、両トランジスタ８４,８４'を均一動作させることができる。したがって、本電力増幅器の利得や飽和出力電力の低下を防止することができるのである。
【００７９】
また、上記入力整合回路８３と入力整合回路８３'、トランジスタ８４とトランジスタ８４'、出力整合回８５と出力整合回路８５'は、全周波数帯域において製造ばらつきを除いて特性が等しくなるよう構成されている。そのために、２つの増幅回路９０,９０'を全周波数帯域で均一動作させることができ、本電力増幅器の動作帯域外での奇モード電力の発生を抑制することができる。
【００８０】
尚、本実施の形態においては、上記ワイヤ補償回路を構成するショートスタブ１０７を利用して、出力側直流バイアスを供給するようにしている。しかしながら、この構成に限定されるものではなく、伝送線路１０５,伝送線路１０６,伝送線路１０９,伝送線路１１１のうちの任意の位置に、先端が容量素子を介して接地された略λ/４の長さを有するショートスタブをさらに設け、このショートスタブの接地点から出力側直流バイアスを供給するようにしても差し支えない。
【００８１】
また、本実施の形態においては、上記単位回路９０と単位回路９０'とを増幅回路としている。しかしながら、上記増幅回路のみならず、周波数マルチプライア、発振器や周波数ミキサ等のマイクロ波・ミリ波回路、であっても一向に構わない。
【００８２】
・第４実施の形態
図１０は本実施の形態のマイクロ波・ミリ波回路におけるブロック図である。ここで、本実施の形態におけるマイクロ波・ミリ波回路は、単位回路を増幅回路とする電力増幅器であるとして説明する。
【００８３】
本電力増幅器は複数の増幅器を直列接続して構成された多段増幅器であり、この多段増幅器における最終段の増幅器として、上記第１実施の形態〜第３実施の形態の何れかにおける電力増幅器を用いたものである。尚、図１０は３段増幅器であり、第１の増幅器１２１に第２の増幅器１２２を直列接続し、さらに、上記第１実施の形態〜第３実施の形態の何れかにおける電力増幅器１２３を直列接続している。
【００８４】
上記構成を有する多段増幅器においては、上記第１実施の形態〜第３実施の形態の何れかにおける電力増幅器を最終段の増幅器として用いることによって、ワイヤボンディング等による実装時に生じるインピーダンス不整合を緩和することができ、多段増幅器の利得と飽和出力電力との劣化を抑制することができるのである。
【００８５】
また、上記第１実施の形態〜第３実施の形態の何れかにおける電力増幅器を第１の増幅器１２１とした場合には、さらに、雑音特性の劣化を防止することができる。
【００８６】
尚、本実施の形態における電力増幅器は、複数の増幅器を直列接続した多段増幅器で構成したが、他の高周波回路(フィルタやミキサ等)の前段あるいは後段に上記多段増幅器を更に縦続接続して構成することも可能である。
【００８７】
・第５実施の形態
図１１は、本実施の形態のマイクロ波・ミリ波回路におけるパターンレイアウトを示す。このパターンレイアウトは、上記第４実施の形態における多段増幅器を化合物半導体基板１３１上にＨＢＴ(Heterojunction Bipolar Transistor)を用いて形成した場合における上記第１実施の形態〜第３実施の形態の何れかにおける電力増幅器(つまり、図１０における最終段の増幅器)に関する部分のレイアウトの一例である。尚、当該電力増幅器の単位回路は増幅回路である。
【００８８】
尚、図１１には、他の基板１３２上に形成された高周波回路(図示せず)の入力端子１３３と当該電力増幅器の出力端子１３４とをボンディングワイヤ１３５によって接続した状態をも示している。
【００８９】
図１１において、１３６a〜１３６dは抵抗であり、１３７a,１３７b,１３７b',１３７c,１３７d,１３７d',１３７eは２つのビアホールを有する接地パターンである。例えば、接地パターン１３７aは、２つのビアホール１３８,１３８'を有している。また、１３９a,１３９b,１３９c,１３９c',１３９d,１３９eは、ＭＩＭ(Metal Insulator Metal)キャパシタである。
【００９０】
入力回路は、伝送線路１４０、先端がＭＩＭキャパシタ１３９aを介して接地パターン１３７aに接続された略λ/４の長さのショートスタブ１４１、伝送線路１４２、で形成されている。また、入力回路の入力側には直流阻止のためのＭＩＭキャパシタ１４３を設け、ベース側直流バイアス供給用パターン１４４からはＨＢＴ１４５およびＨＢＴ１４５'にベース側直流バイアスが供給される。
【００９１】
また、出力回路は、伝送線路１４６、先端がＭＩＭキャパシタ１３９dを介して接地パターン１３７eに接続されたショートスタブ１４７、伝送線路１４８、オープンスタブ１４９、伝送線路１５０、で形成されたワイヤ補償回路で構成される。また、上記出力回路の出力側には直流阻止用のＭＩＭキャパシタ１５１を設け、コレクタ側直流バイアス供給用パターン１５２からはＨＢＴ１４５およびＨＢＴ１４５'にコレクタ側直流バイアスが供給される。
【００９２】
ここで、各増幅回路の入力整合回路は、ＨＢＴ１４５およびＨＢＴ１４５'の近傍にオープンスタブ１５３およびオープンスタブ１５３'で形成されて、略５０Ωに整合されている。また、出力整合回路は、ＨＢＴ１４５およびＨＢＴ１４５'の出力端子近傍にショートスタブ１５４およびショートスタブ１５４'で形成されて、略５０Ωに整合されている。
【００９３】
また、各増幅回路を構成するＨＢＴ１４５およびＨＢＴ１４５'の夫々はエミッタフィンガを２つ有しており、各ＨＢＴ１４５,１４５'の接地すべき端子は２つのビアホールを有する２つの接地パターン(ＨＢＴ１４５は接地パターン１３７b,１３７c、ＨＢＴ１４５'は接地パターン１３７b',１３７c)に接続され、且つ、１つの接地パターン１３７cを共有するように配置されている。尚、接地パターン１３７cは、ビアホール１５５とビアホール１５５'とを有している。
【００９４】
本実施の形態においては、トランジスタとして電力密度の大きいＨＢＴを用いている。こうすることによって、レイアウト面積を小さくすることができる。
【００９５】
また、上記各ＨＢＴ１４５,１４５'における接地すべき端子を、各ＨＢＴ１４５,１４５'の両側に配置した２つのビアホールを有する接地パターンに接続している。こうすることによって、接地インダクタンスを低減することができる。特に、高出力を得るためには利得に余裕の少ない複数のエミッタフィンガを有するＨＢＴを用いる必要があるため、接地インダクタンスを低減することによって、複数のエミッタフィンガを有するＨＢＴの利得が向上し、より大きな出力を得ることができるのである。
【００９６】
また、上記ＨＢＴ１４５とＨＢＴ１４５'との間に配置された２つのビアホール１５５,１５５'を有する接地パターン１３７cを共有することによって、レイアウト面積を小さくしてチップコストを低減することができる。さらに、設計や回路レイアウトによってはＨＢＴ１４５とＨＢＴ１４５'との間隔が広くなってしまう場合がある。その場合でも、共有する接地パターン１３７cが２つのビアホール１５５,１５５'を有しているため、その接地パターン１３７c内において各ＨＢＴに近くなるようビアホールを配置することができる。したがって、ＨＢＴ１４５,１４５'の良好な接地が可能となり、電力増幅器の利得と飽和出力電力とを向上することができる。
【００９７】
また、上記ビアホールの形状は任意の形状であっても良いが、本実施の形態においては、接地パターンを略矩形とすると共に、ビアホールの形状も略矩形としている。こうすることによって、１つの接地パターン内における２つのビアホールの配置が容易になる。
【００９８】
また、２つのエミッタフィンガを有するＨＢＴを用いると共に、接地パターンを各ＨＢＴの両側に配置することによって、個々のエミッタフィンガと隣接してビアホールを設けることができる。したがって、接地インダクタンスの影響を小さくして、電力増幅器の利得と飽和出力電力とを向上することができる。
【００９９】
尚、本実施の形態においては、上記単位回路を増幅回路としている。しかしながら、上記増幅回路のみならず、周波数マルチプライア、発振器や周波数ミキサ等のマイクロ波・ミリ波回路、であっても一向に構わない。
【０１００】
・第６実施の形態
図１２は、本実施の形態のマイクロ波・ミリ波回路における具体的構成を示す図である。ここで、本実施の形態におけるマイクロ波・ミリ波回路は、合成回路１６１および出力回路１６２以外の構成は上記第３実施の形態と同様であり、同じ素子や回路には同じ番号を付している。また、単位回路９０および単位回路９０'を増幅回路とする電力増幅器であるとして説明する。
【０１０１】
本実施の形態においては、増幅回路９０および増幅回路９０'の出力インピーダンスを、出力整合回路８５および出力整合回路８５'によって略５０Ωに整合させている。
【０１０２】
上記出力回路１６２は、伝送線路１６３と、先端が容量素子１６５を介して接地された略λ/４の長さを有するショートスタブ１６４と、伝送線路１６６と、先端が容量素子１６８を介して接地されたλ/４未満の長さを有するショートスタブ１６７と、伝送線路１６９、から成るワイヤ補償回路によって構成されている。このように、出力回路１６２をワイヤ補償回路によって構成することによって、ワイヤボンディング実装後にショートスタブ１６７の接続点から出力端子８９側を見たインピーダンスを略５０Ωにすることができる。
【０１０３】
また、上記合成回路１６１は、ウイルキンソン合成器を用いている。
【０１０４】
上記ウイルキンソン合成器においては、伝送線路１７０の特性インピーダンスＺに対して、吸収抵抗１７１の特性インピーダンスをＺ×２にする必要がある。また、伝送線路１７２,伝送線路１７２'の特性インピーダンスは、長さをλ/４とすることによってＺ×√２にする必要がある。本実施の形態においては、伝送線路１７０の特性インピーダンスは略５０Ωとし、伝送線路１７２,１７２'の特性インピーダンスは略７０Ωとしている。
【０１０５】
ここで、例えば、基板厚７０μmのＧaＡs基板上においては、特性インピーダンス５０Ωの伝送線路の配線幅は４５μm程度であるのに対して、特性インピーダンス７０Ωの伝送線路の配線幅は１５μm程度となるため、伝送線路１７２,１７２'への配線抵抗の影響が大きくなる。そのために、図１５に示す従来の電力増幅器のように、トランジスタ８４への出力側直流バイアス供給経路とトランジスタ８４'への出力側直流バイアス供給経路とが異なった場合は、夫々のトランジスタ８４,８４'における出力側直流バイアスが異なったものになってしまう。特に、ミリ波帯電力増幅器においては基板厚を更に薄くする場合があり、その場合には所望の配線幅も小さくなり配線抵抗が大きくなる。
【０１０６】
ところが、本実施の形態の電力増幅器においては、上記合成回路１６１の出力端から両トランジスタ８４,８４'に出力側直流バイアスを供給するため、伝送線路１７２および伝送線路１７２'の配線抵抗が無視できなくなった場合であっても、夫々のトランジスタ８４,８４'に共通のバイアスを供給することができるのである。
【０１０７】
尚、本実施の形態においては、上記トランジスタ８４,８４'の出力側直流バイアスを、出力側直流バイアス供給端子１７３よりショートスタブ１６４を経由して供給するように構成しているが、ワイヤ補償回路を構成するショートスタブ１６７の接地点から供給するように構成しても差し支えない。
【０１０８】
また、本実施の形態においては、上記出力回路１６１としてウイルキンソン合成器を用いている。しかしながら、分配回路８２としてウイルキンソン分配器を用いても一向に差し支えない。
【０１０９】
また、本実施の形態においては、上記単位回路９０,９０'を増幅回路としている。しかしながら、上記増幅回路のみならず、周波数マルチプライア、発振器や周波数ミキサ等のマイクロ波・ミリ波回路、であっても一向に構わない。
【０１１０】
・第７実施の形態
図１３は、上記第６実施の形態のマイクロ波・ミリ波回路におけるパターンレイアウトの一例を示す。上記第６実施の形態のマイクロ波・ミリ波回路に対応する部分には同じ番号を付与している。また、入力回路８１の部分は、上記第５実施の形態において図１１に示すパターンレイアウトと略同様であるために、省略している。尚、単位回路９０,９０'は増幅回路である。
【０１１１】
上記伝送線路１７０および伝送線路１６３の長さはごく短いものとし、合成回路１６１の出力端を、先端がＭＩＭキャパシタ１６５を介して接地された略λ/４の長さのショートスタブ１６４によって、２倍波に対して略短絡としている。さらに、伝送線路１６９と先端がＭＩＭキャパシタ１６８を介して接地された略λ/４未満の長さのショートスタブ１６７によってワイヤ補償回路を構成している。
【０１１２】
また、両増幅回路９０,９０'における出力整合回路８５,８５'として、トランジスタ８４,８４'の出力端近傍に設けた略λ/８の長さのショートスタブ１０１,１０１'を用いているため、２倍波に対しては影響を及ぼすことはない。そのため、トランジスタ８４,８４'の出力端は２倍波に対して略短絡となり、電力増幅器の付加電力効率を向上させることができる。
【０１１３】
・第８実施の形態
本実施の形態は、上記各実施の形態におけるマイクロ波・ミリ波回路を用いた上記ミリ波帯通信システムとしての高周波無線通信装置に関する。図１４は、本高周波無線通信装置の一例を示すブロック図である。
【０１１４】
本高周波無線通信装置は、送信機１８１と受信機１８２とを有している。そして、上記送信機１８１は、変調信号源１８３,ミキサ１８４,局部発振器１８５,帯域通過フィルタ１８６,増幅器１８７およびアンテナ１８８を含んで構成されている。また、受信機１８２は、アンテナ１８９,増幅器１９０,帯域通過フィルタ１９１,ミキサ１９２,局部発振器１９３およびチューナ１９４を含んで構成されている。
【０１１５】
上記送信機１８１の変調信号源１８３によって生成された中間周波信号が、ミキサ１８４の中間周波信号用端子に入力される一方、局部発振器１８５から出力された局部発振信号が、ミキサ１８４の局部発振信号用端子に入力される。そして、ミキサ１８４によって、入力された中間周波信号が、局部発振信号によって上昇変換(アップコンバート)される。次に、ミキサ１８４によって発生した信号うちの所望の高周波信号のみが帯域通過フィルタ１８６を通過し、増幅器１８７によって増幅され、アンテナ１８８から高周波電波１９５として放射される。
【０１１６】
こうして放射された高周波電波１９５は、受信機１８２のアンテナ１８９によって受信され、増幅器１９０で増幅される。さらに、所望の高周波信号のみが帯域通過フィルタ１９１を通過して、ミキサ１９２の高周波信号用端子に入力される。一方、局部発振器１９３から出力された局部発振信号は、ミキサ１９２の局部発振信号用端子に入力される。そして、ミキサ１９２の内部で上記入力された高周波信号と局部発振信号とが混合され、再び、中間周波信号に下降変換(ダウンコンバート)される。次に、ミキサ１９２からの中間周波信号は、チューナ１９４に入力されて所望の情報に変換される。
【０１１７】
ここで、上記送信機１８１のミキサ１８４,局部発振器１８５および増幅器１８７は、上記各実施の形態のうちの何れかにおけるマイクロ波・ミリ波回路によって構成されている。したがって、低コストで特性の優れた送信機１８１を実現することができる。また、ミリ波帯においても高い出力電力を得ることができ、線形性が重要となるミリ波帯通信システムを容易に実現することができる。
【０１１８】
同様に、上記受信機１８２の増幅器１９０,ミキサ１９２および局部発振器１９３は、上記各実施の形態のうちの何れかにおけるマイクロ波・ミリ波回路によって構成されている。したがって、低コストで特性の優れた受信機１８２を実現することができる。また、ミリ波帯においても高い利得と低雑音特性とを実現することができ、高い利得と低雑音特性を必要とするミリ波帯通信システムを容易に実現することができるのである。
【０１１９】
尚、上記各実施の形態においては、上記各単位回路３８,５０,５０',９０,９０'には入力整合回路３２,４３,４３',８３,８３'と出力整合回路３４,４５,４５',８５,８５'との両方を搭載するようにしている。しかしながら、何れか一方の整合回路のみを搭載している場合でも、この発明を適用することができる。
【０１２０】
また、上記各実施の形態においては、上記入力回路３１,４１,８１と出力回路３５,４７,８７,１６２との両方に、容量素子９３,１０８,１６５を介して接地されたショートスタブ９２,１０７,１６４を設けているが、入力回路と出力回路との何れか一方のみに容量素子を介して接地されたショートスタブを設けても差し支えない。
【０１２１】
また、上記各実施の形態においては、上記分配回路４２,８２と合成回路４６,８６,１６１との両方を搭載するようにしている。しかしながら、何れか一方の回路のみを搭載している場合でも、この発明を適用することができる。
【０１２２】
【発明の効果】
以上より明らかなように、この発明のマイクロ波・ミリ波回路は、入力側直流バイアス供給端子から、入力回路のショートスタブを介して単位回路のトランジスタにおける入力端に直流バイアスを供給し、あるいは、出力側直流バイアス供給端子から、出力回路のショートスタブを介して単位回路のトランジスタにおける出力端に直流バイアスを供給するので、上記入力回路側や出力回路側に、別途直流バイアス供給用の回路を設ける必要がなくなる。
【０１２３】
さらに、上記ショートスタブの長さをλ/４(λ：基本波の波長)未満にするので、ワイヤ補償回路の構成要素として利用することが可能になる。したがって、ワイヤボンディング等による実装時に生じるインピーダンス不整合を緩和することができる。
【０１２４】
さらに、例えば、本マイクロ波・ミリ波回路が上記単位回路が増幅回路である電力増幅器の場合には、上記ショートスタブは当該出力回路の前段に位置する回路に接続された伝送線路に接続されており、上記伝送線路およびショートスタブの合計の長さが略λ/４になっているので、例えば、上記ショートスタブの後段に位置する回路を２倍波に対して高インピーダンスとなるよう設計することによって、当該出力回路の前段に位置する回路の出力端、すなわち上記合成回路の出力端あるいは上記増幅回路の出力端は、２倍波に対してして略短絡となる。したがって、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることが容易になり、本電力増幅器の付加電力効率を向上させることが可能となる。例えば、上記合成回路の出力端から各トランジスタの出力端までの出力整合回路部分における位相変化を略ｎ・λ/４(ｎは整数)とすれば、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることができる。
【０１２５】
また、この発明のマイクロ波・ミリ波回路は、入力側直流バイアス供給端子から、入力回路のショートスタブを介して分配回路から並列に接続された各単位回路のトランジスタにおける入力端に直流バイアスを供給し、あるいは、出力側直流バイアス供給端子から、出力回路のショートスタブを介して合成回路から並列に接続された各単位回路のトランジスタにおける出力端に直流バイアスを供給するので、上記入力回路側や出力回路側に、別途直流バイアス供給用の回路を設ける必要がない。さらに、上記ショートスタブの長さをλ/４未満にするので、ワイヤ補償回路の構成要素として利用することができる。したがって、ワイヤボンディング等による実装時に生じるインピーダンス不整合を緩和することができるのである。
【０１２６】
また、上述したように、上記分配回路あるいは合成回路を介して上記各トランジスタに直流バイアスを供給するので、各トランジスタには、略同じ経路を辿って直流バイアスを供給することができる。したがって、配線抵抗等の影響をなくし、各単位回路における抵抗成分を有する回路を同じ様に配置すれば、各トランジスタに共通の直流バイアスを印加することができる。
【０１２７】
さらに、上記出力側直流バイアスは、一つの単位回路の出力整合回路におけるショートスタブのみを介して供給されることはない。したがって、外部のバイアス供給回路の影響がなく、各単位回路を全周波数帯域において略同一な特性にすることができ、各単位回路を容易に均一動作させることができる。その結果、奇モード電力の発生を抑止し、閉ループ発振を防止することができる。
【０１２８】
さらに、例えば、本マイクロ波・ミリ波回路が上記単位回路が増幅回路である電力増幅器の場合には、上記ショートスタブは当該出力回路の前段に位置する回路に接続された伝送線路に接続されており、上記伝送線路およびショートスタブの合計の長さが略λ/４になっているので、例えば、上記ショートスタブの後段に位置する回路を２倍波に対して高インピーダンスとなるよう設計することによって、当該出力回路の前段に位置する回路の出力端、すなわち上記合成回路の出力端あるいは上記増幅回路の出力端は、２倍波に対してして略短絡となる。したがって、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることが容易になり、本電力増幅器の付加電力効率を向上させることが可能となる。例えば、上記合成回路の出力端から各トランジスタの出力端までの出力整合回路部分における位相変化を略ｎ・λ/４(ｎは整数)とすれば、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることができる。
【図面の簡単な説明】
【図１】 この発明のマイクロ波・ミリ波回路におけるブロック図である。
【図２】 図１とは異なるマイクロ波・ミリ波回路のブロック図である。
【図３】 図２における出力回路の構成を示す図である。
【図４】 図２における出力回路の図３に示す構成に関するスミスチャートである。
【図５】 図２における出力回路の反射係数特性および透過係数特性を示す図である。
【図６】 図２における出力回路の反射係数の位相特性を示す図である。
【図７】 図２における出力回路の図３とは異なる構成を示す図である。
【図８】 図２における出力回路の図７に示す構成に関するスミスチャートである。
【図９】 図１および図２とは異なるマイクロ波・ミリ波回路の構成を示す図である。
【図１０】 図１,図２および図９とは異なるマイクロ波・ミリ波回路(多段増幅器)のブロック図である。
【図１１】 図１,図２または図９に示すマイクロ波・ミリ波回路のパターンレイアウト例を示す図である。
【図１２】 図１,図２,図９および図１０とは異なるマイクロ波・ミリ波回路の構成を示す図である。
【図１３】 図１２に示すマイクロ波・ミリ波回路のパターンレイアウト例を示す図である。
【図１４】 この発明のミリ波帯通信システムとしての高周波無線通信装置のブロック図である。
【図１５】 従来の電力増幅器の構成示す図である。
【図１６】 電力増幅器と他の高周波回路との接続部分を示す図である。
【図１７】 図１６に示す接続部分の等価回路図である。
【図１８】 図１６に示す接続部分に関するスミスチャートである。
【符号の説明】
３１,４１,８１…入力回路、
３２,４３,４３',８３,８３'…入力整合回路、
３３,４４,４４',８４,８４'…トランジスタ、
３４,４５,４５',８５,８５'…出力整合回路、
３５,４７,８７,１６２…出力回路、
３６,４８,６９,８８…入力端子、
３７,４９,８９…出力端子、
３８,５０,５０',９０,９０'…増幅回路(単位回路)、
３９,５１,１１２…入力側直流バイアス供給端子、
４０,５２,１１６,１７３…出力側直流バイアス供給端子、
４２,８２…分配回路、
４６,８６,１６１…合成回路、
６１,７１…第１伝送線路、
６２,７２,９２,１０１,１０１',１０７,１４１,１４７,１５４,１５４',
１６４,１６７…ショートスタブ、
６３,６７,７３,７５,９３,１０２,１０２',１０８,１６５,１６８…容量素子、
６４,７４…第２伝送線路、
６５,９８,９８',１１０,１４９,１５３,１５３'…オープンスタブ、
６６…第３伝送線路、
６８…高周波回路、
７０…インダクタンス、
１２１,１２２,１２３,１８７,１９０…増幅器、
１３１,１３２…基板、
１３５…ボンディングワイヤ、
１３６a〜１３６d…抵抗、
１３７a,１３７b,１３７b',１３７c,１３７d,１３７d',
１３７e…接地パターン、
１３８,１３８',１５５,１５５'…ビアホール、
１３９a,１３９b,１３９c,１３９c',１３９d,１３９e,
１４３,１５１…ＭＩＭキャパシタ、
１４４…ベース側直流バイアス供給用パターン、
１４５,１４５'…ＨＢＴ、
１５２…コレクタ側直流バイアス供給用パターン、
１７１…吸収抵抗、
１８１…送信機、
１８２…受信機、
１８３…変調信号源、
１８４,１９２…ミキサ、
１８５,１９３…局部発振器、
１８６,１９１…帯域通過フィルタ、
１８８,１８９…アンテナ、
１９４…チューナ、
１９５…高周波電波。
【発明の属する技術分野】
この発明は、マイクロ波・ミリ波回路に関する。
【０００２】
【従来の技術】
従来、例えば、マイクロ波・ミリ波帯電力増幅器として、入力整合回路とトランジスタと出力整合回路とを有する増幅回路を並列接続して動作させ、各増幅回路からの出力信号を合成して出力する電力増幅器が知られている(例えば、非特許文献１参照)。
【０００３】
図１５は、非特許文献１に開示された従来の電力増幅器の構成を示すブロック図である。この電力増幅器は、第１増幅回路を、オープンスタブ１を有する入力整合回路と、電界効果トランジスタ２と、一端が容量素子３を介して接地されたショートスタブ４を有する出力整合回路を備えて構成している。また、第２増幅回路を、オープンスタブ１'を有する入力整合回路と、電界効果トランジスタ２'と、一端が容量素子３'を介して接地されたショートスタブ４'を有する出力整合回路を備えて構成している。そして、上記第１増幅回路と第２増幅回路とは並列に接続されている。
【０００４】
入力端子５から入力された高周波信号は２分配され、上記第１増幅回路と第２増幅回路とに入力される。そして、各第１増幅回路と第２増幅回路とによって増幅された高周波信号は２合成されて、出力端子６から出力される。
【０００５】
また、上記電界効果トランジスタ２および電界効果トランジスタ２'のゲート直流バイアス(入力側直流バイアス)は、端子１１から、抵抗７を有して先端が容量素子８を介して接地されたショートスタブ９と抵抗１０とを経由して、２分配位置の前段に供給される。また、電界効果トランジスタ２および電界効果トランジスタ２'のドレイン直流バイアス(出力側直流バイアス)は、端子１２から、電界効果トランジスタ２'の出力側に設けられると共に、容量素子３'を介して先端が接地されたショートスタブ４'を経由して供給される。
【０００６】
また、奇モード発振を抑制するために、２つの電界効果トランジスタ２,２'の間には、抵抗１３と抵抗１４とが挿入されている。尚、上記奇モード発振は、同相分配された信号が夫々増幅回路によって増幅された後に同相合成される構成によってできる閉ループでの発振であり、並列接続された上記第１,第２増幅回路を構成する夫々のトランジスタ２,２'の特性がばらついていたり、各増幅回路を構成する整合回路の特性が異なっている場合に、奇モード電力が発生し、発振に成長して行くものと考えられる。そのために、上記閉ループの対向する位置に発生した奇モード電力を吸収する抵抗を設けることによって、奇モード発振を抑制することができるのである。
【０００７】
【非特許文献１】
１９９９年電子情報通信学会春季全国大会論文集Ｃ‐２‐５８
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の非特許文献１に開示された電力増幅器は、以下のような問題がある。
【０００９】
すなわち、上記電界効果トランジスタ２'の出力側に設けられて２合成位置の前段に位置するショートスタブ４'の接地点から、ショートスタブ４'を介して、電界効果トランジスタ２'と電界効果トランジスタ２とのドレイン直流バイアスを供給する構成においては、電界効果トランジスタ２'には経路Ａによってドレイン直流バイアスが供給される一方、電界効果トランジスタ２には経路Ｂによって２合成位置を経由してドレイン直流バイアスが供給されることになる。したがって、経路Ｂの配線抵抗によって、２つの電界効果トランジスタ２,２'に共通のドレイン直流バイアスを供給することが困難になり、２つの電界効果トランジスタ２,２'を同一動作させることができない。したがって、飽和出力電力や付加電力効率が低下したり、奇モード発振が起こり易くなるという問題がある。
【００１０】
さらに、上記第１,第２増幅回路の安定性を向上させる等の目的で、抵抗素子や抵抗素子と容量素子との並列回路等の抵抗成分を含む回路素子を各増幅回路の電界効果トランジスタ２,２'の後段に設けようとした場合、上記回路素子を経路Ａと経路Ｂとに同様に配置することが必要となり、回路構成の自由度が低下してしまうという問題がある。例えば、ショートスタブ４およびショートスタブ４'の後段に抵抗成分を含む回路を設ける場合には、経路Ｂに抵抗成分を含む回路が２つ配置されることになり、上記抵抗成分によってトランジスタ２'のドレイン直流バイアスのみが低下されしまうという問題がある。
【００１１】
また、上記並列接続された第１,第２増幅回路の一方の出力整合回路を構成するショートスタブ４'の容量素子３'を介して接地された点からドレイン直流バイアスを供給する構成を成しているため、容量素子３'によって接地となる動作帯域の外では、端子１２に接続される外部直流バイアス回路１５の特性が出力整合回路の特性に影響してしまう。そのために、上記動作帯域の外ではショートスタブ４'とショートスタブ４との特性は異なったものとなる。
【００１２】
すなわち、上記動作帯域外では、夫々の増幅回路が有する出力整合回路の特性が異なったものとなってしまい、奇モード発振が起こる原因となる。その場合、発生した奇モード電力を一部消費するための抵抗１３および抵抗１４が設けられてはいるものの、発振を防止するための最適な抵抗値を決定することは困難であり、十分な効果が得られない場合が生ずると共に、これらの抵抗に基づいて不要な消費電力が生じてしまうのである。
【００１３】
さらに、本従来の電力増幅器においては、コプレーナ線路を用いて形成されており、フリップチップ接続による実装を考慮している。しかしながら、フリップチップ接続においては接続部分でのインピーダンス不整合は小さいものの、周波数が高くなるに連れて無視できなくなる。また、上記フリップチップ接続においては、実装時に歩留まりが低下してしまうことがあり、ワイヤボンディング等のより簡易で高歩留まりな接続手段による接続が好ましい。しかしながら、本従来の電力増幅器においては、ワイヤボンディング接続による実装を行うと、ボンディングワイヤの寄生インピーダンスのためにインピーダンス不整合が起り、十分な特性が得られないことがある。
【００１４】
通常、高周波回路の入力端子あるいは出力端子から高周波回路を見たインピーダンスは、Ｚ０(例えば、５０Ω)となるよう設計される。そのため、これらの高周波回路間を接続した場合でも、インピーダンス整合が実現できる。さらに、例えば、電力増幅器では、そのように設計された高周波回路に接続されることを前提として、利得,低雑音特性,飽和出力電力あるいは付加電力効率が向上するような入力整合回路や出力整合回路等の設計が可能になる。
【００１５】
しかしながら、ミリ波帯(３０ＧＨz〜３００ＧＨz)では、上述のように設計された高周波回路の入出力端子間をボンディングワイヤやビアホール等の接続手段によって接続した場合、これらの接続手段が有するインピーダンスによってインピーダンス不整合が起こり、十分な性能が得られないことになる。例えば、電力増幅器の出力端子と他の高周波回路の入力端子とをワイヤボンディングやビアホール等の接続手段によって接続した場合、これらの接続手段の寄生インピーダンスによるインピーダンス不整合が起こり、電力増幅器の利得が低下したり、雑音特性や飽和出力電力や付加電力効率が劣化してしまうのである。
【００１６】
図１６は、電力増幅器が形成された誘電体基板２１を、高周波回路が形成された誘電体基板２２上に搭載した場合の端子間の接続部分を示している。この端子間の接続においては、上記電力増幅器の出力端子２３と上記高周波回路の入力端子２５とを、ボンディングワイヤ２４によって接続している。また、図１７は図１６に示す接続部分を等価回路で表したものであり、ボンディングワイヤ２４はその主なインピーダンス成分であるインダクタンスとして表現されている。そして、入力端子２５から誘電体基板２２上に形成された高周波回路を見たインピーダンスＺ２は５０Ωになるよう設計されており、図１８に示すスミスチャート上においては中心に位置している。
【００１７】
ここで、上記ボンディングワイヤ２４の主なインピーダンス成分としてインダクタンスを考慮すると、上記電力増幅器の出力端子２３から高周波回路の入力端子２５側を見たインピーダンスはＺ１となり、図１８に示すようにスミスチャートの中心からずれてしまい、インピーダンス不整合が起こることになる。そのために、上記電力増幅器の利得や飽和出力電力が低下してしまうことになる。尚、上述においては、電力増幅器の出力端子２３と高周波回路の入力端子２５とを接続した場合の端子間の接続部分を示したが、上記電力増幅器の入力側、つまり上記電力増幅器の入力端子と高周波回路の出力端子とを接続する場合にも、同様の問題が起こるのである。
【００１８】
ところで、ワイヤボンディング実装においては、接地面が基板裏面となるマイクロストリップ線路で構成することが好ましく、このマイクロストリップ線路を用いてマイクロ波・ミリ波回路を構成する場合には、基板表面の接地パターンはビアホールによって基板裏面の接地面と接続されることになる。ここで、例えば電力増幅器を構成する場合には、トランジスタの接地すべき端子をビアホールによって接地することになる。ところが、その場合には、上記ビアホールの寄生インダクタンスのためにトランジスタの利得が低下してしまい、十分な飽和出力電力が得られない場合がある。また、アイソレーション特性が低下してしまって、奇モード発振が起こり易くなるという問題も生ずる。
【００１９】
そこで、この発明の目的は、ボンディングワイヤやビアホール等の接続手段による接続の際に生じるインピーダンス不整合を防止すると共に、複数の単位回路に共通の直流バイアスを供給することができるマイクロ波・ミリ波回路を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方と、を有する単位回路と、
上記単位回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記単位回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路に設けられたショートスタブは、当該出力回路の前段に位置する回路の出力端に一端が接続された伝送線路の他端に、接続されており、
上記伝送線路およびショートスタブの合計の長さは、λを基本波の波長とした場合に略λ/４である
ことを特徴としている。
【００２１】
上記構成によれば、上記入力側直流バイアス供給端子から、上記入力回路のショートスタブを利用して、上記トランジスタの入力端に直流バイアスが供給される。あるいは、上記出力側直流バイアス供給端子から、上記出力回路のショートスタブを利用して、上記トランジスタの出力端に直流バイアスが供給される。したがって、上記入力回路側や出力回路側に、別途直流バイアス供給用の回路を設ける必要がなくなる。さらに、上記ショートスタブの長さをλ/４(λ：基本波の波長)未満とすることによって、上記ショートスタブをインピーダンス変換回路（以下、ワイヤ補償回路と言う)の構成要素として利用することが可能になる。
【００２２】
さらに、例えば、本マイクロ波・ミリ波回路が上記単位回路が増幅回路である電力増幅器の場合には、上記ショートスタブは当該出力回路の前段に位置する回路に接続された伝送線路に接続されており、上記伝送線路およびショートスタブの合計の長さが略λ/４になっているため、例えば、上記ショートスタブの後段に位置する回路を２倍波に対して高インピーダンスとなるよう設計することによって、当該出力回路の前段に位置する回路の出力端、すなわち上記合成回路の出力端あるいは上記増幅回路の出力端は、２倍波に対してして略短絡となる。したがって、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることが容易になり、本電力増幅器の付加電力効率を向上させることが可能となる。例えば、上記合成回路の出力端から各トランジスタの出力端までの出力整合回路部分における位相変化を略ｎ・λ/４(ｎは整数)とすれば、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることができる。
【００２３】
また、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方とを有すると共に、並列に接続された複数の単位回路と、
上記各単位回路の入力端に接続されると共に、入力された信号を上記各単位回路に分配する分配回路と、
上記各単位回路の出力端に接続されると共に、上記各単位回路から出力された信号を合成する合成回路と、
上記分配回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記合成回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記各トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記各トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路に設けられたショートスタブは、当該出力回路の前段に位置する回路の出力端に一端が接続された伝送線路の他端に、接続されており、
上記伝送線路およびショートスタブの合計の長さは、λを基本波の波長とした場合に略λ/４である
ことを特徴としている。
【００２４】
上記構成によれば、上記入力側直流バイアス供給端子から、上記入力回路のショートスタブを利用して、上記分配回路を介して各トランジスタの入力端に直流バイアスが供給される。または、上記出力側直流バイアス供給端子から、上記出力回路のショートスタブを利用して、上記合成回路を介して各トランジスタの出力端に直流バイアスが供給される。したがって、上記入力回路側あるいは出力回路側に、別途直流バイアス供給用の回路を設ける必要がなくなる。さらに、上記ショートスタブの長さをλ/４未満とすることによって、ワイヤ補償回路の構成要素として利用することが可能になる。こうして、上記入力回路や出力回路のショートスタブは、ワイヤ補償回路の構成要素としてのみならず、直流バイアス供給用のショートスタブとしても利用される。
【００２５】
その際に、上記分配回路あるいは合成回路を介して上記各単位回路のトランジスタに直流バイアスが供給されるために、各トランジスタには、略同じ経路を辿って直流バイアスが供給されることになる。したがって、配線抵抗等の影響がなく、各単位回路における抵抗成分を有する回路を同じ様に配置すれば、各トランジスタに共通の直流バイアスが印加される。
【００２６】
さらに、例えば、上記各単位回路が増幅回路である場合には、一つの増幅回路の出力整合回路におけるショートスタブのみを介して出力側直流バイアスが供給されることがない。したがって、外部のバイアス供給回路の影響がなく、各増幅回路が全周波数帯域において略同一な特性になり、各増幅回路を均一動作させることが容易になる。その結果、奇モード電力の発生が抑止され、閉ループ発振が防止されるという効果も奏される。
【００２７】
さらに、例えば、本マイクロ波・ミリ波回路が上記単位回路が増幅回路である電力増幅器の場合には、上記ショートスタブは当該出力回路の前段に位置する回路に接続された伝送線路に接続されており、上記伝送線路およびショートスタブの合計の長さが略λ/４になっているため、例えば、上記ショートスタブの後段に位置する回路を２倍波に対して高インピーダンスとなるよう設計することによって、当該出力回路の前段に位置する回路の出力端、すなわち上記合成回路の出力端あるいは上記増幅回路の出力端は、２倍波に対してして略短絡となる。したがって、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることが容易になり、本電力増幅器の付加電力効率を向上させることが可能となる。例えば、上記合成回路の出力端から各トランジスタの出力端までの出力整合回路部分における位相変化を略ｎ・λ/４(ｎは整数)とすれば、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることができる。
【００２８】
また、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方と、を有する単位回路と、
上記単位回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記単位回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第１の伝送線路と、
上記第１の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第２の伝送線路と、
上記第２の伝送線路の他端に夫々の一端が接続されたオープンスタブおよび第３の伝送線路
を備えると共に、上記第３の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴としている。
【００２９】
上記構成によれば、上記ショートスタブを用いてワイヤ補償回路を実現することが可能になる。したがって、ボンディングワイヤ等による実装後において、上記第１の伝送線路のショートスタブ接続点から本マイクロ波・ミリ波回路の出力端子側を見たインピーダンスを略５０Ωに整合させることが可能になる。さらに、上記ショートスタブを、上述した出力側直流バイヤス供給の際に利用されるショートスタブとすることができる。
【００３０】
また、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方とを有すると共に、並列に接続された複数の単位回路と、
上記各単位回路の入力端に接続されると共に、入力された信号を上記各単位回路に分配する分配回路と、
上記各単位回路の出力端に接続されると共に、上記各単位回路から出力された信号を合成する合成回路と、
上記分配回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記合成回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記各トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記各トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第１の伝送線路と、
上記第１の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第２の伝送線路と、
上記第２の伝送線路の他端に夫々の一端が接続されたオープンスタブおよび第３の伝送線路
を備えると共に、上記第３の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴としている。
【００３１】
上記構成によれば、上記ショートスタブを用いてワイヤ補償回路を実現することが可能になる。したがって、ボンディングワイヤ等による実装後において、上記第１の伝送線路のショートスタブ接続点から本マイクロ波・ミリ波回路の出力端子側を見たインピーダンスを略５０Ωに整合させることが可能になる。さらに、上記ショートスタブを、上述した出力側直流バイヤス供給の際に利用されるショートスタブとすることができる。
【００３２】
また、１実施例のマイクロ波・ミリ波回路では、
上記第２の伝送線路およびオープンスタブの合計の長さは、λを基本波の波長とした場合に略λ/４である。
【００３３】
例えば、本マイクロ波・ミリ波回路が電力増幅器である場合には、オープンスタブに一端が接続された第３の伝送線路の他端は容量素子を介して本電力増幅器の出力端子に接続され、上記出力端子は他の基板上に形成された高周波回路の入力端子に、主に寄生インピーダンスとしてインダクタンス成分を有するボンディングワイヤ等によって接続される。そして、ミリ波帯で動作する電力増幅器においては、その２倍波は非常に高い周波数となり、上記インダクタンスは高いインピーダンスとなる。そのために、上記オープンスタブ接続点から電力増幅器の出力端子側を見たインピーダンスは、開放に近くなる。
【００３４】
この実施例によれば、上記第２の伝送線路およびオープンスタブの合計の長さを略λ/４にしている。したがって、例えば、上記オープンスタブの長さを略λ/８とすれば、上記オープンスタブ接続点は２倍波に対して略短絡となり、上記第２の伝送線路の長さを略λ/８とすれば、ショートスタブ接続点から電力増幅器の出力側を見たインピーダンスを略開放とすることができる。このようにすれば、例えば、上記第１の伝送線路およびショートスタブの合計の長さを略λ/４とすることによって、合成回路の出力端あるいは増幅回路の出力端を２倍波に対して短絡とすることができる。そのために、ワイヤ補償回路を構成しつつ２倍波処理を行うことが容易になり、実装時におけるインピーダンス不整合の抑制と２倍波処理による高効率動作とが同時に実現される。
【００３５】
また、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方と、を有する単位回路と、
上記単位回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記単位回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第１の伝送線路と、
上記第１の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第２の伝送線路
を備えると共に、上記第２の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴としている。
【００３６】
上記構成によれば、上記ショートスタブを用いてワイヤ補償回路を実現することが可能になる。したがって、ワイヤボンディング等による実装後において、上記第１の伝送線路のショートスタブ接続点から本マイクロ波・ミリ波回路の出力端子側を見たインピーダンスを略５０Ωとすることが可能になる。さらに、上記ショートスタブを、上述した出力側直流バイアス供給の際に利用されるショートスタブとすることができる。
【００３７】
また、この発明のマイクロ波・ミリ波回路は、
トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方とを有すると共に、並列に接続された複数の単位回路と、
上記各単位回路の入力端に接続されると共に、入力された信号を上記各単位回路に分配する分配回路と、
上記各単位回路の出力端に接続されると共に、上記各単位回路から出力された信号を合成する合成回路と、
上記分配回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記合成回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記各トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記各トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第１の伝送線路と、
上記第１の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第２の伝送線路
を備えると共に、上記第２の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴としている。
【００３８】
上記構成によれば、上記ショートスタブを用いてワイヤ補償回路を実現することが可能になる。したがって、ワイヤボンディング等による実装後において、上記第１の伝送線路のショートスタブ接続点から本マイクロ波・ミリ波回路の出力端子側を見たインピーダンスを略５０Ωとすることが可能になる。さらに、上記ショートスタブを、上述した出力側直流バイアス供給の際に利用されるショートスタブとすることができる。
【００３９】
また、１実施例のマイクロ波・ミリ波回路では、
上記第２の伝送線路の長さは、λを基本波の波長とした場合に略λ/４である。
【００４０】
この実施例によれば、上記第２の伝送線路の長さを略λ/４にしている。したがって、例えば、本マイクロ波・ミリ波回路が電力増幅器である場合には、ワイヤボンディング等による実装後、本電力増幅器の出力端に接続された上記ボンディングワイヤ等が有するインダクタンス成分のインピーダンスは、２倍波に対して高インピーダンスとなる。そのために、２倍波に対しては、上記ショートスタブ接続点から本電力増幅器の出力端子側を見たインピーダンスが略開放となる。したがって、例えば、上記第１の伝送線路およびショートスタブの合計の長さを略λ/４と設定することによって、ワイヤ補償回路を構成しつつ、２倍波処理を容易に行うことが可能になる。
【００４１】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００４２】
・第１実施の形態
図１は、本実施の形態のマイクロ波・ミリ波回路におけるブロック図である。ここで、本実施の形態におけるマイクロ波・ミリ波回路は、単位回路３８を増幅回路とする電力増幅器であるとして説明する。
【００４３】
本電力増幅器は、入力整合回路３２とトランジスタ３３と出力整合回路３４を含む増幅回路３８の前段に入力回路３１を配置し、出力整合回路３４の後段に出力回路３５を配置して構成されている。そして、入力回路３１に設けられた入力側直流バイアス供給端子３９からトランジスタ３３の入力側直流バイアスが供給される一方、出力回路３５に設けられた出力側直流バイアス供給端子４０からトランジスタ３３の出力側直流バイアスが供給される。尚、３６は入力端子、３７は出力端子である。
【００４４】
ここで、上記入力整合回路３２は、５０Ωからトランジスタ３３の信号源インピーダンスへのインピーダンス変換を行う。一方、出力整合回路３４は、トランジスタ３３の負荷インピーダンスから５０Ωへのインピーダンス変換を行う。また、入力回路３１および出力回路３５は、ワイヤボンディング等による実装時に生じるインピーダンス不整合を緩和するためのワイヤ補償回路によって構成されている。
【００４５】
このように、上記出力回路３５を、ショートスタブを用いたワイヤ補償回路で構成することによって、出力側直流バイアスの供給を行うと共に、実装時における入出力端子間の接続手段によるインピーダンス不整合による本電力増幅器の利得や飽和出力電力の低下を防止することができる。そのため、別途、出力側に直流バイアス供給用の回路を設ける必要がなくなるのである。また、特に、入力回路３１を、上記ショートスタブを用いたワイヤ補償回路によって構成することによって、実装時における入出力端子間の接続手段によるインピーダンス不整合を低減することができると共に、トランジスタ３３に対する所望の信号源インピーダンスを得ることが可能になり、低雑音特性を実現することができるのである。
【００４６】
尚、本実施の形態においては、上記単位回路３８を増幅回路であるとしているが、増幅回路のみならず、周波数マルチプライア、発振器や周波数ミキサなどのマイクロ波・ミリ波回路、等であっても差し支えない。
【００４７】
・第２実施の形態
図２は、本実施の形態のマイクロ波・ミリ波回路におけるブロック図である。ここで、本実施の形態におけるマイクロ波・ミリ波回路は、単位回路５０および単位回路５０'を増幅回路とする電力増幅器であるとして説明する。
【００４８】
本電力増幅器は、入力整合回路４３とトランジスタ４４と出力整合回路４５を含む増幅回路５０と、入力整合回路４３'とトランジスタ４４'と出力整合回路４５'を含む増幅回路５０'とを、分配回路４２と合成回路４６とに並列接続している。さらに、分配回路４２の前段には入力回路４１を配置し、合成回路４６の後段には出力回路４７を配置して構成されている。そして、入力回路４１に設けられた入力側直流バイアス供給端子５１から各増幅回路５０,５０'のトランジスタ４４,４４'の入力側直流バイアスが供給される一方、出力回路４７に設けられた出力側直流バイアス供給端子５２から各増幅回路５０,５０'のトランジスタ４４,４４'の出力側直流バイアスが供給される。尚、４８は入力端子であり、４９は出力端子である。
【００４９】
その場合、上記入力された入力側直流バイアスは、分配回路４２を介して夫々の増幅回路５０,５０'を構成している各トランジスタ４４,４４'に供給される。一方、上記入力された出力側直流バイアスは、合成回路４６を介して夫々のトランジスタ４４,４４'に供給される。そのために、増幅回路５０と増幅回路５０'とを同様な構成にすることができ、夫々のトランジスタ４４,４４'へのバイアス供給経路を等しくして均一動作させることができる。したがって、増幅回路部分の設計自由度が向上すると共に、奇モード発振を防止する効果を奏することができるのである。
【００５０】
さらに、上記入力回路４１および出力回路４７を、ワイヤボンディング等による実装時に生ずるインピーダンス不整合を緩和するために、以下のようなワイヤ補償回路によって構成している。
【００５１】
図３は、上記出力回路４７におけるワイヤ補償回路の一つの構成例を示す。このワイヤ補償回路においては、合成回路４６の出力端に第１伝送線路６１の一端が接続されている。そして、第１伝送線路６１の他端にはλ/４未満の長さを有するショートスタブ６２が接続され、ショートスタブ６２の先端は容量素子６３を介して接地されている。さらに、第１伝送線路６１の他端には第２伝送線路６４の一端が接続され、第２伝送線路６４の他端にはオープンスタブ６５と第３伝送線路６６の一端とが接続されている。さらに、第３伝送線路６６の他端は、容量素子６７を介して本電力増幅器の出力端子４９に接続されている。
【００５２】
そして、他の基板上に形成された高周波回路６８の入力端子６９と、例えばボンディングワイヤによって接続される。ここでは、上記ボンディングワイヤを、その主なインピーダンス成分であるインダクタンス７０によって示している。
【００５３】
ここで、上記入力端子６９から高周波回路６８を見たインピーダンスＺ２は、例えば５０Ωになるよう設計されており、図４に示すスミスチャート上においては中心に位置している。ここで、ボンディングワイヤが有するインダクタンス７０を考慮すると、本電力増幅器の出力端子４９から高周波回路６８側を見たインピーダンスはＺ１となり、図４におけるスミスチャートの中心からずれてしまってインピーダンス不整合が起こることになる。
【００５４】
しかしながら、本ワイヤ補償回路においては、上記出力端子４９に、容量素子６７および第３伝送線路６６が接続され(第３伝送線路６６はごく短いものとして無視する)、さらにオープンスタブ６５が接続されることによって、オープンスタブ６５の接続点から高周波回路６８側を見込んだインピーダンスは、図４に示すように、スミスチャート上においてＺ１からＺＡに移動する。次に、オープンスタブ６５の接続点に第２伝送線路６４が接続されることによって、第２伝送線路６４の先端から第２伝送線路６４を含んで高周波回路６８側を見込んだインピーダンスは、図４に示すように、スミスチャート上においてＺＡからＺＢに移動する。さらに、第２伝送線路６４にショートスタブ６２を接続することによって、ショートスタブ６２の接続点から高周波回路６８側を見込んだインピーダンスは、図４に示すように、スミスチャート上においてＺＢからＺＣ(＝Ｚ２)に移動する。その結果、出力回路４７を、上記構成を有するワイヤ補償回路とすることによって、ボンディングワイヤ接続によるインピーダンス不整合を低減することができるのである。
【００５５】
ここで、本電力増幅器を、例えば６０ＧＨz帯電力増幅器とした場合における図３に示す出力回路４７のワイヤ補償回路の具体的構成は、上記ボンディングワイヤのインダクタンス７０を０.２nＨ程度とし、厚さが７０μmのＧaＡs基板上にマイクロストリップ線路によって構成すると、次のようになる。
【００５６】
上記第１伝送線路６１を、線路幅略５０μm,線路長略２９０μmで形成する。また、上記ショートスタブ６２を、線路幅略３０μm,線路長略１５０μmで形成する。そして、上記第１伝送線路６１とショートスタブ６２との合計の長さを略λ/４とする。さらに、第２伝送線路６４を、線路幅略５０μm,線路長略２００μmで形成する。また、オープンスタブ６５を、線路幅略３０μm,線路長略２２０μmで形成する。そして、第２伝送線路６４およびオープンスタブ６５の夫々の長さを略λ/８の長さとする。また、第３伝送線路６６を、線路幅略５０μm,線路長３０μmで形成する。
【００５７】
尚、この場合における出力回路４７の反射係数Ｓ11特性及び透過係数Ｓ21特性を図５に示す。また、反射係数Ｓ11の位相特性を図６に示す。図５から分るように、動作周波数である６０ＧＨz帯ではリターンロス(Ｓ11)が２０dＢ以上となって、ボンディングワイヤによるインピーダンス不整合を防止することができる。それと同時に、２倍波である１２０ＧＨz帯ではリターンロス(Ｓ11)が１dＢ以下となり、その反射位相角は略１８０度となる。したがって、出力回路４７の入力端(合成回路４６の出力端)で２倍波に対して略短絡状態にすることができるのである。
【００５８】
尚、上記動作周波数である６０ＧＨz帯でのリターンロス(Ｓ11)は２０dＢ以上となったが、１０dＢ以上であればよい。
【００５９】
図７は、本実施の形態における上記出力回路４７の、図３とは異なるワイヤ補償回路の構成例を示す。このワイヤ補償回路においては、合成回路４６の出力端に第１伝送線路７１の一端が接続されている。そして、第１伝送線路７１の他端にはショートスタブ７２が接続され、ショートスタブ７２の先端は容量素子７３を介して接地されている。さらに、第１伝送線路７１の他端には第２伝送線路７４の一端が接続され、第２伝送線路７４の他端には容量素子７５を介して本電力増幅器の出力端子４９が接続されている。
【００６０】
そして、図３に示すワイヤ補償回路の場合と同様に、他の基板上に形成された高周波回路６８の入力端子６９と、例えばボンディングワイヤ(インダクタンス７０によって示す)によって接続されている。
【００６１】
上記ワイヤボンディング等の接続手段によるインピーダンス不整合によって、本電力増幅器の出力端子４９から高周波回路６８側を見たインピーダンスはＺ１となり、図８に示すスミスチャートの中心(Ｚ２)からずれてしまう。そこで、直流阻止のための容量素子７５を介して上記第２伝送線路７４を接続することによって、インピーダンスをＺＢまで移動させる。次に、ショートスタブ７２を接続することによって、ショートスタブ７２の接続点から高周波回路６８側を見たインピーダンスを、ＺＢからＺＣ(＝Ｚ２)に移動させて、ボンディングワイヤ接続によるインピーダンス不整合を低減するのである。
【００６２】
以上のように、本実施の形態においては、上記出力回路４７を、ショートスタブ６２,７２を用いたワイヤ補償回路よって構成している。したがって、実装時における入出力端子間の接続手段によるインピーダンス不整合に起因する本電力増幅器の利得や飽和出力電力の低下を防止することができる。それと同時に、上述したように、出力側直流バイアスの供給を、ショートスタブ６２,７２を経由して出力回路４７から合成回路４６を介して増幅回路５０のトランジスタ４４と増幅回路５０'のトランジスタ４４'とに行うことができる。そのために、増幅回路５０と増幅回路５０'とを同様な構成にして、夫々のトランジスタ４４,４４'へのバイアス供給経路を等しくすることができ、奇モード発振を防止することができるのである。
【００６３】
さらに、上記第１伝送線路６１,７１とショートスタブ６２,７２との合計の長さを略λ/４にすることによって、合成回路４６の出力端を２倍波に対して略短絡状態とすることができる。したがって、各トランジスタ４４,４４'の出力整合回路４５,４５'および合成回路４６を調整することによって、本電力増幅器の付加電力効率の向上を容易に図ることができるのである。
【００６４】
また、図７に示すワイヤ補償回路においては、動作周波数がミリ波帯である場合に、本電力増幅器の出力端子４９から高周波回路６８側を見たインピーダンスＺ１は、インダクタンス７０によって２倍波に対して高インピーダンスとなる。そのために、第２伝送線路７４の長さを略λ/４にすることによって、第２伝送線路７４の先端から第２伝送線路７４を含んで高周波回路６８側を見たインピーダンスＺＢを、２倍波に対して略開放状態にすることができる。
【００６５】
尚、本実施の形態においては、本電力増幅器の出力回路４７についてのみ説明したが、上記説明における出力端子４９を入力端子４８に置き換え、高周波回路６８の入力端子６９を高周波回路６８の出力端子に置き換えれば、入力回路４１についても同様にワイヤ補償回路を構成することができる。特に、入力回路４１においては、ワイヤ補償回路を構成することによって、実装時における入出力端子間の接続手段によるインピーダンス不整合を低減することができると共に、トランジスタ４４,４４'に対する所望の信号源インピーダンスを得ることが可能になり、雑音特性の劣化を防止することができるのである。
【００６６】
また、本実施の形態においては、上記単位回路５０と単位回路５０'とを増幅回路としている。しかしながら、上記増幅回路のみならず、周波数マルチプライア、発振器や周波数ミキサ等のマイクロ波・ミリ波回路、であっても一向に構わない。
【００６７】
・第３実施の形態
図９は、本実施の形態のマイクロ波・ミリ波回路における具体的な構成図である。ここで、本実施の形態におけるマイクロ波・ミリ波回路は、単位回路９０および単位回路９０'を増幅回路とする電力増幅器であるとして説明する。
【００６８】
本電力増幅器は、他の高周波回路(増幅器等)の入力側と一体に化合物半導体基板上に形成する場合を考慮したものであり、出力回路のみをワイヤ補償回路で構成している。
【００６９】
本電力増幅器は、上記第２実施の形態における電力増幅器の場合と同様に、入力回路８１と、分配回路８２と、分配回路８２に並列接続された増幅回路９０,９０'と、前段に増幅回路９０,９０'を並列接続する合成回路８６と、出力回路８７と、入力端子８８と、出力端子８９、を含んで構成されている。そして、増幅回路９０,９０'は、入力整合回路８３,８３'とトランジスタ８４,８４'と出力整合回路８５,８５'を含んで構成されている。
【００７０】
上記入力回路８１は、伝送線路９１、先端が容量素子９３によって交流的に接地されている略λ/４の長さを有するショートスタブ９２、伝送線路９４、を含んで構成されている。そして、入力側直流バイアス供給回路としても機能する。また、分配回路８２は、伝送線路９５と、伝送線路９５に並列接続された伝送線路９６および伝送線路９６'、を含んで構成されている。
【００７１】
また、上記入力整合回路８３,８３'は、伝送線路９７,９７'、オープンスタブ９８,９８'、伝送線路９９,９９'、を含んで構成されている。また、出力整合回路８５,８５'は、伝送線路１００,１００'、先端が容量素子１０２,１０２'を介して接地されたショートスタブ１０１,１０１'、伝送線路１０３,１０３'、を含んで構成されている。
【００７２】
また、上記合成回路８６は、出力整合回路８５の伝送線路１０３に接続された伝送線路１０４、出力整合回路８５'の伝送線路１０３'に接続された伝送線路１０４'、伝送線路１０５、を含んで構成されている。また、出力回路８７は、伝送線路１０６、先端が容量素子１０８を介して接地されているショートスタブ１０７、伝送線路１０９、オープンスタブ１１０、伝送線路１１１、を含んで、ワイヤ補償回路によって構成されている。
【００７３】
このように、上記出力回路８７は、ワイヤ補償回路によって構成されているため、ワイヤボンディング等による実装時に生じるインピーダンス不整合を低減することができる。そのために、実装後における利得や飽和出力電力の低下を防止することができる。また、入力回路８１を構成する伝送線路９１および伝送線路９４は略５０Ωの特性インピーダンスを有しており、入力回路８１の入出力インピーダンスは略５０Ωである。
【００７４】
また、上記トランジスタ８４,８４'の入出力インピーダンスは、夫々入力整合回路８３,８３'と出力整合回路８５,８５'とによって略５０Ωに整合している。さらに、出力回路８７の入力インピーダンスは、ワイヤ補償回路によってワイヤボンディング実装後に略５０Ωとなるようにしている。そのために、分配回路８２および合成回路８６は、５０Ωの入出力インピーダンスを有する高周波回路間の分配回路および合成回路として個別に設計することが可能になり、設計をより効率的に行うことができる。
【００７５】
尚、本実施の形態においては、上記トランジスタ８４,８４'の入出力インピーダンスの夫々を、入力整合回路８３,８３'と出力整合回路８５,８５'とによって略５０Ωに整合させているが、略５０Ωに限定されるものではない。要は、分配回路８２の入力端から増幅回路側を見たインピーダンスと合成回路８６の出力端から増幅回路側を見たインピーダンスとの夫々が略Ｚ０Ωになるようにし、出力回路８７の入力インピーダンスがワイヤ補償回路としての機能によってワイヤボンディング実装後に略Ｚ０Ωになるようにすれば良いのである。
【００７６】
ところで、上記トランジスタ８４,８４'の入力側直流バイアスは、容量素子９３を介して接地された略λ/４の長さを有するショートスタブ９２の接地点から供給することによって、動作帯域での回路特性に影響を与えずに直流バイアスを供給することが可能である。したがって、トランジスタ８４,８４'の入力側直流バイアス電圧は、入力側直流バイアス供給端子１１２から印加される。そして、抵抗１１３と抵抗１１４とによって分圧された後に、抵抗１１５,ショートスタブ９２および伝送線路９４を介して分配回路８２に入力され、分配回路８２を経由して各増幅回路９０,９０'を構成するトランジスタ８４,８４'に供給される。
【００７７】
また、上記出力回路８７は、一端が容量素子１０８を介して接地されたショートスタブ１０７を用いてワイヤ補償回路を構成している。そのために、実装時に生じるインピーダンス不整合を緩和すると共に、ショートスタブ１０７の接地点から出力側直流バイアスを印加することができ、別途、出力側直流バイアス供給回路を設ける必要がなくなる。すなわち、トランジスタ８４,８４'の出力側直流バイアスは、出力側直流バイアス供給端子１１６から印加される。そして、合成回路８６を経由して各増幅回路９０,９０'を構成するトランジスタ８４,８４'に供給される。
【００７８】
このように、上記トランジスタ８４,８４'の入力側直流バイアスは分配回路８２を介して供給され、トランジスタ８４,８４'の出力側直流バイアスは合成回路８６を介して供給される。そのために、各トランジスタ８４,８４'へのバイアス供給経路が等しくなって、両トランジスタ８４,８４'を均一動作させることができる。したがって、本電力増幅器の利得や飽和出力電力の低下を防止することができるのである。
【００７９】
また、上記入力整合回路８３と入力整合回路８３'、トランジスタ８４とトランジスタ８４'、出力整合回８５と出力整合回路８５'は、全周波数帯域において製造ばらつきを除いて特性が等しくなるよう構成されている。そのために、２つの増幅回路９０,９０'を全周波数帯域で均一動作させることができ、本電力増幅器の動作帯域外での奇モード電力の発生を抑制することができる。
【００８０】
尚、本実施の形態においては、上記ワイヤ補償回路を構成するショートスタブ１０７を利用して、出力側直流バイアスを供給するようにしている。しかしながら、この構成に限定されるものではなく、伝送線路１０５,伝送線路１０６,伝送線路１０９,伝送線路１１１のうちの任意の位置に、先端が容量素子を介して接地された略λ/４の長さを有するショートスタブをさらに設け、このショートスタブの接地点から出力側直流バイアスを供給するようにしても差し支えない。
【００８１】
また、本実施の形態においては、上記単位回路９０と単位回路９０'とを増幅回路としている。しかしながら、上記増幅回路のみならず、周波数マルチプライア、発振器や周波数ミキサ等のマイクロ波・ミリ波回路、であっても一向に構わない。
【００８２】
・第４実施の形態
図１０は本実施の形態のマイクロ波・ミリ波回路におけるブロック図である。ここで、本実施の形態におけるマイクロ波・ミリ波回路は、単位回路を増幅回路とする電力増幅器であるとして説明する。
【００８３】
本電力増幅器は複数の増幅器を直列接続して構成された多段増幅器であり、この多段増幅器における最終段の増幅器として、上記第１実施の形態〜第３実施の形態の何れかにおける電力増幅器を用いたものである。尚、図１０は３段増幅器であり、第１の増幅器１２１に第２の増幅器１２２を直列接続し、さらに、上記第１実施の形態〜第３実施の形態の何れかにおける電力増幅器１２３を直列接続している。
【００８４】
上記構成を有する多段増幅器においては、上記第１実施の形態〜第３実施の形態の何れかにおける電力増幅器を最終段の増幅器として用いることによって、ワイヤボンディング等による実装時に生じるインピーダンス不整合を緩和することができ、多段増幅器の利得と飽和出力電力との劣化を抑制することができるのである。
【００８５】
また、上記第１実施の形態〜第３実施の形態の何れかにおける電力増幅器を第１の増幅器１２１とした場合には、さらに、雑音特性の劣化を防止することができる。
【００８６】
尚、本実施の形態における電力増幅器は、複数の増幅器を直列接続した多段増幅器で構成したが、他の高周波回路(フィルタやミキサ等)の前段あるいは後段に上記多段増幅器を更に縦続接続して構成することも可能である。
【００８７】
・第５実施の形態
図１１は、本実施の形態のマイクロ波・ミリ波回路におけるパターンレイアウトを示す。このパターンレイアウトは、上記第４実施の形態における多段増幅器を化合物半導体基板１３１上にＨＢＴ(Heterojunction Bipolar Transistor)を用いて形成した場合における上記第１実施の形態〜第３実施の形態の何れかにおける電力増幅器(つまり、図１０における最終段の増幅器)に関する部分のレイアウトの一例である。尚、当該電力増幅器の単位回路は増幅回路である。
【００８８】
尚、図１１には、他の基板１３２上に形成された高周波回路(図示せず)の入力端子１３３と当該電力増幅器の出力端子１３４とをボンディングワイヤ１３５によって接続した状態をも示している。
【００８９】
図１１において、１３６a〜１３６dは抵抗であり、１３７a,１３７b,１３７b',１３７c,１３７d,１３７d',１３７eは２つのビアホールを有する接地パターンである。例えば、接地パターン１３７aは、２つのビアホール１３８,１３８'を有している。また、１３９a,１３９b,１３９c,１３９c',１３９d,１３９eは、ＭＩＭ(Metal Insulator Metal)キャパシタである。
【００９０】
入力回路は、伝送線路１４０、先端がＭＩＭキャパシタ１３９aを介して接地パターン１３７aに接続された略λ/４の長さのショートスタブ１４１、伝送線路１４２、で形成されている。また、入力回路の入力側には直流阻止のためのＭＩＭキャパシタ１４３を設け、ベース側直流バイアス供給用パターン１４４からはＨＢＴ１４５およびＨＢＴ１４５'にベース側直流バイアスが供給される。
【００９１】
また、出力回路は、伝送線路１４６、先端がＭＩＭキャパシタ１３９dを介して接地パターン１３７eに接続されたショートスタブ１４７、伝送線路１４８、オープンスタブ１４９、伝送線路１５０、で形成されたワイヤ補償回路で構成される。また、上記出力回路の出力側には直流阻止用のＭＩＭキャパシタ１５１を設け、コレクタ側直流バイアス供給用パターン１５２からはＨＢＴ１４５およびＨＢＴ１４５'にコレクタ側直流バイアスが供給される。
【００９２】
ここで、各増幅回路の入力整合回路は、ＨＢＴ１４５およびＨＢＴ１４５'の近傍にオープンスタブ１５３およびオープンスタブ１５３'で形成されて、略５０Ωに整合されている。また、出力整合回路は、ＨＢＴ１４５およびＨＢＴ１４５'の出力端子近傍にショートスタブ１５４およびショートスタブ１５４'で形成されて、略５０Ωに整合されている。
【００９３】
また、各増幅回路を構成するＨＢＴ１４５およびＨＢＴ１４５'の夫々はエミッタフィンガを２つ有しており、各ＨＢＴ１４５,１４５'の接地すべき端子は２つのビアホールを有する２つの接地パターン(ＨＢＴ１４５は接地パターン１３７b,１３７c、ＨＢＴ１４５'は接地パターン１３７b',１３７c)に接続され、且つ、１つの接地パターン１３７cを共有するように配置されている。尚、接地パターン１３７cは、ビアホール１５５とビアホール１５５'とを有している。
【００９４】
本実施の形態においては、トランジスタとして電力密度の大きいＨＢＴを用いている。こうすることによって、レイアウト面積を小さくすることができる。
【００９５】
また、上記各ＨＢＴ１４５,１４５'における接地すべき端子を、各ＨＢＴ１４５,１４５'の両側に配置した２つのビアホールを有する接地パターンに接続している。こうすることによって、接地インダクタンスを低減することができる。特に、高出力を得るためには利得に余裕の少ない複数のエミッタフィンガを有するＨＢＴを用いる必要があるため、接地インダクタンスを低減することによって、複数のエミッタフィンガを有するＨＢＴの利得が向上し、より大きな出力を得ることができるのである。
【００９６】
また、上記ＨＢＴ１４５とＨＢＴ１４５'との間に配置された２つのビアホール１５５,１５５'を有する接地パターン１３７cを共有することによって、レイアウト面積を小さくしてチップコストを低減することができる。さらに、設計や回路レイアウトによってはＨＢＴ１４５とＨＢＴ１４５'との間隔が広くなってしまう場合がある。その場合でも、共有する接地パターン１３７cが２つのビアホール１５５,１５５'を有しているため、その接地パターン１３７c内において各ＨＢＴに近くなるようビアホールを配置することができる。したがって、ＨＢＴ１４５,１４５'の良好な接地が可能となり、電力増幅器の利得と飽和出力電力とを向上することができる。
【００９７】
また、上記ビアホールの形状は任意の形状であっても良いが、本実施の形態においては、接地パターンを略矩形とすると共に、ビアホールの形状も略矩形としている。こうすることによって、１つの接地パターン内における２つのビアホールの配置が容易になる。
【００９８】
また、２つのエミッタフィンガを有するＨＢＴを用いると共に、接地パターンを各ＨＢＴの両側に配置することによって、個々のエミッタフィンガと隣接してビアホールを設けることができる。したがって、接地インダクタンスの影響を小さくして、電力増幅器の利得と飽和出力電力とを向上することができる。
【００９９】
尚、本実施の形態においては、上記単位回路を増幅回路としている。しかしながら、上記増幅回路のみならず、周波数マルチプライア、発振器や周波数ミキサ等のマイクロ波・ミリ波回路、であっても一向に構わない。
【０１００】
・第６実施の形態
図１２は、本実施の形態のマイクロ波・ミリ波回路における具体的構成を示す図である。ここで、本実施の形態におけるマイクロ波・ミリ波回路は、合成回路１６１および出力回路１６２以外の構成は上記第３実施の形態と同様であり、同じ素子や回路には同じ番号を付している。また、単位回路９０および単位回路９０'を増幅回路とする電力増幅器であるとして説明する。
【０１０１】
本実施の形態においては、増幅回路９０および増幅回路９０'の出力インピーダンスを、出力整合回路８５および出力整合回路８５'によって略５０Ωに整合させている。
【０１０２】
上記出力回路１６２は、伝送線路１６３と、先端が容量素子１６５を介して接地された略λ/４の長さを有するショートスタブ１６４と、伝送線路１６６と、先端が容量素子１６８を介して接地されたλ/４未満の長さを有するショートスタブ１６７と、伝送線路１６９、から成るワイヤ補償回路によって構成されている。このように、出力回路１６２をワイヤ補償回路によって構成することによって、ワイヤボンディング実装後にショートスタブ１６７の接続点から出力端子８９側を見たインピーダンスを略５０Ωにすることができる。
【０１０３】
また、上記合成回路１６１は、ウイルキンソン合成器を用いている。
【０１０４】
上記ウイルキンソン合成器においては、伝送線路１７０の特性インピーダンスＺに対して、吸収抵抗１７１の特性インピーダンスをＺ×２にする必要がある。また、伝送線路１７２,伝送線路１７２'の特性インピーダンスは、長さをλ/４とすることによってＺ×√２にする必要がある。本実施の形態においては、伝送線路１７０の特性インピーダンスは略５０Ωとし、伝送線路１７２,１７２'の特性インピーダンスは略７０Ωとしている。
【０１０５】
ここで、例えば、基板厚７０μmのＧaＡs基板上においては、特性インピーダンス５０Ωの伝送線路の配線幅は４５μm程度であるのに対して、特性インピーダンス７０Ωの伝送線路の配線幅は１５μm程度となるため、伝送線路１７２,１７２'への配線抵抗の影響が大きくなる。そのために、図１５に示す従来の電力増幅器のように、トランジスタ８４への出力側直流バイアス供給経路とトランジスタ８４'への出力側直流バイアス供給経路とが異なった場合は、夫々のトランジスタ８４,８４'における出力側直流バイアスが異なったものになってしまう。特に、ミリ波帯電力増幅器においては基板厚を更に薄くする場合があり、その場合には所望の配線幅も小さくなり配線抵抗が大きくなる。
【０１０６】
ところが、本実施の形態の電力増幅器においては、上記合成回路１６１の出力端から両トランジスタ８４,８４'に出力側直流バイアスを供給するため、伝送線路１７２および伝送線路１７２'の配線抵抗が無視できなくなった場合であっても、夫々のトランジスタ８４,８４'に共通のバイアスを供給することができるのである。
【０１０７】
尚、本実施の形態においては、上記トランジスタ８４,８４'の出力側直流バイアスを、出力側直流バイアス供給端子１７３よりショートスタブ１６４を経由して供給するように構成しているが、ワイヤ補償回路を構成するショートスタブ１６７の接地点から供給するように構成しても差し支えない。
【０１０８】
また、本実施の形態においては、上記出力回路１６１としてウイルキンソン合成器を用いている。しかしながら、分配回路８２としてウイルキンソン分配器を用いても一向に差し支えない。
【０１０９】
また、本実施の形態においては、上記単位回路９０,９０'を増幅回路としている。しかしながら、上記増幅回路のみならず、周波数マルチプライア、発振器や周波数ミキサ等のマイクロ波・ミリ波回路、であっても一向に構わない。
【０１１０】
・第７実施の形態
図１３は、上記第６実施の形態のマイクロ波・ミリ波回路におけるパターンレイアウトの一例を示す。上記第６実施の形態のマイクロ波・ミリ波回路に対応する部分には同じ番号を付与している。また、入力回路８１の部分は、上記第５実施の形態において図１１に示すパターンレイアウトと略同様であるために、省略している。尚、単位回路９０,９０'は増幅回路である。
【０１１１】
上記伝送線路１７０および伝送線路１６３の長さはごく短いものとし、合成回路１６１の出力端を、先端がＭＩＭキャパシタ１６５を介して接地された略λ/４の長さのショートスタブ１６４によって、２倍波に対して略短絡としている。さらに、伝送線路１６９と先端がＭＩＭキャパシタ１６８を介して接地された略λ/４未満の長さのショートスタブ１６７によってワイヤ補償回路を構成している。
【０１１２】
また、両増幅回路９０,９０'における出力整合回路８５,８５'として、トランジスタ８４,８４'の出力端近傍に設けた略λ/８の長さのショートスタブ１０１,１０１'を用いているため、２倍波に対しては影響を及ぼすことはない。そのため、トランジスタ８４,８４'の出力端は２倍波に対して略短絡となり、電力増幅器の付加電力効率を向上させることができる。
【０１１３】
・第８実施の形態
本実施の形態は、上記各実施の形態におけるマイクロ波・ミリ波回路を用いた上記ミリ波帯通信システムとしての高周波無線通信装置に関する。図１４は、本高周波無線通信装置の一例を示すブロック図である。
【０１１４】
本高周波無線通信装置は、送信機１８１と受信機１８２とを有している。そして、上記送信機１８１は、変調信号源１８３,ミキサ１８４,局部発振器１８５,帯域通過フィルタ１８６,増幅器１８７およびアンテナ１８８を含んで構成されている。また、受信機１８２は、アンテナ１８９,増幅器１９０,帯域通過フィルタ１９１,ミキサ１９２,局部発振器１９３およびチューナ１９４を含んで構成されている。
【０１１５】
上記送信機１８１の変調信号源１８３によって生成された中間周波信号が、ミキサ１８４の中間周波信号用端子に入力される一方、局部発振器１８５から出力された局部発振信号が、ミキサ１８４の局部発振信号用端子に入力される。そして、ミキサ１８４によって、入力された中間周波信号が、局部発振信号によって上昇変換(アップコンバート)される。次に、ミキサ１８４によって発生した信号うちの所望の高周波信号のみが帯域通過フィルタ１８６を通過し、増幅器１８７によって増幅され、アンテナ１８８から高周波電波１９５として放射される。
【０１１６】
こうして放射された高周波電波１９５は、受信機１８２のアンテナ１８９によって受信され、増幅器１９０で増幅される。さらに、所望の高周波信号のみが帯域通過フィルタ１９１を通過して、ミキサ１９２の高周波信号用端子に入力される。一方、局部発振器１９３から出力された局部発振信号は、ミキサ１９２の局部発振信号用端子に入力される。そして、ミキサ１９２の内部で上記入力された高周波信号と局部発振信号とが混合され、再び、中間周波信号に下降変換(ダウンコンバート)される。次に、ミキサ１９２からの中間周波信号は、チューナ１９４に入力されて所望の情報に変換される。
【０１１７】
ここで、上記送信機１８１のミキサ１８４,局部発振器１８５および増幅器１８７は、上記各実施の形態のうちの何れかにおけるマイクロ波・ミリ波回路によって構成されている。したがって、低コストで特性の優れた送信機１８１を実現することができる。また、ミリ波帯においても高い出力電力を得ることができ、線形性が重要となるミリ波帯通信システムを容易に実現することができる。
【０１１８】
同様に、上記受信機１８２の増幅器１９０,ミキサ１９２および局部発振器１９３は、上記各実施の形態のうちの何れかにおけるマイクロ波・ミリ波回路によって構成されている。したがって、低コストで特性の優れた受信機１８２を実現することができる。また、ミリ波帯においても高い利得と低雑音特性とを実現することができ、高い利得と低雑音特性を必要とするミリ波帯通信システムを容易に実現することができるのである。
【０１１９】
尚、上記各実施の形態においては、上記各単位回路３８,５０,５０',９０,９０'には入力整合回路３２,４３,４３',８３,８３'と出力整合回路３４,４５,４５',８５,８５'との両方を搭載するようにしている。しかしながら、何れか一方の整合回路のみを搭載している場合でも、この発明を適用することができる。
【０１２０】
また、上記各実施の形態においては、上記入力回路３１,４１,８１と出力回路３５,４７,８７,１６２との両方に、容量素子９３,１０８,１６５を介して接地されたショートスタブ９２,１０７,１６４を設けているが、入力回路と出力回路との何れか一方のみに容量素子を介して接地されたショートスタブを設けても差し支えない。
【０１２１】
また、上記各実施の形態においては、上記分配回路４２,８２と合成回路４６,８６,１６１との両方を搭載するようにしている。しかしながら、何れか一方の回路のみを搭載している場合でも、この発明を適用することができる。
【０１２２】
【発明の効果】
以上より明らかなように、この発明のマイクロ波・ミリ波回路は、入力側直流バイアス供給端子から、入力回路のショートスタブを介して単位回路のトランジスタにおける入力端に直流バイアスを供給し、あるいは、出力側直流バイアス供給端子から、出力回路のショートスタブを介して単位回路のトランジスタにおける出力端に直流バイアスを供給するので、上記入力回路側や出力回路側に、別途直流バイアス供給用の回路を設ける必要がなくなる。
【０１２３】
さらに、上記ショートスタブの長さをλ/４(λ：基本波の波長)未満にするので、ワイヤ補償回路の構成要素として利用することが可能になる。したがって、ワイヤボンディング等による実装時に生じるインピーダンス不整合を緩和することができる。
【０１２４】
さらに、例えば、本マイクロ波・ミリ波回路が上記単位回路が増幅回路である電力増幅器の場合には、上記ショートスタブは当該出力回路の前段に位置する回路に接続された伝送線路に接続されており、上記伝送線路およびショートスタブの合計の長さが略λ/４になっているので、例えば、上記ショートスタブの後段に位置する回路を２倍波に対して高インピーダンスとなるよう設計することによって、当該出力回路の前段に位置する回路の出力端、すなわち上記合成回路の出力端あるいは上記増幅回路の出力端は、２倍波に対してして略短絡となる。したがって、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることが容易になり、本電力増幅器の付加電力効率を向上させることが可能となる。例えば、上記合成回路の出力端から各トランジスタの出力端までの出力整合回路部分における位相変化を略ｎ・λ/４(ｎは整数)とすれば、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることができる。
【０１２５】
また、この発明のマイクロ波・ミリ波回路は、入力側直流バイアス供給端子から、入力回路のショートスタブを介して分配回路から並列に接続された各単位回路のトランジスタにおける入力端に直流バイアスを供給し、あるいは、出力側直流バイアス供給端子から、出力回路のショートスタブを介して合成回路から並列に接続された各単位回路のトランジスタにおける出力端に直流バイアスを供給するので、上記入力回路側や出力回路側に、別途直流バイアス供給用の回路を設ける必要がない。さらに、上記ショートスタブの長さをλ/４未満にするので、ワイヤ補償回路の構成要素として利用することができる。したがって、ワイヤボンディング等による実装時に生じるインピーダンス不整合を緩和することができるのである。
【０１２６】
また、上述したように、上記分配回路あるいは合成回路を介して上記各トランジスタに直流バイアスを供給するので、各トランジスタには、略同じ経路を辿って直流バイアスを供給することができる。したがって、配線抵抗等の影響をなくし、各単位回路における抵抗成分を有する回路を同じ様に配置すれば、各トランジスタに共通の直流バイアスを印加することができる。
【０１２７】
さらに、上記出力側直流バイアスは、一つの単位回路の出力整合回路におけるショートスタブのみを介して供給されることはない。したがって、外部のバイアス供給回路の影響がなく、各単位回路を全周波数帯域において略同一な特性にすることができ、各単位回路を容易に均一動作させることができる。その結果、奇モード電力の発生を抑止し、閉ループ発振を防止することができる。
【０１２８】
さらに、例えば、本マイクロ波・ミリ波回路が上記単位回路が増幅回路である電力増幅器の場合には、上記ショートスタブは当該出力回路の前段に位置する回路に接続された伝送線路に接続されており、上記伝送線路およびショートスタブの合計の長さが略λ/４になっているので、例えば、上記ショートスタブの後段に位置する回路を２倍波に対して高インピーダンスとなるよう設計することによって、当該出力回路の前段に位置する回路の出力端、すなわち上記合成回路の出力端あるいは上記増幅回路の出力端は、２倍波に対してして略短絡となる。したがって、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることが容易になり、本電力増幅器の付加電力効率を向上させることが可能となる。例えば、上記合成回路の出力端から各トランジスタの出力端までの出力整合回路部分における位相変化を略ｎ・λ/４(ｎは整数)とすれば、上記トランジスタの出力端において２倍波に対して略短絡あるいは開放とすることができる。
【図面の簡単な説明】
【図１】 この発明のマイクロ波・ミリ波回路におけるブロック図である。
【図２】 図１とは異なるマイクロ波・ミリ波回路のブロック図である。
【図３】 図２における出力回路の構成を示す図である。
【図４】 図２における出力回路の図３に示す構成に関するスミスチャートである。
【図５】 図２における出力回路の反射係数特性および透過係数特性を示す図である。
【図６】 図２における出力回路の反射係数の位相特性を示す図である。
【図７】 図２における出力回路の図３とは異なる構成を示す図である。
【図８】 図２における出力回路の図７に示す構成に関するスミスチャートである。
【図９】 図１および図２とは異なるマイクロ波・ミリ波回路の構成を示す図である。
【図１０】 図１,図２および図９とは異なるマイクロ波・ミリ波回路(多段増幅器)のブロック図である。
【図１１】 図１,図２または図９に示すマイクロ波・ミリ波回路のパターンレイアウト例を示す図である。
【図１２】 図１,図２,図９および図１０とは異なるマイクロ波・ミリ波回路の構成を示す図である。
【図１３】 図１２に示すマイクロ波・ミリ波回路のパターンレイアウト例を示す図である。
【図１４】 この発明のミリ波帯通信システムとしての高周波無線通信装置のブロック図である。
【図１５】 従来の電力増幅器の構成示す図である。
【図１６】 電力増幅器と他の高周波回路との接続部分を示す図である。
【図１７】 図１６に示す接続部分の等価回路図である。
【図１８】 図１６に示す接続部分に関するスミスチャートである。
【符号の説明】
３１,４１,８１…入力回路、
３２,４３,４３',８３,８３'…入力整合回路、
３３,４４,４４',８４,８４'…トランジスタ、
３４,４５,４５',８５,８５'…出力整合回路、
３５,４７,８７,１６２…出力回路、
３６,４８,６９,８８…入力端子、
３７,４９,８９…出力端子、
３８,５０,５０',９０,９０'…増幅回路(単位回路)、
３９,５１,１１２…入力側直流バイアス供給端子、
４０,５２,１１６,１７３…出力側直流バイアス供給端子、
４２,８２…分配回路、
４６,８６,１６１…合成回路、
６１,７１…第１伝送線路、
６２,７２,９２,１０１,１０１',１０７,１４１,１４７,１５４,１５４',
１６４,１６７…ショートスタブ、
６３,６７,７３,７５,９３,１０２,１０２',１０８,１６５,１６８…容量素子、
６４,７４…第２伝送線路、
６５,９８,９８',１１０,１４９,１５３,１５３'…オープンスタブ、
６６…第３伝送線路、
６８…高周波回路、
７０…インダクタンス、
１２１,１２２,１２３,１８７,１９０…増幅器、
１３１,１３２…基板、
１３５…ボンディングワイヤ、
１３６a〜１３６d…抵抗、
１３７a,１３７b,１３７b',１３７c,１３７d,１３７d',
１３７e…接地パターン、
１３８,１３８',１５５,１５５'…ビアホール、
１３９a,１３９b,１３９c,１３９c',１３９d,１３９e,
１４３,１５１…ＭＩＭキャパシタ、
１４４…ベース側直流バイアス供給用パターン、
１４５,１４５'…ＨＢＴ、
１５２…コレクタ側直流バイアス供給用パターン、
１７１…吸収抵抗、
１８１…送信機、
１８２…受信機、
１８３…変調信号源、
１８４,１９２…ミキサ、
１８５,１９３…局部発振器、
１８６,１９１…帯域通過フィルタ、
１８８,１８９…アンテナ、
１９４…チューナ、
１９５…高周波電波。
Claims (8)
- トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方と、を有する単位回路と、
上記単位回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記単位回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路に設けられたショートスタブは、当該出力回路の前段に位置する回路の出力端に一端が接続された伝送線路の他端に、接続されており、
上記伝送線路およびショートスタブの合計の長さは、λを基本波の波長とした場合に略λ/４である
ことを特徴とするマイクロ波・ミリ波回路。 - トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方とを有すると共に、並列に接続された複数の単位回路と、
上記各単位回路の入力端に接続されると共に、入力された信号を上記各単位回路に分配する分配回路と、
上記各単位回路の出力端に接続されると共に、上記各単位回路から出力された信号を合成する合成回路と、
上記分配回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記合成回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記各トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記各トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路に設けられたショートスタブは、当該出力回路の前段に位置する回路の出力端に一端が接続された伝送線路の他端に、接続されており、
上記伝送線路およびショートスタブの合計の長さは、λを基本波の波長とした場合に略λ/４である
ことを特徴とするマイクロ波・ミリ波回路。 - トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方と、を有する単位回路と、
上記単位回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記単位回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第１の伝送線路と、
上記第１の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第２の伝送線路と、
上記第２の伝送線路の他端に夫々の一端が接続されたオープンスタブおよび第３の伝送線路
を備えると共に、上記第３の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴とするマイクロ波・ミリ波回路。 - トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方とを有すると共に、並列に接続された複数の単位回路と、
上記各単位回路の入力端に接続されると共に、入力された信号を上記各単位回路に分配する分配回路と、
上記各単位回路の出力端に接続されると共に、上記各単位回路から出力された信号を合成する合成回路と、
上記分配回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記合成回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記各トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記各トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第１の伝送線路と、
上記第１の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第２の伝送線路と、
上記第２の伝送線路の他端に夫々の一端が接続されたオープンスタブおよび第３の伝送線路
を備えると共に、上記第３の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴とするマイクロ波・ミリ波回路。 - 請求項３あるいは請求項４に記載のマイクロ波・ミリ波回路において、
上記第２の伝送線路およびオープンスタブの合計の長さは、λを基本波の波長とした場合に略λ/４であることを特徴とするマイクロ波・ミリ波回路。 - トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方と、を有する単位回路と、
上記単位回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記単位回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第１の伝送線路と、
上記第１の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第２の伝送線路
を備えると共に、上記第２の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴とするマイクロ波・ミリ波回路。 - トランジスタと、上記トランジスタの入力端に接続された入力整合回路および上記トランジスタの出力端に接続された出力整合回路のうちの少なくとも一方とを有すると共に、並列に接続された複数の単位回路と、
上記各単位回路の入力端に接続されると共に、入力された信号を上記各単位回路に分配する分配回路と、
上記各単位回路の出力端に接続されると共に、上記各単位回路から出力された信号を合成する合成回路と、
上記分配回路の入力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する入力回路、及び、上記合成回路の出力端に接続されると共に、先端が容量素子を介して接地されたショートスタブを有する出力回路、のうちの少なくとも一方と、
上記入力回路のショートスタブを介して上記各トランジスタの入力端に直流バイアスを供給するための入力側直流バイアス供給端子、及び、上記出力回路のショートスタブを介して上記各トランジスタの出力端に直流バイアスを供給するための出力側直流バイアス供給端子、のうちの少なくとも一方
を備えたマイクロ波・ミリ波回路において、
上記出力回路は、
当該出力回路の前段に位置する回路の出力端に一端が接続された第１の伝送線路と、
上記第１の伝送線路の他端に夫々の一端が接続されたショートスタブおよび第２の伝送線路
を備えると共に、上記第２の伝送線路の他端は容量素子を介して出力端子に接続されている
ことを特徴とするマイクロ波・ミリ波回路。 - 請求項６あるいは請求項７に記載のマイクロ波・ミリ波回路において、
上記第２の伝送線路の長さは、λを基本波の波長とした場合に略λ/４であることを特徴とするマイクロ波・ミリ波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002306995A JP4237467B2 (ja) | 2002-10-22 | 2002-10-22 | マイクロ波・ミリ波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002306995A JP4237467B2 (ja) | 2002-10-22 | 2002-10-22 | マイクロ波・ミリ波回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004146919A JP2004146919A (ja) | 2004-05-20 |
| JP2004146919A5 JP2004146919A5 (ja) | 2005-12-02 |
| JP4237467B2 true JP4237467B2 (ja) | 2009-03-11 |
Family
ID=32453595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002306995A Expired - Fee Related JP4237467B2 (ja) | 2002-10-22 | 2002-10-22 | マイクロ波・ミリ波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4237467B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10297893B2 (en) | 2017-03-02 | 2019-05-21 | Toshiba Memory Corporation | High frequency transmission line with an open-ended stub |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5479282B2 (ja) * | 2010-09-15 | 2014-04-23 | 株式会社東芝 | ドハティ増幅器 |
| JP5606371B2 (ja) * | 2011-03-24 | 2014-10-15 | 株式会社東芝 | ドハティ増幅器 |
| CN102290628A (zh) * | 2011-06-14 | 2011-12-21 | 中国工程物理研究院电子工程研究所 | 一种紧凑型四路功率分配合成结构 |
-
2002
- 2002-10-22 JP JP2002306995A patent/JP4237467B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10297893B2 (en) | 2017-03-02 | 2019-05-21 | Toshiba Memory Corporation | High frequency transmission line with an open-ended stub |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004146919A (ja) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3458835B2 (ja) | 二重通過帯域増幅回路及び無線周波受信ヘッド | |
| JP3735270B2 (ja) | 高周波半導体装置 | |
| US8467739B2 (en) | Monolithic integrated transceiver | |
| TWI637590B (zh) | 功率放大模組 | |
| JP2020184749A (ja) | 集積ドハティ増幅器 | |
| JPH08130419A (ja) | 増幅器並びにこれを有する受信機及び通信機 | |
| US5528769A (en) | High electron mobility transistor monolithic integrated circuit receiver | |
| CN113938102A (zh) | 一种宽带高效率的功率放大器及实现方法 | |
| US11705870B2 (en) | Integrally-formed splitter for multiple-path power amplifiers and methods of manufacture thereof | |
| JP2001111364A (ja) | マイクロ波増幅器 | |
| US20020063596A1 (en) | Radio frequency amplifying circuit | |
| CN117546407A (zh) | 结合内部连接的输出集成晶体管放大器器件封装 | |
| JP4237467B2 (ja) | マイクロ波・ミリ波回路 | |
| TW201947887A (zh) | 適用於毫米波第五代通訊的射頻前端電路 | |
| CN1316672C (zh) | 高频电路 | |
| CN111510087B (zh) | 一种具有多端口分频输出功能的共时多频功率放大器电路 | |
| CN112865720A (zh) | X波段宽脉冲大功率内匹配功率放大器 | |
| US8421537B2 (en) | Electronic circuit | |
| KR100664485B1 (ko) | 다기능의 고주파 집적 회로 구조물 | |
| US20220045654A1 (en) | Power amplifier | |
| Yishay et al. | High power SiGe E-band transmitter for broadband communication | |
| Imbornone et al. | Fully differential dual-band image reject receiver in SiGe BiCMOS | |
| JP4754129B2 (ja) | 半導体装置 | |
| CN114725668A (zh) | 一种有源集成的cpw馈电的宽带圆极化天线 | |
| CN114928337A (zh) | 一种超宽带功率放大器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051018 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4237467 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |